DE1950533A1 - Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven AEtzvorgangs - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven AEtzvorgangs

Info

Publication number
DE1950533A1
DE1950533A1 DE19691950533 DE1950533A DE1950533A1 DE 1950533 A1 DE1950533 A1 DE 1950533A1 DE 19691950533 DE19691950533 DE 19691950533 DE 1950533 A DE1950533 A DE 1950533A DE 1950533 A1 DE1950533 A1 DE 1950533A1
Authority
DE
Germany
Prior art keywords
substrate
resistance
conductive
epitaxial layer
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691950533
Other languages
English (en)
Other versions
DE1950533B2 (de
DE1950533C3 (de
Inventor
Van Dijk Hendrikus Jo Antonius
Smolders Franciscus Bernardus
Theunissen Matthias Joh Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1950533A1 publication Critical patent/DE1950533A1/de
Publication of DE1950533B2 publication Critical patent/DE1950533B2/de
Application granted granted Critical
Publication of DE1950533C3 publication Critical patent/DE1950533C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)

Description

Va / WJM.
ng. (grodj GDNTHFR M. DAVID
Anmeldar: N. V. F.-ilil?^ QiuäUmUtm^
Afce: PHN-3604
A-"Tie!di,ng vom: 6. 10ο 69
Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven Ätzvorgangs.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementen, bei dem auf einer Seite eines Körpers aus η-leitendem Silicium eine epitaktische Siliciumschicht abgelagert wird, wonach mittels eines selektiven elektrolytischen Ätzvorgangs das Substratmaterial entfernt wird. Ein derartiges Verfahren wurde in der offengelegten niederländischen Patentanmeldung 6.703*013 beschrieben.
Bei dem in dieser Anmeldung beschriebenen Verfahren wird auf
(0 einem Substrat aus niederohmigen η-leitendem Silicium eine
-* hochohmige aus η-leitendem Silicium bestehende Schicht epitak- *** tisch abgelagert, wonach durch einen selektiven elektrolyti- ^ sehen Ätzvorgang das niederohmige η-leitende Substratmaterial
weggeätzt wird, wobei das hochohmige, η-leitende Material der
PHN'. 360k.
epitaktischen Schicht nahezu nicht angegriffen wird. Dadurch können dünne Halbleiterkörper mit einer gleichmässigen Dicke erhalten werden, die weiter zu Halbleiterbauelementen, z.B. zu integrierten Halbleiterschaltungen mit durch Isoliermaterial voneinander getrennten Teilen, Auftreffplatten für Kameraröhren, insbesondere vom Vidikontyp, Halbleiterbauelementen mit pn-Übergängen, die sich quer zur Oberfläche von einer Seite zur anderen Seite über die ganze Dicke des Halbleiterkörpers erstrecken (sogenannten ''Flachlandstrukturen") und anderen Vorrichtungen verarbeitet werden können, insbesondere Vorrichtungen, bei denen die geringe Dicke des Halbleitermaterials ausgenutzt werden kann.
In der obenerwähnten niederländischen Patentanmeldung wurde ferner beschrieben, dass vor dem Durchführen des Ätzvorgangs in der epitaktischen Schicht durch Diffusion von Verunreinigungen dotierte Bereiche gebildet werden können, die derart untief sind, dass ein aus dem ursprünglichen hochohmigen η-leitenden Material der epitaktischen Schicht bestehender Trennstreifen an der Grenzfläche mit dem Substratmaterial beibehalten wird, wodurch die gebildeten Bereiche während der elektrolytischen Ätzbehandlung beibehalten werden. Die durch Diffusion gebildeten Bereiche können dabei sowohl n- als auch p-leitend sein.
.. In der obenerwähnten niederländischen Patentanmeldung wird ferner auf die Möglichkeit hingewiesen, mit Hilfe selektiver elektrolytischer Ätzverfahren von einem Körper aus einem Material eines bestimmten Leitfähigkeitstyps mit
009817/1410 BADORlGtMAU
PHN. 360k.
auf einer Seite einer an der Oberfläche liegenden Zone des entgegengesetzten Leitfähigkeitstyps das Material des ersteren Leitfähigkeitstyps völlig zu entfernen, wodurch der ursprüngliche Körper auf die erwähnte Zone des entgegengesetzten Leitfähigkeitstyps beschränkt wird. Dabei wird in der betreffenden niederländischen Patentanmeldung bemerkt, dass bei Verwendung nur eines vorgespannten Anschlusses am Halbleiterkörper η-leitendes Material sich schwer unter Beibehal- Λ tung des p-leitenden Materials wegätzen lässt, während dieses Vorfahren sj oh zum We1 1Yn tzen do^ ρ—leitenden Materials unter Beibehaltung des η-leitenden Materials gut anwenden lässt, Die vorliegende Erfindung hat u.a. den Zweck, ein geeignetes Verfahren zu schaffen, bei dem dünne Halbleiterkörper erhalten werden können, die grundsätzlich aus einem p-Lei tendon Ausgangsmaterial bestehen, in dem erforderlichenfalls örtlich Zonen eines anderen Leitfähigkeitstyps und/oder einer anderen Leitfähigkeit z.B. durch Diffusion oder durch andere Verfahren zum Einführen von Dotierungen, z.„B. durch Ionenimplantation, gebildet werden können. Nach der Erfindung ist ein Verfahren, zur ,Herstellung von Halbleiterbauelementen , bei dem auf einer Seite eines Körpers aus niederohmigem n-leitendera Silicium eine epitaktische Siliciumschicht abgelagert wird, wonach . durch einen selektiven elektrolytischen Ätzvorgang das Substratmaterial entfernt wird, dadurch gekennzeichnet, dass auf dem niederohmigen η-leitenden Material eine epitaktische Schicht aus p-leitondeni Material mit einer derartigen Zusammensetzung und auf derartige Weise angebracht wird, dass eine
Q09817/U10
\ ί ■ ^
BACNORIGINAL
PHN.
hochohmige η-leitende Schicht zwischen dem η-leitenden Material mit niedrigem spezifischem Widerstand und dem p-leitenden Material gebildet wird, die genügt um beim selektiven elektrolytischen Ätzvorgang an der Stelle dieser hochohmigen η-leitenden Schicht die Ätzwirkung zu hemmen. Die Ausdrücke "niederohmiges'1 und "hochohmiges" η-leitendes Silicium beziehen sich hier auf die Eigenschaften dieser Materialien, dass sie beim elektrolytischen Ätzvorgang wohl bzw. nahezu nicht gelöst werden. Zu diesem Zweck wird für das Substratmaterial vorzugsweise n—leitendes Silicium mit einem spezifischen Widerstand von höchstens 0,01 Q.. cm gewählt.
Wie in der niederländischen Patentanmeldung
6.703.ÖI3 für das selektive Wegätzen niederohmigen n-leitenden Silicium unter Beibehaltung von angrenzendem hochohmigem nleitendem Silicium beschrieben wurde, genügt die Verwendung eines Anodenkontakts am niederohmigen η-leitenden Material des Substrats, ohne dass an die epitaktische Schicht eine Gegenspannung angelegt wird. Selbstverständlich soll im vorliegenden Fall kein direkter Anodenanschluss am p-leitenden Material der epitaktischen Schicht vorgesehen werden.
Zum Erhalten einer hochohmigen η-leitenden Schicht, die während des Ätzvorgangs einem fortgesetzten Abätzen hinreichend entgegenwirken kann, ist es nicht erforderlich, dass nach dem Anbringen der epitaktischen Schicht derart nacherhitzt wird, dass Diffusion der verwendeten Verunreinigungen stattfindet. Eine derartige Diffusion kann nämlich statt eines schroffen pn-Ubergangs einen allmählich verlaufenden
f)j0'9'8 1 7/ K 1 0 BADORlGiNAL
PHN. 3bOh.
ergeben, wobei ein Teil dieses Übergangs aus hochohmigen nleitendem Material besteht. Es kann nämlich im vorliegenden Falle genügend sein, wenn beim Anbringen der epitaktischen Schicht eine Substrattemperatur angewandt wird, die derart hoch ist, dass eine solche Diffusion von Verunreinigungen bewirkt werden kann. Zu diesem Zweck wird bei der epitaktischen Ablagerung vorzugsweise eine Substrattemperatur von mindestens 1000° C, z.B. zwischen 1050° C und 1250° C, angewandt. Es sei noch bemerkt, dass in der gebildeten Übergangsschicht die Verteilung der Verunreinigungen nicht lediglich durch übliche Diffusionserscheinungen jeder Verunreinigung an sich infolge eines Konzentrationsgradienten bestimmt zu werden braucht, sondern dass auch andere Erscheinungen, wie gegenseitige Beeinflussung verschiedener Verunreinigungen, z.B. Verdrängung oder das Auftreten von Triftfeldern, eine Rolle spielen können.
Es hat sich weiter als günstig erwiesen, wenn für die epitaktische Schicht p-leitendes Material mit einem nicht zu niedrigen spezifischen Widerstand gewählt wir/I. So wurden befriedigende Ergebnisse erhalten, wenn während der Epitaxie p-leitendes Silicium mit einem spezifischen Widerstand von mindestens 0,5 Λ,cm abgelagert wird. Dabei hat sich sogar herausgestellt, dass dieses p-leitende Material während des elektrolytischen Ätzvorgangs der Einwirkung des Elektrolyten ausgesetzt werden kann, ohne dass dieses p-leitende Material merklich angegriffen wird. Bisher lässt sich diese Erscheinung nicht auf befriedigende Weise erklären.
Q09817/1410 ^^ '
BAD ORlGlNAl.
PHN.
- 6 - ' ; : . '■■■■ . ■ ...■■■: ■
Wie in der niederländischen Patentanmeldung
6.7Ο3·Ο13 beschrieben wurde, wird vorzugsweise ein Fluorione enthaltender Elektrolyt verwendet. Das Vorhandensein dieser Ionen, die für das Wegätzen des Substratmaterials aus niederohmigem η-leitendem Silicium verantwortlich sind, kann, wie sich herausgestellt hat, die Bildung einer passivierten Oberfläche auf hochohmigem Material nicht ohnB weiteres verhindern, oder könnte möglicherweise die Bildung einer derartigen passivierten Oberfläche sogar fördern.
Grundsätzlich kann vor dem Durchführen des. elektrolytischen Ätzvorgangs nach bekannten planaren Techniken durch Diffusion Zonen verschiedener Leitfähigkeitstype angebracht werden, die in genügendem Masse durch das ursprüngliche p-leitende Material der epitaktischen Schicht oder wenigstens durch die gebildete hochohmige η-leitende Schicht vom Substratmaterial getrennt sind, ein örtliches Durchätzen der epitaktischen Schicht nach Entfernung des Substratmaterials verhindert werden. Derartige durch Diffusion erhaltene Zonen können auf entsprechende Weise zum Aufbauen von Halbleiterbauelementen benutzt werden, wie z.B. in der erwähnten niederländischen Patentanmeldung 6.703«013 beschrieben wurde. Auch können aber, wie in dieser niederländischen Patentanmeldung beschrieben wurde, eine oder mehrere dieser Zonen nach dem Ätzvorgang gebildet werden»
Die nach dem Ätzvorgang noch verbleibende Schicht aus hochohmigem umleitendem Material, das am p-leitenden Material der epitaktischen Schicht angrenzt, kann in vielen
PHN. 36oh.
Fällen unbedenklich beibehalten und gegebenenfalls in den herzustellenden Halbleiterbauelementen benutzt werden. Wenn jedoch die Beibehaltung dieser hochohmigen η-leitenden Schicht unerwünscht ist, kann sie auf an sich bekannte Weise, z.B. durch einen kurzzeitigen chemischen Ätzvorgang, entfernt werden .
Die Erfindung wird nachstehend an Hand einiger Ausführungsbeispiele eines Verfahrens zum epitaktischen Anbringen von p-leitendem Material auf einer ,η-leitenden SiIiciumscheibe und anschliessenden elektrolytischen Abätzen des Substratmaterials näher erläutert.
Beispiel I.
Es wird von einer einkristallinen Siliciumscheibe mit einem Durchmesser von 3 cm und einer Dicke von etwa ,um ausgegangen. Das Silicium ist mit Antimon dotiert und hat einen spezifischen Widerstand von 0,08.TL .cm. Die flachen Seiten sind nach einer < 1 1 1 •*■ Ebene orientiert. Die Scheibe ist auf an sich bekannte Weise durch Sägen von einem stabförmigen Einkristall und durch Schleifen und chemisches Ätzen auf die verlangte Dicke erhalten. Diese Scheibe dient als Substrat für eine anzubringende epitaktische Schicht. Zu diesem Zweck wird die Scheibe auf an sich bekannte Weise auf einem Trigger angebracht, mit dessen Hilfe die Scheibe auf die gewünschte Temperatur gebracht werden kann, wonach über das erhitzte Substrat eine Gasströmung geleitet wird, die aus Wasserstoff und einer flüchtigen SiJ.iciumverbindung besteht. Im vorliegenden Falle wird ein Gasgemisch aus 1 Volumen-
0 09817/141G BAD ORiGiNAL
. . ■ ·■ PHN. j
'■■ - ■ * 8 - ■
_3
teil Wasserstoff, 10 Volumenteilen Siliciumtetrachlorid und
—8
0,22 χ 10" Volumenteilen Borhydrid (B Hg), bei etwa atmosphärischem Druck mit einer Geschwindigkeit von 10 1/Min über das auf 1200° C erhitzte Substrat geleitet. Dabei lagert sich auf dem Substrat epitaktisch p-leitendes Silicium mit einem spezifischen Widerstand von 1,2il,cin· ab. Die epitaktische Ablagerung wird nach 20 Minuten beendet, wobei sich eine epitaktische Schicht mit einer gleichmässigen Dicke von 5 /um gebildet hat. Dann wird das Substrat von einer der epitaktischen Schicht gegenüberliegenden Seite her mit Hilfe einer in der offengelegten niederländischen Patentanmeldung 6.703· O14 (PHN.2292) beschriebenen Vorrichtung schräg abgeschliffen. Die Schleiffläche schliesst dabei mit ursprünglichen Substratoberfläche einen Winkel von 0,001 Radian ein. Die Scheibe weist dabei eine gleichfnässig verlaufende Dicke von 290 /um bis zu 250 /um auf. Die Scheibe wird nun mit ihrer epitaktischen Schicht mit Hilfe von Kanadabalsam auf einer Glasplatte festgöklebt, wonach die übrigen Flächen dieser Platte mit Paraffin abgedeckt werden. An der schräg geschliffenen, der Fläche der epitaktischen Schicht gegenüberliegenden Oberfläche wird am Rand, an der Stelle der grössten Dicke der Scheibe, auf die in der niederländischen Patentanmeldung 6.703.013 beschriebene Weise ein Platinkontaktstreifen festgeklemmte Mit einer in dieser Patentanmeldung beschriebenen Anordnung wird die Siliciumscheibe einer elektrolytischen Ätzbehandlimg· unterworfen, bei der ein Elektrolytbad verwendet wird, das aus 1 Volumenteil konzentriertes HF .(50 Gew.^ HF) und 10 Volumon-
Ö09817/U10
BAD ORIGINAL
PHN.
teilen H„O besteht. Zum anodischen Abätzen des Substrats wird an den Platinkontakt eine anodische Vorspannung von 10 bis 12 V gegenüber einer Platinkathode im Bad gelegt. Das niederohmige η-leitende Material des Substrats wird nun mit einer Geschwindigkeit von etwa 3 /Um/Min xv-eggeätzt. Wenn nach dem Wegätzen des Substrats der Elektrolyt an die epitaktische Schicht gelangt, stellt sich heraus, dass das Silicium nicht mehr merklich gelöst wird. Wenn das Substratmaterial mit Ausnahme eines unter dem Platinkontaktstreifen liegenden Teiles weggeätzt worden ist, wird die elektrolytische Ätzbehandlung beendet und wird der Elektrolyt durch Spülen auf übliche Weise entfernt. Das verbleibende Silicium hat übrigens, wie sich herausstellt, über die ganze Scheibe.eine gleichmässige Dicke vom 5 /um. Die Scheibe besteht im vorliegenden Fall aus dem epitaktisch angebrachten p-leitenden Material, wobei auf der Seite, von der das ursprüngliche Substratmaterial entfernt worden ist, noch das Vorhandensein einer dünnen hochohmigen η-leitenden Schicht nachgewiesen werden kann. Erwünschtenfalls kann diese η-leitende Schicht noch durch eine kurzzeitige übliche chemische Ätzbehandlung entfernt werden. Die dünne Scheibe kann auf an sich bekannte Weise weiter zu Halbleiterbauelementen verarbeitet werden, wobei vor oder nach dem Ätzvorgang Zonen eines bestimmten Leitfähigkeitstyps durch Diffusion oder Ionenimplantation unter Verwendung an sich bekannter planarer Techniken gebildet werden können, während ferner Kontakte und Anschlusstreifen angebracht werden können, wie z.B. in der bereits erwähnten niederländischen Patentanmeldung
0Ö9817/U1Ö -
BAO
PHN.
- ro .-'■.,■■
6.7Ο3·Ο13 angegeben wurde.·
Beispiel II.
Ähnliche Ergebnisse werden erzielt, wenn auf gleiche Weise wie im Beispiel I verfahren wird, wobei aber das bei der epitaktischen Ablagerung verwendete Gas 0,36 χ 10~ Volumenteile Borhydrid (B H^) .enthält. Dabei wird p-leitendes Silicium mit einem spezifischen Widerstand von 0,8 Q..cm abgelagert. Auch in diesem Falle bleibt beim elektrolytischen Ätzvorgang die ganze epitaktische Schicht zurück.
Wenn aber bei einer ähnlichen Verfahrensweise· "
—8
1,25 x 10 Volumenteile Borhydrid bei übrigens gleichbleibenden Bedingungen verwendet werden, wobei p-leitendes Silicium mit einem spezifischen Widerstand von 0,3 STl . cm abgelagert wird, stellt sich heraus, dass beim elektrolytischen Ätzvorgang auch die epitaktische Schicht angegriffen wird.
Beispiel III.
Nach einer weiteren Abänderung des obenerwähnten Beispiels wird auf der η-leitenden Scheibe p-leitendes Silicium mit einem spezifischen Widerstand von k SL .cm aus einem Gasgemisch aus Wasserstoff mit Silan (SiH.) in starker Verdünnung abgelagert. Die angewandte Substrattemperatur beträgt IO5O0 C und die Dauer der Ablagerung ist 30 Minuten. Die erhaltene Dicke der ,'epitaktischen Schicht beträgt 12 /um. Auch in diesem Falle stellt sich heraus, dass die epitaktische Schicht nach der obenerwähnten Ätzbehandlung beibehalten ist.
In den oben angeführten Beispielen ist das Sub-.stratmaterial mit Antimon dotiert und ist Bor als Akzeptor in
0G9817/1410 -v
BAD
PHN. I - 11 -
der epitaktischen Schicht angewandt. Es versteht sich, dass auch andere Donatoren für das Substrat und andere Akzeptoren für die epitaktische Schicht Anwendung finden können. Im allgemeinen müssen die verschiedenen Diffusionsgeschwindigkeiten dieser Verunreinigungen und die angewandten Temperaturen bei der Anbringung der epitaktischen Schicht berücksichtigt werden. So muss bei Verwendung von Donatoren, die schneller als Antimon diffundieren, z&B, Phosphor, ein tieferes Eindringen der Donatoren in die epitaktische Schicht und somit eine weitere Verschiebung des pn—Übergangs in der epitaktischen Schicht berücksichtigt werden. Ferner ist es nicht ausgeschlossen, dass in bestimmten Fällen, z.B. wenn das pleitende Material weniger hochohmig gewählt wird oder wenn bei der Ablagerung der epitaktischen Schicht niedrige Temperaturen angewandt werden, eine Nacherhitzung erforderlich ist, derart, dass durch Diffusion eine hochohmige n-leitende Schicht gebildet wird, deren Dicke genügend ist, um Wegätzen der epitaktischen Schicht zu verhindern. Es ist auch einleuchtend, dass sich die Erfindung nicht auf die Anwendung der oben beschriebenen Ausführungsformen beschränkt, sondern dass sehr viele Abarten im Rahmen der Erfindung möglich sind, z.B. in bezug auf die Anbrinßiingsweise der epitaktischen Schicht, das verwendete Ätzbad und die angelegte Spannung.
l'Vrnor können grundsätzlich erwünschtenfalls dickere Teile, z.B. für Versteifungszwecke, beibehalten wer-
den, z.B. indem an der Stelle dieser Teile das Substratmaterial mit einer ätzbeständigen Maskierungsschicht abgedeckt wird.
QO981 7/ 1 4 14
bad bnmukL

Claims (1)

  1. PHN. - 12 PATENTANSPRÜCHE .
    Verfahren.zur Herstellung von Halbleiterbauelementen, bei dem auf einer Seite eines Körpers aus niederohmigem η-leitendem Silicium eine epitaktische Siliciumschicht abgelagert wird, wonach durch einen, selektiven elektrolytischen Ätzvorgang das Substratmaterial entfernt wird, dadurch gekennzeichnet, dass auf dem niederohmigen η-leitenden Material eine epitaktische Schicht aus p-leitendem Material mit einer derartigen Zusammensetzung auf derartige Weise angebracht wird, dass zwischen dem η-leitenden Material mit niedrigem spezifischem Widerstand und dem p-leitenden Material eine hochohmige η-leitende Schicht, die genügt um beim selektiven elektrolytischen Ätzvorgang an der Stelle dieser hocliohrriigen η-leitenden Schicht die Ätzung zu hemmen.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass p-leitendes Silicium mit einem spezifischen Widerstand von mindestens 0,5 Λ. «cm angebracht wird.
    3· Verfahren nach Anspruch 1 oder 2, dadurcli gekennzeichnet, dass bei der Ablagerung der epitaktischen Schicht eine Substrattemperatur von mindestens 1000° C angewandt wird. k. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Bor als Akzeptor in der epitaktischen Schicht angewandt wird. 5· Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurcli gekennzeichnet, dass als Doi:mtor im Substrat Antimon angewandt wird.
    6. Verfahren nach einem oder mehreren der vorange-
    ,C^ .0-0 98 17/14 10
    ' ' - BAD ORiGtNAL -
    PHN. - 13 -
    henden Ansprüche, dadurch gekennzeichnet,-.dass der spezifische Widerstand des η-leitenden Substratmaterials höchstens 0,01 £1 .cm beträgt.
    7. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Durchführen des Ätzvorgangs in der epitaktischen Schicht Zonen mit abweichendem Leitfähigkeitstyp und/oder abweichen-^ der Leitfähigkeit gebildet werden, die durch Zonen aus dem epitaktisch abgelagerten p-leitenden Material von dem Substrat getrennt sind.
    8. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Fluor enthaltender Elektrolyt verwendet wird.
    9. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat mit einem Anschluss versehen ist, mit dem während des elektrolytischen Ätzvorgangs das Substrat anodisch vorgespannt wird, während an die epitaktische Schicht selber keine gesonderte Vorspannung angelegt wird.
    10. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach der elektrolytischen Ätzbehandlung die frei liegenden Teile der hochohmigen η-leitenden Schicht durch einen chemischen Ätzvorgang entfernt werden.
    .11. Halbleiterbauelemente, die durch ein Verfahren
    nach einem oder mehreren der vorangehenden Ansprüche hergestellt sind»
    009817/1410 AD
DE19691950533 1968-10-09 1969-10-07 Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven elektrolytischen Xtzvorgangs Expired DE1950533C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL6814415 1968-10-09
NL6814415A NL6814415A (de) 1968-10-09 1968-10-09

Publications (3)

Publication Number Publication Date
DE1950533A1 true DE1950533A1 (de) 1970-04-23
DE1950533B2 DE1950533B2 (de) 1976-06-24
DE1950533C3 DE1950533C3 (de) 1977-02-10

Family

ID=

Also Published As

Publication number Publication date
FR2020229A1 (de) 1970-07-10
DE1950533B2 (de) 1976-06-24
BR6913205D0 (pt) 1973-01-11
SE344141B (de) 1972-03-27
NL6814415A (de) 1970-04-13
CH504106A (de) 1971-02-28
FR2020229B1 (de) 1974-03-15
BE739941A (de) 1970-04-07
GB1289147A (de) 1972-09-13

Similar Documents

Publication Publication Date Title
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427C3 (de)
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
EP0028786B1 (de) Ionenimplantationsverfahren
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE1950533A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven AEtzvorgangs
DE1950533C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven elektrolytischen Xtzvorgangs
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE1614146B2 (de) Verfahren zum entfernen von unerwuenschten alkaliionen aus einer isolierenden schicht
DE1803026A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee