DE1950533B2 - Verfahren zur herstellung von halbleiterbauelementen unter verwendung eines selektiven elektrolytischen aetzvorgangs - Google Patents
Verfahren zur herstellung von halbleiterbauelementen unter verwendung eines selektiven elektrolytischen aetzvorgangsInfo
- Publication number
- DE1950533B2 DE1950533B2 DE19691950533 DE1950533A DE1950533B2 DE 1950533 B2 DE1950533 B2 DE 1950533B2 DE 19691950533 DE19691950533 DE 19691950533 DE 1950533 A DE1950533 A DE 1950533A DE 1950533 B2 DE1950533 B2 DE 1950533B2
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- conductive
- silicon layer
- substrate
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000000866 electrolytic etching Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 84
- 229910052710 silicon Inorganic materials 0.000 claims description 84
- 239000010703 silicon Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000003792 electrolyte Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- -1 fluorine ions Chemical class 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 244000283070 Abies balsamea Species 0.000 description 1
- 235000007173 Abies balsamea Nutrition 0.000 description 1
- 239000004858 Canada balsam Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012188 paraffin wax Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Pressure Sensors (AREA)
Description
örtlich Zonen eines anderen Leitfähigkeitstyps und/ oder einer anderen Leitfähigkeit z. B. durch Diffusion
oder durch andere Verfahren zum Einführen von Dotierungen,
z.B. durch Ionenimplantation, gebildet werden können. S
Die Erfindung, die diese Aufgabe löst, betrifft ein Verfahren der eingangs angegebenen Art und besteht
darin, daß auf dem niederohmigen η-leitenden Substratmaterial eine epitaktische Schicht aus p-leitendem
Material mit einer derartigen Zusammensetzung und auf derartige Weise angebracht wird, daß eine
hochohmige η-leitende Silicumschicht zwischen dem η-leitenden Substratmaterial mit niedrigem spezifischem
Widerstand und dem p-leitenden Material entsteht, die genügt, um beim selektiven elektrolytischen 1S
Ätzvorgang an der Stelle dieser hochohmigen n-leiteviden
Siliciumschicht die Ätzwirkung zu hemmen. Die Ausdrücke »niederohmiges« und »hochohmiges«
n-Ieitendes Silicium beziehen sich hier auf einen spezifischen elektrischen Widerstand dieser Materialien,
bei dem diese beim elektrolytischen Ätzvorgang gelöst bzw. nahezu nicht gelöst werden. Zu diesem Zweck
wird für das Substratmaterial vorzugsweise n-leitendes Silicium mit einem spezifischen Widerstand von
höchstens 0,01 Ω · cm gewählt. »5
Wie schon in der niederländischen Patentanmeldung 6 703 013 beschrieben wurde, genügt für das selektive
Wegätzen niederohmigen η-leitenden Siliciums unter Beibehaltung von angrenzendem hochohmigem
η-leitenden Silicium die Verwendung eines Anodenkontakts an niederohmigen η-leitenden SiIiciummaterial
des Subtrats, ohne daß an die epitaktische Siliciumschicht eine Gegenspannung angelegt
wird. Selbstverständlich soll beim Verfahren nach der Erfindung kein direkter Anodenkontakt am p-leitenden
Material der epitaktirchen Schicht vorgesehen werden.
Zum Erhalten einer hochohmigen η-leitenden Siliciumschicht, die während des Ätzvorgangs einem
fortgesetzten Abätzen hinreichend entgegenwirken kann, ist es nicht erforderlich, daß nach dem Anbringen
der p-leitenden epitaktischen Siliciumschicht derart nacherh:izt wird, daß eine Diffusion der verwendeten
Dotierungsstoffe stattfindet. Eine derartige Diffusion kann nämlich statt eines schroffen pn-Übergangs
einen allmählich verlaufenden pn-Ubergang ergeben, wobei ein Teil dieses pn-Übergangs aus hochohmigem
η-leitendem Material besteht. Es kann nämlich beim Verfahren nach der Erfindung genügend
sein, wenn beim Anbringen der epitaktischen Siliciumschicht eine Substrattemperatur angewandt
wird, die derart hoch ist, daß eine solche Diffusion von Dotierungsstoffen eintritt. Zu diesem Zweck wird
bei der epitaktischen Ablagerung vorzugsweise eine Substrattemperatur von mindestens 1000° C, z.B.
zwischen 1050° C und 1250° C, angewandt. Es sei noch bemerkt, daß in der gebildeten Übergangsschicht
die Verteilung der Dotierungsstoffe nicht lediglich durch übliche Diffusionsvorgänge jedes Dotierungsstoffes an sich infolge eines Konzentrationsgradienten
bestimmt zu werden braucht, sondern daß auch andere Erscheinungen, wie gegenseitige Beeinflussung verschiedener
Dotierungsstoffe, z.B. Verdrängung oder das Auftreten von Driftfeldern, eine Rolle spielen
können.
Es hat sich weiter als günstig erwiesen, wenn für die epitaktische Siliciumschicht p-leitendes Material
mit einem nicht zu niedrigen spezifischen Widerstand gewählt wird. So wurden befriedigende Ergebnisse erhalten,
wenn während der Epitaxie p-leitendes Silicium mit einem spezifischen Widerstand von mindestens
0,5 Ω · cm abgelagert wird. Dabei hat sich sogar
herausgestellt, daß dieses p-leitende Material während des elektrolytischen Ätzvorgangs der Einwirkung
des Elektrolyten ausgesetzt werden kannn, ohne daß dieses p-leitende Material merklich angegriffen
wird. Bisher läßt sich diese Erscheinung nicht auf befriedigende Weise erklären.
Wie in der niederländischen Patentanmeldung 6703013 beschrieben wurde, wird zum Ätzen vorzugsweise
ein Fluorionen enthaltender Elektrolyt verwendet. Das Vorhandensein dieser Ionen, die für das
Wegätzen des Substratmaterials aus niederohmigem η-leitendem Silicium verantwortlich sind, kann, wie
sich herausgestellt hat, die Bildung einer passivieren Oberfläche auf hochohmigen η-leitenden Silicium
nicht ohne weiteres verhindern, oder könnte möglicherweise die Bildung einer derartigen passivierten
Oberfläche sogar fördern.
Des weiteren können vor dem Durchführen des elektrolytischen Ätzvorgangs nach bekannten Verfahren
zum Herstellen von Planarhalbleiterbauelementen durch Diffusion Zonen verschiedener Leitfähigkeitstype
angebracht werden, die durch Zonen des ursprünglichen p-leitenden Materials der epitaktischen
Siliciumschicht oder wenigstens durch die gebildete hochohmige η-leitende Siliciumschicht vom
Substratmaterial getrennt sind, und die ein örtliches Durchätzen der epitaktischen Siliciumschicht nach der
Entfernung des Substratmaterials verhindern. Derartige durch Diffusion erhaltene Zonen können auf entsprechende
Weise zum Aufbauen von Halbleiterbauelementen benutzt werden, wie es z.B. in der
erwähnten niederländischen Patentanmeldung 6703013 beschrieben wurde. Auch können, wie in
dieser niederländischen Patentanmeldung ebenfalls beschrieben wurde, eine oder mehrere dieser Zonen
nach dem Ätzvorgang gebildet werden.
Die nach dem Ätzvorgang noch verbleibende Schicht aus hochohmigem η-leitendem Silicium, das
an das p-leitende Material der epitaktischen Siliciumschicht angrenzt, kann in vieles! Fällen unbedenklich
beibehalten und gegebenenfalls in den herzustellenden Halbleiterbauelementen benutzt werden. Wenn
jedoch die Beibehaltung dieser hochohmigen n-leitenden Siliciumschicht unerwünscht ist, kann sie auf
eine bekannte Weise, z.B. durch einen kurzzeitigen chemischen Ätzvorgang, entfernt werden.
Das Verfahren nach der Erfindung wird nachstehend an Hand einiger Ausführungsbeispiele näher erläutert.
Es wird von einer einkristallinen Siliciumscheibe mit einem Durchmesser von 3 cm und einer Dicke
von etwa 300 μηι ausgegangen. Das Silicium ist mit Antimon dotiert und hat einen spezifischen Widerstand
von 0,08 Ω · cm. Die flachen Seiten sind nach einer
<1ϊ1> Ebene orientiert. Die Siliciumscheibe ist auf bekannte Weise durch Sägen von einem stabförmigen
Silicium-Einkristall und durch Schleifen und chemisches Ätzen auf die verlangte Dicke erhalten.
Diese Scheibe dient als Substrat für eine anzubringende epitaktische Siliciumschicht. Zu diesem Zweck
wird die Siliciumscheibe auf an sich bekannte Weise auf einem Heiztisch angebracht, mit dessen Hilfe die
Siliciumscheibe auf die gewünschte Temperatur gebracht
werden kann, wonach über das erhitzte Siliciuinsubstrat eine Gasströmung geleitet wird, die aus
Wasserstoff und einer flüchtigen Süiciumverbindung besteht. Im vorliegenden Beispiel wird ein Gasgemisch
aus 1 Volumenteil Wasserstoff, 10~3 VoliunenteilenSiliciumtetrachlorid
und 0,22 X 10~8 Volumenteilen Borhydrid (B2H6) bei etwa atmosphärischem
Druik mit einer Geschwindigkeit von 10 l/Min über das auf 1200° C erhitzte Siliciumsubstrat geleitet.
Dabei lagert sich auf dem Siliciumsubstrat epitaktisch p-leitendes Silicium mit einem spezifischen Widerstand
voc 1,2 Ω · cm ab. Die epitaktische Silicium-Ablagerung
wird nach 20 Minuten beendet, wobei sich eine epitaktische Siliciumschicht mit einer gleichmäßigen
Dicke von 5 μπι gebildet hat. Dann wird das
Siliciumsubstrat von der der epitaktischen Schicht gegenüberliegenden Seite her, z.b. mit Hilfe einer in
der am 26. August 1968 offengelegten niederländischen Patentanmeldung 6703014 beschriebenen
Vorrichtung, schräg abgeschliffen. Die Schlifffläche schließt dabei mit der ursprünglichen Substratoberfläche
einen Winkel von 0,001 Radian ein. Die Siliciumscheibe weist dabei eine gleichmäßig verlaufende
Dicke von 290 /im bis zu 250 μπι auf. Die Siliciumscheibe
wird nun mit ihrer epitaktischen Siliciumschicht mit Hilfe von Kanadabalsam auf einer Glasplatte
festgeklebt, wonach die übrigen Flächen dieser Glasplatte mit Paraffin abgedeckt werden. An der
schräg geschliffenen, der Oberfläche der epitaktischen
Siliciumschicht gegenüberliegenden Oberfläche wird am Rand, an der Stelle der größten Dicke der Siliciumscheibe,
z.B. auf die in der niederländischen Patentanmeldung 6703014 beschriebene Weise, ein
Platinkontaktstreifen festgeklemmt. Mit einer in dieser niederländischen Patentanmeldung ebenfalls beschriebenen
Vorrichtung wird die Siliciumscheibe einer elektrolytischen Ätzbehandlung unterworfen, bei
derein Elektrolytbad verwendet wird, das aus 1 Volumenteil
konzentriertes HF (50 Gewichtsprozent HF) und 10 Volumenteilen H2O besteht. Zum anodischen
Abätzen des Siliciumsubstrats wird an die Platinkontaktelektrode eine positive Vorspannung von 10 bis
12 V gegenüber einer Platinkathode im Elektrolytbad gelegt. Das niederohmige n-leitei.de Siliciummaterial
des Substrats wird nun mit einer Geschwindigkeit von etwa 3 μΐη/Min weggeätzt. Wenn nach dem Wegätzen
des Substratmaterials der Elektrolyt an die epitaktische Siliciumschicht gelangt, stellt sich heraus, daß das
Silicium nicht mehr merklich gelöst wird. Wenn das Substratmaterial mit Ausnahme eines unter dem Platinkontaktstreifen
liegenden Teils weggeätzt worden ist, wird die elektrolytische Ätzbehandlung beendet
und wird der Elektrolyt durch Spülen auf übliche Weise entfernt. Das verbleibende Silicium hat übrigens,
wie sich herausstellt, über die ganze Siliciumscheibe eine gleichmäßige Dicke von 5 μπι. Die Siliciumscheibe
besteht im vorliegenden Beispiel aus dem epitaktisch angebrachten p-leitenden Silicium, wobei
auf der Seite, von der das ursprüngliche n-leitenoe
Siliciumsubütratmaterial entfernt worden ist, noch das Vorhandensein einer dünnen hochohmigen n-leitenden
Siliciumschicht nachgewiesen werden kann. Erwünschtenfalls kann diese η-leitende hochohmige Siliciumschicht
noch durch eine kurzzeitige übliche chemische Ätzbehandlung entfernt werden. Die
dünne Siliciumscheibe kann auf bekannte Weise weiter zu Halbleiterbauelementen verarbeitet werden.
wobei vor oder nach dem Ätzvorgang Zonen eines bestimmten Leitfähigkeitstyps durch Diffusion oder
Ionenimplantation unter Verwendung bekannter Planarverfahren gebildet werden können, während
ferner Kontaktelektroden und Anschlußstreifen angebracht werden können, wie z. B. in der bereits erwähnten
niederländischen Patentanmeldung 6703013 angegeben wurde.
Ähnliche Ergebnisse werden erzielt, wenn auf gleiche Weise wie im Beispiel I verfahren wird, wobei
aber das bei der epitaktischen Ablagerung verwendete Gas 0,36 X 10"8 Volumenteile Borhydrid (B2H6) ent-
>s hält. Dabei wird p-leitendes Silicium mit einem spezifischen
Widerstand von 0,8 Q - cm abgelagert. Auch in diesem Falle bleibt beim elektrolytischen Ätzvorgang
die ganze epitaktische Siliciumschicht zurück. Wenn aber bei einer ähnlichen Verfahrensweise
a° 1,25 XlO*8 Volumenteile Borhydrid bei übrigens
gleichbleibenden Bedingungen verwendet werden, wobei p-leitendes Silicium mit einem spezifischen Widerstand
von 0,3 Ω cm abgelagert wird, stellt sich heraus, daß beim elektrolytischen Ätzvorgang auch
a5 die epitaktische Siliciumschicht angegriffen wird.
Nach einer weiteren Abänderung des Beispiels 1 wird auf der η-leitenden Siliciumscheibe p-leitendes
Silicium mit einem spezifischen Widerstand von 4 Ω · cm aus einem Gasgemisch aus Wasserstoff mit
Silan (SiH4) in starker Verdünnung abgelagert. Die
angewandte Substrattemperatur beträgt 1050° C und die Dauer der Ablagerung ist 30 Minuten. Die erhaltene
Dicke der epitaktischen Siliciumschicht beträgt 12 μίτι. Auch in diesem Falle stellt sich heraus, daß
die epitaktische Siliciumschicht nach der obenerwähnten Ätzbehandlung vorhanden ist.
In den angeführten Beispielen 1 bis 3 ist das Silicide
umsubstratmaterial mit Antimon dotiert und ist Bor als Akzeptor in der epitaktischen Siliciumschicht angewandt.
Es versteht sich, daß auch andere Donatoren für das Siliciumsubstrat und andere Akzeptoren für
die epitaktische Siliciumschicht Anwendung finden können. Im allgemeinen müssen die verschiedenen
Diffusionsgeschwindigkeiten dieser Verunreinigungen und die angewandten Temperaturen bei der Anbringung
der epitaktischen Siliciumschicht berücksichtigt werden. So muß bei Verwendung von
Donatoren, die schneller als Antimon diffundieren, z. B. Phosphor, ein tieferes Eindringen der Donatoren
in die epitaktische Siliciumschicht und somit eine weitere Verschiebung des pn-Übergangs in der epitaktischen
Schicht berücksichtigt werden. Ferner ist es möglich, daß in bestimmten Fällen, z.B. wenn für die
epitaktische Siliciuinschicht das p-leitende Material
weniger hochohmig gewählt wird oder wenn bei der Ablagerung der epitaktischen Siliciumschicht niedrige
Temperaturen angewandt werden, eine Nacherhitzung angewandt wird, um die Dicke der hochohmigen
η-leitenden Siliciumschicht durch Diffusion so weit zu erhöhen, daß ein Wegätzen der epitaktischen Siliciumschicht
nicht eintritt. Des weiteren können erwünschtenfalls dickere Teile des Substrat-Halbleiterkörpers,
z.B. für Versteifungszwecke, beibehalten werden, z. B. indem an der Stelle dieser Teile das Substratmaterial
mit einer ätzbeständigen Maskierungsschicht abgedeckt wird.
Claims (10)
1. Verfahren zur Herstellung von Halbleiterbauelementen, bei dem auf einer Seite eines Substrat-Halbleiterkörpers
aus niederohmigem n-leitenden Silicium eine epitaktische Siliciumschicht
abgelagert wird, wonach durch einen selektiven elektrolytischen Ätzvorgang das Substratmaterial
entfernt wird, dadurch gekennzeichnet, daß auf dem niederohmigen η-leitenden Substratmaterial
eine epitaktische Schicht aus p-leitendem Material mit einer derartigen Zusammensetzung
auf derartige Weise angebracht wird, daß zwischen dem η-leitenden Substratmaterial mit niedrigem
spezifischen Widerstand und dem p-leitende.n Material eine hochohmige η-leitende Siliciumschicht
entsteht, die genügt, um beim selektiven elektrolytischen Ätzvorgang an der Stelle dieser
hochohmigen η-leitenden Siliciumschicht die Ätzung zu hemmen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die p-leitende epitaktische Siliciumschicht
mit einem spezifischen Widerstand von mindestens 0,5 Ω · cm angebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Ablagerung der epitaktischen
Siliciumschicht eine Substrattemperatur von mindestens 1000° C angewandt wird.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß Bor als
Akzeptor in der epitaktischen Siliciumschicht angewandt wird.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß Antimon
als Donator im Substrat-Halbleiterkörper angewandt wird.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der spezifische
Widerstand des η-leitenden Substrat-Halbleiterkörpers höchstens 0,01 Ω · cm beträgt.
7. Verfahren nach eineim der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor dem
Durchführen des Ätzvorgangs in der p-leitenden epitaktischen Siliciumschicht Zonen mit abweichendem
Leitfähigkeitstyp und/oder abweichender Leitfähigkeit gebildet werden, die durch Zonen
aus dem epitaktisch abgelagerten p-leitenden Material von dem Substrat-Halbleiterkörper getrennt
sind.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein
Fluorionen enthaltender Elektrolyt zum Ätzen verwendet wird.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der
Substrat-Halbleiterkörper mit einer Elektrode versehen ist, mit der während des elektrolytischen
Ätzvorgangs der Substrat-Halbleiterkörper anodisch vorgespannt wird, während an die epitaktische
Siliciumschicht selber keine gesonderte Vorspannung angelegt wird.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß nach der
elektrolytischen Ätzung die freiliegenden Teile der hochohmigen n-1eil:enden Siliciumschicht
durch eine chemische Ätzung entfernt werden.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementen, bei dem auf
einer Seite eines Substrat-Halbleiterkörpers aus niederohmigem η-leitenden Silicium eine epitaktische
Siliciumschicht abgelagert wird, wonach mittels eines selektiven elektrolytischen Ätzvorgangs das Substratmaterial
entfernt wird.
Ein derartiges Verfahren wurde in der am 26. August 1968 offengelegten niederländischen Patentan-
meldung 6703 013 beschrieben. Bei dem dort beschriebenen Verfahren wird auf einem Substrat-Halbleiterkörper
aus niederohmigem n-leitenden Silicium eine hochohmige aus η-leitendem Silicium
bestehende Schicht epitaktisch abgelagert, wonach
durch einen selekt'ven elektrolytischen Ätzvorgang das niederohmige η-leitende Substratmaterial weggeätzt
wird, wobei das hochohmige η-leitende Material der epitaktischen Siliciumschicht nahezu nicht angegriffen
wird. Dadurch können dünne Halbleiterkörper
mit einer gleichmäßigen Dicke erhalten werden, die weiter zu Halbleiterbauelementen, z.B. zu integrierten
Halblciterschaltungen mit durch Isoliermateria1 voneinander getrennten Teilen, Auftreffplatten für
Kameraröhren, insbesondere für Vidikons, Halblei-
»5 terbauelementen mit pn-Übergängen, die sich quer
zur Oberfläche von einer Seite zur anderen Seite über die ganze Dicke des Halbleiterkörpers erstrecken (sogenannten
»Flachlandstrukturen«) und Halbleiterbauelementen, bei denen die geringe Dicke des HaIbleitermaterials
ausgenutzt werden kann, verarbeitet werden können.
In der oben erwähnten niederländischen Patentanmeldung wurde ferner beschrieben, daß vor dem
Durchführen des Ätzvorgangs in der epitaktischen Siliciumschicht durch Diffusion von Dotierungsmaterial
dotierte Bereiche gebildet werden können, die derart untief sind, daß ein aus dem ursprünglichen hochohmigen
η-leitenden Material der epitaktischen Schicht bestehender Trennstreifen an der Grenzfläche zu dem
Substratmaterial beibehalten wird, wodurch die gebildeten Bereiche während der elektrolytischen Atzung
beibehalten werden. Die durch Diffusion gebildeten Bereiche können dabei sowohl n- als auch
p-leitend sein.
In der obenerwähnten niederländischen Patentanmeldungwird
ferner auf die Möglichkeit hingewiesen, mit Hilfe selektiver elektrolytischer Ätzverfahren von
einem Halbleiterkörper aus einem Material eines bestimmten Leitfähigkeitstyps mit einer auf einer Seite
an der Oberfläche liegenden Zone des entgegengesetzten Leitfähigkeitstyps das Material des ersteren
Leitfähigkeitstyps völlig zu entfernen, wodurch der ursprüngliche Halbleiterkörper auf die erwähnte
Zone des entgegengesetzten Leitfähigkeitstyps beschränkt wird. Dabei wird in der betreffenden niederländischen
Patentanmeldung bemerkt, daß bei Verwendung nur einer positiv vorgespannten Elektrode
am Halbleiterkörper η-leitendes Material sich schwer unter Beibehaltung des p-leitenden Materials wegätzen
läßt, während dieses Verfahren sich zum Wegätzen des p-leitenden Materials unter Beibehaltung des
η-leitenden Materials gut anwenden läßt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Halbleiterbauelementen
zu schaffen, bei dem durch selektives elelektrolytisches Wegätzen von η-leitendem Silicium dünne
Halbleiterkörper erhalten werden können, die aus pleitendem Silicium bestehen, in dem gewünschtenfalls
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL6814415A NL6814415A (de) | 1968-10-09 | 1968-10-09 | |
| NL6814415 | 1968-10-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1950533A1 DE1950533A1 (de) | 1970-04-23 |
| DE1950533B2 true DE1950533B2 (de) | 1976-06-24 |
| DE1950533C3 DE1950533C3 (de) | 1977-02-10 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| BE739941A (de) | 1970-04-07 |
| BR6913205D0 (pt) | 1973-01-11 |
| NL6814415A (de) | 1970-04-13 |
| DE1950533A1 (de) | 1970-04-23 |
| CH504106A (de) | 1971-02-28 |
| GB1289147A (de) | 1972-09-13 |
| FR2020229B1 (de) | 1974-03-15 |
| SE344141B (de) | 1972-03-27 |
| FR2020229A1 (de) | 1970-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1913052C2 (de) | Halbleitervorrichtung | |
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2160427C3 (de) | ||
| DE112014001050B4 (de) | Transistor mit isoliertem gate und temperaturkompensation | |
| DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
| DE1246890B (de) | Diffusionsverfahren zum Herstellen eines Halbleiterbauelements | |
| DE1024640B (de) | Verfahren zur Herstellung von Kristalloden | |
| DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
| DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2531003A1 (de) | Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht | |
| DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE2953394C2 (de) | ||
| DE2162445B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1564151B2 (de) | Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren | |
| DE2058442C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
| DE102017106202B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials | |
| DE1950533C3 (de) | Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung eines selektiven elektrolytischen Xtzvorgangs | |
| DE1950533B2 (de) | Verfahren zur herstellung von halbleiterbauelementen unter verwendung eines selektiven elektrolytischen aetzvorgangs | |
| DE2639364B2 (de) | Thyristor | |
| DE1803026A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |