DE1950331B2 - Schaltungsanordnung zur realisierung von logischen funktionen - Google Patents

Schaltungsanordnung zur realisierung von logischen funktionen

Info

Publication number
DE1950331B2
DE1950331B2 DE19691950331 DE1950331A DE1950331B2 DE 1950331 B2 DE1950331 B2 DE 1950331B2 DE 19691950331 DE19691950331 DE 19691950331 DE 1950331 A DE1950331 A DE 1950331A DE 1950331 B2 DE1950331 B2 DE 1950331B2
Authority
DE
Germany
Prior art keywords
input
output
circuit
blocking oscillator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691950331
Other languages
English (en)
Other versions
DE1950331A1 (de
DE1950331C3 (de
Inventor
Alfred 1000 Berlin Lotz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691933713 external-priority patent/DE1933713B2/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691950331 priority Critical patent/DE1950331C3/de
Publication of DE1950331A1 publication Critical patent/DE1950331A1/de
Publication of DE1950331B2 publication Critical patent/DE1950331B2/de
Application granted granted Critical
Publication of DE1950331C3 publication Critical patent/DE1950331C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/30Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs.
Eine derartige Schaltungsanordnung erfüllt die Aufgabe, fehlersicher mit binärer Wirkung zu arbeiten. Jede Schaltungsanordnung für sich bildet einen Logikbaustein.
Unter Fehlersicherheit wird dabei verstanden, daß beim Auftreten beliebiger Fehler innerhalb und außerhalb der Bausteine niemals ein gefährlich fehlerhaftes Ausgangssignal auftreten darf. Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangsbedingungen am Ausgang ein O-Signal, so darf beim Auftreten eines inneren Defektes (Bauelementeausfall) kein L-Signal am Ausgang auftreten. Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, muß der Ausgang beim Auftreten eines inneren Fehlers nach O-Signal wechseln und in diesem Zustand bleiben, auch wenn die Eingangssignale erneut wechseln. Jeder Störungsfall bringt den Ausgang des fehlersicheren Bausteines in den Grundzustand »Null«.
Ein logisches Gesamtsystem muß enthalten: UND-, ODER-, NICHT-, SPEICHER-Einheiten. Mit der gemäß dem Hauptpatent angegebenen Schaltungsanordnung lassen sich UND- und ODER-Einheiten sowie beliebige Verknüpfungen beider Einheiten realisieren.
Aufgabe der Erfindung ist es, die für ein logisches selbstsicheres Gesamtsystem erforderliche Schaltungsanordnung zur Bildung einer SPEICHER-Einheit anzugeben. Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Patentanspruchs gelöst.
Die Erfindung wird nachstehend an Hand der F i g. 1 und 2 näher erläutert Dabei zeigt die
F i g. 1 eine SPEICHER-Einheit mit Setz-Vorrang und die
Fig.2 eine SPEICHER-Einheit mit Rücksetz-Vorrang.
In der F i g. 1 sind mit 5 und R der Setz- und der Rücksetz-Eingang der SPEICHER-Einheit bezeichnet.
Beide Eingänge weisen getrennte Eingangsübertrager 1 und 2 auf. In die Sekundärkreise dieser Übertrager sind Dioden 3,4, Kondensatoren 5,6 und Induktivitäten 7,8 eingeschaltet, die zur Gleichrichtung und Glättung der übertragenen Eingangsimpulsspannungen dienen. Den Induktivitäten 7, 8 fällt zusätzlich die Aufgabe zu, die Oszillatorschaltung gegen Kurzschluß der Dioden 3, 4 zu sichern. (Hoher induktiver Eingangswiderstand.) Die weiterhin an diese Sekundärkreise angeschalteten Zenerdioden 9 und 10 stabilisieren die Speisespannung der passiv arbeitenden, aus dem Transistor 16, dem Übertrager 13 mit den Primärwicklungen 131 und 132 und der Sekundärwicklung 133 und den Widerständen 11,12 und 17 bestehenden Sperrschwingerschaltung. In den Sekundärstromkreis des Sperrschwingerübertragers 13 ist eine aus einem Transistor 14 und Widerstand 15 bestehende Verstärkerstufe geschaltet, die auf den Ausgang A der Schaltungsanordnung führt In diesem Ausgangskreis liegt weiterhin ein Übertrager 18, der die Ausgangssignale nach Gleichrichtung und Glättung durch die Bauelemente 19,20,21 und den Sekundärkreis des Eingangs R rückkoppelt.
Die Wirkungsweise der Schaltungsanordnung ist folgende:
Diese Schaltung ist als Sicherheitsspeicher so ausgelegt, daß der Ausgang A den Binärwert >;0« annin.mt, wenn das Steuersignal »0« am Setzeingang S auftritt. Jede innere oder äußere Störung (Bauelemente defekt, Leitungsunterbrechung) läßt den Speicher in die sichere Setzstellung kippen, wobei der Ausgang ständig O-Signal ausgibt. Wird der Speicher mit L-Signal am Rücksetzeingang R belegt und der Setzeingang weist L-Signal auf, so kippt der Speicherausgang A in die Löschstellung, und am Ausgang A steht L-Signal an (Ruhestrombetrieb). Die SPEICHER-Einheit besteht, wie auch di«. Einheiten nach der Hauptpatentanmeldung, aus einer Schwingstufe mit nachgeschalteter Verstärkereinheit. Sind die beiden Eingänge Sund R mit L-Signal belegt, arbeitet die Schwingstufe. Das Signal des Eingangs R wirkt über die Widerstände U und 12 und Jie Primärwicklung 131 des Übertragers 13 auf die Basis des Transistors 16, während das Signal des Eingangs 5 über die Primärwicklung 132 des Übertragers 13 das Kollektorpotential für den Transistor 16 liefert. Durch den Transistor 16 fließt, bedingt durch die Spannungsteilung der Widerstände 11,12 im Basiskreis, zunächst ein kleinerer Kollektorstrom. Dieser Strom wird mit Hilfe der als Rückkopplungswicklung wirkenden Wicklung 131 im Basiskreis des Transistors 16 schnell vergrößert. Die Höhe der Rückkopplungsspannung bestimmt den maximal möglichen Kollektorstrom. Der Widerstand 17 dient zur Kollektorstrombegrenzung. Ist der Maximalwert erreicht, d. h., der Ausdruck
—jf wird Null, so wird keine Spannung mehr in die Primärwicklung 131 und 132 des Übertragers 13 induziert, und der Transistor 16 schaltet in den Sperrzustand. Dabei entsteht eine Rückschlagspannung entgegengesetzter Polarität. Hierauf wiederholt sich periodisch dieser Vorgang, d. h, der Transistor lf> wechselt periodisch zwischen den Schaltzuständen »EIN« und »AUS«. Über den im Ausgangskreis befindlichen Übertrager 18 wird das Ausgangssignal, durch die Elemente 19, 20 und 21 gleichgerichtet und geglättet, auf den Sekundärkreis des Eingangs R rückgeführt. Dadurch wird die Speisespannung für den Basiskreis der Schwingstufe aufrechterhalten. In der nachfolgenden Werttabelle sind die verschiedenen
Bedingungen zwischen dem Ausgang A, dem Setzeingang 5und dem Rücksetzeingang R aufgezeichnet Für die Schaltung ergibt sich folgende Werttabelle:
Ata
A a Α,χ
0
L
0
L
0
L
0
L
0 0 0 0 L L L L
Speicherausgang zum betrachteten Zeitpunkt Speicherausgang.der sich nach der Verzögerungszeit des Speichers einstellt
In der Fig.2 ist eine SPEICHER-Einheit mit Rücksetz-Vorrang dargestellt, bei der für gleiche Bauelemente !gleiche Bezugszeichen entsprechend der F i g. 1 verwendet worden sind. Bei diesem Speichertyp ist der Eingangsübertrager 2 des Rücksetzeingangs R mit zwei Sekundärwicklungen 202 und 203 versehen. Der Sekundärkreis der Wicklung 202, bestehend aus der Diode 22, der Induktivität 23 und dem Kondensator 24, ist mit dem Sekundärkreis des Setzeingangs S verbunden. Sobald am Eingang R ein L-Signal ansteht, gibt dieser Speicher am Ausgang A ein L-Signal aus. Dieses Ausgangssignal bleibt erhalten, wenn der Setzeingang Sund der Rücksetzeingang R mit L-Signal angesteuert werden. Das Rücksetzsignal vom Eingang R braucht dabei nur kurzzeitig vorzuliegen. Der Schaltungsaufbau dieser SPEICHER-Einheit is» so ausgelegt, daß der Ausgang A jedesmal den Binärwert »0« annimmt sobald eine Störung durch defekte Bauelemente vorliegt oder das Steuersignal »0« am Setzeingang auftritt Liegt an dem Eingang R ein L-Signal an, werden der Basis- und der ICollektorkreis der Schwingstufe von je einer Wicklung 202 und 203 des Übertragers 2 mit Speisespannung versorgt. Die Schwingstufe beginnt zu arbeiten, und über den im Ausgangskreis befindlichen Übertrager 18 wird das Ausgangssignal auf den Basiskreis zurückgeführt Dieses Ausgangssignal bleibt aufrechterhalten, solange der Eingang S mit L-Signal angesteuert wird.
Für diese Schaltung ergibt sich folgende Werttabelle:
Ag)
O
O
L
L
O
O
L
L
0
L
0
L
0
L
0
L
0 0 0 0 L L L L
= Speicherausgang zum betrachteten Zeitpunkt. = Speicherausgang.dersichnachderVerzögerungszeitdes Speichers einstellt.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale zu einem wechselspannungsförmigen Ausgangssignal, wobei die Eingangssignale getrennten Eingangs-Übertragern zugeführt sind und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, die Impulsspannung des Sperrschwingers Ober eine in den Sekundärkreis des Rückkopplungs-Übertragers eingeschaltete Verstärkerstufe dem Ausgang zugeführt ist, nach Patent 19 33713, dadurch gekennzeichnet, daß zur Realisierung einer SPEICHER-Einheit, der Eingangssignale an einem Setz- und einem Rücksetzeingang (S, R) zugeführt werden, da» Ausgangssignal der Verstärkerstufe über einen weiteren Übertrager (18) nach Gleichrichtung und Glättung auf den Sekundärkreis des Rücksetzeingangs rückgekoppelt ist.
DE19691950331 1969-06-28 1969-10-01 Schaltungsanordnung zur Realisierung von logischen Funktionen Expired DE1950331C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691950331 DE1950331C3 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur Realisierung von logischen Funktionen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19691933713 DE1933713B2 (de) 1969-06-28 1969-06-28 Schaltungsanordnung zur logischen verknuepfung wechsel spannungsfoermiger eingangssignale
DE19691950331 DE1950331C3 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur Realisierung von logischen Funktionen

Publications (3)

Publication Number Publication Date
DE1950331A1 DE1950331A1 (de) 1971-04-08
DE1950331B2 true DE1950331B2 (de) 1977-04-07
DE1950331C3 DE1950331C3 (de) 1981-10-08

Family

ID=25757584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691950331 Expired DE1950331C3 (de) 1969-06-28 1969-10-01 Schaltungsanordnung zur Realisierung von logischen Funktionen

Country Status (1)

Country Link
DE (1) DE1950331C3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2402880C2 (de) * 1974-01-18 1982-01-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer
DE2544427C2 (de) * 1975-10-02 1983-01-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Realisierung von logischen Funktionen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1103966B (de) * 1958-07-08 1961-04-06 Asea Ab Logisches Element
NL274016A (de) * 1961-01-26
DE1199811B (de) * 1961-12-19 1965-09-02 Ibm Kryotron-Schaltung zur impulsgesteuerten schrittweisen UEberleitung des einen Stromzweig durchfliessenden Stromes auf einen Parallelzweig
NL297003A (de) * 1962-08-27
FR1365836A (fr) * 1962-08-27 1964-07-03 Sperry Rand Corp Circuit logique
US3351773A (en) * 1963-05-31 1967-11-07 Mc Donnell Douglas Corp Electronic circuit for simulating certain characteristics of a biological neuron
DE1240122B (de) * 1964-03-19 1967-05-11 Siemens Ag Albis Schaltungsanordnung zur Erzeugung einer Impulsreihe
FR1467981A (fr) * 1965-12-24 1967-02-03 Cit Alcatel élément de logique magnétostatique à entrée mixte
FR1499283A (fr) * 1966-08-29 1967-10-27 Signaux Entr Electriques Cellule à information positive ordonnée et ses applications

Also Published As

Publication number Publication date
DE1950331A1 (de) 1971-04-08
DE1950331C3 (de) 1981-10-08

Similar Documents

Publication Publication Date Title
DE102007040555A1 (de) Verfahren und Schaltung zum Identifizieren der Art einer Spannung, insbesondere der einem Betriebsgerät für Notlichtleuchten zugeführten Betriebsspannung
DE3717119C3 (de) Verfahren und Einrichtung zum Regeln des Bremswiderstandes eines Frequenzwandlers
DE1933713A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950331C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135C3 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE19529333B4 (de) Selbsterregender Rücklaufkonverter und Verfahren zur Steuerung eines selbsterregenden Rücklaufkonverters
DE2148072C3 (de) Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz
DE2457807C3 (de) Einrichtung zur Umschaltung eines Stufentransformators mittels Halbleiter-Wechselstromsteller
DE2064809A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2264016C3 (de) Schaltungsanordnung zur Erweiterung der logischen Verknüpfung bei einem fehlersicheren UND-Glied
DE2110723C3 (de) Verzögerungsglied für ein logisches Wechselspannungssystem
DE2064837A1 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950330B2 (de) Schaltungsanordnung zur realisierung von logischen funktionen
DE2425303C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechseispannungsförmiger Eingangssignale
DE2419205A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE2631388C3 (de) Schaltungsanordnung für die Steuer-ünpulserzeugung eines Impulsbreiten-gesteuerten Schaltreglertransistors
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2150533C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2544427C2 (de) Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2819895A1 (de) Selbstgesteuerter gegentaktwechselrichter
DE2513809C3 (de) Umrichter mit Gleichspannungszwischenkreis
AT353883B (de) Vorrichtung zur erdschlussrichtungsbestimmung mit vektorieller kompensation des fehlstromes
DE29521223U1 (de) Parallelschaltbare Stromversorgung
DE2353969A1 (de) Schutzschaltung zum detektieren der gleichzeitigen spannungszufuhr an zwei gegensinnig arbeitende anordnungen
DE2132617C3 (de) Schaltungsanordnung zur Abfrage von Gleichstrom- oder niederfrequenten Wechselstromsignalen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
AG Has addition no.

Ref country code: DE

Ref document number: 2544427

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 19549256

Format of ref document f/p: P