DE1949646B2 - Verfahren zum herstellen eines halbleiterbauelementes insbe sondere eines halbleiterbauelementes mit einer schottky sperrschicht - Google Patents

Verfahren zum herstellen eines halbleiterbauelementes insbe sondere eines halbleiterbauelementes mit einer schottky sperrschicht

Info

Publication number
DE1949646B2
DE1949646B2 DE19691949646 DE1949646A DE1949646B2 DE 1949646 B2 DE1949646 B2 DE 1949646B2 DE 19691949646 DE19691949646 DE 19691949646 DE 1949646 A DE1949646 A DE 1949646A DE 1949646 B2 DE1949646 B2 DE 1949646B2
Authority
DE
Germany
Prior art keywords
window
semiconductor
semiconductor component
schottky barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691949646
Other languages
English (en)
Other versions
DE1949646C3 (de
DE1949646A1 (de
Inventor
Mutsuo Osaka Fujiwara Shohei Takatsuki Kano Gota Kyoto Hasegawa Hiromasa Takatsuki Teramoto Iwao Ibaragi Iwasa Hi too Takatsuki Iizuka, (Japan) HOIl 7 52
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1949646A1 publication Critical patent/DE1949646A1/de
Publication of DE1949646B2 publication Critical patent/DE1949646B2/de
Application granted granted Critical
Publication of DE1949646C3 publication Critical patent/DE1949646C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/40—Alkaline compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelementcs. insbesondere auf ein Verfahren zum Herstellen eines HaIblciterbauelemcntes mit einer Schottky-Sperrschicht.
Die Erfindung wird im folgenden an Hand scheiriatischer Zeichnungen näher erläutert.
Fig. 1 ist eine Schnittansicht, die ein herkömmliches Halbleiterbauelement der Schottk) Speriichidithauart zeigt:
F-" i g. 2 ist eine Darstellung, die das Prinzip des Halbleilerbauclcmentcs nach F i g. I verdeutlicht:
F i g. 3 ist eine Schiiitlansieht eines Halbleiterhautlementcs. das nach dem Verfahre·! nach der Erfindung hergestellt worden ist:
!•"ig. 4 a. 4 b. 5 a. 5 b. 6 a. Ci b. 7 a. 7 h und 7 c sind Ansichten, die das Herstellungsverfahren nach der Erfindung verdeutlichen:
F i g. 8 ist ein Diagramm, das die Effektivität der Erfindung verdeutlicht.
Fig, 1 zeigt ein konventionelles Schottky-Sperrschicht-Halbleiterbauelement. Dieses Halbleiterbauelement hat den sogenannten planaren Aufbau, bei dem man nach der Herstellung eines z. B. aus Siliciumoxid bestehenden Isolicrflfms 2 auf der Oberfläche eines Siliciumsiibstrats 1 mit einer n-leitendcn epitaktisch gewachsenen Schicht Γ auf seinem Oberflächenabschnitt in dem Oxidfilm ein Fenster 3 bildet und dann in diesem Fenster 3 einen vorbestimmten, z. B. aus Molybdän bestehenden, Metallfilm 4 aufbringt.
Bei einem Element dieses Aufbaus tritt jedoch der Nachteil auf, daß die Rückwärts-Durchbruchsspannung des gleichrichtenden Übergangs kleiner als der erwartete Wert isi. Wird eine Diode mit dem obiuc:i Aufbau gebildet, bei dem ein Siliciumsubstrat ml: einer epitaktisch gewachsenen Schicht 1' mit einem Widerstand von 0,5 Ω · cm und eine Dicke vt-n 1 nin verwendet und ein Molybdänfilm 4 aufgebracht wird, sind als theoretische Durclibruchsspannung etua 20 Volt zu erwarten; jedoch liegt die gemessene
ία Durchbruchspannung in der Größenordnung von etwa 5 bis IO Volt.
Die Gründe für die Absenkung der Rückwäns-Durchbriichspannung scheinen in folgendem zu liegen: Durch das Phänomen der Ansammlung einer
elektrischen Ladung 5 an dem Oberfiächenaöschniu des Siliciumsubstrats unter dem Siliciumoxidfilm 2 wird ein Leckstrom von der Metallelektrode 4 /u dem Abschnitt 5 mit angesammelter elektrischer Ladung in Richtung des Pfeils 6 erzeugt, so daß die
Rückwärts-Durchbruchspannuni; vermindert wird (Fig. 2).
Es wurde zwar bereits vorgeschlagen, für das Isolieren der den Obergrvngsbereich des Metalis und de*· Halbleiters umgebenden aufgeladenen Schicht au!
dem Substrat einen eindilTundierten. als Schutzring bezeichneten Bereich voizusehen. um den Leckstrom herabzusetzen: dies macht jedoch das Herstellungsverfahren des Elementes komplizierter.
Erfindungsgemäß wird bei der Herstellung eines
Halbleiterelementes der Schottky-Sperrschichtbauart vnn einem neuen Aufbau gemäß Fig. 3 ausgegangen. Nach dem Bilden eines Isolierfilms 12 auf einem Halbleitersubstrat 11 wird durch Photoätzen in dem Isolierfilm 12 ein Frnster 13 gebildet. Danach wird die freigelegte Halbleiterobei fläche über das Fenster 13 mit Hilfe einer chemischen Lösung geätzt. Beim chemischen Ätzen wird der Halbleiterkörper nicht nur in der Axialrichtung des Fensters 13 geätzt, sondern auch in Umfangsrichtung des Feii-
4» s'ers. Auf diese Weise wird eine Vertiefung 14 in dem Isolierfilm 12 gebildet, deren Abmessung etwas größer als die des Fensters ist und die sich an dem Oberflächenabschnitt des Halblc:';erkörpers unter den Umfang des Fensters 13 erstreckt. In diesem Zustand
4j wird in Axialrichtung des Fensters 13 ein Metall wie beispielsweise Molybdän 15 aufgedampft, das in Berührung mit dem Halbleitersubstrat eine gleichrichtende Sperrschicht bildet und in dem Halbleiterkörper am flachen Abschnitt der Vertiefung 14 einen Obergang bildet. Das in dieser Weise gebildete Halbleiterelement kennzeichnet sich dadurch, daß es einen Ereiraum 16 hat. welcher durch Wegätzen des Halbleiters unter dem Umfang des Fensters 13 im Isolierfilm 12 gebildet wurde. Es wurde festgestellt, daß die Rückwärts-Durchbruchkcnnwertc verbessert werden, wenn die Vertiefung 14 in dem Halbleiterkörper in Axialtichtung des Fensters 13 eine Tiefe größer als 500A und rechtwinklig zu der Axialrichtung vom Umfang des Fensters 13 einen Abstand von mehr als 1000 A besitzt. Für das Verbessern der Stabilität des Halbleiterelements ist es von Bedeutung, die Dicke des Metallfilms 15 größer als die Tiefe der Vertiefung 14 zu machen und die Elektrode durch Überdecken des Fensterabschnitts im Isolierfilm mit dem Metallfilm zu bilden.
Zwar ist es erwünscht, eine Ätzlösung zu wählen, bei der die Ätzgeschwindigkeit in der Richtung rechtwinklig zu der Plättchenfläche kleiner als in der an-
deren Richtung, insbesondere in Seitenrichtung ist. Es ist jedoch sehr schwierig, den Frei nium 16 in Fig. 3 gleichförmig zu bilden, da eine Ätzlösung generell in Abhängigkeit von der Richtung jeder krisiallographischen Fläche, auch in Seitenrichtung eine unterschiedliche Ätzgeschwindigkeit hat.
Mit Rücksicht hierauf ist es Aufgabe der Erfindung, einen Freiraum mit guter Reproduzierbarkeit und Steuerbarkeit gleichförmig rund um den Umfang der Schottky-Sperrschicht gemäß F i g. 3 zu bilden.
Die Erfindung ist dadurch gekennzeichnet, daß in die Oberfläche eines Halhleitersubstrats eine Vertiefung durch ein dreieckförmiges oder hexasonales F. nster einer Isolierfilmmaske eingeätzt wird," wobei die eine Seite des Fensters parallel zur kristallogra-[-!-■!■.dien Achse 1 TO oder TlO des Halbleitersuisirats ausgerichtet ist.
üei der Aufbringung \on dicht nebencinanderlieü-j-'.len Elektroden auf ein Halbleitersubstrat ist bere! - ein Verfahren bekannt (britische Patentschrift I ; 13 489). bei dem auf das Halbleitersubstrat zuerst ei e erste Metallschicht aufgebracht wird, dann über ι···:-' Maske ein Fenster in diese Metallschicht geätzt ι.. ! schließlich über die Maske in dem Fenster eine
ite Metallschicht auf das Substrat aufgedampft .·. : il. Der Abstand zwischen der ersten und der zwei- ; ι, Metallschicht ergibt sich durch die beim Atzen ■..ütretende Unterschneidung der Ätzmaske, die bei.n .'•..il'dampfcn der zweiten Metallschicht nicht voll .,.ii'gel'üllt wird.
W-, ist ferner bekannt, daß beim Atzen eines HaIb-■iierkörpers die Ätzgeschwindigkeit nicht nur von 'i.-r Art der verwendeten Ätzlösiing stark abhängig isi. sondern auch von der kristallographischen Oberwelle. Zum Beispiel besitzt eine Ätzlösung, die aus N ml Was'jr. 17 ml Äthylcndiamin und 3 g Pyrokaiechol besteht, bei Silicium in Richtung der kri- -!,illographisclien Oberfläche (111). (1!O) und (100) ein Ätzgeschwindigkeitsverhältnis von 3 : 30 : 50. Die Abhängigkeit der Ätzgeschwindigkeit von der krisiallosraphischen Oberfläche ist bekanntlich sehr
LMO β."
Beim beanspruchten Verfahren wird eine AtzlÖNiing verwendet, deten Ätzgeschwindigkeit eine verhältnismäßig große Abhängigkeit von der kristallographischen Oberfläche besitzt, sowie ein SiIicitimplättchcn. dessen kristallographische Achse in der Richtung 111 verläuft, wobei die ΑΊζ-geschwindigkeit in dieser Richtung allgemein niedrig ist. um in der vorbeschriebenen Weise den Freiraum
16 in F i g. 3 derart zu bilden, daß er relativ flach ist und ruiui um den Umfang des Übcrgangsfensters gleichförmig ist.
Wird z. B. in bekannter Weise aiii einem Siliciumplättchen. dessen kristallographische Achse in der Richtung {111/ liegt, ein Oxidfilm von etwa 5000 A Dicke gebildet, wird durch Photoätzen ein Kreisfenstcr gemäß Fig. 4 hergestellt und dann durch diese Ätzlösiing (Wasser 8 ml, Äthylendiamin
17 ml und Pyrokatechol 3 g) die Siliciumobcrflächc geätzt, so daß die geätzte Vertiefung etwa die Form eines regelmäßigen Sechsecks gemäß F i g. 5 annimmt, Wird unter Berücksichtigung dieser Richtungsabhängigkeit in derselben Richtung des in F i g. 5 gezeigten regelmäßigen Sechsecks bezüglich der kristallographischen Richtung ein Fenster gebildet und das Silicium !n gleicher Weise geätzt, stellt sich heraus, daß das Silicium in einer aus F i g. 6 ersichtlichen Weise geätzt wird. Wird das sechseckige Fenster um 30 gegenüber obigem Muster verdreht, wird das Silicium in gleicher Weise nach dem in F i g. 7 a gestrichelt gezeigten Sechseck geätzt.
Daraus ersieht man, daß das Ätzen gleichförmig in Seitenrichtung rund um das Anschlußfenster am Silicium vorgenommen werden kann, dessen kristallographische Achse in der Richtung ; 111, Hegtwenn man die Richtung einer Seite eines dreieckförmigen oder hexagonalen Fensters in Parallellage mit der Richtung < 1 T0;> oder (T 1 0 , bringt.
Bleibt die Form des Fensters oder die Richtungsabhängigkeit der Ätzgeschwindigkeit unberücksichtigt, dann werden teilweise seitlich überätzte Abschnitte erhalten, da das Atzen in Seitenrichtung nicht gleichförmig vor sich geht, wofür Beispiele in F i g. 5 und 7 gezeigt sind; d ..n wird die mechanische Festigkeit des den Freiraum überdeckenden Oxidfilms zu einem Problem, und es ergibt sich der Nachteil, daß der Freiraum beim Herstellungsprozeß der Diode zerstört werden kann.
D. der Freiraum 16 dadurch gleichförmig und wirkungsvoll gebildet werden kann, daß man die Form des Fensters und dessen Richtung bestimmt, wird die Reproduzierbarkeit der Strom-Spannungs-Kennwerte und die Steuerbarkeil der Gleichförmigkeit wesentlich verbessert; wodurch die Beseitigung des Leckstroms erreicht wird, selbst wenn die Tiefe der Vertiefung im Vergleich mit dem herkömmlichen Verfahren relativ gering wird (1000 bis 2000 A). Daher könnte die Nichtgleichförmigkeit tier elektrischen Kennwerte der Diode, die sich häufig infolge Übertiefung der Vertiefung einstellt sehr klein gemacht werden.
Es wird nunmehr eine Ausführungsform der Erfindung beschrieben.
Es wurde zunächst auf einem Siliciumsubstrat ein Oxidfilm mit einer Dicke von 5000 A hergestellt, indem man auf einem η-leitenden Siliciumkörper mit einer hohen Störstcllcndichte (mehr als 10"1Cm1) und einer kristallographischen Achse in der Richtung 111 epitaktisch eine n-lcitendc Schicht mit einem spezifischen Widerstand von etwa 0,5 Ω · cm wachsen läßt; in dem Oxidfilm wurde dazu durch Photoätzen ein hexagonales Fenster mit einer Seitenlange von 15 inn in der Weise gebildet daß eine Seite des Fensters parallel mit der Richtung der kristallographischen Achse /TlO oder (ITO wird. Dann wurde der durch das Fenster freigelegte Abschnitt des Siliciumsubstrats mit Hilfe einer Ätzlösiing mit relativ niedriger Ätzgeschwindigkeit in der Richtung (I 1 1 in Tiefenrichtung auf etwa 1000 A weggeätzt. Bei diesen Verfahren betrug die Atztiefc in Seitcnrichtung vom Umfangsrand des Fensters in den Isolierfilm, d. h. die seitlich geätzte Länge oder seitliche Weise etwa 2000 A. Nach dem Aufdampfen von Molybdän in einer Dicke von etwa 3000 A durch das Fenster wurde auf das Molybdän ein Goldfilm mit einer Dicke von etwa 5000 A aufgedampft, und es >vurde dann eine regelmäßige hexagonale Elektrode um den Fensterabschnitt gebildet, deren eine Seite 50 um betrug. Auf der Rückseite des Siliciumsubstrats wurde durch Aufdampfen von Gold, das 1 °/n Antimon enthielt, ein Ohmschcr Kontakt hergestellt und an diesen ein äußerer Elektrodendraht angeschlossen. Auf diese Weise wurde eine Schottky-Sperrschichtdiode mit einem Molybdän-Silicium-Übergang geschaffen.
Die Spannungs-Strom-Charakteristik der Diode nach dieser Ausführungsform ist in Fig. 8 gezeigt. In dieser Figur repräsentiert die Kurve a die Charakteristik einer erfindungsgemäßen Schottky-Diode, die ein Fenster in einem regelmäßigen Sechseckmuster besitzt, dessen Richtung gemäß der erfindungsgemäßen Ausführungsform festgelegt wurde, während die Kurve b die Charakteristik einer Schottky-diode gleichen Aufbaus mit einem Kreisfenster repräsentiert. Wie man aus dieser Fig. 8 ersieht, ist im Vergleich mit dem nach den herkömmlichen Verfahren hergestellten Element die Rückwärtsdurchbriichspannung des Halbleiterbauelementes nach der Erfindung hoch und eine Ungleichförmigkeit sehr klein.
Das erfindungsgemäß hergestellte Halbleiterele ment besitzt dadurch eine gute Reproduzierbarkei und Steuerbarkeit, daß der Leckstrom am Über gangsranclabschnitt eliminiert wurde und die Aus beute beträchtlich verbessert wurde.
Der Freiraum nach der Erfindung kann durcl chemisches Ätzen hergestellt werden, so daß da Herstellen einfach und der Preis niedrig ist. Außer dem kann das Einstellen der Richtung des Muster
ίο dadurch einfach gemacht weiden, daß man an einen Abschnitt der Riiekfliiche oder Scheibenfläche eim geätzte Nabe vorsieht; auch kann ein Plättchen ver wendet werden, dessen Richtung durch einen Schnit angezeigt ist.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere eines Halbleiterbauelements mit einer Schottky-Sperrschicht, dadurch gekennzeichnet, daß in die Oberfläche eines Halbleitersubstrats (11) eine Vertiefung(14) durch ein dreieckförmigesoderhexagonales Fenster (13) einer Isolierfilmmaske (12) eingeätzt wird, wobei die eine Seite des Fensters parallel zur kristallographischen Achse ; I TO oder TlO des Halbleitersubstrats ausgerichtet ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierfilnimaske derart eingestellt wire'., daß sich die geätzte Vertiefung durch Seitenätzen unter den Umfang des Isolierfilmfensters erstreckt und daß auf den Bodenabschnitt der geätzten Vertiefung ein Metall aufgedampft wird, wobei sich zwischen dem Halbleiter und dem Metall eine Schottky-Sperrschicht ausbildet.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Atzlösung eine wäßrige Lösung rr.it Äthylendiamin und Pyrokatechol verwendet wird.
4. Halbleiterelement, hergestellt nach dem Verfahren nach Anrru.-h 2. iadurch gekennzeichnet, ciaß die Schottky Sperrschicht zwischen dem Halbleitersubstrat und Μο../bdän gebildet wird.
DE1949646A 1968-10-04 1969-10-01 Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht Expired DE1949646C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43072668A JPS4826188B1 (de) 1968-10-04 1968-10-04

Publications (3)

Publication Number Publication Date
DE1949646A1 DE1949646A1 (de) 1970-04-30
DE1949646B2 true DE1949646B2 (de) 1972-01-27
DE1949646C3 DE1949646C3 (de) 1980-02-07

Family

ID=13495958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1949646A Expired DE1949646C3 (de) 1968-10-04 1969-10-01 Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht

Country Status (11)

Country Link
US (1) US3752702A (de)
JP (1) JPS4826188B1 (de)
AT (1) AT321991B (de)
BE (1) BE739805A (de)
BR (1) BR6912979D0 (de)
DE (1) DE1949646C3 (de)
ES (1) ES372101A1 (de)
FR (1) FR2019961A1 (de)
GB (1) GB1246026A (de)
NL (1) NL153719B (de)
SE (1) SE348319B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2224159C3 (de) * 1972-05-18 1980-02-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Mikrowellendiode
US3841904A (en) * 1972-12-11 1974-10-15 Rca Corp Method of making a metal silicide-silicon schottky barrier
US3920861A (en) * 1972-12-18 1975-11-18 Rca Corp Method of making a semiconductor device
US3945110A (en) * 1973-08-23 1976-03-23 Hughes Aircraft Company Method of making an integrated optical detector
US4374012A (en) * 1977-09-14 1983-02-15 Raytheon Company Method of making semiconductor device having improved Schottky-barrier junction
US4261095A (en) * 1978-12-11 1981-04-14 International Business Machines Corporation Self aligned schottky guard ring
US4670970A (en) * 1985-04-12 1987-06-09 Harris Corporation Method for making a programmable vertical silicide fuse
DE4106287A1 (de) * 1990-10-25 1992-04-30 Bosch Gmbh Robert Verfahren zum anisotropen aetzen von monokristallinen, scheibenfoermigen traegern
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法

Also Published As

Publication number Publication date
BE739805A (de) 1970-03-16
BR6912979D0 (pt) 1973-01-11
FR2019961A1 (de) 1970-07-10
DE1949646C3 (de) 1980-02-07
DE1949646A1 (de) 1970-04-30
GB1246026A (en) 1971-09-15
NL6914976A (de) 1970-04-07
SE348319B (de) 1972-08-28
ES372101A1 (es) 1971-09-01
US3752702A (en) 1973-08-14
NL153719B (nl) 1977-06-15
JPS4826188B1 (de) 1973-08-07
AT321991B (de) 1975-04-25

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2162232A1 (de) Verfahren zum Herstellen einer Schattenmaske
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE1949646B2 (de) Verfahren zum herstellen eines halbleiterbauelementes insbe sondere eines halbleiterbauelementes mit einer schottky sperrschicht
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE1564094A1 (de) Feststoff-Stromtriode mit Raumladungsbegrenzung
DE3815512A1 (de) Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger
DE2031082C2 (de) Planares Halbleiterbauelement
DE2341374A1 (de) Verfahren zur herstellung eines halbleiterbauelements in mesastruktur
DE1544228B2 (de) Verfahren zum dotieren von halbleitermaterial
DE2649738C2 (de) Halbleiterbauelement
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1957500C3 (de) Halbleiterbauelement mit Schottky-Sperrschicht
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE2264126A1 (de) Halbleiterdiode und verfahren zu ihrer herstellung
DE1954443C3 (de) Halbleiterbauelement mit einem Schottky-Übergang und Verfahren zu seiner Herstellung
DE1941911B2 (de) Druckempfindliche Halbleitereinrichtung
DE1174910B (de) Verfahren zur Herstellung eines Transistors
DE2359406A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2645425A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1923314A1 (de) Elektrische Verbindungen und Kontakte fuer Halbleitervorrichtungen
DE2445480A1 (de) Verfahren zur herstellung eines leistungstransistors

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)