DE1947654A1 - Anordnung zur Bit-Synchronisierung - Google Patents
Anordnung zur Bit-SynchronisierungInfo
- Publication number
- DE1947654A1 DE1947654A1 DE19691947654 DE1947654A DE1947654A1 DE 1947654 A1 DE1947654 A1 DE 1947654A1 DE 19691947654 DE19691947654 DE 19691947654 DE 1947654 A DE1947654 A DE 1947654A DE 1947654 A1 DE1947654 A1 DE 1947654A1
- Authority
- DE
- Germany
- Prior art keywords
- pulses
- clock
- stage
- arrangement
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Dipl.-Phys. Leo Thul
Patentanwalt
Patentanwalt
.7000 Stuttgart-Feuerbach
Kurze Strasse 8
Kurze Strasse 8
J.H.McNeilly-P.Barton 16-3
INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK
Anordnung zur Bit-Synchronisierung
Anordnung zur Bit-Synchronisierung im Decoder eines PCM-Systems
zur Nachrichtenübertragung. Die Erfindung ist insbesondere anwendbar auf Systeme mit einem NRZ-Code, d.h.
mit einem Tastverhältnis 1. Bei solchen Systemen geht das Signal für aufeinanderfolgende L nicht auf 0 zurück. In
einem NRZ-Code ist weniger Zeitlageninformation enthalten
als z.B. in einem Code mit einem Tastverhältnis 1/2.
Für eine genaue Bit-Synchronisierung ist es nicht nur erforderlich,
dass der Codierer mit der gleichen Taktfrequenz arbeitet wie das Codiergerät. Es ist vielmehr auch eine
optimale Phasenbeziehung zwischen dem Decoder und dem ankommenden PCM-Zeichen erwünscht, da die am meisten geeignete
Zeit zur Prüfung des Zustands des Eingangszeichens in der
Mitte einer jeden Bit- oder Stellenposition liegt.
Aufgabe der Erfindung ist es, eine Anordnung zu schaffen, welche die Taktfrequenz eines Decoders mit der Frequenz
eines empfangenen PCM-Zeichens synchronisiert und eine optimale Phasenbeziehung zwischen dem Takt des Decoders
und den ankommenden PCM-Zeichen einstellt.
Diese Aufgabe ist bei Anordnungen der eingangs erwähnten Art erfindungsgemäss gelöst durch einen Taktgenerator, zur
Erzeugung von Taktimpulsen, ein Schieberegister mit verschiedenen Stufen, eine mit der Zeichen-Zuführung und der
12.9.1969
sr/wi 009813/1561 ·/·
J.H.McNeilly-P.Barton 16-3 -<i" . 1947654
ersten Stufe des Schieberegisters gekoppelte erste Torschaltung, zur Erzeugung einer ersten Folge von Impulsen,
deren Breite von der Phasenbeziehung zwischen den ankommenden PCM-Zeichen und dem örtlich erzeugten Taktimpuls abhängt,
eine mit den Ausgängen der ersten und der zweiten Stufe gekoppelte zweite Torschaltung, zur Herleitung einer zweiten
Folge von Impulsen gleicher Breite, und durch eine Schaltstufe, in der die aus den beiden Torschaltungen gelieferten
Impulsfolgen bewertet zusammengefaßt werden und daraus ein Regelkriterium für ein die Frequenz des Taktgenerators bestimmendes
Glied gewonnen wird.
Eine vorteilhafte Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß der Taktgenerator einen astabilen
Multivibrator umfaßt, dessen Periode durch die Zeitkonstante der eine variable Kapazitätsdiode umfassenden Kopplung
zwischen den beiden Stufen bestimmt ist, und dass die von der Schaltstufe erzeugte Vorspannung zur Steuerung der
Sperrspannung der Kapazitätsdiode verwendet wird. Eine weitere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass
den zusammengefassten Impulsfolgen eine feste Vorspannung überlagert wird ,und dass die feste Vorspannung die Sollfrequenz
bestimmt.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels und in Verbindung mit der Zeichnung näher beschrieben.
Im einzelnen zeigen:
.Fig. 1 eine Anordnung zur Bitsynchronisierung eines PCM-Systems, das mit einem NRZ-Code
arbeitet, und
Fig. 2 verschiedene Wellenformen, die an verschiedenen Punkten der Anordnung der Fig. 1 auftreten.
009813/1561
J.H.McNeilly-P.Barton I6-3 "*3" 1947654
In der in Pig. 1 gezeigten Anordnung werden die ankommenden PCM-Zeichen in ein Schieberegister eingespeist, das mehrere
Stufen SRI, SR2, SRJ SRN hat. Die ankommenden PCM-
Stellen B werden schrittweise unter der Steuerung eines örtlich erzeugten Stromes von Taktimpulsen CP an die verschiedenen
Stufen des Schieberegisters weitergegeben. Jede Stufe des Schieberegisters hat zwei komplementäre Ausgänge
Q und "Ö".
Die Taktimpulse CP werden durch einen astabilen Multivibrator erzeugt, der zwei Transistoren Tl und T2 umfasst. Die Periode
des Multivibrators hängt von der Zeitkonstanten der Kopplung zwischen dem Kollektor von T2 und der Basis von Tl ab,
und diese Kopplung umfasst eine veränderliche Kapazitätsdiode Dl, so dass durch Veränderung der Sperrspannung an der
Kapazitätsdiode Dl die Periode der Taktimpulse geändert werden kann.
Es wird jetzt ein ankommendes PCM-Zeichen mit einem Tastverhältnis
1 betrachtet, wie es in der Fig. 2 (a) gezeigt ist. Die örtlich erzeugten Taktimpulse CP sind in Fig.
(b) gezeigt. Es wird angenommen, dass die Phasenbeziehung
zwischen den Taktimpulsen und den ankommenden PCM-Zeichen willkürlich ist. Beim Abtasten der ersten Stufe SRI wird
deshalb am Ausgang ein Zeichen auftreten, wie es in Fig.
(c) gezeigt ist. Dieses Ausgangszeichen SRlQ ist das gleiche wie das PCM-Eingangszeichen, es ist jedoch um eine Zeit
verzögert, die von der Phasenbeziehung zwischen dem Takt und dem Eingangszeichen abhängt. Falls jetzt das Ausgangszeichen
SRlQ" (Fig. 2(d)), welches dieselbe Phasenlage wie. das
hat
Zeichen SRlQ, mit dem PCM-Eingangszeichen in einer Torschaltung Gl zusammengeführt wird, so erhält man eine
Folge von negativen Impulsen - VCCI variabler Breite t, die durch den Betrag der Verzögerung in der Stufe SRI
bestimmt ist.
0 0 9 8 13/1561
til
I *
J.H.McNeilly-P.Barton 16-5 "**" 1947554
Der Wert von t muss so lange nachgestellt werden, bis die
optimale Phasenbeziehung zwischen dem Takt und dem Eingangszeichen
erreicht ist. Zu diesem Zweck wird eine zweite Folge von Impulsen - VCC2 durch Zusammenschalten der Ausgangszeichen·
SRlQ und SR2Q abgeleitet. Da in die Stufe SR2 das Ausgangszeichen SRlQ eingespeist wird* und da sämtliche
Stufen des Schieberegisters völlig von dem örtlich erzeugten Takt gesteuert werden, und somit auch die Ausgangszeichen
SR2Q und SR2Q, muss am Ausgang der Torschaltung G2 eine Folge von Impulsen - VCC2 konstanter Breite Ύ , die gleich der
Periode des Taktes ist, auftreten. Die Phasen dieser Impulse werden in einer Torschaltung GJ zur Erzielung gleich vieler
positiver Impulse + VCC2 umgekehrt. Durch Integration dieser beiden Impulsfolgen kann eine Vorspannung zur Steuerung der
Periode des astabilen Multivibrators abgeleitet werden. - VCCI und + VCC2 werden mit einer konstanten Vorspannung
E kombiniert und durch einen Kondensator Cl Integriert, so dass an dem Punkt X eine Spannung entsteht, die durch
die Gleichung
VCCI (1 - ψ) +K2 VCC2 (ψ) + Κ,Ε
gegeben ist, in der K,, Kp und K, Mischungskonstanten sind,
und in der T die durchschnittliche Periode der Taktimpulse ist,
Es gilt folglich die Gleichung
VY = ¥§r^ (K0T - K,t) +K1 VCC2 + KJE.
Die unerwünschte Gleichspannungskomponente wird entfernt, in dem K1 VCC2 + KJ3 = Vgg gemacht wird,
wobei VgE der Spannungsabfall in Vorwärtsrichtung zwischen
der Basis und dem Emitter des Transistors T3 ist.
009813/1561
Vy wird dann über TJ zur Steuerung der Sperrspannung an der
Diode Dl und damit zur Steuerung der Zeitkonstanten der Kopplung des Multivibrators verwendet.
dann «leich
Diese Anordnung ist stabil, wenn K0 T = Kn t ist. V^
d ί A
und zwar unabhängig von T. Diesen Zustand erreicht man indem
1 *+*
man K, = 2 Kp und t = -^ f macht.
man K, = 2 Kp und t = -^ f macht.
Die Spannung νχ wird der Basis des Transistors TJ zugeführt*
und das am Kollektor des Transistors TJ entwickelte Ausgangszeichen
wird als Sperrspannung für die Kapazitätsdiode Dl verwendet.
Es wird jetzt angenommen, dass der Taktgeber dazu neigt, seine Periode zu vergrössern. Die negativen Impulse der '
Breite t werden breiter und damit fällt νχ. Die Sperrspannung
der Kapazitätsdiode erhöht sich und verringert somit die Periode des Taktgebers und bringt diesen in den synchronen
Zustand und in die korrekte Phasenlage. Häufige Phasenübergänge des ankommenden PCM-Zeichens ergeben eine steife
Regelung des Taktgebers. Eine gleichwertige Stabilisierung für weniger häufige Phasenüberg^änge erfordert eine grosse
Verstärkung in der Verstärkerstufe TJ. Die gesägte Anordnung kann die Synchronisierung und etwa die optimale
Phasenbeziehung aufrechterhalten, wenn die Phasenübergänge mit einer Häufigkeit von etwa 1 pro jeweils 100 Bit auftreten.
Dies entspricht einer starken Sprachverstümmelung, wenn die frequenz auf JOO Hz heruntergeht.
J Patentansprüche
1 Bl. Zeichnungen, 2 Fig. ./<
009813/1561
Claims (1)
- Patentansprüche[JJ. Anordnung zur Bit-Synchronisierung im Decoder eines PCM-Systems z^r Nachrichtenübertragung, insbesondere für einen NRZ-Code, gekennzeichnet durch einen Taktgenerator, zur Erzeugung von Taktimpulsen, ein Schieberegister mit verschiedenen Stufen, eine mit der Zeichenzuführung und der ersten Stufe des Schieberegisters (SRI) gekoppelte erste Torschaltung (Gl), zur Erzeugung einer ersten Folge von Impulsen, deren Breite von der Phasenbeziehung zwischen denankommenden PCM-Zeichen und dem örtlich erzeugten Taktimpuls abhängt, eineef mit den Ausgängen der ersten und der zweiten Stufe (SRI, SR2) gekoppelte zweite Torschaltung (G2), zur Herleitung einer zweiten Folge von Impulsen gleicher Breite, und durch eine Schaltstufe, in der die aus den beiden·Torschaltungen (Gl, G2) gelieferten Impulsfolgen bewertet zusammengefasst werden und daraus ein Regelkriterium für ein die Frequenz des Taktgenerators bestimmendes Glied (Dl) gewonnen wird.2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Taktgenerator einen astabilen Multivibrator umfasst, dessen Periode durch die Zeitkonstante der eine variable Kapazitätsdiode (Dl) umfassenden Kopplung zwischen den beiden Stufen bestimmt ist, und dass die von der Schaltstufe erzeugte Vorspannung zur Steuerung der Sperrspannung der Kapazitätsdiode (Dl) verwendet wird.3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass den zusammengefassten Impulsfolgen eine feste Vorspannung überlagert wird,und dass die feste Vorspannung die Sollfrequenz bestimmt.12.9.1969
Sr/Wl009813/1561
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB4508768A GB1223585A (en) | 1968-09-23 | 1968-09-23 | Bit synchronisation in p.c.m. systems |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1947654A1 true DE1947654A1 (de) | 1970-03-26 |
DE1947654B2 DE1947654B2 (de) | 1973-05-03 |
DE1947654C3 DE1947654C3 (de) | 1973-11-15 |
Family
ID=10435832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691947654 Expired DE1947654C3 (de) | 1968-09-23 | 1969-09-19 | Schaltungsanordnung zur Bit Syn chronisierung fur den Decoder eines PCM Systems |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS4834342B1 (de) |
AT (1) | AT301621B (de) |
BE (1) | BE739229A (de) |
CH (1) | CH499243A (de) |
DE (1) | DE1947654C3 (de) |
FR (1) | FR2018685A1 (de) |
GB (1) | GB1223585A (de) |
NL (1) | NL6914456A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215136A (en) * | 1975-07-25 | 1977-02-04 | Karakawa Mokuzai Kougiyou Kk | Building material |
JPS58130539U (ja) * | 1982-02-27 | 1983-09-03 | 松下電工株式会社 | 天井回り縁 |
JPS6296429U (de) * | 1985-12-09 | 1987-06-19 |
-
1968
- 1968-09-23 GB GB4508768A patent/GB1223585A/en not_active Expired
-
1969
- 1969-09-19 DE DE19691947654 patent/DE1947654C3/de not_active Expired
- 1969-09-22 JP JP44074725A patent/JPS4834342B1/ja active Pending
- 1969-09-23 NL NL6914456A patent/NL6914456A/xx unknown
- 1969-09-23 FR FR6932354A patent/FR2018685A1/fr not_active Withdrawn
- 1969-09-23 AT AT901569A patent/AT301621B/de not_active IP Right Cessation
- 1969-09-23 CH CH1433369A patent/CH499243A/de not_active IP Right Cessation
- 1969-09-23 BE BE739229D patent/BE739229A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
DE1947654B2 (de) | 1973-05-03 |
AT301621B (de) | 1972-09-11 |
DE1947654C3 (de) | 1973-11-15 |
GB1223585A (en) | 1971-02-24 |
CH499243A (de) | 1970-11-15 |
JPS4834342B1 (de) | 1973-10-20 |
BE739229A (de) | 1970-03-23 |
FR2018685A1 (de) | 1970-06-26 |
NL6914456A (de) | 1970-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3902313C3 (de) | Analog /Digitalwandler | |
DE2549626C3 (de) | Analog-Digital-Wandler | |
DE2401452A1 (de) | Zweikanal-a/d-umsetzer | |
DE2821418A1 (de) | Taktgesteuerter gleichspannungswandler | |
DE69332333T2 (de) | Synchronisierungsschaltung | |
DE1919345B2 (de) | Rahmensynchronisiervorrichtung für einen orthogonalen oder biorthogonalen Decoder | |
DE2657948A1 (de) | Logikschaltung | |
DE3307781A1 (de) | Parallel-serien-datenwandler | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1947654A1 (de) | Anordnung zur Bit-Synchronisierung | |
CH500636A (de) | Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen | |
DE1963677C3 (de) | Dekodierer | |
DE2158549A1 (de) | Anordnung zur Codeumsetzung zwischen einem System mit Deltamodulation und einem System mit Pulscodemodulation | |
DE60006453T2 (de) | Ladungspumpe für PLL in integrierter Schaltung | |
DE1945602A1 (de) | Frequenzuntersetzungssystem | |
DE2432976A1 (de) | Codier- und decodiereinrichtung fuer zeitmultiplex-fernsprechsysteme | |
CH617051A5 (de) | ||
DE2305931A1 (de) | Fernsteuer-signalgenerator | |
DE2408126C3 (de) | Schnellcodiersystem | |
DE2607000C3 (de) | Digital/Digital-Umsetzer | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. | |
DE2131783A1 (de) | Verfahren und Anordnung zur Kompression eines Codes | |
DE1910493B2 (de) | Schaltungsanordnung zur Umwandlung von aus digitalen Signalen bestehenden Codeworten in positive und negative Strom- bzw. Spannungswerte | |
DE2329551C3 (de) | Schaltungsanordnung zur verlustarmen Erzeugung von zwei regelmäßigen Folgen von Rechteckimpulsen | |
DE2448117A1 (de) | Schaltungsanordnung fuer einen mindestens zwei zueinander phasenverschobene taktfolgen gleicher frequenz liefernden taktgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |