CH500636A - Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen - Google Patents

Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen

Info

Publication number
CH500636A
CH500636A CH1062368A CH1062368A CH500636A CH 500636 A CH500636 A CH 500636A CH 1062368 A CH1062368 A CH 1062368A CH 1062368 A CH1062368 A CH 1062368A CH 500636 A CH500636 A CH 500636A
Authority
CH
Switzerland
Prior art keywords
pulses
frequency
data
sequence
control pulses
Prior art date
Application number
CH1062368A
Other languages
English (en)
Inventor
Padalino Marco
Frank Krojewski William
Nagakura Hiroshi
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of CH500636A publication Critical patent/CH500636A/de

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description


  
 



  Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen
Die vorliegende Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen, die Maxima und Minima eines Wellenzuges entsprechen. Dieser stellt seinerseits mittels modifizierter Frequenzmodulation (MFM)   co-    dierte Binärwerte nach anschliessender Differentiation dar.



   Der Begriff der  modifizierten Frequenzmodulation  (MFM) hat sich für eine Codiermethode eingebürgert, bei welcher ein Wellenzug entsteht, der für jeden Binärwert in der Regel einen Polaritätswechsel aufweist, ausser in einem Fall, der noch erläutert wird. Eine binäre    < rEins     wird beispielsweise durch einen Polaritätswechsel ungefähr in der Mitte einer Bitperiode dargestellt.



  Die binäre  Null  hingegen entspricht einem Polaritätswechsel am Anfang einer Bitperiode. Ausnahmen davon sind die ersten  Nullen , welche unmittelbar einer  Eins  folgen. Der entsprechende Polaritätswechsel wird vollständig unterdrückt. Die Darstellung für binäre  Eins  und  Null  kann natürlich auch vertauscht werden.



   Die Methode der modifizierten Frequenzmodulation (MFM) eignet sich speziell für die Anwendung bei Datenspeicherung auf bewegten magnetischen Trägern, aber auch bei Datenübertragung. Sie weist gegenüber anderen Methoden aussergewöhnlich gute Eigenschaften auf und erlaubt, grosse Datendichte zu erzielen. Dies ist sowohl bei der Speicherung als auch bei der Übertragung von Daten ausserordentlich wertvoll.



   Die heutige Datenverarbeitung braucht mehr denn je grosse Mengen an Daten, so dass stets eine möglichst grosse Datendichte angestrebt wird. Diese Dichte ist jedoch nur von Vorteil, wenn sie mit einem Minimum an Fehlern bzw. Informationsverlust gepaart werden kann.



  Es besteht beispielsweise bei dynamischer Speicherung auf Magnetträgern stets die Gefahr, dass Ballungen von Impulsen, Impulsspitzenverschiebungen und Amplitutenschwankungen auftreten, welche sich bei der Decodierung der Daten äusserst unangenehm auswirken können.



   Es sind daher verschiedentlich Möglichkeiten gesucht und auch aufgezeigt worden, um die genannten nachteiligen Eigenschaften bei der Datencodierung zu vermeiden, ohne aber Datendichte einzubüssen. Die Anwendung der modifizierten Frequenzmodulation ist ein Schritt hierzu. Die Daten nun mit grosser Zuverlässigkeit trotz hoher Dichte zu decodieren, dazu eignet sich das vorliegende Verfahren besonders gut.



   Ein Ausführungsbeispiel des Verfahrens und der Vorrichtung nach der Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen zeigt:
Fig. 1 ein Blockschaltbild eines Codierers, der MFM Datensignale erzeugt,
Fig. 2a-k Wellenzüge zur Beschreibung des Betriebes der Schaltung nach Fig. 1,
Fig. 3 ein Blockschaltbild einer Anordnung zur Decodierung der Daten, die in der Schaltung nach Fig. 1 codiert wurden,
Fig. 4a-j Wellenzüge, welche während des Betriebes der Anordnung nach Fig, 3 entstehen und
Fig. 5a-b einen Vergleich der Einteilung der Bitperiode nach bekannten und nach dem hier vorliegenden Verfahren.



   Gemäss Fig. 1 und 2 ist ein Register als Parallel/ Serie-Wandler 10 vorgesehen, das über eine Anzahl Eingabeleitungen 12 aus einer nicht dargestellten Datenquelle parallel eingespeiste binäre Daten aufnimmt und, gesteuert durch Steuerimpulse 14 (Fig. 2d), als Impulsfolge abgibt. Die Impulse der Folge werden mit einer höchsten Frequenz f abgegeben. Die einer binären Eins entsprechenden Signale (B1) schalten das UND-Tor 16 ein bzw. tasten es auf, während die einer binären Null entsprechenden Signale (B1) das UND-Tor 18 einschalten (Fig. 2a und 2b).



   Die Steuerimpulse 14 werden von Impulsen aus dem Taktgeber 20 abgeleitet, der Taktimpulse mit einer Frequenz 2f, also dem zweifachen Wert der Impulsfrequenz am Ausgang des Registers 10, erzeugt. Die Taktimpulse  mit der Frequenz 2f werden in eine Kippschaltung 22 eingespeist und dort aufgespalten in zwei Impulsfolgen mit der Frequenz f. Die geradzahligen Taktimpulse 24 (Fig. 2c) der Frequenz f gelangen in den Impulsformer 2S, während die ungeradzahligen Taktimpulse 26   (Fig.   



  2e) ebenfalls mit der Frequenz f in den Impulsformer 44 gelangen. Jede der   Impuisfolgen    24 und 26 hat also die Frequenz f; mithin eine Frequenz halb so gross wie die der ursprünglichen Taktimpulse am Ausgang des Taktgebers 20. Ein Zeitintervall zwischen einem geraden und einem ungeraden Taktimpuls dauert T/2, während der Abstand zwischen den geradzahligen Impulsen, ebenso wie der Abstand zwischen den ungeradzahligen Impulsen T beträgt.



   Die geraden Taktimpulse 24 gelangen im Anschluss an den Impulsformer 28 in einen zweiten Impulsformer 30, der aus den Rückflanken der Taktimpulse 24 die Steuerimpulse 14 ableitet. Diese Steuerimpulse haben also die Frequenz f, gelangen in das Register 10 und bewirken dort, dass die gespeicherten Bits B1,   .... .   



  nacheinander abgegeben werden.



   Wenn von dem Register 10 eine binäre Eins abgegeben wird, wird das UND-Tor 16 eingeschaltet, so dass mit einem Impuls 24 aus dem Impulsformer 28, der an den anderen Eingang des UND-Tores 16 gelangt, am Ausgang des UND-Tores 16 ein Ausgangssignal 32 (Fig.



  2f) erzeugt wird. Dieses Ausgangssignal 32 gelangt in eine bistabile Kippschaltung 34, die daraufhin zur Zeit M der Mitte einer Bitzelle zurückgeschaltet wird, sofern sie vorher eingeschaltet war oder andernfalls zurückgeschaltet bleibt. Die Zeit M ist der Zeitpunkt in der Mitte einer Bitzellenperiode, wie in Fig. 2 eingezeichnet. Die Kippschaltung 34 nimmt also immer einen   zurüclsge-    schalteten Zustand ein, wenn eine binäre Eins aus dem Register 10 abgegeben wird. Ausserdem dient die Kippschaltung 34 als Speicher für das vorausgegangene Bit: eingestellt für eine  0  und zurückgestellt für eine  1 .



   Das positive Ausgangssignal 32 des UND-Tores 16 gelangt ausserdem über ein ODER-Tor 36 an eine Schreibschaltung 38, welche beispielsweise die Aufzeichnung dieses Impulses in einer magnetischen Aufzeichnungsvorrichtung steuert.



   Wenn das vom Register 10 abgegebene Signal eine binäre Null, d. h. ein B1-Signal ist, dann entsteht am UND-Tor 18 ein Ausgangssignal, und zwar durch den geradzahligen Taktimpuls, der ebenfalls an dieses UND Tor 18 gelangt. Das Ausgangssignal des UND-Tores 18 ist mit 40 bezeichnet   (Fig.    2g). Das Signal 40 schaltet die Kippschaltung 34 zur Zeit M der Mitte einer Bitzelle ein, und zwar immer dann, wenn eine wiederholte Null auf tritt, d. h. wenn eine Null auftritt, die nicht unmittelbar einer Eins folgt.



   Die B1-Impulse des Registers 10 gelangen an ein mit drei Eingängen versehenes UND-Tor 42, dessen einer Eingang über den Impulsformer 44 mit den ungeraden Taktimpulsen 26 beaufschlagt wird. Wenn die Kippschaltung 34 zurückgeschaltet ist - also das letzte Bit eine binäre Eins war -, dann liegt am Ausgang der Kippschaltung 34 kein Ausgangssignal vor, wenn die erste Null auftritt. Nachdem jedoch die erste Null im Anschluss an eine Eins durchgegangen ist, dann ist die Kippschaltung 34, wie bereits bemerkt, eingeschaltet.



  Wenn jetzt eine Null auftritt, während die Kippschaltung
34 bereits eingeschaltet ist, dann ist der an die Kipp schaltung 34 angeschlossene Eingang des UND-Tores 43 aufgetastet. Wenn der B1-Impuls (Fig. 2b) aus dem Register 10 mit dem ungeradzahligen Taktimpuls 26 aus dem Impulsformer 44 zusammenfällt, während die Kippschaltung 34 eingeschaltet ist, dann entsteht am Ausgang des UND-Kreises 42 ein Impuls 48 (Fig. 2i), der anzeigt, dass eine wiederholte Null vorliegt, und der über das ODER-Tor 36 an den Schreibkreis 38 gelangt und dort eine Aufzeichnung auslöst.



   Es sei nochmals darauf hingewiesen, dass der Impuls 48 nur für wiederholte Nullen ausgelöst wird, während die Impulse 32 für jede einzelne binäre Eins ausgelöst werden. Es entsteht mithin ein codiertes Impulssignal 50 (Fig.2j) am Ausgang des ODER-Kreises 36 mit Impulsen für jede binäre Eins und für die wiederholten Nullen. Dieses codierte Datensignal 50 gelangt an den Schreibkreis 38 und löst dort mit jedem Impuls einen Wechsel im magnetischen Fluss bei der Aufzeichnung aus, und zwar für jede Eins in der Bitzellenmitte M und für jede wiederholte Null am Beginn einer Bitzelle. Der magnetische Fluss in der so erzeugten Aufzeichnung ist mit 52 bezeichnet (Fig. 2k).



   Die Wiedergabe und Decodierung dieser Aufzeichnung wird nun anhand der Fig. 3 bis 5 erläutert. Zum Abtasten der magnetischen Aufzeichnung dient ein passender Abtastkopf 54, der über den magnetischen Aufzeichnungsträger 56 bewegt wird. Die abgetasteten, magnetischen Flussänderungen entsprechenden Signale 58 (Fig. 4a) gelangen in einen Empfänger 60, der aus dem empfangenen Signal 58 ein Impulssignal 62 (Fig. 4b) ableitet. Das Impulssignal 62 weist für jeden positiven und negativen Extremwert des empfangenen Signals 58 einen Impuls auf.



   Das Impulssignal 62 gelangt an einen Generator 64 mit steuerbarer Signalfrequenz, der in der Rückkopplungsschaltung eines Fehlerdetektors 66 mit einem Sägezahngenerator 68 besteht. Die Sägezahnspannung 70   (Fig. 4c),    die in dem Generator 68 erzeugt wird, hat die Grundfrequenz 2f. Mithin hat diese Frequenz den zweifachen Wert der höchsten Impulsfrequenz der zu verarbeitenden Daten. Wenn der Datenbitimpuls 62 im Vergleich zum Sägezahnimpuls 70 zentriert ist, dann entsteht am Detektor 66 ein Fehlerfrei-Signal, andernfalls ein Fehlersignal, durch das die Frequenz des Sägezahngenerators 68 nachgestellt wird.



   Auf diese Weise wird das Sägezahnsignal 70 mit dem empfangenen Signal 58 synchronisiert, so dass jedes empfangene Datenbit in die Mitte einer Sägezahn-An stiegsflanke fällt. Wenn die Datenbits 62 vor der Mitte dieser Flanke liegen, dann erhöht der Fehlerdetektor 66 die Frequenz des Generators 68. Wenn dagegen die Da tenbits 62 hinter der Mitte liegen, dann wird durch das Fehlersignal des Fehlerdetektors 66 die Frequenz des
Sägezahngenerators 68 verringert.



   An den Ausgang des Sägezahngenerators 68 sind zwei Schwellwertdetektoren 72 und 74 geschlossen, von denen jeder auf ein negatives und auf ein positives Spannungsniveau als Schwellwert anspricht. Der Schwellwert detektor 72 tastet die positiven und negativen Extrem werte der Sägezahnspannung 70 ab, die zum Beispiel  +3 Volt und -3 Volt betragen können. Diese Extrem werte bestimmen zusammen mit der Anstiegsflanke des
Sägezahns die Periodizität und Frequenz 2f der Sägezahnspannung. Die ermittelten Extremspannungen ge langen an einen Impulsformer 76, dessen Ausgang in einen Verzögerungskreis 78 eingespeist wird, der seiner seits an den Rücklaufkreis des Sägezahngenerators 68 geschlossen ist. Der Impulsformer 76 und der Verzöge rungskreis 78 bestimmen die Rücklaufzeit für das Säge  zahnsignal 70.

  Da man für jede Bitzellenperiode T zwei positive und zwei negative Extremwerte (B; -B) erhält, kann man daraus Taktimpulse der Frequenz 2f ableiten, die zur Synchronisation einer Steuereinheit dienen können.



   Gleichzeitig tastet der Schwellwertdetektor 74 positive und negative Spannungsniveaus innerhalb dieser Extremwerte, beispielsweise +2 und -2 Volt, ab. Diese Spannungsniveaus sind in Fig. 4 mit A und -A bezeichnet. Der Schwellwertdetektor 74 beaufschlagt einen Impulsformer 80, der seinerseits daraufhin Tastimpulse 82 (Fig. 4d) erzeugt, die unsymmetrisch sind, weil der negative Teil breiter ist als der positive. Im vorliegenden Fall nimmt der negative Impulsanteil beispielsweise 80   Oio    der Sägezahnperiode, der positive Teil nur 20   O/o    davon ein. Dieses asymmetrische Impulssignal 82 gelangt an einen Inverter 84, und der invertierte Impuls gelangt an einen UND-Kreis 86 mit drei Eingängen.



   Das Ausgangssignal der Frequenz 2f am Ausgang des Impulsformers 76 gelangt in eine bistabile Kipp schaltung 88, die ein Tastsignal 90 (Fig. 4e) erzeugt. Die Frequenz an den Ausgängen X und X beträgt f, entsprechend der höchsten Bitfolgefrequenz. Die geeignete Phasenlage für die aufgenommenen Daten im Hinblick auf die Verarbeitung durch verschiedene Einheiten einer Anlage wird von einer nicht dargestellten Phasensteuerung hergestellt, welche die Kippschaltung 88 starr mit einem Referenzsignal koppelt (Pfeil P). Ein einer halben Periode entsprechender Taktimpuls X (Fig. 4e) gelangt an das ODER-Tor 92, während der entsprechende komplementäre Impuls X an einen Eingang des UND-Kreises 86 gelangt. Das ODER-Tor 92 wird ausserdem von dem Impulsformer 80 gesteuert, so dass am Ausgang des ODER-Tores 92 ein asymmetrisches Steuersignal 96 (Fig. 4f) entsteht.

  Dieses Steuersignal 96 umfasst 60 bis 40   O/o    positive Spannungsanteile entsprechend den eingestellten Schwellwerten des Schwellwertdetektors 74. Der angegebene Prozentsatz   60-40  /0    ist ein praktisches Beispiel. Die Erfindung ist aber auf diesen Porzentbereich nicht beschränkt. In der Regel ist das Fenster bzw.



  der Durchlass, der durch das Steuersignal 96 definiert ist, für die Einsbits verbreitert, wie dies in   Fig. 5b    gegen über dem Stand der Technik, in   Fig. 5a,    angegeben ist.



   Um die aus dem Empfänger 60 abgeleiteten Daten weiter verarbeiten zu können, gelangen diese parallel zu der beschriebenen Schaltung in eine Verzögerungsschaltung 98, in der die Datenimpulse einerseits verzögert und anderseits verkürzt werden. Die Verzögerung ist so bemessen, dass sie die Verarbeitungszeit innerhalb der bereits beschriebenen Schaltungsteile aus Fig. 3 kompensiert. Die verzögerten Datenimpulse 100 (Fig. 4g) gelangen an UND-Tore 86 und 94. Während der positiven Spannungsperioden des Steuersignals 96, während derer also noch das ODER-Tor 92 offen ist, passieren die positiven Daten bzw. die Einsbits das UND-Tor 94 und gelangen als decodierte Einsbits 102 (Fig. 4h) zur Weiterverarbeitung. Während der negativen Spannungsperiode des Steuersignals 96 passieren die wiederholten Nullen 104 (Fig. 4i) das ODER-Tor 86.



   Die Einsbits 102 werden zur Weiterverarbeitung einzeln hintereinander in ein Register 106 eingespeist, das eine Bitfolge auf einer Gruppe von Ausgangsleitungen parallel abgibt. Gesteuert wird das Register von dem   Steuerimpuls 108 (Fig. 4j), der in dem Impulsformer 110    aus den negativ verlaufenden Flanken der Steuerimpulse 96 abgeleitet wird. Im Register 106 sind die Nullbits Fehlstellen in der Folge der im Takt der Steuerimpulse 108 eingespeisten Einsbits.



   Bei einer praktischen Ausführungsfonn der Erfindung mit magnetischer Aufzeichnung und Wiedergabe haben sich folgende Bemessungen bewährt: Datenfrequenz f bei der Aufzeichnung 450 kHz, Spaltbreite im Magnetkopf   4#1O - 8mm,    Abstand zwischen Kopf und Magnetband   2 10-3    mm, Stärke des Magnetbandes   2,510-8    mm.



   Man wird bei der codierung die Rolle der Einsbits und der Nullbits gegenüber der oben gemachten Beschreibung gegebenenfalls austauschen, so dass sich jeweils eine geringstmögliche Anzahl von Flusswechseln in der magnetischen Aufzeichnung ergibt, um auf diese Weise die Aufzeichnungsdichte noch weiter erhöhen zu können. 

Claims (1)

  1. PATENTANSPRÜCHE
    I. Verfahren zum Decodieren einer Folge von unterschiedliche Abstände aufweisenden Datenimpulsen (62), die den Maxima und Minima eines Wellenzuges (58) entsprechen, der seinerseits mittels modifizierter Frequenzmodulation codierte Binärwerte nach anschliessender Differentiation darstellt, dadurch gekennzeichnet, dass eine Folge von durch die Datenimpulse (62) synchronisierten Steuerimpulsen (96) abgeleitet wird, deren Folgefrequenz der maximalen Bitfrequenz der Datenimpulsfolge entspricht und deren Dauer mehr als die Hälfte einer obiger Bitfrequenz zugeordneten Bitperiode ausmacht, und dass die erzeugten Steuerimpulse (96) mit den Datenimpulsen derart verknüpft werden, dass im resultierenden Ausgangssignal bestimmte Datenimpulse (62) ausgeblendet sind (Fig. 4).
    II. Schaltungsanordnung zur Ausführung des Verfahrens nach Patentanspruch I, dadurch gekennzeichnet, dass ein Wechselspannungsgenerator (Fig.3, 64) steuerbarer Frequenz vorgesehen ist, dem die Folge von Datenimpulsen (62) zugeführt wird, und dass daran Schaltmittel (72, 74, 88, 92) zur Erzeugung der Folge von Steuerimpulsen (96) angeschlossen sind.
    UNTERANSPRÜCHE 1. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass die Dauer der Steuerimpulse (96) zu etwa 60 0/0 der Länge einer Bitperiode gewählt wird.
    2. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass die Steuerimpulse (96) laufend mit in der genannten Folge auftretenden Datenimpulsen (62) synchronisiert werden.
    3. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass zur Ableitung der Steuerimpulse (96) eine Impulsfolge (70) einer Frequenz erzeugt wird, die das Doppelte der Bitfrequenz beträgt, und dass die Erzeugung dieser Impulsfolge laufend derart gesteuert wird, dass die genannten Datenimpulse (62) eine vorbestimmte zeitliche Lage innerhalb einer Periode dieser Impulsfolge einnehmen.
    4. Verfahren nach Patentanspruch I und Unteranspruch 3, dadurch gekennzeichnet, dass zur Ableitung der Steuerimpulse (96) eine Folge von Sägezahnimpulsen (70) erzeugt wird und dass die Flanken der Steuerimpulse durch zwei Spannungswerte (A, -A) jeder zweiten Sägezahnflanke bestimmt werden.
    5. Schaltungsanordnung nach Patentanspruch II, dadurch gekennzeichnet, dass der Wechselspannungsgenerator (64) aus einem Sägezahngenerator (68) mit Frequenzregelung und einem Fehlerdetektor (66) zur Ermittlung von Frequenzabweichungen besteht.
    6. Schaltungsanordnung nach Patentanspruch II, dadurch gekennzeichnet, dass die genannten Schaltmittel auf zwei Kanäle aufgeteilt sind und dass jeder Kanal einen Schwellwertdetektor (72, 74) umfasst, von denen jeder auf zwei verschiedene Spannungswerte der ihm zugeführten Wechselspannung anspricht.
    7. Schaltungsanordnung nach Patentanspruch II und Unteranspruch 6, dadurch gekennzeichnet, dass ein erster Kanal einen Schwellwertdetektor (72) umfasst, der auf höhere Absolutspannungen anspricht als jener im zweiten Kanal, und dass derselbe ausserdem eine bistabile Kippschaltung (88) einschliesst, deren Ausgänge (X, X) an logische Schaltungen (86, 92) am Ende beider Kanäle angeschlossen ist.
    8. Schaltungsanordnung nach Patentanspruch II und Unteranspruch 6, dadurch gekennzeichnet, dass ein dritter Kanal vorgesehen, mit einer Verzögerungsschaltung (98) ausgerüstet und an eine Torschaltung (94) angeschlossen ist, um dieser letzteren Datensignale (100) synchron mit den Steuerimpulsen (96) zuzuführen.
CH1062368A 1967-07-17 1968-07-16 Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen CH500636A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US65378467A 1967-07-17 1967-07-17

Publications (1)

Publication Number Publication Date
CH500636A true CH500636A (de) 1970-12-15

Family

ID=24622296

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1062368A CH500636A (de) 1967-07-17 1968-07-16 Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen

Country Status (6)

Country Link
US (1) US3500385A (de)
CH (1) CH500636A (de)
FR (1) FR1576635A (de)
GB (1) GB1165658A (de)
NL (1) NL6808643A (de)
SE (1) SE334645B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626395A (en) * 1970-05-06 1971-12-07 Burroughs Corp Dual clocking recording and reproducing system for magnetic data
US3678503A (en) * 1970-07-06 1972-07-18 Honeywell Inc Two phase encoder system for three frequency modulation
US3671960A (en) * 1970-07-06 1972-06-20 Honeywell Inc Four phase encoder system for three frequency modulation
US3697977A (en) * 1970-07-06 1972-10-10 Honeywell Inc Two phase encoder system for three frequency modulation
USRE28330E (en) * 1970-08-17 1975-02-04 Self-clocking five bit record-playback ststem
US3641525A (en) * 1970-08-17 1972-02-08 Ncr Co Self-clocking five bit record-playback system
US3725885A (en) * 1970-09-28 1973-04-03 Ibm Method and apparatus for amplitude sensing and data gating in a magnetic-storage device with digital interface
US3656149A (en) * 1970-11-23 1972-04-11 Honeywell Inf Systems Three frequency data separator
US3761906A (en) * 1971-01-08 1973-09-25 Cogar Corp Tape system
US3794987A (en) * 1972-11-01 1974-02-26 Burroughs Corp Mfm readout with assymetrical data window
FR2234708B1 (de) * 1973-06-22 1976-09-17 Thomson Csf

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108261A (en) * 1960-04-11 1963-10-22 Ampex Recording and/or reproducing system
US3217183A (en) * 1963-01-04 1965-11-09 Ibm Binary data detection system
US3405391A (en) * 1964-12-21 1968-10-08 Ibm Double frequency detection system
US3374475A (en) * 1965-05-24 1968-03-19 Potter Instrument Co Inc High density recording system
US3414894A (en) * 1965-06-29 1968-12-03 Rca Corp Magnetic recording and reproducing of digital information

Also Published As

Publication number Publication date
NL6808643A (de) 1969-01-21
FR1576635A (de) 1969-08-01
SE334645B (de) 1971-05-03
DE1774505B2 (de) 1975-11-27
DE1774505A1 (de) 1972-03-23
US3500385A (en) 1970-03-10
GB1165658A (en) 1969-10-01

Similar Documents

Publication Publication Date Title
DE2202747A1 (de) Steuereinrichtung zur Korrektur der Spurlage eines Magnetkopfes
DE2630197C3 (de) Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem
CH500636A (de) Verfahren und Schaltungsanordnung zum Decodieren einer Folge von Datenimpulsen
CH620068A5 (de)
DE2121405A1 (de) Synchronisationseinrichtung für digitale Datensignale
DE2459885C2 (de) Schaltung zur Dekodierung eines dynamisch modulierten Signals
DE2637963C3 (de) Schaltungsanordnung in einer Vorrichtung zur Aufnahme digitaler Daten auf ein Magnetband
DE2349685C2 (de) Verfahren und Einrichtung zur Wiedergewinnung binärer Datensignale
DE2135350A1 (de) Verfahren und Anordnung zur Datenver arbeitung
DE3225365C2 (de)
DE2430685A1 (de) Verfahren und vorrichtung zur schnellen digitalen modulation
DE1242688B (de) Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
DE3025045C2 (de)
DE1774567A1 (de) Schaltung zum Ausblenden von binaeren Datenimpulsen,die gegenueber ihrer seitlichen Ursprungslage verschoben sein koennen
DE2354748C3 (de) Rahmensynchronisieranordnung
DE2141887A1 (de) Phasensynchronisiersystem
DE2628907C2 (de) Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen
DE2016447A1 (de) Schaltung zum mehrspurigen Aufzeichnen und Wiedergeben von Binär-Informationen hoher Bitdichte
DE2428444A1 (de) Einrichtung zur codierung bzw. decodierung von binaerdaten
DE1299309B (de) Datenempfangsanlage
DE2847833C2 (de) Einrichtung zur Verarbeitung binärdigitaler und kodierter Datensignale
DE1774505C3 (de) Decodierschaltung für eine zu einem Analogsignal verzerrte Taktschrift &#39;
DE2550865A1 (de) Verfahren und vorrichtung zur bandaufzeichnung und/oder -wiedergabe von digitalwerten
DE3737015C1 (en) Method and circuit arrangement for extracting a clock signal for a CMI signal

Legal Events

Date Code Title Description
PL Patent ceased