DE1937755A1 - Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben - Google Patents

Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben

Info

Publication number
DE1937755A1
DE1937755A1 DE19691937755 DE1937755A DE1937755A1 DE 1937755 A1 DE1937755 A1 DE 1937755A1 DE 19691937755 DE19691937755 DE 19691937755 DE 1937755 A DE1937755 A DE 1937755A DE 1937755 A1 DE1937755 A1 DE 1937755A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
circuit elements
trenches
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691937755
Other languages
German (de)
English (en)
Inventor
Youmans Albert Peeples
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE1937755A1 publication Critical patent/DE1937755A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Element Separation (AREA)
DE19691937755 1968-07-26 1969-07-25 Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben Pending DE1937755A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US74807068A 1968-07-26 1968-07-26

Publications (1)

Publication Number Publication Date
DE1937755A1 true DE1937755A1 (de) 1970-02-12

Family

ID=25007867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691937755 Pending DE1937755A1 (de) 1968-07-26 1969-07-25 Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
DE (1) DE1937755A1 (https=)
FR (1) FR2014743A1 (https=)
GB (1) GB1259883A (https=)
NL (1) NL6911479A (https=)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120267B2 (https=) * 1972-05-13 1976-06-23
NL7215200A (https=) * 1972-11-10 1974-05-14
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
CN111599703B (zh) * 2020-05-09 2021-09-03 中国电子科技集团公司第十三研究所 SiC衬底上GaN器件或电路的梁式引线制备方法

Also Published As

Publication number Publication date
NL6911479A (https=) 1970-01-28
FR2014743A1 (https=) 1970-04-17
GB1259883A (en) 1972-01-12

Similar Documents

Publication Publication Date Title
DE1514818C3 (https=)
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE2745857C2 (https=)
EP0698289B1 (de) Kontaktstrukturierung für vertikale chipverbindungen
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
WO2000019548A1 (de) Verfahren zum herstellen eines thermoelektrischen wandlers
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1614393A1 (de) Halbleiteranordnung
DE3245064A1 (de) Verfahren zum anbringen einer schmalen nut oder eines spaltes in einem substratgebiet, insbesondere einem halbleitersubstratgebiet
DE3686490T2 (de) Halbleiterstruktur.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE1937755A1 (de) Halbleiter-Baugruppe und -Vorrichtung mit ummanteltem Traegerleitungsaufbau und Verfahren zur Herstellung derselben
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE19542943C2 (de) Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3871896T2 (de) Halbleiteranordnungen mit verbesserter strahlungstoleranz.
DE2425756A1 (de) Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung
DE2324384C3 (de) Integrierte Halbleiterschaltung