DE1936224B2 - Verfahren zum herstellen einer integrierten halbleiterschaltung - Google Patents

Verfahren zum herstellen einer integrierten halbleiterschaltung

Info

Publication number
DE1936224B2
DE1936224B2 DE19691936224 DE1936224A DE1936224B2 DE 1936224 B2 DE1936224 B2 DE 1936224B2 DE 19691936224 DE19691936224 DE 19691936224 DE 1936224 A DE1936224 A DE 1936224A DE 1936224 B2 DE1936224 B2 DE 1936224B2
Authority
DE
Germany
Prior art keywords
zone
impurity
epitaxial layer
opening
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691936224
Other languages
English (en)
Other versions
DE1936224A1 (de
DE1936224C (de
Inventor
Tsugio Maki Michiyoshi Kodaira Makimoto (Japan) HOIj 19 06
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1936224A1 publication Critical patent/DE1936224A1/de
Publication of DE1936224B2 publication Critical patent/DE1936224B2/de
Application granted granted Critical
Publication of DE1936224C publication Critical patent/DE1936224C/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/142—Semiconductor-metal-semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

ίο Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit wenigstens einem Transistor, bei dem wenigstens eine Zone mit einem ersten Leitungstyp in einer Oberfläche eines Halbleiterkörpers vom zweiten Leitungstyp, der dem ersten Leitungstyp entgegengesetzt ist, erzeugt wird, bei dem eine erste Verunreinigung in den Halbleiterkörper eindiffundiert wird und eine Epitaxialschicht mit dem zweiten Leitungstyp auf der einen Oberfläche des HaIb-
leiterkörpers erzeugt wird, wodurch diese Zone in eine vergrabene Zone überführt wird, und bei dem die Emitterzone, die Kollektorzone und die Basiszone des Transistors in der Epitaxialschicht erzeugt und Metallelektroden an entsprechenden Oberflächen
as der Emitter-, Kollektorwand- und Basiszonen angebracht werden.
Ein solches Verfahren ist aus der USA.-Patentschrift 3 299 329 bekannt. Danach sollen ein unipolarer und ein bipolarer Transistor in einem HaIbleiterkörper erzeugt werden. Üblicherweise führt man nach Erzeugung der vergrabenen Zone mehrere Hochtemperaturverfahrensschritte, wie z. B. epitaktisches Wachstum, KollektorwanddifTusion, Emitterdiffusion u. dgl., durch und schließt noch einen zu- sätzlichen Diffusionsprozeß zur Verbesserung des Durchbruchverhaltens des Kollektorübergangs an, wobei eine Verunreinigung nur in die Nachbarschaft der Oberfläche der Basiszone diffundiert wird. Im Zuge der Durchführung einer Mehrzahl von Diffusionen unter Verwendung einer Maske nach der USA.-Patentschrift 3 299 329 diffundiert eine große Menge der Verunreinigung in der vergrabenen Zone aus flieser heraus, so daß sich die Geometrie der vergrabenen Zone ändert. Infolgedessen ist es schwierig, die Basisdicke mit einer bestimmten Abmessung zu erzeugen, die Ungleichmäßigkeit der Eigenschaften ist beträchtlich, und es ist nicht möglich, die Hochfrequenzeigenschaften durch Verengung der Basisdicke zu verbessern.
Als Beispiel des Aufbaus eines solchen Transistors in einer integrierten Halbleiterschaltung wird auf Fig. 1 verwiesen, wonach die Kollektorzone aus einer N-Typ-Zone 11. die in einer Oberfläche eines P-Typ-Halbleiterkörpers 10 erzeugt wurde, und einer N-Typ-Kollektorwand 13 besteht, die durch Aufwachsen einer P-Typ-Epitaxialschicht 12 auf der genannten Oberfläche des Halbleiterkörpers 10 und Eindiffundieren einer· Donor-Verunreinigung in die Epitaxialschicht 12 erzeugt wurde, wonach die Basiszone aus dem Teil 12 a der durch die Kollektorzone 11 und 13 begrenzten Epitaxialschicht 12 besteht und die Emitterzone 14 aus einer durch Eindiffundieren einer Akzeptor-Verunreinigung in einen Oberflächenteil der Basiszone 12 0 erzeugten N-Typ-
6s Zone 14 besteht. Da die Kollektorzone dieses Transistors eine verhältnismäßig hohe Verunreinigungskonzentration hat, kann der Speichereffekt von Minoritätsträgern in der Kollektorzone fast vernach-
liissigi werden. Wenn demzufolge eine logische Schaltung des Sättigungstyps, wie z, B, eine DTL-Sehaltung (Diode-Transistor-Logik), eine TTL-Sehaliung (Tninsistor-Transistor-Logik), eine RTL-Schaltung (Widerstand-Transistor-Logik) od, dg!., unter Anwendung des erwähnten Aufbaues eines Transistors geschaffen wird, läßt sich eine logische Schaltung mit einem ausgezeichneten Hochgeschwindigkeitsverhalten herstellen, da die Speicherzeit (is) eines Lmkehrtransistors, die einen großen Einfluß auf die Arbeitsgeschwindigkeit der Schaltung ausübt, erheblich reduziert werden kann.
Ein solcher Transistor hat jedoch den Nachteil, daß, da die vergrabene Kollektorzone 11 mit einer verhältnismäßig hohen Verunreinigungskonzentration neben der Epitaxialschicht 12 mit einer niedrigen Verunreinigungskonzentration und Bildung der Basiszone 12a liegt, die in der vergrabenen Zone eingeschlossene Verunreinigung in der Lage ist. in die Basiszone dann zurückzudiffundieren, a° wenn die Wärmebehandlung zur Verunreinigungsdiffusion durchgeführt wird, so d„3 die Steuerung der Basisdicke schwierig ist. Nach dem bekannten Verfahren werden die Verunreinigungsdiffusion zur Bildung der Kollektorwand 13 und die Verunreini- aj gungsdifTusion zur Bildung der Emitterzone 14 getrennt ausgeführt, nachdem die vergrabene Zone 11 erzeugt ist. Außerdem ist, falls man die Herstellung eines Transistors mit einem niedrigen Basiswiderstand beabsichtigt, ein weiterer Verfahrensschritt zum EindifTundieren einer Akzeptor-Verunreinigung in den Oberflächenteil 15 der Basiszone 12a zusätzlich zu den beiden DifTusionsverfdhrensschritten erforderlich. Daher war es bisher schwierig, Transistoren mit gleichmäßiger Basisdicke herzustellen, da die Lagen der Basiszonen auf Grund der für diese Verunreinigungsdiffusionsverfahrensschritte nötigen Langzeilwärmebehandlungen bei hohen Temperati./en im weiten Umfang variieren.
Aus der USA.-Patentschrift 3 391 035 ist es be kannt. komplementäre PNP- und NPN-Transistoren mit den gleichen Betriebseigenschaften in einer einzelnen Halbleiterscheibe durch gleichzeitige Diffusion von p- und n-Dotiermitteln herzustellen. Und zwar v/erden, um die genannten Transistoren mit optimalen dynamischen Eigenschaften zu erhalten, eine Diffusion von einer dotierten Isolierschicht und eine Diffusion aus der Dampfphase gleichzeitig in getrennten Zonen der Halbleiterscheibe durchgeführt, um die Vjrunreinigungskonzentration jedes Transistors optimal einzustellen. Die Zahl der DiffusionsprozcNse. die für die Herstellung jedes einzelnen Transistors erforderlich sind, wird hierbei gegenüber dem Verfahren nach der USA.-Patentschrift 3 21)1) 32() nicht reduziert, so daß auch hier ungün-Btigc Einflüsse durch mehrfache Anwendung hoher Temperatur und damit relativ starke Ausdiffusionscrschcinungen der Verunreinigung aus der vergrabenen Zone auftreten.
Nach der deutschen Auslegeschrift 1 033 787 ist So die gleichzeitige Diffusion von Donor- und Akzeptor-Verunreinigungen mit verschiedenen Diffusionskoefflzienteri an sich bekannt.
Tn »Die Telefunketi-Röhre«, 1967, H. 47, S. 103 bis 122, insbesondere S. 117, ist die Eignung von Si3N4 als Diffusionsmaske für Gallium beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so auszubilden, daß die Zeitdauer der Wärmebehandlung für die nach der Erzeugung der vergrabenen Zone erforderlichen Verunreinigungfidiltusionsvorgänge und damit ein HerausdilTundieren der Verunreinigung aus der vergrabenen Zone möglichst weitgehend verringert wird und die Steuerung der Basisdicke zwecks Verbesserung der Hochfrequenzeigenschaften erleichtert wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Oxydfilm mit Gehalt an einer zweiten Verunreinigung, die den ersten Leitungstyp bestimmt, auf der Epitaxialschicht erzeugt wird, wobei der Oxydfilm eine öffnung oberhalb der vergrabenen Zone aufweist und als Rahmenform oberhalb des Umfangsteils der vergrabenen Zone verbleibt, daß eine Oxydmaske auf der den rahmenförmigen Oxydfilm bedeckenden Epitaxialschicht erzeugt wird, wobei die Oxydmaske eine innerhalb der öffnung des rahmenförmigen Oxydfilms liegende öffnung aufweist, und daß die erh-Vene Einheit unter Zuführung einer dritten Verunreinigung, die den ersten Leitungstyp bestimmt, zur Eindiffusion der dritten Verunreinigung in die Epitaxialschicht durch die öffnung der Oxydmaske zur Bildung der Emitterzone erhitzt wird, wobei gleichzeitig die zweite Verunreinigung von dem rahmenförmigen Oxydfilm in die Fpitaxialschicht bis zu einer solchen Tiefe eindiffundiert, daß die vergrabene Zone unter Bildung der Kollektorzone erreicht wird und die Basiszone der Epitaxialschicht von der Kollektorzone umgeben wird, und wobei die dritte Verunreinigung so ausgewählt ist, daß sie aus einem Material mit geringerem Diffusionskoeffizienten als dem der zweiten Verunreinigung besteht, so daß die Emitterzone nur in einem Oberflächenteil der Epitaxialschicht gebildet wird.
Infolge der Gleichzeitigkeit der Diffusion von der dotierten Oxydschicht und der Dampfdiffusionen von Verunreinigungen mit voneinander verschiedenen Diffusionskoeffizienten zur Erzeugung der Kollektorzone, der Basiszone und der Emitterzone in einem einzigen Verfahtensscnritt ist die Zeitdauer der Wärmebehandlung nach Erzeugung der vergrabenen Zone sehr weit reduziert, so daß nur eine sehr geringe Verunreiniguncsmenge aus der vergrabenen Zone herausdiffundiert und sich eine integrierte Halbleiterschaltung mit einer sehr engen Basisdicke und ausgezeichnetem Hochfrequenzverhalten herstellen läßt. Die maximale Ansprechfrec|iicnz liegt in der Größenordnung vun GHz. die der entsprechenden bekannten integrierten Schaltung dagegen nur in der Größenordnung von MHz. Da sich nach dem erfindungsgeniäßen Verfahren die verfahrensbedingten Fehler vermindern, liefert es auch eine höhere Ausbeute von etwa (SO0O im Vergleich mit etwa 300O nach dem bekannten Verfahren.
Nach dem erfindungsgemäßen Verfahren werden eine Mehrzahl von Arten von Verunreinigungen gleichzeitig mit einer einzigen Wärmebehandlung in die auf der Oberfläche des Halbleiterkörper* erzeugte Epitaxialsrhicht eindiffundiert, in welcher Oberfläche wenigstens eine vergrabene Zone erzeugt wurde. Dabei ist eine aus der Mehrzahl von Arten von Verunreinigungen, nämlich die zweite Verunreinigung, die in die Epitaxialschicht so weit eindiffundiert werden soll, daß sie die vergrabene Zone zur Bildung der Kollektorwandzone erreicht, bereits
S 6 ^
in detti Oxydfilm enthalten, der bei niedrigen Tem- einer integrierten Schaltung in verschiedenen Ver
peraturen auf der ßpilaxialsehieht niedergeschlagen fahrensschritten eines AtisfUhfungsbeispiels def Her
wurde. stellung gemäß der Erfindung,
Der Oxydfilm bleibt auf der Epitaxieschicht in Fig. 10 ein Diagramm zur Darstellung der Ver
Form eines Rahmens, der sich zur Bildung der S unreinigungsverteilung im Transistor nach dem Aus
Kollektorwandzone eignet. Die öxydmaske mit einer ftihrungsbeispiel gemäß Pig. I bis 9,
Öffnung zur Emitterdiffusion wird auf der den Oxyd- Fig. 11 bis 15 Querschnitte eines Transistors it
film bedeckenden EpitaXialsehicht erzeugt. Dann einer integrierten Schaltung in verschiedenen Ver
wird durch Erhitzen der Anordnung eine weitere fahrensschritten eines anderen Ausführungsbeispiel!
aus der Mehrzahl von Arten von Verunreinigungen, to des Verfahrens gemäß der Erfindung,
und zwar die dritte Verunreinigung, in die Epitaxial- Fig. 16 einen Querschnitt eines nach dem erfin
schicht durch die Öffnung der Oxydmaske zur Er- dungsgemäßen Verfahren hergestellten integriertet
zeugung der Emitterzone eindiffundiert. Da während Schaltkreises und
dieser Wärmebehandlung die zweite, in dem rahmen- Fig. 17 einen Querschnitt eines Widerstandes ir
förmigen Oxydfilm enthaltene Verunreinigung in die 15 einer gemäß dem erfindungsgemäßen Verfahrer
Epitaxialschicht eindiffundiert, soll der Diffusions- hergestellten integrierten Schaltung,
koeffizient der dritten Verunreinigung kleiner als F i g. 1 wurde bereits in der Einleitung erläutert
der der zweiten Verunreinigung gewählt werden. Fs soll nun zunächst ein Ausfuhrungsbeispiel de«
Wie vorstehend beschrieben wurde, ist es nach erflmlungsgemäßen Verfahrens zur Herstellung de>
vorliegender Erfindung möglich, verschiedene Arten »o Transistors nach Fig. 1 an Hand der Fig. 2 bis t
von Verunreinigungen in vorbestimmtem Muster in beschrieben werden.
die Epitaxialschicht während der Zeitdauer der Fin Halbleiterkörper 10 besteht z.B. aus einen
Wärmebehandlung einzudiffundieren. die zur äußer- P-Typ-Siliziumeinkristall mit einem Widerstand vor
sten Cieringhaltung der Schwankungsbreite der ver- 10 rm 100 Ohm · im mit Bordotierung. Der Silizium
grabenen Zone geeignet ist. indem die zweite Ver- 45 körrwr 10 hat eine flache Oberfläche 10a. in einen
unreinigung im Oxydfilm enthalten ist. der bei nied- Teil d?-en eine N-Tyn-Zone 11 mit Antimondotie
rigen Temperaturen auf der Epitaxialschicht in vor- rung bis zu einer Oberflächenkonzentration vor
bestimmter Form erzeugt werden kann. Daher ist so etwa 2 10"»cm" erzeugt ist. Da die N-Typ-Zont
die Steuerung der Basisdicke leichter als nach dem H verhältnismäßig stark dotiert ist. ist sie in der
herkömmlichen Verfahren. Die in dieser Erfindung 30 Figuren mit dem Bezugszeiciien N 4 bezeichnet. Die
verwendeten »niedrigen Temperaturen" bedeuten N'-Zonoll wird /u einer vergrabenen Zono. wem
Temperaturen, bei denen eine Verunreinigung in der ühcr der Oberfläche 10λ des Siliziumkörpers 10 eint
vergrabenen Zone nicht rediffundiert. d.h. praktisch Epitaxialschicht 12 erzeugt wird, wie Fig. 3 zeigt
Temperaturen nicht über 900 C. Die Epitaxieschicht 12 ist vom gleichen I eitiings
Nach einer Weiterbildung der Erfindung wird die 35 tvP wie l'er l1l>* Siliziumkörpers 10. d. h. P-T\p I ei
Wärmebehandlung ausgeführt, während eine vierte ιιΙΠΡ· <lrtl' wird nach einem bekannten Verfahren
Verunreinigung, die den /weiten I.citungstyp be- 7· B. nacl1 dem Verfahren zur Wasserstoffreduktion
stimmt, zusammen mil der dritten Verunreinigung von Siliziumhalogeniden erzeugt. Die Epitaxialschichi
zugeführt wird, wobei die vierte Verunreinigung die 12 ist etwa 1 mn dick, hat eine Verunreinigung*
Oxulmaske zu durchdringen vermag und in die 40 konzentration von etwa 10'· cm * und z.B. einer
Epitaxialschicht eindiffundiert. Widerstand von etwa O.2 Ohm cm.
Die^c Aiisführungsart ist vorteilhaft gekennzeich- Tm nächsten Verfahrensschritt gemäß der Frfinnet durch die Erzeugung einer zweiten Maske auf dung, dargestellt in Fig. 4. wird ein Owdfiim 20 mil der Oberfläche der Epitaxialschicht vor dem Ver- einem N-Typ-Veninreinigungsgehalt auf der Fpifahrensschritt des Erhitzern der Einheit, wobei die 45 taxialschicht 12 erzeugt. Der Oxydfilm 20 ist ein zweite Maske aus einem Material besteht, das ein SiO.Film, der gebildet wird, indem man Monosilan Durchdringen der vierten Verunreinigung verhindert. (SiIU thermisch zersetzt, das zusammen r"it einer und eine innerhalb der Öffnung der rahmenförmicen geeigneten Menge Sauerstoff und einer N-I yp-Ver-O.wdschicht liegende Öffnung aufweist, und wobei unreinigung. Phosphor, mittels eines Trägergases, die Öffnung der ersten Maske innerhalb der Öffnung 50 Stickstoff, auf den Siliziumkörper geleitet wird, der der zweiten Maske liegt, wodurch die vierte Ver- mit der Epitaxialschicht 12 versehen und auf eine unreinigung in einen begrenzten Oberflächenteil der »niedrige Temperatur«, etwa 400" C. in einem ReBasiszone eindiffundiert. aktionsofen erhitzt wird. Diese thermische Zer-
Die Erfindung wird an Hand mehrerer in der Setzungsreaktion ist als chemische Dampfnieder-Zeichnung veranschaulichter Ausführungsbeispiele 55 schlagung bekannt und durch Bildung eines SiO,-näher erläutert. Obwohl die folgende Beschreibung Films bei weit niedrigeren Temperaturen als denen hinsichtlich einiger Ausführungsbeispiele abgefaßt der thermischen Oxydation gekennzeichnet, und daist, bei denen die vierte Verunreinigung erläuterungs- her tritt während dieser Reaktion kaum die Diffusion weise zur Verminderung des Basiswiderstandes ver- der abgedeckten Zone 11 auf. Der Oxydfilm 20 dient wendet wird, ist festzustellen, daß Fälle, in denen 60 der Diffusion des darin enthaltenen Phosphors in die eine solche vierte Verunreinigung nicht verwendet Epitaxialschicht 12 in eine solche Tiefe, bis die abwird, sich aus den Ausfuhrungsbeispielen ebenfalls gedeckte N-Typ-Zone 11 unter Bildung einer KoI-ableiten lassen. In der Zeichnung zeigt lektorwandzone bei späterer Erhitzung der Einheit
F i g. 1 einen Querschnitt durch einen Teil einer erreicht wird. Die Menge des im Oxydfilm 20 entintegrierten Halbleiterschaltung zur Erläuterung des 65 haltenen Phosphors wird durch das Mischungsvergrundsätzlich bekannten Aufbaues eines Transistors hältnis des Phosphorgases und des Monosilangases im Hinblick auf die vorliegende Erfindung, gesteuert, die in den Reaktionsofen eingelassen
F i g. 2 bis 9 Querschnitte eines Transistors in werden.
2387
Der mit Phosphor dotierte Oxydfilm 20 wird dann einem Fotoätzprozeß unterworfen, um darin eine öffnung 20 6 entsprechend einer Basiszone zu bilden, wöbe! ein rahmenförmiger Teil 20d oberhalb des Umfangsteils der abgedeckten Zone 11 übrigbleibt, wie Fig. 5 zeigt,
Wut 8ilieiurndiöxyd*(Siöj)Filfit 21 wird dann Über dem rahfflenföffitigen Teil 20 α des mit Phosphor dotierten Oxydfilms und dem freigelegten Teil der tpitaxialschicht 12 erzeugt, wie F i g. fi zeigt. Dieser ©xydfllm 21 dient als OberflächenschutzrHm für Jehaltkreiselemente und als Maske zur selektiven faiffusion einer weiteren Verunreinigung. Der Oxydnirn 21 wird z. B. durch thermische Zersetzung von Monosilan bei verhältnismäßig niedrigen Temperaturen erzeugt. Es wird dann eine öffnung 21 α zur Verunreinigungsdiffusion zwecks Erzeugung einer femitterzone im Oxydfilm 21 an einem durch den mit phosphor dotierten Oxydrahmen 20 a umgebenen Teil erzeugt.
Die so erhaltene Einheit wird dann zusammen mit festem Galliumarsenid in ein geschlossenes Rohr gegeben und etwa 25 Minuten auf etwa 1200" C erhitzt. Durch diese Wärmebehandlung diffundieren Gallium, eine P-Typ-Verunreinigung, Arsen, eine N-Typ-Verunreinigung, und Phosphor, eine N-Typ-Verunreinigung, die im Oxydrahmen 20 a enthalten ist wie folgt in die Epitaxialschicht 12: Das Gallium tritt durch die Maske 21 auf Grund seiner Eigenschaft. SiO., zu durchdringen, und diffundiert in die Oberfläche der Epitaxialschicht 12 unter Bildung einer P-Typ-Zone 15 mit einem niedrigen Widerstand und einer hohen Konzentration an einer P-Typ-Verunreinigung. wie mit dem Bezugszeichen P' in Fig. 8 gezeigt ist. Das Arsen diffundiert in die Oberfläche der F.pitaxialschicht 12 in der Form entsprechend der öffnung 21 α in der Oxydmaske 21 zur Bildung einer N-Typ-Emitterzone 14. Das Phosphor diffundiert in die Epitaxialschicht 12 in der Form entsprechend dem mit Phosphor dotierten Oxydrahmen 20a zur Bildung einer N-Typ-Kollektorwandzone 11 o.
Der Grund, weshalb die Tiefen der N-Typ-Zone 11. der P-Typ-Zone 15 und der N-Typ-Zone 14 trotz der Tatsache voneinander verschieden sind, daß sie durch die gleiche Hitzebehandlung erzeugt werden, ist der. daß die Diffusionskoeffizienten D (cm* Sek.) und die festen Löslichkeiten (Atome cms) der drei Arten von Verunreinigungen voneinander verschieden sind. Die Diffusionskoeffizienten und festen Löslichkeiten der drei Arten von Verunreinigungen, Phosphor, Arsen und Gallium in Silizium bei 1200c C sind in der Tabelle angegeben.
As
Ga
Diffusionskoeffizient D (cmJ/Sek.)
3·10-«
3 · 10-«
Feste Löslichkeit (Atome'cm3)
1,5 1,84
1021
1021
10»
Wie die Tabelle zeigt, hat, da Arsen mit seinem Diffusionskoeffizienten um eine Größenordnung niedriger als jene des Phosphors und Galliums liegt, obwohl seine feste Löslichkeit größer als die der anderen ist, die N-Typ'Zone 14, die damit erzeugt ist, die ftaehste Diffusionstiefe, Phosphor und Gallium sind In ihren Diffusionskoeffizienteft angenähert gleich« Da jedoch die feste Löslichkeit des Phos-
% phofs um etwa zwei Größenordnungen großer als die des Galliums ist, diffundiert Phosphor tiefer hinein. Daher werden während der Zeit, in der die P-Typ'Köllektorwandzone lld bis in eine Tiefe von etwa 4πΊμ erzeugt wird, durch die vorerwähnte
ie Wärmebehandlung die /"-BasiszoneIS bis zu einer Tiefe von etwa 1.7 πΐμ und die N-Typ-Emitterzone 14 bis zu einer Tiefe von etwa 1.3 ητμ ausgebildet. Da während dieser Wärmebehandlung das in der abgedeckten Zone 11 enthaltene Antimon ebenfalls in
it die Epitaxialschicht 12 bis in eine Tiefe von etwa 0,7 mn zurückdiffundiert, wird die Bastsdicke des Transistors etwa 1 ηΐμ.
Die Verteilung der in den Halbleiterkörper eindiffundierten Verunreinigungen ist in Fig. 10 dar-
ao gestellt, in der die Abszisse die Tiefe von der Oberfläche der Epitaxialschicht 12 und die Ordinate die Verunreinigungskonzentration darstellen. Fig. 9 zeigt den Aufbau, in dem auf den Oberflächen der Kollektorwandzone 11a. der Emitterzone 14 und der Basiszone 15. die so erhalten wurden, Metaltelektroden 16. 17 und IS vorgesehen sind. Die Metallelektroden 16. 17 und 18 können angebracht werden, nachdem die Oxydfilme 21 und 20 a entfernt sind und statt dessen ein frischer Oxydfilm auf der Ober-
fläche der Epitaxialschicht 12 erzeugt ist.
Da die Rediffusionszeit der Verunreinigung Antimon, die in der vergrabenen Zone 11 enthalten ist. sehr kurz ist und die Rediffmion nur einmal auftritt, ist die Hiffmionslänge kurz und ihre Kontrolle leicht durchführbar, woraus sich eine genaue Steuerung der Basisdicke ergibt.
Die Fig. 11 bis 15 zeigen ein weiteres Ausführungsbeispiel der Erfindung, in dem die Diffusion einer Verunreinigung zur Reduktion des Basiswider-Standes nur in der Oberfläche der Basiszone begrenzt ist. Die in den Fig. 11 bis 15 gezeigten Verfahrensschritte können die in den F i g. 6 bis 8 gezeigten ersetzen. Tn diesem Ausführungsbeispiel wird, nachdem der mit der Verunreinigung dotierte Oxydrah-
men 20 a mit dem Muster zur Formung der Kollektorwandzone 11a auf der P-Typ-Epitaxialschicht 12 gemäß F i g. 5 erzeugt ist. ein Galliumhemmfilm 22 auf der Epitaxialschicht 12 erzeugt, wie Fig. 11 zeigt.
Der Galliumhemmfilm 22 dient als Maske zur selektiven Diffusion von Gallium in die Epitaxialschicht 12. Zu diesem Zweck wird eine Öffnuna 22 a im Film 22 an einer durch den Oxydrahmen 20« umgebenen Stelle gebildet, wie Fig.'l2 zeigt. SiIi-
ziumnitrid ist ein wirksames Material für den Galliumhemmfilm 22. Ein Siliziumnitridfilm kann z.B. durch Überleiten eines mit Stickstoffsas auf aneenähert 40O verdünnten Monosilangases zusammen mit Ammoniumgas unter Verwendung von Stickstoff
als Trägergas über die Siliziumepitaxiaischicht 12 erzeugt werden, die in einem Reaktionsofen auf angenähert 8500C erhitzt ist. Bei der Temperatur, bei der der Siliziumnitridfilm 22 gebildet wird, tritt kaum eine Rediffusion von Verunreinigungen von
der abgedeckten Zone 11 oder vom Oxydrahmen 20 a auf.
Fig. 13 zeigt den Aufbau, bei dem ein Oxydfilm 21' über dem Nitridfilm 22 vorgesehen wird, und
209526/409
2387
Fig, 14 zeigt den Aufbau, bei dem eine öffnung 21 ά zur Emitter diffusion im Oxydfilm 21' geformt wird, Der Oxydfilm 21' entspricht dem in Fig. 6 dargestellten Oxydfilm 21. Infolgedessen läßt sieh ein Transistoraufbau mit einer niedrigen Widerstandszone 13 allein inerhalb einer Basiszone lld, wie in Fig. 1*» gezeigt, dadurch erhalten, daß man eine P-Typ-Verunreinignng, öallium, und eine N-Typ-Verunreinigung, Arsen, durch die Filme 21' und 22 in die Epitaxialsehieht 12 eindifhmdieren läßt.
Der so erhaltene Transistor ist, da die Kollektor- «one 11 und 11a neben der Basiszone 12 ο liegt, die aus einer Epitaxialschicht mit hohem Widerstand beiteht, in seinen Durchbrucheigenschaften dem nach dem Verfahren des ersten Ausftihrungsbeispiels erhaltenen Transistor überlegen.
Im übrigen ist noch festzustellen, daß die Reihenfolge der Bildung des Galliutnhemmfilms 22 und des Oxydfilms 21' im zweiten Ausführungsbeispiel ver- ao tauscht werden kann.
Die Arbeitsweise, in der eine P-Typ-Zone niedrigen Widerstandes in einem Oberfläehenteil einer P-Typ-Epitaxialschicht unter Verwendung eines GaHiumhemmfilms selektiv erzeugt wird, kann auch as bei der Bildung von Schaltungskomponenten in anderen integrierten Halbleiterschaltungen als Transistoren angewendet werden. Zwei Beispiele dafür sollen nun unter Hinweis auf die F i g. 16 und 17 beschrieben werden,
Pig. 16 zeigt einen Teil einer integrierten Halbleiteranordnung mit einem Transistor Q und einem Widersland R in einem Siliziumkörper. Der Widerstand R ist durch eine rahmenförmige N-Typ-Isolierwand lic isoliert, die durch Eindiffundieren einer Verunreinigung von einem mit Phosphor dotierten Öxydfilm 2Oi) in einen Teil einer Epitaxialsehicht 12 ο und eine vorher vorgesehene N-Typ-Abdeekzone 116 erzeugt wird, und wird mit Kofltaktzonen niedrigen Widerstandes 30 0 und 306, die durch Eindiffundieren von Gallium in Oberfiäehenteile der P-Typ-Epitaxialschicht 126 erzeugt wurden, und Metallelektroden 31 α und 316 versehen, die die Berührungszonen 30d bzw. 306 kontaktieren. Der Widerstandswert des Widerstandes R hängt von der Gestaltung des Oxydfilms 20 6 ab, da der Wider' stand durch die Geometrie der Epitaxialschichtzone 126 bestimmt wird.
Fig. 17 zeigt einen anderen Aufbau des Widerstandes R. In diesem Beispiel sind eine P-Typ-Zone 30 c mit eindiffundiertem Gallium und eine N-Typ-Zone 32 mit eindiffundiertem Arsen übereinander in einem Oberflächenteil einer Epitaxialschichtzone 12 c ausgebildet. Die P-Typ-Zone 30 c mit einem engen Querschnitt zwischen den Elektroden 31a und 316 wird als Widerstandszone verwendet.
Hierzu 1 Blatt Zeichnungen
23S7

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit wenigstens einem Transistor, bei dem wenigstens eine Zone mit einem ersten Leitungstyp in einer Oberfläche eines Halbleiterkörpers vom zweiten Leitungstyp, der dem ersten Leitungstyp entgegengesetzt ist, erzeugt wird, bei dem eine erste Verunreinigung in den Halbleiterkörper eindifTundiert wird und eine Epitaxialschicht mit dem zweiten Leitungstyp auf der einen Oberfläche des Halbleiterkörpers erzeugt wird, wodurch diese Zone in eine vergrabene Zone überführt wird, und bei dem die Emitterzone, die Kollektorzone und die Basiszone des Transistors in der Epitaxialschicht erzeugt und Metallelektroden an entsprechenden Oberflächen der Emitter-, Kollektorwand- und Basiszonen angebracht werden, dadurch gekennzeichnet, daß ein Oxydfilm (20) mit Gehalt an einer zweiten Verunreinigung, die den ersten Leitungstyp bestimmt, auf der Epitaxialschicht (12) erzeugt wird, wobei der Oxydfilm eine ölfnung (206) oberhalb der vergrabenen Zone (11) aufweist und als Rahmenform (20 a) oberhalb des Umfangsteils der vergrabenen Zone verbleibt, daß eine Oxydmaske (21) auf der den rahmenförmigen Oxydfilm (20 a) bedeckenden Epitaxialschicht (12) erzeugt wird, wobei die Oxydmaske eine innerhalb 'er öffnung (20 b) des rahmenförmigen Oxydfilms liegende öffnung (21«) aufweist, und daß di erhaltene Einheit unter Zuführung einer dritten Verunreinigung, die den ersten Leitungstyp bestimmt, zur Eindiffusion der dritten Verunreinigung in die Epitaxialschicht (12) durch die Öffnung (21 a) der Oxydmaske (21) zur Bildung der Emitterzone (14) erhitzt wird, wobei gleichzeitig die zweite Verunreinigung von dem rahmenförmigen Oxydfilm (20a) in die Epitaxialschicht (12) bis zu einer solchen Tiefe eindifTundiert. daß die vergrabene Zone (11) unter Bildung der Kollektorzone (11 α) erreicht wird und die Basiszone (15) der Epitaxialschicht (12) von der Kollektorzone umgeben wird, und wobei die dritte Verunreinigung so ausgewählt ist. daß s'e aus einem Material mit geringerem Diffusionskoeffizienten als dem der zweiten Verunreinigung besteht, so daß die Emitterzone (14) nur in einem Oberflächenteil der Epitaxialschicht gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmebehandlung ausgeführt wird, während eine vierte Verunreinigung, die den zweiten Leitungstyp bestimmt, zusammen mit der dritten Verunreinigung zugeführt wird, wobei die vierte Verunreinigung die Oxydmaske (21) zu durchdringen vermag und in die Epitaxialschicht (12) eindiffundiert.
3. Verfahren nach Anspruch 2, gekennzeichnet durch die Erzeugung einer zweiten Maske (22) auf der Oberfläche der Epitaxialschicht (12) vor dem Verfahrensschritt des Erhitzens der Einheit, wobei die zweite Mi ke aus einem Material besteht, das ein Durchdringen der vierten Verunreinigung verhindert und eine innerhalb der öffnung (206) der rahmenförmigen Oxydschicht (20 a) liegende öffnung (22 a) aufweist und wobei die öffnung der ersten Maske innerhalb der öffnung der zweiten Maske liegt, wodurch die vierte Verunreinigung in einen begrenzten Oberflächenteil (12 ο) der Basiszone (15) eindiffundiert.
DE19691936224 1968-07-17 1969-07-16 Verfahren zum Herstellen einer integrierten Halbleiterschaltung Expired DE1936224C (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5029868 1968-07-17
JP5029868 1968-07-17

Publications (3)

Publication Number Publication Date
DE1936224A1 DE1936224A1 (de) 1970-02-05
DE1936224B2 true DE1936224B2 (de) 1972-06-22
DE1936224C DE1936224C (de) 1973-01-18

Family

ID=

Also Published As

Publication number Publication date
DE1936224A1 (de) 1970-02-05
GB1226899A (de) 1971-03-31
US3615932A (en) 1971-10-26
FR2013126A1 (de) 1970-03-27

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2823967C2 (de)
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
CH615781A5 (de)
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE2617293A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit wenigstens drei aktiven zonen
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE3022122C2 (de)
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1936224B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE1936224C (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1916969B2 (de) Verfahren zur herstellung eines integrierten widerstandes
DE1297763B (de) Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE3831555A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2049696B2 (de) Halbleiterbauelement und Verfahren zum Herstellen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee