DE1923901A1 - Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten - Google Patents

Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten

Info

Publication number
DE1923901A1
DE1923901A1 DE19691923901 DE1923901A DE1923901A1 DE 1923901 A1 DE1923901 A1 DE 1923901A1 DE 19691923901 DE19691923901 DE 19691923901 DE 1923901 A DE1923901 A DE 1923901A DE 1923901 A1 DE1923901 A1 DE 1923901A1
Authority
DE
Germany
Prior art keywords
gates
bits
gate
security
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691923901
Other languages
English (en)
Inventor
Helmut Haslauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691923901 priority Critical patent/DE1923901A1/de
Publication of DE1923901A1 publication Critical patent/DE1923901A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

  • Verfahren zur Erkennung und Korrektur von Fehlern bei der Übertragung von binären Codeworten Die Erfindung betrifft ein Verfahren zur Erkennung und Korrektur von Fehlern bei der Übertragung von binären Codeworten.
  • Es sind Verfahren zur Erkennung und Korrektur von Fehlern bekannt, bei denen, sobald ein Fehler durch den CodeschlUssel erkannt oder infolge stark gestörter Eingangssignale vermutet wird, ein Befehl zur Wiederholung der Übertragung ausgelöst wird. Bei diesen Verfahren zur Erkennung und Korrektur von Fehlern ist es besonders nachteilig, dass der Datenfluss bei häufigen Störungen infolge der ständigen Wiederholungen stark gehemmt und unter Umständen sogar völlig blockiert werden kann. Ein weiterer Nachteil dieser Verfahren ist es, dass solche Fehler, die vor Abruf der Daten, beispielsweise bei der Speicherung sntstanden sind, Uberhaupt nicht behebbar sind.
  • Die weitere Entwicklung auf diesem Gebiet ftlhrte zu einem Verfahren zur Erkennung und Korrektur von Fehlern, bei dem ein aus vier die eigentlichen Daten enthaltenden Bits und drei zusätzlichen Sicherungsbitß, insgesamt also aus sieben Bits'bestehendes Codewort verwendet wird. Dieses Codewort ermöglicht es, in jeder Phase seiner Verarbeitung Uber drei vierstufige Additionen drei Prdfseichen zu bilden, durch die Uber weitere logische Operationen ein im Codewort entstandenes fehlerhaftes Bit ermittelt und korrigiert werden kann. Dieses Verfahren ist jedoch mit dem Nachteil eines recht hohen elektronischen Aufwandes behaftet und gestattet Uberdies nur die Korrektur eines einzigen Bits in dem aus sieben Bits bestehenden Codewort. Befinden sich mehrere Fehler in ein und demselben Codewort, so ist eine Korrektur des Codewortes nach diesem Verfahren nicht mehr möglich'.
  • Der Erfindung liegt die Aufgabe zugrunde, die obengenannten Nachteile zu vermeiden.Erfindungsgemäss werden zäher bei einem Verfahren entsprechend dem Oberbegriff aus dem zui übertragenden Codewort, dessen Bits in getrennten Zuleitungen anstehen, je zwei Bits bei zweimaliger Beteiligung jedes der insgesamt vorhandenen Bits jedes Codewortes je einem Antivalenzgatter zur Bildung von Sicherungsbits zugeführt, die ein erstes Sicherungswort bilden, das zusammen mit dem Codewort EDertrrgen wird und nach beendeter Übertragung aus dem Ubertragenen Codewort über Antivalenzgatter gleichartig mit dem ersten Sicherungswort gebildete Bits eines zweiten Sicherungswortes, mit den entsprechenden Bits des ersten Sicherungswortes in Kontrollgattern verglichen und beim Auftreten zweier fehlerlitafter Kontrollbits das beiden Bits gemeinsame Bit des Codewortes aber ein zugehöriges Korrekturgatter korrigiert. Dadurch ist erreicht, dass ohne Unterbrechung des Datenflusses Übertragungsfehler erkannt und korrigiert werden. Dabei ist es gleichguitig, an welcher Stelle des Ubertragungsweges die Fehler entstanden sind, sofern dies nur nach der Bildung des ersten Sicherungswortes und vor der Bildung des zweiten Sicherungswortes geschehen ist In zweckmässiger Ausgestaltung der Erfindung konnen in einer Schaltungsanordnung zur Durchführung dieses Verfahrens bei Vorhandensein je einer getrennten Zuleitung je Bit jedes übertragenen Codewortes zur Bildung des Sicherungswortes je zwei der insgesamt vorhandenen Zuleitungen bei zweimaliger Beteiligung jeder Zuleitung mit je einem Antivalenzgatter verbunden sein, die Ausgänge der Antivalenzgatter sowie die Zuleitungen getrennt an Eingängen einer übertragungseinrichtung gef#Uitrt sein, an Ausgängen der Ubertragungseinrichtung weiterführende Zeitungen für die einzelnen Bits der Codeworte sowie weitere Antivalenzgatter gleichartig wie bei den Zuleitungen angeschlossen sein, jeder Ausgang der letztgenannten Antivalenzgatter zusammen mit dem entsprechenden, über die Übertragungseinrichtung gefnilir"ten Ausgang der mit den Zuleitungen verbundenen erstgenannten Antivalenzgatter an je ein Kontrollgatter angeschlossen und die Ausgänge jeweils zweier Kontrollgatter über ein einfaches logisches Gatter mit dem Steuereingang des in der entsprechenden weiterführenden Leitung für das Codewort angeordneten Korrekturgatters verbunden sein. Durch diese Ausgestaltung der Erfindung ist eine verhältnismässig einfache Schaltungsanordnung geschaffen worden, die sich durch sinngemässes Ergänzen an beliebig viele Kanäle. bzw. an Codeworte mit beliebig vielen Bits anpassen lässt.
  • Dabei steigt der elektronische Aufwand im Gegensatz zu anderen Verfahren, bei denen Rechenoperationen zur Erkennung und Korrektur eines Fehlers erforderlich sind, nur linear mit der Anzahl der parallel übertragenen Bits an.
  • In weiterer Ausgestaltung der Erfindung können die die Sicherungszeichen bildenden logischen Gatter, die Kontrollgatter sowie die#Korrekturgatter, als identisch ausgeführte Antivalenzgatter und die einfachen logischen Gatter als Und-Gatter ausgebildet sein. Dadurch kommt die Schaltungsanordnung mit nur zwei verschiedenen Gattertypen aus und wird in ihrem Aufbau besonders einfach, was sich bei der Wartung und hinsichtlich des Preises vorteilhaft bemerkbar macht.
  • In vorteilhafter Weiterbildung der Erfindung kann die Ubertragungseinrichtung einen Speicher mit Ein- und Ausgabe umfassen.
  • Hierdurch lassen sich die Anforderungen, die an die Zuverlässigkeit von Datenspeichern gestellt werden müssen, wesentlich verringern. Insbesondere lassen sich dadurch Magnetbänder sehr viel länger zur Speicherung von Daten verwenden. Die auf alten Magnetbändern verlorengegangene Information kann mit Hilfe dieser Schaltungsanordnung beim Ubertragen auf ein neues Magnetband wieder vervollständigt bzw. richtiggestellt werden.
  • In zweckmässiger Weiterbildung der Erfindung kann die Ubertragungseinrichtung eine Fernilbertragungsstrecke mit Sendestation und Empfangsstation umfassen. Dadurch lassen sich besonders alle einzeln auftretenden Fernübertragungsfehler selbsttätig korrigieren.
  • Der besondere Vorteil dieses Verfahrens zur Erkennung und Korrektur-von Fehlern besteht darin, dass beliebig viele Fehler in einem Codewort oder Sicherungswort enthalten sein können, sofern sie nur nicht in demselben Codewort oder Sicherungswort in unmittelbar benachbarten Kanälen -oder nicht in einem Bit des Codewortes und zusätzlich auch in den unmittelbaren daraus abgeleiteten Bit-des Sicherungswortes gleichzeitig vorkommen.
  • Diese Eigenschaft ermöglicht wiederum eine sehr störunempfindliche Ubertragung von Daten. Sie erweist sich besonders wirkungsvoll bei allen statistisch auftretenden Fehlern, wie Lesefehlern und Fehlern wie sie altersbedingt in Magnetbändern und anderen Datenspeichern auftreten.
  • Weitere Einzelheiten der Erfindung sind. anhand des Ausführungsbeispieles der Figur, die eine schematische Darstellung zeigt, erläutert: In der Figur sind mit 1 bis 10 Zuleitungen und mit 11 bis 20 weiterführende' Leitungen eines Speichers 21 bezeichnet. In den weiterführenden Leitungen 11 bis 15 ist jeweils ein Antivalenzgatter 22 bis 26 geschaltet. Von den Zuleitungen 1 bis 5 des Speichers 21 sind jeweils zwei dieser Zuleitungen bei je zweimaliger Beteiligung mit den beiden Eingängen 27a, 27b bis 31a, 31b je eines Antivalenzgatters 27 bis 31 verbunden. Die Ausgänge 27c bis 31c dieser Antivalenzgatter 27 bis 31 sind mit je einer der Zuleitungen 6 bis 10 des Speichers 21 verbunden. Von den weiterführenden Leitungen 11 bis 15 des Speichers sind in gleicher Weise wie bei dessen Zuleitungen 1 bis 5 jeweils zwei der weiterführenden Leitungen 11 bis 15 mit den beiden Eingängen 32a, 32b bis 36a, 36b weiterer Antivalenzgatter 32 bis 36 verbunden. Die einander entsprechenden Ausgänge 32c bis 36c dieser Antivalenzgatter 32 bis 36 und die ~über den Speicher 21 geführten Ausgänge der Antivalenzgatter 27 bis 31 sind jeweils an die zwei Eingänge 37a, 37b bis 41a, 41b von Antivalenzgattern 37 bis 41 geführt. Die Ausgänge 37c bis 41c jeweils zweier Antivalenzgatter 37 bis 41 sind bei nur zweimaliger Verwendung dieser Antivalenzgatter-Ausgänge an die zwei Eingänge 42a, 42b bis 46a, 46b je eines Und-Gatters 42 bis 46 geführt, deren Ausgänge jeweils an einen Eingang 22a bis 26a der in den entsprechenden weiterführenden Leitungen 11 bis 15 des Speichers 21 geschalteten Antivalenacgatter 22 bis 26 geführt sind.
  • Aus dem Codewort, dessen Bits in parallelen Leitungen anstehen, werden vor und nach seiner Speicherung aus je zwei Leitungen, unter nur zweimaliger Verwendung jeder Leitung über die Antivalenzgatter 27 bis 31 bzw. 32 bis 36 je ein Sicherungswort gebildet. Diese beiden Sicherungsworte werden im Parallelbetrieb Bit für Bit von den vergleichenden Antivalenzgattern 37 bis 41 miteinander verglichen. An den Ausgängen 37c bis 41c dieser vergleichenden Antivaienzgatter liegt bei fehlender Ubereinstimmung der entsprechenden Bits stets ein L an. In den nachfolgend angeschlossenen Und-Gattern 42 bis 46 wird dieses L aber nur weitergeleitet, wenn am Ausgang jeweils beider vergleichender Antivalenzgatter ein L steht, d.h., wenn die Bits der Sicherungsworte in den beiden Eingängen der benachbarten vergleichenden Antivaleflzgatter untereinander nicht Ubereinstimmen. Dies wird aber nur dann der Fall sein, wenn in dem den beiden benachbarten Sicherungsworten gemeinsamen Kanal des Codewortes ein Unterschied bzw. Fehler vor und nach der Speicherung besteht, d.h., wenn bei der Speicherung des Codewortes ein Fehler entstanden ist. In diesem Fall lässt das entsprechende Und-Gatter 42 bis 46 ein L-Zeichen durch, welches das jeweils angeschlossene korrigierende Antivalenzgatter 22 bis 26 zu einer Korrektur bzw. Umkehr des vom Speicher 21 über einen der Kanäle 11 bis 15 abgerufenen Bits des Codewortes veranlasst.
  • Steht dagegen nur am Ausgang eines der vergleichenden Antivalenzgatters 37 bis 41 ein L, so bleibt das ohne Einfluss auf die Korrektur des Codewortes, weil das L über das Und-Gatter nicht weitergeleitet wird. In diesem Fall muss angenommen werden, dass es sich um einen Fehler eines Sicherungszeichens handelt.
  • Im Rahmen des Anmeldungsgegenstandes können auch logische Gatter mit jeweils inversen Funktionen verwendet werden. So können Antivalenzgatter auch durch Äquivalenzgatter und Und-Gatter durch Nand-Gatter ersetzt werden. Es muss dabei gegebenenfalls durch Zwischenschalten von Negationen auf die richtige Polarität der Zeichen geachtet werden.
  • Anstelle-oder zusätzlich zum Speicher können auch andere Übertragungsmittel, wie telephonische, telegraphische oder Fernschreibllbertragungsmittel, eingeschaltet sein. In diesen Fällen wird auch die Zuverlässigkeit der Fernübertragung wesentlich erhöht, Dabei ist es von besonderem Vorteil, dass dieses Verfahren unabhängig von der Codierung der verwendeten Codeworte überall bei der Datenübertragung mit binären Zeichen anwendbar ist.

Claims (5)

Patentansprüche
1. Verfahren zur Erkennung und Korrektur von Fehlern bei der Ubertragung von binären Codeworten, d a d u r c h g e -k e n n z e i c h n e t, dass aus dem zu übertragenden Codewort, dessen Bits in getrennten Zuleitungen (1 bis 5) anstehen,je zwei Bits bei zweimaliger Beteiligung jedes der insgesamt vorhandenen Bits jedes Codewortes je einem Antivalenzgatter (27 bis 31) zur Bildung von Sicherungsbits zugeführt werden, die ein erstes Sicherungswort bilden, das zusammen mit dem Codewort übertragen wird und nach beendeter Übertragung aus dem übertragenen Codewort über Antivalenzgatter (32 bis 36) gleichartig mit dem ersten Sicherungswort gebildete Bits eines zweiten Sicherungswortes, mit den entsprechenden Bits des ersten Sicherungswortes in Kontrollgattern (37 bis 41) verglichen werden und beim Auftreten zweier fehlerhafter Kontrollbits das beiden BitS gemeinsame Bit des Codewortes über ein zugehöriges Korrekturgatter korrigiert wird.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass bei Vorhandensein je einer getrennten Zuleitung (1 bis 5) je Bit jedes übertragenen Codewortes zur Bildung des Sicherungswortes je zwei der insgesamt vorhandenen Zuleitungen bei zweimaliger Beteiligung jeder Zuleitung mit je einem Antivalenzgatter (27 bis 31) verbunden sind, dass die Ausgänge (6 bis 10) der Antivalenzgatter sowie die Zuleitungen (1 bis 5) getrennt an Eingänge einer Ubertragungseinrichtung (21) geführt sind, dass an Ausgängen der Ubertragungseinrichtung weiterführende Leitungen (11 bis 15) für die einzelnen Bits der Codeworte sowie weitere Antivalenzgatter (32 bis 36) gleichartig wie bei den Zuleitungen (1 bis 5) angeschlossen sind, dass jeder Ausgang (32c bis 36c) der letztge,-nannten Antivalenzgatter zusammen mit dem entsprechenden,über die Ubertragungseinrichtung (21) geführten Ausgang der mit den Zuleitungen (1 bis 5) verbundenen erstgenannten Antivalenzgatter (27 bis 31) an je ein Kontrollgatter (37 bis 41) angeschlossen ist und dass die Ausgänge (37c bis 41c) jeweils zweier Kontrollgatter über ein einfaches logisches Gatter (42 bis 46) mit dem Steuereingang (22a bis 26a) des in der entsprechenden weiterführenden Leitung (11 bis 15) für das Codewort angeordneten Korrekturgatters (22 bis 26) verbunden sind.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die die Sicherungszeichen bildenden logischen Gatter (27 bis 36), die Kontrollgatter (37 bis 41) sowie die Korrekturgatter (22 bis 26) als identisch ausgeführte Antivalenzgatter und die einfachen logischen Gatter als Und-Gatter ausgebildet sind.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Ubertragungseinrichtung (21) einen Speicher mit Ein- und Ausgabe umfasst.
5. Schaltungsanordnung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass die Ubertragungseinrichtung (21) eine Fern-Ubertragungsstrecke mit Sendestation und Empfangsstation umfasst.
DE19691923901 1969-05-10 1969-05-10 Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten Pending DE1923901A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691923901 DE1923901A1 (de) 1969-05-10 1969-05-10 Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691923901 DE1923901A1 (de) 1969-05-10 1969-05-10 Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten

Publications (1)

Publication Number Publication Date
DE1923901A1 true DE1923901A1 (de) 1970-11-19

Family

ID=5733813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691923901 Pending DE1923901A1 (de) 1969-05-10 1969-05-10 Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten

Country Status (1)

Country Link
DE (1) DE1923901A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2416591A1 (fr) * 1978-02-01 1979-08-31 Matsushita Electric Ind Co Ltd Enregistreur de signaux acoustiques numeriques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2416591A1 (fr) * 1978-02-01 1979-08-31 Matsushita Electric Ind Co Ltd Enregistreur de signaux acoustiques numeriques

Similar Documents

Publication Publication Date Title
DE2030760C2 (de) Paritätsprüfschaltung für eine Speicherschaltung
DE1249926B (de) Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE3329022A1 (de) Datenspeichereinrichtung
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2608435A1 (de) Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen
DE2749888A1 (de) Einrichtung zur fehlermeldung
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE2837862A1 (de) Vorrichtung zum lesen von gedruckten zeichen
DE1260532B (de) Speicher mit Kenn-Wert-Aufruf
DE1937248A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE2441351A1 (de) Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele
DE1239124B (de) Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register
DE1234054B (de) Byte-Umsetzer
DE3329023A1 (de) Einrichtung zum pruefen logischer schaltwerke
DE1923901A1 (de) Verfahren zur Erkennung und Korrektur von Fehlern bei der UEbertragung von binaeren Codeworten
DE1774652B1 (de) Verfahren und vorrichtung zum fehlergesicherten lesen von magnetbaendern
DE1164714B (de) Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen
AT222919B (de) Verfahren und Schaltungsanordnung zur Überprüfung und Korrektur von aus codierten Zeichen bestehenden Worten und Informationsblöcken
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE1230075B (de) Verfahren zur UEbertragung von Schluesselzeichen
DE1165909B (de) Schaltungsanordnung zur UEberpruefung und Korrektur von aus codierten Zeichen aufgebauten Worten und Bloecken
DE1774832C (de) Verfahren zur Verminderung der durch die Informationsstrome in einem Kernspeicher verursachten Verlustleistung
DE2415505C3 (de) Schaltungsanordnung zur Signalisierung des Endes einer Datenbitfolge
DE2100887B2 (de) Verfahren zur Überwachung des Infor mationsinhalts eines Umlaufspeichers