DE2441351A1 - Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele - Google Patents

Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele

Info

Publication number
DE2441351A1
DE2441351A1 DE2441351A DE2441351A DE2441351A1 DE 2441351 A1 DE2441351 A1 DE 2441351A1 DE 2441351 A DE2441351 A DE 2441351A DE 2441351 A DE2441351 A DE 2441351A DE 2441351 A1 DE2441351 A1 DE 2441351A1
Authority
DE
Germany
Prior art keywords
data lines
circuit
exclusive
outputs
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2441351A
Other languages
English (en)
Other versions
DE2441351C2 (de
Inventor
Jun Allen Madison Johnson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2441351A1 publication Critical patent/DE2441351A1/de
Application granted granted Critical
Publication of DE2441351C2 publication Critical patent/DE2441351C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H03K19/0075—Fail-safe circuits by using two redundant chains
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Description

Böblingen, 23. August 1974 heb-oh
Annielderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: EN 972 078
Schaltungsanordnung zur selbstprüfenden Paritätsprüfung für zwei oder mehr voneinander unabhängige Datenkanäle
Die Erfindung betrifft eine Schaltungsanordnung für eine selbstprüfende Paritätsprüfung für zwei oder mehr voneinander unabhängige Datenkanäle in datenverarbeitenden Anlagen. Mit zunehmender Komplexität der modernen elektronischen datenverarbeitenden Anlagen hat sich auch die Anzahl der darin verwendeten Schaltkreise ungewöhnlich stark erhöht, gleichlaufend mit einer entsprechenden Verringerung der für die Durchführung einer Rechenoperation erforderlichen Zeit. Bei dieser großen Zunahme in cter Gesamtzahl der Schaltkreise in heutigen modernen Rechner— systemen hat selbstverständlich auch die Anzahl der Stellen innerhalb der Datenverarbeitungsanlage, an der ein Fehler auftreten kann, sich ebenfalls vervielfacht. Wenn außerdem ein fehlerhaftes Bauelement Datenfehler erzeugt, dann können eine große Menge Fehler und falscher Berechnungen innerhalb kürzester Zeit vorkommen, bevor das fehlerhafte Bauelement gefunden ist.
Bisher ist schon eine Reihe von Vorschlägen gemacht worden, wie man Fehler in verschiedenen Bereichen einer Datenverarbeitungsanlage oaer eines Rechners feststellen kann. Am meisten verbreitet ist die Paritätsprüfung, bei der ein Extrabit oder mehrere Bits die übertragenen Daten begleiten und dabei anzeigen, ob bei einer bestimmten Datenübertragung der richtige Dateninhalt über-
509813/0993
™" 2 —
24A1351
tragen worden ist, d.h., normalerweise zeigt das Paritätsbit an, ob eine ungerade oder gerade Anzahl von Einsen in der eigentlichen Datenübertragung auftritt. Für eine solche Paritätsprüfung ist es jedoch erforderlich, daß entsprechende Schaltmittel zum Erzeugen der verschiedenen Paritätsbits an den verschiedensten Punkten der Datenübertragung innerhalb der Datenverarbeitungsanlage vorgesehen sind, und es müssen weitere Schaltmittel vorgesehen sein, die diese Parität überprüfen. In der Vergangenheit waren die meisten Paritätsprüfsysteme selbst während der normalen Datenverarbeitung nicht prüfbar. Mit anderen Worten, wenn eine Fehlerprüfeinrichtung ausfällt und damit einen fehlerfreien Zustand anzeigt, wurden nachfolgende Fehler offensichtlich so lange nicht feststellbar sein, bis der Systemfehler durch andere Schaltmittel festgestellt ist.
Dadurch wird aber die Belastung des Kundendienstpersonals, die die Verantwortung für die Instandhaltung und Instandsetzung von datenverarbeitenden Anlagen haben, ständig größer. Zuverlässige Diagnostikschaltungen innerhalb der Datenverarbeitungsanlage sind eine unschätzbare Hilfe sowohl bei der Anzeige eines im System liegenden Fehlers und womöglich auch durch Angabe des genauen Fehlerortes bei fehlerhaften Bauelementen oder Schaltkreisen. Bisher war man der Auffassung, daß man alleine vom Kostenstandpunkt aus nicht in der Lage war, große Mengen von Fehlerprüfschaltungen vorzusehen. Bei den jedoch immer komplizierter werdenden Datenverarbeitungsanlagen und der außerordentlichen Schwierigkeit, qualifiziertes Kundendienstpersonal zu erhalten und auszubilden, wird die Alternative einer zuverlässigen Diagnostikeinrichtung und Schaltung, die selbst in der Anlage eingebaut ist, an Bedeutung gewinnen.
Mit dem Aufkommen integrierter Schaltkreise haben sich natürlich auch die Kosten der einzelnen Schaltkreisblocks bis auf einen Punkt verringert, an dem bisher aus Kostengründen nicht eingebaute Schaltungen für Fehlererkennung und Fehlerbeseitigung nunmehr durchaus interessant werden könnten.
en 972 078 50 9813/09 9 3
Aus der nachfolgenden Beschreibung der Erfindung wird man erkennen können, daß hauptsächlich spezielle Schaltungen für die Fehlererkennung innerhalb der Datenverarbeitungsanlage sowohl bei funktioneilen Schaltungen als auch Prüfschaltungen geschaffen werden sollen. Die Verwendung der bei der Fehlererkennung sich ergebenden Information bildet keinen Teil der vorliegenden Erfindung und wird demgemäß nicht besonders erwähnt. Selbstverständlich ist dem Fachmann klar, daß eine solche Information entweder für eine automatische Instandsetzung benutzbar oder einsetzbar ist, oder aber als Hinweis für das Kundendienstpersonal zur Diagnose und Reparatur dienen kann.
Zum Stand der Technik sei die US-Patentschrift 3 602 886 mit dem Titel "Self-Checking Error Checker for Parity Coded Data", die US-Patentschrift 3 559 167 mit dem Titel "Self-Checking Error Checker for Two-Rail Coded Data" und auf die US-Patentschrift 3 559 168 mit dem Titel "Self-Checking Error Checker for k-Out-Of-n Coded Data" für eine Beschreibung drei im wesentlichen ähnlicher Arten von selbstprüfenden Prüfschaltungen verwiesen. Die selbstprüfenden Fehlerprüfschaltungen, die in diesen Patentschriften offenbart sind, haben gewisse Merkmale gemeinsam, und der Hinweis auf diese Patentschriften kann für ein besseres Verständnis der Prinzipien und der Arbeitsweise dieser Anmeldung nützlich sein.
Bisher bestand eine Fehlerprüfschaltung entweder aus einem einzigen, nicht selbstprüfenden, aus Exklusiv-ODER-Gliedern oder Antivalenzgliedern aufgebauten Baum mit einem einzigen Ausgang, oder aus zwei selbstprüfenden, aus Exklusiv-ODER-Gliedern oder Antivalenzgliedern aufgebauten Bäumen für je einen Datenkanal. Da die Eingangssignale für einen, nur einen einzigen Ausgang aufweisenden, aus Exklusiv-ODER-Gliedern bestehenden Baum normalerweise nur Code-Information ist, ist es nicht möglich, einen solchen Baum voll auszunutzen. Das heißt insbesondere, daß die das am Schluß herauskommende Ausgangssignal liefernde Schaltung während des Normalbetriebs nicht überprüfbar ist. Für diese Selbstprüfung oder Eigenprüfung sind zwei Bäume erforderlich. EN 972 078 50 98 1 3/099 3
Werden aber zwei aus Exklusiv-ODER-Gliedern oder Antivalenz-Gliedern bestehende Bäume für jeden Datenkanal benutzt, wie dies in der US-Patentschrift 3 602 886 beschrieben ist, dann nimmt die Anzahl der zusätzlich erforderlichen Schaltkreise und Ausgänge im Vergleich zu den Schaltkreisen und Ausgängen bei der Verwendung eines üblichen, nur einen Ausgang aufweisenden, aus Exklusiv-ODER-Gliedern bestehenden Baumes rasch mit der Anzahl der voneinander unabhängigen, zu überprüfenden Datenkanäle zu.
Aufgabe der Erfindung ist es somit, die Anzahl der Ausgänge (und Schaltkreise) möglichst klein zu halten bei gleichzeitiger Erhöhung der Anzahl der voneinander unabhängigen Datenkanäle.
Es wurde festgestellt, daß eine Schaltung für eine selbstprüfende Paritätsprüfung für zwei oder mehr voneinander unabhängige Gruppen von paritätscodierten Datenleitungen unter Verwendung von nur zwei/ einen einzigen Ausgang aufweisenden, aus Exclusiv-ODER-Gliedern aufgebauten Bäumen geschaffen werden kann, die mit nichtüberläppenden Gruppen von Eingangsdaten gespeist werden, wobei jede Leitung in einer der beiden Gruppen und mindestens eine Leitung von jeder unabhängigen Datengruppe in jedem Baum enthalten ist. Dies ist insbesondere bei Verwendung von hochintegrierten Schaltungen von Bedeutung, bei denen mehrere Gruppen von Leitungen auf einem einzigen Halbleiterplättchen hergestellt werden können, das nur eine begrenzte Anzahl von Eingangs/Ausgangs-Anschlußstiften aufweist.
Hie bereits erläutert, hat man die Paritätscodierung schon seit langen Jahren zur Feststellung von Funktionsfehlern in Datenkanälen von Datenverarbeitungsanlagen benutzt. Das Verfahren besteht dabei darin, daß ein binäres Element, nämlich das Prüfbit, zu jeder binärcodierten Nachricht oder Wort hinzugefügt wird, so das sein Wert derart eingestellt ist, daß die Parität der Einsen in der Nachricht unverändert bleibt, das heißt, daß die Anzahl der Einsen in allen Nachrichten ungerade oder die Anzahl der Einsen in allen Nachrichten gerade ist. wird der Wert eines einzigen Bits in einer Nachricht geändert, so ändert sich dadurch EN 972 078 5 0 9 813/0993
selbstverständlich auch dessen Parität und ergibt auch eine Änderung der Code-Nachricht, die besonders wichtig in Situationen ist, bei denen die einzelnen Bits einer Nachricht unabhängig erzeugt oder aber durch voneinander unabhängige Kanäle übertragen werden (das heißt, daß solch ein Fehler nur den Status eines einzigen Bits in einer Nachricht beeinflußt). Codes mit ungeradzahliger Parität werden häufiger benutzt als Codes mit geradzahliger Parität wegen der Tendenz, daß bei Fehlern, die für jedes Bit auftreten, das Ergebnis lauter Nullen sind, so daß sich eine geradzahlige Parität ergibt und die damit nur bei ungeradzahliger Parität als Fehler festgestellt werden könnten. Für die nachfolgende Beschreibung wird die Verwendung von Codes mit ungeradzahliger Parität unterstellt, obgleich die Prinzipien der hier zu beschreibenden Prüfschaltungen sich auch auf Codes mit geradzahliger Parität anwenden lassen.
Die selbstprüfenden Fehlerprüfschaltungen gemäß der Erfindung haben drei wesentliche Merkmale:
1.) Das Ausgangssignal der Prüfschaltung unterscheidet zwischen Code-Nachrlchten-Eingangssignalen und Fehler-Nachrichten-Eingangssignalen, das heißt, daß Code-Nachrichten-Elngangssignale eine Gruppe von AusgangsSignalen und Fehler-Nachrichten-Eingangssignale eine vollständig andere Gruppe von Prüfausgangssignalen liefern.
2.) Für jeden gegebenen Ausfall in der Prüfschaltung gibt es, mindestens ein Code-Nachrichten-Eingangssignal, das auf diesen Fehler prüft, das heißt, daß dann, wenn ein solcher . Fehler auftritt und das richtige Code-Signal zugeführt wird, die Prüfschaltung ein Ausgangssignal abgibt, das sich eindeutig von dem Ausgangssignal unterscheidet, das dann abgegeben wird, wenn eine Code-Nachricht an eine korrekt arbeitende Prüfschaltung angelegt wird.
3.) Jedes Eingangssignal eines Datenkanals beeinflußt den Wert jedes Ausgangssignals von der Prüfschaltung in der Weise, daß nicht mehr als zwei Ausgangssignale erforderlich sind,
EN 972 078 509813/099 3
vim die erste und die zweite Bedingung für zwei oder mehr unabhängige Datenkanäle zu erfüllen. Die erste Bedingung stellt sicher, daß die Prüfschaltung zur Feststellung der Anwesenheit von Fehlernachrichten eingesetzt werden kann. Die zweite Bedingung stellt sicher, daß die Prüfschaltung während der normalen Verarbeitung von Code-Nachrichten vollkommen selbstprüfend ist. Die dritte Bedingung reduziert die Anzahl der Schaltkreise und der für die Prüfung der unabhängigen Datenkanäle erforderlichen Ausgänge. Dies ist insbesondere bei hoher Integrationsdichte bei integrierten Schaltkreisen wertvoll, da damit die Anforderungen an die Anzahl der Schaltkreise und der Anschlußstifte zum Aufbau voneinander unabhängiger Datenkanäle verringert werden, die auf dem gleichen Halbleiterplättchen gemeinsam aufgebaut sind. Damit entfallen aber besondere Prüfschaltungen zur überprüfung des richtigen Arbeitens der Prüfschaltung selbst.
Diese drei Bedingungen erfordern, daß die Prüfschaltungen mehr als einen Ausgang haben, es ist jedoch nicht erforderlich, daß mehr als zwei Ausgänge vorgesehen sind, obgleich mehr als ein Datenkanal davon betroffen ist. Wenn nur ein Ausgang vorgesehen wäre, dann würde die erste Bedingung erfordern, daß am Ausgang ein Binärwert, beispielsweise 1 für Code-Nachrichten und der entgegengesetzte Wert 0 für Fehlernachrichten auftritt. Damit ließe sich aber die zweite Bedingung nicht befriedigen, da der Ausgang der Prüfschaltung dadurch ausgefallen sein könnte, daß er,in der 1-Position hängengeblieben ist, und das Anlegen von Code-Nachrichten könnte diesen Fehler niemals feststellen. Es sei darauf verwiesen, daß dieser Fehler auch die Fähigkeit beseitigt, alle zukünftigen Fehler feststellen zu können, somit ist also mehr als ein Ausgang zwingend erforderlich.
Für die Einfachheit der Darstellung soll jede Prüfschaltung, die hier im einzelnen beschrieben wird, nur zwei Ausgänge aufweisen. Diese beiden Ausgänge befriedigen die erste Bedingung durch Annehmen der Zustände "01" oder "10" für eingangsseitig zugeführte Code-Nachrichten und 11OO" oder "11" für eingangsseitig zugeführte
EN 972 078 509813/0993
Fehlernachrichten. Tritt in der Prüfschaltung ein Fehler auf, so wird die zweite Bedingung dadurch erfüllt, daß mindestens eine überprüfung einer Code-Nachricht für diesen Fehler entweder eine "00" oder "11" als Ausgangssignal liefert, wenn ein Fehler auftritt. Die dritte Bedingung ergibt sich aus der Tatsache, daß nur zwei Ausgänge als Ausgänge der Prüfschaltung als Eingang für die Fehlerprüfeinrichtung erforderlich sind und der Wert jedes Ausgangssignals jedes unabhängigen Datenkanals beeinflußt wird, der Eingangssignale an die Prüfschaltung liefert.
Aufgabe der Erfindung ist es also, eine Fehlerprüfschaltung zu schaffen, die von sich aus selbstprüfend ist und die sich zum überprüfen von zwei oder mehr voneinander unabhängigen Gruppen von paritätscodierten Daten eignet. Die Prüfschaltung besteht dabei aus zwei aus Exklusiv-ODER-Gliedern aufgebauten Bäumen, die mit den Datenleitungen jeder Gruppe verbunden sind, wobei die Datenleitungen in jeder Gruppe vorzugsweise in eine gleiche Anzahl einander nicht überlappender Gruppen unterteilt sind, und jeder Baum mit den Datenleitungen einer anderen Gruppe in jedem Satz verbunden ist und die Gruppen einander nicht überlappen.
In der bevorzugten Ausführungsform für zwei voneinander unabhängige Datenkanäle werden zwei solcher Bäume verwendet. Die zweite und letzte Stufe jedes Baumes weist eingangsseitig drei Unterbäume auf. Wenn ein fehlerfreier Code vorhanden, ist und die Prüfschaltung richtig arbeitet, dann sind die Ausgangssignale der beiden Bäume zueinander komplementär.
Es können Schaltkreise benutzt werden, die das logische Äquivalent zu den aus Exklusiv-ODER-Gliedern aufgebauten Bäumen sind.
In einer weiteren Ausführungβform sind zwei oder mehr Zwei-Weg, Drei-Eingänge aufweisende aus Exklusiv-ODER-Gliedern aufgebaute Bäume (sechs Eingänge und zwei Ausgänge) vorgesehen, wobei jeder der aus Exklusiv-ODER-Gliedern aufgebauten Bäume mit den Leitungen einer anderen Gruppe von paritätscodierten Eingangsleitungen jedes Satzes verbunden ist.
EN 972 078 509813/0993
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale sind in den ebenfalls beigefügten Patentansprüchen im einzelnen angegeben.
Dabei zeigt:
Fig. 1 und 2 Blockschaltbilder bevorzugter Ausführungsformen
für zwei und drei voneinander unabhängige Datensätze, jeweils unter Verwendung von zwei Eingänge aufweisenden, aus Exklusiv-ODER-Gliedern aufgebauten Schaltkreisbäumen;
Fig. 3 ein Blockdiagramm eines Exklusiv-ODER-Gliedes
mit drei Eingängen und zwei Ausgängen; und
Fig. 4 ein Blockschaltbild einer weiteren Ausführungsform für zwei voneinander unabhängige Datenkanäle unter Verwendung des Exklusiv-ODER-Gliedes der Fig. 3.
Die bevorzugte Ausführungsform der selbstprüfenden Paritätsprüfschaltung 1 für zwei voneinander unabhängige Datenkanäle X und Y mit je 9-Bit (8 Datenbits und ein Paritätsbit) ist in Fig. 1 gezeigt. Die Paritätsprüfung soll hier auf ungerade Parität erfolgen. Die Paritätsprüfschaltung 1 enthält zwei aus Exklusiv-ODER-Gliedern oder Antivalenzgliedern aufgebaute Bäume mit den Ausgängen AIO und A11. Der erste Baum enthält die Exklusiv-ODER-Glieder 11 bis 18 und eine Inverterstufe 19. Der zweite Baum besteht aus den Exklusiv-ODER-Gliedern 21 bis 28. Die Eingänge X1 bis X3 des Datenkanals X und die Eingänge Y4 bis Y6 und Y7 bis Y9 des Datenkanals Y weisen Zwischenausgänge P1, Q2 und Q3 auf, die wiederum zum Ausgang A10 führen. In gleicher Weise erzeugen die Eingangssignale an den Eingängen X4 bis X6, X7 bis X9 und Y1 bis Y3 Signale an den Zwischenausgängen P2, P3 und Q1, die wiederum dann zum Schluß zu dem Ausgang A11 führen.
en 972 078 50 9 813/0993
Die Ausgänge A10 und AU liefern die Eingangssignale für einen
selbstprüfenden Fehlerprüfer 30 für codierte Daten, vorzugsweise von der in der US-Patentschrift 3 559 167 beschriebenen Art. Die Prüfschaltung 30 bestimmt, ob jedes Eingangssignalpaar richtigerweise bei logisch "10" oder "01" liegt und zeigt eine Fehlerbedingung an, wenn die Eingangssignale 00 oder 11 sind.
Die nachfolgende Tabelle 1 zeigt das Ansprechverhalten der Schaltung mit den aus Exklusiv-ODER-Gliedern bestehenden Unterbäumen 17, 18 für alle möglichen Eingangssignalmuster an den Eingängen X1, X2, X3 zur Erzeugung des Ausgangssignals P1. Entsprechende
aus Exklusiv-ODER-Gliedern bestehende Unterbäume haben die Aus— gangssignale P2, P3, Q1, Q2 und Q3. und sprechen auf ihr eingangsseitig zugeführtes Eingangssignalmuster in gleicher Weise an.
TABELLE 1
Xl X2 X3 Pl
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 0
0 0 1 1
0 1 0 1
1 0 0 1
1 1 1 1
Die Tabelle 2 zeigt das Ansprechverhalten der Schaltung auf alle möglichen Eingangssignalmuster von Pi bis P 3 und Q1 bis Q3 zur
Erzeugung der Ausgangssignale A10 und ΑΪ1. Die Tabelle ist in
den richtigen Code-Raum und den Fehlercode-Raum unterteilt. Man sieht, daß P1 bis P3 und Q1 bis Q3 immer eine ungeradzahlige
.Anzahl von logischen Zuständen aufweisen sollten/ wenn sie fehlerfreie Ausgangssignalzustände O1 oder 10 bei ATO und A11 er- .
EN 972 078
509813/0993
zeugen sollen. Ein Fehlercode erzeugt Ausgangssignale 00 oder 11. Ein X in der Tabelle ist ein ambivalenter Wert, das heißt, der Wert kann entweder logisch 0 oder logisch 1 sein.
TABELLE 2
I
Pl P2 P3 Ql Q2 Q3 		0 0 10 0 1
0 0 10 10
0 0 110 0
0 0 1111
0 10 0 0 1
0 10 0 10
0 10 10 0
0 10 111
10 0 0 0 1
10 0 0 10
10 0 10 0
10 0 111
1110 0 1
1110 10
11110 0
111111 		AlO All
CODE
BEREICH 		0 0 0 0 X X
0 0 0 1 X X
0 1 1 0 X X
0I]IXX
1 0 1 0 X X
1 0 1 1 X X
1 1 0 0 · X X
1 1 0 1 X X 		0 I
0 1
1 0
1 0
0 1
0 1
1 0
1 0
1 0
1 0
0 1
0 1
1 0
1 0
0 1
0 1
FEHLER
CODE
Ih- 		0 0
1 1
0 0
1 I
1 1
0 0
1 1
0 0
EN 972 078
509813/0993
Die Tabelle 3 zeigt das Ansprechverhalten der Fehlerprüfschaltung 1 auf alle möglichen Eingangssignalmuster. Diese Tabelle ist ebenfalls unterteilt in den richtigen Code-Bereich und den Fehlercodebereich. Beispielsweise kann das Ansprechverhalten oder das Signal 00100101 für P1., P2, P3, QT, Q2, Q3, A10, A11 für die erste Gruppe durch 4 Eingangssignalkombinationen erzeugt werden. Die erste EingangsSignalkombination X1 bis X9, Y1 bis Y9 ist 000,000,001,000,000,001; die zweite 000,011,001,000,000,001; die dritte 000,101,001,000,000,001 usw.
TABELLE 3
CODEBEREICH(16 x 4)
1-3
4-6
7-9
P
1-3
001
Q
1-3 001
A 10 1
0 I
001
010
001
100
0 1
1. 0
001
111
1 0
EN 972 078
509813/0993
TABELLE 3 - Fortsetzung
oofj [ooi oiol loio
EN 972 078
509813/0993
'I1AbLLLL 3 - Forts.
FEHLER CODE (32 χ 4 )
000 000 000 000 000 001
Oil Oil cu_ Oil 010
101 101 idi 101 101 100
110 110 110 110 110 111
000
001
LN 972 ü78
509813/0993
TABLi-LE 3 - Forts.
LN 972 078
509813/0993
T/vBLLLL 3 - Fortsetzung
EN 972 07B
509813/0993
TABELLE 3 X rP) mit - Forts. 1-3 Y 7-9 P Q 10 ixe Fehlercodes durch Vertauschen erhält man die restlichen A 11 t von
4-6 001 4-6 001 1-3 1-3 0 , dann von Fehlercodes. 0 •
1-3 001 7-9 010 001 010 110 111 χ 4 Kombinationen
001 010 000 100 010 100
010 100 011 111 100 111
100 111 101 111
111 . Wiederholt 110
(X . man <
16 (Y,Q)
Selbstverständlxch kann eine gleichartige Anordnung für Datenkanäle mit geradzahliger Parität unter Verwendung der erfindungsgemäßen Lehre zu technischem Handeln aufgebaut werden.
Obgleich die Eingangssignale und die Eingänge X1 bis X9 und Y1 bis Y9 in tier bevorzugten Ausführungsform jeweils in drei gleichgroße Gruppen unterteilt sind, so ist doch klar, daß jede beliebige Gruppierung gewählt werden kann, solange mindestens ein Eingangssignal von jedem Datenkanal X und Y jedem der aus Exklusiv-ODER-Gliedern bestehenden Bäume zugeführt wird, so daß jeaer Datenkanal X und Y beide Ausgänge A1O und A11 beeinflußt. L>ie Anzahl der erforderlichen Schaltkreise und die gesamtzulässige oder annehmbare Verzögerung wird dabei für die Auswahl bestimmend sein.
Jeder aus Exklusiv-ODER-Gliedern bestehende Baum wird während des Normalbetriebs voll ausgenützt und wird dadurch durch die verschiedenen Code-Kachrichten-Kombinationen vollständig geprüft.
2 zeigt eine bevorzugte Ausführungsform einer selbstprüfenden Paritätsprüfschaltung 40 für drei voneinander Unabhängige Daten kanäle X, Y, Z, die jeweils aus vier Datenbits und einem Paritätsbit bestehen. Die Eingangssignale an den Eingängen X1, Y4, Y5,
en 972 078 509813/099 3
Z 2 und Z 3 werden einem aus Exklusiv-ODER-Gliedern bestehenden Baum mit den Exklusiv-ODER-Gliedern 41 bis 44 zugeführt, die am Ausgang A1O ein Ausgangssignal liefern. Die Eingangssignale an den Eingängen X2 bis X5, Y1 bis Y3, Z1, Z4 und Z5 werden dem anderen aus Exklusiv-ODER-Gliedern bestehenden Baum mit den Exklusiv-üDER-Gliedern 45 bis 53 zugeführt und liefern ein Ausgangssignal am Ausgang A11. Zwischenausgangssignal P1 wird durch das Eingangssignal am Eingang X1 erzeugt; P2 durch X2, X3 über XO 48; P3 durch X4, X5 über XO 51; Q1 durch Y1; Q2 durch Y2, Y3 über XO 53; Q3 durch Y4, Y5 über XO 43, RT durch Z1; R2 durch Z2, Z3 über XO 44; und R3 durch Z4, Z5 über XO 49. Dabei wird Paritätsprüfung auf ungerade Parität angenommen.
Die Tabelle 4 zeigt das Ansprechverhalten der Schaltung für die Paritätsprüfung 40 in Fig. 2 auf alle möglichen richtigen Code-Muster von P1 bis P3, Q1 bis Q3 und R1 bis R3 zur Erzeugung rich tiger Code-Ausgangssignale 01 und 10 an den Ausgängen A10 und A11.
TABELLE 4
CORE UKKhICIl
IU P2 Γ3 Ol Q2 Q3 Rl R2 R3 AlO All
0 O 1 0 0 1 0 0 1 1 0
0 O 1 η 0 1 0 1 0 0 1
0 O I 0 0 1 1 0 0 1 0
0 O 1 0 0 1 1 1 1 0 1
0 O 1 0 1 0 0 . 0 ] 0 1
0 O 1 0 1 0 0 1 0 1 0
0 O I 0 1 0 1 0 0 0 1
0 O 1 0 1 0 I 1 1 1 0
0 O 1 1 0 0 0 0 1 0 1
0 O 1 1 0 0 0 1 0 1 0
0 O 1 1 0 0 ■ ι 0 0 0 1
O X 1 0 0 1 1 1 1 0
O O 1 1 I 1 0 0 1 1 0
O O 1 1 1 1 0 1 0 0 1
O I) 1 1 1 1 1 0 0 1 0
O O 1 1 1 1 1 1 1 0 1
EN 972 078
509813/0993
TAbLLLL 4 - Forts.
Pl Ρ2 Ρ3 Ql Q2 Q3 Rl R2 R3 AlO All
0 1 0 0 0 1 0 0 1 1 0
0 1 0 0 Ό ■Η 0 ιΗ 0 0 1
0 1 0 0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 1 1 0 1
0 1 0 0 ■1 0 0 0 1 0 1
0 1 0 0 1 0 0 1 0 1 0
0 1 0 0 1 0 1 0 0 0 1
0 1 0 0 1 0 1 1 1 1 0
0 1 0 1 0 0 0 0 1 0 1
0 1 0 1 0 0 0 1 0 1 0
0 1 0 1 0 0 1 0 0 0 1
0 1 0 1 0 0 1 1 1 1 0
0 1 0 1 1 1 0 0 1 1 0
CODE 0 1 0 1 1 1 0 1 0 ό 1
BEREICH 0 1 0 1 1 ι 1 0 0 1 0
0 1 0 1 1 1 1 1 1 0 1
0 0 0 0 1 0 0 1 0
1 0 0 0 0 1 0 1 0 1 0
1 0 0 0 0 1 1 0 0 0 1
1 0 0 0 0 1 1 1 1 1 0
1 0 0 0 1 0 0 0 1 1 0
1 0 0 0 1 0 0 1 0 0 1
1 0 0 0 1 0 1 0 0 1 0
1 0 0 0 1 0 1 1 1 0 1
1 0 ρ 1 0 0 0 0 1 1 0
1 i 0 "ι 0 0 0 1 0 0 1
1 0 0 1 Q 0 1 0 0 1 0
1 0 0 1 0 0 1 1 1 0 1
1 0 0 1 1 1 0 0 1 0 1
EN 972 078
509813/0993
TAbELLE 4 - Forts.
Pl Fehler Code Pl, P2 P3 Ql Q2 Q3 1 Rl R2 R3 AlO All
1 0 0 1 1 1 0 1 0 1 O
1 0 0 1 "l 1 1 0 0 O 1
1 0 0 1. 1 1 1 1 1 1 O
1 1 1 0 0 1 0 0 1 O 1
β 1 1 1 0 0 1 0 1 0 1 ,0
1 1 1 0 0 1 1 0 0 O 1
1 1 1 0 0 0 1 1 1 1 O
1 1 1 0 1 0 0 0 1 1 O
CODE 1 1 1 0 1 0 0 1 0 O 1
BEREICH 1 1 1 0 1 0 1 0 0 1 O
1 1 1 0 1 0 1 1 1 O 1
1 1 1 1 0 0 0 0 1 1 O
1 1 1 1 ό 0 0 1 0 O 1
1 1 1 1 0 0 1 0 0 1 O
1 1 1 1 0 1 1 1 1 O 1
,1 1 1 1 1 1
1
1		 0 0 1 O 1
. 1 1 1 1 .1 , < 0
η		 1
η 		MOO 1
η 		O
1
O
1 1 1 1 1 X
1		 U
1		 U
1		 , R2f R3 =
P2, P3 XO R Ql 22, Q3 XOR Rl -
Oil
101
110
Kh.972 078
509813/0 993
Selbstverständlich können auch andere Gruppierungen von X1 bis X5, Y1 bis Y5 und Z1 bis Z 5 für den Aufbau der zwei aus Exklusiv-ODER-Gliedern aufgebauten Bäume mit den Ausgängen A10 und A11 gewählt werden. Dabei ist es erforderlich, daß mindestens ein Eingang von jedem Datenkanal X, Y und Z mit jedem XO Baum gekoppelt ist, so daß beide Ausgänge A10 und A11 beeinflußt werden.
Fig. 3 zeigt eine Schaltung für ein Drei-Weg-Exklusiv-ODER-Glied 59 für über zwei Leitungen ankommende Daten mit drei UND-Inverter-Gliedern 60 bis 63, deren Ausgangssignale einer ODER-Verknüpfung unterzogen und anschließend einer Inverterstufe 64 zugeleitet werden. Komplementäre Ausgangssignale P und P werden durch komplementäre Eingangssignale A, Ä, B, B und C, C erzeugt. Eine ungeradzahlige Anzahl von logischen Eins-Werten (A, B, C) erzeugt eine wahre logische 1 als Ausgangssignal (z.B. P = 1). Obgleich die Schaltung 59 tatsächlich sechs Eingänge aufweist, wird sie doch oft als Drei-Weg-Exklusiv-ODER-Schaltung bezeichnet, da die wahren und komplementären Werte der drei Variablen die Eingangssignale bilden. Der Ausdruck "Drei-Weg-Exklusiv-ODER-Glied", der in den Ansprüchen verwendet wird, bezieht sich auf diese Schaltung 59 und deren Äquivalente.
Fig. 4 zeigt eine bevorzugte Ausführungsform einer Prüfschaltung für die Datenkanäle X und Y der Fig. 1, wobei über zwei Leitungen (wahr und komplementär für jedes Bit) ankommende Daten benutzt werden. Jeder der logischen Schaltkreise 59a bis 59h ist genauso aufgebaut wie der logische Schaltkreis 59 in Fig. 3. Der Ausgang A10 ist der komplementäre Ausgang der Schaltung 59g, während der Ausgang A11 der wahre Ausgang der Schaltung 59h ist.
Die Schaltkreise 59a, 59b und 59f liefern Zwischenausgangssignale aa den Ausgängen P1, FT, P2, P2~ und P6, P6, die die Ausgänge des Schaltkreises 59g bilden. Die Schaltkreise 59c, 59d und 59e liefern Swischenausgangssignale an den Ausgängen P3, P3, P4, P~4, P5, f>B~, die wiederum die Eingangs signale für den Schaltkreis 59h darstellen. Ein richtiger Code und fehlerfreies Arbeiten der
EN 972 078 509813/0 99 3
Schaltung hat logische Signale von 01 oder TO an den Ausgängen A10 und A11 zur Folge. Ein fehlerhafter Code oder eine fehlerhafte Schaltung bewirkt, daß an den Ausgängen AIO und A11 die Signale 00 oder 11 auftreten.
EN 972 078 509813/0993

Claims (6)

  1. PATENTANSPRÜCHE
    Selbstprüfende Fehlerprüfschaltung für voneinander unabhängige, paritätscodierte binäre Daten, die jeweils auf einer Anzahl einander nicht überlappender Gruppen von Datenleitungen auftreten, gekennzeichnet durch ein Paar aus Exklusiv-ODER-Gliedern bestehender Bäume (z.B. 11-18, 19; 21-28) mit nur je einem Ausgang (A11, A1O), deren Eingänge (Χ±, Y^) selektiv mit den Datenleitungen der verschiedenen Datengruppen verbunden sind und durch eine an den Ausgängen (A11, A1O) angeschlossene Fehlererkennungsschaltung (30) .
  2. 2. Fehlerprüfschaltung zum Prüfen von zwei Gruppen zu je neun Datenleitungen, dadurch gekennzeichnet, daß jede Leitungsgruppe (X., Y.) in drei voneinander getrennte, sich nicht überlappende Untergruppen (X1-X3, X4-X6, X7-X9; Y1-Y3, Y4-Y6, Y7-Y9) unterteilt ist, daß einer der aus logischen Schaltgliedern bestehenden Bäume mit einer der Untergruppen der einen Gruppe von Datenleitungen (X.) und mit zwei Untergruppen von Datenleitungen der anderen Gruppe (Y.) verbunden ist, und daß der andere Baum mit den beiden anderen Untergruppen der ersten Gruppe von Datenleitungen (X.) und der anderen Untergruppe der zweiten Gruppe (Y.) von Datenleitungen verbunden ist.
  3. 3. Prüfschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die aus logischen Schaltgliedern aufgebauten Bäume aus Drei-Weg-Exklusiv-ODER-Gliedern (59) bestehen, die aus UND-Inverter-Gliedern (60-63) und einer Inverterstufe (64) aufgebaut sind.
  4. 4. Prüfschaltung zum Prüfen von drei Gruppen von Datenleitungen, dadurch gekennzeichnet, daß jede Gruppe von Datenleitungen in jeweils drei einander nicht überlappende Untergruppen unterteilt ist, daß einer der logischen Bäume
    EN 972 O78 509 8.13/0993
    mit je einer Untergruppe einer jeden Gruppe von Datenleitungen verbunden, ist, und daß der andere Baum mit den je- , weils verbleibenden zwei Untergruppen der drei Gruppen von Datenleitungen verbunden ist.
  5. 5. Prüfschaltung zum Prüfen von paritatscodierten, binären Daten, deren Bits jeweils in wahrer und komplementärer Form vorliegen und auf zwei voneinander unabhängigen Gruppen von Datenleitungen auftreten, welche jeweils in drei gleiche nicht überlappende Untergruppen unterteilt sind, dadurch gekennzeichnet, daß an jeder Untergruppe von Datenleitungen (z.B. X1f X2, X3, XT, X2, X3 etc.) ein als Drei-Weg-Exklusiv-ODER-Glied (59a etc.) aufgebauter logischer Schaltkreis angeschlossen ist, an dessen Ausgängen zwei zueinander komplementäre Signale (P1, PT bis P6, P6) auftreten, daß ferner an diesen Ausgängen zwei weitere Drei-Weg-Exklusiv-ODER-Glieder (59g, 59h) In der Weise angeschlossen sind, daß die Ausgänge (P1, PT, P2, P2) von zwei Untergruppen der ersten Gruppe und die Ausgänge (P6f P6) einer Untergruppe (Y7, Ϋ7, Y8, Ϋ8, Y9, Ϋ9) der zweiten Gruppe mit dem ersten der beiden Exklusiv-ODER-Glieder (59g) und die Ausgänge (P3, P3) einer Untergruppe (X7, X7, X8, X8, X9, X9) sowie die Ausgänge (P4, P4", P5, p!>) der beiden anderen Untergruppen der zweiten Gruppe mit dem zweiten dieser beiden Exklusiv-ODER-Glieder (59h) verbunden sind, und daß ein Ausgang (A10, A11) jedes der beiden Exklusiv-ODER-Glieder (59g, 59) mit einer Fehlererkennungsschaltung (30) verbunden sind.
  6. 6. Prüfschaltung nach Anspruch 5, dadurch gekennzeichnet, daß
    die gesamte Schaltung als integrierte Schaltung auf einem einzigen Halbleiterplättchen aufgebaut ist, und daß die gesamte Prüfschaltung nur zwei Ausgangsstifte aufweist, an denen die Fehlererkennungsschaltung anschließbar ist.
    078 509813/0993
DE2441351A 1973-09-24 1974-08-29 Selbstprüfende Fehlerprüfschaltung Expired DE2441351C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00400451A US3825894A (en) 1973-09-24 1973-09-24 Self-checking parity checker for two or more independent parity coded data paths

Publications (2)

Publication Number Publication Date
DE2441351A1 true DE2441351A1 (de) 1975-03-27
DE2441351C2 DE2441351C2 (de) 1982-11-25

Family

ID=23583670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441351A Expired DE2441351C2 (de) 1973-09-24 1974-08-29 Selbstprüfende Fehlerprüfschaltung

Country Status (6)

Country Link
US (1) US3825894A (de)
JP (1) JPS531176B2 (de)
DE (1) DE2441351C2 (de)
FR (1) FR2257952B1 (de)
GB (1) GB1437066A (de)
IT (1) IT1022100B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886520A (en) * 1974-04-03 1975-05-27 Sperry Rand Corp Checking circuit for a 1-out-of-n decoder
US3891969A (en) * 1974-09-03 1975-06-24 Sperry Rand Corp Syndrome logic checker for an error correcting code decoder
US4091449A (en) * 1976-01-27 1978-05-23 Hobart Corporation Computing scale system
US4698814A (en) * 1984-02-06 1987-10-06 U.S. Philips Corporation Arrangement for checking the parity of parity-bits containing bit groups
NL8400358A (nl) * 1984-02-06 1985-09-02 Philips Nv Inrichting voor de pariteitsbewaking van pariteitsbits bevattende bitgroepen.
US4638482A (en) * 1984-12-24 1987-01-20 International Business Machines Corporation Random logic error detecting system for differential logic networks
GB2179179B (en) * 1985-08-12 1989-10-18 British Gas Corp Improvements in or relating to burner control systems
JPH01201736A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp マイクロコンピュータ
US4873685A (en) * 1988-05-04 1989-10-10 Rockwell International Corporation Self-checking voting logic for fault tolerant computing applications
US5179561A (en) * 1988-08-16 1993-01-12 Ntt Data Communications Systems Corporation Totally self-checking checker
US7103832B2 (en) * 2003-12-04 2006-09-05 International Business Machines Corporation Scalable cyclic redundancy check circuit
US9646105B2 (en) * 2012-11-08 2017-05-09 Texas Instruments Incorporated Reduced complexity hashing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634662A (en) * 1968-07-12 1972-01-11 Houdaille Industries Inc Numerical control system and method
US3602886A (en) * 1968-07-25 1971-08-31 Ibm Self-checking error checker for parity coded data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Also Published As

Publication number Publication date
DE2441351C2 (de) 1982-11-25
US3825894A (en) 1974-07-23
FR2257952B1 (de) 1976-10-22
JPS531176B2 (de) 1978-01-17
FR2257952A1 (de) 1975-08-08
IT1022100B (it) 1978-03-20
JPS5119950A (de) 1976-02-17
GB1437066A (en) 1976-05-26

Similar Documents

Publication Publication Date Title
DE2132565C3 (de) Umsetzer
DE3709032C2 (de)
DE3111447A1 (de) Anzeigeschaltung fuer speicherschreibfehler
DE2724409A1 (de) Datenverarbeitungssystem
DE2441351A1 (de) Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele
DE2720863A1 (de) Logisches schaltnetzwerk
DE1937249C3 (de) Selbstprüf ende Fehlererkennungsschaltung
EP0325318B1 (de) Vermittlungsanlage
DE2749888A1 (de) Einrichtung zur fehlermeldung
DE2029874B2 (de) Überwachungsschaltung
DE2131787C3 (de) Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen
DE1937248A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE102004046618A1 (de) Schaltungsanordnung zum Analog/Digital-Wandeln
DE2235802C2 (de) Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE2104132A1 (de) Anordnung zur Fehlererkennung und Fehlerkorrektur
DE3329023A1 (de) Einrichtung zum pruefen logischer schaltwerke
DE4233271C2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE3843564A1 (de) Verfahren zur ueberpruefung von verbindungs- und/oder schalteinrichtungen und/oder -leitungen
DE3422287A1 (de) Pruefanordnung fuer digitalschaltungen
DE2023117B2 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
DE2025916C3 (de) Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige
EP1394559A1 (de) Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten
DE2327352A1 (de) Selbsttestende pruefschaltung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee