DE2327352A1 - Selbsttestende pruefschaltung - Google Patents
Selbsttestende pruefschaltungInfo
- Publication number
- DE2327352A1 DE2327352A1 DE2327352A DE2327352A DE2327352A1 DE 2327352 A1 DE2327352 A1 DE 2327352A1 DE 2327352 A DE2327352 A DE 2327352A DE 2327352 A DE2327352 A DE 2327352A DE 2327352 A1 DE2327352 A1 DE 2327352A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- value
- input
- gates
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 20
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000004883 computer application Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
Description
Böblingen, den 24. Mai 1973
Anmelderin: International'Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: YO 971 086
Die Erfindung bezieht sich auf eine selbsttestende Schaltung zur Prüfung, ob von η binären Eingangsvariablen mindestens i und
höchstens k den Wert 1 besitzen.
Es ist bekannt, die in elektronischen Rechenanlagen verwendeten Vergleichs- und booleschen Schaltungen dazu zu benutzen, um zwei
verschiedene Arten von Funktionen zu realisieren, nämlich die Gleichheitsfunktion (=) und die Funktion "größer oder gleich (>)"
oder umgekehrt die Funktion ."kleiner oder gleich (<_)". Die booleschen
Funktionen, zur Implementierung der Funktion "größer oder gleich {>)" werden Schwellwertfunktionen genannt. Ein Schalter
für Computeranwendungen kann von der mathematischen Analyse her als Eingabe/Ausgabe Daten benutzen, die genau genug sind, um
Funktionen zu steuern, die als Eingabe Meßergebnisse benutzen, die ungenau sind und dazu tendieren, innerhalb eines wohldefinierten
Bereiches zu liegen, z.B. größer oder gleich A, aber kleiner oder gleich B. Diese Verwendung kann gemessen werden durch
die Benutzung von Schwellwertfunktionen. Insbesondere sind diese Faktoren wichtig bei der Erkennung von richtigen anstelle von
falschen Mustern. Es ist offensichtlich, daß Fehler in einer \ Schwellwertschaltung, die bei der Mustererkennung verwendet wird,
die Erkennung ungültig machen.
309882/1021
Wenn zur Steuerung Computer verwendet werden, wird ihre Zuverlässigkeit
in zunehmendem Maße wichtig, insbesondere bei Realzeitanwendungen.
Daher müssen die Eingabe- und Meßschaltungen geprüft werden. Außerdem überwachen solche Computer ihre eigene Konfiguration
und Zuverlässigkeit. Bei dieser überwachung ist die Verwendung von Schwellwertfunktionen ein sehr wichtiges Merkmal. Die
Entwicklung von solchen Schalt- und Steuerverfahren ist Gegenstand ausgiebiger Untersuchungen gewesen. In diesem Zusammenhang wird
auf das US-Patent 3 665 418 verwiesen. Eine wichtige Forderung für Schwellwertschaltungen besteht darin, daß sie selbst auch
prüfbar sein sollten. Eine andere wichtige Anwendung für Schwellwertschaltungen stellt die Schwellwertdecodierung von Informations
codes dar. ^
Bisher ist angenommen worden, daß die Schwellwertschaltungen bei
den vorher genannten Anwendungsfällen eine geringere Fehlerwahrscheinlichkeit
aufwiesen als der Rest des Systems. Daher ist angenommen worden, daß die Schwellwertschaltungen nicht überprüft
zu werden brauchten und den "harten Kern" eines Systems bildeten, d.h., den Teil, der ordnungsgemäß arbeiten mußte, um eine richtige
Arbeitsweise des ganzen Systems zu gewährleisten. Jedoch ist diese
Annahme mit dem gegenwärtigen Aufkommen von sehr zuverlässigen Systemen nicht länger haltbar. Daher liegt der Erfindung die Aufgabe
zugrunde, eine selbsttestende Prüfschaltung anzugeben, die in der Lage ist, Fehler in den Schwellwertschaltungen eines Computersystems
eines Zeichenerkennungssystems, eines Decodiersystems
oder eines ähnlichen elektronischen Überwachungssystems zu erkennen.
Die genannte Aufgabe wird gelöst durch eine selbsttestende Schaltung
der eingangs genannten Art, die dadurch gekennzeichnet ist, daß eine erste Schaltung vorgesehen ist, die entsprechend der
booleschen Gleichung
(ci,n'di,n) = (in-ei,n~l (al 'a2 ' ' * * '4W 'an ei-l ,n-1 (al 'a2 ' · · · 'an
YO971O86 309882/1021
aufgebaut ist, bei der die linke Seite das Wertepaar (0,1) oder
(1,0) annimmt, wenn mindestens k der η Eingangsvariablen den Wert
1 aufweisen, während die linke Seite der Gleichung bei Nichterfüllung der genannten Bedingung das Wertepaar (0,0) annimmt,
daß c. das Ergebnis einer ODER-Verknüpfung darstellt, das
ι fn .
durch Verknüpfen der Ausgangssignale von (.) UND-Gliedern (133
bis 143) erhalten wird, deren jedem i der η Eingangsvariablen a.,,...,a zugeführt
werden, .
daß für die ODER-Funktion c. die Gleichung gilt:
ι ,n
c. „ = a a. ao...a. ν a. a. a„...a. , a... ν...ν ä* a^ .,..a„ n
ι,η nl2 ι η 1 2 i-l l+l η n-i n-1
und für die Funktion d. die boolesche Gleichung gilt:
ι ,n
d. = a a ao...a. . ν a a, ao...a. -a. v. . .v a„ a„ ·,.,. ..a„ i,n
η l 2. l-i η l ζ χ—2. χ η n-1+l η-1
daß eine zweite Schaltung vorgesehen ist, die entsprechend der booleschen Gleichung
(g, ,h, ) = (ä" ν f , , (a. ,... ,a .), a ν f . , ,(a, ,...a ,)
yk,n' k,n η n~k,n-l 1' ' n-1 ' η n-k-l,n-l 1' n-1
aufgebaut ist, in der f, eine Funktion ist, die den Wert 0 an-
nimmt, wenn mindestens k der η Eingangsvariablen a1,...,a den
Wert 0 aufweisen und für die die Gleichung gilt:
fk,n = (al v a2 V...V ak) U1 ν a2 ν...3]ς_1 ν ak+1) ... (an„k+1,... ,an) ,
daß die zweite Schaltung (F1) ODER-Glieder aufweist, deren jedes k
der Eingangsvariablen verknüpft, daß die Ausgänge aller ODER-Glieder
an ein UND-Glied angeschlossen sind und daß eine UND-Schaltung vorgesehen ist, die die Ausgangssignale der ersten und zweiten
Schaltung empfängt und ein selbsttestendes Ausgangssignalpaar liefert. ■
YO 971 086 30988 2/ 1021
Im folgenden wird die Erfindung durch die Beschreibung bevorzugter
Ausführungsbeispiele in Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:
Fig. 1 eine Darstellung eines bevorzugten Ausführungs
beispiels einer selbsttestenden Schaltung nach der Erfindung, die prüft, ob von vier Eingangsvariablen
zwei oder mehr den Wert 1 besitzen,
Fig. 2 eine Tabelle, welche die Werte auf den Ausgangs-
leitungen für verschiedene Werte auf den Eingangsleitungen der Schaltungen nach Fig. 1 wiedergibt,
Fig. 3 · eine Tabelle, welche die erkennbaren Fehler für
jeden möglichen Satz von Eingangssignalen zeigt, die im normalen Betrieb der Schaltung nach Fig.
zugeführt werden,
Fig. 4 das Schaltbild einer selbsttestenden Schaltung
nach der Erfindung, die prüft, ob drei oder weniger von vier Eingangssignalen den Wert 1 besitzen,
Fig. 5 eine Tabelle, die die Werte auf den Ausgangsleitungen für verschiedene Werte auf den Eingangsleitungen der Schaltung nach Fig. 4 zeigt,
Fig. 6 eine Tabelle, die die Fehler angibt, die für
jeden möglichen Satz von Eingangssignalen erkannt werden könnenf der im Normalbetrieb am Eingang
der Schaltung nach Fig. 4 erscheinen kann,
Fig. 7 das Blockschaltbild einer Schaltung, die prüft,
ob von η Eingangssignalen mindestens i und höchstens j den Wert 1 besitzen.
YO 971 086 309882/1021
Fig. 8 das genauere Schaltbild der in Fig. 7 als Block
dargestellten Schaltung, die prüft, ob von vier Eingangssignalen mindestens zwei und höchstens
drei den Wert 1 besitzen, und
Fig. 9 eine Tabelle, die die Fehler angibt, die für
jeden möglichen Satz von Eingangssignalen erkannt v/erden können, der im Normalbetrieb am Eingang
der Schaltung nach Fig. 8 erscheinen kann.
Die im folgenden beschriebene Erfindung ist eine verallgemeinerte Schaltung, die prüft, ob von η Eingangsvariablen k oder mehr den
Wert 1 besitzen. Die Schaltung weist die Ausgangssignale (1, 0)
und (0, 1) auf, wenn die Bedingung "größer oder gleich k" erfüllt
ist und sie erzeugt die Ausgangssignale (0, 0), wenn das nicht der
Fall ist. Die Schaltung ist selbsttestend, d.h. jede Leitung außer den Haupteingangsleitungen wird im Normalbetrieb getestet.
Für die Betrachtung der der Erfindung zugrundeliegenden Theorie
soll c, (a ,a_,..., a ) die Funktion mit dem Schwellwert k be-
K,η ί δ η
zeichnen, d.h. die Funktion besitzt den Wert 1, wenn von den η
Eingangsvariablen a , a2,..., a mindestens k den Wert 1 besitzen.
Es soll (c, ,d, ) die zwei Ausgangssignale liefernde Funktion
je / η je ρ ti
mit dem Schwellwert k bezeichnen, d.h. (c, ,d. ) = (0,1) oder
JC f Ix JC f XX
(1,0), wenn von den η Eingangsvariablen k oder mehr den Wert 1
besitzen, andernfalls besitzt die Funktion den Wert (0,0). Eine Implementierung dieser Funktion erfolgt aufgrund der folgenden
Gleichung:
Diese Implementierung folgt aus der Tatsache, daß k von η Eingangs
yariablen a ,a ,..., a den Wert 1 besitzen, wenn entweder a =
und k oder mehr von n-1 der Eingangsvariablen a.,a~,..., a . den
t ζ n—i
Wert 1 besitzen oder a =1 und k-1 oder mehr von n-1 Eingangsvariablen a ,a„,..., a den Wert 1 besitzen. Da die Funktion c,
X £*
Γ1*"* X _ JC ψ Ii
YO 97! 086 309882/1021
implementiert v/erden kann als eine ODER-Verknüpfung der Ausgangssignale
von (£) UND-Gliedern, von denen jedes eine UND-Verknüpfung von genau k der η Eingangs variablen vornimmt, können die Funkti
c, und d, folgendermaßen implementiert werden:
Jc ψ Ii ic / η
UND-Verknüpfungen von k Variablen aus den n-1 Variablen a ,a_,...,a
J- £
n—1
°k,n = anala2-·^ v VlV" ak-lak+l v""v anan-l· · -an-l
dk,n = W-Vl v Vla2-V2ak,"-V Wk-H" "an-l
UND-Verküpfungen von k-1 Variablen von n-1 Variablen a ,a_,..., a
Für diese Implementierung werden (n~ )+ (Γ~,) UND-Glieder, zwei
κ κ™ χ
ODER-Glieder und ein Inverter benötigt. Die Schaltung ist selbsttestend.
In Fig. 1 ist ein Ausführungsbeispiel einer Schaltung angegeben,
die dazu dient, festzustellen, ob von vier Eingangsvariablen zwei oder mehr den Wert 1 besitzen.
Wie aus Fig. 1 zu ersehen ist, wird das Eingangssignal a. den
UND-Gliedern 110, 103 und 107 zugeführt. Das Eingangssignal a wird den UND-Gliedern 101, 105 und 109 zugeführt. Das Eingangssignal
a3 wird den UND-Gliedern 103, 105 und 111 zugeführt, und
das Eingangssignal a- wird den UND-Gliedern 107, 109 und 111 zugeleitet.
Außerdem wird das Ausgangssignal des Inverters 117,
d.h. die Inversion des Eingangssignals a., den UND-Gliedern 1Ol,
103 und 105 zugeführt. Die Ausgangsleitungen der UND-Glieder 101,
103 und 105, d.h. die Leitungen 102, 104 und 106, sind mit dem
ODER-Glied verbunden, dessen Ausgangsleitung die Leitung 114 ist.
Die Ausgangsleitungen der UND-Glieder 107, 109 und 111, d.h. die
Leitungen 108, 110 und 112, sind an ein ODER-Glied 115 angeschlos
sen, dessen Ausgangsleitung die Leitung 116 ist.
YO 971 086 309882/1021
Die in Fig. 1 dargestellte Schaltung liefert bei Fehlerfreiheit
auf den Leitungen 114 und 116 die Ausgangssignale (0,1) oder (1,0), wenn mindestens zwei der Eingangssignale a ,a ,a oder a.
vorhanden sind. Wenn weniger als zwei Eingangssignale vorliegen
und die Schaltung fehlerfrei ist, erscheinen auf den Leitungen 114 und 116 die Ausgangssignale (0,0).
In Fig. 2 ist eine Tabelle dargestellt, die für verschiedene Werte
der Eingangssignale a^a^ a3 und a. die Werte auf den Ausgangsleitungen
der Schaltung nach Fig. 1 angibt, wenn die Schaltung fehlerfrei ist. Aus den Zeilen 1, 2, 3, 5 und 9 dieser Tabelle
ist zu ersehen, daß, wenn weniger als zwei Eingangssignale vorhanden
sind, die Ausgangssignale auf den Leitungen 114 und 116 die Werte (0,0) besitzen. In allen anderen Zeilen der Tabelle nach
Fig. 2 sind mindestens zwei Eingangssignale vorhanden und die
Werte auf den Leitungen 114 und 116 betragen entweder (0,1) oder (IrO).
In Fig. 3 ist eine Tabelle dargestellt, die für die verschiedenen Werte der Eingangssignale (a ,a ,a_ und a.) die Fähigkeit der
X £ ^J 4z
Schaltung nach Fig. 1 zeigt, Leitungen festzustellen, die entweder ständig den Wert 0 oder ständig den Wert 1 aufweisen. Wo keine
Eintragungen in der Tabelle vorgenommen wurden, zeigt dies, daß die Schaltung für den betreffenden besonderen Satz von Eingangswerten Leitungen, die ständig entweder den Wert 0 oder ständig
den Wert 1 aufweisen, nicht feststellt. Wenn z.B. in der Zeile 1 der Fig. 3 eine.der Leitungen 102, 104, 106 und 114 ständig den
Wert 1 aufweist, oder wenn irgendeine der Leitungen 112 und 116 ständig den Wert 0 aufweist, wird diese Bedingung festgestellt,
wenn das in Zeile 1 angegebene Muster von Eingangssignalen vorliegt. Es sei bemerkt, daß in der Tabelle nach Fig. 3 jede Spalte
wenigstens eine 0 oder eine 1 enthält. Dies bedeutet, daß, wenn das richtige Muster von Eingangswerten zugeführt wird, und das
ist der Fall, da diese Muster während des normalen Betriebes auftreten, jede interne Leitungen, die ständig entweder den Wert
0 oder den Wert 1 aufweist, festgestellt werden kann.
YO 971 086 -309882/1021
Ein ähnlicher wie beim Entwurf der Schaltung nach Fig. 1 eingeschlagener
Weg kann gewählt werden beim Entwurf von Schaltungen, die aus η Eingangsvariablen k oder weniger Variablen mit dem
Wert 1 feststellen, d.h. beim Entwurf von Schaltungen, die ein Ausgangssignalpaar von (0,1) oder (1,0) liefern, wenn k oder
weniger der η Eingangsvariablen den Wert 1 besitzen.
Es sei f, die Funktion, die den Wert 0 aufweist, wenn von η
Jv ψ Xl
Eingangssignalen k oder mehr den Wert 0 aufweisen. Eine solche
Funktion kann realisiert werden als eine zweipegelige ODER-UND-Schaltung
entsprechend der folgenden Gleichung:
Bei dieser Schaltung sind die Ausgänge von (?) ODER-Gliedern mit
einem UND-Glied verbunden, wobei in jedem ODER-Glied k Eingangsvariable
verknüpft werden.
Eine Schaltung, die ein Ausgangssignalpaar von (0,1) oder (1,0)
liefert, wenn k oder weniger von η EingangsSignalen den Wert 1
besitzen, kann gemäß folgender Gleichung realisiert werden:
<9k,n' hk,n>
- (an v fn~k,n-l (al" · "an-l} 'anvfn-k-l ,n-1 (al'' " "£
In Fig. 4 ist ein Ausführungsbeispiel einer selbsttestenden Schaltung
gemäß der Erfindung dargestellt, die ein Ausgangssignal beim
Vorliegen von drei oder weniger EingangsSignalen mit dem Wert 1
unter vier Eingangssignalen liefert. Die Schaltung besitzt vier Eingänge, nämlich bj, b2, b_ und h.. Die Eingänge b. , b_ und bsind
mit den ODER-Gliedern 119, 121 und 123 verbunden. Der Eingang b. ist mit einem Inverter 125 verbunden· Die Ausgangsleitung
118 des Inverters 125 ist mit je einem Eingang der drei ODER-Glieder 119, 121 und 123 verbunden. Die Ausgangsleitungen
120, 122 und 124 der ODER-Glieder 119, 121 und 123 führen an ein UND-Glied 127, dessen Ausgangsleitung die Leitung 126 ist. Die
Eingangsleitung b. wird als zweite Ausgangsleitung behandelt.
309882/10 21
YO 971 086
In Fig. 5 ist eine Tabelle dargestellt, die die Werte auf den
in Fig. 4 gezeigten Leitungen angibt. Wenn die Schaltung für die verschiedenen in Fig. 5 angegebenen Eingangssignale fehlerfrei
ist, sind (lr0) oder (0,1) die Werte auf den Ausgangsleitungen
126 und b., wenn weniger als vier Eingangssignale vorliegen. Wenn vier Eingangssignale vorhanden sind, sind (1,1) die Werte
auf den Ausgangsleitungen 126 und b..
In Fig. 6 ist eine Tabelle dargestellt, die für verschiedene
Werte der EingangsSignaIe b., b-, b- und b. der Schaltung nach
Fig. 4 deren Fähigkeit zeigt, Leitungen festzustellen» die ständig
entweder den Wert O oder ständig den Wert 1 aufweisen. An
denjenigen Stellen in der Tabelle nach Fig. 6, an denen keine
Eintragungen vorhanden sind, kann die Schaltung für den betreffenden
Satz von Eingangssignalwerten nicht feststellen, daß die Leitung ständig den Wert O oder ständig den Wert 1 aufweist.
Bei Benutzung der in den Fign. 1 und 4 dargestellten Art von Schwellwertschaltungen können sogenannte "FensterM-Schaltungen
implementiert werden, d.h. Schaltungen, die eine Anzeige liefern, wenn mindestens i und höchstens k der Eingangsvariablen den Wert
1 besitzen. Solche Schaltungen können implememtiert werden wie das
in Fig. 7 dargestellt ist. In Fig. 7 stellt der mit dem Index M bezeichnete Block eine UND-Schaltung dar und wird auch als
Reduzierschaltung für Prüfsignale, kurz RSPS, bezeichnet. Eine
solche Reduzierschaltung für Prüfsignale, wie sie beispielsweise in dem US-Patent 3 559 167 beschrieben ist, erzeugt ein Ausgangssignalpaar
(0,1) oder (1,0), wenn die beiden ihr zugeführten Signalpaare den Wert (O,l) oder (1,0) besitzen. Bei den Schaltungen
nach Fig. 1 und Fig. 4 ist genau ein Inverter für eine der Eingangsleitungen erforderlich. Um die UND-Schaltung in
Fig. 7 im Normalbetrieb prüfbar zu machen, sollte die Eingangsleitung, die in der Schaltung nach Fig. 1 mit einem Inverter
verbunden ist, verschieden sein von der Leitung, die der Schaltung nach Fig. 4 mit einem Inverter verbunden ist. Nur dann
werden alle (,'-.) χ (, '~) Muster an den Eingängen der UND-Schal-
V0 971O86 309882/1021
tung auftreten und daher die gesamte Schaltung prüfbar machen.
In Fig. 8 ist ein Ausführungsbeispiel einer Schaltung dargestellt,
die dazu dient, festzustellen, ob mindestens zwei, aber höchstens drei von vier Eingangssignalen den Wert 1 besitzen. In dieser
Schaltung sind c., c_, c_ und c. die Eingangssignale. Das Eingangssignal
C1 wird den UND-Gliedern 133, 135 und 139 sowie einem
ODER-Glied 145 zugeführt. Das Eingangssignal c_ wird den
UND-Gliedern 133, 137 und 141 sowie dem ODER-Glied 147 zugeführt. Das Eingangssignal C3 wird einem Inverter 129, den UND-Gliedern
135, 137 und 134 sowie den UND-Gliedern 151 und 167 zugeführt. Das Eingangssignal c. wird einem Inverter 153 und den UND-Gliedern
139, 141 und 143 sowie dem ODER-Glied 149 zugeführt. Das Ausgangssignal des Inverters 153, das auf einer Leitung 128
erscheint, wird den UND-Gliedern 133, 135 und 137 zugeführt. Das Ausgangssignal· des Inverters 129, das auf einer Leitung 13O erscheint,
wird den ODER-Schaltungen 145, 147 und 149 zugeführt.
Die Ausgangssignale der UND-Glieder 133, 135 und 137, die auf
den Leitungen 132, 134 und 136 erscheinen, werden einem ODER-Glied 157 zugeführt, dessen Ausgangsleitung die Leitung 150 ist.
Die Ausgangssignale der UND-Glieder 139, 141 und 143, die auf den Leitungen 138, 140 und 142 erscheinen, werden einem ODER-Glied
159 zugeführt, dessen Ausgangsleitung die Leitung 152 ist. Die
Ausgangssignale der ODER-Glieder 145, 147 und 149, die auf den Leitungen 144, 146 und 148 erscheinen, werden einem UND-Glied
161 zugeführt, dessen Ausgangsleitung die Leitung 154 ist. Die
Leitung 154 und die Eingangsleitung c- sind mit einem UND-Glied
151 verbunden, dessen Ausgangs leitung die Leitung 156. Die Leitungen 153 und 154 sind die Eingangsleitungen eines UND-Gliedes
163, dessen Ausgangsleitung die Leitung 158 ist. Die Leitungen
154 und 150 führen an ein UND-Glied 16 5 mit einer Ausgangsleitung
160. Die Leitung 152 und die Eingangsleitung c_ sind mit
einem UND-Glied 167 verbunden, dessen Ausgangsleitung die Leitung
162 ist. Die Leitungen 156 und 158 führen zu einem ODER-Glied 169 mit einer Ausgangsleitung 164 und die Leitungen 16O und 162
309882/1021
führen an ein ODER-Glied 171 mit einer Ausgangsleitung 166. Der
durch eine gestrichelte Linie angedeute Block, der die UND-Glieder
133, 135, 137, 139, 141 und 143 sowie die ODER-Glieder 157
und 159 enthält, stellt ein Ausführungsbeispiel einer Schaltung dar, die feststellt, ob zwei oder mehr der Eingangssignale den
Wert 1 aufweisen. Der durch die gestrichelte Linie angedeutete Block, der die ODER-Glieder 145, 147 und 149 sowie das UND-Glied
161 enthält, und zu dem die Eingangsleitung c_ führt, stellt eine
Schaltung dar zur Feststellung, ob drei oder weniger Eingangssignale den Wert 1 aufweisen. Der durch die gestrichelte Linie
angedeutete Block, der die UND-Glieder 151, 163, 165 und 167 sowie die ODER-Glieder 169 und 171 enthält, stellt eine UND-Schaltung
dar zur Reduzierung von PrüfSignalen.
Wenn bei der Schaltung nach Fig. 8 weniger als zv/ei Eingangssignale vorliegen, liegt auf den Ausgangsleitungen 164 und 166
das Signalpaar (0,0) vor. Für mindestens zwei Eingangssignale und nicht mehr als drei Eingangssignale liegt auf den Ausgangsleitungen
164 und 166 das Signalpaar (0,1) oder (1,0) vor. Wenn vier Eingangssignale vorliegen, liegt auf den Ausgangsleitungen
16 4 und 166 das Signalpaar (1,1) vor.
In Fig. 9 ist eine Tabelle dargestellt, die.für verschiedene
Werte von EingangsSignalen (c., c2, C3 und c.) die Fähigkeit
der Schaltung nach Fig. 8 zeigt, Leitungen, die entweder ständig den Wert 0 oder ständig den Wert 1 führen, festzustellen. Wenn
in dieser Tabelle wie bei den vorher beschriebenen Tabellen an einer bestimmten Stelle keine Eintragung vorgenommen wurde, so
bedeutet dies, daß die Schaltung nicht feststellen kann, daß die
Leitung entweder ständig den Wert 0 oder ständig den Wert 1 für den betreffenden Satz von Eingangswerten führt.
Die in Fig. 8 dargestellte Schaltung ist in der Lage, durch Zuführen
von Eingangssignalen, die innerhalb des Bereichs des vorher erwähnten "Fensters"'liegen, alle Eingangsleitungen darauf-
YO 971 086 30 98 8 2/1 0 2 T
hin zu überprüfen, ob sie ständig entweder den Wert 1 oder ständig
den Wert 0 führen. Das "Fenster ■ für die Schaltung nach Fig. 8 ist
"mindestens zwei und höchstens drei von vier Eingangssignalen". Solche Fensterdimensionen sind nicht in den Schaltungen nach den
Fign. 1 und 4 enthalten. Aus Fig. 3 ist zu ersehen, daß zur überprüfung
von Eingängen, die ständig den Wert 1 aufweisen, es nötig ist, weniger als zwei Exngangssignale zuzuführen. Aus der Tabelle
in Fig. 6, die für die Schaltung nach Fig. 4 gilt, ist'in ähnlicher
Weise ersichtlich, daß zur Prüfung von Eingängen, die ständig den Wert O aufweisen, es notwendig ist, vier Eingangssignale zuzuführen.
ΪΟ971Ο86 .309882/1021
Claims (1)
- PATENTANSPRUCHSelbsttestende Schaltung zur Prüfung, ob von η binären Eingangsvariablen mindestens i und höchstens k den Wert 1 besitzen, dadurch gekennzeichnet, daßeine erste Schaltung (^2, Fig. 8) vorgesehen ist, die entsprechend der booleschen Gleichung^Ι,η^χ,η* = (Vei,n-l (al'a2'*'· ^n-I*'an ei-l ,n-1 (ai'a2 ' ' *' 'V-I*aufgebaut ist, bei der die linke Seite (c. , d. ) das Wertepaar (0,1) oder (1,0) annimmt, wenn mindestens k der η Eingangsvari- . ablen den Wert 1 aufweisen, während die linke Seite der Gleichung bei Nichterfüllung der genannten Bedingung das Wertepaar (0,0) annimmt,daß c. das Ergebnis einer ODER-Verknüpfung darstellt, das durch Verknüpfen der Ausgangssignale von (.) UND-Gliedern (133 bis 143) erhalten wird, deren jedem i der η Eingangsvariablen a.,,...,a zugeführt werden,daß für die ODER-Funktion c. die Gleichung gilt:χ ,nc. n = a a ao...a. ν a a. ao...a. a, v...v In a„ ....a . χ,η η 1 2 - χ nl2 x~l i+1 η n-i n-1und für die Funktion d. die boolesche Gleichung gilt:d, = a a. a_...a. . ν a a, ao...a. _a. v...va a . ,....a , i,n η 1 2 X-I η 1 2 i—2 i η η—1+1 n-1daß eine zweite Schaltung (<·3) vorgesehen ist, die entsprechend der booleschen Gleichung(g, ,h. ) = (ä ν f , , (a,,...,a ,), a ν f . . - (a, ,...a .) ^k,n k,n η n.-k,n-l 1' ' n-1 η n-k-Ι,η-Ι I- n-1aufgebaut ist, in der f, eine Funktion ist, die den Wert 0 annimmt, wenn mindestens k der η Eingangsvariablen a ,...fa denYO971O86 309882/1021Wert O aufweisen und für die die Gleichung gilt:fk,n = (ax ν a2 V...V ak) (&1 ν a2 v. . .a^ ν ^+1) . .. (^+1, . ..daß die zweite Schaltung (JJ) ODER-Glieder (145 bis 149) aufweist, deren jedes k der Eingangsvariablen verknüpft, daß die Ausgänge aller ODER-Glieder an ein UND-Glied (161) angeschlossen sind und daß eine UND-Schaltung (A) vorgesehen ist, die die Ausgangssignale der ersten und zweiten Schaltung empfängt und ein selbsttestendes Ausgangssignalpaar liefert.309882/1021YO 971 086 ■ ;. ■ ''■■■!■
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26469372A | 1972-06-20 | 1972-06-20 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2327352A1 true DE2327352A1 (de) | 1974-01-10 |
DE2327352B2 DE2327352B2 (de) | 1975-04-10 |
DE2327352C3 DE2327352C3 (de) | 1975-12-11 |
Family
ID=23007201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2327352A Expired DE2327352C3 (de) | 1972-06-20 | 1973-05-29 | Selbsttestende Prüfschaltung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3784977A (de) |
JP (2) | JPS5224366B2 (de) |
BR (1) | BR7304557D0 (de) |
CA (1) | CA992210A (de) |
DD (1) | DD107155A5 (de) |
DE (1) | DE2327352C3 (de) |
FR (1) | FR2190294A5 (de) |
GB (1) | GB1420787A (de) |
IT (1) | IT987429B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3901861A (en) * | 1973-11-07 | 1975-08-26 | Uniroyal Inc | Molecular weight jumping of elastomeric polymers |
US3886520A (en) * | 1974-04-03 | 1975-05-27 | Sperry Rand Corp | Checking circuit for a 1-out-of-n decoder |
JPS60107582U (ja) * | 1983-12-23 | 1985-07-22 | 松下電工株式会社 | 組立枠 |
US5179561A (en) * | 1988-08-16 | 1993-01-12 | Ntt Data Communications Systems Corporation | Totally self-checking checker |
US6496790B1 (en) * | 2000-09-29 | 2002-12-17 | Intel Corporation | Management of sensors in computer systems |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3559167A (en) * | 1968-07-25 | 1971-01-26 | Ibm | Self-checking error checker for two-rail coded data |
-
1972
- 1972-06-20 US US00264693A patent/US3784977A/en not_active Expired - Lifetime
-
1973
- 1973-05-04 CA CA170,775A patent/CA992210A/en not_active Expired
- 1973-05-07 GB GB2162773A patent/GB1420787A/en not_active Expired
- 1973-05-15 IT IT24077/73A patent/IT987429B/it active
- 1973-05-18 JP JP48054852A patent/JPS5224366B2/ja not_active Expired
- 1973-05-25 FR FR7321358*A patent/FR2190294A5/fr not_active Expired
- 1973-05-29 DE DE2327352A patent/DE2327352C3/de not_active Expired
- 1973-06-18 DD DD171624A patent/DD107155A5/xx unknown
- 1973-06-19 BR BR4557/73A patent/BR7304557D0/pt unknown
-
1975
- 1975-06-24 JP JP7713275A patent/JPS571019B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5118444A (de) | 1976-02-14 |
GB1420787A (en) | 1976-01-14 |
DD107155A5 (de) | 1974-07-12 |
DE2327352C3 (de) | 1975-12-11 |
JPS5224366B2 (de) | 1977-06-30 |
CA992210A (en) | 1976-06-29 |
IT987429B (it) | 1975-02-20 |
BR7304557D0 (pt) | 1974-08-22 |
DE2327352B2 (de) | 1975-04-10 |
FR2190294A5 (de) | 1974-01-25 |
US3784977A (en) | 1974-01-08 |
JPS571019B2 (de) | 1982-01-08 |
JPS4944643A (de) | 1974-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0285961B1 (de) | Infrarotdetektor | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
EP0216178B1 (de) | C-MOS-Eingangsschaltung | |
DE2748806A1 (de) | Kapazitiv erregter wandler | |
DE2023741A1 (de) | Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen | |
DE2550342A1 (de) | Matrixanordnung von logischen schaltungen | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
DE2854549A1 (de) | Verfahren und schaltung zur vor- ort-pruefung und -diagnose von schaltungschips mit vorzugsweise strombedingter logik | |
DE2633077A1 (de) | Anordnung mit einer haupt-endstelle und mindestens einer hilfs-endstelle | |
DE2720863A1 (de) | Logisches schaltnetzwerk | |
EP1177628A1 (de) | Schaltungsanordnung zur erzeugung von strompulsen im versorgungsstrom integrierter schaltungen | |
DE102016118534A1 (de) | Schaltung und Verfahren zum Prüfen der Integrität eines Steuersignals | |
DE1937249C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE2357654C2 (de) | Assoziativspeicher | |
DE1959231A1 (de) | Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes | |
DE2441351C2 (de) | Selbstprüfende Fehlerprüfschaltung | |
DE3838940C2 (de) | ||
DE2327352A1 (de) | Selbsttestende pruefschaltung | |
DE3329023C2 (de) | ||
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE3618087A1 (de) | Fehlertoleranter empfaenger | |
DE3019473A1 (de) | Signalpruefgeraet | |
EP0179328A2 (de) | Kopiergeschützter Schlüssel und codiertes Lesegerät für elektronische Schliess-Systeme | |
DE10136622C1 (de) | Vorrichtung und Verfahren zur Auswertung von mehreren Ergebnissen aus redundanten Berechnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |