DE2327352B2 - Selbsttestende Prüfschaltung - Google Patents
Selbsttestende PrüfschaltungInfo
- Publication number
- DE2327352B2 DE2327352B2 DE2327352A DE2327352A DE2327352B2 DE 2327352 B2 DE2327352 B2 DE 2327352B2 DE 2327352 A DE2327352 A DE 2327352A DE 2327352 A DE2327352 A DE 2327352A DE 2327352 B2 DE2327352 B2 DE 2327352B2
- Authority
- DE
- Germany
- Prior art keywords
- value
- input
- circuit
- output
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004883 computer application Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Complex Calculations (AREA)
Description
ds n ^= d CL* CLn · · · CLi f V CXn Ο,λ CLa - » · CZj *>
flj ι' · · · V fl^j. jT j · · · "« j ι
daß eine zweite Schaltung (< 3) vorgesehen ist. die entsprechend der booleschen Gleichung
aufgebaut ist, in der mit / {a1...an_^i Schwellwertfunktionen
bezüglich der Eingangsvariablen bezeichnet sind, bei denen der erste Index angibt,
wie viele der durch den zweiten Index angegebenen Anzahl der Eingangsvariablen mindestens
den Binärwert 0 aufweisen müssen, damit die Schwellwertfunktion diesen Wert auch annimmt,
die realisiert ist durch (JJ.J) und V*' 1) ODER-Glieder
(145 147, 149), deren Ausgänge an ein UND-Glied (161) angeschlossen sind, und wobei
die Gleichung das Wertepaar (0, 1) oder (1,0) nur dann annimmt, wenn höchstens k der η Eingangsvariablen
den Wert 1 aufweisen, sonst das Wertepaar (1, 1), daß eine weitere Schaltung (A M)
vorgesehen ist, die die Ausgangssignalpaare der ersten und zweiten Schaltung empfängt und ein
Ausgangssigna'tpaar liefert, das während des normalen
Betriebes zur Selbsttestung mit einem der jeweiligen Eingangsvariauienkombination zugeordneten
Soll-Ausgangssignalpaar verglichen wird und bei Abweichung des Ist-Wertepaares vom
Erwartungswert ein Fehler in der Schaltung angezeigt wird, sofern das Ist-Wertepaar eines der
Wertepaare (0,1) oder (1,0) besitzt.
Die Erfindung bezieht sich auf eine selbsttestende Schaltung zur Prüfung-, oh mindestens / und höchstens
k (ί φ k) von η Hingangsvariablen av a.,, ...an
den Binärwert 1 aufweisen.
Es ist bekannt, die in elektronischen Rechenanlagen verwendeten Vergleichs- und booleschen
Schaltungen dazu zu benutzen, um zwei verschiedene Arten von Funktionen zu realisieren, nämüch die
Gleichheitsfunktion ( =) und die Funktion »größer oder gleich (>)« oder umgekehrt die Funktion »kleii
oder gleich (<)«. Die booleschen Funktionen, zur Implementierung der Funktion »größer oder
gleich (>)« werden Schwellwertfunktionen genannt. Ein Schalter für Computeranwendungen kann von
der mathematischen Analyse her als Eingabe/Ausgabe Daten benutzen, die genau genug sind, um
Funktionen zu steuern, die ais Eingabe Meßergebnisse
benutzen, die ungenau sind -"id dazu tendieren,
innerhalb eines wohldefiniertcn Bereiches zu liegen, z. B. größer oder gleich A, aber kleiner oder
gleich B. Diese Verwendung kann gemessen werden durch die Benutzung von Schwellwertfunktionen.
Insbesondere sind diese Faktoren wichtig bei der Erkennung von richtigen an Stelle von falschen
Mustern. Es ist offensichtlich, daß Fehler in einer Schwellwertschaltung, die bei der Mustererkennung
verwendet wird, die Erkennung ungültig machen.
Wenn zur Steuerung Computer verwendet werden, wird ihre Zuverlässigkeit in zunehmendem Maße
wichtig, insbesondere bei Realzeitanwendungen. Daher müssen die Eingabe- und Meßschaltungen geprüft
werden. Außerdem überwachen solche Computer ihre eigene Konfiguration und Zuverlässigkeit. Bei
dieser Überwachung ist die Verwendung von Schwellwenfunktionen
ein sehr wichtiges Merkmal. Die Entwicklung von solchen Schalt- und Steuerverfahren ist
Gegenstand ausgiebiger Untersuchungen gewesen. In diesem Zusammenhang wird auf das US-Patent
65 418 verwiesen. Eine wichtige Forderung für Schwellwertscnaiiungen bestem darin, daß sie seihst
auch prüfbar sein sollten. Eine andere wichtige Anwendung für SchweÜwertschaltungen stellt
die Schwellwertdecodterung von Informationscodes
dar.
So ist aus der deutschen Auslegeschrift 1142 914
eine Schaltungsanordnung zur Überprüfung auf das gleichzeitige Vorhandensein von m aus η möglichen
Bedingungen bekannt, bei der η zu überwachende
Leitungen gemeinsam jnii zwei Schwell wertschal tungen
verbunden sind. Die eine davon gibt erst dann ein Gutsägnal ab, wenn die Istzahl der stromdurchflossenen
Leitungen mit deren Sollzahl übereinstimmt. Die andere Schwellwertschaltung schaltet
dagegen erst durch und unterbindet damit die Ab-
gäbe des Gutsignals, wenn die Istzahl die Sollzahl m prüft, ob von « Eingangssignalen mindestens / und
überschreitet. höchstens / den Wert 1 besitzen,
Bisher ist angenommen worden, daß die Schwell- Fig. 8 das genauere Schaltbild der in Fig. 7 als
wertschaltungen bei den vorher genannten Anwen- Block dargestellten Schaltung, die prüft, ob von vier
dungsfällen eine geringere Fehlerwahrscheinlichkeit 5 Eingangssignalen mindestens zwei und höchstens
lufwiesen als der Rest des Systems. Daher ist ange- drei den Wert 1 besitzen, und
nomrnen worden, daß die Schwellwertschaltungen Fig. 9 eine Tabelle, die die Fehler angibt, die für
nicht überprüft zu werden brauchten und den »harten jeden möglichen Satz von Eingangssignalen erkannt
Kern« eines Systems bildeten, d. h. den Teil, der werden können, der im Normalbetrieb am Eingang
ordnungsgemäß aibeiten mußte, um eine richtige Ar- lo der Schaltung nach F i g. 8 erscheinen kann,
beitsweise des ganzen Systems zu gewährleisten. Je- Die im folgenden beschriebene Erfindung ist eine doch ist diese Annahme mit dem gegenwärtigen Auf- verallgemeinerte Schaltung, die prüft, ob von η Einkommen von sehr zuverlässigen Systemen nicht lan- gangsvariablen k oder mehr den Wert 1 besitzen. Die ger haltbar. Daher liegt dsr Erfindung c.v. aufgäbe Schaltung weist die Ausgangssignale (1, 0) und (0,1) zugrunde, eine selbsttestende Schaltung anzugeben, 15 auf, wenn die Bedingung »größer oder gleich k« erdie in der Lage ist zu prüfen, ob von η Eingangs- füllt ist und sie erzeugt die Ausgangssignale (0, 0), variablen mindestens i und h&" -*ens k den Binär- wenn das nicht der Fall ist. Die Schaltung ist selbstwert 1 aufweisen. Die gena^n'^ Aufgabe wird durch testend, d. h., jede Leitung außer den Haupteingagsdie im Patentanspruch gekennzeichnete Schaltung leitungen wird im Normalbetri Λ getestet,
gelöst. 20 Für die Betrachtung der dei F-findung zugrunde-
beitsweise des ganzen Systems zu gewährleisten. Je- Die im folgenden beschriebene Erfindung ist eine doch ist diese Annahme mit dem gegenwärtigen Auf- verallgemeinerte Schaltung, die prüft, ob von η Einkommen von sehr zuverlässigen Systemen nicht lan- gangsvariablen k oder mehr den Wert 1 besitzen. Die ger haltbar. Daher liegt dsr Erfindung c.v. aufgäbe Schaltung weist die Ausgangssignale (1, 0) und (0,1) zugrunde, eine selbsttestende Schaltung anzugeben, 15 auf, wenn die Bedingung »größer oder gleich k« erdie in der Lage ist zu prüfen, ob von η Eingangs- füllt ist und sie erzeugt die Ausgangssignale (0, 0), variablen mindestens i und h&" -*ens k den Binär- wenn das nicht der Fall ist. Die Schaltung ist selbstwert 1 aufweisen. Die gena^n'^ Aufgabe wird durch testend, d. h., jede Leitung außer den Haupteingagsdie im Patentanspruch gekennzeichnete Schaltung leitungen wird im Normalbetri Λ getestet,
gelöst. 20 Für die Betrachtung der dei F-findung zugrunde-
Im folgenden wird ein Ausführungsbeispiel der Er- liegenden Theorie soll ck n (av a2, ..., an) die Funkfindung
in Verbindung mit den Zeichnungen näher tion mit dem Schwellwert k bezeichnen, d. h., die
erläutert, von denen zeigt Funktion besitzt den Wert 1, wenn von den η Ein-
F ig. 1 eine Darstellung eines bevorzugten Aus- gangsvariablen av a2,..., an mindestens k den Wert 1
führungsbeispiels einer selbsttestenden Schaltung 25 besitze :. Es soll (c,~„, dk „) die zwei Ausgangssignalc
nach der Erfindung, die prüft, ob von vier Eingangs- liefernde Funktion mit dem Schwellwert k bezeich-
variablen zwei oder mehr den Wert 1 besitzen, nen, d. h. (ck „, dk „) = (0,1) oder (1, 0); wenn von
F i g. 2 eine Tabelle, welche die Werte auf den den η Eingangsvariablen k oder mehr den Wert 1 be-
Ausgangsleitungen für verschiedene Werte auf den sitzen, andernfalls besitzt die Funktion den Wert
Eingangsleitungen der Schaltungen nach F i g. 1 wie- 30 (0, 0). Eine Implementierung dieser Funktion erfolgt
dergibt, auf Grund der folgenden Gleichung:
F i g. 3 eine Tabelle, welche die erkennbaren Fehler für jeden möglichen Satz von Eingangssignalen (ck.n->dk,n) = (5n 'ek.n\\avav ■ · ·>
αη-ι1>
zeigt, die im normalen Betrieb der Schaltung nach „ . f/7 _ _ η Fig. 1 zugeführt werden, 35 a„-ek νη^[ανα2,.. .,απ^\)
zeigt, die im normalen Betrieb der Schaltung nach „ . f/7 _ _ η Fig. 1 zugeführt werden, 35 a„-ek νη^[ανα2,.. .,απ^\)
F i g. 4 das Schaltbild einer selbsttestenden Schal- Diese Implementierung folgt aus der Tatsache,
rung nach der Erfindung, die prüft, ob drei oder we- daß k von η Eingangsvariablen av a.„ .. , an den
niger von vier Eingangssignalen den Wert 1 be- Wert 1 besitzen, wenn entweder a„ = 0 und k oder
sitzen, mehr von η — 1 der Eingangsvariablen av a2, ..., an_1
F i g. 5 eine Tabelle, die die Werte auf den Aus- 40 den Wert 1 besitzen oder a„ = 1 und k -1 oder mehr
gangsleitungen für verschiedene Werte aut den Ein- von ;i — 1 Eingangsvariablen av a_„ .... a„_, den
gangsleitungsn der Schaltung nach F i g. 4 zeigt, Wert 1 besitzen. Da die Funktio" c^ n implementiert
F i g. 6 eine Tabelle, die die Fehler angibt, die für werden kann als eine ODER-Verknüpfung der Aus-
jeden möglichen Satz von Eingangosignalen erkannt gangssignale von (1Z) UND-Gliedern, von denen jedes
werden können, der im Normalbetrieb am Eingang 45 eine UND-Verknüpfung von genau k der η Eingangs-
der Schaltung nach Fig. 4 erscheinen kann, variablen vornimmt, können die Funktionen ck „ und
Fig. 7 das Blockschaltbild einer Schaltung, die dk n folgendermaßen implementiert werden:
UND-Verknüpfungen von k Variablen aus den ti — 1 Variablen av a2,.. .,an_x
.. . akv OnU1U2... ak^ak<
xv .. . va„an.i
dk,n = ^nO1O2.. .ak^lvanala2...ok_2akv...vaRan_k
Und-Verknüpfungen von k— 1 Variablen von n—l Variablen av a2,..., a...
Für diese Implementierung werden ("*') + ßl{) signal C1 den UND-Gliedern 101, 103 und 107 zuUND-Glieder,
zwei ODER-Glieder und ein Inverter geführt. Das Eingangssignal a„ wird den UND-Gliebenötigt.
Die Schaltung ist selbsttestend. dem 101, 105 und 109 zugeführt. Das Eingangs-
In F i g. 1 ist ein Auslührungsbeispiel einer Schal- signal a3 wird den UND-Gliedern 103, 105 und 111
tung angegeben, die dazu dient, festzustellen, ob 65 zugeführt, und das Eingangssignal a4 wird den UND-
von vier Eingangsvariablen zwei oder mehr den Gliedern 107, 109 und 111 zugeleitet. Außerdem
Wert 1 besitzen. wird das Ausgangssignal des Inverters 117, d. h. die
Wie aus F i g. 1 zu ersehen ist, wird das Eingangs- Inversion des Eingangssignals a4, den UND-Gliedern
101. 103 und 105 zugeführt. Die Ausgangsleitungen den Wert 0 oder ständig den Wert 1 aufweisen. Wo
der UND-Glieder 101,103 und 105, d. h. die Lcitun- keine Eintragungen in der Tabelle vorgenommen
gen 102, 104 und 106, sind mit dem ODER-Glied wurden, zeigt dies, daß die Schaltung für den beverbunden,
dessen Ausgangsleitung die Leitung 114 treffenden besonderen Satz von Eingangswerten Leiist.
Die Ausgangsleitungen der UND-Glieder 107, 5 tungen* die ständig entweder den Wert 0 oder ständig
109 und 111, d. h. die Leitungen 108, 110 und 112, den Wert 1 aufweisen, nicht feststellt, Wenri z. B, in
sind an ein ODER-Glied 115 angeschlossen» dessen der* Zeile;1 der Fig.3ieine der Leitungen 102, 1Ö4,
Ausgangsleitung die Leitung 116 ist. 106 und 114 ständig; den Wert1 aufweist, öder wenn
Die in Fig. 1 dargestellte Schaltung liefert bei irgendeine der Leitungen 112 und 116 ständig den
Fehlerfreiheit auf den Leitungen 114 und 116 die to Wert O aufweist, wird diese Bedingung festgesiellt,
Ausgangssignale (0, 1) oder (1,0), wenn mindestens wenn das in Zeile 1 angegebene Muster von Ein-
zwei der Eingangssignale av a?, a3 oder a4 vorhanden gangssignalen vorliegt. Es sei bemerkt, daß in der
sind. Wenn weniger als zwei Eingangssignal vor- Tabelle nach F i g. 3 jede Spalte wenigstens eine 0
liegen und die Schaltung fehlerfrei ist, erscheinen oder eine 1 enthält. Dies bedeutet, daß, wenn das
auf den Leitungen 114 und 116 die Ausgangs- 15 richtige Muster von Kingangswerten zugeführt wird.
signale (0,0). und das ist der I- ml. da diese Muster während des
In F i g. 2 ist eine Tabelle dargestellt, die für ver- normalen Betriebes auftreten, jede der internen Lci-
schiedene Werte der Eingangssignale av a2, a3 und σ4 tunr " die ständig entweder den Wert 0 oder den
die Werte auf den Ausgangsleitungcn der Schaltung Wen 1 aufweist, festgestellt werden kann.
nach F i g. 1 angibt, wenn die Schaltung fehlerfrei 30 Ein ähnlicher wie beim Entwurf der Schaltung
ist. Aus den Zeilen 1, 2, 3, 5 und 9 dieser Tabelle nach Fig. 1 eingeschlagener Weg kann gewählt wer-
ist zu ersehen, daß, wenn weniger als zwei Eingangs- den beim Entwurf von Schaltungen, die aus η Ein-
signale vorhanden sind, die Ausgangssignale auf den gangsvariablen k oder weniger Variablen mit dem
Leitungen 114 und 116 die Werte (0,0) besitzen. In Wert 1 feststellen, d. h. beim Entwurf von Schaltun-
allen anderen Zeilen der Tabelle nach Fig. 2 sind 25 gen. die ein Ausga^ssiunalpaar von (0, 1) oder (1.0)
mindestens zwei Eingangssignale vorhanden und die liefern, wenn k oder weniger der η Eingangsvariablen
Werte auf den Leitungen 114 und 116 betragen ent- den Wert 1 besitzen,
weder (0, 1) oder (1,0). Es sei jt „ die Funktion, die den Wert 0 aufweist,
In F i g. 3 ist eine Tabelle dargestellt, die für die wenn von η Eingangssignalen k oder mehr den
verschiedenen Werte der Eingangssignale (av a?, a3 30 Wert 0 aufweisen. Eine solche Funktion kann reali-
und CT1) die Fähigkeit der Schaltung nach Fig.l siert werden als eine zweipegeligeODER-UND-Scha!-
zeigt. Leitungen festzustellen, die entweder ständig iung entsprechend der folgenden Gleichung:
/*.« = (*, va2v. ..vak) (σ,να.ν. ..vak, ,ve*.,). ..(οπ_6., a„)
Bei dieser Schaltung sind die Ausgänge von (?) Eine Schaltung, die ein Ausgangssignalpaar von
ODF.R-Gliedern mit einem UND-Glied verbunden. (0. I) oder (1,0) liefert, wenn k oder weniger von
wobei in jedem ODER-Glied k Eingangsvariable ver- η Eingangssignalen den Wert 1 besitzen, kann gemäß
knüpft werden. folgender Gleichung realisiert werden:
(.gk.n^k.n) = (ä„ "/„_*.„ .,[α,, ■■-,on_l\,a„vjn tt „., [α,,.. „ eB J)
In Fig. 4 ist ein Ausführungsbeispiel einer selbst- der Schaltung nach Fig. 4 deren Fähigkeit zeigt,
testenden Schaltung gemäß der Erfindung dargestellt, Leitungen festzustellen, die ständig entweder den
die ein Ausgangssignal beim Vorli -gen von drei oder 45 Wert 0 oder ständig den Wert I aufwei:-n. An denweniger
Eingangisignalen mit dem Wert I unter vier jenigen Stellen in der Tabelle nach F i g. 6. an denen
Eingangssignal liefert. Die Schallung besitzt vier keine Eintragungen vorhanden sind, kann die Schal-Eingänge,
nämlich bt, bv bz und bv Die Eingänge bv lung für den betreffenden Satz von Eingangssignal-
£>., und b% sind mit den ODER-Gliedern 119, Ϊ2Ϊ und werten nicht feststellen, daß die Leitung ständig den
123 verbunden. Der Eingang fe4 ist mit einem Inver- 5° Wert 0 oder ständig den Wert 1 aufweist
ter 125 verbunden. Die Ausgangsleitung 118 des In- Bei Benutzung der in den F i g. 1 und 4 dargestellvcrters 125 ist mit je einem Eingang der drei ODER- ten Art von Schwellwertschaltungen können soge-Glicder 119. 121 und 123 verbunden Die Ausgangs- nannte »Fenster«-Schaltungen implementiert werden, leitungen 120, 122 und 124 der ODER-Glieder 119. d. h. Schaltungen, die eine Anzeige liefern, wenn mm-121 und 123 führen an ein UND-Glied 127. dessen 55 destens i und höchstens k der Eingangsvariablen den Ausgangsleitung die Leitung 126 ist. Die Eingangs- Wert 1 besitzen. Solche Schaltungen können impleleitung />4 wird als zweite Ausgangsleitung behandelt. mentiert werden, wie das in Fi g. 7 dargestellt ist. In
ter 125 verbunden. Die Ausgangsleitung 118 des In- Bei Benutzung der in den F i g. 1 und 4 dargestellvcrters 125 ist mit je einem Eingang der drei ODER- ten Art von Schwellwertschaltungen können soge-Glicder 119. 121 und 123 verbunden Die Ausgangs- nannte »Fenster«-Schaltungen implementiert werden, leitungen 120, 122 und 124 der ODER-Glieder 119. d. h. Schaltungen, die eine Anzeige liefern, wenn mm-121 und 123 führen an ein UND-Glied 127. dessen 55 destens i und höchstens k der Eingangsvariablen den Ausgangsleitung die Leitung 126 ist. Die Eingangs- Wert 1 besitzen. Solche Schaltungen können impleleitung />4 wird als zweite Ausgangsleitung behandelt. mentiert werden, wie das in Fi g. 7 dargestellt ist. In
In F i g. 5 ist eine Tabelle dargestellt, die die Werte F i g. 7 stellt der mit dem Index M bezeichnete Block
auf den in F i g. 4 gezeigten Leitungen angibt Wenn eine UND-Schaltung dar und wird auch als Reduzier-
die Schaltung für die verschiedenen in Fig. 5 ange- 6o schaltung für Prüfsignale, kurz RSPS. bezeichnet,
gcbcnen i.ingangssignale fehlerfrei ist. sind (1.0) Eine solche Reduzierschaltung für Prüf signale, wie
oder (<>. I) die Werte auf den Ausgangsleilungen 126 sie beispielsweise in dem US-Patent 35 59167 be-
und />.. wenn weniger als vier Eingangssignale vor- schrieben ist. erzeugt ein Ausgangssignalpaar (0, 1)
lieccn Wenn vier Eingangssignale vorhanden sind, oder (1,0), wenn die beiden ihr zugeführten Signal-
siful 1!. l>
die Werte auf den Ausgangsleitungen 126 6S paare den Wert (O. I) oder (1.0) besitzen. Beiden
und ^1 Schaltungen nach Fig. 1 und Fig. 4 ist genau ein
|n F 11· ft μ cmc Tabelle dargestellt, die für ver- Inverter für eine deT Eineangsleitunsen erforderlich.
.. h ι π. V\. "... .Κ r I ingangssignaie b.. ht. h. und b. Um die 11ND-Schaltung (π Vi °. 7 ώ Nonna!hetrieb
prüfbar zu machen, sollte die Eingangsleitung, die in
der Schallung nach Fig. 1 mit einem Inverter verbunden
ibt* verschieden sein von der Leitung, die der
Schaltung nach Fig- 4 mit einem Inverter verbunden
ist. Nur dann Werden alle (?;i) · (";i)-Muster an den
Eingängen der UND-Schaltung auftreten und daher die gesamte Schaltung prüfbar machen,
In Fig. 8 ist ein Ausführungsbeispiel einer Schallung
dargestellt, die dazu dient, festzustellen, ob mindestens
/wei. aber höchstens drei von vier Eingangsiignalcn
den Wert 1 besitzen. In dieser Schaltung
c„ c. und r4 die E-tngangssignale. Das Eingangssignal
c, wird den UND-Gliedern 133, 135 und 139 sowie einem ODER-Cilied 145 zugeführt. Das
Eingangssignal c wird den UND-Glteden 133, 137
und 141 sowie dm ODKR-Glicd 147 zugeführt. Das
Eingangssignal c, wird einem Inverter 129, den UND-Gliedern
135. 137 und 143 sowie den UND-Gliedern 151 und 167 zugeführt. Das I ingangssignal c4 wild
einem Inverter 153 und den UND-Gliedern 139. 141 und 143 sowie dem ODER-Glied 149 zugeführt. Das
Ausgangssignal des Inverters 153, das auf einer Leitung 128 erscheint, wird den UND-Gliedern 133,
135 und 137 zugeführt. Das Ausg;ingssignal des Inverter«
129. das auf einer Leitung 130 erscheint, wird den ODER-Schii'tungen 145, 147 und 149 zugeführt.
Die Ausgang·»signale der UND-Glieder 133, 135
untl 137. die auf den Leitungen 132, 134 und 136
erseheinen, werden einem ODER-Glied 157 zugeführt, dessen Ausgangsleitunp. die Leitung 150 ist.
Die Ausgangssignale der UNü Glieder 139, 141 und 143. die auf den Leitungen 138, 140 und 142 erscheinen,
werden einem ODER-Glied 159 zugeführt, dessen Ausgangsie; jng die Leitung 152 ist. Die Ausgang'signalc
der ODER-Glieder 145, 147 und 149, die auf den Leitungen 144, 146 und 148 erscheinen,
werden einem UND-Glied 161 zugeführt, dessen Ausgangsleiiung die Leitung 154 ist. Die Leitung 154
und die Eingangsleitung C3 sind mit einem UND-Glied
151 verbunden, dessen Ausgangsleitung die Leitung 156 ist. Die Leitungen 153 und 154 sind die
Eingangsleitungen eines UND-Gliedes 163, dessen Ausgangsleirung die Leitung 158 ist. Die Leitungen
154 und 150 führen an ein UND-Glied 165 mit einer Ausgangsleitung 160. Die Leitung 152 und die Eingangsleitung
C1 sind mit einem UND-Glied 167 verbunden,
dessen Ausgangsleitung die Leitung 162 ist. Die Leitungen 156 und 158 führen zu einem ODER-Glied
169 mit einer Ausgangsleitung 164 und die Leitungen 160 and 162 führen an ein ODER-Glied
171 mit einer Ausgangsleitung 166. Der durch eine gestrichelte Linie angedeutete Block, der die UND-Glieder
133, 135, 137, 139, 141 und 143 sowie die ODER-Glieder 157 und 159 enthält, stellt ein Ausführungsbeispiel
einer Schaltung dar, die feststellt, ob zwei oder mehr der Eingangssignale den Wert 1
aufweisen. Der durch die gestrichelte Linie angedeutete Block, der die ODER-Glieder 145, 147 und
149 sowie das UND-Glied 161 enthält und zu dem die Eingangsleitung c:1 führt, stellt eine Schaltung dar
zur Feststellung, ob drei oder weniger Eingangssignale
den Wert 1 aufweisen. Der durch die gestrichelte Linie angedeutete Block, der die UND-Glieder
151, 163. 165 und 167 sowie die ODER-Glieder 169 und 171 enthält, stellt eine UND-Schaltung
dai zur Reduzierung von Prüfsignalen.
Wenn bei der Schaltung nach F i g. 8 weniger als zwei Eingangssignal vorliegen, liegt auf den Ausgangsleitungen
164 und 166 das Signalpaar (0, 0) vor. Für mindestens zwei Eingangssignale und nicht
mehr als drei F.ingangssignale liegt auf den Ausgangsleitungcn 164 und 166 das Signalpaar (C), 1)
oder (1.0) vor. Wenn vier Eingangssignale vorliegen,
liegt auf den Ausgangsleitungen 164 und 166 das Signalpaar (1,1) vor.
In F i g l) ist eine Tabelle dargestellt, die für verschiedene
Werte von Fingangssignalen (c,. C2, C3 und
C4) die Fähigkeit der Schaltung nach Fig. 8 zeigt.
Leitungen, die entweder ständig den Wert 0 oder ständig den Wert 1 führen, festzustellen. Wenn in
dieser Tabelle wie bei den vorher beschriebenen Tabellen an einer bestimmten Stelle keine Eintragung
vorgenommen wurde, so bedeutet dies, daß die Schaltung nicht feststellen kann, daß die Leitung entweder
ständig den Wert ü oder ständig den Wert 1 für den betreffenden Satz von Eingangswerten führt.
Die in F i g. 8 dargestellte Schaltung ist in der Lage, durch Zuführen von Eingangssignalen, die
innerhalb des Bereichs des vorher erwähnter. ^Fensters«
liegen, alle Eingangsleitungen daraufhin zu überprüfen, ob sie ständig entweder den Wert 1 oder
ständig den Wert 0 führen. Das »Fenster« für die Schaltung nach F. g. 8 ist »mindestens zwei und
höchstens drei von vier Eingangssignalen«. Solche Fensterdimensionen sind nicht in den Schaltungen
nach den Fig. 1 und 4 enthalten. Aus Fig. 3 ist zu
ersehen, daß zur Überprüfung von Eingängen, die ständig den Wert 1 aufweisen, es nötig ist, weniger
als zwei Eingangssignale zuzuführen. Aus der Tabelle in F i g. 6. die für die Schaltung nach F i g. 4
gilt, ist in ähnlicher Weise ersichtlich, daß zur
Prüfung von Eingängen, die ständig den Wert 0 aufweisen,
es notwendig ist, vier Eingangssignale zuzuführen.
Hierzu 7 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Selfasttestendc Schaltung zur Prüfung, ob mindestens i und höchstens Jt (i φ k) von η Eingangsvariablen av a.,,...a„ den Einänvert 1 aufweisen, dadurch gekennzeichnet, daß eine erste Schaltung (> 2, Fig. 8) vorgesehen ist, die entsprechend der booleschen Gleichung(c:\ j» du „) = (Sn · eiw „ _ j [av a,..., a„. J,i-l» B-I K> a2' · · - fln- J)aufgebaut ist, in der mit e (O1 ... o„ _ j) Schwellwertfunktionen bezüglich der Eingangsvariablen bezeichnet sind, bei denen der erste Index angibt,ci,r. —.a.undwie viele der durch den zweiten Index bezeichneten Anzahl der Eingangsvariablen den Binärwert 1 aufweisen müssen, damit die Schwellwertfunktion auch diesen Wert annimmt, die realisiert ist durch C, 1J und (7 !) UND-Glieder, deren Ausgänge an ein ODER-Glied (157) bzw. (159) angeschlossen sind, wobei die Gleichung das Wertepaar (0,1) oder (1, 0) nur dann annimmt, wenn mindestens i der « Eingangsvariablen den Wert 1 aufweisen, sonst das Wertepaar (0, 0), daß die Realisierung der Schwellwertfunktion (cLa, dj „) bestimmt wird durch die booleschen Gleichungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26469372A | 1972-06-20 | 1972-06-20 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2327352A1 DE2327352A1 (de) | 1974-01-10 |
DE2327352B2 true DE2327352B2 (de) | 1975-04-10 |
DE2327352C3 DE2327352C3 (de) | 1975-12-11 |
Family
ID=23007201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2327352A Expired DE2327352C3 (de) | 1972-06-20 | 1973-05-29 | Selbsttestende Prüfschaltung |
Country Status (9)
Country | Link |
---|---|
US (1) | US3784977A (de) |
JP (2) | JPS5224366B2 (de) |
BR (1) | BR7304557D0 (de) |
CA (1) | CA992210A (de) |
DD (1) | DD107155A5 (de) |
DE (1) | DE2327352C3 (de) |
FR (1) | FR2190294A5 (de) |
GB (1) | GB1420787A (de) |
IT (1) | IT987429B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3901861A (en) * | 1973-11-07 | 1975-08-26 | Uniroyal Inc | Molecular weight jumping of elastomeric polymers |
US3886520A (en) * | 1974-04-03 | 1975-05-27 | Sperry Rand Corp | Checking circuit for a 1-out-of-n decoder |
JPS60107582U (ja) * | 1983-12-23 | 1985-07-22 | 松下電工株式会社 | 組立枠 |
US5179561A (en) * | 1988-08-16 | 1993-01-12 | Ntt Data Communications Systems Corporation | Totally self-checking checker |
US6496790B1 (en) * | 2000-09-29 | 2002-12-17 | Intel Corporation | Management of sensors in computer systems |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3559167A (en) * | 1968-07-25 | 1971-01-26 | Ibm | Self-checking error checker for two-rail coded data |
-
1972
- 1972-06-20 US US00264693A patent/US3784977A/en not_active Expired - Lifetime
-
1973
- 1973-05-04 CA CA170,775A patent/CA992210A/en not_active Expired
- 1973-05-07 GB GB2162773A patent/GB1420787A/en not_active Expired
- 1973-05-15 IT IT24077/73A patent/IT987429B/it active
- 1973-05-18 JP JP48054852A patent/JPS5224366B2/ja not_active Expired
- 1973-05-25 FR FR7321358*A patent/FR2190294A5/fr not_active Expired
- 1973-05-29 DE DE2327352A patent/DE2327352C3/de not_active Expired
- 1973-06-18 DD DD171624A patent/DD107155A5/xx unknown
- 1973-06-19 BR BR4557/73A patent/BR7304557D0/pt unknown
-
1975
- 1975-06-24 JP JP7713275A patent/JPS571019B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2190294A5 (de) | 1974-01-25 |
JPS4944643A (de) | 1974-04-26 |
JPS571019B2 (de) | 1982-01-08 |
BR7304557D0 (pt) | 1974-08-22 |
IT987429B (it) | 1975-02-20 |
DD107155A5 (de) | 1974-07-12 |
GB1420787A (en) | 1976-01-14 |
DE2327352C3 (de) | 1975-12-11 |
US3784977A (en) | 1974-01-08 |
CA992210A (en) | 1976-06-29 |
JPS5224366B2 (de) | 1977-06-30 |
JPS5118444A (de) | 1976-02-14 |
DE2327352A1 (de) | 1974-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0285961B1 (de) | Infrarotdetektor | |
DE68922880T2 (de) | Selbstprüfende Majoritätsvotumlogik für fehlertolerante Rechnungsanwendungen. | |
DE2854549A1 (de) | Verfahren und schaltung zur vor- ort-pruefung und -diagnose von schaltungschips mit vorzugsweise strombedingter logik | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2748320B2 (de) | Gray-Code-Leser | |
DE2207224C2 (de) | Fehlergesichertes inkrementales WegmeBsystem | |
DE2715029C3 (de) | Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage | |
DE3007849C2 (de) | Logikschaltung | |
DE3119438A1 (de) | "elektronische einrichtung" | |
DE2441351C2 (de) | Selbstprüfende Fehlerprüfschaltung | |
DE2327352B2 (de) | Selbsttestende Prüfschaltung | |
DE69637490T2 (de) | Prüfbare schaltung und prüfverfahren | |
DE2750155A1 (de) | Monitor zur bestimmung des operationsstatus eines digitalen systems | |
EP2725325A1 (de) | Positionsmesssystem | |
DE68916969T2 (de) | Prüfung von elektrischen kreisen. | |
DE4022954C2 (de) | ||
EP0127118B1 (de) | Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem | |
DE3323281A1 (de) | Verfahren und anordnungen zur fehlerueberwachung bei einer messeinrichtung | |
DE3750756T2 (de) | Ausführung von Fehlererkennung unter Verwendung eines ungebrauchten Modulo-m-Kodes. | |
DE1937259C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE69525429T2 (de) | Testen von Daten | |
DE3511868A1 (de) | System zur mehrkanaligen verarbeitung von ueberzaehlig vorhandenen bohrlochsensorsignalen | |
DE4308730C2 (de) | Vorrichtung zur Bestimmung mindestens eines Codefehlermaßes | |
EP0136609B1 (de) | Verfahren zur Lokalisierung von zeitkritischen Vorgängen im Innern einer getakteten elektronischen Schaltung | |
DE10136622C1 (de) | Vorrichtung und Verfahren zur Auswertung von mehreren Ergebnissen aus redundanten Berechnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |