DE1774588A1

DE1774588A1 - Verfahren und Schaltungsanordnung zur Eingabe von binaer codierten Nachrichtenzeichen in einen Speicher

Info

Publication number: DE1774588A1
Application number: DE19681774588
Authority: DE
Inventors: Peter Dipl-Ing Domann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1968-07-22
Filing date: 1968-07-22
Publication date: 1972-02-17
Also published as: NL6910728A; DE1774588B2; BE736366A; FR2013485A1; GB1253433A; LU59135A1

Description

SIEIIENS AKTIBNGESEILSCPIAPT

München, den 22J¹JLMDSS Witteisbacherplatz 2

68/2644

Verfahren und Schaltungsanordnung zur Eingabe von binär codierten Nachrichtenzoichen in einen Speicher

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Eingabe von binär codierten Nachrichtenzeichen in einen Speicher, bei den die in Serie übertragenen redundanten Zeichen von einen Schiobcregiü bor aufgenommen v/erden, das durch einen von einen Start'ochrit k angelassenen Taktgeber gen teuer!; wird.

Tke/M

209808/U91

BAD ORIGINAL

Es sind bereits Anlagen zur Übertragung binär codierter Nachrichten bekannt, bei denen die zu übertragenden Zeichen zunächst am Sendeort parallel in ein Schieberegister eingespeichert und anschließend unter dem Einfluß eines Impulsgenerators aus diesem Schieberegister hinausgeschoben und in Serie über die leitung übertragen werden. Am Empfangsort werden die in Serie ankommenden Zeichen ebenfalls zunächst von einem Schieberegister aufgenommen, das von einem durch die ankommende Nachricht synchronisierten Impulsgenerator gesteuert wird. Sind alle Schritte eines Zeichens im Schieberegister gespeichert, so wird das Zeichen parallel in ein

0) zur endgültigen Speicherung vorgesehenes Register übertragen. Aus Gründen der Übertragungssicherheit, sei dies nun zum Zweck der Synchronisation, der Fehlererkennung oder der Verschlüsselung, werden die Zeichen im allgemeinen mit einer Redundanz versehen, die bei bekannten Anlagen ebenfalls vom Speicher am Empfangsort aufgenommen werden muß. Häufig ist es auch erwünscht, daß eine aus einer Vielzahl von Zeichen bestehende Information unmittelbar nach dem Empfang gespeichert wird. In diesem Pail würde der zur Speicherung der redundanten Zeichenschritte zusätzlich erforderliche Speicherraum besonders stark ins Gewicht fallen. Bei der Synchron-Telegrafie ist es nun bereits bekannt, die ankommenden redundanten Zeichen in ein Register einzuspei-

" ehern, das durch einen zentralen, mit dem Verteiler des Senders synchronisierten Verteiler gesteuert v/ird. Der zur Fehlererkennung vorgesehene Paritätsschritt v/ird schon vor der Eingabe in das Register ausgewertet. Über einen Codeumformer wird das in diesem Register stehende Zeichen in ein die gleiche Information enthaltendes Zeichen ohne Redundanz umgewandelt und parallel in ein Schieberegister eingegeben, aus dem es schließlich in Serie über eine Leitung übertragen wird. Diese Anordnung ist jedoch wegen des Üynehron-Verfahrens, das nur bei sehr stark gestorben Übcrtra^ungsotrecken erforderlich ist, sehr aufwendig (Synchronisierte Verteiler).

209808/U91 -

- BAD ORIGINAL

Das Start-Stop-Verfahren, bei dem das Schieberegister die Abläufe innerhalb dec Empfängers steuert, ist demgegenüber einfacher zu realisieren.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schaltungsanordnung der eingangs beschriebenen Art anzugeben, bei dem der erforderliche Speicherraum wesentlich geringer ist als bei bekannten Anlagen.

Das erfindungsgemäße Verfahren zur Lösung dieser Aufgabe ist dadurch gekennzeichnet, daß zunächst die Redundanz eines g im Schieberegister gespeicherten redundanten Zeichens abgespalten und ausgewertet und erst dann das Zeichen parallel und mit redi;zierter Schrittanzahl dem Speicher übergeben wird.

Die Schaltungsanordnung zur Durchführung dieses Verfahrens ist dadurch gekennzeichnet, daß die den ITachrichtenschritten zugeordneten Ausgänge des Schieberegisters mit einer Einrichtung zur Abspaltung und Auswertung der Redundanz verbunden sind, deren Ausgänge an den nachfolgenden Speicher angeschlossen sind.

Ein vorteilhaftes Ausführungsbeispiel dieser Schaltungsan-Ordnung ist dadurch gekennzeichnet, daß der Speicher aus einer oder mehreren hintereinandergeschalt eten Speicherzellen aufgebaut ist, die je ein Zeichen aufnehmen. Durch einen vom Taktgeber über eine Taktleitung gelieferten Öffnungsimpuls sind alle Speicherzellen gleichzeitig in den Empfangszustand steuerbar. Sie übernehmen dann jeweils den Inhalt der vorgeschalteten Speicherzelle. In dieser Form ist die Schaltungsanordnung zur Serien-Parallel-Umwandlung brauchbar. Am Ausgang des ersten Parallelspeichers kann das Signal auch in Serien-Paraülol-Form, entnommen werden, d.h., daß die Impulse eines Zeichens parallel und die einzelnen Zeichen nacheinander ausgegeben werden.

BAD ORIGINAL - 4 209808/1491

Der Ablauf des Verfahrens und der Aufbau der Schaltungsanordnung sollen anhand der Figuren im einzelnen erläutert werden.

Es zeigen

Figur 1 ein Blockschaltbild der Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens und

Figur 2 ein Ausführungsbeispiel der Schaltungsanordnung nach Fig. 1 .

Die Nachrichtenzeichen werden der Empfangsschaltung nach Fig. 1 über die Leitung S zugeführt, die einerseits mit dem logischen Netzwerk 2 und andererseits mit dem in an sich bekannter Y/eise ausgeführten Schieberegister 1 verbunden ist. Die empfangene Nachricht besteht im allgemeinen aus den eigentlichen Nachrichtenschritten, zu denen auch die zur Verschlüsselung oder zur Fehlerkorrektur erforderlichen redundanten Zeichenschritte gehören und einem Start- sowie einem Stopschritt, dem eine Pause von nicht definierter Länge folgt. Das Potential in der Pause ist gleich dem Potential des Stopschrittes. Es sei angenommen, daß das Schieberegister 1, das jeweils alle Nachrichtenschritte eines Nachrichtenzeichens sowie mindestens den Startschritt, in diesem Beispiel aber auch noch den Stopschritt aufnehmen kann, gelöscht ist und dem logischen Netzwerk 2 das Pausenpotential zugeführt wird. Das Netzwerk 2 stoppt dann den Taktgeber TG. Trifft nun auf der Leitung S ein Startf3chritt ein, dem beispielsweise das logische Potential 0 zugeordnet ist, so wird der Taktgeber TG gestartet. Über das logische Netzwerk 2 und den Impulsverstärker 3 wird dem Schieberegister 1 nun der erste Impuls zugeführt, der das Einschreiben des Startschrittes in die erste Speichereinheit des Schieberegisters bewirkt. Ist, wie in diesem Fall, dem Startschritt das logische Po-

- 5 -209808/1491

BAD ORIGINAL

tential O zugeordnet, so muß das Schieberegister 1 jeweils dadurch gelöscht v/erden, daß in allen Stufen das logische

dann Potential 1 eingeschrieben wird, da nur/der Startschritt erkennbar ist.

Mit Hilfe der folgenden Sehubimpulse werden nun auch alle weiteren Nachrichtenschritte in das Schieberegister eingegeben. Erscheint der Startschritt in der ihm zugeordneten Speichereinheit des Schieberegisters, so wird der Schubimpuls des Taktgebers TG durch das logische Netzwerk 2 unterdrückt; gleichzeitig gibt der Taktgeber über das logische g Netzwerk 2 einen Öffnungsimpuls an die hintereinandergeschalteten Speicherzellen 5 bis k ab. Diese Speicherzellen sind so beschaffen, daß sie auf einen Öffnungsimpuls hin jeweils den Inhalt des vorhergehenden Speichers in an sich bekannter Y/eise übernehmen. Auf diese V/eise rückt der Inhalt des Speichers bei jedem Öffnungsimpuls um ein Glied v/eiter. Es kann daher an der Kette auch ein Serien-Parallel-Signal entnommen v/erden. Die Information des im Schieberegister 1 stehenden Zeichens wird nun der ersten Speicherzelle 5 parallel übergeben. Zwischen das Schieberegister 1 und die erste Speicherzelle 5 ist jedoch die Einrichtung zur Abspaltung und Auswertung der Redundanz 4 geschaltet, die in diesem Falle als Fehlerorkennungseinrichtung ausgeführt ist, jedoch eben- { so der Entschlüsselung verschlüsselt empfangener Zeichen dienen kann. Die im Schieberegister gespeicherten Nachrichfcenschrittc werden der Pehlererkennungseinrichtung 4 parallel übergeben. Die Pehlererkennungseinrichtung registriert die Fehler, während gleichzeitig ein Godewandler das Nachrichtenzeichen in ein Zeichen geringerer oder ohne Redundanz, jedoch gleichen Informationsinhaltea umwandelt und an die erste Speicherzelle 5 parallel.weitergibt. Unmittelbar nach der Übergabe des Nachrichtenzeichens an die erste Speicherzelle wird dao Schieberegister 1 durch einen Impuls des

209808/U9T

Taktgebers TG über das Netzwerk 2 gelöscht, so daß es zur Aufnahme des nächsten Zeichens bereit ist. Liegt die Leitung S auf Pausenpotential 1, so wird der Taktgeber TG gestoppt .

Das Schieberegister 1 steuert also den internen Takt der Schaltungsanordnung. Die Synchronisationsredundanz der empfangenen Zeichen, d.h. also die Start- und Stop-Schritte, wird bereits im Schieberegister ausgewertet und abgespalten. Im Falle einer reinen Serien-Parallel-V/andlung ist nur die Synchronisationsredundanz abzuspalten. Das Schieberegister h kann dann als Speicher für das letzte Zeichen dienen.

Ist auch die letzte Speicherzelle k durch ein Zeichen belegt worden, so wird dies durch das logische Netzwerk 2 festgestellt und der Taktgeber TG ebenfalls gestoppt. Der Taktgeber kann erst dann wieder anlaufen, wenn durch eine Löschtaste alle Speicherzellen gelöscht werden. Dadurch wird vermieden, daß eine Leitungsunterbrechung, die beispielsweise . bei der Übertragung von Pprnschreibzeichen wie ein Startschritt wirkt, zu einem Hinausschieben eines gespeicherten Zeichens aus der Kette der Speicherzellen und damit zu einem Nachrichtenverlust führen kann.

" Ein Ausführungsbeispiel der Schaltungsanordnung nach Fig. ist in Pig. 2 dargestellt. Das logische Netzwerk 2 ist aus ^:- Nor-Gattern und Invertern aufgebaut. Das Schieberegister 1 sowie die Speicherzellen 5 und 6 enthalten bistabile Kippstufen, deren Signaleingänge statisch angesteuert werden und die durch die Anstiegsflanken der Schub- und Öffnungsimpuise aufgetastet werden. Befinden sich alle Kippstufen des Schieberegisters 1 im gelöschten Zustand, so liegt am Ausgang des Gatters G6 das logische Potential T und am Eingang des Gatters G1 dao logische Potential 0. Trifft auf der Leitung S ein Startachritt ein, den das logische Potential 0 zugeord-

209808/U91

- 7 BAD ORiGfNAi.

— 7 —

net ist, so erscheint am Ausgang des Gatters G1 das Potential 1 und der Taktgeber TG wird gestartet. Die Schubimpulse des Taktgebers werden zunächst einem Gatter G3 zugofüh-rt, das geöffnet ist, da der zweite Eingang des Gatters mit dem negierten Ausgang der dem Startschritt zugeordneten Kippstufe des Schieberegisters 1 verbunden ist und an diesem Ausgang zunächst das Potential 0 liegt. Das über die leitung S empfangene Zeichen wird nun mit Hilfe der Schubimpulse in das Schieberegister eingespeichert. Erscheint der Startschritt des Zeichens in der ihm zugeordneten Kippstufe des Schieberegisters, so wird das Gatter G3 geschlossen und die Schubimpulse werden unterdrückt. Gleichseitig werden über das Qffnungsgattcr G5, an dessen mit dem Schieberegister verbundenen Eingang nun das Potential 0 liegt, die Speicherzollen 5 und 6 geöffnet. Die Speicherzelle 5 übernimmt daraufhin den Inhalt des Schieberegisters 1, während der bisherige Inhalt der Speicherzelle 6 übergeben wird. Unmittelbar danach wird über das Gatter G4 und die Leitung L das Schieberegister gelöscht. Hit Hilfe des Gatters G7 wird festgestellt, ob die Speicherzelle 6 bereits durch ein Zeichen belegt ist. Ist dies der Fall, so erscheint am Ausgang dieses Gatters das Potential 1. Über das Gatter G2 wird der Taktgenerator TG daher gestoppt.

Bei diesem Ausführungsbeispiel wird nur eine Abspaltung der Synchronisationsredundanz durchgeführt. Selbstverständlich könnte auch eine Einrichtung zur Abspaltung und Auswertung der Redundanz zwischen das Schieberegister 1 und die erste Speicherzelle 5 geschaltet werden.

5 Patentansprüche
2 Figuren

BAD 209308/U91

Claims

T774588 Patentansprüche

1. Verfahren zur Eingabe von·binär codierten Nachrichtenzeichen in einen Speicher, bei dem die in Serie übertragenen redundanten Zeichen von einem Schieberegister aufgenommen werden, das durch einen von einem Startschritt angelassenen Taktgeber gesteuert wird, dadurch gekennzeichnet, daß zunächst die Redundanz eines im Schieberegister (1) gespeicherten redundanten Zeichens abgespalten und ausgewertet und erst dann das Zeichen

" parallel und mit reduzierter Schrittanzahl dem Speicher (5) übergeben wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister (1) nach der Übergabe des Zeichens an den Speicher (5) gelöscht wird.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die den Nachrichtenschritten zugeordneten Ausgänge d'es Schieberegisters (1) mit einer Einrichtung zur Abspaltung und Auswertung der Redundanz (4) verbunden sind, deren Aus-

k gänge an den nachfolgenden Speicher (5) angeschlossen sind.

4· Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher aus einer oder mehreren hintereinandergeschalteten Speicherzellen (5 bis k) aufgebaut ist, die je ein Zeichen aufnehmen und daß durch einen vom !Taktgeber (TGj über eine Taktleitung gelieferten Öffnungoimpuls alle Speicherzellen (5 bis k) gleichzeitig in den Empfangszustand steuerbar sind und jeweils den Inhalt der vorgeschalteten Zelle übernehmen.

209808/1*91 bador^nal

177Λ588

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeiehnet, daß jeweils ein Ausgang der den Startschritt und der den Stopschritt enthaltenden Speichereinheit des Schieberegisters (1) sowie der Ausgang eines ersten Gatters zur Feststellung des, gelöschten Zustandes des Schieberegisters (G6) und eines zweiten Gatters zur Feststellung des Zustandes der letzten Speicherzelle (G7) und der Signaleingang (S) mit einem logischen Netzwerk (2) verbunden sind, über das in Abhängigkeit vom Zustand des Schieberegisters und der letzten Speicherzelle (k) der Taktgeber (G) startbar bzw. stopbar, die Schubimpulse für das Schieberegister unterdrückbar und die Löschimpiilso für das Schieberegister sowie die Öffnungsimpulse (i) für die Speicherzellen erzeugbar sind.

209808/U91

Leerseite