DE1611443B2

DE1611443B2 - Tastaturanordnung fuer eingabeeinrichtungen von anlagen fuer die datenuebertragung und datenverarbeitung

Info

Publication number: DE1611443B2
Application number: DE19671611443
Authority: DE
Inventors: Hans Yohanan Armonk NY Juhusburger (V St A )
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-07-12
Filing date: 1967-07-07
Publication date: 1973-05-17
Also published as: US3493928A; NL6709572A; DE1611443C3; FR1527291A; NL155150B; SE339125B; CH461144A; ES342834A1; GB1159891A; DE1611443A1; BE697667A

Description

3 4

und kann leicht gegen die Umgebung abgedichtet wer- einheit 20 hat drei Ausgangsleitungen, nämlich die

den, so daß durch Feuchtigkeit und andere Einflüsse 8-Bitleitung 24, die Λ-Bitleitung 26 und die 5-Bitlei-

von der Umgebung keine Probleme auftreten. Durch tung 28. Die zweite Codierungseinheit 22 hat ebenfalls

die Aufteilung der Codierung in zwei beiderseits der drei Ausgangsleitungen, und zwar die 1-Bitleitung 30,

Tastenschalter gelegene Codiererstufen, die beide vom 5 die 2-Bitleitung 32 und die 4-Bitleitung 34.

jeweils betätigten Tastenschalter gesteuert werden, Gemäß F i g. 1 ist weiterhin ein Paritäts-Bit-Genera-

wird der Schaltungsaufwand für die Codierung ver- tor 36 vorgesehen, der durch die Signale des Codewand-

ringert und die Strombelastung der elastomeren Mem- lers 12 gesteuert wird und eine Paritätsprüfung für den

branschalter herabgesetzt. BCD-Code auf Ungerade durchführt. Über die Aus-

Die Arbeitsgeschwindigkeit der erfindungsgemäßen io gangsleitung 38 des Paritäts-Bit-Generators 36 werden Tastaturanordnung erreicht sehr hohe Werte und wird die Paritäts-Bits, im folgenden C-Bits genannt, überallen Anforderungen an die manuelle Eingabe von tragen. Die drei Ausgangsleitungen 24, 26 und 28 der Daten gerecht, da die Ansprechzeit pro Zeichen nur ersten Codierungseinheit 20, die drei Ausgangsleitunetwa 100 MikroSekunden beträgt. gen 30, 32 und 34 der zweiten Codierungseinheit 22

Ein Ausführungsbeispiel der Erfindung wird im 15 sowie die C-Bitleitung 38 des Paritäts-Generators 36

folgenden an Hand der Zeichnungen erläutert. Es zeigt führen zu Verriegelungstorschaltungen 40.

F i g. 1 ein Blockdiagramm einer elektronischen Nach F i g. 1 sind weiterhin ein Taktgenerator 42,

Tastaturanordnung, eine Tastensperrschaltung 44 und eine Folgesteuerungs-

F i g. 2 wie die F i g. 2A und 2B zusammenzusetzen einheit 46 vorgesehen. Der Taktgenerator 42 ist mit

sind, die 20 der zweiten Codierungseinheit 22 verbunden und Ue-

F i g. 2A und 2 B den schematischen Aufbau der fert über eine Leitung 120 Taktsignale zu den Verriege-

Tastatur sowie der zugehörigen Codierungsmatrix, lungstorschaltungen 40. Jedes Taktsignal zeigt an, daß

F i g. 3 wie die F i g. 3 A und 3 B zusammenzusetzen infolge der Betätigung einer Taste ein Zeichen einge-

sind, die geben worden ist. Zur Bildung der richtigen Parität

F i g. 3 A und 3 B einen detaillierten Schaltplan ent- 25 wird das Taktbild von der Leitung 120 auch dem Parisprechend dem Blockdiagramm nach F i g. 1, täts-Bit-Generator 36 zugeführt. Die Tastensperrschal-

F i g. 4 einen Schaltplan der Torschaltungen gemäß tung 44 ist mit dem Codewandler 12 verbunden und

F i g. 1, liefert immer dann ein Ausgangssignal, wenn zwei oder

F i g. 5 einen detaillierten Plan der einer bestimmten mehrere Tasten zugleich betätigt worden sind. Die

Taste zugeordneten Schaltungsteile gemäß F i g. 1 und 30 Folgesteuerungseinheit 46 ist mit dem Ausgang der

F i g. 6 ein Blockdiagramm zur Darstellung der Tastensperrschaltung 44 sowie mit dem Taktgenerator Funktion der Folgesteuereinheit gemäß den F i g. 1, 42 verbunden und liefert jeweils dann ein Tastatur-SA und 3 B. sperrsignal, wenn mehrere Tasten betätigt wurden.

In dem Blockschaltbild einer elektronischen Tasta- Die Tastatur 10 ist, wie bereits erwähnt, als elastoturanordnung gemäß Fig. 1 ist mit 10 die Tastatur 35 merer Schalter ausgebildet. Ein solcher Schalter besteht bezeichnet, bestehend aus einer Anzahl elastomerischer aus einer ersten Schicht mit mehreren Leitern auf der Membranschalter, deren Kontakte durch das Nieder- Oberseite, auf der eine mit Durchbrüchen versehene drücken der einzelnen Tasten geschlossen werden. Die Isolierplatte angebracht ist. Über dieser Isolierplatte beTastatur 10 enthält insgesamt achtundfünfzig Tasten, findet sich eine elastische Schicht, die ebenfalls mehrere und bei der Betätigung einer beliebigen Taste wird 40 Leiter, und zwar auf ihrer Unterseite aufweist. Wird dementsprechend ein Stromweg aus insgesamt acht- nun ein bestimmter Bereich der oberen elastischen undfünfzig Möglichkeiten geschlossen. Die Tastatur 10 Schicht durch manuelle Betätigung durch einen der ist mit einem Codewandler 12 verbunden, in dem die Ausschnitte in der Platte mit der unteren Schicht in ausgewählten Zeichen in einen 2-aus-16-Code umge- Berührung gebracht, so wird ein bestimmtes Paar von wandelt werden. Der Codewandler 12 besteht aus einer 45 Leitern, und zwar jeweils ein oberer und ein unterer Matrixanordnung, zu der die auf der Tastatur ausge- Leiter, miteinander in Kontakt gebracht. Bei Beendiwählten Signale übertragen werden, und zwar zu einer gung der Betätigung gelangt die obere elastische Schicht 2-von-16-Ausgangsleistungsanordnung, wobei zwei wieder in ihren Ausgangszustand zurück und der Gruppen zu je acht Leitungen mit dem Codewandler 12 Kontakt zwischen den Leitern wird wieder unterverbunden sind. Die insgesamt 16 Leitungen sind mit 50 brochen. Auf der elastischen Schicht befindet sich über H-O bis Η-Ί und V-O bis V-I bezeichnet. jedem der Ausschnitte eine Taste mit einem Schaft. Die

Wie bereits erwähnt, wird durch jede der Tasten je vorher angegebene Zahl von insgesamt achtundfünfzig ein Leitungspaar miteinander verbunden. Beim Nieder- einzelnen Tasten kann, wenn erforderlich, auch erdrücken einer Taste der Tastatur 10 wird je eine ausge- höht werden.

wählte Leitung aus der ersten Gruppe von acht Lei- 55 Unter Bezugnahme auf die Fig. 2A und 2B wird tungen mit einer ausgewählten Leitung aus der zweiten nun die Ausbildung der Tastatur 10 im einzelnen .erGruppe von acht Leitungen verbunden. Auf diese läutert. Wie bereits erwähnt, sind die einzelnen Tasten Weise entsteht der 2-aus-16-Code. als Schalter zu betrachten, die. bei ihrer Betätigung je-

Zur Umwandlung dieses Codes in den bekannten weils zwei Leiter miteinander verbinden. Da insgesamt

binär codierten Dezimalcode (BCD) wird die erste 60 58 Tasten vorgesehen sind, befinden sich somit auf der

Gruppe von acht Ausgangsleitungen des Codewand- oberen Seite (der Fig.2A und 2B) und der unteren

lers 12, nämlich die Leitungen H-O bis H-I, mit einer Seite je 58 Leitungen. Die 58 Leitungen im oberen

ersten Codierungseinheit 20 verbunden, während die Teil der Figuren sind jeweils mit einer der Leitungen anderen acht Ausgangsleitungen, nämlich die Leitun- H-O bis Η-Ί verbunden. Die anderen 58 Leitungen sind

gen V-O bis V-I, an eine zweite Codierungseinheit 22 65 in gleicher Weise mit jeweils einer der Leitungen V-O angeschlossen sind. Der BCD-Code enthält insgesamt bis V-I verbunden. Die Anschlüsse zwischen diesen

sechs Codebits, die mit 1-Bit, 2-Bit, 4-Bit, 8-Bit, Leitungen und den beiden Gruppen von 8 Leitern

^4-Bit und 5_:Bit bezeichnet sind. Die erste Codierungs- H-O bis Η-Ί und F-O bis V-I bilden eine Funktionsein-

heit und sind ein Bestandteil des Codewandlers 12. Bei Betätigung der Taste »PF« wird beispielsweise zwischen der Leitung H-2 und der Leitung V-6 Kontakt hergestellt. Entsprechend stellt die Verbindung

einer beliebigen der if-Leitungen mit einer beliebigen der F-Leitungen jeweils ein ganz bestimmtes Zeichen dar. In der nachfolgenden Tabelle I sind die Codierungen für sämtliche Zeichen zusammengestellt:

Tabelle I

TTo c te»

1

Verbindung zwischen

1

2

X

BCD CODE

8

A

B

Parität

CH

loste

2

den Leitungen

X

4

CV

X

3

V-I H-O

X

4

V-2 H-O

X

5

V-3 H-O

X

6

V-4 H-O

X

7

V-5 H-O

X

8

V-6 H-O

X

9

V-I H-O

X

O

V-O H-I

X

A

V-I H-I

X

B

V-2 H-I

X

C

V-I H-6

X

D

V-2 H-6

X

E

V-3 H-6

X

F

V-4 H-6

X

G

V-5 H-6

X

H

V-6 H-6

X

I

V-I H-6

X

J

V-O Η-Ί

X

K

V-I ■ H-I

X

L

V-I H-4

X

M

V-2 H-4

X

N

V-3 H-4

X

O

V-4 H-4

X

P

V-5 H-4

X

Q

V-6 H-4

X

R

V-I H-4

X

S

V-O H-5

X

T

V-I H-5

X

U

V-2 H-2

X

V

V-3 H-2

X

W

V-4 H-2

X

V-5 H-2

X

Y

V-6 H-2

X

Z

V-I H-2

X

TAB

V-O H-3

X

SH

V-I H-3

X

BY

V-5 Η-Ί

X

RES

V-6 H-I

X

EOA

V-4 H-3

X

EOB

V-4 H-5

X

EOT

V-3 H-I

X

Leer

V-6 H-3

X

PRE

V-I Ή-1

X

V-O H-O

X

X .

X

•

V-I H-3

X

/

V-3 H-3

X

RS

V-3 H-I

X

-

V-I H-2

X

@

V-5 H-I

X

#

V-O H-4

X

SH

V-O H-2

X

&

V-3 H-I

X

Rücksch.

V-6 H-I

X

BJ

V-O H-6

X

LF

V-5 H-5

X

$

V-6 H-5

X

V-5 H-3

X

V-3 H-5

X

7 8

Durch entsprechende Änderungen der Verbindungen sistoren74, 76 und 78. Der Paritäts-Bit-Generator 36

zwischen den Leitungen H-O bis Η-Ί und F-O bis V-I, liefert ein C-Paritätsbit auf Leitung 38, wenn die Gebeispielsweise mittels Verwendung von Programmkar- samtzahl der BCD-Bits für ein bestimmtes Zeichen

ten in Form von Gedruckte-Schaltungsplatten, kann geradzahlig ist. Durch das Hinzufügen des C-Paritäts-

die Zuordnung der einzelnen Tasten zu bestimmten 5 bits zu der geraden Zahl von BCD-Bits erhält man je-

Zeichen ohne weiteres geändert werden. weils eine ungerade Zahl, als ungerade Parität bezeich-

Die Codierungseinheiten 20 und 22 gemäß F i g. 1 net. Die Bildung eines C-Paritätsbits hängt ab von sind in den Fig. 3A und 3B in ihrem Aufbau im dem Vorhandensein oder Fehlen von zwei anderen einzelnen gezeigt. Wie bereits erwähnt, ist es die Auf- Paritätsbits, die mit den Leitungen H-O bis Η-Ί und gäbe der Codierungseinheiten 20 und 22, die über die io V-O bis V-I verbunden sind und CH- bzw. CF-Paritäts-Leitungen H-O bis Η-Ί und V-O bis V-I ankommenden, bits genannt werden. Ein Cff-Bit entsteht, wenn die den betätigten Tasten entsprechenden Signale in den Bitzahl von der Codierungseinheit 20 gerade ist, und binären Dezimalcode zu wandeln. Dieser BCD-Code ein CF-Bit wird gebildet, wenn die Bitzahl der Codiebesteht aus Bits mit den Bezeichnungen 1, 2, 4, 8, A rungseinheit 22 gerade ist. Das CH-Bit ist also ein und B, und Kombinationen dieser Codebits stellen 15 ungerades Paritätsbit für die Codierungseinheit 20 und alphanumerische Zeichen dar. Wie aus Tabelle I er- das CF-Bit ein ungerades Paritätsbit für die Codierungssichtlich, wird die Zahl 1 durch ein 1-Bit dargestellt, die einheit 22.

Zahl 2 durch ein 2-Bit, die Zahl 3 durch ein 1-Bit und Wird in der Schaltung gemäß den F i g. 3 A und 3 B ein 2-Bit, der Buchstabe A durch ein 1-Bit, ein Α-Bit zu einer oder zu drei, also zu einer ungeraden Zahl der und ein 2?-Bit, der Buchstabe JB durch ein 2-Bit, ein 20 Leitungen 24, 26 und 28 eine Verbindung hergestellt, .4-Bit und ein 5-Bit usw. Nach dem Fig. 3Aund 3B so erscheint kein CH-Bit, jedoch ist ein solches notsind, wie bereits an Hand der F i g. 1 erläutert, die wendig, wenn zu keiner oder zu zwei, also einer gera-Codierungseinheit 20 mit den Leitungen H-O bis H-7 den Zahl der Leitungen 24, 26 und 28 Verbindungen und die Codierungseinheit 22 mit den Leitungen F-O hergestellt werden. Das CH-Bit wird von der Codiebis F-7 verbunden. Je drei Ausgangsleitungen sind an 25 rungseinheit 20 über eine Leitung 80 übertragen. In den die Codierungseinheit 20 und 22 angeschlossen, näm- Leitungen 24, 26 und 28 tritt kein Bit auf, wenn sich lieh die 8-Bitleitung 24, die /i-Bitleitung 26 und die auf Leitung H-O ein Signal befindet. Deshalb ist die jB-Bitleitung 28 einerseits und die 1-Bitleitung 30, die Leitung H-O mit der Leitung 80 über eine Diode 82 2-Bitleitung 32 und die 4-Bitleitung 34 andererseits. verbunden, so daß ein Ci7-Bit entsteht. Befindet sich Dadurch wird erreicht, daß wenn die .4-Taste auf der 30 hingegen auf der Leitung H-I ein Signal, so wird ein Tastatur 10 betätigt wird, entsprechende Signale auf ungerader Ausgang, also ein einziges Bit auf Leitung24 der 1-Bitleitung 30 von der Codierungseinheit 20 und der Codierungsvorrichtung 20 gebildet und ein Ci?-Bit auf der Α-Bit- und der 5-Bitleitung 26 bzw. 28 von der ist nicht erforderlich. Bezüglich der weiteren Leitungen Codierungseinheit 20 gebildet werden. Diese demBCD- H-2 bis H-7 ist festzustellen, daß jeweils dann gerade Code entsprechende Darstellung wird im praktischen 35 Bitzahlen auftreten, wenn sich ein Signal auf den Betrieb durch das Vorhandensein eines BCD-Bits Leitungen H-3, H-5 oder H-6 befindet. Deshalb sind durch Erdung der zugeordneten Leitung angezeigt. Bei diese Leitungen ebenfalls durch Dioden mit der Übermittlung eines Λ-Bits ist somit die Leitung 26 ge- Leitung SO verbunden, um ein CH-Bit zu erzeugen, erdet und ein ^-Bitsignal von der Codierungseinheit20 wenn dort ein Signal zugeführt wird. In gleicher Weise bedeutet ein Null-Potential. 40 dient eine Leitung 84 zur Übertragung der CF-Bits,

Wie in den Fi g. 3 A und 3 B gezeigt ist, wird die und die Leitungen F-O, F-3, F-5 und V-6 sind in der

Leitung H-I der Codierungseinheit 20 über eine Diode Codierungseinheit 22 über die entsprechenden Dioden

41 mit der 8-Bit-Ausgangsleitung 24 verbunden. Ebenso mit der Leitung 84 verbunden, so daß jedesmal dann

ist die Leitung H-2 über eine Diode 43 mit der ^4-Bit- ein CF-Bit entsteht, wenn auf einer dieser Leitungen

leitung 26 verbunden. Die Leitung H-3 ist über eine 45 ein Signal ankommt. In Tabelle I ist in den Spalten C V

Diode 45 mit der 8-Bitleitung 24 verbunden und über und CH dargestellt, wann jeweils ein CF-Bit bzw. ein

eine Diode 47 mit der 8-Bitleitung 26. Weiterhin ist die Cff-Bit entsteht. Beispielsweise ist, wie erwähnt, der

Leitung H-A über eine Diode 48 mit der i?-Bitleitung28 BCD-Code für die Buchstaben A dargestellt durch ein

verbunden, die Leitung H-5 über eine Diode 54 mit der 1-Bit, ein ^4-Bit und ein B-Bit. In der Codierungseinheit

8-Bitleitung 24 und über eine Diode 52 mit der i?-Bit- 50 22 entsteht nur das 1-Bit, und bei ungeradem Ausgang

leitung 28. Die Leitung H-6 ist über eine Diode 60 mit wird kein CF-Bit benötigt. Das Α-Bit und das i?-Bit

der ^4-Bitleitung 26 verbunden und über eine Diode 56 werden durch die Codierungseinheit 20 erzeugt, und

mit der 5-Bitleitung 28. Die weiteren Diodenverbin- bei geradem Ausgang, nämlich 2-Bits, ist ein CET-Bit

düngen zwischen bestimmten H- und F-Leitungen sind erforderlich. Die Bedingungen zur Bildung der CiT-,

aus der F i g. 3 A zu entnehmen 55 CV- und C-Bits sind in der folgenden Tabelle II auf-

Durch ähnliche Diodenverbindungen in der Codie- geführt.

rungseinheit 22 sind die F-1-Leitung mit der 1-Bitlei- Aus Tabelle II ist ersichtlich, daß der gesamte BCD-

tung 30 verbunden, die F-2-Leitung mit der 2-Bitlei- Code ungerade ist, wenn der Ausgang der Codierungs-

tung 32, die F-3-Leitung mit der 1-Bit- und der einheit 20 ungerade und der Ausgang der Codierungs-

2-Bitleitung 30 bzw. 32 verbunden usw. wie in den 60 einheit 22 gerade ist bzw. umgekehrt. Sind die Aus-

F i g. 3 A und 3 B dargestellt. Die Leitungen F-O bis gänge der Codierungseinheiten 20 und 22 beide unge-

F-7 der Codierungseinheit 22 sind weiterhin an Tran- rade oder beide gerade, so ist der gesamte BCD-Code

sistorschaltungen 70-0 bis 70-7 angeschlossen, nämlich gerade und auf Leitung 38 ist ein C-Paritätsbit er-

die Leitung F-O an die Transistorschaltung 70-0, und forderlich. Sind hingegen die Ausgänge der Codie-

die Leitung F-I an die Transistorschaltung 70-1 65 rungseinheiten 20 und 22 beide ungerade, so fehlen

usw. sowohl das CiT- als auch das CF-Bit, und wenn die

In den Fig. 3A und 3B ist weiterhin der Paritäts- Ausgänge der Codierungseinheit20 und 22 beide ge-

Bit-Generator 36 dargestellt, bestehend aus den Tran- rade sind, dann ist sowohl das CH- als auch das CF-Bit

vorhanden. Aus diesem Grund zeigt das Fehlen der CH- und CF-Bits oder das Vorhandensein von CH- und CF-Bits zur gleichen Zeit jeweils an, daß ein C-Paritätsbit benötigt wird; ist aber ein Cff-Bit oder ein CF-Bit vorhanden und das andere fehlt, so ist keine C-Parität erforderlich.

Tabelle!!

Codierungs- Einheit 20 Bitzahl	Codierungs- Einheit 22 Bitzahl	CH	CV	Bit-Summe	C-Bit erforderlich?
ungerade ungerade gerade gerade	ungerade gerade ungerade . gerade	nein nein ja ja	nein ja nein ja	gerade ungerade ungerade gerade	ja nein nein ja

Zur Durchführung dieser Vorgänge ist eine umgekehrte Exklusiv-Oder- Funktion erforderlich. Diese wird durch die Transistoren 74, 76 und 78 gemäß Fig. 3A und 3B erzielt. Die CiT-Leitung80 ist mit dem Emitter des Transistors 74 und der Basis des Transistors 76 verbunden, und die CF-Leitung 84 ist mit dem Emitter von Transistor 76 und der Basis des Transistors 74 verbunden. Die Kollektoren der Transistoren 74 und 76 liegen an einer Spannungsquelle von + 12 V und sind mit der Basis des Transistors 78 verbunden. Ein Cff-Bit wird durch Erdung auf Leitung 80 angezeigt, und ein CV-Bit ist durch Erdung der Leitung 84 erkennbar. Ist weder ein Cff-Bit noch ein CF-Bit vorhanden, so sind die Kollektoren der Transistoren 74 und 76 unter einer Spannung von +12 V und nichtleitend. Die Basis des Transistors 78 ist ebenfalls auf 12 V und leitet beim Auftreten eines Taktbits auf Leitung 120. Wie noch erläutert werden wird, stellt das Taktbit auf Leitung 120 eine Erdung dar, die auftritt, wenn eine Taste auf der Tastatur 10 betätigt wird. Ist daher bei Betätigung einer Taste kein CH~ oder CF-Bit vorhanden, so leitet der Transistor 78 und liefert ein C-Bit auf Leitung 38 vom Kollektor des Transistors 78.

Wenn sowohl das CH- wie auch das CF-Bit vorhanden ist, sind die Leitungen 80 und 84 beide geerdet, wodurch die Basen der Transistoren 74 und 76 geerdet werden und ein Leiten verhindert ist. Die Basis des Transistors 78 hat 12 V, und wenn das Taktbit auf Leitung 120 den Emitter erdet, so leitet der Transistor 78 und ein C-Paritätsbitsignal erscheint auf der Leitung 38. .

Wenn zwar das Cff-Bit, jedoch nicht das CF-Bit vorhanden ist, dann ist die Basis des Transistors 76 geerdet, aber nicht sein Emitter. Er wird also leitend^ und der Kollektor — und infolgedessen auch die Basis des Transistors 78 — sind geerdet, und der Transistor 78 leitet beim Auftreten des Taktsignals nicht, so daß kein C-Paritätsbit entsteht. In ähnlicher Weise wird beim Auftreten eines CF-Bits und beim Fehlen eines Cif-Bits der Transistor 74 leitend, und die Basis des Transistors 78 ist geerdet, so daß kein C-Paritätsbit erscheint.

.. F i g. 4 zeigt die 8-Bit-, A-~B\t- und 5-Bitleitungen 24, 26 und 28 der Codierungseinheit 20 sowie die 1-Bit-, 2-Bit- und 4-Bitleitungen 30,32 und 34 der Codierungseinheit 22, wobei jede dieser Leitungen durch einen Widerstand mit der Basis jeweils einer Transistorschaltung 72-1, 72-2, 72-4, 72-8,. 72-^4 und 72-5 verbunden ist. Die C-Leitung38 des Paritätsbit-Generar tors 36 ist mit der Basis der Transistorschaltung 72-C verbunden. Jeder einzelne der Transistoren 72-1, 72-2J 72-4, 72-8, Ί2-Α, 72-5 und 72-C hat seinen eigenen Emitter, der mit einer Spannungsquelle verbunden ist, im vorliegenden Fall mit + 12 V ausgelegt.

Die Wirkungsweise dieser Transistoren im Zusammenwirken mit den Codierungseinheiten 20 und 22 und den Tasten der Tastatur wird durch die Erläuterung der Vorgänge bei der Betätigung einer Taste deutlich. Es wurde bereits darauf hingewiesen, daß, wenn beispielsweise die JF-Taste der Tastatur 10 betätigt wird, die Leitung F-6 mit der Leitung Ή-2 verbunden wird.

Die hierbei mitwirkenden Schaltungselemente sind für die Taste »iF« in F i g. 5 noch einmal im einzelnen dargestellt. Durch Betätigung der PF-Taste werden die Leitungen H-2 und V-6 verbunden. Dadurch fließt Strom von der + 12-V-Quelle, die dem Transistor 72-A zugeordnet ist, und dieser Strom gelangt durch die .4-Bitleitung 26, über die Diode 43, die Leitung H-2, über den Tastenkontakt W, über die Leitung V-6 und durch die Basis-Emitter-Funktion des Transistors 70-6 zum Null-Potential (Erdung). Dies hat zur Folge, daß die + 12-V-Spannungsquelle, die mit dem Emitter des Transistors 72-2 verbunden ist, Strom durch die 2-Bitleitung 32 und über den Transistor 70-6 zur Erde schickt, und daß die + 12-V-Spannungsquelle, die mit dem Emitter des Transistors 72-4 verbunden ist, Strom durch die 4-Bitleitung 34 durch den Transistor 70-6 zur Erde schickt. Es gelangt daher auch Strom zu einer ^-Bit-Ausgangsleistung 98, die mit dem Kollektor des Transistors Ί2-Α verbunden ist, sowie zu einer 2-Bit-Ausgangsleitung 92, die mit dem Kollektor des Transistors 72-2 verbunden ist, sowie zu einer 4-Bit-Ausgangsleitung 94, die mit dem Kollektor des Transistors 72-4 verbunden ist. Ausgangssignale er-.scheinen somit entsprechend dem BCD-Code in den ^-Bit-, 2-Bit- und 4-Bit-Ausgangsleitungen 98, 92 und

94. Die in Fi g. 5 gezeigte Schaltung hat den Vorteil, daß nur ein verhältnismäßig schwacher Strom durch die der Taste W zugeordneten Kontakte fließt. Jn ähnlicher Weise wird beim Betätigen einer beliebigen anderen Taste der Tastatur die Verbindung zwischen zwei gemäß Tabelle I einander zugeordneten Leitungen hergestellt, mit dem Ergebnis, daß einer oder mehrere der Transistoren 72-1, 72-2, 72-4, 72-8, 72-^4 und 72-5 geerdet wird, und zwar durch einen der Transistor ren 70-0 bis-70-7, und daß in einer oder mehreren der

Äusgangsleitungen 90, 92, 94, 96, 98 und 100, die den Bits 1, 2,4, 8, A und B zugeordnet sind, ein Ausgangsstrom wirksam wird. ■ ■ , Aus F i g. 5 wird deutlich, daß bei der gezeigten Schaltung ein zweistufiges Codieren stattfindet, indem die if-Leitüngen und die F-Leitungen.getrennt codiert werden. Es wird dabei außerdem eine Stromkombination verwendet, bei der das Betätigen einerTaste eine Erdung.fürdie if-Leitungen und die; F-Leitungen be-

11 12

wirkt, während die zugeordneten Codeleitungen 24, 26 bis 134-8 als Spannungsteilerschaltungwirkt,jedoch die und 28, die mit den if-Leitungen verbunden sind, und Spannung an der Basis des Transistors 130 nicht ausdie Codeleitungen 30, 32 und 34, die mit den F-Leitun- reicht, um den Transistor 130 einzuschalten. Sind gen verbunden sind, über getrennte Stromwege geerdet jedoch zwei oder mehr der Leitungen H-O bis H-I gewerden. Gemäß F i g. 5 wird die .4-Bitleitung 26 und 5 erdet, so sind die zugeordneten Widerstände der der Strom des Transistors 72-^4 über die Leitung H-2, Widerstände 134-1 bis 134-8 parallel wirksam, so daß die Leitung V-6 und den Transistor 70-6 geerdet, wäh- ein effektiv geringerer Widerstandswert entsteht. Jetzt rend die 2-Bit- und die 4-Bitleitung 32 und 34 geerdet ist somit die Spannung an der Basis des Transistors werden und der Strom des Transistors 72-2 und des 130 höher und eine ausreichende Vorspannung verTransistors 72-4 unmittelbar durch den Transistor io fügbar, um den Transistor 130 einzuschalten.
70-6 fließt. Sind in entsprechender Weise von den Leitungen

Dieses Merkmal der Stromkombination ist auch auf F-O bis V-I zwei oder mehr angeschlossen, so schaltet

die Paritätsbildung sowie auf die Sperrfunktion und der Transistor 132 ebenfalls ein. Bei doppeltem Tasten-

die beschriebenen Codierungsfunktionen ausgedehnt. anschlag wird also entweder der Transistor 130 oder

Wie in Fig. 4 dargestellt, ist die C-Bitleitung 38 15 der Transistor 132 wirksam; es können aber auch beide

vom Transistor 78 mit der Basis des Transistors 72-C Transistoren einschalten. DieAusgängevondenKollek-

verbunden. Bei Vorliegen eines C-Bits ist der Tran- toren des Transistors 130 und des Transistors 132 sind

sistor 78 leitend, und die mit dem Emitter des Tran- über die Ausgangsleitung 140 miteinander verbunden,

sistors 72-C verbundene + 12-V-Quelle ist durch die In der Tastensperrschaltung 44 gibt es also sowohl für

C-Bitleitung 38 mit dem Transistor 78 verbunden, 20 die IT-Leitungen als auch für die F-Leitungen je zwei

und die Leitung 84 ist geerdet, wodurch die C-Bit-Aus- · unterschiedliche Zustandsbedingungen, so daß in

gangsleitung 102 Strom erhält. jedem Fall der gleichzeitige Anschluß von zwei oder

Der Taktgenerator 42 gemäß F i g. 1 ist in F i g. 3 B mehr der ff-Leitungen bzw. der F-Leitungen angezeigt

durch die Dioden 110, 112, 114 und 116 dargestellt. wird.

Dieser Taktgenerator 42 liefert jeweils ein Taktbit, 25 Die Ausgangsleitung 140 der Tastensperrschaltung

wenn eine Taste der Tastatur 10 betätigt wird. Die 44 ist mit der Folgesteuerungseinheit 46 verbunden

rückwärtigen Ausgänge der Dioden 110,112, 114 und (F i g. 1 und 3B). Die Funktion der Folgesteuerungs-

116 sind mit der Taktleitung 120 verbunden, während einheit 46 besteht darin, ein Tastensperrsignal abzu-

ihre vorderen Anschlüsse an die CF-Bit-, 1-Bit-, 2-Bit- geben, wenn mehrere Tasten gleichzeitig betätigt wur-

und 4-Bitleitungen 84, 30, 32 und 34 angeschlossen 30 den. Dies wird entweder durch ein Signal in der Lei-

sind. Bei jeder Betätigung einer Taste muß mindestens tung 140 angezeigt, oder beim Auftreten eines Tasta-

eine der Leitungen 84, 30,32 oder 34 geerdet sein, und turrückstellsignals, das im folgenden beschrieben wer-

daher ist auch die Taktleitung 120 bei Betätigung einer den wird. Es wurde bereits im Zusammenhang mit

Taste geerdet. Gemäß Fig. 3B ist der Emitter des Fig. 4 erläutert, daß bei der Betätigung einer Taste

Transistors 78, der dem C-Paritätsbit zugeordnet ist, 35 der BCD-Code für diese Taste als Signal auf einer oder

über die Diode 110 angeschlossen. Das heißt, daß das mehreren der Ausgangsleitungen 90,92,94,96,98 und

Taktbit vorliegen muß, damit der C-Paritätsbit gebildet 100 erscheint und daß weiterhin ein Paritätsbit über die

werden kann, wie bereits erwähnt. In F i g. 4 ist die Leitung 120 und ein Taktsignal über die Leitung 104

Taktbitleitung 120 mit der Basis des Transistors 72-5 auftreten. Wird nun die beschriebene Tastaturanord-

verbunden, der in der gleichen Weise arbeitet wie der 40 nung im Zusammenwirken mit einer Anzahl weiterer

Transistor 72-C, d.h., bei Vorliegen eines Taktbits ist Empfangsstationen verwendet, so kann es erwünscht

die Spannung des Emitters des Transistors 72-5 durch sein, von diesen Empfangsstationen ein Rückstell-

die Basis-Emitter-Funktion geerdet, und an der Takt- signal zu erhalten, das der Tastaturanordnung anzeigt,

ausgangsleitung 104 erscheint ein Signal. daß das Zeichen empfangen wurde und keine weiteren

Die Tastensperrschaltung 44 gemäß F i g. 1 hat die 45 Zeichen gesendet werden sollen, bis das Signal von der Aufgabe, jeweils dann ein Ausgangssignal abzugeben, Empfangsstation beendet ist. Ist die Empfangsstation wenn zwei oder mehr Tasten der Tastatur 10 gleich- beispielsweise eine datenverarbeitende Anlage mit zeitig betätigt werden. In diesem Fall sind zwei oder einem Eingangszwischenspeicher, dann zeigt das mehr if-Leitungen mit einer F-Leitung verbunden Tastaturrückstellsignal an, daß das Zeichen in den bzw. zwei oder mehr F-Leitungen mit einer ii-Leitung 50 Zwischenspeicher eingegeben wurde und kein weiteres verbunden, oder es sind zwei oder mehr ίΓ-Leitungen Zeichen gesendet werden soll, bis das erste Zeichen aus mit zwei oder mehr F-Leitungen verbunden. Da einer dem Zwischenspeicher abgerufen ist.
dieser Zustände als Fehler erkannt wird, muß jedes Das Blockdiagramm gemäß F i g. 6 stellt eine von Ausgangssignal unterdrückt werden. Es wurde be- der Folgesteuerungseinheit 46 ausgeführte Funktion reits erwähnt, daß die Verbindung der H- und der 55 dar. Es sind drei Eingangsleitungen vorgesehen, und F-Leitungen einer Erdung der Schaltung entspricht. zwar eine Leitung 150 als Tastaturrückstelleitung von Gemäß Fig. 3 A und 3 B enthält die Tastensperrschal- der Empfangsstation, eine Leitung 104 als Takttung 44 zwei getrennte Transistoren, nämlich den den signalleitung und eine Leitung 140 von der Tasten-IT-Leitungen zugeordneten Transistor 130 und den den sperrschaltung 44, Als Ausgang von der Folgesteue-F-Leitungen zugeordneten Transistor 132. Jede der 60 rungseinheit 46 dient eine Leitung 154, Sperrleitung ge-IT-Leitungen H-O bis Η-Ί ist jeweils durch einen der nannt. Ein über die Leitung 154 übermitteltes Signal Widerstände 134-1 bis 134-8 mit der Basis des Tran- hat die Aufgabe, Ausgangssignale von der Tastatursistors 130 verbunden. In gleicher Weise ist jede der anordnung zu verhindern. Der erste Fall zur Verhinde-F-Leitungen F-O bis F-7 durch jeweils einen der Wider- rung eines solchen Ausgangssignales ist, wenn zwei stände 136-1 bis 136-8 mit der Basis des Transistors 132 65 oder mehr Tasten gleichzeitig betätigt wurden. Dieser verbunden. Der Transistor 130 ist so vorgespannt, daß, Zustand wird, wie bereits vorher ausführlich bewenn eine der Leitungen H-O bis Η-Ί geerdet ist. die schrieben, durch ein Signal auf der Leitung 140 von Verbindung durch den ausgewählten Widerstand 134-1 der Tastensperrschaltung 44 dargestellt; dieses Signal

wird direkt einem Oder-Glied 152 zugeführt, das seinerseits ein Signal über die Sperrleitung 154 abgibt. Die Tastaturrückstelleitung 150 ist ebenfalls an das Oder-Glied 152 angeschlossen und liefert ein Signal in die Sperrleitung 154, zur Anzeige, daß kein Zeichen ge- '5 sendet werden soll, solange das Signal von der Empfangsstation noch vorliegt. Infolge der hohen Arbeitsgeschwindigkeit der beschriebenen Anordnung ist es. möglich, daß das Tastaturrückstellsignal auf der Leitung 150 erscheint, wenn die Taste für das ausgewählte Zeichen noch nicht freigegeben ist. In diesem Fall kommt über die Leitung 104 ein Taktsignal an. Außerdem ist es möglich, daß das Tastaturrückstellsignal in der Leitung 150 vor dem Taktsignal in der Leitung 104 beendet ist, und in diesem Fall-wäre eine Freigabe der Tastatur vor dem Ende des Taktsignals unerwünscht. Aus diesem Grund sind die Tastaturrückstelleitung 150 und die Taktleitung 104 an ein Und-Glied 156 angeschlossen, dessen Ausgangssignal einen Schalter 158 betätigt zur Abgabe eines Schaltsignals an das Oder-Glied 152 und somit auch eines Signals in der Sperrleitung 154. Beim Ende des Tastaturrückstellsignals würde der Schalter 158 immer noch ein Signal in der Sperrleitung 154 auslösen. Es ist jedoch am Ende des Taktimpulses-erwünscht, die Tastatur freizugeben, und die hintere Flanke des Taktimpulses wird durch eine Umkehrstufe 160 umgewandelt, die nun ein positives Signal an die Rückstellseite des Schalters 158 anlegt, se daß nun das Ausgangssignal in der Sperrleitung 15^ beendet wird.

. Das Blockdiagramm nach F i g. 6 ist in den Schalt plan gemäß Fig. 3 B einbezogen mittels der Tran sistorschaltung mit den Transistoren 162,164,166,168. 170 und 172. An diese Schaltung sind die Tastaturrück stelleitung 150, die Leitung 140 von der Tastensperrschaltung 44 und die Steuerleitungenl20 angeschlossen. Die Funktion dieser Schaltung wurde an Hand vor F i g. 6 erläutert, so daß eine nähere Beschreibung der Arbeitsweise dieser Transistoren nicht erforderlich ist. Der Anschluß der Sperrleitung 154 an die Leitung 140 ist in F i g. 3 B ebenfalls angedeutet. Gemäf: F i g. 4 ist die Sperrleitung 154 über je eine der Dioden 180-1 bis 180-8 mit den Leitungen 30,32,34,24,26,28. 38 und 120 verbunden. Das Blockiersignal auf der Sperrleitung 154 verhindert das Einschalten der zugeordneten Transistoren 72-1 bis 72-S und somit auch die Abgabe eines Ausgangssignals über die Leitungen 90. 92,94,96,98,100,102 und 104. Sie Sperrung der Tastatur erfolgt also nicht auf mechanischem, sondern auf elektrischem Wege durch ein Blockierungssignal. Die durch das Tastaturrückstellsignal bewirkte Sperrfunktion ist dann entbehrlich, wenn die Tastatur mit Empfangsstationen betrieben wird, die ein Rückantwort- oder ein Tastatur-Rückstellsignal nicht erfordern.

Hierzu 3 Blatt Zeichnungen

Claims

1 2 Patentansprüche- anlagen, sogenannten Terminals, sind im allgemeinen " mechanisch oder elektro-mechanisch aufgebaut und

1. Tastaturanordnung zur Dateneingabe für daher infolge der zahlreichen bewegten Teile und deren Datenübertragungs- und Datenverarbeitungsan- Masse einer gewissen Abnutzung ausgesetzt, so daß lagen, mit zwischen einer ersten Leitungsgruppe 5 über eine längere Betriebsdauer eine Störanfälligkeit und einer zweiten Leitungsgruppe angeordneten zu erwarten und ein unter Umständen erheblicher tastengesteuerten Schaltern, dadurch ge- Wartungs- und Reparaturaufwand erforderlich ist. kennzeichnet, daß jede der Leitungsgrup- Dasselbe gilt für die anschließende mechanische Umpen (H, V) mit einem von zwei Codewandlern Wandlung der eingegebenen, durch die Verstellung der (20, 22) verbunden ist, die von elastomeren Tasten- io Tastenhebel dargestellten Signale in den zur Auslösung schaltern (W) über die zugeordnete Leitungsgruppe der gewünschten Funktion bzw. zur Übertragung zu (H oder V) gesteuerte selbständige Stromwege (24, einer Empfangsstation erforderlichen Code.

26, 28; 30, 32, 34) mit eigener Stromzuführung und Es sind bereits tastengesteuerte Eingabeeinrichtun-

Erdung enthalten, daß die von den Ausgangssigna- gen für Daten bekannt, bei denen ein Feld elektrischer len beider Codewandler gebildete Impulskombina- 15 Kontakte zwischen zwei Gruppen von Leitungen antion gemeinsam das eingegebene Zeichen darstellt, geordnet ist (deutsche Auslegeschrift 1131 435). Jeder daß jeder der beiden Codewandler ein Teilparitäts- Kontakt ist einerseits an eine Leitung angeschlossen, bit an einen Paritätsbit-Generator (36) liefert, der die zur Wicklung eines Einstellmagneten führt. Die zu der Impulskombination eine Gesamtparität bil- andere Seite des Kontaktes liegt an einer Dekadendet, und daß ein bei jeder Betätigung eines Tasten- 20 leitung, die über die Sekundärwicklung eines Stromkontaktes zur Wirkung kommender Taktgenerator Versorgungstransformators mit allen Eingabemagneten (42) vorgesehen ist, der ein Steuersignal zur Frei- der betreffenden Dekade verbunden ist. Da alle Kongabe der Impulskombination erzeugt. takte einer Dekade (z. B. einer Stelle der dezimalen

2. Anordnung nach Anspruch 1, dadurch gekenn- Eingabewerte) mit einer eigenen Dekadenleitung verzeichnet, daß der Taktgenerator (42) an einen der as bunden sind, steht auf diese Weise den Eingabemagnebeiden Codewandler (22) angeschlossen ist und ent- ten jeder Dekade ein eigener Stromversorgungskreis weder von Codesignalimpulsen oder vom Teil- zur Verfugung, wodurch eine elektrische Entkopplung paritätsbit dieses Codewandlers aktiviert wird und zwischen den einzelnen Dekaden erhalten wird. Eine daß der Taktgenerator mit Verriegelungstorschal- Codierung der Eingabewerte vor ihrer Weiterleitung tungen (40) verbunden ist, die zur Weiterleitung der 30 an nachgeschaltete Einheiten findet bei dieser Einvon beiden Codewandlern (20, 22) erzeugten Im- richtung nicht statt.

pulskombination dient. Gerade die Codierung der Eingabewerte bereitet je-

3. Anordnung nach den Ansprüchen 1 und 2, doch oft Schwierigkeiten hinsichtlich der Belastung der gekennzeichnet durch eine Tastensperrschaltung tastengesteuerten Schalter. Da bei der Codierung für (44), bestehend aus zwei, je einer der beiden Lei- 35 jeden Eingabewert eine Impulskombination auf vier tungsgruppen (H, V) zugeordneten, über Einzel- bis acht parallelen Bitkanälen erzeugt werden muß, widerstände (134-1 bis 134-8, 136-1 bis 136-8) an ergibt sich für die tastengesteuerten Schalter eine erdie Leitungen (HO bis Hl, VO bis VT) angeschlos- hebliche Strombelastung, die einer leichten und gesene Transistoren (130, 132), deren Vorspannung drängten Ausgestaltung des Schalterteils der Tastatur so gewählt ist, daß sie nur beim Wirksamwerden 40 im Wege steht. Ein weiterer Nachteil liegt darin, daß von mehr als einem der Einzelwiderstände zur Ab- auch der Schaltungsaufwand der Codewandler um so gäbe eines Sperrsignals einschalten. höher wird, je mehr Bitkanäle (Codeelemente) die von

4. Anordnung nach den Ansprüchen 1 bis 3, der Tastatur zu liefernden Eingabewerte haben sollen, gekennzeichnet durch eine als Oder-Glied (152) aus- Aufgabe der Erfindung ist es, eine Tastaturanordgebildete, vom Taktgenerator (42) gesteuerte Folge- 45 nung anzugeben, die wenig bewegte Teile und Massen Steuerungseinheit (46) zur Abgabe bzw. Übertra- aufweist und mit relativ geringem Schaltungsaufwand gung eines Sperrsignals in Abhängigkeit davon, eine vollständige Codierung der Eingabewerte bei ob ein Tastensperrsignal von der Tastensperr- gleichzeitiger elektrischer Entlastung der Tastenschalschaltung (44) oder ein Tastaturrückstellsignal von ter ermöglicht. Gemäß der Erfindung wird dies daeiner Empfangsstation vorliegt. - 50 durch erreicht, daß jede der Leitungsgruppen mit einem

5. Anordnung nach Anspruch 1, gekennzeichnet von zwei Codewandlern verbunden ist, die von elastodurch die Verwendung von Gedruckte-Schaltungs- meren Tastenschaltern über die zugeordnete Leitungs-

- -Karten für die Zuordnung der einzelnen Leitungen gruppe gesteuerte selbstständige Stromwege mit eigener der Leitungsgruppen (H, V) zu den Zeichen der Stromzuführung und Erdung enthalten, daß die von Tastatur (10). ---- - 55 den Ausgangssignalen beider Codewandler gebildete Impulskombination gemeinsam das eingegebene Zeichen darstellt, daß jeder der beiden Codewandler ein Teilparitätsbit an einen Paritätsbit-Generator liefert,

Die Erfindung betrifft eine Tastaturanordnung für der zu der Impulskombination eine Gesamtparität bil-

Datenübertragungs- und Datenverarbeitungsanlagen, 60 det, und daß ein bei jeder Betätigung eines Tastenkon-

mit zwischen einer ersten Leitungsgruppe und einer taktes zur Wirkung kommender Taktgenerator vorge-

zweiten Leitungsgruppe angeordneten tastengesteuer- sehen ist, der ein Steuersignal zur Freigabe der Impuls-

ten Schaltern. kombination erzeugt.

Tastaturen zur manuellen Eingabe von Daten in Die erfindungsgemäße Tastaturanordnung kann Schreibmaschinen, Fernschreibmaschinen, Steno- 65 außerordentlich kompakt hergestellt werden, arbeitet graphiermaschinen, Lochern, Buchungs-und Fakturier- sehr zuverlässig und erfordert nahezu keinen Warmaschinen, Telephonapparaten oder als Eingabeein- tungsaufwand. Der elastomere Membranschalter für heiten für Datenübertragungs-undDatenverarbeitungs- die Tastatur unterliegt keiner mechanischen Abnutzung