DE1589975A1 - Verfahren zum Herstellen elektrisch gut leitender duenner Schichten,insbesondere fuer Halbleiterbauelemente - Google Patents

Verfahren zum Herstellen elektrisch gut leitender duenner Schichten,insbesondere fuer Halbleiterbauelemente

Info

Publication number
DE1589975A1
DE1589975A1 DE19671589975 DE1589975A DE1589975A1 DE 1589975 A1 DE1589975 A1 DE 1589975A1 DE 19671589975 DE19671589975 DE 19671589975 DE 1589975 A DE1589975 A DE 1589975A DE 1589975 A1 DE1589975 A1 DE 1589975A1
Authority
DE
Germany
Prior art keywords
metal layer
protective layer
layer
semiconductor
docket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19671589975
Other languages
English (en)
Other versions
DE1589975C3 (de
DE1589975B2 (de
Inventor
Dhaka Vir Abhimanyu
Mutter Walter Edward
Castrucci Paul Philip
David De Witt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1589975A1 publication Critical patent/DE1589975A1/de
Publication of DE1589975B2 publication Critical patent/DE1589975B2/de
Application granted granted Critical
Publication of DE1589975C3 publication Critical patent/DE1589975C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Description

PAT E NTANWALT DIPL-ING. H. E. BÖHM E R
7:ft3 BOBLIN.CB-N/WJTRTT.'■ SrNÖELFIMGER STRABSE49
FERNSPRECHER (07031)613040
Böblingen, den 24. Oktober 1967 si-ha
Anmelderin : Amtliches Aktenzeichen :
Aktenzeichen der Anmelderin
International Business Machines Corporation, Armonk, N. Y. 10 504 Neuanmeldung
Docket FI 9-66-005
Verfahren zum Herstellen elektrisch gut leitender dünner Schichten, insbesondere für Halbleiterbauelemente , . ■ . .
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen elektrisch gut leitender dünner Schichten, das sich insbesondere gut zur Kontaktierung von Halbleiterbauelementen eignet, bei denen die zu kontaktierenden Gebiete aus s er ordentlich schmal sind. Der Entwurf moderner, schnell arbeitender Halbreiterbauelemente macht es erforderlich, die Abmessungen der Übergänge klein zu halten. Eine typische Halbleiter struktur erfordert, daß die Emitterzone aus s er ordentlich schmal ist und eine im Vergleich hierzu grosse Längenabmessung aufweist. Weiterhin ist es wesentlich, daß die Basiskontakte, welche parallel zu den Emitterkontakten verlaufen, an beiden verlängerten Seiten gelegen sind und zwar so nahe wie möglich an den Emitterkontakten.
00 98 18/09 11 BAD .ORIGINAL
Die Herstellung derartiger Bauelemente wurde zunehmend schwieriger infolge der Begrenzungen, die auf Grund der zur Zeit weitgehend benutzten Technologie der Photogravure bestehen. Das zur Zeit meist benutzte Verfahren zur Herstellung von Metallkontakten auf Emitter- und Basiszonen von Halbleiterbauelementen besteht darin, zunächst die gesamte Oberfläche des Halbleiterplättchens, in welchem durch Diffusionsvorgänge ein oder mehrere aktive und/oder passive Bauelemente erzeugt wurden, mit eine*" dünnen, metallisch leitenden Schicht zu versehen und anschliessend durch selektives Ätzen der aufgebrachten Metallschicht unter Benutzung einer von der Technologie der Photogravure her bekannten Maskierungstechnik auf der Oberfläche des Halbleiterplättchens das gewünschte Leitungsmuster herzustellen. Dieses Vorgehen war solange zufriedenstellend, wie die Kontakte eine grössere Abmessung besaßen. Durch die aus serordentlich geringe Abmessung der durch Diffusion erzeugten Emitterzone jedoch und durch den ausserordentlich kleinen Abstand zwischen Basis und Emitter kontakt wurde es erforderlich, daß die Photomasken aussen extrem dünne Linien aufweisen, die durch ebenfalls sehr schmale Abstände getrennt sind. Unter diesen Umständen ist die Qualität der Maske schlecht. Weiterhin ergeben sich gewisse Abweichungen und Differenzen während des Metallätzprozesses auf Grund von Uberätzungsvorgängen wodurch der sehr geringe Abstand zwischen Basis- und Emitter kontakten schwierig zu kontrollieren ist.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, welches die infolge der extrem kleinen Abmessungen des zu erstellenden Metallisierungsmusters sich ergebenden Schwierigkeiten vermeidet.
Docket FI 9-66-005
00 98 18/09 1 t,
BAD ORIGINAL
Einzelheiten des Erfindungsgedankens gehen aus der folgenden Beschreibung sowie aus den Figuren hervor. In diesen bedeuten :
Fig. 1 ein Diagramm der Verfahrens schritte
zur Veranschaulichung eines bevorzugten Verfahrens nach der vorliegenden Erfindung;
Fig. 2 eine Draufsicht auf einen entsprechend Fig. 1
gefertigten'Metallkontakt ;
Fig. 3 eine Querschnittsdarstellung genommen entlang
der Geraden 3-3 der Fig. 2.
In den Figuren 2 und 3 ist ein mit einer Schutzschicht 12 bedeckter Halbleiterkörper gezeigt. Diese Schutzschicht kann durch bekannte thermische Oxydationsverfahren z, B. durch pyrolithische Abscheidung von Silicium, durch anodische Oxydation usw. auf dem Halbleiterkörper erzeugt werden. Die Schutzschicht dient als Diffusionsbarriere und als elektrischer Isolator zwischen dem Halbleiterkörper und den die Zwischenverbindung herstellenden Metallschichten, welche anschliessend auf die Schutzschicht 12 aufgebracht werden.
Docket FI 9-66-005
0 0 9 8 18/091
BAD ORIGfNAL
Die Schicht 12 kann aus geeigneten schützenden Schichten, beispielsweise aus Siliciumdioxyd, Siliciumnitrid oder ähnlichen Materialien bestehen.
Zum Herstellen von elektrischen Kontakten sind Öffnungen in der Schutzschicht 12 vorgesehen, durch gewisse Bereiche des Halbleiters für die Kontaktierung zugänglich gemacht werden. Diese Durchbrüche besitzen eine Weite in der Grössenordnung von ,u. Wie oben erwähnt, soll nunmehr in diesen Öffnungen und um die Ränder der Öffnungen herum ein Metallkontakt gebildet werden, wobei die Herstellung derartiger Metallisierung die Leistungsfähigkeit der herkömmlichen und gegenwärtigen Photogravuretechnik überschreiten. Die Durchbrüche selbst können in der Schutzschicht mittels eines Standardphotomaskierungsverfahrens mit anschliessender chemischer Ätzung oder mittels Ätzung durch Kathodenzerstäubung der Schicht 12 durch die Maske angebracht werden, was dem ersten Verfahrensschritt 14 im Verfahrens Schrittdiagramm der Fig. 1 entspricht.
Entsprechend dem nächsten Verfahrens schritt 16 des Verfahrens der vorliegenden Erfindung wird mittels einer mit Gleichstrom ausgeführten Kathode zerstäubung eine Metallschicht niedergeschlagen. Diese kann auch durch Verdampfung durch Elektronenstrahl oder durch andere geeignete Maßnahmen erzeugt werden, wobei diese Schicht sich über die Öffnungen hinweg bis auf den Halbleiterkörper selbst sowie über einen Teil der randnahen Schutzschicht hinweg erstreckt.
Docket FI 9-66-005 0098 18/09 11
BAD ORIGINAL
Das Metall muss gute adhäsive Eigenschaften bezüglich des Halbleitermaterials aufweisen und es muss in der Lage sein, nach genügender Erhitzung einen ausreichenden ohmschen Kontakt auf dem Halbleiterkörper zu bilden. Beispiele für Metalle, die diese Bedingungen erfüllen, sind Platin, Palladium und Molybdän.
Ein ohmscher Kontakt aus Platinsilicid kann z. B. durch Erhitzen eines Siliciumoberflächenbereiches erzeugt werden, wobei die Dickenabmessung der so erstellten Platinschicht wenige 100 A beträgt. Hierbei erfolgt die
ο Erhitzung auf eine Temperatur zwischen 500 und 700 C für eine Zeit von einigen Minuten im Hochvakuum. Bei Benutzung anderer geeigneter Metall-Halbleiterkombinationen sind die genannten Daten natürlich entsprechend der vorliegenden wechselseitigen Legierungscharakteristiken abzuändern.
Der nächste Verfahrens schritt 18 besteht darin, das Metall selektiv von der Schutzschicht zu entfernen, wobei lediglich die Bereiche der ohmschen Kontaktschicht 30 verbleiben, welche den Halbleiterkörper innerhalb des Bereiches der schmalen Öffnungen der Schutzschicht 12 bedecken. Dies kann erreicht werden entweder durch die Benutzung eines Ätzmittels, beispielsweise durch Königswasser im Falle von Platin oder Palladium oder durch mechanisches Schwabbeln. Hierbei wird das chemische Ätzverfahren vorzuziehen sein, weil das mechanische Schwabbeln dahin tendiert, Rückstände
Docket FI 9-66-005
009818/0911
BAD ORIGINAL
des Metalles über die ohmschen Kontaktflächen zu verschmieren, wodurch Schäden innerhalb der ohmschen Kontakt schichten entstehen können.
Der nächste Verfahrensschritt 20 besteht im Aufbringen einer zweiten Metallschicht 32 über die ohmschen Kontakte 30. Dies kann z.B. durch Elektroplattierung oder durch chemische bzw. elektrodenlose Plattierung bewerkstelligt werden. Die chemische oder elektrodenlose Plattierung wird vorgezogen, weil hierbei keine elektrischen Kontakte zu den sehr schmalen ohmschen Kontaktgebieten zum Zwecke des eigentlichen Niederschlages vorausgesetzt werden müssen.
Die zweite Metallschicht 32 wird lediglich auf die ohmschen Kontakte 30 niedergeschlagen wegen des Vorhandenseins-der Schutzschicht 12, die nicht metallischer Natur ist und die als Unterlage für eine elektrodenlose Niederschlagung nicht geeignet ist.
Diese Metallschicht dient dazu, den Widerstand' der ohmschen Kontakte zu erniedrigen, der wegen der aus serordentlichen Schmalheit der ohmschen Kontakte und der aufeinanderfolgend angebrachten fingerähnlichen Fortsetzungen der äusseren Metallkontakte an sich hoch ist.
Obwohl zu erwarten wäre, daß bei zunehmender Dicke der ersten Metall Docket FI 9-66-005
0 09818/0911
BAD ORIGINAL
schicht 30 sich eine Verkleinerung des Widerstandes einstellt, so wurde gefunden, daß dies nicht mit anderen Fabrikationsmethoden bzw. mit einer wünschenswerten Vorrichtungs charakteristik in Einklang zu bringen ist. Die anwachsende Dicke der ersten Metallschicht 30 entspricht einer Metallschicht über dem ohmschen Kontakt und diese Metallschicht ist geeignet für einen weiteren chemischen Ätzschritt, welcher erforderlich ist, um die erste Metallschicht von der Schutzschicht 12 zu entfernen. Weiter erhöht eine wachsende Dicke der ersten Metallschicht die Gefahr einef Kurzschluss1*der Vorrichtung wegen"der exessiven Legierung mit dem Halbleitermaterial. Dies ist besonders wichtig, wo sehr niedrige shall over B Diffusionen benutzt werden. Der Gebrauch eines Photoresists oder einer metallischen Resiststechnik zum Schutz der ersten Metallschicht bezüglich eines chemischen Ätzmittels würde ebenso zu einer Zerstörung des Resists führen und damit wegen der erforderlichen Stärke des Ätzmittels völlig wirkungslos sein.
Obwohl wie bereits erwähnt, mechanisches Schwabbeln zur Entfernung der ersten Metallschicht von der Schutzschicht 12 benutzt werden kann, so hat dies doch den Nachteil, daß rückständige Metallpartikel über die ohmschen Kontakte verrieben werden und manchmal die ohmschen Kontakte so in Mitleidenschaft ziehen, daß diese empfindlich gegenüber chemischen Ätzmitteln werden.
Docket FI 9-66-005
0098 18/09 11
Schliesslich wird die dritte Metallschicht aufgebracht, was dem Verfahr ens schritt 22 entspricht. Dies kann entweder durch einen Metallnieder schlag über die gesamte Fläche und einen anschliessenden subtraktiven Ätzprozess oder durch selektive Metallisierung mittels einer geeigneten Maske bewirkt werden. Eine derartige Maske müsste eine ausreichende Abbildung der äusseren Leiterbahnen 40 mit den fingerartigen Fortsetzungen 42 sicherstellen, wobei diese einen schmalen Bereich der Metallschicht 32 und des darunter liegenden Kontaktes 30 überdecken. Die hierzu benutzte Maske kann entweder auf die Oberfläche des Plättchens in Form eines Photoresists oder einer Metallbeschichtung aufgebracht werden, oder sie kann auch separat aufgebracht werden, wobei sie jedoch dicht an dem Plättchen anliegen sollte.
aus Die dritte niederzuschlagende Metallschicht kann auch/Aluminium oder irgendeinem anderen geeigneten Metall, beispielsweise aus Molybdän oder aus einer Wechselbe&chichtung aus Kupfer und Molybdän, Chrom und Kupfer, Molybdän und Kupfer oder Molybdän und Gold bestehen. Das im ersten Alternativverfahren benutzte Ätzmittel hängt natürlich ab von dem speziellen Metall, welches geätzt werden soll.
Das folgende Beispiel sei zum besseren Verständnis des Erfindungsgedankens Docket FI 9-66-005
0098 18/09 11
angefügt, was jedoch keinerlei Beschränkung des Effindungsgedankene bedeuten möge.
Beispiel:
Es wurde ein Transistor mit einer verlängerten Emitterzone 50 innerhalb einer Basiszone 52 hergestellt entsprechend der in Fig. 2 und 3 gezeigten
_3
Konfiguration. Kontaktöffnungen mit einer Weite von 2, 5 . 10 mm, einer
-2 -3
Länge von 4, 2 . 10 mm und mit einem Abstand von 2, 5 . 10 mm wurden durch die Siliciumdioxydschutzschicht geätzt zum Zwecke der Kontaktierung der Emitter- und der Basiszone entsprechend der Fig. 2. Das Halbleiterbauelement wurde unter einen Rezipienten gebracht und dieser auf einen Druck von 5. 10 Torr evakuiert. Mittels eines Elektronenstrahles wurde Platin in Richtung auf das Halbleiterbauelement mit einer Rate von 50 A/ Minute verdampft, wodurch eine Platinschicht von etwa 300 A Dicke sowohl über den Öffnungen als auch über der Schutzschicht erzeugt wurde. Der ohmsche Kontakt aus Platin wurde durch anschliessende Erhitzung der Platinschicht in einem Vakuum von etwa 2. 10 bis 5. 10 Torr über einen Zeitraum von 5 Minuten bei einer Temperatur von etwa 500 C erzeugt. Die Temperatur wurde dann reduziert und das Halbleiterbauelement aus der Vakuumkammer genommen. Das Platin wurde anschliessend von der Siliciumdioxydbeschichtung durch Eintauchung des Halbleiterkörpers in Königswasser entfernt. Hierbei blieb lediglich das Platinsilicid innerhalb
Docket FI 9-66-005
009818/0911
der Kontaktöffoung*» aurttek.
E· wurden etwa 4000 Ä Palladium elektrodenlos auf die ohmsehen Kontakte aus PlatinsiUcid durch Benutsung dar folgenden elektrodenlosen Plattierungs* lösung niedergeschlagen. ' '
Lösung At
Palladiumchlorid 7,17 Gramm/L Ammoniumhydroxyd(Lösung) 390 cm /L Das; Dinatriumealz der (EDTA) Äthylendiamintetraessig«
sture * 34 Gramm/L
Lösung B;
Hydraeinsulfat 13 Gramm/L
Die Lösungen wurden unmittelbar vor Gebrauch in einezn Verhältnis von 25 cm Lösung A zu 1 cm Lösung B gemischt und auf eine Temperatur
von 50 C erhitzt« Das Halbleiterbauelement wurde dann in das elektroden* lose Plattierungebad gebracht, wonach sich der Palladiumfilm mit einer Rate
Docket FI 9-66-005
009818/0911 BAD ORIGINAL
von etwa 1000 A/Minute bildete.
Die Anwendungsdauer des elektrodenlosen Plattierungsbades betrug etwa 4 Minuten. Das Halbleiterbauelement wurde dann zum Aufdampfen einer Aluminium schicht von etwa 5000 A Dicke in eine Vakuumkammer gebracht. Die äussere Leiterbahnen 40 mit den kurzen fingerartigen Fortsätzen 42 wurden dann mittels einer Photoresistsmaske und subtraktiven Ätzens mit einer Standardätzlösung aus Phosphor-Salpeter- und Essigsäure erstellt. Die Messung ergab für den Flächenwiderstand der auf das Halbleiterbauelement aufmetallisierten Schicht einen Wert von 0, 2J1/O im Vergleich mit etwa 2 JL/q für Halbleiterbauelemente, welche keinen Gebrauch von der zweiten Palladium schicht machen.
Docket FI 9-66-005
009818/0911

Claims (4)

-12- 24. Oktober 1967 si-ha (Docket FI 9-66-005) PATENTANSPRÜCHE
1. Verfahren zum Herstellen elektrisch gut leitender
Schichten, insbesondere für Halbleiterbauelemente mit Kontaktierungsgebieten sehr geringer Abmessung, gekennzeichnet durch die folgenden Verfahrens schritte:
a) Offenlegung der unter der Schutzschicht (12) gelegenen Halbleiteroberfläche an den zu kontaktierenden Stellen mit einer sehr geringen Breitenabmessung;
b) Einbringen einer ersten, gut an der Halbleiteroberfläche haftenden, die ohmschen Kontakte (30) bildenden Metallschicht in die nach a) gebildeten Durchbrüche in der Schutzschicht;
c) Aufbringen einer zweiten Metallschicht (32) auf die ohmschen
« Kontakte (30) zwecks Erhöhung der Leitfähigkeit und
d) Aufbringen einer dritten, im wesentlichen die äusseren Anschlussbereiche (40) bildenden Metallschicht, mit einer kurzen,
nur
fingerartigen Fortsetzung, die jedoch άβη einen kleinen Flächenbereich der zweiten Metallschicht (32) überdeckt.
0098 18/09 11
daß
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,/die
erste Metallschicht im Vakuumaufdampfverfahren auf die freigelegte Halbleiteroberfläche und auf die diese bedeckende
dann
Schutzschicht aufgebracht und < von dieser Schutzschicht wieder entfernt wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet,
daß der Halbleiter aus Silicium.die Schutzschicht aus Siliciumdioxyd und die erste Metallschicht aus Platin der Dicke einiger A besteht, welche mit dem darunter liegenden Silicium nach Erhitzung ein Kontakt aus Platinsilicid bildet.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als
Material für die zweite, auf die Kontaktflächen aus Platinsilicid aufzubringende Metallschicht Palladium und als Material für die Leiterbahnen (40) (Zuführungen) Aluminium, Molybdän oder eine Doppelschicht aus Molybdän und Kupfer gewählt wird.
Docket FI 9-66-005
0 09818/0911
■v/V;
Lee r seite
DE19671589975 1966-10-27 1967-10-26 Verfahren zum Herstellen von Kontaktmetallisierungen bei Halbleiterbauelementen Expired DE1589975C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58993166A 1966-10-27 1966-10-27
US58993166 1966-10-27
DEJ0034894 1967-10-26

Publications (3)

Publication Number Publication Date
DE1589975A1 true DE1589975A1 (de) 1970-04-30
DE1589975B2 DE1589975B2 (de) 1975-06-05
DE1589975C3 DE1589975C3 (de) 1976-01-22

Family

ID=

Also Published As

Publication number Publication date
FR1538798A (fr) 1968-09-06
ES346421A1 (es) 1968-12-16
BE703102A (de) 1968-01-15
CH485326A (de) 1970-01-31
NL6714180A (de) 1968-04-29
GB1174832A (en) 1969-12-17
SE334423B (de) 1971-04-26
US3558352A (en) 1971-01-26
DE1589975B2 (de) 1975-06-05
NL159232B (nl) 1979-01-15

Similar Documents

Publication Publication Date Title
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2720893C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2048915A1 (de) Verfahren zur Veränderung von Eigen schäften eines metallischen Films
DE3043289C2 (de)
EP0057254A2 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2628381B2 (de) Vorrichtung zum Bohren von Mikrokanälen zwischen zwei einander gegenüberliegenden Flächen eines n-leitenden Halbleiterkörpers
DE2024822C3 (de) Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen
DE1589975A1 (de) Verfahren zum Herstellen elektrisch gut leitender duenner Schichten,insbesondere fuer Halbleiterbauelemente
DE2134291A1 (de) Halbleitervorrichtung
DE2050955B2 (de) Verfahren zur herstellung eines feldeffekttransistors
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster
DE1909290A1 (de) Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee