DE1546025A1 - Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung - Google Patents

Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung

Info

Publication number
DE1546025A1
DE1546025A1 DE19631546025 DE1546025A DE1546025A1 DE 1546025 A1 DE1546025 A1 DE 1546025A1 DE 19631546025 DE19631546025 DE 19631546025 DE 1546025 A DE1546025 A DE 1546025A DE 1546025 A1 DE1546025 A1 DE 1546025A1
Authority
DE
Germany
Prior art keywords
semiconductor body
silicon layer
window
semiconductor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631546025
Other languages
English (en)
Inventor
Horst Schaefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1546025A1 publication Critical patent/DE1546025A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Telefunken Patentverwertungsgesellschaft mbH« Ulm (Donau), Elisabethenstraße 3
Ulm (Donau), den 25. 1. 1963 FE/Pt-La/Be U 190/62
Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkörper aus Germanium oder einer
Die Erfindung betrifft ein Verfahren"zum Herstellen einer Diffusionsmaske oder einer Schutzschicht auf einem Halbleiterkörper·
Die Irfindung besteht bei einem solchen Verfahren darin, daß auf den Halbleiterkörper ein vom Halbleitergrundmaterial verschiedenes Material aufgebracht wird- und daß dieses Material in eine Verbindung umgewandelt wird.
Das auf den Halbleiterkörper aufgebrachte Material soll nach Möglichkeit kristallographisch mit dem Material des
- 2 909821/1052 pA« i
Halbleiterkörpers übereinstimmen. Neben Halbleitermaterialien können auf den Halbleiterkörper auch Metalle wie Kupfer oder Nickel aufgebracht werden. Diese Metalle werden dann beispielsweise in Oxyde oder Sulfide umgewandelt·
Der Vorteil der Erfindung besteht darin, daß sich nach dem erfindungsgemäßen Verfahren besonders haltbare, und chemisch stabile Schutzsehichten bzw. Diffusionsmasken auf einem Halbleiterkörper herstellen lassen. Das erfindungsgemäße Verfahren eignet sich vor allem für die Herstellung von Schutzschichten oder Diffusionsmasken auf Halteleiterkörpern aus Germanium oder einer Ajil^V-Verbindung, wenn ein solcher Halbleiterkörper erfindungsgemäß zunächst mit einer Siliziumschicht versehen und diese Siliziumschicht oxydiert wird. Untersuchungen haben nämlich ergeben, daß eine unmittelbare Oxydation eines Germaniumkörpers oder eines Halbleiterkörpers aus einer AyjjBy-Verbindung nach bekannten Verfahren keine guten bzw. chemisch stabilen Schutzschichten oder Diffusionsmasken liefert. Germaniumoxyde und Oxyde von AjjjB^--Verbindungen haften nicht nur schlecht auf dem Grundkörper, sondern haben außerdem noch den Nachteil, daß sie wasserlöslich sind·
909821/1052
Wird dagegen nicht der Halbleitergrundkörper selbst oxydiert, sondern nach der Erfindung eine auf den Halbleiterkörper aufgebrachte Schicht aus einem vom Material des Halbleiterkörpers verschiedenen Material, welches bei einem Halbleiterkörper aus Germanium oder einer Aj-Q-By-Verbindung z. B, aus Silizium bestehen kann, so treten diese Nachteile der WasserUöalichkeit, der chemischen Instabilität sowie der schlechten Haftbarkeit nicht auf.
Die Siliziumschicht kann auf den Halbleiterkörper aus Germanium oder einer Α-τ-jjB-y-Verbindung beispielsweise durch Aufdampfen, durch galvanisches Abscheiden oder durch Abscheidung bei der thermischen Zersetzung einer Si-Verbindung wie z, B» SiCl^, aufgebracht werden. Die Oxydation der auf dem Halbleiterkörper befindlichen Siliziumschicht erfolgt im allgemeinen durch Zersetzung einer Sauerstoff abgebenden Verbindung oder durch thermische bzw. anodische Oxydation.
Die Erfindung soll am Beispiel eines Planartransistors aus Germanium näher erläutert werden.
Zur Herstellung eines Planartransistors wird nach Pig. 1 der Germaniumkörper 1 vom Leitungstyp der. Kollektorzone zunächst mit einer Siliziumschicht 2 versehen, die an-
9 0 9 8 21/10 5 2 BAD
schließend zur Gewinnung einer Öxydmaske teilweise oxydiert wird· Bei dieser Oxydation entsteht die Oxydschicht 5 Bit einer Dickey die etwa gleich der halben Dicke der Siliziumschicht 2 ist. Ist die .Siliziumschicht 1 ,u dick, so beträgt die Dicke der Oxydschicht z. B. 0^5 /ti·
Damit die in den Germaniumkorper einzudiffundierenden Störstellen ungehindert in die Halbleiteroberfläche eindiffundieren können, muß derjenige Teil der Oxydschicht, der im Diffusionsbereich liegt, wieder abgetragen werden. Dies ist bei der Basisdiffusion der Bereich 4 der Oxydschicht in Fig. 1. Das Abtragen des Bereiches 4- kann beispielsweise durch Ätzen in einer HÜ1 und (HH^)o^p eirthaltenden wässrigen
Lösung erfolgen. Dabei müssen natürlich die nicht abzuätzenden Teile der Oxydschicht mit einem geeigneten ätzbeständigen Lack abgedeckt werden. Das selektive Abdecken der Oxydschicht erfolgt·im allgemeinen nach dem bekannten photolithographischen Verfahren. '
Nach dem Herausätzen eines Diffusionsfensters aus der Oxydmaske wird die Basiszone 5 in den Germaniumkorper 1 eindiffundiert. Die Basiszone kann beispielsweise durch Diffusion von Bor hergestellt werden, wenn der Germaniumkörper vom Leitungstyp der Kollektorzone η-leitend ist. Das Bor durchdringt dabei zunächst die nach der Oxydation noch ver-
909821/1052
bleibende Siliziumschicht, bevor es in den Germaninkörper selbst eindiffundiert. Im allgemeinen ist mit der Diffusion aucli eine Weiteroxydation des Siliziums verbunden sofern zur Störstellendiffusion wie üblich ein Oxyd benutzt bzw. in oxydierender Atmosphäre gearbeitet wird.
Da die Emitterdiffusion ein kleineres Fenster in der Oxydschicht erfordert als die Basisdiffusion, muß im Anschluß an die Basisdiffusion erneut oxydiert und danach gemäß Fig, 2 ein neues, für die Emitterdiffusion geeignetes ,Fenster 6 aus der durch Kachoxydation entstandenen Oxydschicht 7 herausgeätzt werden. Bei dieser zweiten Oxydation nimmt die Dicke der Siliziumschicht 2 von 0,5 /U nach der ersten Oxydation auf ungefähr 0,05 /U bis 0,1 ax ab. Die .zweite Oxydation bewirkt eine Verbreiterung der ersten Oxydschicht in ihrem nichtabgetragenen Bereich um die Dicke, der Oxydschicht 7. '
Durch das Emitterfenster 6 können nun die Emitterstörstellen in die nur noch 0,05 bis 0,1 /u dicke Siliziumschicht und danach in den ursprünglichen Germaniumkörper _gelangen,. Durch diese Diffusion entsteht die Emitterzone 8. Zur Herstellung der Emitterzone eignet sich z.B. Phosphor, wenn der Germaniumkörper η-leitend ist.
• - 6 -
BAD ORIGiNAL 909821/1052
Nach. Beendigung der Emitterdiffusion müssen die in den Halbleiterkörper diffundierten Zonen 'schließlich noch kontaktiert werden* Diese Kontaktierung kann beispielsweise mit Hilfe von Aluminium erfolgen, welches gemäß Fig. 5 zur Herstellung eines Emitteranschlusses in das Fenster fi. und zur Herstellung eines Basisanschlusses in das noch aus der Oxydschicht herauszuätzende Fenster 9 einlegiert wird. Zu diesem Zweck wird beispielsweise Aluminium auf die Oberfläche des Halbleiterkörpers aufgedampft, und zwar nicht selektiv, sondern auf den gesamten Oberflächenteil auf der Emitterseite. Das Anlegieren des Aluminium erfolgt bei einer Temperaturbehandlung von ungefähr 45o bis 5oo°C. Vor dieser Temperaturbehandlung muß jedoch das aufgedampfte Aluminium mit Ausnahme des in den Fenstern befindlichen Teiles wieder abgetragen werden, was durch Ätzen in Verbindung mit einer Photomaskierung erfolgen kann· Es empfiehlt sich, das Fenster 9 für den Basisanschluß ringförmig auszubilden.
Das Silizium auf dem Halbleiterkörper aus Germanium .oder einer Aj^By-Verbindung hat den Vorteil, daß es in seinen kristallographischen Werten mit dem Grundkörper übereinstimmt und somit keine wesentlichen Störungen verursacht. Ein weiterer Vorteil des Siliziums besteht darin, daß es sich besonders gut oxydieren läßt und eine ausgezeichnete Oxydmaske liefert· .
90 9821/1052

Claims (1)

  1. Patentansprüche
    1) Verfahren zum Herstellen einer Diffusionsmaske oder einer Schutzschicht auf einem Halbleiterkörper^ dadurch gekennr : Zeichnet, daß auf den Halbleiterkörper ein vom Halbleitergrundmaterial verschiedenes Material aufgebra cht wird und daß dieses Material in eine Verbindung umgewandelt wird»
    2) Verfahren nach Anspruch 1, dadurch gekennzeichnet $ daß das aufgebrachte Material kristallographisch mit dem Halbleitermaterial des Halbleiterkörpers übereinstimmt. ,
    5) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den Halbleiterkörper ein Metall aufgebracht wird»
    4) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf den Halbleiterkörper ein Halbleitermaterial aufgebracht wird,
    5) Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung bei der Herstellung einer Oxydschicht auf einem Halbleiterkörper aus Germanium oder
    - 8 - ν
    909 821/1052
    β) Verfahren nach Anspruch 5t dadurch gekennzeichnet, daß der Halbleiterkörper zunächst mit einer Siliziumschicht versehen wird und daß dann die Siliziumschicht oxydiert wird,
    7) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht auf die Ober*
    : fläche des Halbleiterkörpers durch Aufdampfen, galvanisches Abscheiden oder durch thermische Zersetzung einer Silizium— verbindung aufgebracht wird.
    ' . ■ ■
    8) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der Siliziumschicht T - 2 αχ beträgt.
    9) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die auf den Halbleiterkörper auf-
    ■ gebrachte Siliziumschicht durch thermische bz ?;. anodische
    Oxydation oder d--.rch Zersetzung einer sauerstoff abgebenden ^ Verbindung oxydiert wird·
    To) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der aufgebrachten SiIiziumsclicht T /U beträgt.
    909821/1052
    11) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnetj daß die Siliziumschicht auf den emitter— Teil der Halbleiteroberfläche aufgebracht wird«
    42) Verfahren naoh einem der vorhergehenden Ansprüche» gekennzeichnet durch die Anwendung bei der Herstellung von Planartransistoren aus Germanium oder einer
    13) Verfahren nach Anspruch 7» dadurch gekennzeichnet, daß der Halbleiterkörper mit einer Siliziumschicht versehen und die Siliziumschicht teilweise oxidiert wird, daß aus der Oxydschicht auf dem Silizium ein Fenster für die Basisdiffusion herausgeätzt und die Basiszone durch dieses Fenster in den Halbleiterkörper eindiffundiert wird., daß im Anschluß an die Basisdiffusion erneut oxydiert und aus der neu entstehenden Oxydschicht ein Fenster für die Emitterdiffusion herausgeätzt wird und daß schließlich durch dieses Fenster die Emitterzone in den Halbleiterkörper eindiffundiert wird·
    14) Verfahren nach Anspruch-8, dadurch gekennzeichnet, daß für den Basisanschluß ein weiteres Fenster aus der Oxydschicht herausgeätzt wird und daß in dieses Fenster Material für den Basisanschluß und in das Imitterfenster Material für den Emitteranschluß einlegiert wird··
    15) Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Material zur Kontaktierung der Basis- und Emitterzone Aluminium verwendet wird·
    BAD T 909821/1052
DE19631546025 1963-02-25 1963-02-25 Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung Pending DE1546025A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0023520 1963-02-25

Publications (1)

Publication Number Publication Date
DE1546025A1 true DE1546025A1 (de) 1969-05-22

Family

ID=7551025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631546025 Pending DE1546025A1 (de) 1963-02-25 1963-02-25 Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung

Country Status (3)

Country Link
US (1) US3372067A (de)
DE (1) DE1546025A1 (de)
GB (1) GB1053046A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication
JPS5317388B2 (de) * 1973-07-17 1978-06-08
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
US4038107B1 (en) * 1975-12-03 1995-04-18 Samsung Semiconductor Tele Method for making transistor structures
JPS5275181A (en) * 1975-12-13 1977-06-23 Sony Corp Formation of oxide film
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
JPS55138877A (en) * 1979-04-17 1980-10-30 Seiko Instr & Electronics Ltd Method of fabricating semiconductor device
US4634474A (en) * 1984-10-09 1987-01-06 At&T Bell Laboratories Coating of III-V and II-VI compound semiconductors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE509424A (de) * 1951-02-23
US2827401A (en) * 1954-08-19 1958-03-18 Robert D Laughlin Metal oxide rectifiers
US2981646A (en) * 1958-02-11 1961-04-25 Sprague Electric Co Process of forming barrier layers
US3055776A (en) * 1960-12-12 1962-09-25 Pacific Semiconductors Inc Masking technique
NL281909A (de) * 1961-08-30
BE626462A (de) * 1961-12-26
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
US3158505A (en) * 1962-07-23 1964-11-24 Fairchild Camera Instr Co Method of placing thick oxide coatings on silicon and article

Also Published As

Publication number Publication date
US3372067A (en) 1968-03-05
GB1053046A (de) 1900-01-01

Similar Documents

Publication Publication Date Title
DE2822901C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2508224A1 (de) Verbessertes verfahren zum verbinden von metall mit keramik
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
DE2052424B2 (de) Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE973445C (de) Verfahren zur Herstellung von mit Selen bedeckten Platten aus Metall fuer Gleichrichter, Fotoelemente u. dgl.
DE1546025A1 (de) Verfahren zur Herstellung einer Oxydschicht auf einem Halbleiterkoerper aus Germanium oder einer AIIIBV-Verbindung
DE3434727C2 (de)
DE2032320C3 (de) Verfahren zur Verbesserung der Haftung eines leitenden Materials auf einem nichtleitenden anorganischen Substratmaterial
DE2657415C2 (de) Verfahren zum Eindiffundieren von Fremdstoffen in ein Halbleitersubstrat
DE2239145A1 (de) Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE2243011C3 (de) Verfahren zum Herstellen eines Thermokompressionskontaktes
DE898705C (de) Verfahren zur Herstellung von Diffusionsueberzuegen
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE2413608C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1913616C3 (de) Verfahren zum Ätzen einer an einem Halter angebrachten Halbleiterscheibe
DE512818C (de) Verfahren zur Herstellung eines Gleichrichterelementes
DE1614358B2 (de) Verfahren zum herstellen einer aetzmaske fuer die aetzbehandlung von halbleiterkoerpern
DE1614760C3 (de) Halbleiteranordnung
DE2703738A1 (de) Verfahren zum strukturierten aetzen einer halbleiteranordnung
DE2352138A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1913616B2 (de) Verfahren zum aetzen einer an einem halter angebrachten halbleiterscheibe
DE1049658B (de)