DE1524814A1 - Schaltungsanordnung zur UEberpruefung eines(?)-Codes - Google Patents

Schaltungsanordnung zur UEberpruefung eines(?)-Codes

Info

Publication number
DE1524814A1
DE1524814A1 DE19671524814 DE1524814A DE1524814A1 DE 1524814 A1 DE1524814 A1 DE 1524814A1 DE 19671524814 DE19671524814 DE 19671524814 DE 1524814 A DE1524814 A DE 1524814A DE 1524814 A1 DE1524814 A1 DE 1524814A1
Authority
DE
Germany
Prior art keywords
input
inputs
node
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671524814
Other languages
English (en)
Inventor
Werner Bizer
Georg Gerner
Peter Tilgner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of DE1524814A1 publication Critical patent/DE1524814A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/085Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Description

  • Schal'.i.--1--,gsar.ordnung zur Überprüfung eines (n -Codes
    m
    Die Erfindung- betrifft eine Schaltungsanordnung zur Überprüfung eines (n)-Codes, bei dem n die Anzahl der-belegbaren Plätze und m die Anzahl der jeweils -,elegten Plätze bedeuten.
  • Bei der Übertragung und Verarbeitung von Daten ergeben sich zahlreiche Probleme, die nur dann mit einem erträglichen gerätetechnischen Aufwand gelöst werden können, wenn die Daten.in codierter Form vorliegen. Unter einem Code versteht man eine Zuordnung zwischen zwei Liäten-von Zeichen oder Elementarzeichengruppen. Einer der bekanntesten Codes ist der binäre Code. Bei ihm sind den Zahlen im dezimalen System bestimmte Kombinationen der Zeichen 0 und L im dualen Zahlensystem zugeordnet. Für 16 Dezi-malzahlen .benötigt man beispielsweise 16 vierstelligeL-O-Kombinationen.
  • Will man aber die Dezimalzahlen in der Weise durch 1-0-Zeichen darstellen, daß jede Zahl ebensoviele L-bzw. 0-Zeichen besitzt wie eine andere, so is-t z.B. bei Zulassung von nur einem L-Zeichen für die Dezimalzahlen eins bis zehn eine zehnstellige L-O-Darstellunc,# erforderlich. Man spricht dann von einem Eins-aus-zehn-Code oder abgekürzt geschrieben von einem -Code. Verallgemeinert man diese Betrachtung und läßt etwa m L-Zeichen für die Dezimalzahlen 1 bis n zu, so spricht man von einem -Code.
  • Diese Codierung wird in der Technik immer dann verwendet, wenn beispielsweise n Signalquellen zur Verfügung stehen, von denen eine stets gleichbleibende Anzahl von m verschiedenen Signalen zur Bildung eines Codes verwendet werden. Beispielsweise müssen in nachrichtenverarbeitenden Anlagen häufig die m Signalzustände von n- Einrichtungen überprüft worden, um die einwandfreie Funktion eines Gerätes oder Bauteiles zu kontrollieren. Hierfür bietet sich der -Code als besonders geeignet an. Er hat den Vorteil, daß immer nur m verschiedene Zeichen zur Bildung des Codes kombiniert werden.und dadurch mit verhältnismäßig einfachen Mitteln die-Fehlerfreiheit'des Codes festgestellt werden kann. Es sind bereits'zahlreiche Vorrichtungen und Verfahren bekannt, die Störungen bei der Übertragung und Verarbeitung von -codierten Nachrichten registrieren können.
  • In de ' m DBP,1 009 673 ist eine Codiereinrichtung angegeben, bei der das Vorhandensein oder Nichtvorhandensein von m Bedingungen aus einer Anzahl von n Bedingungen durch zwei definierte Schaltzustände der zu überprüfenden n Eirrichtungen angezeigt wird. Je nach dem Zustand der Einrichtungen werden diesen zugeordnete Widerstände in einen Stromkreis ein- oder abgeschaltet. Durch das 7,-dsammenschalten der Widerstände wird die Vorspannung Schalter, beispielsweise Transistoren, stufenweise geändert, um bei genau n Signalzuständen eine Meldung abzuleiten. Auf einem ähnlichen Prinzip baut die in dem DBP 1 063 64*2 angegebene Anordnung auf. Auch hier wird das Potential einer Ausgangsgröße in-Abhängigkeit von der Anzähl der abgetasteten Einrichtungen verschoben.. Die Ausgangsgröße verläuft nach einer hyperbelähnlichen Funktion und steht an den beiden Brückenpunkten einer Brückenanordnung an. Die Hyperbelfunktion entsteht dadurch, daß dann, wenn eine relativ geringe Zahl von n Eingängen zu- oder abgeschaltet wird, sich die Brückenspannung stärker ändert, als wenn n groß ist.
  • Die Nachteile der genannten Schaltungsanordnungen sind-in der DAS 1 216 934 geschildert, wo auch ein -Codpsignalprüfer angegeben ist, der diese Nachteile vermeidet. Dieser Codesignalprüfer besteht in bekannter Weise aus einer'Parallelschaltung von Kontakten, die den einzelnen Schaltelementen individuell zugeordnet sind, und die jeweils beim Vo rliegen des Arbeitszustandes betätigt werden. Diese Kontakte liegen in Reihe mit Widerständen, die bei all-en Schaltelementen gleich groß sind.- Mit dem festen Verbindungspunkt der einzelnen Reihenschaltungen und mit einem gemeinsamen Widerstand, der andererseits an festem Potential liegt,' ist eine Auswerterschaltung verbunden, die vorzugsweise zwei elektronische Schalter mit verschieden hohen Schwellwerten und ein von diesen gesteue'rte Anzeigeschaltmittel aufweist. Indem-zwischen den parallelen Reihenschaltungen von Schaltern und Widerständen und dem gemeinsamen Widerstand eine Steuerelektrode eines Transistorsangeschlossen wurde, dessen Ausgangselektrode an den Steuereingang einer Aus'werterschaltung geführt ist und dessen dritte Elektrode auf einem festen Potential liegt, konnte mit dieser Erfindung erreicht werden, daß die Ausgangsgröße einen linearen Verlauf hat. Neben diesen bisher genannten analogen Verfahren gibt es Prüfeinrichtungen, die durch die Kombination bestimmter Schaltelemente die zu prüfenden digitalen Signale wiederum digital auswerten und am Ausgang das Ergebnis durch eine Ja-Nein-Aussage ausgeben. Solche Anordnungen finden immer dort Anwendung, wo durch Vermeidung gewisser Baugruppen und/oder -elementen nur ein digitales Verfahren möglich oder wirtschaftlicher ist. In der DAS 1 020 688 ist eine Anordnung angegeben, bei der das gleichzeitige Vorhandensein von m Bedingungen aus einer-,Anzahl von n möglichen Bedingungen stufenweise durchgeführt ist. Diese Anordnung ha-t den Nachteil, daß die Leistungsaufnahlme d.er einzelnen Eingänge verschieden hoch ist.
  • Eine Schaltung, die bei digitalen Baugruppen ohne Schwierigkeiten .Verwendung finden kann, ist die in der DAS 1 229 134 angegebene Schaltungsanordnung zur Überwachung der Anzahl von Code-Elementen für nach einem gleichgewichtigen Code umgesetzte#Informationen. Diese Anordnung ist gekannzeichnet durch ein Maschennetzwerk mit einem Eingang und einem Ausgang. Jede Masche besteht aus zwei parallel geschalteten Gleichstromzweigen. In digsen Gleichstromzweigen liegen-je ein Arbeitskontakt und ein Ruhekontakt, die Empfangsrelais zugeordnet sind. Zusammen bilden diese Bauelemente eine exklusive ODER-Schaltung mit in zwei Ebenen angeordneten Steuerkontakten. Die einzelnen Maschen sind aneinander gesetzt.
  • Dadurch gibt es Überlappungsstellen, denen wiederum Steuerkontakte nach einem bestimmten Schema zugeordnet sind. Liegt am Eiügang der Gesamtschaltung ein Signal an, so erscheint am Ausgang nur dann ein Signal, wenn genau m Empfangseinrichtungen (Relais) von n möglichen angespi#ochen haben. Durch Einbau von Hilfsrelais in dieses Naschennetzwerk und durch die Verwendung mehrerer Eingänge und Ausgänge ist es möglich, diese Anordnung gleichzeitig für mehrere Codes zu verwenden. Außerdem kann durch eine geringfügige Erweiterung dieses Systems neben der Uberwachung des Codes- auch die Decodierung dieses Codes vorgenormen werden. In diesen Falle spricht nur dann das gerade für -"iese Kombination vorgesehene-Ausgaberelais an, wenn sowohl die Anschlußleitung als auch die Verbindungsleitungen als richtig erkannt wurden. Dieses Maschennetzwerk kann für zahlreiche Zwecke vorteilhaft verwendet werd-n. Ein Nachteil ist jedoch, daß'es immer für einen bestimmten Anwendungsfall ausgelegt werden muß. Besonders große Schwierigkeiten bereitet außerdem die Umstellung von einer Codierung auf eine. andere oder die gleichzeitige Prüfung verschiedener CodeWörter. Der Erfindung liegt die Aufgabe zugrunde, die Vorteile der bekannten Vorrichtungen miteinander zu.verknüpfen und insbesondere den Auf#rand für die gleichzeitige Prüfung verschiedener Codewörter herabzusetzen. Dilese Aufgabe'wird erfindungsgemäß dadurch gelöst, daß eine Schaltmatrix mit n Spalt'eri und m Zeilen vorgesehen ist, in deren Knotenpunkten sich je ein Schaltelement mit zwei.Eingängen A und D sowie zwei Ausgängen B.und C befindet, welches die Ein-und Ausgänge durch die schaltalgebraische Gleichungen B = A v I),-C A & D miteinander verknüpft und daß für die Zeilenausgänge der Matrix e ine Auswerterschaltung vorgesehen ist, die anzeigt, welcher #n) -Code bei vorgegebenem ngierade ansteht. Dabei wird die Natrix m -,so ausgelegt, daß die Knotenpunktelemente der Matrix aus drei NAND-Gattern mit je zwei Eingängen und einem Ausgang bestehen, Wobei der Ausgang des einen NAND-Gatters. je einem Eingang der bei-.den anderen zugeführt ist und je ein Eingang dieses NAND-Gatters unter Bildung der Knotenpunkteingänge jeweils mit-dem anderen, Eingang der beiden anderen NAND-Gatter verbunden ist und daß die Ausgänge der beiden anderen NAND-Gatter die Knotenpunktausgänge bilden, Ein Ausführungsbeispiel ist in der Zeichnung dargestellt und wird im folgenden näher,beschrieben. Es zeigen Fig. 1 das Prinzipschaltbild einer Prüfnatrix mit Auswerteschaltung, Fig. 2 ein Knotenpunkt der 2rüfmatrix als NAND-Verknupfung, -t'ig, 3 Knotenpunktelemente in IZAND-Verknüpfung in Zusammenschaltung zur Prüfmatrix, Fig. 4 ein Knotenpunkt der Prüfmatrix als NOR-Verknüpfung.
  • In der Fig. 1 ist e ine Prüfmatrix dargestellt, die aus den'Spalten 1 '... 8 und den Zeilen I ... IV-besteht. In den Kreuzungspunkten der Spalten 1 ... 8 mit den Zeilen I ... IV befindet sich je ein Ventil mit den Eingängen A und D und den Ausgängen B und C. Die Kreuzungspunkte der Spalte 1 mit den Zeilen I bis III sind über die Neg ationsglieder 9 ... 11 einer Auswerteschaltung 12 zuLeführt, während die Kreuzungspunkte der Spalte 1 mit der Zeile IV direkt mit der Auswerteschaltung 13 verbunden sind.
  • An der 3.e 6. und 7. Spalte der Spalten 1 b is 8 liege beispielsweise das Signal L an, während an den Spalten 1,2,4,5,8 das Signal 0 anstehen möge. Die Knotenpunktelemente besitzen, wie bereits erwähnt, je zwei Eingänge A,D und zwei Ausgänge B,C. Die Ein- und Ausgänge sind durch die Gleichungen B = A v D und C iL &-, D miteinander verknüpft. Steht nun an der Spalte 7 ein L-Signal an, so erhält das Knotenpunktelement zwischen der 7. Spalte und der I..Zei-lenur vom Eingang-A einen Impuls, Da aber am Ausgang C nur dann ein Signal ansteht, wenn sowohl am Eingang A als auch am Eintrang Dein Signal vorhanden ist. hingegen der Ausgang'B auch dann ein Signal abgibt, wenn an A oder an D ein Signal liegt, kann das Knotenelement das Signal nur an den Knotenpunkt zwischen der 6. Spalte und der I. Zeile weiterleiten. Dieser Knotenpunkt erhält dadurch zwei Eingangssignale, nämlich je eine von dem Eingang A und dem Eingang D.
  • Damit kann das Knotenpunktelement'6/1 gemäß der angegebenen Gleichung sowohl zu dem Knotenpunkt 5/1 als auch zu dem.*Knotenpunkt 6/11 ein Signal geben. Die Knotenpunkte 5/1 und 4/1 erhalten von den Spalten 5 bzw. 4 keine Impulse, so' #aß der von der Spalte 7 ausgegangene Impuls bis zu dem Knotenpunkt-3/I weitergeschoben wird und das vom Knotenpunktelement 6/I.-nach 6/11 gelangte Signal ungestört bi s zum Knotenpunkt 3/11 gelangt. Das Knotenpunktelement VI erhält nun wieder zwei Eingangsimpu.lse und gibt somit auch zwei Ausgangsimpulse ab. Der Impuls A gelangt über 2/1, I/I-und ein Negationsglied-9 zu der Auswerteschaltung 12. Der an.C anstehende Impuls. von 3/1 dagegen ist zugleich Eingangsimpuls am A-Eingang des Knotenpunktes 3/11. In 3/11 erscheint aber auch der Impuls von 6/TI als Signal des Eingangs D und veranlaßt das Knotenpunktelement"sowohl ein Signal nach 2/11 als auch nach 3/111 zu senden. Von 2/11 wird das Signal über 1/II und ein Negationsglied 10 der Auswerteschaltung 12 zugeführt. In der Zeile 4 erscheint überhaupt kein Signal.' In der Fig. 2 ist ein Knotenpunktelement in isolierter Darstellung gezeigt, bei dem im wesentlichen die Grundelemente der NAND-Technik mit zwei Eingängen verwendet sind.
  • Ein Negationsglied 13 ist mit seinem'Ausgang sowohl mit einem Eingang des NAND-Gliedeß 14 als auch mit einem Eingang des NAND-Gliedes 15 verbunden. Der zweite Eingang des INAND-Gliedes 14 ist dem einen Eingang des NAND-Gliedes 16 zugeführ t, während der Ausgang des NAND-Gliedes 14 mit dem,zweiten Eingang des NAND-Gliedes 15 und dem zweiten Eingang des NAND-Gliedes 16 verbunden i.st.
  • Der Ausgang des N.AND-Gliedes 16 ist an den Eingang eines Negationsgliedes 17 geschaltet.
  • Die Knotenpunktelemente sollen die Gleichung B = A v D und.-C = 3 & D-erfüllen. Damit ergibt sich folgende Wahrhe.itstafel
    A D B C
    L. L
    0 0 0 0
    0 L L 0
    L 0 1 0
    Erscheint-nur am Eingang A des Negationsgliedes 13 ein Signal, so steht an dem einen Eingang des NJAM-Gliedes 15 kein Signal an. Da aber die beiden Eingänge des NAND-Gliedes 14 ebenfalls ohne Signal sind, ist am zweiten Eingang des NAND-Gliedes 15 ein Signal vorhanden. Ur, ohne,Inversion ein Signal abgeben zu können, müßten beide Eingänge von 1 5 mit Signalen beauf.schlagt sein. Die Negierung durch 15 bewirkt aberi daß im vorliegenden Fall ein Signal am Ausgang B ansteht. In Ausgang C kann deshalb kein Signal erschei-C> nen, weil an beiden Eingängen des NAND-Gliedes 16 Impulse anstehen müßten, um durch die ans--hließende doppelte Negation zu dringen. Steht sowohl am Eingang A als auch am Eingang D ein Signal an, so geht ein Signal durch da s NAND-Glie6 14 und, da 13 negiert, sind die Ein.g*,ängevon 15 unterschiedlich beaufschlagt, was durch nochmalige Negation durch 15 zur Folge hat, daß das Signal ansteht.
  • In de-,n beiden Eingängen von 16-entstehen gleichzeitig Signale, so daß durch die anschließende zweimaligb Negation durch das NAND-Glied 16 u nd das Negationsglied 17 auch das Signal C ansteht.- Für den Fall, daß nur D vorhanden ist, ist der von A kommende Eingang von 15 mit einem Signal beaufschlagt. Auch beide Eingänge von 14 haben ein Signal, das aber durch 15 invertiert wird und somit die Eingänge von 16 unterschiedliche Vorzeichen aufweisen. Durch die Negation mittels 15 wird aber erreicht,'daß B ansteht. An den Eingängen von 14 sind beide Signäle vorhanden. Dadurch wird aber das eine Eingangssignal von 16 mittels 15 negiErt und C kann wegen der darauffolgenden zweimaligen Negation nicht erscheinen. Sind sowohl A äls-auch D nicht vorhanden, so sind die Eingänge von 15 beide-mit Signalen beaufschlagt, denn einmal gibt 13 ein Signal ab, das sofort dem einen Eingang von 15 zu#eführt wird, und zum anderen bewirkt dieses Signal zusammen mit dem nicht vorhandenen Signal D ein positives Ausgangssignal von 14. Durch beide zusammen jedoch wird erreicht, daß B wegen der Negation'durch 15 nicht ansteht. Da am Ausgang von 14 ein Signal ansteht, D aber nicht vorhanden ist, kann auch 0 nicht erscheinen. Damit ist bewiesen, daß die angegebene Schaltung die gestellten Ford erungen erfüllt.
  • ScaallGet man die in Fig. 2 dargestellten Knotenpunktelemente gemäß der in Fig. 1 angegebenen Weise zusammen, so stellt man fest, daß jeweils zwei Negationsglieder 13 und 17 aufeinandertreffen. Damit heben sie si'ch aber gegenseitig auf und es ergibt sich eine vereinfachte Schältunz- nach Fig. 3. Um in dem dp-rgestellten speziellen Beispiel sowohl -Codes als auch - und -Codes prüfen zu können, ist die Auswerteschaltung 12 so aufgebaut, daß für die Prüfung eines -Codes das Signal a auf einen Eingang des NAND-Gliedes 18 gegeben,und das Signal b über ein Negationsglied-19 dem anderen Eingang zugeleitet wird. Damit steht an P 1 nur dann ein Signal an, wenn erfüllt ist. Bei der Überprüfung von Codes werden die Signale a und b einem NAND-Glied 20-mit drei Eingängen zugeführt, welches ir,#r dann ein Signal abgibt, wenn # und b vorhanden.und c nicht vorhanden sind. Für die Prüfung eines Codes werden entsprechend die'Signale a,b,c einem NAND-Glied 21 mit vier Eingängen zugeführt. Damit aber in diesem Falle an dem .NAND-Glied 20 für die Überprüfung eines -Codes kein Signal ansteht, muß das -NAND-Glied das -NAND-Glied sperren. Dies geschibht dadurch, daß das Signal-c über. ein Negationsglied 22 einem Eingang des -NAND-Gliedes 20 zugeleitet wird. Durch Auswerten der Ausgänge P 1 bis 2 3 bzw. 2 m läßt sich somit ableiten, welcher Code in die Anordnung eingegeben wird.
  • Die Matrix läßt sich auch leicht mit NOR-Gattern aufbauen. Dies geschieht in der Weise, daß die NAND-Gatter der Knotenpunktelemente lediglich durch NOR-Gatter er-setzt w'erden, wobei an den Eingängen und an den Ausgängen der Zeilen zusätzlich Inverter vorgesehen sind.
  • Die mit der Erfind,ung-erzielten Vorteile bestehen insbesondere-darin, daß ohne erheblichen g-erätetechnischen Mehraufwand mehrere verschiedene Codewörter mit der gleichen Matrix in zeitlicher Reihenfolge geprüft werden können, wobei.das Codewort mit den größten Werten für n und m die Größe der Anordnung bestimmt. Die Anzahl der zu überwachenden Einrichtungenkann.zu.dem unbeschränkt erweitert werden, wobei der gerätetechnische Aufwand nur linear mit der Anzahl steigt. Von besonderem Vorteil ist dabei, daß in allen -Codes und bei eine Erweiterung der Anlage stets die gl_eichen Knotenpunktälemente ausreichen und somit in hoher Stückzahl gefertigt werden.können. Vergrößert man bei einer gegebenen Spaltenzahl n die Zeilen m, so steigt der gerätetechnische Aufwand weniger als linear an. Beispielsweise sind bei fünf Spalten und einer Zeile fünf Knotenpunktelemente notwendig, bei zwei Zeil.en dagegen nur noch neun usw.. Sämtliche ZeileneIngänge haben überdies die gleiche Aufnahmeleistung.

Claims (2)

  1. Patentansprüche: 1. Schaltungsanordnung zur Überprüfung eines -Codes, bei dem n die Anzahl der bele,-baren Plätze und m die Anzahl der jeweils belegten Plätze bedeuten, dadurch gekennzeichnet, daß eine Schaltmatrix mit n Spalten und m Zeilen vorgesehen ist, in deren Knotenpunkten sich je ein Schaltelement mit zwei Eingängen A' utid D sowie zwei Aubgängen B und C befindeti welches die Einund, Ausgänge durc-1-'1 die schaltalgebraische Gleichungen B A, v C A &- D mt-,inander verknüpft und daß die Zeillenausgänge der Hatrix eine Ausvierteschaltung vorgesehen ist, die anzeigt, welcher -Code bei vorgegebenen n gerade ansteht-.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Knotenpunktelemente der Matrix aus drei NAND-Gattern (14,15,16) mit je zwei EingänLen und einem Ausgang bestehen, wobei der Ausgang des einen NAND-Gatters (14) je einen Eingang der beiden anderen zugeführt ist und je ein Eingang dieses NAND-Gatters (14) unter Bildung der Knotenpunkteingänge A,D jeweils mit dem anderen Eingang der beiden anderen NAND-Gatter ,(15,16) verbunden ist und daß die Ausgänge der beiden anderen NAND-LGatt*er (15,16) die Knotenpunktausgänge B und C bilderi. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, C) daß die Knotenpunktelemente der Matrix aus drei NOR-Gattern (23,24,25) mit je zwei Eingängen und einem Ausgang bestehen, Ausgang des einen NOR-Gatters (23) je einem Eingang wohei der der beiden anderen zugeführt ist und je ein Eingang dieses NOR-Gatters- (23) unter-Bildung-der Knotenpunkteingänge A,D jeweils mit dem anderen Eingang der beiden anderen NOR-Gatter (24,25) verbunden ist, und daß die Ausgänge der beiden anderen _NOR-Gatter (24,25) di*e Knotenpunktausgänge B und C bilden und daß sich ferner am Eingang der Matrixspalten und am Ausgang der Matrixzeilen je ein Inversionagatter befindet.
DE19671524814 1967-08-16 1967-08-16 Schaltungsanordnung zur UEberpruefung eines(?)-Codes Pending DE1524814A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEB0093988 1967-08-16

Publications (1)

Publication Number Publication Date
DE1524814A1 true DE1524814A1 (de) 1970-10-22

Family

ID=6987284

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671524814 Pending DE1524814A1 (de) 1967-08-16 1967-08-16 Schaltungsanordnung zur UEberpruefung eines(?)-Codes

Country Status (2)

Country Link
CH (1) CH472812A (de)
DE (1) DE1524814A1 (de)

Also Published As

Publication number Publication date
CH472812A (de) 1969-05-15

Similar Documents

Publication Publication Date Title
DE1524814A1 (de) Schaltungsanordnung zur UEberpruefung eines(?)-Codes
DE2133729A1 (de) Anordnung mit einer Kaskadenschaltung einer Anzahl von Speicherelementen
AT293757B (de) Schaltungsanordnung zum vergleich zweier zahlen
DE1244444B (de) Verrichtung zum Vergleichen der relativen Groessen zweier elektrisch verschluesselter, binaer dargestellter Groessen
DE1146922B (de) Verfahren zur Impulszaehlung mit multistabilen Speicherelementen
DE2123736B2 (de) Anzeigeeinrichtung mit Leuchtelementen
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE2061609B2 (de) Schaltungsanordnung zum Umsetzen eines Code in einen anderen Code
DE1524237A1 (de) Elektrische Einrichtung zum Vergleich verschluesselter Zahlen
DE2842672C2 (de) Digital-Analog-Umsetzer
DE2203526C2 (de) Anordnung zum Auswerten von Signalen unterschiedlicher Priorität
DE2227702C3 (de) Bistabile Kippschaltung
DE1105206B (de) Paritaetsbitgenerator
AT232760B (de) Anordnung zur Impulsuntersetzung
DE1113005B (de) Schaltungsanordnung zur elektronischen Impulszaehlung
DE1574603A1 (de) Binaere Addierschaltung
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE1230852B (de) Pruefschaltung fuer m-von-n-Codesignale, insbesondere in Fernmeldeanlagen
DE1900839C3 (de) Zähler für elektrische Impulse
DE1233009B (de) Reversierbare Zaehlschaltung
DE1499748C3 (de) Selbstprüfender Zuordner
DE2017838C3 (de) Kodesignalprüfschaltung
DE1078355B (de) Impulszaehl- und Codierschaltung
DE1219259B (de) Logisches Schaltnetz
DE1188135B (de) Dezimalzaehlwerk

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971