DE1524200A1 - Elektronisches Datenverarbeitungssystem - Google Patents

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (V.St.A.)

Patentanmeldung Nr.:
Unser Az.χ 905/Germany

ELEKTRONISCHES DATENVERARBEITUMQ33YSTEM

Die Erfindung betrifft einen elektronischen Ziffernrechner, der eine zentrale Verarbeitungseinheit, einen magnetischen Hauptspeicher und eine Zeitgabeeinheit enthält und eine Reihe von Operationszyklen durchführt, in denen die Zeitgabeeinheit Zeitgabesignale liefert, die einen Zwelschrittspeicherzyklus festlegen, bei dem im ersten Schritt ein Wort aus dem Speicher abgelesen und im zweiten Schritt wieder in diesen eingeschrieben werden kann. Sin bekannter Elektronenrechner dieser Art ist in der deutschen Auslegeschrift 1 183 284 beschrieben. Dieser bekannte Rechner ist so aufgebaut, daß die Zeitspanne zwischen der Ausblendung ("strobe"-Zeitpunkt, d.h. dem Augenblick im ersten Schritt des Speicherzyklus, wenn das Wort verfügbar wird) und dem Beginn des zweiten Schrittes des Speicherzyklus lang genug ist, um mit dem gelesenen Wort beliebige logische Operationen durchzuführen. Falls erwünscht, kann somit ein Wort in einem einzigen Operationszyklus gelesen, bearbeitet und verändert und wieder in die gleiche Speloherstelle zurückgeschrieben werden.

14. ι. 1966 909865/1318

In dem vorgenannten Rechner beträgt die Länge des OperationsZyklus 6 μββο. Bei Versuchen, die Geschwindigkeit des Rechners durch Verkürzung der Länge des Speicherzyklus auf eine Zeit in der Größenordnung von 1 μββο wesentlich zu erhöhen, hat es sich gezeigt, daß die Zeit zwischen der Ausblendung und dem Beginn des zweiten Schrittes des Speicherzyklus für eine Durchfuhrung sämtlicher gewünschter logischer Operationen nidit ausreicht. Das bekannte System kann daher nicht in einem Rechner Verwendung finden, dessen Speicher eine sehr kurze Zykluszelt in der Größenordnung von 1 μβεο besitzt.

Die Erfindung hat sich die Aufgabe gestellt, diesen Mangel zu beseitigen.

Gegenstand der Erfindung ist somit ein elektronischer Ziffernrechner mit einer zentralen Verarbeitungseinheit, einem magnetischen Hauptspeicher und einer Zeitgabeeinheit, der eine Reihe von Operationszyklen durchführt, in denen die

Zeltgabeeinheit jeweils Zeitgabesignale liefert, die einen

im Zweischrittspeicherzyklus festlegen, bei dem/ersten Schritt ein Wort aus dem Speicher abgelesen und im zweiten Schritt wieder in diesen eingeschrieben werden kann.

Das Kennzeichnende der Erfindung besteht darin, aaü Operationszyklen, in denen ein Wort in den Hauptspeichr einzuschreiben ist, so verlängert werden, daß sie einen zweiten Zweischrittspeicherzyklus enthalten, bei dem int ersten Schritt eine Speicherstelle im Hauptspeicher ge~

909885/1316

14. 1. 1966

löscht und im zweiten Schritt das Wort in diesen eingeschrieben wird, und daß die logischen Operationen der zentralen Verarbeitungeeinheit in jedem Operationszyklus gleichzeitig mit dem zweiten Schritt des ersten, nur der Speicherung dienenden Speicherzyklus durchgeführt werden.

Es werden somit in einem Operationszyklus, in dem ein Wort in den Speicher eingeschrieben wird, zwei völlig getrennte Speioherzyklen durchgeführt. Dies bedeutet, daB, wenn ein geändertes Wort eingeschrieben werden soll, die für logische Operationen zur Verfügung stehende Zeit auf die zwischen der Ausblendung des ersten Speicherzyklus und dem zweiten Schritt des «weiten Speicherzyklus liegende Zeitspanne verlängert wird, die größer als ein voller Speicherzyklus 1st. Soll das gleiche Wort, das abgelesen worden war, zurückgeschrieben werden, dann brauchen die logischen Operationen vorher nicht beendet werden. In diesem Falle erfolgt das Zurückschreiben des Wortes im zweiten Schritt des ersten, nur der Speicherung dienenden Speicherzyklus, und die Zeit zwischen der Ausblendung und dem Ende des Speicherzyklus steht für loglsohe- Operationen mit dem gelesenen Wort zur Verfügung. Somit werden logische Operationen gleichzeitig mit dem zweiten Schritt des ersten, nur der Speicherung dienenden Speicherz.yklus durchgeführt, ganz gleich, ob ein "neues" oder geändertes Wort einzuschreiben ist. Die Erfindung ermöglicht daher die Verwendung eines extrem schnell arbeitenden Speichers, wodurch eine Erhöhung der gesamten Arbeits-

909885/13 16
14. ι. 1966

geschwindigkeit dee Rechners erreicht wird.

£s 1st für das erfindungsgemMfle System zweckmäßig, einen Hilfespeicher vorzusehen. Dieser dient sur Speicherung verschiedener Interner Daten, und verschiedene «einer Teile werden als Indexregister, Sprungregister, Kurxzeitspeicherregister und als Akkumulator verwendet. Der Hilfsspeioher wird In der gleichen Welse wie der Hauptspeicher betätigt, d.h. bei der Einschreibung neuer Daten besteht der Operationszyklus aus zwei Speicherzyklen.

Aufgrund der Tatsache, daß das Einschreiben von Daten in den Hauptspeicher (oder den Hilfsspeioher) in einem anderen Speioherzyklus durchgeführt wird als der, in dem ein Wort gelesen wird, erhält die Erfindung ein weiteres zweckmäßiges Merkmal, das In der Anordnung von Zwllllngeadressen- und

"a teure gl stern für beide Speicher besteht. Hierdurch kann ein Wort aus einer Speicheretelle beispielsweise des Hauptspeichers gelesen und das gleiche oder ein anderes Wort Im glelohen Zyklus in den Hauptspeicher In eine andere Speloherstelle eingeschrieben werden. Dies stellt gegenüber dem bekannten Rechner einen weiteren Vorteil dar, da ein Befehl, z.B. BEWB3EN, bei dem eine Reihe von Wörtern aus einer Reihe von Speichorstellen in andere im Hauptspeicher gebracht werden, in etwa der halben Anzahl von Operationezyklen durchgeführt werden kann, die in dem bekannten Rechner erforderlich wäre».Hierdurch wird ferner die Steuerung der Operationen des Rechners vereinfacht, da infolge der Tatsache, daß zwei Operati onezyklen durch einen ersetzt werden, die Oesamtzahl der

90988b/ 1316

ι*, ι. 1966

verschiedenen augliohen Operationssälen verringert wird.

ZweekaäSlg bei der Irfindung ist ferner die verbesserte F^m der Steuerschaltung tür Bestlsaning der jeweils in eines Operationaijklue durchzuführenden Operationen. Xn dem bekannten Rechner wird dieae Steuerung durch «*· twei Matrizen von Übertragern durchgeführt, deren Ausgangslapulse sur Steuerung de· Übrigen leohners verwendet werden» In dea erfindungsge-■Iten Syst··) werden die Übertragers* triien to ersetit, dal dl· Steuersignale wthrend eines gansen Optratlonssyiaus und nloht nur wlhrend weniger als Jeweils eines halben Operatlens-■jklus vernanden Min kennen.

tin Ausfuhrungebeispiel der Irfindung wird lsi folgenden an Hand der Zeichnungen besehrieben. Zn diesen telgen

Flg. IA bis IC susasaen ein Blockschaltbild eines elektronischen Ziffernrechners,

Flg. 2A und 2B Schaltbilder der Zeitgabesohaltung,

Fig. 3 ein Zeltgabe- und Slgnalformdlagramm,

Flg. 4 ein Schaltbild einer Speloherseitgabeelnheit,

Flg. 5A ein Blookachaltbild einer Einheit des Hauptspeichers,

Fig. 5B eine Skizze, die die Konstruktion eines Teiles einer Einheit des Hauptspeichers veranschaulicht,

Fig. 6a und 6b Schaltbilder von Teilen der Frogramm-Bteuereinheit,

Fig. 7 ein vereinfachtes Operatlonsblookflußdiagramm,

Fig. 8 ein Schaltbild einer logischen Speicherschaltung, 909885/1316

14. 1. 1966 BAD ORIGINAL

Pig. 9 ein Sohaltbild einer tJberbrUckungeechaltung und Fig. 10 ein Schaltbild eines Flipflops.

Inhaltsverzeichnis

1. Allgemeine·

1.1 Kurz· Beeohrelbung dee Hauptspeicher·

1.2 Kurs· Be«ohreibung des Hilfsspelohera

2. Bezeichnungen und Definitionen

2.1 Detenstmktur und Datenspeicherung

3. Systeasyklen

4. Register und Treiberschaltungen

4.1 Adressenregister und Datenspeicherregister für den Hauptspeicher

4.2 Adressenreglster und Datenspeicherregister für den Hilfsspelcher

4.3 Weitere Register

5. ZeltgAbesteuerung des Systems

5.1 Taktsignalquelle

5.2 Zeitgabesteuerschaltung der Verarbeitungseinheit 5·^ Zeitgabesignale für das System

6. Beschreibung der Speicher

6.1 Zeltgabeeteuerechaltungen für die Speicher

6.2 Ausführliche Beschreibung des Hauptspeichers

7. Programmsteuersystem

8. Struktur der Befehle

9. Typische logische Speicherschaltung —

10. 'tberbrüokungsschaltung ^BAD

909885/1316

14. 1. 1966

12. Typische Pllpflopsohaltung
12. Funktionsweise des Rechners

12.1 Blockoperation von als Beispiel gewählten Befehlen

12.2 Blockoperation des LAMN-Defehle

12.3 Funktion des S-Registers und anderer Register als Adressenreglster fUr den Hauptspeicher

1. Allgemeines

Wie aus den Flg. IA bis IC ersichtlich, enthält der 6·« Rechner

1. einen Hauptspeicher 9 mit magnetischen n-::nnr-, :hichtelementen, der aus einzelnen Speichereinheiten MUl und MU2 besteht, in denen Informationen (40.000 Wörter) einschließlich Programmierungedaten, Arbeltsdaten und Zwischenergebnissenin ihren einzelnen Speloherstellen gespeichert werden kennen, deren Speicherkapazität Jeweils 1 Wort beträgt]

2. einen Hilfsspelcher 13 mit magnetischen Dünnschichtelementen, der verschiedene besondere bezeichnete Speicherstellen oder Register enthält und

3. eine Datenverarbeltungseinheit mit (a) Zeltgabesteuertaktsignalen für die Zeitgabesteuerschaltung 22ι (b) einer Programmsteuereinheit 10 zum Steuern der Operationen des Systems bei der Ausführung von Befehlen; (c) logische Schaltungen 11 mit einem Addierer 11a, Hntscheidungssehaltungen 11b und Sonderschaltungen lic. Kurz gesagt wird das Arbeiten der Speicher 9 und 13 durch Lese- und Schreibzeitgäbeimpulse Rl und Wl ge-

90988b/13i6
1». 1. 1966 -

steuert, die von der Zeitgabesteuersohaltung 22 der Datenverarbeitungseinheit geliefert werden. Diese Impuls© Hl und Vl werden dem Hauptspeicher 9 und dem Hilfsspeicher IjJ sugeführt, die selbst Zeitgabasteuerschaltungan zum Synchronisieren Ihrer internen Operationen mit dem Arbeiten der Datenverarbeitungseinheit besitzen. Wie später näher erläutert, bestimmt die ZeItgabosteuerschaltung 22 während Jedes Operatlonezyklus des Datenverarbeitungssystems erstens den zeitlichen Ablauf der gegebenen falls durchzuführenden X.ese- und Schreiboperp.tionen von Daten im Hauptspeicher 9 und im Hilfsspeicher 13 durch Lese- und Schreibzeitgabelmpulse Rl und Vl und zweitens den zeitlichen Ablauf df>r Punktionen d?r Proprarrmsteuereinhelt 10, der Int-Enheidungscohaltungen 11b, der Adrosaen- und Speicherregister und anderer logischen Schaltungen durch Anlegen von Zeltgabe· Steuerimpulsen an die 71ipflop3 und rindere Ionische Speloherüchaltungen, mn dit» logieohe Folgesteuerung des Rechners welterzuüchalten.

1.1 Kurze Beschreibung uea

Der Hauptspeicher 9 besteht aus zwei Speichereinheiten MUI und MU? irlt Jeweils 20.000 Speicher3tellen_# wodurch eine Gesamtzahl von 40.000 Speicherstellen erhalten wird. Die Orundinforir.ationseiniieit in dem eri'indungsgemlifien Datenverarbeitungssystem ist ein Wort, das aue zwölf Bits und einem Paritätsprüfbit, d.h. insgesamt aus dreizehn Bits besteht. Die 40.000 8pelcheretellen des Hauptspeichere 9 speichern Jeweils ein Wort und sind einzeln durch gemeinsame Adressenregister adressierter, d.h. durch die Lese- und Schreib-L-Registerteile (Lal-l8_#Ll-l8) oder unter bestimmten Umstanden durch da* 3-Register (nur 81-18).Die 8pel·

909685/1316 ^Ί

14. 1. 1966 BADORtGINAL

152A 200

ohersohaltung 819 des S-legieter· speiohert ein FaritMteblt, da· nloht als Tell der Adresse verwendet wird. Di· Ausginge

Teils
•ines bestiaet*n7dieeer Register (U«18« LaI-l8 oder 81-18) werden den Blagtngen von Adressentreibern LdI-18 lugeftihrt, us Adreβsenausgangssignale M₁.^ für di· Adreesenlogi* in Hauptspeicher 9 iu erhalten. Der Hauptspeicher 9 speichert die Prograaslnfoniatlon, d.h. die Befehle, sowie die Arbeitendsten und Zwischenergebnisse, die beliebig auf die vorhandenen Speioherstcllen verteilt werden kennen. Die Informationen werden an die verschiedenen Speicher und Register biw. von und zwischen diesen parallel Übertragen, d.h. sämtliche, der swulf Bits eines einseinen Wortes werden parallel Übertragen. Bs können auch eehrere Wörter gleichseitig swisohen den versohledenen Registern übertragen werden. Auoh in den Rechenoperationen des Addierers 11a werden die Wörter parallel verarbeitet.

1.2 Kurse Beschreibung des Hi^fsspeiohers

Der Hilfespeicher 15, der einen Teil der Datenverarbeitungseinheit bildet, cnthXlt verschiedene Sonderregister, d.h. Indexregister 15, Sprungregister 16, Kunieitspeioherregister 19 und einen Akkumulator 17· Diese Register des Hllfsspeiohers 13 sind von außen über die Eingabe-Auegabeleiter lh sun 8-Register mittels Befehlen oder duroh ein nlehtgeiclgtes Tastenfeld sugJtnglloh. Der Hilfsspeioher 1? besltst aohtsig Speichersteilen. Die Indem- und Sprungregister 15 und 16 haben susasnen vierundseohslg Speloherstellen, in denen Jeweils aohtsehn Bits plus ein Paritateprüfbit

BAD ORfQfNAL

909885/1316
14. 1. 1965

gespeichert werden k&neoDer Akkumulator 17 weist aoht Speioherstellen zur Speicherung von aoht Wörtern auf, die jeweils normalerweise zwölf Bits plus ein Paritätsbit enthalten, obwohl sie eine Speicherkapazität von achtzehn Bits und eines Paritätsblt haben. Das Kurzzeltspeloherreglster 19 besteht aus aoht epeloherstellen für die kurzzeitige interne Speicherung von 'achtzehn-Bl^Wörtern (plus Paritätsbit), die von der Datenverarbeltungseinheit während der Durchfuhrung bestimmter Befehle verwendet werden.

Um Zugang zu den 40.000 im Hauptspeicher 9 gespeicherten Wurtern zu erhalten, ist eine aus achtzehn Bits bestehende Adresse erforderlich. Diese.Adresse besteht aus vier binärversohlUeselten Dezimalziffern zu je vier Bits und zusätzlich zwei Bits. Das Bit mit den höchsten Stellenwert (Id.«) dient zum Adressleren einer bestimmten der Speioherelnhelten NUl und MU2, während die übrigen Bits Ld_1-17 kombiniert verwendet werden, wie später im Zusammenhang mit der Beschreibung des Hauptspeichers 9 näher erläutert. Zugriff zum Hllfsspeloher 13 erfolgt durch eine aus sieben Bits bestehende Adresse·

2. Bezeichnungen und Definitionen

Die hier verwendeten Bezeichnungen bestehen aus Kombinationen von OroBbuohfltaben und Zahlen oder Oroflbuchstaben mit Kleinbuchstaben und Zahlen zur Bezeichnung mit logischen Schaltungen mit L- und 0-Ausgängen, d.h. Speichersohaltungen Ml-12, Mal-12, 31-18, Sal-18, Ll-18, LaI-18, Al-7, Aal«7; Fllpflops Nl-Il, El-2, Pl-3, XRO, KAI, KAj Doppellnvtrter 00-3; Treiber Kai-3» LdI-18 und eint OberbrUekungssohaltung HdO. Die Ausgang· dieser Sohaltungen

9 0 9 8 8 5/1316 ^{BAÜ GHiGlNAL}

«erden duroh entsprechende Großbuchstaben (und Klelnbuohstaben) alt den sugeordneten Zndexsahien in Tiefstellung (z.B. S₁, Sa₁) beseiohnet.itai daa L-Ausgangssignal einer logiaohen Sohaltung vom O-Ausgangssignal zu unterscheiden, wird letzteres alt einen Apostroph veraehen (s.B. 3.', Sa₁*). Im allgemeinen werden gruppierte Ausgangseignale, die sowohl L·· als auoh O-Ausgangssignale von Speicherschaltungen, Plipflops und Treibern einschliefen, duroh die zugeordnete Zahl in Tiefstellung angezeigt (t.B. S_1-18, Sa_1-16). Ein einseines loglsohes eingangssignal für ein Flipflop wird duroh die entsprechenden OroSbuchstaben und Zahlen bezeichnet, denen der Kleinbuohstabe s vorangestellt ist (s.B. sN. ) ein einzelnes logisches Eingangssignal für 8pelchersohaltungen und Treiber wird duroh entsprechende droflbuchstaban und Zahlen bezeichnet, denen der Kleinbuchstabe d vorangestellt wird. Das einzelne Eingangssignal für die Doppelinverter 00-5 wird durch die Kleinbuchstaben und Zahlen gO-5 angezeigt, während die L- und O-Ausgangsslgnale die Bezeichnungen 0 _ bsw. Gq.c' erhalten.

Für die Beselohnung von ZeitgäbeSteuerimpulsen wird die Kombination dt· Qroflbuohstabens P .> L e4«ee Kleinbuchstaben verwendet« d.h. Fc. Ff, Wm, Fae, Faf. Der Oroflbuohstabe C bezeichnet Vctimpulae. Ein einseiner GroBbuohetabe X unmittelbar vor anderen Qroffbuohstaben bezeichnet Progranraateuersignale (z.B. XLl). Aufeinanderfolgende Großbuchstaben XX beselolUMtt bestimmte OperationsblOcke. Inverters ehaltungen für logische Eingangsnetzwerke, ü^Irwinem Blooksohalt-

909885/ 1316
14. l. 1966

^ßAD 0RK3INAL

schaltbild angezeigt sind, sind durch den Großbuchstaben 1 und Doppelinverter durch Großbuchstaben D/f angezeigt·

Die Definition für logisohe Signale ist so, daß «In negativer Pegel ein L-Signal und ein Nullspannungspe^el ein O-Signal darstellt.

2,1 Datenstruktur und Datenspeicherung

Wie bereits ausgeführt, ist die im Rechner bearbeitete und gespeicherte Informationseinheit ein 3wolf-Bit-Wort. Ein Wort kann nureerisoh oder alphanumerisch sein.Im ersten Fallt besteht das Wort aus drei Ziffern zu je vier Bits, wobei der Begriff "Ziffer" eine der sehn Dezimalziffern oder eine· von sechs Symbolen bezeichnet. Es wird somit im allgemeinen la blnMrversohlUsselten Dezimalsystem gerechnet. Im zweiten Falle besteht das Wort aus zwei Sehriftzelohen zu Je sechs Bits, wobei der Begriff "Sohriftzeiohen" hler einen der seohsundzwanzlg aroibuohstaben des Alphabets, eine der zehn Dezimalziffern, einen von bestimmten Kleinbuchstaben oder eines von bestlosten Symbolen bezeichnet.

Um ha"ufig auftretende Informationseinheiten oder -blöcke unterzubringen, wird eine Feldstruktur verwendet, d.h..ein Feld bestehend aus zwischen einem und acht Wörtern. Somit ist die gröflte ipelcherbare Zahl Jx8, d.h. 24, Ziffern lang. Ist die Zahl negativ, dann darf sie bis zu 23 Ziffern und ein negatives Vorzeichen aufweisen. Besteht ein Feld aus mehr als einem Wort, dann wird es im Hauptspeicher 9 in der entsprechenden Anzahl von Speioherstellen mit aufeinanderfolgenden Adressen

909885/1316 BAD 0RK*inal

14. l. 1965

gespeichert, wobei das linke, den höchsten Stellenwert auf· weisende Inde dea Felde· die niedrigste Adresse hat. Das Feld wird duroh die Adresse seines linken Indes plus einer Feld· mnmnnii—H gekennseiebnet, die swisehen O und 7 liegen kann« d.h. ue "l" niedriger als die elgentllohe FeldlKnge.

3. SrstewiYklen

VIe splter näher beschrieben, wird das Arbeiten des Heohners durch eine frogrejsssteuerelnhelt IO (Flg. l) gesteuert. Diese durchläuft unter der Steuerung der logiaohsn Kntsoheldungssohaltung 11b und der aus des Hauptspeicher abgelesenen Befehle eine Folge von Zuständen, die jeweils einea Operationssäle lus entspreohen· Bin BOglloher Zustand der FrograjMSteuerelnhelt 10 wird Jeweils als Operationsblook beseiehnet* Sonit entspricht ein Zyklus des Systems Jeweils eine« Operatlonsblook, und aufeinanderfolgende Zyklen des Systea entspreohen novaalerwelee, jedooh nicht notwendigerweise, verschiedenen OperatlonsblOoken. Sin Operatlonssyklus wird jeweils duroh einen Taktiepule C (Flg. 3) eingeleitet.

Der Hauptspeicher 9 und der Hllfsspeloher 13 sind gleichseitig betätigbar. Versohledene OperationsblOoke erfordern einen verschiedenen Oebrauoh dieser Speicher, d.h. bei einigen OperatlonsblOeken brauoht keiner der beiden Speicher betätigt tu werden, bei einigen ami nur ein Lesen aus eine« oder beiden der Speicher erfolgen, und bei einigen «u* aus bsw./elne· oder beiden Speichern

. 1. 1966

903865/1316

BAD

sowohl abgelesen als auoh eingeschrieben werden.

Bin Operationszyklus, bei dem keiner der beiden Speioner betätigt wird oder bei den nur eine Ablesung aus einen oder beiden Speichern erfolgt, wird als Orundoperationssyklue bezeichnet und dauert 800 naeo. Ein Operatlonszyklus, bei dem in zumindest einen der Speicher eingeschrieben wird, wird als langer Operationsiyklus bezeichnet und dauert 1.600 neeo. Ein Orundoperatlonszyklus enthalt, wenn in Ihn eine Ablesung aus einem der Speloher erfolgt, einen R-R-Speicherxyklus, In den aus dem entsprechenden Speicher gelesen und in diesen eingeschrieben wird. Ein langer Operationeryklus eohließt swei Speicherzyklen ein, von denen der erste der R-R-Zyklus ist, wie in einem Orundoperationazyklus, wHhrend der zweite Speioherzyklus ein C-W-Speioherzyklus ist, in dem In dem entsprechenden Speicher oder beiden Speichern eine Speichersteile gelöscht wird und eine Einschreibung erführt. Ein Speicherzyklus dauert Jeweils 800 nseo.

Hl-2

Die Bpeiohereyklen werden durch fünf Flipflops ·

und Fl-3 gesteuert, wobei die Fllpflops El-2 den Hllfsspeloher 13 und die Flipflop· Fl-3 den Hauptspeicher 9 steuern. In L-Zustand leiten die Fllpflops -die-El und Fl R-R-Zyklen des Hilfespeiohers bsw. des Hauptspeichers ein, während die Fllpflops E2 und F2-3 In L-Zustand C-V-Zyklen des Hilf·«pelohers bzw. Hauptep·lohers bewirken. Der C-V-Zylus des Hauptspeichers 9 wird duroh dl· beiden Flipflop· F2-3 gesteuert, so dal die

9 0 9 8 8 5/1316
14. 1. 1966

tell Sohreibadresee entweder aus dea L-8ohrelbraglster Ll-18 (Flipflop Ft la L-Zuatand) oder aus den 8-Leseregletext*¹! 31-18 (Flipflop F3 la L-Zuatand) ausgewählt werden kann. Die Flipflopa Kl-2 und Fl-3 werden von der Frograaaateuerelnheit 10 gesteuert.

Sowohl die Orundoparatlonasyklen ala auoh die langen Operationasylclan werden alttels eines Flipflops KwI gesteuert. Dlaaaa erführt seinerseits eine Steuerung duroh die Flipflopa K2 und F2-3, d.h. ea wird In den L-Zustand geschaltet, wann ein beliebiges der Flipflopa E2 und F2-J la L-Zuatand alnd. Daa Flipflop KwI let aoalt bei langen Operationasyklen la L-Zuatand und bei Orundoperationasyklen la O-Zustand.

4. Redsfcsnp und Ti*elheT*sahalfcunMn

Der Heehar enthält verschiedene Register, die in Fig. 1 In Blookfora gegeigt sind. Diese Register sohlieBen nloht nur dia elektronlaahen loglsdan Spelohersohaltungen oder Fllpflop-tohaltungan ein, sondern auch die den entsprechenden Flipflopa und andere« loglsohen Speiohersohaltungen sugeordneten loglaohen Metswerke, wie später naher beschrieben. Xn gleleber Welas gehören la Addierer Ils su den BlOoken für die Xlngangssohaltungen FaI-12 und OaI-12 die entsprechen· dan loglaohen Iingangsnstswerke.

4.1 Adreaaenre*^ster und Dat+nspeloherregl^tT fQr Α ^ΛΤ\ Haupts pelobjsr

Xa folgenden wird jedes der in Fig. 1 geseIgten Register kurs beschrieben, ua su selgen, wie In den erfindungageaKBen

909885/131G U. 1. 1966

Datenverarbeitungssysteni Informationen übertragen und verteilt werden, Dens Hauptspeicher 9 sind das L-Register und das M-Kegister zugeordnet. Das L-Regieter umfaßt jeweils achtsehn einzelne Speicherschaltungen Li-18 bzw. LaI-I8, und die Speicherkapazität jedes Registerteils beträgt* achtzehn Bits. JDie L-Registerteile dienen als Schreib- bzw. Leseadressenregister für dan Hauptspeicher 9. Die logischen Speioherschaltungen Ll-17 oder LaI-I? können eine Adresse im Bereich von OOOOO bis 19999 bezeichnen« wodurch Zugriff zu jeder der 20.000 Speicherstellen Jeder der Spei-

?n
MUl und MU2 geschaffen wird. Die Jeweilige

Speichereinheit NUl und MU2 wird durch die Speicherschaltung·!! LHSoder LaI-18 über den Treiber Ldl8 aufgerufen. Die Speicher-

-I«. schaltungen Ll-18 bilden den SchreibadreeserRegietertell, der dl· Adresse der Speicherstelle zum Schreiben liefert, während die Speichersohaltungen LaI-18 den Leseadressen-L-Registerteil dar* stellen, der die Adresse der Speicherstelle zum Lesen liefert. Demgemäß werden die Auegangesignale der Speicherschaltungen Ll-18 nur während LOSCHEN-EIWSCHREIBEN-Hauptapeicherzyklen (C-W) an die Treiber LdI-18 angelegt, während dl· Ausgangssignale der Spelohersohaltungen Lal-l8 nur während LBSSN-RÜCKSCHRBIBEN-HauptSpeicherzyklen (R-R) den Treibern LdI-I8 zugeführt werden. Anstelle der Speioherschaltungen L.l-18 können außerdem die Speichersohaltungen 31-18 de* S-Reglsters die Sohreibadresse während bestimmter Befehle (z.B. während des BSWSOBN-Befehle) liefern, und die Ausgangeslgn&le der Speioherschaltungen Sl-18 werden nur während LO"SCHBM-BDi-

SCHREIBBN-Hauptspeioherzyklen (C-W) in vorbestimmten Operatlons-

909885/1 31 6

14. 1. 1966

blOoken an dl· Treiber LdI-18 angelegt, wenn das Fllpflop F3 in L-Zustand iet. In einen Hauptspeiehersyklus wird die Wahl einer Gruppe von Ausgangsslgnalen der gewünschten Spelohersohaltuagen U-l8, LaI-18 oder Sl-18 sur Lieferung der Adresse für den Hauptspeicher 9 Jeweils duroh osee UND-Glieder 17« 18 und 19 durchgeführt, die jeweils Auegangssignale der entsprechenden Spelehersohaltungen su den Treibern LdI bis 18 durchlassen· Penxufolge gelangen die Schreibadressenausgangssignale L_1-13 der Speiohersohaltungen Ll-I8 infolge des Sehrelblnpulses Vl und des IcAusgangsslgnals F₂ des C-W-Hauptspeiohersyklua-Flipflops n, die die UMD-Ol ie der 17 Offnen» su den Treibern LdI-18. Die Leseadressenausgangssignale La_1-1Q der Spelehorsohaltungen LaI-18 gelangen su den Eingingen der Treiber LdI-18 infolge des Leeeinpulses Kl und des L-Ausgangssignals F^ des R-R-Hauptspeiohersyklus-Flipflop· Fl, die die UWD-Olleder 18 Offnen. Die Ausgangssignale der Spelohersohaltungen 81-18 werden von den Sohrolbinpuls Wl und den L-Ausgangs signal F- des C-W-Hauptspeleheriyklus-Flipflops fj> durchgelassen, die die UMD-Olioder 19 Offnen. In solchen Systera-•jklen, die einen C-W-Hauptspeiohersylclus enthalten, liefert

teil Ll-18 in den «eisten Fällen der Sohreib-L-Regieter/Vt-ia-die Schreibadresee an die Treiber LdI-18, und das Ausgangssignal F₈ ist daher "L". In den Übrigen dieser Systeniyklen nit einen groflen C-W-Hauptspelchersxklus 1st das Ausgangesignal '3 V und das Ausgangssignal F₂ 1st "0*· und statt des Sohreib-L-

teils
Register^(Ll-l8) gibt das 8-Register (nur SI-I8) die Schreibadresse an die Treiber Ldl-l8. Öle Ausgangssignale Ld₁^₁₈ der

909885/1316

u. 1. 1966 ^ "

BAD

Treiber LdI-I8 werden ihrerseits zwecks Zugriff zu der adressierten Speiehersteile an nichtgezeigte Speicherdecodler- und Wählschaltungen angelegt.

Die Datenspeicherung zum Lesen und Schreiben in Hauptspeicher 9 erfolgt durch die Lese- und Schreib-M-Regieterteile einschließlich der Speicherschaltung«η Ml-12 des Lese-M-Reglstertells und der Spelchersohaltungen Mal-12 des Sehr«Ib-M-Registerteil8. Die Speicherschaltungen Ml3 und Mal3 speichern das Parltätsblt. Somit speichern die Speicherechaltungen Mi-12 dee Lese-M-Reglstertells die aus dem Hauptspeicher 9 abgelesenen Informationen, während die Speioheraohaltungen Mal-12

ne in den Hauptspeicher 9 eingesohriebe Information speichern.

4.2 Adreasenreglater und Datengpejoherreglster für den Hllfsspelcher (Flg. 1)

PUr den Hllfsspeicher 13 sind das A-Register und das S-Reglster vorgesehen. Das Α-Register enthält Jedoch nur sieben Speicherechaltungen Al-7 in seinen Schreibadressenteil und sieben Speicherschaltungen Aal-7 in seinen Lese· adressentell. Die Funktionen des A-Reglsters gleichen denen des L-Reglsters. Das A-Register bestinmt, welohe Speichersteile im Hi IfS spei eher \J> während Hilfsspeioherxyklen angerufen werden sollen. Die S-Registerteile enthalten jeweils neunsehn Speiohersohaltungen 31-19 und 8al-l9 und ihre entsprechenden logischen Klngangsnetxwerke. Die prlnlre Funktion des S-Registers gleloht der des M-Reglsters, d.h.

14. 1. I966

909885/1316 ' —■ -*

ewr dal jede aua den Hilfsepeioher 13 abgelesene oder in diesen eingeschriebene Information das S-Register durchläuft. Außerdem durchläuft des Datenverarbeitungsystem sugefUhrte und von diesem erhaltene Information das 3-Reglster, wie duroh den Blngabeleiter und Ausgabeleiter IfO lu dem 8-Register In Fig. 1 geseigt. Diese Informationsübertragung erfolgt su und von nlohtgeseigten peripheren Eingabe· und Ausgabegerät?entweder zum Hilfs-βpeicher IJ direkt vom Sehreibteil des 8-Registers (von einem nlohtgeselgten Tastenfeld) oder über den Schreibteil und Leseteil des t-ltegleters sU^mHauptspeicher 9 duroh den Schreibteil des M-Reglsters (vom Tastenfeld oder anderen peripheren Geräten! Die Spelohersohaltungen 31-18 dienen sur Speicherung von Informationsbits, wogegen die Speicherschaltung S19 ein ParitätsprUfbit während des Ablesens des Hilfsspeiohers 13 speichert. Die Speicherkapazität von aohtsehn Bits des Hilfsspeiohers 13 und der 8-Regieterteile 1st erforderlioh, um die Adressen mit höherem Stellenwert von Speloherstellen des Hauptspeichers 9 untersubringen. Während Hllfsspeiohersyklen, bei denen eine der Speioherstellen des Akkumulators 17 angerufen wird, werden nur swOlf Informationsbits,d.h. ein Wort, aus der angerufenen Speicherete11· Übertragen, Die Arbeltsweise des Hilfsspelohers 13 und des S-Registers wird später nooh näher erläutert. Das S-Register (nur 81-18) wird, wie bereits ausgeführt, in einigen Tillen auoh anstelle des Schreibteile des !«-Registers (Ll-18)

909885/1316

14. U I966 ■ CiAD ORfG(NAi.

zur Lieferung der Schrelbadresse zum Einschreiben in den Hauptspeicher herangesogen.

4. "3 Andere Register

In der Programmeteuereinheit 10 sind Flipflope Al-11 *o zum Auswälilen einzelner Traneistoren in Matrlsen 152 und 153 zur Steuerung der Arbelteweise des Rechners vorgesehen. Die Flipflops N7-II bilden das Befehlsregister und dienen zur Speicherung des Befehlscodes, während die Flipflops 111-4, die als die ProgrammsKhlerfllpflops bezeichnet werden, die Koordinatenauswahl für die Transistoren der Translstornatrlx 152 durchführen. Der hier gebrauchte Begriff "Programrazllhler" bezieht sich insbesondere auf die Flipflops Wl-4 und dl· diesen zugeordneten logischen Netzwerke.

mit
Das T-Register eatMll* den Flipflops Tl-Ii, und die

Flipflope der Übrigen Register TM, TK und TA dienen far eine kurzzeitige Speicherung bestimmter erforderlicher Zn* f omationen, die sonst nicht unmittelbar zum Tre ffin von Entscheidungen in der Steuerung der Operationsfolge des Reohners zur Verfugung stunden. Die Register T, TM, TA und TK werden intern fUr Befehle benötigt. Einige ihrer zahlreichen Funktionen werden auf der späteren Beschreibung ersichtlich.

Ώ·τ Addierer lla führt auler seiner normalen Addierfunkt lon auoh die übertragung von Daten zwlsohen dem 8-Reglster und dem M-Register und von S-Register sum L-Register ohne Addition oder Subtraktion durch, lomlt

909885/1316 1

BAD ORIGINAL

14. 1. 1966

stellt der Addierer eine geeignete logieche Schaltung iur Verbindung der 8* L-, und M-Rcglster dar« wodurch der tür Datenübertragung swlsehen diesen Registern erforderliehe logische eohaltungsaufwand vermindert wird. D ie Obertragung von Daten ohne Änderung gesehleht duroh Addieren von null au der gerade Übertragenen Information.

Öle Sprungreglster 16 dienen In erster Linie tür Ipeloherung der Startadressen von Unterprogrammen, die selbsttätig eingegeben werden, wenn während der Durchführung bestimmter doppe1-stufiger Befehle bestimmte unnormale anstände auftreten. Diese UnstMnde betreffen die in Pig. 1 nioht gegeigten perlpheren Geräte. Ss können dies selni das Abtasten eines Signals, das das Ende des Papiers in einem Schnelldrucker, das Knde des Bandes In eine« Magnetbandgerät, la Magnetbandgerät festgestellte Lese· oder Schreibfehler und einen während des Lesens eines Lochstreifens festgestellten Paritätsfehler anselgt. Alle diese Umstände können während des Zugriffs su pexjpheren

Geräten auftreten und leiten dann bestirnte Unterprogramme ein,

deren
ed etartadressen in den 8prungreg±atern 16 gespeichert

Der Akkuaulator 17 ist ein Register mit einer Speioherkapasltät von eoht Wörtern su Je swölf Bits. Dl· primäre Punktion des Akkumulators 17 besteht in der Speicherung von Zwischen - und Endergebnissen von Rechenoperationen. Das Vorselohen einer Zahl wird nicht la Akkumulator selbst sondern durch das Pllpflop XA in der Oruppe der Sondersohaltun gen lic

909885/1316
ι», ι. 1966

gespeichert. Die effektive Länge des Akkumulators kann zwischen einem bis aoht Wörtern variieren. Dies hingt von der Länge der Information, d.h. der Anzahl von Wörtern, die si· enthält, ab. Das TA-Register speichert die effektive Länge des Akkumulators. Befindet sich beispielsweise ein aus vier, fünf oder sechs Ziffern bestehende Zahl In einem Speloherfeld mit einer Länge von aoht Wörtern und wird das PeId aus dem Hauptspeloher 9 In den Akkumulator 17 übertragen, dann beträgt die effektive Länge des Akkuaulators swel Wörter, und die Übrigen Wörter des Speloherfeldes (die alle Nullen sind) werden apfter aoht gelassen. Bs wird nur im effektiven Teil des Akkumulators enthaltende Information von Rechner bearbeitet. In dem vorgenannten Beispiel werden die übrigen seohs Wörter, d.h.die Gesamtlänge von aoht Wörtern weniger der effektiven Länge von xwel Wörter automatisch außer aoht gelassen, wenn die neue Summe im Akkumulator für sueätsliohe Rechenoperationen verwendet wird, wenn sie im Hauptspeicher 9 gespeichert werden sollen« oder wem durch einen Befehl lur Mengenanzeige verwendet werden soll.

Bei der UbertragPäer Zahl aus dem Hauptspeloher 9 4e« zum Akkumulator 17 werden die Spelohersohaltungen Al-7 im A-Register und die Flipflops Tl-4 Im T-Reglster auf 7 eingestellt. Die Wörter im Hauptspeicher 9 werden durch den AddJver 11a in den Akkumulator 17 übertragen. Während dieser ttbertrgaung werden die Spelohersohaltungen Al-3 um "1" vermindert. Int-

Bedeutung hält das gerade übertragene Wort eine Ziffer mit o Β·-

909885/1316

. 1. 1966

, dann werden dl· Flipflope Tl-4 duroh Auegangesignale der Speienersohaltungen Al-J «Inge·teilt. Nach der übertragung des letzten Hortes aus de« Hauptspeieher 9 in den Akkuaulator 17 und in dem folgenden Operationssyklus werden die Flipflops TAl-3 des TA-Registers duroh die Ausgangssignale T₁^ der Flipflops Tl-4 eingestellt.

Zu jeder beliebigen 8peloherstelle in den Indexregistern 15, den Sprungregietern 16 oder demAkkunulator 17 kann ein Zugriff duroh bestlssjte Befehle oder von Hand von einen nlohtgezeigten Slngabetastenfeld aus erfolgen, nenn die Zahl in dem angerufenen Register gespelohert oder gelodert werden soll. Sin Zugriff zu den Registern des Hllfsspelohers IJ> erfolgt duroh das S-Register an der la Α-Register enthaltenen Adresse. Er wird ersielt duroh Leiter, die direkt vom Bingabetaatenfeid su logischen Netzwerken der Spelohersohaltungen Al-7 und SaI-18 in den entsprechenden Teilen des A-Reglsters und des S-Registers verlaufen.

5, Zeltgflbcstcucrung des System?

Die Schaltung für die ZeItgäbesteuerung des Systeme besteht aus der Taktlnpulaquelle 20 und der Zeitgabesteuersohaltung S8 für die Datenverarbeitungseinheit (Fig. 1). Diese werden an Hand der Flg. 2A bsw SB beschrieben, wonaoh eine Erläuterung der Zeltgabe des 8ysteme und der Signal· naeh Fig. 3 gegeben wird.

5.1 Taktslgnalauelle

Die Taktsignalquelle 20 1st in vereinfachter Form in der Flg. 2A gezeigt. Wird zunächst angenommen, dafl keine externen

909885/1316 BAD original 14. 1. 1966

.24- 152420C

(E inga b e - A u ε ga be )
Einheiten/ arbeiten , dann liefert das UND-Glied 24b ein L-Aus gangs signal und demzufolge da⁶ ODER-Glied 28 ebenfalls ein L-Ausgangssignal. Wird ferner angenommen, dafi kein Operationszyklus durohgeführt wird, dann weist der Leiter Jl aer L-Potential (negative Spannung) auf. Das vom UND-Olled 21 kommende Auegangssign&l ist daher "L*, der Doppe!inverter GO empfängt ein L-EIngmng»signal g_Q und sein Auegangssignal U₀ ist '*!.", DI see« Ausgangssignal G_Q wird sum ODER-Glied 28 üurUokgeführt (wodurch der Doppe!inverter GO im L-Zustand gehalten wird), und es wird ferner &n eine Verzögerungsleitung 4J angelegt, Bi.es® beßitsist *w*i Abgriffe, und zwar den einen an Ihrem Anfang und den anderen etwa» weiter Innen. Die Ausgangssignale dieser Abgriffe gelangen über ein UND-Glied 25 au einer« zweiten Doppel inverter Gl. Nach einer Verzögerung, die gleich der Verzögerung zwischen den beiden Abgriffen der Verzögerungsleitung 4.3 Is^, wird daher das Eingangesignal g_x für den Doppellnverter Gl ^NL" und das Ausgangssignal Q₁*

wird "0", wodurch ein positives Signal erzeugt wird. Dieses positive Signal G₁' wird en die Zeitgab*steuerschaltung 22 der Datenverarbeitungseinheit angelegt, woduroh «in Operationszyklus eingeleitet wird, und die Schaltung 22 erzeugt daraufhin ein 0-Slgnal auf den Leite¹* 31 (wie In nächsten Kapitel beschrieben) bis der Operationazyklus beendet ist. Somit wird, sobald der Operationszyklus beginnt, das Ausgangssigna^^es UHD-Olledee 21 "0", wodurch der Doppelinverter 00 frei, das Signal 0_Q "0" und das Signal R₁ "0* werden* und das Signal O₁ ^f somit zu dem

909885/1316
14. l. 1966

- 85 -

negativen Pegel L surtlokkehrt. Om Auegangssignal O₁* des Doppelinvertors Ol 1st daher «in O-Inpuls, d.h. «in positiver Inpule, der als Taktlnpuls C be«·lohnet und dessen Dauer dureh die den Leiter 31 enthaltende RUokkopptaingssohlelfe be« tint wird.

Als nächstes sei angenonnen, dal eine externe Bandeinheit betätigt wird. Dies wird daduroh geteigt, dal das Flipflop IQl (Flg. IB) "L* wird. Olclohioltlg wird das Flipflop ItI (Fig. IB) Χ«- oder 0*ge«teilt, us) ansuseigen, dal eine Aufseiohnung auf den Band bsw. eine Ablesung von diesen durchgeführt wird. Das eine oder andere von UND-Ollcdorn 87a und 87b (Flg. SA) wird daher in die Lage vcraetst. Signale durehsulasscn, die von Zeitgabefllpflops IwI bsw. IrI (Fig. IB) können. Diese beiden Fllpflops steuern die Zeltgabe der Bandeinheit. Oenauer ausgedruckt bedeutet dies» dal inner dasjenige dieser beiden Flipflop«, das die Zeitgabeeinheit (sun Aufzeichnen

0 bsw. Lesen) steuert» normalerweise In Ihtü-Zustand 1st und in den L-Zustand gelangt« wenn die Bandeinheit bereit ist, 9in aufsuselohnendes Zeiohen tu empfangen oder ggf. ein gerade abgelesenem Zeloben absugeben. Oelangt das entsprechende der Flipflops IwI und ItI in den L-Zu*tand, dann wird das Ausgangsslgnal des einen oder anderen der üMD-01leder 87a und 87b "L", und es wird, wie in vorangegangenen beschrieben, ein Oporatlonasyklua eingeleitet. Das UWD-Olied 84b hat IU diesen Zeitpunkt ein 0-Ausgangssignal, was auf das an dieses Olied angelegte 0-*ignal IQ₁* »urüolciufUhren ist. 8onit werden la diesen Falle die OperationsiTklen unter

903885/1316 -

BAD ORfGINAL 14. 1. 1966

der Steuerung der B&ndelnheit mittels der Fllpflopa IwI oder

IrI eingeleitet.

Schließlich sei angenommen, daS eine niedrige Arbeitsgeschwindigkeit, die von Rechner synchronisiert und gesteuert wird, erforderlioh ist. Hierfür sei angenommen, daJ ein eine Extravermögerung erfordernder Operationsblock durchgeführt wird, der dadurch angezeigt wird« daβ das Signal XHLC "L" 1st, Dieses Signal wird zusammen alt einen Signal ⁰^¹ (ein In jedem Operationszyklus erzeugtes Zeitgabesignal) Über ein UHD-Olied 24a an eine tfberbrflokungssohaltung HdO angelegt. Das Auegangssignal Hd₀ ¹ der Uberbrflokungssohaltung HdO wird daher "θ" und bleibt eine bestimmte Zelt lang« z.B. 10 μββο, so. Während dieser Zeitspanne wird daher das Ausgangssignal des UND-Oliedes 24b ^N0" und wird an Ende dieser Zeit dann wieder "L" (unter der Annahme, daβ die Bandeinheit su diesem Zeltpunkt nicht in Tätigkeit ist, so dafl sich da« Flipflop IQl la 0-Zustand befindet). Somit wird in diesen Falle

«to

der niohste Operationszyklus um 10 (!«gerechnet von Beginn des Signale Q^, verzögert.

Es können weitere Eingangssignale von UND-Gliedern gleioh den UND-01ledern 27a und 27b und OberbrUOkungeeohaltungen gleioh der tfberbrUckungsschaltung HdO an das ODER-Olled 28 vorgesehen werden, um die Taktimpilsquelle In dl· Lage su versetzen« Taktlmpulse in rlohtiger zeitlicher lage su erzeugen« so daS andere Arten externer Einheiten mit den erflndungegemäJen System arbeiten und andere VerzOgerungsselten tür bestimmte Operationsblöoke

909885/1316 ?b.\d

14. 1. 1965

im Rechner vor gesehen werden kOnnen.

Somit kann die Taktalgnalquelle 20 die Operationszyklen so steuern, da· sie normalerweise einander unmittelbar folgen, jedoch verzögert werden, wenn dies für Eingabe- oder Ausgabeoperationen erforderlich ist. Die Verzögerungsleitung 43 gewährleistet, da· keine Störiapulee die Operation beeinträchtigen, da ein Impuls länger als die Verzögerungezeit zwischen ihren beiden Abgriffen sein mtlfte, um die Erzeugung eines Takteignale duroh den Doppelinverter 01 zu bewirken.

5.2. Zeitgabesteuerschaltunn der Verarbeitungseinheit

Wie aua Flg. 2B ersichtlich, enthält diese Schaltung im wesentlichen eine /ersOgerungsleitung, die aus sechs duroh Verstärker 41 verbundenen Abschnitten 44 bis 49 besteht. Sämtliche der Verstärker 41 und das Ende des letzten VersOgerungsleltungsabsohnltts sind entsprechend an die Verzögerungsleitung angepaft, um die Reflexion so gering wie mOglloh zu halten. SMatllohe Absohnltte 44 bis 49 sind mit ■ehrfaohabgrlffen versehen.

Wie angezeigt, wird ein Taktsignal C an den Eingang 44a der Verzögerungsleitung angelegt und läuft auf dieser weiter. Sind kurze Zeltgabesignale erforderlich, dann wird ein entspreohender Abgriff der Verzögerungsleitung direkt mit einem Doppelinverter· z.B. dem Doppelinverter O4, verbunden, der Zeltgabesimnale Pao und Faf erzeugt. Werden lange Zeitgabesignale benOtigt, dann werden die entsprechenden Abgriffe

14. l. 1966 909885/1316

der Verzögerungsleitung zu einem Doppelinverter, ι.Β. 05, über Dioden 35 geführt, wie gezeigt. Somit 1st für die Zelt, wehrend der Taktimpuls C die entsprechenden Teile der Verzögerungsleitung durohläuft, das Eingangssignal ge für den Doppelinverter 05 "0" und das Ausgangssignal

Die einzelnen Abgriffe der Versögerungeleitung sind Über eine entsprechende Diode 23 mit dem Leiter 31 gekoppelt. Somit 1st dieser im O-Zustand, solange der Taktimpuls C sioh In der Verzögerungsleitung befindet. Wie bereits beschrieben, verläuft der Leiter 31 sur Taktsignal quelle 20 (Flg.2A).

Damit sowohl lange als auch kurze Operationszyklen ordnungsgemäß zeitlich ablaufen können« enthält dl· Verzögerungsleitung swlsohen den Abschnitten 46 und 47 ein ODER-Olled 23« Dieses wird ebenfalls mit dem Ausgang·· signal Af₁ ¹ des Flipflops KwI (Flg. IB) gespeist, da· -L" ist (das flignal Kk₁ ¹ 1st "0"), wenn ein langer Operationszyklus durchzuführen ist und "0* 1st, wenn ein kurser Operatlonssyklus durchgeführt werden nut« Dft·.ODER· Glied 22 wird somit so gesteuert, daf der positiv· (d.h. 0*)Taktlmpuls bis zum Ende 49b der Verzögerungsleitung weiterlaufen kann, wenn lange Operationszyklen durchzuführen sind, jedooh für die Durchführung von Orundope* ratlonszyklen, d.h. kurzen Operationszyklen, am Olled 23 festgehalten wird.

14. 1. 1966

909885/1316

Fig. J 1st ·1η Zcltgabe· und Blgnalf ondiagma, aus des di· Zeltgabe und dj.· Besiehungen swlsohcn verschiedenen !■pulsen in swel aufeinanderfolgenden Operationsiyklcn CyI und CyI (Stil· a) ,hervorgehen, you denen der erst· tin kurser oder ein Orundojpiiratlonssrklus und der «weit· ein langer Operatlonssyfelus ist. Der Qpcratlonssyklus O7I uafajt einen X«ft-apelohorsyklus, «führend der Operatlonssyklus Cj2 au· eines ft-X-ipeiehemyklua und einen O-W-Bpeloheriyklu· be* steht (Zeile b). Hie in Zelle 0 geselgt, enthalt ein X*· ipeiohenyklu· jeweils eine Periode Deo, in der die Adresse der ansurufenden fpeleherstelle deoediert wird, sowie iwei Perloden 1 und H tue tosen biw. ZurOoksehreiben. Der C-W· 8peloh*vsyklus enthalt eine feeeodlerperiode und swei Perioden c und V sua XAsohen und Xinsehrelben in der Speleherstelle, in deren Adresse In der fieeodlerperlod· deeodiert wurde« Die übrigen Perloden und die DeeodierperiodenAraOgliehe» eine Regeneration der Lteeveretlrker der Ipeleher.

BIe leltgabe. für die allgeaelM loglsehe Sehaltung des Rechners ist in der Zelle d gateigt. Die Hauptlogik (Rechnen usw.) wird wahrend der Perioden X₁Og und die Bntsoheldungs· logik (die Bestiaming weloher Pregraeebleek tea laufenden PrograMtbloek folgen soll) wird wVhyend der Perioden D.L. durchgeführt·

Die Seltgabealgnale sind in den ntehsttn Zellen e bis η der Flg. 3 dargestellt · Zn der Zelle e 1st dm« Blngangs-

14. 1. 1966

909885/1316

BAD ORIGINAL

- JO -

Signalen g für den Doppelinverter OO (Fig* 2A) ge· »•igt, das von der Vctslgnalquelle 20 könnt. Die An· stiegsflanke des Ausgang«eignale O_Q des Inverters OO wird duroh die Verzögerungsleitung 4} und das UND-Glied 25 (Fig* AA) verzögert. Dieses Signal wird duroh den

und

Doppelinverter 01 verstlrkt7 invertiert und wird dann der (O-) Taktimpuls C gemltß Zeile f. Dieser Taktimpuls C wird auoh als Ltisohinpuls Po duroh den Rechner ge· sohlokt, und seine Umkehrung, die vom L-Ausgang des Doppelinverter Ol kommt, wird ebenfalls als L-Impuls Pf (Zeile g) duroh den Reohner geleitet.

Die Schaltungen der Flipflops und die logischen epelohersohaltungen werden splter nMher beschrieben. Ia folgenden wird ledlglloh ihre Betriebscharakteristik erläutert. An die meisten der logisohen Spelohersohaltungen wird der Löeohirapuls Po angelegt, der sie su Beginn jedes Operatlonasyklus in den 0-Zuatand sohaltet. Naohden der LOaohlapuls Po geendet hat, d.h. während des verbleibenden grOBeren Teils des Operatlonssyklus, bleiben die logisohen Speicher·ehaltungen la O-Zuetand, können Jedooh wMhrend des Operationsiyklus duroh andere Signale in den L-Zuatand gesohaltet werden. Aa Bnde des Operationsijklus werden etwaige in den L-Zustand geeehalte te logische Sehaltungen duroh den nHehsten LOsehlapuls Po wieder In den O-Zustand gesohaltet. Slatliehe Flipflops auier einem werden alt dem Lösohiapuls Po gespeist, der sie in der glβlohen Welse beeinfluit, wie er dies bei den loglsohsn Speionereohaltungen

Λ 909885/1316 RföiNAt

14. 1. 1966

tut. Dl· FXlpflops b«sltt«n jedooh auoh «ine Eingangsschaltung, an dl· d«r logisch« Impuls Ff (der gleichseitig mit den LBsoh-* impuls Pe erscheint) angelegt wird, eo daf aa Inde de· Logi-•ohen Impul··· Ff« d.h. unmittelbar naoh dem Beginn eines Operationssyklus, die Fllpflops in Zustünde geschaltet werden, die den an ihr· Eingangssohaltungen aa End· dee vorangehenden Operatlonsiyklus angelegten Signalen entsprechen. Durch ZurUokftihren des Ausgangesignals eines Flipflops an sein· Eingangsschaltung kann somit dor Zustand «Ines Fllpflops während mehreren Operationasyklen beibehalten werden.

Sine der Operationen« die duroh den USsoh impuls Fo und den logischen Impuls Ff gesteuert wird» 1st die Einstellung der epelehersteuerflipflops Bl-2 und Fl-J. Diese Fllpflops werden gemäi Signalen eingestellt, die von der Frogranm-Bteuerelnhelt IO und den RnteoheidungslO£ik-Sohaltungen 11b kommen und An Kombination anteigen, welche Speicher-Operationen in dem gerade beginnenden Operatlonssyklus durchgeführt werden. Die Fllpflops K^s und F2-3 steuern das Flipflop KwI, das eine Ausnahme darstellt, da es direkt von einer logischen GQBR-8ohaltung betätigt wird, de die logische Summe Bg plus F₂ plus F, bildet, wobei das Flipflop KWl nicht duroh den LOsohimpuls Fo und den logischen Impuls Ff "getaktet" wird. Der Zustand des Fllpflops HmI 1st in der Zelle η der Fig. 3 geselgt, wobei das O-Ausgangsslgnal Kw₁** dae an das B BlUd 23 (Flg. 2B) angelegt wird, dargestellt 1st.

U. 1. 1966 909885/1316 ,

BAD ORIGINAL

Das Signal Rl (Zelle h), das in jedem Operationsxyklus "L* wird, sowie das Signal Wi (Zelle l), das in langen Operationssyklen "L" wird, dienen sur Steuerung der Zeitgabe der R-R-Spelohersyklen btw C-W-flpeichercyklen. Diese Signale werden später im Zusammenhang mit der Beschreibung der Speicher näher erläutert.

Wird angenommen, dafi der Zyklus CyI gerade beginnt und ein R-R-Hauptspelohenyklus durchzuführen 1st, dann werden die Lese-Adressenregleter-Fllpflops LaI-18 so eingestellt, daß sie die Adresse des gewünschten Wortes duroh den logischen Impuls Pf spelohern. Der Impuls Rl leitet dann den R-R- Hauptepeiohersyklus ein, und etwas früher als naoh der halben Dauer des Impulses Rl wird das aus dem Hauptspeicher 9 abgelesene Wort an sein«Ausgängen ami-15 verfügbar. Genauer ausgedrückt wird das Wort während einer Ausblendperlode fltr (Zelle h) verfügbar. Dieses Wort wird dem Lese-M-Reglste»tell Ml-15 iugefUhrt, das das gerade abgelesene Wort dann spelohert.

Enthält andererseits der Operationssyklus CyI keinen R-R-Hauptspeiohersyklue, was daduroh angezeigt wird, daB

O
das Flipflop Fl im Ntribi-Zustand 1st, dann erscheint an den Ausgängen ami-15 des Hauptspeichers 9 kein Wort. In diesem Falle wird das Im Sohrelb-M-Reglstertell Mal-15 befindliche Wort in den Lese-M-ReglsterteiX*l-15 kopiert. Dies wird duroh den Impuls Ps2 gesteuert, der von dem Verknüpfungsglied 52b etwa zur selben Zeit erzeugt wird (Flg. 2B), su der die Ausblendperiode aufträte, wenn ein R-R-Spelohersyklus durchgeführt würde.

909Ö85/1316 1

BAD OF 14. 1. 1966

Xn gleioher V«lM wird der Uee-8-Registerteii 81-19 entweder In der Auablendperiode 8tr Ober dl· Auegangeleiter «•1-19 d·· Hilfsspeiohers 13 von diesem her gefüllt, wenn •In R-R-HlIfsspelehermyklue durchgeführt wird« oder vom Sohreib-8-Regieterteil 8*1-19, «um kein R-R-Hilfsspeioherijrklus stattfindet. Aas Kopieren vom eohreib-S-Regieterteil 8*1-19 in den Use-8-Regieterteil 81*19 wird duroh einen Iapuls FeI (Seile 1 der Fig. 3) goteuert, der von eine«

UHD-Olied 38a (FIf. 8B) eraeugt wird, dessen anderer BIn-

signal
gAntvd*· O-Austvngealgnftl B₁ ¹ des Flipflope Bl ist. Dl····

Ausgunfsslgnal let "L*, wenn kein JUR-Hilfsspeioher*yklus durohgeführt wird,

OleiehJWitii alt den Xapul»«n FaI und Fs2 oder der Aueblendperiode 8tr wird ein Inpul· Fa erieu^t, deaiufolge der Inhalt des Lese-L-Registerteils DA-18 In dft Sohreib-L-Regieterteil U-18 und ferner dar Inhalt de· Use-A*Registerteils M-7 In den Sohreib*A-legleterteil A1-7 kopiert wird. Dieser Iepul· wird In jede« Operatlonsiyklus eirmeugt, ohne RUokBicht darauf· ob R-l-8p*iehenyklen durehgeftlhrt wurden.

BestlMite Ie vorangegangenen bereits «rwihnt· 8peiehersohaltungen werden nieht dursh den UJeohiepuls Fc und den logisehen Iapul··« Ff g«et^t*rt. 8tattd«*»en erhalten dl· vier "a" -K«glsterteile φφ₉ d.h. dl· Reglst«rt«il· Aal·?· LaI-18, Mal-13 und 8al-l9 dl· Iepul»· Fae und Faf, dl· Jeweil· ein Maahlapula und ein loglsoh«r Iapul· sind und genau dl· glelob· Funktionen wl· dl· Iapul»· H und Ff« J«do«h naoh «lnea R-R-8pelehertrklu· (od«r, fall· kein •elater durahg«ftlhrt wird, naah «lner üntepreenend^n B«lt· , spann·) dur«hfahv«n. Dl· !«lUpann· iwleehen d*r Auablend-

\_k . _1n-üt 909885/1316 " ^

14. 1. 1966 PAn ORDINAL

periode Str oder den Impulsen Pe, FeI und Ps2 und den

Impulsen Pac und Paf wird für loglsohe Operationen (log Zeile ^d der Flg. 3) verwendet.

Naoh dieser Zelt ^Qg für loglsohe Operationen werden die "a'-Reglstertelle wie folgt eingestelltι Der Lese-A-Reglstertell Aal-7 erführt seine Einstellung entweder vom 8ehrelb-A-Regl8tertell Al-7 oder bestimmten Speiohersohaltungen des Lese-M-Reglstertells MI-I3. Das Lese-L-Reglster LaI-18 wird entweder vom 8ehrelb-L-Reglster Ll-I8, einem "Aufiähl"-Ausgang des Sohrelb-L-Reglsterteils Ll-18 oder den Ausgingen der Treiber. JaI-18 des Addierers 11a eingestellt. Der 8ohrelb-M-Reglstert«ll Mal-13 wird vom Lese-M-Reglstertell MI-13 eingestellt, und der 8ohrelb-8-Reglsterteil «al-19 erfährt seine Einstellung entweder vom Sohrelb-L-Reglstertell Ll-19 oder dem Ausgang der Treiber JaI-18 des Addierers 11a.

Der Aufsuhl-Ausgang des 8ohrelb-L-Reglsterteile Ll-18 wird duroh eine logische Schaltung geliefert, die einen Ausgang erseugt, der den Inhalt des Sohrelb-L-Reglsters Ll-18 plus "1" darstellt. Duroh die Anordnung dieser fAufsMhl"-8ohaltung werden aufeinanderfolgende 8peloherstellen im Hauptspeicher 9 automatlseh sum l»B9n oder Spelohern von Mehrwortdatenfeldern sugMnglleh.

Oleiohseitig mit und naoh der Perlode für loglsohe Operationen tog, Zelle d. Flg. 3) wird die loglsohe Operation O,L« für die Progresaasteuereinheit 10 durchgeführt.

909885/1316
14. 1. 1966

Di·a geschieht duroh die logische Bntsoheidungssohaltung 11b, dl· Treiber Ke1-3 enthält, deren Ausgänge die Programmsteuern inhe it 10 steuer-. Aa Inde dieser Periode P.L., d.h. su Beginn des nächsten Operatlonszyklus, erfolgt eine kurse Pause SetN (Zelle ■), die durch den Lttsohimpuls Po und den logischen Impuls Pf gesteuert wird und während der die Plipflops Nl-Il der Programmsteuerelnheit 10 ihren neuen Zustand annehnen. Bs folgt dann eine «eitere Pause DeoN, während der der neue Zustand der Plipflope Ml-Il deeodlert wird. Am Ende dieser Perlode DeoN erteugt die Programnsteuereinhelt 10 ein Programmsteuereignal, das in Zeile m der Fig* 3 als X— dargestelt 1st und bis sum näohsten Operationssyklus dauert.

6. B·söhre1bung der Speicher

Dl· Haufrtspelcherelnhelten NUl und MU2 und der Hilfsspeloher 13 sind Speicher mit magnetischen Dünnschichtelementen. Der Hllfsspeioher 13· der verhältnismäiig klein 1st (Speicherkapazität 80 Wttrt-er) 1st im wesentlichen von herkömmlicher Bauart und wird hier nloht im einseinen beschrieben. Die 8pelohereinheiten NUl und NU2 des Hauptspeichers 9 sind jedoch sehr grof (Speleherkapasltät je 20.000 Wörter). Sie sind auierdem von niohtherkommlloher Bauart und werden im Übernächsten Kapitel näher beschrieben. Es folgt sunächst eine Beschreibung der Zeitgabesteuersohaltungen der Speicher.

909685/1316 "*^00RiQINAU

6.1 Zeltffabesteuerschaltungen für die Speloher

Da der Hauptspeicher 9 aus zwei getrennten Speichereinheiten NUl und MU2 besteht« enthält der Reohner effektiv drei getrennte Speicher, d.h. die Speioherelnheiten NUl und MU2 sowie den Hllfsspeloher 13. Diese Speicher werden jeweils durch eine entsprechende von Zeitgabeeinheiten TUl, TU2 und TUs (Flg. 1) gesteuert. Da sämtliche Zeitgabeeinheiten annähernd gleich aufgebaut sind, wird im folgenden nur die Zeltgabeeinhelt TUl näher beschrieben.

Die Zeltgabeeinheit TUl steuert das Arbeiten der Speiohereinhelt NUl. Genauer gesagt steuert sie im einzelnen die folge von Vorgängen, die bei der Durchführung eines R-R-Speicherfklus auftreten, bei dem das Ablesen des In der angerufenen Speioherstelle gespeicherten Wortes und das Zurückschreiben dieses Worte· in die angerufene Speloherstelle erfolgt, sowie die Folge von Vorgängen, die bei der Durchfuhrung eines C-W-epeioherzyklus auftreten, d.h. das Lusohen «eVrfr. (Ablesen ohne Verwendung der Ausgänge) des In der angerufenen 8peloherstelle befindlichen Wortes und das Einschreiben eines neuen Wortes in diese Speieherstelle. Die beiden Speicherfklen R-R und C-W unterscheiden sich nur in Bezug auf das, was mit der Information (den Wörtern) außerhalb der Speiehernatrix geschieht, d.h. bei Ihres Durchgang zwischen den Leseverstärkern und den Bittreibern der Spelohermatrix. Die Zeitgabe der beiden Speioherzjrklen ist genau die gleiche, und die Zeitgabeeinheit TUl erzeugt die gleiche Folge von ZeitgabeSignalen für beide Arten von Speloherzyklen.

909885/1318 ' ^ oRKäiNAJ.

14. 1. 1966

Di« UastMnde, unter denen di· Zeitgabeeinheit TUl einen Speiehersyklua der zugeordneten Spelohereinheit NIfI einzuleiten hat» sind folgend·ι FUr ·1η·η R-R-ipeiohersyklua mu· das Flipflop Fl 1« !»»Zustand »«in, wMhrtnd für «inen C-W-SpeioheriykluB beid· Flipflop· Fa-3 sieh ie L-Zustand befinden aUssen. Desjpfelteren auf für einen B+l*8peioheri7klus da· Signal Kl "L" sein· wehrend für eine C-W-Jpeioheriyklue das Signal Vl *L* sein aufl. Sohlieftlioh au· der Treiber LdId ein L»Ausgangssignal (Signal Ld₁₆ "L") erseugen· Dieser Treiber steuert die Auswahl der Speiohereinheit Wl oder Ml».

Oeall Fig, 4 gewMhrleisten die VerknUpfungsgiieder 323, 324, 326 und 327 susaaaen, daf das Ausgangssigna^ des ODBR-Oliedes 326 "L* ist» wenn die vorgenannten Bedingungen erfüllt sind. Das !»-Signal voe OOgR-Olied 326 wird Über ein UM)-Olled 325 # von dessen andere« Bingang angenoMnen wird« da β er "L* ist» einer VersVgerungsleitung gugeftthrt» die aus swei Verstärkern 338 und swei VersOgerungsleitungsabsohnitten381 und

Bin Inverter 331 wird von eines Leiter 330 gespeist« der mit mehreren Abgriffen der TersOgerungsleitung Über entspreohende Dioden 328, wie »geseigt« verbunden 1st} ge langt ein L-Signal auf die Verzögerungsleitung und erreicht dort den ersten Abgriff» der mit de« Leiter 330 gekoppelt ist» dann wird dieser in den L-Sustand geschaltet, Der Inverter 331 speist das ÜMD-Olled 385# so da·» wean das L-Sigaal voa COPUOlied jtf den ersten Abgriff der VersOgerungsleitung, der «it dee Leiter 330 gekoppelt ist» erreloht» der Ausgang de« OHMUiedes 385 "0* wir«· Dies« An· Ordnung definiert daher einen Xtapu«, dessen Breite gleioh der OesaMtvermegerung in der den Inverter 331« das OMD-aiied 3«5 und

900865/1316

U. 1. 1966 ' ^

den zwisohen dem UND-Olled 325 und dem genannten ersten Abgriff liegenden Abechnitt der Verzögerungsleitung enthaltenden Sohlelfe 1st. Öle Übrigen Abgriffe su dem Leiter 33O sind so voneinander beabstandet, dai das UKD-Olled 325 eo lange kein L-Signal durchlassen kann, bis dieser Impuls die Verzögerungsleitung verlassen hat.

Weitere Abgriffe der VentSgerungsleitung sind Über entsprechende Dioden 333 mit Ausgangesignalen K^ und B^ und über UND-Olleder 334 mit Ausgangesignalen E^p, S₈ und E^ gekoppelt. Diese Ausgangseignale liefern Impulse, deren Breiten gleich oder grOfler als die Breite des die Verzögerungsleitung durohlaufenden Impulses ist und die tür Steuerung des Arbeltens der versohle· denen Schaltungen der Speioherelnhelt MUl dienen.

6.2 Ausführliche Betehrelbung des Hauptspeichers

Der Hauptspeicher 9 besteht aua zwei Speichereinheiten MUl und MU2, die jeweils durch die Erregung der einen oder anderen der beiden entsprechenden Speloherteltgabeelnheiten TUl und TU2 angerufen werden. Bei eines langen Operatlonssyklue führen die Zeitgabeeinheiten zwei aufeinanderfolgende Anrufe duroh, so daß ein Wort aus der einen Spelohereinheit abgelesen und in die ander· eingeschrieben werden kann« falls dies erwünscht 1st.

Anhand von VIg. 3A wird in folgenden eine vereinfachte Beeohreibung der Anordnung der Speichereinheit MUl gegeben. Bin· Vielzahl von für das Verständnis der Erfindung nioht erforderliehen Einzelheiten wurden hierbei «eggelassen, die aus der deutschen Fatentanaeldung N 26 839 DCo/21al iu entn.h-n.lnd. 901835/1318

1*. 1. 1966

» 59 -

Die Spelohereinhelt MUl enthält eine Matrix 231 aus 260.000 magnetischen Elementen, die in 4.000 Zeilen mit je 65 magnetischen Elementen angeordnet sind. Die 4.000 bilden wieder eine Anordnung von 50 χ 80. Es wird das übliche Treiber/Brdsohalter-Verfahren sum Ansteuern eines beliebigen der 50 χ 80 Zellen angewandt, wobei eine Treiberquelle 235 vorgesehen ist, die mit Signalen Ld₁^ gespeist wird und einen Decodierer 235« mit .50 Ausgängen speist, sowie eine Erdsohalteransteuerquelle 245, die mit Signalen LGg_-1^ gespeist wird und einen Decodierer 245a mit 80 Ausgängen speist. Es sind Lese- und 8ohreibstromquellen 230 bsw. 232 vorgesehen, die unter der Steuerung der Zeitgabeeinheit TUl (Fig. IA und 4) erregt werden und bewirken, dafi Lese· und Sohreibströme zu den entsprechenden Zelten in der angesteuerten Zeile fließen.

Die Matrix 231 besitzt ferner 65 Wicklungen, die jeweils mit 50 χ 80 Elementen in jeder der 50 χ 80 Zellen gekoppelt sind. Diese Wicklung sind ferner mit einem Satz von 65 Leseverstärkern 262 und einem Satz von 65 Treibern 260 verbunden. Durch Aufblenden der Leseverstärker 262 und Erregen der Treiber;? 0 zu entsprechenden Zeitpunkten unter der Steuerung der Speichereinheit MUl zusannen mit den Lese- und Sohreibströmen von den Lese- und Sohreibstromquellen 230 und 232 kann Information auoh aus den eine Speicherkapazität von 65 Bits aufweisenden Einheiten abgelesen und in diese zurückgeschrieben «erden.

Der Aufbau der Matrix 231 wird Im folgenden kurz anhand der Fig. 5B beschrieben. Die Matrix enthält 50 χ 65 Stäbchen bzw« Drähte 213 von denen eines bzw. einer in vergrößerter

teilweise
Form"geneigt ist. Jedes dieser Stäbchen 213 besteht aus einem

909805/1316

elektrlschieitendem, nlohtmagnetisehen, drahtfttrmlgem Träger mit kleinem Durohmeeeer (z.B. 25 μ), dessen garne Länge nit einer dünnen Schioht aus magnetischem Material Überzogen ist (Dicke beispielsweise 1.000 X). Jeder der drahtfurmlgen Träger trägt eine Wicklung 216, die sioh Über seine gange Länge erstreckt. Die Wicklungen 216 entsprechender Stäbchen in senkreohter Ebene (siehe Fig. 5B) sind in Reihe geschaltet und bilden eine der 65 Wicklungen« die mit den Treibern260 und den Leseverstärkern 262 verbunden sind.

Durch die Matrix 231 verlaufen ferner 50 χ 80 Zeil· 211, von denen jede 65 in Reihe gesohaltete Wicklungen 210 umfaSt, von denen je eine auf Jedem Stäbchen vorgesehen 1st, das die Zeile kremt. Somit befinden sioh auf jedem Stäbchen 213 insgesamt 80 Wicklungen 210, die in Abständen auf ihm angeordnet sind. Die Zeilen 211 sind über nioht{geieigte, entsprechend gepolt· eee Dioden jeweils mit einer anderen Kombination bestehend aus einem Ausgang des Deoodierers 235a und einen Ausgang des Deoodlerers 245a verbunden.

Somit stellt Jede der Wicklungen 210 ein entsprechende* magnetisches Element 212 dar. Dieses besteht aus demjenigen

Teil des magnetischen Überzugs des Stäbchens 213, d*r »loh

unter
Im I der Wicklung 210 befindet. Somit trägt ein Stäbchen

213 Jeweils 80 magnetische Elemente 212.

Beim Ablesen einer Zelle 211 der Matrix 231 wird die Zelle mit einem Vollwählstrom in Leserlohtung erregt. Dieser Strom fließt durch Jede der Wicklungen 210 der Zelle und schaltet sämtliche mit dieser gekoppelten magnetischen Elenente in den

90 9885/1316 u . ORIGINAL '

14. 1. 1966 __. t

0-Zustand, web·! all· ggf. la L-Zustand befindliehen Elemente •in Signal in dar Wieklung 216 des entsprechenden atlbohena indusieran und den entsprechenden der Leseverstärker 262 erregen. Bela Einsohreiben neuer Daten in eine Zeile der Matrix 231 wird dl··· alt einem Zweldrlttelwlhlstroa in der entgegen* gesetiten, d.h. Sohreibriohtung erregt. Oleichteitig werden bestlaate der Treiber 260 erregt, so dal sie DrittelwählstrOae in Sohrelbrlohtung erieugen, wKhrend dl« Übrigen Treiber 260 DritteIwIhIströme in der entgegengesetiten, d.h. Sperrlohtung»erseugen. Boalt eapfangen sämtliche nioht in der angesteuerten Zeile befindlichen Elemente Drittelwählströae in der einen oder anderen Richtung» ao dai sie nioht bei Inflult werden, während dl· Eleeente in der angesteuerten Zeile NetistrOae entweder alt Vollwählamplitude oder Drittelwählamplitude Je naoh dar Riohtung des von den entsprechenden Treibern 260 koaeenden Stromes eapfangen. 01· einen VoIlwählstrom empfangenden Bleaente werden in den L-Zuatand ge· aohaltet, während die anderen Ileaente nieht beeinfluft werden und la O-Zustand bleiben, floalt kann in eine gerade abgelesene Zeil· neu· Information eingeschrieben werden.

Jede 69 Bit-Inforaationaeinheit, die in der Matrix 2}1 anateuerbar 1st» besteht aus fttaÄ Speloherstellen, die Jeweils •in aus dvelsehn Bits bestehendes Reehnervort (twOlf Datenbits plus einea raritätsbit) enthalten oder enthalten können. Beia Ablesen eines Wertes aus dem Bauptepeleher 9 1st ·· daher er-

forderlioh, eine der beiden Speiehereinheiten Mn und MDt« eine leiXen

dir 5Ox 8O⁷Ia der anfesteueytea Spelehefeinheit und eine· der

909665/1316 -

BAD I*. 1. 1966

fünf Wörter in der Angesteuerten Zelle anzusteuern. Diese Ieti» Ansteuerung des gewttnsohten Wortes in der angesteuerten Zelle erfolgt unter Steuerung einer bsw. eines alt Signalen Ld₁-J₇ gespeisten Wortansteuerquelle und Deoodierers 233 (Fig. 5A).

Die Ausgänge der Leseverstärker 262 sind in fünf Oruppen von je dreisehn Leitern aufgeteilt« desgleichen die Eingänge su den Treibern 260. Die Ansteuerung des gewUnsohten Wortes« d.h. der gewtlnsohten dieser fünf Gruppen, erfolgt unter der Steuerung des Deoodierers 23? . Der Blnfaohhelt halber 1st nur die den gans rcobts befindlichen Wort sugeordnete Schaltung ge «β igt, d.h. eine Gruppe 'von dreizehn Leitern (Flg. 5A).

Ss sei angenommen, dal dieses Wort gelesen werden soll. Der Decodierer 233 besltst fUnf Ausgänge, von denen einer (Xl) ium Ansteuern dieses Wortes erregt wird. Die Gruppe von Leitern von den Leseverstärksrn 26a, die dieses Wort tragen, führen su einer Gruppe von dreisehn UND-Gliedern 291 (von denen nur eines geselgt ist), während der andere Bingang su den UND-Gliedern 291 Jeweils der Leiter Xl ist. Die Ausgänge der UND-Glieder 291 werden einer Gruppe von dreisehn ODEH-Olledern 300 sugeführt, die ebenfalls von den entsprechenden UW)-Glledern der andern vier werter gespeist werden» und deren Ausgänge susamaen «it den entsprechenden Ausgängen der Spelohereinheit MÜ2 die Ausgänge (Signale am^,) des Hauptspeiehers 9 liefern.

Zum Sohreiben 1st eine Gruppe von dreliehn UND-Gliedern vorgesehen» die (susasusen mit den entsprechenden vier Oruppen von UND-Gliedern der anderen vier Wörter) mit den Eingangssignalen

9096*85/1316

ÜAD ORHStNAL

u. 1. 1966

Ma_{1 el}- gespeist werden. Die UMD-Olleder 303 empfangen Ihre anderen Eingangesignale von einen UND-Glied 301» das von Leiter Xl Bit einem Signal XW₁ gespeist wird, das "L" 1st, wenn ein C-W-Spelohersyklus stattfindet. Die Ausgangseignale der UND-Olieder 303 werden Über eine Gruppe von dreisehn ODER-Olieder 305 der gans rechts befind^ β hen Oruppe von dreisehn Treibern 260 sugefUhrt.

Wird ein R-R-Spelohersyklua durchgeführt, dann eni8 das aus der Matrix 2}1 abgelesene Wort unverändert surUckgesohrleben werden.

Die gesohleht durch Anlegen der dreisehn gans reohts befindlichen Ausgangseignale der Leseverstärker 262 an die dreisehn QDBR-Olieder 305 über eine Oruppe von dreisehn UND-Oliedern anderen

304. Die/Einganges lgnale für die UWD-Olleder 304 können von ODER-Olied 302, das durch ein Signal XR₁ gespeist wird« welches bei der Durchführung eines R-R-Spelohenyklum "L* ist.

Munaehr sei angenoeaen, dal das gans rechts beflndlclhe Wort, das an den Ausgingen der Leseverstärker 262 erscheint, nloht das gewtlneehte Wort lit. In diesen Falle wurde dieses unerwünschte Wort trotsden aus der Matrix 231 abgelesen und ■uf surtlokgesohrleben werden« damit es nicht verloren geht. Dies geschieht unter Verwendung der bereits erwlhnten UND-Glieder 304 und ODÄR-Qlieder 305. In diesen Falle nul Jedoch das Zurückschreiben unter folgenden twei Bedingungen durohgeftthrt werden, und swar erstens, wenn ein C-W-apeiehersrklus stattfindet» (81gnal XW₁ "L") und «weiten«,wenn das Wort nicht angesteuert wird (0-Bignal auf den Leiter Xl). Denge-■IB 1st ein UND-Glied 306 vorgesehen, das von Leiter Xl über

90Ö885/13te

14. 1. 1966

einen Inverter nit den Signal XW₁ gespeichert wird. Das Auegangeslgnal dee UND-Gliedes 306 wird über das ODER-Glied 302 den UND-Qlledern 304 zugeführt.

Die Leseverstärker 262 enthalten Jeweils ein Monoflop, das dasu dient, das Ausgangesignal des Leseverstärker so lange ku speichern, daß das Wort In die Matrix 231 zurüokgesohrleben werden kann, falls dies erforderlieh 1st· Die Zelt, während der diese Monoflop« In L-Zustand bleiben, muß so kurz sein, daß das Rückstellen sämtlicher von ihnen in den O-Zustand zu Beginn des zweiten der aufeinanderfolgenden Speieherzyklen gewährleistet 1st. Aufgrund dieses Erfordernisses sind zwei getrennte Speioherzyklen R-R und C-W nötig üb ein neues Wort in den Speicher einzuschreiben. Würde der Versuch genaoht werden, die Zeltspanne «wischen den Lese- und RUokschreibteil eines R-R-Speioherzyklus zu verzögern, um ein neues Wort einzuschreiben, dann würden die Monoflop« derjenigen Leseverstärker 262, die die vier nloht angesteuerten Wörter der angesteuerten Stäbohen in der Matrix 231 speichern, in ihren ursprünglichen Zustand surUokkehren und diese vier Wörter würden verloren gehen.

Die Speicherung von fünf Wörtern auf Jeder Zelle der Matrix 231 1st erforderlich, da der Hauptspeicher 9 fine sehr groß· Kapazität haben soll. Durch die hler angewandte Technik w4ve* wird mit nur zwei Speichereinheiten MUl und MU2 eine Speicherkapazität von 40.000 Wörtern geschaffen, während

BAD 14. 1. 1966

909885/1316

©el der bekannteren Teohnlk der Speloherung von nur «in·· Wort pro felle sur Erreichung der vorgenannten fpeloherkapasltltt •in« wesentlich grOfere Aniahl von Speloherelnhelten nutlg wir··

Unter Besugnahs* auf dl· FrogrMMtouerelnhelt 10 der FIg, IB und «hand d#r ng· (A und (B wird la folgenden da· FrocrMMteuereyateB nlher toeeohrleben.

Wie »erelte erwKhnt» führt der Reehner eine folg· von Operatlonasyklen duroh, «oeel ein Befehl jeweils In »ehreren Operatleneayklen eusgeitlhrt wird· Dl· Vunktlon der eg« ■%euerelnhelt 10 beeteht darin, dl· DurohfOhrung der entapreohenden Operationen In jede« Operatlonasyklua iu veranlassen und dl· leltllohe Aufelnanderfolce der Operation·· syklen ·· iu steuern« dal dl· Befehle durohgefllhrt werden.

01· BOgUohen versohledenen OperatlonssTklen sind Jewell· duroh einen Teraobiedenen Instand der FUpflops Vl-Il der fr·- grMMteuerelnhelt 10 gekennselehnet. Dieser Suatand wird als Operatloasblook beielohnet und duroh das Unsehalten «ine· elnielnen Transietor· In der einen oder anderen der beiden Traiulstorenaatrtien 19a und 199 angeselgt. Die TransistorsrntrUi 199 1st für die AnfengsoperatlensDleoke bestlMt, die tu Beginn der Ausführung eines Befehl· durohgefflhrt werden und die »«lsplelsw«l·· das Avlesen des Befehl· «m de·) •peloner et^Mrn» wtnrend die Bauptsatrlx 198 rar Steuerung der Auefehrung de· HaupttelUa de· Befahl· dient.

1«. 1.1966 909885/1316 ^

BAD0RK3INAL

Zu Beginn der Ausführung eines Befehls sind sMmtllohe Fllpflops Nl-6 Im O-Zuetand. Der Zustand der Flipflop M7-11 1st ohne Bedeutung, Wie aus Flg. IB ersichtlich, speisen die Fllpflops Nl-4 einen Decodierer 170, der seohtehn Ausgangsslgnale (entsprechend den seohsehn möglichen Zustünden der Fllpflops Nl-4) liefert, während die Fllpflops N5-6 einen Decodierer 168 speisen, der vier Ausgangsslgnale abgibt. Die Ausgangssignale des Decodierere 168 werden Über eine Gruppe von In Flg. IB nicht geselgten vier Treibern 176 an die Matrix 153 angelegt, und die ersten vier der Ausgänge des Decodierer« 170 werden der Matrix 153 direkt zugeführt. Die Matrix 153 besteht, wie geseIgt, aus seohsehn Transistoren vm4 l*>0, die in einer ¥·» er-Matrlx angeordnet sind. Wie durch die Signalformen In Flg. 6A gezeigt, wird an einen der Spaltenleiter 154 der Matrix 153 durch einen der Treiber 176 ein negatives Signal angelegt, während eine« der lelhenlelter 156* ein positives Signal zugeführt wird. Duroh diese Signale wird einer der sechzehn Transistoren 150 eingeschaltet, so daß ein negatives (L-)Signal an seinem Kollektor erzeugt wird. Die Kollektoren sämtlicher der anderen Transistoren 150 bleiben "schwebend", d.h. es werden effektiv 0-Slgnale an Ihnen erzeugt. Die Transistoren 150 entsprechen jeweils einem anderen Operationsblook, und somit wird durch den Zustand der Fllpflops Ml-6 festgelegt, welcher Operationablook gerade durchgeführt wird, vorausgesetzt, daß die Fllpfleps Ml·* einen der ersten vier Leiter des Decodierersi70 ansteuern·

n/'.ü

l».-l. X966 909885/1316

mit Di« Translatoren 150 sind jeweils/der Bezeichnung d«e

entsprechenden Operationsblooks, d.h. XX-OO-O bis wl« gegeigt« be««lehnet. Die loglsohen 8ohaltunken dee übrigen Reohner· müssen In Allgemeinen fUr bestimmte dieser Operatlonsblttokt erregt werden. Dies geschieht mittels einer In Flg. IB nloht geieigten Diodenmatrix l60, die In sehr stark vereinfachter Font In Flg. 6B dargestellt 1st. Wie getelgt« werden die Ausgangslelter XLl, XL2, XTM2 usw, die die loglsohen 8ohaltungen des Übrigen Reohners steuern, von den Kollektoren der Transistoren 150 mittels Dioden l60a gesteuert« die se gepolt sind» daß ale negative (L-)Signale

wenn Übertragen. Somit 1st der Leiter XLl im L-Zustand, wodurch die entsprechenden logischen Schaltungen wXhrend der OperationsblOeke XX-OO-O und XX-02-0 usw. erregt werden sollen.

Die erforderliche seltllohe Aufeinanderfolge der OperationsblOoke wird wie folgt erreicht ι Die Flipflops Nl-6 sind als ZKhler angeordnet« so dafl die Operationeblöcke normalerweise in numeriseher Folge durchgeführt werden. Diese Zählung kann jedoch unterbrochen werden« so das die Flipflops In ihrer laufenden IKhlung bleiben oder auf eine nloht In der Folge vorhandene ZKhlung .springen. Dies geschieht mittels von den drei BntBoheidungssohaltungstrelbern Ksl-3 (Flg. IB) kommenden Signalen. Die hierfür dienende Schaltung wird durch die Ausgangssignale der Diodenmatrix 160 gesteuert. Duron die Anordnung der Bntsoheldungssohaltungen Hb (Flg. IB) wird es möglich, die seitliche Aufeinanderfolge der Operationsblocke In Abhängigkeit von den in Rechner verarbeiteten Daten zusteuern, so dal s.B. ein kurse Aufeinanderfolge von OperationsblOoken so oft wleder-

909885/1316
1*. 1. 1966

holt werden kann wie Wörter In einem Mehrwortfeld, das gerade verarboltet wird, vorhanden sind.

WHhrend der durch die Transistonnatrlx 155 gesteuerten OperationeblöoUe wird der auszuführende Befehl aus dem Hauptopelcher 9 (Flg. IA) abgelesen. Der entsprechende Tell*(Operations teil) diesen Befehls wird In die Flipflops N7-11 eingespeist, die Ihren Inhalt dann co lange festhalten, biß sie für den nächsten De fehl neu eingestellt werden. Am Ende der Vorbereitungen zum .''Hohen des Befehle wird der Zustand des Flipflops Nl-4 welterpesohaltet, um einen der zwölf übrigen Leiter vorn Decodierer 170 zu erregen. Es wird daher die Transistormatrix 152 erregt, die gleich der Tranßistortnatrix 155 iet, jedoch mehr Reihen und Spalten aufweist. Jeder der verschiedenen, Jeweils einem anderen Zustand der Flipflops N7-11 entsprechenden Befehle steuert daher zwisohen einer und vier entsprechende Spalten der Matrix 152, Je nachdem, wie viele verschiedene Operntionsblöoke für den Befehl erforderlich sind, wobei eine Spalte Jeweils bis zu wolf Operationabluoke unterbringen kann. Die Spaltenaneteuerung erfolgt durch einen Decodierer 166 (Flg. IB). In denjenigen Füllen, wo mehr als eine Spalte erfordern el) 1st, wird das Auegangesignal des Flipflops N5 allein oder zusammen mit dem Ausgangeslgnal dee Flipflops N6 zur vollständigen Spaltenansteuerung benötigt. Wie In Flg. 6A gezeigt, fUhren die Kollektoren der Transistoren der Matrix zur Diodenmatrix 160 in der gleichen Welse wie die Kollektoren der Transistoren der Matrix 153.

^l4· *' ¹⁹⁶⁶ BADORfQlNAL

fi (J 9 B 8 b / 1 3 Hi

Pig. 7 let ein vereinfachtes, nicht vollständiges Flufldiagramm der Operationsblöcke. Ein Operatloneblook entspricht jeweils einem entsprechenden Traneistor in einer der Transistormatrizen 152 und 153. Gemäß Pig. 7 sind die Operationsblöoke in Positionen angeordnet, die den Positionen der entsprechenden Transistoren in den Matrizen 152 und 15? entsprechen. Der obere Teil der Pig. 7 entspricht der Matrix 153, während ihr unterer Teil der Matrix 152 entspricht. Die Spalten des unteren Teils der Pig. 7 sind Jeweils mit einer aus zwei Ziffern bestehender Zahl bezeichnet, die dem Jeweiligen Befehl entspricht, und Jede Reihe ist mit einer Bezugszahl zwischen vier und sechzehn bezeichnet, entsprechend den letzten zwölf Ausgangssignalen des Decodierers 170 (Pig. IB). Die einzelnen Operationsblöeke sind in der entsprechenden Reihenfolge mit den Reihen- und Spaltenbezugszeichen versehen. Wie aus den drei veranschaulichten Befehlen (01-Folge = LADEN-Befehl, 02-Polge » SPEICHERN-Befehl und 23-Folge » BEWETEN-Befehl) ersichtlich, erfordert die Ausführung eines Befehls das «4-fc Durohschreiten einer Folge von Operationsblöoken, wobei Veränderungen die Wiederholung von Operationsblöcken oder ein Zurückspringen oder Vorwärtsspringen in der Folge gestatten^und endet mit einem Zurückspringen zum Operationsblock XX-OO-O, der das Suchen des nächsten Befehls einleitet.

Es versteht sich, dafl die Verwendung von Transistoren für die Matrizen 152 und 153 anstelle von als %ertragern wirkenden Magnetkernen, wie In dem genannten bekannten Reohner,

909885/1316 ^ßAD

14. 1. 1966

deshalb vorteilhaft ist, well die ProgrammsteuereIgnale (XLi, XL2, XTM2 usw) während fast der ganzen Dauer Jedes Operationszyklus und nicht nur wahrend der Hälfte des Operationszyklus, wie in der bekannten Anordnung, zur Verfügung stehen. Hierdurch können während der ganzen Dauer eines Operationszyklus logische Operationen durchgeführt werden, und es geht nicht die Hälfte jedes Operationszyklus größtenteils mit dem Rückstellen der Programms teuerkerne verloren.

8. Struktur der Befehle

Es gibt zwei Arten von Befehlen, d.h. Einzeladressen- und Doppeladressenbefehle, die aus zwei bzw. vier Wörtern bestehen. Bei einem Einzeladressenbefehl enthält das erste Wort einen die Art der zu verwendeten Adressierung beschreibenden Teil sowie eine Indexzahl, einen die Feldlänge des Operanden kennzeichnenden Teil (j. bis 8 Wörter)* sowie einen Befehlsteil. Das zweite Wort enthält die Adresse des Operanden. Es sind die Ubliohen Adressierungsarten vorgesehen, d.h. implizites Adressieren, bei dem das zweite Wort des Befehls selbst der Operand ist, direktes Adressieren, bei dem die Adresse des Operanden der Inhalt des zweiten Wortes des Befehls ist, sowie relatives Adressieren, bei dem die Adresse des Operanden die Summe des Inhalts des zweiten Wortes des Befehls und des beschriebenen Indexregisters ist. Im Falle des relativen Adressieren ergibt sich eine a-htzehn-Bit-Adresse, da die

14·. 1. 1966 909885/1316

-5Ϊ -

Indexregister 15 eine Länge von 18 Bits haben« Bei einMn Doppeladressenbefehl werden die ersten beiden Wörter in genau der gleichen Weise wie bei einem Einzeladressenbefehl verwendet, d.h. sie enthalten den Befehl und kennzeichnen den ersten Operanden. Die andern beiden Wörter dienen zur Kennzeichnung eines zweiten Operanden und enthalten in einigen Fällen auch eine Befehlsänderung. In BlImX Hohen Fällen wird ein Befehl durch die Adresse seines ersten Wortes gekennzeichnet, während das übrige Wort oder die übrigen drei Wörter in den nächstfolgendf-n Adressen gespeichert werden.

9* Logische Speicherschaltung;

In Fig. 8 ißt eine typische logische Speicherschaltung S] gezeigt, die die Speicherschaltung mit der niedrigsten Stellenwert innerhalb des S-Registers (Fif. IC) ist. Das Kernstück der Schaltung ist die Einheit 70, die eigentlich ein Phaeenteiler mit langem AbfalIflenkenpaar iut. Im einzelnen sind die Emitter von zwei Transistoren f>3a und 51b miteinander und über einen Widerstand ^r0 mit einer negative Speisespannung liefernden Quelle -V8 verbunden. Die Basis des Traneistors ^£>lb liegt direkt an einer Quelle für negative Spannung -Vl, und es werden Eingangssignale an die Basis des Transistors SIa Über einen Leiter 57 angelegt, der durch Dioden 56 so begrenzt ist, daß er nur mit verhältnismäßig kleinen Assa um die Spannung -Vl schwingen kann. Wird ein Signal an den Leiter 57 angelegt,

9 0 9 8 8 6/ ^Uk
14. 1. 1966 SAb<ÖR{Q,NAL

dann erscheint ein verstärktes Signal am Kollektor des Transistors 51b und ein verstärktes und invertiertes Signal erscheint am Kollektor des Transistors 51a. Die Transistoren 54a und 54b verstärken und invertieren die an den Kollektoren der Transistoren 51a bzw. 51b ersoheinenden Signale, so daß eine Änderung im Signal US₁ auf dem Leiter 57 zu einer Änderung im gleichen Sinne im Signal S₁ führt, das am Kollektor des Transistors 54a erscheint. Das Komplement des Signals S₁ (das Signal S₁ ¹) erscheint am Kollektor des Transistors 54b.

Diese Schaltung vermag Information durch das Verknüpfungsglied 55 zu Epeichern, an das die Signale Sj und Pc angelegt werden. Das logische Produkt dieser beiden Signale wird durch Dioden 58 gebiJdßt und iiber fine Diode 55a an den Leiter 57 angelegt. Letzterer wird über die Dioden 52a und 53a mit den Auegangssignalen von UND-Gliedern 52 bzw. 53 gespeist, wobei das UND-Glied 5j5 nur ein einziges Eingangssignal aSj und da« UHD-Glled 52 die EingangseigneIe Psi und Saj liefert. Somit bilden die Dioden 52a, 53a und 55a zusammen ein ODER-Glied.

Wie bereits im Zusammenhang mit Fig. 3 beschrieben, ist der Lüschimpuls Pc ein O-Impuls, der kurze Zelt nach dem Beginn Jedes Operationszyklus erscheint. Somit wird d%· Speicherschaltung Sl (Einheiten 55 und 70) zu Beginn jedes Operationszyklus gelöscht. Durch ein an den Leiter 57 während eines Operationszyklus angelegtes L-Signal wird die Speicherschaltung

BAD 0fif3INAL

14. 1. 1966

Ö Ü 9 8 8 5 / 1 3 1 6 Γ

Si jedoch fUr den Rest desselben In den L-Zustand geschaltet. In der gezeigten Schaltung kann ein solches L-Signal auf zweierlei Weise erzeugt werden. Bei Ablesung des HilfsspeioherB IJ schaltet das Leseverstärkerausgangssignal as., wenn es ^NL" ist« die Speicherschaltung Sl in den L-Zustand. Wird kein R-R-Speichersyklus im Hilfsspeioher 13 durchgeführt, dann wird die Speicherschaltung Sl durch das Signal PsI₁ das das Ausgangssignal Sa₁ der Speicherschaltung Sal durchläßt, in den Zustand der Spelohersohaltung SaI geschaltet«

Die In Fig. 8 veranschaulichte Schaltung wird durch folgende logische Gleichung beschrieben!

=* as, + Sa₁.PsI + S₁.Pc.

Is versteht sich, daß die logischen Gleichungen für die, logischen Speicherschaltungen im allgemeinen weit komplizierter sind als die vorstehende Gleichung.

Diese Speicherschaltung arbeitet sehr zuverlässig und schnell, ist infolge der Dioden 56 nicht anfällig gegen Störsignale und weist weitere Merkmale auf, die ein verbessertes Arbeiten des ReeiBni ermöglichen.

10. überbrüokungssohaltung

In Fig. 9 1st eine typische UberbrUckungsschaltung HdO gezeigt, die auf dem gleichen Schaltungsblook 70 (in Flg. 9 nicht vollständig gezeigt) beruht, wie er in der logischen Speicherschaltung (siehe Flg. 8) verwendet wird, und weitere im Block 63 gezeigte Schaltungsanordnungen

909885/1316
14. 1. 1966 -.'

enthält. Die überbrückungßschaltung hat im wesentlichen die Form eines Monoflops.

Der Block 63 besteht aus drei Abschnitten» einer Zeitgabeschaltung 63a, einer Einstellschaltung 63b und einer Rückstellschaltung 65c.

Die Zeitgabeschaltung 63a enthält einen Kondensator 58, der über einen einstellbaren Wi/derstand 62 von einer durch eine Zeu^ierdiode 61 geregelten Speisespannungsquelle V₃ aufgeladen wird. Der Verbindungspunkt des Widerstandes 62 mit dem Kondensator 58 ist mit dem Leiter 57 verbunden, der der Eingangsleiter zum Block 7© ist.

Die Einstellschaltung 63b enthält einen Transistor 59, der an dem Kondensator 58 der Zeitgabeschaltung 6j5a liegt und vom Eingang dHdO über einen Inverter- und Verstärkertransistor 60 gesteuert wird. Ein negativer, d.h. L-Impuls, der, wie gezeigt, an den Eingang dHdO angelegt wird, wird daher durch den Transistor 60 Invertiert und schaltet den Transistor 59 ein, wodurch der Kondensator 58 entladen wird. Am Ende des

EingangssImpulses lädt sich der Kondensator 58 durch den Wider-

^anstieg am Ausgang stand 62 allmählich auf, wodurch ein SpannungSyfcuegaag entsteht. An den Schaltungsblook 70 wird dann eine Spannung angelegt, die scharf negativ wird und dann langsam wieder auf einen positiven Pegel ansteigt. Aus diesem Gründe erzeugt der Block 70 an seinem 0-Ausgang Hd₀* eine Spannung, die anfangs negativ 1st, dann mit der negativ werdenden Änderung auf dem Leiter 57 positiv wird und schließlich bei ausreichendem Ansteigen der Spannung auf dem Leiter 57 wieder negativ wird. Das L-Ausgangesignal Hd_Q

909885/1316 „_ιΛΜΚ1Α1

BAD ORIGINAL

14. I.I966 — ■ *

ist daß Komplement hierzu.

Die Rückstellschaltung 6}c enthält einen als Inverter wirkenden Transistor 68, an den rtas Ausgangssignal Hd,/ des Blockes 70 über Dioden 67 angelegt wird. Aus diesem Grunde

das Auegangssignal des Traneistors 68 eine Signalform,

die anfangs positiv ist, dann mit der Anstiegsflanke des Eingangssignals negativ wird^und wieder positiv wird,

wenn das Signal auf dem Leiter 57 tiber die Spannung anbei
steigt, auf der sich das Auegangssignal des Blockes 70 ändert. Dieses Ausgangssignal des Transistors 68 wird über ein paralleles RC-Qlied 69 und eine Diode 66 an den Kondensator 58 angelegt. Die Diode 66 gewährleistet, daß während die Rückstellschaltung 6j5c ein negatives AuegangsBignal erzeugt, letztere durch die Diode 66 von der Zeitgabeschaltung 63a isoliert ist, Sobald sich das Ausgangssignal des Blockes 70 zu ändern beginnt, wird jedoch über die Diode 66 ein positives Signal an den Kondensator 58 angelegt, so daß dieser noch weiter positiv wird. Es besteht somit zu diesem Zeitpunkt eine positive Rückkopplungs· schleif·, und der Kondensator 56 wird daher durch die Rückstellschaltung 63c extrem schnell aufgeladen, und zwar so lange, bis die Ausgänge des Blockes 70 ihre endgültigen Pege] angenommen haben.

Das Ausgangssignal der überbrückungsschaltung ist daher scharf abgegrenzt und wird felcht von StSrungsimpulsen beeinflußt. Ferner wird eine genaue Verzögerung von der ab-

909885/131 6_v

14. 1. 1966

BAD ORfQINAL

fallenden
eee (positiven) Flanke des Eingangssignal am Eingang

dHdO erreicht.

11, Flipflopsohaltun«

In Fig. 10 1st eine typische Flipflopsohaltung Nl dargestellt. Diese Schaltung basiert auf der logischen Speicherschaltung nach Fig. 8 und besteht aus den beiden Sohaltungsblöcken 55 und 70 (Block 70 nicht vollständig gezeigt) zusammen mit einem weiteren Schaltungsblock 72.

An den Leiter sN. des Blockes 72 werden Eingangssignale angelegt. Diese werden während eines Operationszyklus erzeugt, und das Flipflop Nl muß entsprechend dem

Zustand des Signale auf dem Leiter sNj zu Beginn des nächsten

sein. Operationszyklus eingestellt Genauer ausgedrückt heißt dies, daß das Signal auf dem Leiter sR, am Ende eines Operationszyklus vorhanden ist, und das Flipflop zu Beginn des nächsten Operationszyklus durch den Lüschiapuls Po ruckgestellt wird und entsprechend eingestellt sein muß, wenn der Impuls Pc endet.

Der Eingangeleiter 8N₁ ist alt einer Drosselspul· 71 verbunden, die eine kurze Verzögerung liefert. Hierdurch wird gewährleistet, daß ggf. auftretende Änderungen dee Eingangssignals während des Lösohimpulses Pc (d.h. während die andern Flipflops ihre Zustände ändern) so lange verzögert werden, bis das Flipflop Nl richtig eingestellt iet. Die Drosselspule 71 liegt an der Basis eines Transistors 77, der als Emitterfolger geschaltet ist. Der Emitter des Transistors

90988 5/1316 :4. i. 1965

77 let über eine Diode 75 mit dem Leiter 57 verbunden, und der logische Impuls Pf wird Über eine Diode 76 ebenfalls an den Emitter des Transistors 77 angelegt, um xu gewährleisten, daß das Ausgangssignal des letzteren nur während des logischen Impulses Pf (Fig. 3) "L" (negativ) werden kann* Das in der Drosselspule 71 gespeicherte und verzögerte Signal wird daher wahrend der Zeitspanne an den Leiter 57 angelegt, während der der logische Impuls Pf "L" ist. Während dieser Zeitspanne ist

Halt·- ein Löschimpuls Pc vorhanden, so daß der * oder Rüekkopplungspfad durch den Schal tungsblook 55 abgeschaltet ist. Mit dem Leiter 57 ist daher ein Kondensator 85 verbunden, wodurch das Signal auf dem Leiter 57 so lange gespeichert wird, daß das Flipflop nach Beendigung des Löschimpulses Pc ordnungsgemäß "gehalten" werden kann.

Es ist ferner ein direkter Eingangsleiter 73 vorgesehen, der mit dem Leiter 57 verbunden ist. Ein Signal auf dem Eingangsleiter 73 bewirkt, daß das Flipflop sofort seinen Zustand ändert, falls nicht der Lösehimpuls Pc vorhanden ist.

Unter Außerachtlassung des direkten Eingangssignals auf dem Leiter 73 wird die logische Gleichung für das Eingangssignal zu dieser Schaltung einfach als die logische Gleichung für das Eingangssignal SM₁ wiedergegeben. Da sämtliche Flipflops mit Ausnahme des F-ipflops KRO mit den Impulsen Pc und Pf gespeist werden, werden diese Impulse nicht ausdrücklich in ihren Gleichungen geschrieben. Es sei jedooh daran erinnert, daß die Flipflops nur beim Impuls Ff ihren Zustand ändern.

909 885/1316
14. 1. 1966

12. Funktionsweise des Rechners

Im Laufe der weiteren Beschreibung wird eine ausführliche Erläuterung der Funktionsweise des Rechners während vier aufeinanderfolgenden Operationszyklen gegeben. Der Rechner arbeitet in aufeinanderfolgenden Operationszyklen, d.h. in Grundoperations· zyklen und langen Operationszyklen far Grundoperationsblöcke bzw. lange Operationsblöcke. Im folgenden wird mit Hilfe des Zeitgabediagramms nach Fig. J> kurz beschrieben, wie die logischen Operationen jedes Operationsblocks in den Operationszyklen durchgeführt werden.

Wie in Fig. 3 gezeigt, wird ein Systemzyklus jeweils durch einen Taktimpuls C eingeleitet, der an die Verzögerungsleitung 40 (Flg. 2B) angelegt wird, um die zur Durchführung der erforderlichen logischen und Steueroperationen benötigten Zeitgäbeimpulse und die Speieherimpulse zur Einleitung von Speieherzyklen Im Operationszyklus zu erzeugen. In einem Grundoperationszyklus werden folgende Operationen durchgeführt»

la) Löschen der Lesedaten-M-und S-Registerteile (Ml-13, 31-19) durch den Löschimpuls Pc in Vorbereitung zum Empfang der aus dem Haupt- bzw. Hilf«speicher abgelesenen Daten (siehe Abs.

Ib) Lösohen der Schrelbadressen-L-und A-Registerteile (Ll-I8,

in
A1-7) durch den Löschimpuls Pc/Vorbereitung zum Kopieren

entsprechender Leseadressen in diesen (siehe Abs. Jb)i

Ik. 1. 1966

90988 5/1316

2) Einleiten von R-R-Speichersyklen, falls erforderlich, Im Haupt- und HilfsSpeicher durch Anlegen eines Leseimpulses Rl an die entsprechenden Speicherzeitgabesteuerschaltungßnj

Ja) Kopieren der Leeeadressen in die Schrelbadressen-L-und A-Registerteile (Ll-13, Al-7) aus den Leseadressen-L- und A-Regiaterteilen (LaI-I8, Aal-17) zum Zeltpunkt des Zeitgabeimpulses Ps, so daß geänderte Daten in der gleichen Adresse eingeschrieben werden können, wenn ein C-W-Speicherzyklue folgt;

3b) Einstellen der Lesedaten-M- und S-Registerteile (MH3, Sχ-19) durch die Leseverstärkerausgangssignale viährend der Ausblendperiode Str des Haupt- bzw. Hilfsspeichera wHhrend R-R-Speicherzyklenj

J5c) wird kein R-R-Hauptspeicherzyklus durchgeführt, dann wird ein Zeitgabeimpuls Ps2 erzeugt, um Daten in den Lesedaten-M-Registerteil (MI-I3) aus dem Schreibdaten-M-Registerteil (Mal-13) zu kopieren} wird kein R-R-HiIfespeicherzyklus durchgeführt, dann wird ein Zeitgabeimpuls PsI erzeugt, um Daten in den LeBedaten-S-Registert«il (SI-I9) aus de τι Schreibdaten-S-Registerteil (Sal-19) zu kopierenj

4a) Löschen der Leseadressen-L-und A-Reglsterteile (LaI-18, Aal-7) für eine neue Leseadresse und Löschen der Schrelbdat*n-M-unä S-Registerteile (Mal-13, Sal-19) für neue Daten durch einen Löschimpuls Pac;

U. 1. 1966 909885/1316

4b) Einstellen der Leseadressen-L-und A-Registerteile (LaI-18, Aa^JL-7) auf die neue Leseadresse in Vorbereitung zum Lesen im nächsten Systemzyklus und Einstellen der Schreibdaten-M-und S-Registertelle (Mal-IJ, SaI-19) auf neue Daten durch den logischen Impuls* Paf entsprechend den Ergebnissen der während der vorangehenden logischen Zeitperiode Log durchgeführten logischen Operationen;

i>a) Löschen sämtlicher Flipflops einschließlich der Flipflops Ni-Il für die Procrammsteuerung durch den Löschimpuls Pci

5b) Einstellen sämtlicher Flipflops auf neue Daten'entsprechend den Ergebnissen der logischen Operation, die während der vorangehenden logischen Zeitperlode <£ur Zeit d·« logischen Impulses Pf^durchgeführt wurden; die Flipflope Nl-Il der Programmsteuereinheit werden auf neue Programmsteuerdaten entsprechend den Ergebnissen der während der vorangehenden logischen Entsoheldungszeitperiode durchgeführten logischen Entsoheidungsoperationen eingestellt.

Der lange Operationszyklue, z.B. Cy2 (Flg. 2), enthält die Operationen des Qrundoperationszyklus und einen C-W-Speicherzyklus. Ein langer Operationszyklus ist nur für solch« Operationsblöcke vorgesehen, bei denen ein C-W-Speiohersyklus entweder im Hauptspeicher 9 oder im Hilfsspeicher 13 oder in beiden erforderlich 1st. In einem langen Operationszyklus wird jeweils ein Schreibimpuls Wl erzeugt und ein C-W-Speicherzyklus im Hauptspeicher und im Hilfsspeieher dadurch eingeleitet,

909885/1316

14. 1. 1966

daß der Schreibimpuls Wl an die entsprechenden Speicheraeitgabesteuerschaltung*?angelegt wird. Während der C-W-Speicherzyklen werden die in den Sehreibdaten-M-und S-Registerteilen (Mal-13, SaI-19) gespeicherten Daten in die Speicherstellen zurückgeschrieben, die durch die Adresse bezeichnet werden, die zur Zeit des Impulses Ps aus den Leseadressen-L- und A-Registerteilen (LaI-18, Aal-7) in die Schreibadressen-L-und A-Registerteile (Ll-18, Al-7) kopiert wurde.

12.1 Blockoperation von als Beispiel gewählten Befehlen; SUCHEN-Befehl

Im folgenden werden die Aufeinanderfolge von Operationsblöcken und die in diesen durchgeführten Operationen für bestimmte Befehle oder Teile hiervon beschrieben, wobei es sich versteht, daß nur ein kleiner Teil sämtlicher möglicher Operationen beschrieben und zahlreiche für das große Prinzip des erfindungsgemäßen Systems nicht wesentliche Einzelheiten weggelassen werden.

Wie bereits-ausgeführt, ist Fig. 7 ein vereinfachtes Flußdiagramm der Operationsblöoke. Die Blöcke XX-OO-O und XX-Ol-O im oberen Teil sind sämtlichen Befehlen gemeinsam; die Blöcke XX-02-0 und XX-03-0 mit Andeutung der Möglichkeit des ttberspringens sind sämtlichen Einstufenbefehlen gemeinsam; die Blöcke XX-00-1 bis XX-0J5-1 mit Andeutung der Möglichkeit des tJberspringens sind sämtlichen Doppelstufenbefehlen gemeinsam.

909885/131 6 14. 1. 1966

- o2 -

Im folgenden wird die Aufeinanderfolge von Operationsblöcken für das Aufsuchen eines typischen Einstufenbefehls, d.h. de.3 LADEN-Befehls, beschrieben. Die Beschreibung eines Operationsblocks beginnt jeweils mit dem Blocketite1 (XX-OO-O usw)> wonach eine kurze Angabe der in dem betreffenden Operationsblock durchgeführten Operationen und eine Angabe der ggf. stattfindenden Speicherzyklen und dann eine genauere Erläuterung des jeweiligen Blocks mit *nf ührung von logischen Gleichungen, wo erforderlich, folgt.

XX-OO-O: Suchen der Kontrollnummer

Lesen der Kontrollnummer (Adresse des ersten Wortes des Befehls) aus dem Hilfsspeiehsr in das S-Regiater.

Kopieren der Kontrollnummer aus dem S-Register itber den Addierer in das L-Register.

Einstellen des Programmzählers, so daß dieser zu Block XX-Ol-O geht.

Ist das Flipflop KRO im L-Zustand, dann wird stattdessen zum "Ruheblock" XX-00-3 gegangen, um den nächsten Befehl zu erwarten.
Grundoperationszyklus: R-R-HiIfεSpeicherzyklus.

Die Funktion dieses Blocks besteht im Aufsuchen der

Indexre-Kontrollnummer, die normalerweise in einem der gister 15 gespeichert ist und im Einbringen der KontrollnunBcer in das L-Regieter. Die Kontrollnummer ist die Adresse des ersten Wortes des nächsten Befehls, d.h. des jetzt auszuführenden Befehls.

14. 1. 1966

BAD

909885/1316

Der Operationsblock beginnt mit dem O-Schalten der Flipflops Nl-Il der Frogrammsteuereinhelt, um den Block XX-OO-O anzusteuern. Dieser Block wird gekennzeichnet durch dao Einschalten des Transistors XX-OO-O (Fig. 6A) und Anlegen von logische Produkte darstellenden Eingangesignalen an die log!sehen Schaltungen, deren Gleichungen unten angegeben sind. Der Einfachheit halber sind die von der Matrix 160 (Fig. 6B) gelieferten logischen Multiplikatorbezeichnungen nicht in den nachstehenden Gleichungen enthalten. Wenn dieser Block beginnt, dann werden ferner das Flipflop El in den L-Zustand und die Flipflops E2 und Fl-3 in den 0-Zustand geschaltet.

Die erste Operation in dem hier beschriebenen Operationsblook ist ein R-R-HlIfsspeichersyklus, als desßen Folge die Kontrollnummer aus einem Indexregister 15 abgelesen wird (die Flipflops Al-T wurden in dem vorangehenden Operationsblock so eingestellt, daß sie dieses Indexregister auswählten), im S-Registertell Sl-18 gespeichert und in das entsprechende Indexregister aurUokgesohrieben wird. Es vereteht sich, daß der S-Registerteil Sl-18 durch den Luschlmpuls Pc asu Beginn des Blockes gelöscht wurde. Diese Vorgänge werden durch die Gleichung

⁰³I-IS ' ^asl-i8 ^{+ s}i-i8'^Pc

festgelegt. (In der folgenden Beschreibung werden die Paritätsbitspeiohersohaltungen außer acht gelassen).

14. 1. 1966

9 0 9 8 8 5/1 31 6

Als nächstes wird die Operation betraohtet. In die Adresse der Kontrollnummer zur Verfügung gehalten wird» Zur Zeit des Impulses Ps, d.h. etwa su der Zeit« wenn der Hilfespeicher 12 ausgeblendet wird, wird der Inhalt des A-Registerteils Aa1-7 in den A-Reglstertell Al-7 übertragen und zur Zelt des Impulses Pao wird der A-Registerteil AaX-7 gelöscht und durch den gleichseitigen Impuls Paf auf den Inhalt des A-Registertells Al-7 eingestellt. Dies wird durch die Gleichungen

dAj « » Aa₁ „,Pe + A₁ «.Po
dAa_x «« A₁ «.Paf + Aa₁ „.Pao

festgelegt.

Die als nächstes betrachtete Operation in den hler beschriebenen Operationablook 1st das Kopieren der Kontrollnumner aus dem 3-Registerteil 31-18 in den L-Reglstertell LaI-18 über d%i Addierer Ha (Fig. %), Die Treiber Oa des Addierers werden von den untersten «wolf Stufen Sl-12 dts S-Register· gespeist, während seinen Treibern Fa keine Signale zugeführt werden. Die Ausgangesignale der Treiber Fa und Oa werden an dl· untersten «wolf Stufen des Addierers, d.h. die Treiber JaI-12, angelegt, während den obersten seohs Stufen JaI3-18 des Addierers die Ausgangssignale der obersten sechs Stufen Sl]J-18 des S-Registers und ein Übertragssignal ren von den untersten »wolf Stufen des Addierers sugeführt wird. Die Ausgangssignale der Treiber Jal-l8 des Addierers werden an den L-Registerteil LaI-I8 zusammen mit dem Impuls Paf angelegt. Dies wird durch folgende Gleichungen festgelegt» _Δ .

§09885/1316 BADORIGINAL

14. l. 1966

^daal-12 * ^Sl-12

^dJal-12
^dJa15-l8

^dLai-i8 " ^Jai-i8'^Paf

Die nächste Operation des hler beschriebenen Operationsblocks, die nun betrachtet wird, ist die Entseheidungslogik zur Bestimmung des nächsten zu besinnenden Operationsblooks. Hierfür werden die Entscheidungstreiber Ks1-3 benötigt. Nach diesem Block ist der nächste Block derjenige alt der nächstfolgenden Nummer (XX-Ol-O)₁ is sei denn, daß das Flipflop KRO wurde eingestellt, das von Hand steuerbar 1st und in den L-Zustand geschaltet wird, damit der Rechner in den "Ruhezustand" eintritt, in dem er so lange bleibt und keine Rechnungen durchführt, bis er durch eine weitere Betätigung von Hand wieder in Gang gesetzt wird. Di« Entscheidungstreiber KsI-2 müssen daher immer O-Ausgangsslgnale erzeugen, und der Entsoheidungstreiber K»3 wird von Flipflop KRO gesteuert. Die Flipflops Nl-Il werden durch ihren bisherigen Zustand und durch die Entscheidungetreiber Ke1-3 gesteuert. In den Gleichungen für Flipflops sind keine ZeItgabebegriff· angegebene«, doch sei daran erinnert, daß die Impulse Fo und Pf verwendet werden, um sicherzustellen, daß ihre Zustandsänderungen zu Beginn dea nächstfolgenden Operationsblockes stattfinden. Die dies festlegenden logisohen Gleichungen sind folgende ι

900085/1316
U. 1. 1966

152420C

dKe_1-2 = O
dKs, = KR₀
SN₁ = Ks '
SN_2-4 - O

^8li5-6 - ¹⁰JJ

Hieraus 1st ereiohtlioh, da8 die Flipflops Nl-Il die Programmeteuereinheit 10 zu Beginn des nächsten Operat1onszyklus auf den Zustand XX-Ol-O oder XX-00-3 In Abhängigkeit vom Zustand des Treibers Ksj) weiterschalten.

Die nächste Operation des hler beschriebenen Operationsblocks XX-OO-O, die nun betrachtet werden 3oll, ist die Steuerung der T-, TM-, TA- und TK-Regleter. Alle diese bleiben unverändert mit Ausnahme des TK-Registers, das O-gestellt wird. Dieser Vorgang wird durch die logischen Gleichungen

^βΤ1-12 ^{β T}l-12 ^usw·
STK₁ , - 0

festgelegt. (Bs versteht sich, dafl diese Operation zum Zeitpunkt des Impulses Pc im nächsten Operationszyklus erfolgt.)

Die letzte Operation dieses OperatlonsbloekB ist die richtige Einstellung der Flipflops £1-2 und Fl-3 für den näohsten Operationsblock. Ist dies der Block XX-Ol-O, dann müssen die Flipflops El-2 und Fl in den L-Zustand geschaltet werden, während die Flipflops F23in den O-Zustand gebracht werden nüssen. Ist der nächste Blook XX-00-3 (der "Ruhfblock")

ι* ι ^c^ 909885/1316
14. 1. i96

dann nüssen slntlieh· Flipflops £1-2 und Pl-3 In den O-Zustand gesahaltet werden. Dies wird durch folgende logische Gleiohungen festgelegt ι

•=1-2 * "^

"8-3

XX-Ql-Qy Aufsuohen des ersten Wortes des Befehls. Lesen de· ersten Wortes des Befehls aus den Hauptspeieher

in das M-Register.

Kopieren dieses Wortes in das T-Reglster. Kopieren des Indexregletertells dieses Wortes in das A-Register. Kopieren des Befehlsoodetell dieses Wortes in das Befehlsregister· Addieren von "1" sun Inhalt des "L"-Registers. Ablesen der Kontrollnummer aus dem HiIf«speicher, addieren von

"2^N und surUcksohrelben·

Weltersehreiten su XX-02-0, XX-Op-O oder XX-OO-I. Langer Operationssyklust R-R-Haupt- und Hllfsspelonersjrklen, C-W-HiIfsspeioheroyklu·.

Die erste Operation dieses Blocks,die betrachtet wird» 1st das Lesen des ersten Wortes des Aufzusuchenden Befehls aus den Hauptspeieher· Zu Beginn des Blocks befindet βloh die Kontrollmaaer in L-Reglsterteil LaI-18 und wird sofort in den L-Reglsterteil Ll-18 Übertragen. Diese Kontrollmuner dient dann sun Ansteuern der Speiche rs te lie, in der das erste Wort des Befehls gespeichert 1st. Es wird ein R-R-Hauptspelohersyklus durchgeführt und das erste Wort des Befehle in das M-Re-

14. l. 1966

909885/1316 „

BAD

gleter eingeschrieben. Dies wird durch folgende Gleichungen festgelegt!

^dLi-i8 ^β ^i-ie·¹* ♦ ^Li-i8-^Fe

^dMl-12 * ^Aral-12 ^{+ M}l-12*^Pc

Die nächste hler beschriebene Operation 1st das Ansteuern der nächsten Adresse des Hauptspeichers. Dies 1st die Adresse des zweiten Wortes des Befehls, die sich in der nächsten Speicherstelle (aufwärts geiählt) nach der gerade abgelesenen Speicherstelle befindet. Dieser Vorgang wird in Bereiteste llung fur den nächsten Opera tionsxylclus duroh eine logisohe "Aufsählsohaltung" festgelegt ι

+ La_1-1Q.Pao

Die nächste hler betrachtete Operation ist die Verteilung der verschiedenen Teile des ersten Wortes des Befehls. Zwei Teile davon, die das ggf. zu verwendend· Indexregister definieren, werden in das A-Register kopiert. Das

Ganze wird in das T-Register kopiert und der Befehlsoodeteil

des
wird in einen Tell/N-Regieters kopiert. Die entsprechenden

Gleichungen sind ι

dAa	1-4	= "9-12*	Paf	+ Aa.	-4	.Pac
dAa	5 "	Mg.Paf +	Aa5	.Pao
ST1	-12	* Ml-12

*^N7-l0 - ^Ml-4

14. 1. 1966

909885/ 1316

Die näohste hler betraohtete Operation ist das Lesen der Kontrollnummer aus dem Hllfsspeioher und das ZurUok-Bohreiben dieser Nummer, naohdem sie um "2* vermehrt wurde. Zu Beginn des Blocks wird die Adresse der Kontrollnumner in A-Registertell Aal-7 gespeichert. Dieser Registerteil (Aal-7) dient zum Ansteuern der Adresse zum Lesen der Kontrollnusner im R-R-Hilfsspeioherzyklus. Zur Zeit des Impulses Ps wird diese Adresse in den A-Registerteil A1-7 kopiert und wird später la Operationszyklus zum Ansteuern der Adresse zum Zurückschreiben der erhöhten Kontrollnummer im C-W-Hilfsspeieherzyklus verwendet. Dies wird durch die Gleichung

-.Ps + A₁ ».Pe

festgelegt.

Die nächste Operation, die beschrieben wird, 1st die Addition von ⁿ2ⁿ zur Kontrollnummer. Im R-R-Hilfsspeioherzyklus wird die Kontrollnummer in den S-Registerteil Sl-I8 eingeschrieben. Von dort wird sie duroh den Addierer geleitet und in den S-Registerteil Sal-l8 zurückgeführt, wobei eine "2" In den anderen Eingang des Addierers eingegeben wird. Aus dem S-Registerteil Sal-l8 wird die erhöhte Kontrollnummer (die nunmehr die Adresse des nächsten Befehls 1st, wenn der vorliegende Befehl ein Einstufenbefehl ist, d.h. nur aus zwei Wörtern besteht) in einem C-W-HiIfssoeicherzyklus in den Hilfsspeioher zurückgeschrieben. Dies wird duroh folgende Gleichungen festgelegt!

909885/1316 U. ι. 1966

^dS

1-18 ^{= as}i-i8 ^{+ s}i-i8'^Pc

dPa₂ - ι

^dOal-12 - ^Sl-12
^dJal-12 ⁼ (^{Surame Pa}i.
^dJal>l8 " ('^ertrag)

Die nun beschriebene Operation 1st die Entsoheldungstreibereteuerung. Ia- DLesem Operationsblock: (XX-Ol-O) können drei mögliche Blöcke folgen und zwar

XX-00-1 Doppelstufenbefehl; dieser 1st dadurch gekennzeichnet, dafl sich die Fllpflops Ml-4 alle im
gleichen Zustand befinden, d.h. die dritte
Ziffernposition ist "0" oder "-",

XX-0J5-0 sofortiges Adressieren; der Operand braucht nicht gesucht zu werden; dies 1st dadurch gekennzeichnet, daS die Flipflops M9-12 sämtliche im L-Zustand sind, d.h. die erste Ziffernposition ist "-",

XX-02-0 der** nächste Block, wenn keiner der beiden vorgenannten Blöcke zutreffend 1st.

Die Entscheidung treiber sind so angeordnet, dafl der Treiber KeI ein L-Signal abgibt, wenn der Befehl ein Doppelstufenbefehl 1st, während der Treiber Ks2 ein L-Signal liefert, wenn der Befehl ein Doppelstufenbefehl ist oder ein sofortiges

U, l. 1966 909685/1316

Adressieren erfolgt. Die «ntsprechenden Gleichungen sind folgend« t

dK8_x · M₁.M₂.MyM
dKs_a - dKSj ♦ M₉-

Die als nKohstes beschriebene Operation 1st das Einstellen der Pllpflops Nl-6 für den nttohsten Operationablock. Dies wird dureh die Entsoheidungstreiber. nach folgenden Gleiehungen gesteuert1

slL· -

Die letste hier beschriebene Operation 1st das Einstellen

der 8peiohersteuerflipflops. Diese werden von den Entseheldungs·

für
trelbem gesteuert -βΛ» verschiedene mögliche OperationstolOoke,

die ggf. folgen kOnnen. Die entsprechenden Gleichungen sindi Sl₁ - SP₁ - Ke₁.Ke₂ ♦ Ks₁'.Ks₂ ¹

Es versteht si oh, da* die Betätigung der Pllpflops tatsächlich su Beginn des nächsten Operatlonssyklus erfolgt.

Bs sei hler angenosMen, dal der in Ausführung befindliche Befehl ein normaler Einstufenbefehl ist« so daß der nächste Operatloneblock XX-02-0 ist.

XX-Qg-Oi Aufsuchen des »weiten Wortes des Befehle, Lesen des zweiten Wortes des Befehls aus dem Hauptspeicher

in das M-Register. 909885/1316

14. 1. 1966

Lesen des Indexregisters aus dem Hllfsspeleher In das S-Reglster.

Addieren des swelten Wortes des Befehls la N-Reglster tun Inhalt des 8-Regletere und Hinbringen der Suaae In das L-Register. Kopieren der Feldlänge tob T-Reglster In das TM-Register, einstellen des Prograassählere, so dal dieser nach XX-OJ-O geht.
Orundoperatlonsiykluss R-R-Haupt- und Hllfsspelehersjrklen«

Die erste hler betrachtete Operation 1st der R-R-Hauptspeiohersyklus_;su Beginn des Operationssyklus enthält der L-Regietertell LaI-18 die Adresse des nächsten Wortes des Befehls. Dies wird aus den Hauptspeieher gelesen, und der Inhalt der L-Reglstertelle LaI-I8 in den L-Reglsterteil LI-I8 kopiert. Die sugehurlgen Olelohungen slndt

^dLi-i8 " ^i-ie·'¹ ♦ ^Li-i8^#Fc

^1-12 * •■l-ia * ^Ml-i2^#Fo

der Die näehste hler beschriebene Operation ist/it-R-Hilfe-

epelohersyklus. Zu Beginn des tperatlonsiyklu* enthält der A-Registerteil Aal-7 die Adresse des erforderlichen Indexregisters. Diese wird abgelesen und der Inhalt des A-Reglstertelis Aal-7 in den A-Registerteil A1-7 kopiert. Die dies festlegenden Gleichungen sind folgendet

^dSl-l8 " ^Ml-l8

BADORK3INAL

909685/ 1316

Zn der nächsten hier beschriebenen Operation wird die Bildung und Speicherung der Adresse des ersten Operanden durchgeführt# Diese Adresse wird gebildet duroh Addieren der aus den Indexregister abgelesenen Orundadresse sun «weiten Wort des Befehls. Das Brgebnls wird sur Zeit des Impulses Paf (d.h. naoh Beendigung des R-R-Hauptspeioher* syklus) in den L-Registerteil Lal-l8 eingegeben. Ferner wird der Inhalt des A-Registerteile Al-7 in den A-Registerteil Aal-7 Übertragen. Diese Vorgänge werden duroh folgende Gleichungen festgelegt:

dFa	1-12 *	"l-12
dGa	1-12 "	Sl-12
dJa	1-12 *	(Sumne von
dJa	1>18 s	= (ftbertrag
dLa	1-18 "	Ja1-18.Paf
dAa	1-7 "'	I1..Paf ♦

Die näohste hler beschriebene Operation 1st die Steuerung der T und TM-Register. Der Inhalt des T-Reglsters wird unverändert gelassen, und die Peldlänge des Operanden« die zu Anfang in den Flipflope T5-7 gespeichert ist, wird in das TM-Register kopiert. Dies wird duroh die Gleichungen

^8T1-12 ^{= T}l-12
^e™i-5 - ^T5-7

festgelegt.

14. 1. 1966

909885/1316

betreffen

Die letzten hier betrachteten Operationen «Ini dl·

Entseheidungslogik, die Programmsteuereinheit und die Speichersteuerflipflops. Der nächste Operationsblook 1st ohne Alternative XX-OjJ-O, in dem keine Spei ehe rzyklen stattfinden. Die logischen Gleichungen, die diese Operationen fest· legen, sind daher sehr einfach und lautem

^N7-10 ^{= N}7-l0

^1-2 - ^8P1.) - °

Die den Befehlscode enthaltenden Flipflops N7-1O werden selbstverständlich unverändert gelassen.

XX-O^-Oi Vorbereitung des Aufeuchens des Operanden. übertragen der Peldlänge voa TM-Register in das TK-Ieglster. Kopieren der Adresse im L-Reglster in das S-Reglster. Einstellen des Programmzählers auf Reihe - 04 - (z.B. LADEN-Befehl, Block 01-04-0).
Orundoperatlonszyklust Keine Speicherzyklen.

Die hier als erstes betrachtete Operation 1st die ffbertragung der Adresse im L-Reglster zwischen den L-Reglsterteil Ll-I8 und LaI-18 ohne besondere Wirkung. Die L-Adreese wird auch in den S-Registerteil 3al-l8 kopiert. Dies· Vorgänge werden duroh folgende Gleichungen festgelegt ι

14. 1. 1966

909885/1318

" ^I*l-l8'^Pe + ^Ll-l8*^Fe

«"•ΐ-ιβ " ^Li-i8^eFaf

♦ ⁸i.l8-^Fc

01« nftohate hler beaohrtebene Operation lit dl· Übertragung d·· Wort·· la IMUgleter iwleoh»n «·■ Il-R*gl*t«rt*ll«n Ml-12 waä Mal-18. Dl··· wir« «uroh dl· 01*lohun««n

feetgelegt.

Ou Elnat«ll«n d·· A-R«gi«t*r· 1st dl· nlohet· hier

be*ohi*l«b·!)· Opttmtlon. D*r A-R*clet*rt«ll Al-7 wird duroh ά»η Iabalt d·· A-H«gl*t«rt«ll· A*l-7 la vor*iig«h«nd«n Op·- ratlonssfkl«· «lQg«atellt_v und dl· Iln·teilung d·· Α-β·-
g;l*t*rt«ll·· Aal -7 «rfolgt sub Anat«u«m d·· «raten Wort·· d·» AJdaaiilatera 17· Dl· dl·· f«atl«genden Olelehungen «lnd folgend·!

- 0

dAa» *> Vaf 4 Aa-.ra«

Dl· nlebat· hler beaohrlebene Operation lat dl«
Steuerung (Hr T-, TH- end TK-Reglater. Die T- und TM-
«erden dann unverändert gehalten, und da·
wird aus de« f -eglater gefüllt.

14. l. 1966 909885/1316

BAD ORIGINAL Di·· gesohieht nach d«n Gleichungen

^lTi.i2 - ^Ti-ia

Dl« letzten hler betrachteten Operationen sind dl· JBnteeheidungseteuerung, dl· Steuerung d«r Frograranateuarelnhelt und die Steuerung der Spelcherflipflopa. Se let keine Entscheidung erforderlich, und der niohete Operatlone blook lat ein langer Operatlonaiyklu·* Die entsprechenden Vorginge werden dureh folgende Oleiohunf^festgelegtι

-2, 4-6 * °
BN, - 1

^βΝ7-10 " ^N7-10
βΒ,-0

- 1
0

ia.2 Blockooratlon t»m UJMM-B*f hits

Der LADBN-Befehl dient «ue Einbringen eine· Operanden» der In einer Reihe von la Befehl festgelegten Adressen geepeichert ist, In den Akkumulator 17 dea Hilfsspeiohers I3.

U. 1. I966 BAD OR'GINAL

909885/ 1316

Es sei hier angenommen, da0 der Befehl ein/Adressenteil (zweites Wort) und «ine Indexregisternuiner enthält, und daß die Sumse des Adressenteils und dea Inhalte des entapreohenden Indexregisters 5.150 ist. Xs sei ferner angenommen, da0 der Befehl eine Feldlängen*iffer 5 enthält, so daß die Anjiahl von Wörtern im Operanden 5 4 I₄ d.h.

die

6, ist« und dafl der Operand eine positive Zahl ist, 4e#en ohne Beaohtung führender Nullen e deeae Seewert 3.256.15* i«t. ftonit wird

der Operand anfange im Hauptspeicher gespeichert wie folgt Adresse Inhalt

5150 000

5151 000 515a 000

5153 003

5154 256

5155 15*

Der Einfachheit halber wurde der Inhalt in Desimalforn geschrieben, obwohl er selbstverständlich in fcwölf-Bit-Binärform vorhanden ist. Wäre die Zahl negativ, dann würde dies durch ein "-" in der Position mit den höchsten Stellenwert angezeigt werden, d.h. der Inhalt der Adresse 515O würde "-00^N sein, was in binttrversohlUsselter Fora "1111 0000 0000* 1st.

u. 1. 1966

909885/1316

152420G

Zu Beginn der LADEN-Befehl-Operatlonebloolcfolge, d.h. im Block 01-04, enthalten die L-Regletertelle Ll-I8 und LaI-18 sowie der S-Regietertell SaI-18 sämtliche die Adresse des ersten Wortes des Operanden (d.h. 5150). Ferner ist die Feldlänge (5) im AM- und TK-Register gespeichert (siehe die vorangehende Beschreibung des Blockes 00-03-0).

0er erste Operationsblook im LADEN-Befehl 1st der Block 01*04. In diesem wird das erste Wort des Operanden aus dem Hauptspeicher in den M-Registerteil Ml-12 eingebracht, und die erste DezJ.nullziffer dieses Wortes (Speicherschaltungen M9-12) wird geprüft, um festzustellen, ob es oder nicht

"-" isto? d.h. ob der Operand positiv oder negativ ist. Das Vorzeichen des Operanden wird im Flipflop KA gespeichert, wahrend im Akkumulator nur eine Speicherung des absoluten

Wertes des Operanden erfolgt.

des In Block 01-04 wird ferner der Inhalt7S-Registerteils

Sml-l8 zur Zelt des Impulses Ps in den S-Registerteti Sl-18 übertragen, und der Inhalt des letzteren, der soeben gefüllt wurde, wird zusammen mit · der FeldlXnge aus dem Register TM oder TK an den Addierer 11a angelegt. Das Ausgangssignal des Addierers Ha, das die Adresse des Operandenwortes mit dem niedrigsten Stellenwert 1st, wird dann bein Impuls Paf im S-Registerteil SaI-18 gespeichert.

14. 1. 1966

909885/1316

Ia Blook 01-04 wird ferner auch dl· Adresse In A-Reglstertell A*1-7 auf die Adresse des Akkumulators nit den niedrigsten Stellenwert geändert. Bs 1st dies 117, wobei die Akkuaulatoradreaaen von 110 bis 117 gehen. Die letste Xiffer der Adresse in A-Registerteil Aal-7 ist in den Flipflop· Tl-4 des T-Registers gespeichert, wobei diese Plipf lope als Nerkregister «ur Anzeige beetinnter Wörter in Akkunulator dienen. Der Blook 01-04 schreitet autoaatleeh tun Blook 01-05 weiter.

Per Bleok 01-05 wird so viele Male wiederholt, wie viel der Operand werter enthält. Beginnend nit den Wort nit den niedrigsten Stellenwert (dessen Adresse in Blook 01-04 beschrieben wurde) werden die Wörter des Operanden jeweils nacheinander aus den Hauptspeicher abgelesen und über den Addierer lla und den Registerteil SaI-18 in einer Folge langer Operationssyklen in den Akkumulator eingesehrieben. Bei der lotsten übertragung, d.h. der übertragung des Operandenworte· nit den höchsten Stellenwert, wird die an Anfang stehende Position "-■ duroh "0" ersetst, wenn der Operand negativ 1st. so dal nur der absolute Wert des Operanden in Akkumulator gespeichert wird.

Bei jeder Durchführung des Operationsblocks 01-05 sänlen die/A- und L-Adre««enregi»ter*o oao%oo Aal-7 und IaI-7 un "1" abwärt« sur nlohetniedlgeren Adresse. Ferner wird das in jeden Operatlonssyklus von

14. 1. 1966

909885/1316

Hauptepeioher in den Akkumulator übertragene Wort geprüft, und der Inhalt der A-Regieter-flpeioherschaltungen Al-3 wird in die Flipflope Tl-4 dee T-Regietere kopiert, wenn'das Wort eine Ziffer ungleich Null enthält, d.h. wenn ale weder 000 noch -00 ist. An Snde des LADEN-Befehl· enthalten die Flipflops Tl-4 des T-Regietere daher die Ansahl von Operandenwörtern ohne führende Nullen, so dai für naohfolgende Befehle nur Wörter ohne führende Nullen verarbeitet werden brauchen. In den hler betrachteten Beispiel 1st der Inhalt der Flipflope Tl-4 dee T-Regietere an Inde des LADEN-Befehls *3".

In den Blook 01-05 erfolgt ferner eine Prüfung, ob noch weitere Wörter su übertragen sind; nachdem «Amtliche Wörter des Operanden in den Akkumulator übertragen (kopiert) wurden, beginnt der näohate Operationsblook 01-06*

In diesen werden einige weniger wichtige Vorginge durchgeführt. Die Adresse des Operandenwortes nlt den höchsten ge Stellenwert in Hllfsspeloher (d.h. eine der Akkumulatoradreeeen) wird in TA-Register gespeichert, so dafl sie in nMchsten Befehl verwendet werden kann, und die Prograansteuerelnhelt 10 wird so eingestellt, daß «ie in nächsten Operattnesyklue in den Operationsblook XX-OO-O eintritt und das Aufsuchen des nächsten Befehls begonnen wird.

14. 1. I966

909885/1316

12.3 Funktion des β-Regjstors und anderer Register als Adressenreglater für den Hauptspeicher

Im folgenden wird die Ausführung des BEVE mn-Befehle, der ein Doppelstufenbefehl 1st, kurs beschrieben, um zu demonstrieren, wie leicht und einwandfrei Speioherstellen Im Hauptspeicher 9 (Fig. IA) unter Verwendung des Sohreib-S-Reglsters (Teil Sl-13) angesteuert werden können. Dieser

Befehl, der duroh das FluBdlagramm naoh Flg. 7 veranschaulicht 1st, enthält die Operational» löoke 2>04 bis2>l6. Die Funktion des BEWE JBN-Befehls besteht darin, eine Reihe von in einer ersten Reihe von Speicherstellen im Hauptspeicher 9 gespeicherten Datenwörtern in eine neue Reihe von Speloherstellen in diesem Speicher zu b^ewegen. In dem Befehl sind zwei Adressen vorgesehen, d.h. eine erste Adresse, die duroh relatives Adressleren die Anfangsadresse des ersten zu übertragenden Wortes bezeichnet, und eine zweite Adresse, die ebenfalls duroh relatives Adressieren die Schlufladresse des ersten zu Übertragenden Wortes angibt. Die Anzahl der von einer epeioherstelle in die andere zu·bringenden Wörter wird duroh die im Merkregister TA gespeicherte Zahl angegeben. Die eigentliche übertragung geschieht dadurch, daß der Operatlonsblook 25-16 so lange nloht verlassen wird, bis slatIiehe der Jeweiligen Anzahl von Wörtern aus der alten Speioherstelle im Hauptspeicher in die neue Speioherstelle in diesem Übertragen wurden.

Bei einer Durchführung des Operationskodes 83-16 werden jeweils folgende logischen Operationen ausgeführt!

909885/1316
U. 1. 1966

1) Lesen eines Wortes aus der durch den Leseadressen-L-Reglstertell LaI-18 bezeichneten Adresse und Einbringen dieses Wortes In den M-Reglsterteil Ml-12 In einem R-R-Hauptspeloherzyklus, sowie Kopieren des Inhalts des L-Reglsterteils LaI-18 in den L-Reglsterteil Ll-18;

2) Kopieren des Wortes aus dem M-Registerteil Ml-12 In den M-Registerteil Mal-12 und Zurtiokschrelben des Wortes aus diesem In den Hauptspeicher an der durch den S-Register-

In elnesrm

teil 31-18 bezeichneten Adresse/C-W-Hauptspelcherzyklusj

3) Vermehren des Inhalts des L-Registerteils Ll-18 während des Zeltabschnitts, in dem die logischen Verknüpfungen stattfinden/ mittels einer Aufzählschaltung; Einbringen des Ergebnisses in den L-Reglsterteil L&1-18;

4) Vermehren des Inhalte des S-Registerteils 31-18 durch Hindurchleiten durch den Addierer 11a und Addieren von ^Nlⁿ; Einbringen des Ergebnisses In den S-Registerteil SaI-18 und Zurüokkopieren dieses Ergebnissee in den 3-Reglsterteil 31-18.

Es versteht sioh, dafl eine !übertragung eines Wortes aus der Anfangsadresse In die Schlußadresse jeweils In einen einzigen langen Operationszyklus durchgeführt wird. Wenn der S-Reglsterteil Sl-18 nicht als Adressenreglster für den Hauptspeicher 9 verwendet werden könnte, wM/fen zwei Operationszyklen, von denen zumindest einer ein langer Operations· zyklus sein müßte, für diese Übertragung erforderlich.

*. 1. 1966 _90988B/13ie

-83 -

ta versteht «ich, daf auch noch ander· Regiater vorgeaahan und «la Adreaeenreglater für dan Hauptspeicher 9 verwendet werden kamen. 8o könnte beispielsweise ein Kontrollnuaaerreglster Torgeaehen werden, da· aehtsahn Speicher· ••haltung·)» wX% dan antapraohandan logiaohan 11 ngsnga leitern und von Ihnlleheai Aufbau «1« dl· tpaloharaahaltungan Lal-l8 UBfalt« Auf dl··· V·!·· kflhnt· dar Oparationablook XX-OO-O wagg«laaa«n «ardan. Ia Oabrauoh würde dl···· abetwandalta

Kontrollnu—■! i'iglatar dl· Xontrollnuavar apaieharn und

dia. L—aadr—aa aularda« wlhrand dee Operationabloeka XZ-Ol-O/dlrekt an dan Hauptapalabar liefern. Dl·· 1st leicht daraua su eraehen, d«J die elnslgen la Operatlonabloak XX-OO-O erfordern oben loclaohan Oparmtlonan folgende alndi Ltaen der Kontrollnueear aua den Hllfaapeloher und dann Einbringen deraeiben In daa Leee*dre»sen-L-Regieter (Tall Lal-ΐβ), ua daa arete Wort daa auaauführenden Befehle a.u leaen. Auf dleaa WHm «Orden anat«lle daa "Leaeaf dar Kontrollnuaaar au· d«a Hllfaapalaher In daa 8-llaglat^ (Tall 81-18) duroh einen R-R-Hllfaapeloheriyklus und dea anaohlleienden übertragen· dar Koetrollmaaaer In das L-llegleter (Tell IaI-18) dia Auagangaalgnale des gelndarten Kontrollni—■■ iraglatara lu dan Treibern LdI-18 In einer Mhnllonan Velae durohgelaeeen werden, «1· dl· Auagangsalgnale (^₁.jg) daa 8-Raglatera an die

Treiber Ldl-l8 gelangen. Ba wurden dann am nicht gerne igte a PlIp-

und dar
flop P* "^balafiLaaalBipula Rl verwendet warden, vm die Ausgangssignale dar Spelohersohaltungen des geänderten Kontrollnummerregisters jeweils den Treibarn LdI-Iβ wKhrend daa Operations-

bad

909885/1316 14. 1. 1966

blocks XX-Ol-O εusufUhren, und die Auegangseignal· der L-Regieterteile Lal-l8 würden nicht verwendet werden. 86-

tell·
mit würden die für die L-Register im Operationeblock XX-Ol-O vorgesehenen logischen Operationen durch das Kontrollnummerregister durchgeführt werden und der
eonst erforderliche Operationsblock XX-OO-O würde in Wegfall kommen.

14. l. 196£ . 909885/1316

Claims (1)

1. Faf ntansortloh· ι

   1. Elektronischer Ziffernrechner mit einer zentralen Verarbeitungseinheit, einem magnetischen Hauptspeicher und einer Zeitgabeeinheit, der eine Reihe von Operationssälen durchführt, in denen die Zeitgabeeinheit jeweils Zeitgabesignale liefert, die einen Zwelsohrlttspeiohersyklus festlegen, bei dem im ersten Schritt ein Wort aus dem Speloher abgelesen und im zweiten Schritt wieder in diesen eingeschrieben werden kann, daduroh gekennzeichnet, dafl Operatlonasyklen, in denen ein Wort in den Hauptspeicher einzuschreiben ist, so verlängert werden, daß sie einen sweiten Zweisohrittspeioherzyklus enthalten, bei dem im ersten Sohrltt eine Speieherstelle Im Hauptspeicher gelöscht und im sweiten Schritt das Wort in diesen eingeschrieben wird, und dal die logisohen Operationen der zentralen Verarbeltungselnhelt in jedem Operatlonssyklus gleichseitig mit dem sweiten 8ohritt des ersten, nur der Speicherung dienenden Speiohersyklus durchgeführt werden.

   2. Ziffernrechner naoh Anspruoh 1, daduroh gekennzeichnet, daß der Hauptspeicher aus magnetischen Dünnschichtelementen aufgebaut 1st·

   3. Ziffernrechner naoh Anspruoh 2, daduroh gekennzeichnet, da8 in einem Speioherzyklue des Hauptspeichers eine Anzahl von Wörtern aus dem Hauptspeicher abgelesen werden, von denen eines angesteuert und der zentralen Verarbeitungseinheit zugänglich gemacht oder duroh ein neues Wort aus der zentralen

   009885/1316

   U. 1. 1966

   Verarbeitungeeinheit ersetzt wird und die Anzahl von VOrtern In den Hauptepeleher zurückgeschrieben wird.

   4. Ziffernrechner nach einen oder mehreren der vorangehenden Ansprüohe, dadurch gekennzeichnet, daß die Zeitgabeeinheit eine Verzögerungsleitung mit mehreren Abgriffen enthält, an denen Zeitgabesignale erzeugt werden, wenn ein Taktimpuls duroh die Verzögerungsleitung läuft, und dafl in die Verzögerungsleitung ein Verknüpfungsglied eingefügt 1st, das einen Taktimpuls In gesperrtem Zustand nur entlang eines ersten Teiles der Leitung laufen läßt, wenn kein Wort in den Speicher oder einen der Speicher während eines Operation*- zyklus einzuschreiben ist, und In geöffnetem Zustand entlang der ganzen Länge der Verzögerungsleitung laufen läßt, wenn während eines Operatlonszyklus ein Wort in den oder einen der Speicher einzuschreiben ist.

   5. Ziffernrechner naoh einem oder mehreren der vorangehenden AnsprUohe, dadurch gekennzeichnet, dafl er einen Hilfsepeioher enthält, und daß Operationszyklen, in denen ein Wort in den Hllfsspelcher einzuschreiben ist, die gleiche Zeltgabe wie Operationszyklen haben, in denen ein Wort in den Hauptspeicher einzuschreiben ist.

   6. Ziffernrechner nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der oder beide Speicher mit zwei Adressenreglstern ausgestattet sind, von denen jedes zum Ansteuern einer darin befindlichen Speicherzelle ver-

   IA. l. 1966 909885/1316

   } .-RiGlNAJL '

   wendet werden kann, sowie mit swei Datenregietern, von denen Jedes zur Speicherung eines Wortes verwendet werden kann, das In Speicher angesteuert wird.

   7. Ziffernrechner nach einen oder mehreren der vorangehenden Ansprüche alt einer Programs teuerelnheit, die für jeden Operatlonssyklus Signale erzeugt, die die während dieses Operations· syklus durchzuführenden logischen Operationen beBtImmen, und die zumindest eine Matrix aus nit Reihen- und Spaltenleitern gekoppelten Elementen enthalt, von denen jeweils eines für Jeden Spelohersyklus erregt wird, daduroh gekennzelehnet, dafl diese Elemente Transistoren sind, deren Emitter und Basen alt den Reihen- bsw. Spaltenleitern gekoppelt sind und deren Kollektoren so angeordnet sind, dafl sie die genannten Signale über eine Diodenmatrix abgeben.

   909885/1316

   14. ι. 1366