DE1449765A1 - Einrichtung zur Abfrage eines assoziativen Speichers - Google Patents

Einrichtung zur Abfrage eines assoziativen Speichers

Info

Publication number
DE1449765A1
DE1449765A1 DE19641449765 DE1449765A DE1449765A1 DE 1449765 A1 DE1449765 A1 DE 1449765A1 DE 19641449765 DE19641449765 DE 19641449765 DE 1449765 A DE1449765 A DE 1449765A DE 1449765 A1 DE1449765 A1 DE 1449765A1
Authority
DE
Germany
Prior art keywords
register
memory
circuit
word
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19641449765
Other languages
English (en)
Other versions
DE1449765B2 (de
DE1449765C3 (de
Inventor
Roth Robert I
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1449765A1 publication Critical patent/DE1449765A1/de
Publication of DE1449765B2 publication Critical patent/DE1449765B2/de
Application granted granted Critical
Publication of DE1449765C3 publication Critical patent/DE1449765C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C15/00Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/831Static information storage system or device

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

IBM Deutschland Internationale Büro-Maechinen GetelUchaft mbH
jt . , Böblingen, 7. November 1968
■ « ' · bi-oc
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10
Amtliches Aktenzeichen: P 14 49 765.5
Aktenzeichen der Anmelderin: Docket 10 538
Einrichtung zur Abfrage eines assoziativen Speichers
Die Erfindung betrifft eine Einrichtung zur Abfrage eines assoziativen Speichers mit in Speicherworten gleicher Länge angeordneten Speicherelementen bei der Speicherung von Datenworten variabler Länge.
Ein üblicher assoziativer Speicher besteht im wesentlichen aus matrixartig angeordneten Speicherelementen; die in einer Zeile angeordneten Speicherelemente werden als Speicherwort bezeichnet, sie können ein Datenwort aufnehmen. Weiter gehört ein Register zur Aufnahme des Vergleichswertes, das Vorgaberegister, dazu und Einrichtungen zum Vergleich des Inhalts des Vorgaberegisters mit gleichzeitig dem gesamten Inhalt des Speichers. Beim Vergleich des Inhalts des Vorgaberegisters mit dem Inhalt des Speichers werden alle Worte im Speicher nach Übereinstimmung mit dem Vorgabewert untersucht und alle Worte, welche übereinstimmen, werden bei einer Operation festgestellt.
Es ist sehr gebräuchlich, die Datenworte in"Felder" aufzuteilen. Ein typisches Beispiel: Ein Datenwort, das sich auf einen bestimmten Angestellten bezieht, kann mehrere Felder enthalten, die den Namen, die Berufsbezeichnung, den Stundenverdienst, die Personal-Nummer usw. bezeichnen; diese Felder sind durch einzelne Bits getrennt, welche die Grenzen der Felder > festlegen. Durch Eintragen der Personal-Nummer in das Vorgabe-Register
909825/1224
■- 2 -
und Vergleich mit den Speicherwerten kann das Auslesen des ganzen Daten-Wortes des Angestellten bewirkt werden. Die Datenworte im Speicher brauchen jedoch nicht notwendigerweise dieselbe Länge wie die Speicherworte zu haben. In diesem Falle hat es sich als zweckmäßig erwiesen, ein Datenwort unmittelbar nach dem Ende des vorhergehenden Datenwortes beginnen zu lassen. Wenn jedes Datenwort an der Zeichenstelle beginnt, die sich an ; das Ende des vorhergehenden Datenwortes anschließt, statt mit dem Beginn eines neuen Speicherwortes zusammen zu fallen, kann die Speicherkapazität besser ausgenutzt werden. Man spricht dann von einem Speicher für variable Wortlänge. Der Mchteil eines solchen Speichers besteht jedoch darin, daß ein oder mehrere Felder aufgetrennt sind und in mehr als einem Speicher-Wort auftreten und daß deshalb das Prinzip des assoziativen Speichers bisher bei variabler Wortlänge nicht angewandt werden konnte.
Durch die vorliegende Erfindung soll dieser Mangel behoben werden und" der Vorteil des assoziativen Speichers auch bei Verwendung variabler Wortlänge erhalten bleiben. Zu diesem Zweck wird außer dem. an sich bekannten Vorgabe-Register wenigstens ein weiteres solches Register vorgesehen. Gegenstand der Erfindung ist demnach eine Einrichtung zur Abfrage eines assoziativen Speichers mit in Speicherworten gleicher Länge angeordneten Speicherelementen bei der Speicherung von Datenworten variabler Länge, deren Anfang und Ende markiert sind, mit dem Merkmal, daß ein erstes Register von der Länge eines Speicherwortes für die anfängliche Aufnahme des die Abfrage bestimmenden Vorgabewertes, durch ein zweites Register, in welches der Vorgabewert des ersten Registers schrittweise verschoben wird sowie durch einen Taktgeber, der abwechselnd die Abfrage aufgrund des Inhalts des ersten Registers und die Verschiebung seines Inhalts in das zweite Register steuert und der vom Eintritt des Vorgabewertes in das zweite Register an dessen Inhalt der Abfrage zugrunde legt.
Weitere Merkmale gehen aus den Unteransprüchen hervor. Das nachfolgende Ausführungsbeispiel wird durch Zeichnungen erläutert.
909 8 25/122A
P.i£. t lot ein Blockdlaciramia· des er£liadun£ssepJifien assosi Speichersj . .,..,. . .
Fi£. 2 soi£t sdicmatiscli den in Flg. 1 verwendeten £akt ?i£. j> zeigt schematisah eine Steuerschaltung: von Fig. 1; Flg. ^ zeigt Schaltungen für den Sofartvergleich, land den.
verglelch aus FIg* i* -
Fi£S«5 sind verschiedene Symboldarstellunsen von. Speieher- und bis 11 Vorgabe-Registern der Flg. 1.
Die Fig. 1 zeigt in Blockform das neuartige* assoziative Speichersystem rait einem Speicher T von. variabler¥ortlSng;e# einem erstea und sweiten Vorgabe-Heglster 2 bzw. 3* einem MaslEen-Zeir^iengeber 4 zur Eingabe von Masteenzelchen in das Vorgabe-Hegister 2# einer Steuerschaltung 5# einem Taktgeber 6, unä mit Schaltungen 7 und 8 für Sofortvergleich bzw. Folgevergleiehr
2er Speicher 1 ist eine übliche Speicheranordnung mit Magnetkernen, Supraleitern ocier dergl« Er enthält mehr ere Zeilen \L· -- W„ zur Auf« nah3Jö von Daten. Die Zeilen W- - U werden als Speicherworto bezeichnet. Jedes'Speieharwort enthält mehrere ZeichöiistGllen die rait 1 - m bezeichnet sind und aus je 6 Bits bestehen* Die .Speiaherworte Vi-. - W haben feste Längeiprunä Lage.Hie imSpeicher 1 enthaltene Information hat die Form von Daten-Worten aus einem oder mehreren Feldern» Der Beginn*$edes Datenwortes wird durch das Sonderseichen § markiert. Das Ende Jedes Datenwortes ist durch das Zeichen g> gekennzeichnet« Anfang und Ende eines Feldes innerhalb eines Datenwortes wird: durch das Zeichen /J^ markiert» Diese drei eben genannten Sonderzeichen sind schaltun^smSßig durch 6 bistabile Schaltungen in verschiedener Kombination dargestellt»
Bei der vorliegenden Erfindung können die Datenworte mehr als ein Speicherwort einnehmen und ein oder mehr1 Felder können in verschiedenen Speichervrorten. beginnen oder enden* Ein Datenwort kann z. B» bei der Stelle b* von U^ beginnen τιηύ bei der* Stelle 4 van, U enden; dabei kann ein Feld in. W^ beginnen und; in Mg enden« Wenn ein Vor-^abefeld ia ein ffbliehes ¥orcaberesisterf zum parallelen,· Spalten-* weisen ¥er£leieh mit den Feldern, diea? Speiehariiorte eingeführt; "i.-irct*. so kann sich natlfrllcii. n.ie tbereln^tiniMaiig; ergeben* ®&na: tes: en sich tlbereins.timnrende Feld im: Sgeieiier'-.-aufgeteilt uncT in metm als
1224 BADomeiNAL
-4- . Η497β5
einemSpeicherwort untergebracht ist.
Das System dor Fig. 1 enthält nun ein,erstes Vorgabe-Register 2 und ein zweites Vorgäbe-Eeglster 3· Beide Vorgabe-Registör 2 und sind Schieberegister, die ein in ihnen enthaltenes Zeichen nach Zufuhr-von zwei ßohiebQimpulsön um Je- eine Stelle nach linke ver* '· schieben. Die beiden Register sind so verbunden, das die in dor letzten, gans links befindlichen Zelehenstelle des Registers 2 enthaltene Information in die erste, ganz rechts befindliche Zeiehenstelle des Registers 3 durch die Sohlebeimpulsc transportiert wird. Zum Register 2 gehört weiter ein Masken-Zeichengeber 4 der liiit der ersten Zeichenstelle so verbunden Ist, das beim Auftreten der Schiebeimpulse ein Masken-Zeichen in die erste Zelöhenstelle eingeschrieben Wird. Die Vorgabe-Register ig und 3 enthalten auch die Zwischenspeichtrstellen^die für SchieböOperationen n<3tig sind. Die Zvrlsohenspelcher sind in Fig. 1 nicht dargestellt; gezeigt ist lediglich die letzte Zeichenstelle des zum Vorgabe-Register gehörenden Zwlschenspelöhers^ Sie Ist in Fig. 1 mit dem Bezugazeichen 9 versehen und so angelegt* das sie danach abgefragt werden kann, ob in ihr ein Feldgrenz-Zeichen ^ enthalten Ist,
-.."■ Ehe lh die Register ß und Jl ein Vorgabewert öingetragen wird, let dort in Jeder Zeichenstelle ein Maskenzeichen enthalten. Das Vorgabe (-Feld) wird in das Register 2 so eingetragen, das ihr rechtes Feldende-Bit (niedrisste Stelle) die erste Zeichenstelle öinnimmt. Die Anordnung eines typischon Datenwortes im Speicher und eines Vorgabewertes im Roglster 2 ist öymbolisch iq Fig. 5 gezeigt bei der Maskenzöiohen durch den Buchstaben M dargestellt sind. Bei atm In Flg. 1 übereinstiftmenden Darstollung in Fig. 5 enthält der Speicher 1 zwei Datenworteί das erste erstreckt sich von der sechsten Zeichens teile des Speicherwortös V/Λ das zweite o Datenwort erstreckt eich von der fünften Zeiöhönstelle des Speiöher- ^ Wortes \U bis zur dritten Zöichenstelle deä Speichorworteis Wc«- ^* In dem Beispiel haben die Spelöherworte eine Länge von sechs ^ Zelehen; In praxi sind sie von größere*? tUngev · ·
^ Der Vorgabewert wipd in das ftögistei* 2, in Üöliöher Welse öingötragen; sein rechtes Peldgrenz*Zeloii^n kommt in die erste'Zeichen*
Φ bis zur^^ sechsten Eeicliensteiiö des Woites W _ " BAD ORlGlNÄt
stelle. Die Zeichenstollen der Register 2 und 3 dio keine; l\,ld~ Zeichen oder Feldgrenz-Zeichen enthalten sind mit Masken-Zfrtchen gefüllt. .
Unter den in Pig. 5 gezeigten Bedingungen möge nun der Taktgeber (Fig. 1) gestartet werden» Der Taktgebor wird noch ausführlicher beschrieben v/erden; vorläufig genügt es festzustellen, das er pro Takt 'fünf Impulse Aj B, C, D und E erzeugt. Wenn der Taktgeber gestartet wird beginnt er mit der Aussendung eines A-Impulses und nach Erhalt eines Stopp-Impulses läuft er weiter bis zur Auasendung eines Ε-Impulses ehe er anhält. Wenn der Taktgeber nicht gestoppt wird, läuft er ununterbrochen weiter unter Aussendung der Impulse A, B, C, D, E, A, B, C, D, usw. -
Der A-Impuls versetzt den Speicher 1 in die Vergleichs-Lage und befragt die letzte Zeichenstelle. 9 des Zwischenspeichers von Register 2, um festzustellen, ob ein Peldgrenz-Zeichen dort ala Ergebnis einer früheren Operation enthalten 1st. Mit der in 5 gezeigten Bedingung 1st das nicht der Fall»
Der B-Impuls verursacht einen getrennten Br-Impuls der die bistabilen Schaltungen im Sofort-»Vergleioher 7 in den Zustand "nicht gleich" rückstellt, so daß sie bei der späteren Befragung des Speichers 1 zur Anzeige einer Übereinstimmung umgeschaltet werden können. Der B-Impuls veranlasst weiter, daß die im Vorgaboreglster 2 enthaltene Information in den Speicher 1 eingelesen wird, wo sie parallel, Spalte für Spalte mit der Information im Speicher verglichen wird. Es wird z. B. das Feldgrenz-Zeichen in der ersten Zeichenstelle von Register 2 mit der Information in der ersten Zeichenstelle jedes Speicherwortes W1- Wn verglichen; weiter wird die n2w der zweiten Zeiohenstelle (des Registers 2)
«,verglichen mit der Information in der zweiten Zeichenstelle Jedes JSpeicherwortes W1 - VJn usw.
CD .
«Die Schaltung des Speichers 1 und die Art und Weise in welcher der
der Vorgabe-Register zum Speicher übertragen und mit dessen JJnhalt verglichen wird, sowie die Art und Welse In der die Über- -»•einstimmung zwischen einem Speicherfeld und dem Vorgabewert aus den Registern in einer Anzeige bei den Vergleichern 7 und 8 urage- ".
e*DORiG,NAL „ ρ 1449 765.5 1-
wandelt'*wird sind an sich bekannt" und entsprechen der Arbeitsweise üblicher assoziativer Speicher. Sie Beschreibung- braucht sich deshalb hier nicht darauf zu erstrecken. ·
Bei der in-"Fig., 5 dargestellten Anordnung kann also keine Übereinstimmung zwischen dem Feld im -Vorgabe-Register 2 und dem zugehörigen Feld im ersten Datenwort des Speichers 1 festgestellt werden. Der näch3te Impuls aus dem Taktgeber 6, der C-Impuls, der normalerweise die bistabilen Vergleichs-Schaltungen im Sofort-Vergleich-Hegister7 umschaltet, wird eine solche Üraschaltung nicht vornehmen, da.keine Gleichheit festgestellt wird. . ■ -
Die nächsten beiden Impulse aus dem Taktgeber 6, mit D und E bezeichnet, verschieben den Inhalt*der Register 2 und j> um eine Zeichenstelle nach links, wie es aus Fig. β hervorgeht» Der Taktgeber 6-beginnt eine neue Folge von Impulsen; die Impulse
PP P ■
A, B und G verursachen dasselbe Ergebnis "nicht gleich" wie es für den ersten Takt beschrieben wurde. Anschließend ver-
2 2 '
schieben die Impulse D und 2 ren· wieder den Inhalt der Register 2 und 3 um eine Zeichenstelle nach links, so daß sich die in Fig. 7 gezeigte Lag© ergibt.
«jetzt ist das erste Feldgrenz-Zeichen in die erste Zeichenstelle des Registers > eingelaufen. Der Zeitpunkt zu dem ein ursprünglich in das Register 2 eingegebenes "Feld in das Register > einzu- ": laufen beginnt wird nachstehend als "überlauf" bezeichnet. Der Impuls ^A des nächsten Taktes versetzt den Speicher 1 liiederum in die Vergleichs-Lage und befragt die letzte .Zeichenstelle 9 des Zwischenspeichers von Register 2 nach einem Feldgrenz-Zeichen. Mit"den in Fig. 7 gezeigten Bedingungen befindet sich jetzt ein Feldgrenz-Zeichen in dieser Speicherstelle. Vnter diesem veränderten Umständen ist der Arbeitsablauf ein anderer (die zugehörige Schaltung wird später beschrieben). Eine Änderung besteht darin, das jetzt der Inhalt desRegisters 3 (bisher 2) beim Auftreten des Impulses -^B in den Speicher 1 eingelesen wird.^ Der Impuls ^C der den Speicher 1 nach Gleichheit abfragt, liefert unter den gegebehen Bedingungen die Anzeige "nicht gleich11» Ss ist darauf hinzuweisen.
BAD
- 7- . ' H49765
das. nur die höchste Zeiehenstelle des Vorgabe-Feldes im r,\-~ißter t) enthalten ist, und mit dem Speicher 1 verglichen wird. Ca keine Über einstimmung vorließt, ist es unnötig auch noch den Vergleich auf · die niedrigeren Zeichenstellen des Registers 2 zu erstrecken. Hansels Gleichheit verursachen die folgenden lümpulße Ί) und "Ί3 eine Verschiebung in den Registern 2 imd 3; os or&löt ßicli die in Fig. 8 dargestellte Lage. - ,
Nun befindet sieh das Zeichen °9!t des Vorgabewertes in* der äußersten rechten Zeichenstelle von Register 3« Während des nächsten Taktes bringt der Impuls A den Speicher 1 in die Vergleichs-Lage lind befragt die letzte Zeiehenstelle 9 des liwischtmspeIchers nach einem FeldGrenz-Zeiehen. Ein solches Feldgrenz-2elchen war beim vorhergehenden Takt in dieser Zeiehenstelle vorhanden und verursachte den "Überlauf". Der "überlauf"-Zustand bleibt erhalten bis ©in zweites Feldgrenz-Zelohen in der Zeiehenstelle 9 des Zwischenspeichers erscheint und damit anzeigt, das der Vorgabewert vollständig Im Register 3 enthalten ist. Der
4
Impuls B liest den Inhalt des Registers 3 in den Speicher 1 ein. Der Impuls G bewirkt die AbfrageAaeh dem Vergleichser- sebnis; mit dem in Flg· 8 gegebenen Zustand ist der Vergleich negativ. Es ist zu beachten, das zwar das Zeichen Η9Η in der ersten Zeiehenstelle von Register 3 mit dem Zeichen "9^. in der ersten Ziffernstelle des Speicherwortes W- tibereinstimmt, das aber keine Übereinstimmung besteht zwischen dem Feldgrena-Zeichen in der zweiten Zeichenstelle von Register 3 wit irgend einer zweiten Zeichenstellö von Speicherworten. Deshalb verursacht der Impuls C die Anzeige "nicht gleich" und die Impulse D und E verursachen in den Registern 2 und 3 Sine Verschiebung zu dem in 9 gezeigten Zustand*
Der Impuls^A versetzt den Speicher 1 wieder in die Vergleichs-Lage und der Impuls ^B liest den Inhalt des Registers 3 in den Speicher 1· Nun besteht die Übereinstimmung zwischen dem Inhalt des Registers 3 und den ersten drei Zeichenstellen des Speicherwortes W1; nur das Speicherwort Vf4 liefert also die Anzeige "gleich"« Der Impuls **C fragt den Speicher 1 nach dem Vergieiehsergebnia ab und stellt die Gleichheit für das Wort W1 feat* Die Gleichheit
909825/1224
BAD ORKlWAL . ^449 *
■■betrifft- nicht don ganzen Vorgabewert, sondern nur dieerofccm drei Zeichenstellen "4 95" des Feidos im Register 3. Dieso Übereinstimmung ti/i;rd im SoföDt-Vergleicher 7 gespeichert. Die , niedrigen Zeichen "2" und 4* des Vorgabewertes befinden tjieh noch im Register 2 und dieses muß Jetzt noch mit dem·Speicher 1 in J3esiehung. gebracht .werden«. Die Schiebeimpulae ^t) und E · werden'nun gesperrt um die Zeichenstellen für, die Zeichen "2" und 'J^ nicht zu stören. ' ■
Der Impuls. A des nächsten Taktes bringt wiederum den Speicher in die Vergleichs-Lage· Dieser Vorsang beeinflußt die Vergleichsanzeige des Sofort-Vergleichers7 nicht. Die Vergleicher 7 und 8 v/erden nur durch einen besonders erzeugten Impuls Br oder durch eine andere Bedingung zurückgestellt. '
Beim Auftreten des Impulses B wird der Inhalt des Registers 2 in den Speicher 1 zwecks Vergleich eingelesen. DiesesMal liegt Gleichheit-während des Abfrageirapulses vor und die ansprechende Anzeige gelangt zum Folge-Vergleich 8. Ein Signal aus dem Letzteren zeigt die vorgefundene Gleichheit an und dient auch z$ra Anhalten des.Taktgebers nach dem Impuls Ef es muß Jetzt das Auslesen dee übereinstimmenden Wortes aus.dem Speicher stattfinden.
Diese Speicherentnahme kann in an sich bekannter Welse geschehen. In Pig. 1 ist die dafür vorgeseheneAnordnung durch den Block 8a dargestellt. Das Entnahme-Signal ersoheint zur Zeit des Impulses
C, ebenso das Stoppsißnal für den Taktgeber 6, Dieser läuft zwar weiter bis zum Impuls E, die Impulse D und E haben Jedooh auf das Entnahme«Signal keinen Einfluß mehr* Der Zustand der Register 2 und 3 nach dem Auftreten des impulses 0E ist in Fig. 10 dargestellt. \ .-.;.-. : ■:■■■''" - ■ --■■■;.' ■ . Λ ; ..■:.
Der Taktgeber 6 startet von neuem und der Speicher 1 wird durch den Impuls 1A zurückgestellt, der Inhalt des Registers 5 wird mit den Speicherviorten beim Auftreten des Impulses 'B verglichen, dar Impuls *c zeigt die Bedingung "alcht glelöh11 an und die ■;, * Impulse ^D und.-'S verschieben den Inhalt der Register 2 und ^ zu der in Pig« H gezeigten lage. Dieser Fig. ist zu entnehmen, daß das zweite Feldgrenz-Zeichen in der letzten Zeichenstelle 9 dos Zwischenspeichers enthalten sein muß. Dieser Zustand wird beim
■ .■_.. ' BAD.
Auftreten des Taktimpulses A festgestellt und e^fiat den Stopp ' dos Taktgebers β (nach dem Auftreten de3 Impulses °E) zur Folge und seist an, da3 der Vergleich mit dem derzeitigen Vorgabewert' vollendet lot. Weiter wird ein Fluß impuls (HE) erzeugt, der die Steuerschaltung 5 zurückstellt. Die Anordnung ist nun in der Lage einen neuen Vorgabewert zu einem weiteren Vergleich'aufzunehmen.
Bei der bisherigen Betrachtung der Anordnung war "Überlauf" notwendig bevor eine Übereinstimmung angezeigt werden konnte. Natürlich kann das im Speicher 1 befindliche Feld, dessen Übereinstimmung festgestellt werden soll, auch gänzlich in einem Speicherwort enthalten sein, z, B. das Feld 4- 6o8 -φ- im Speicherwort Wg der Fig. 5» In diesem Falle kann die Übereinstimmung beim ersten Takt festgestellt werden und das Erscheinen des . "Überlaufs" 1st nicht nötig. Die Schaltung ist so eingerichtet, das ein Entnahme-Vorgang nach Übereinstimmung jederzeit stattfinden kann,naehdera der Sofort-Vergleich vollständig aufgetreten ist» auch wenn kein "überlauf" auftrat. Nacbiiem Auftreten eines "Überlaufs" kann jedoch nur der Folge-Vergleich einen Entnahme^Vorgang herbeiführen.
Bisher wurde die Arbeitsvreise der Anordnung in allgemeinen Ausdrücken besprochen, nun soll eins eingehendere Erläuterung der Arbeitsweise der einzelnen Schaltungen folgen.
Fig. 2 zeigt Einzelheiten des Taktgebers 6* Eine üblicheSchaltung 10 erzeugt in zyklischer Folge die vorher schon besprochenen 5 Impulse A, B, C, D, ß» Der Impuls A erscheint auf Leitung 11 und dient (über Leitung 12) zur Herstellung der Vergleichs-Lage im Speicher 1 und (über Leitung 1j5) zur Abfrage der letzten Zeichensteile 9.des Zwischenspeichers in Fig. 1* Der Impuls B erscheint auf Leitung 14 und dient als "Leso"-Strom zum Einlesen des Ino halts von Register 2 oder 3 in den Speicher 1 Über die Leitung 15» ^ Der Impuls B dient weiter als je ein Eingang zu den ül·©-Schaltungen Kj 16 und 17; als weitere Einsänge dienen das Signal "Wahl-Register 3* Ϊ auf Leitung 18 für die Umschaltung 16 und das Signal "Vor- ^J Überlauf" auf Leitung 19 für die UND-Schaltung 17· Die Signale auf *·>. den Leitungen 18 und 19 kommen au3 der Steuerschaltung 5 von. Fig. 1 die noch besprochen wird. Die Ausgangssignale der UND-
PADORIGINAL P 14 49 765.5
• νιο- 1449785
Schaltungen Io und 17 bilden hinter der ODBR-Schaltung20 den ' Impuls "Br" auf Leitung 21, welcher sur Rückstellung eier bistabilen Schaltungen im Sofort-Vergleicher im Folge^Versleichor ß uriil in der St euer schaltung; 5 dient» Dor Impuls Br ist nur denn nieht vorhanden* wenn ein Überlauf stattgefunden hata das Vorgabofiegiater > voreliohon worden ist und der Inhalt des Vorgabe-Registers 2 in den Speicher 1 oinselo3ön wird. Der inipuis-Br ist dann unerwünscht, da die Rückstellung dor bistabilen Schaltungen die gespeicherten ubereinstimmunsa-ErgebniisGe beseitigen würde* die durch Vergleich mit dem Vorgabe-Register 3 erlangt wurden.
Der Impuls G erscheint auf Leitung 22 (PIs. 2) und prüft im . Sofort-Vergleicher 7 der Fig. 1 auf Übereinstimmung < > Der Irapula D auf Leitung 23 wird den Ui©-Schaltungen 24 und 25 zugeführt, deren Ausgahgssignale hinterder ODER-Schaltung 26 über Leitung 27 zu den Vorgabe-Registern 2 und 3 sur Verschiebuns des Inhaltes dieser Register in ihre Zwischenspeicher dient. Der Impuls E auf Leitung 28 gelangt su den UM)-Schaltuhgen 29 uivd' ^O, deren Ausgansssignale hinter der ODEH-Schaltung 31 den Inhalt ' der Swischonspeicher wieder in die folcende Stelle der Vorgabe-Register 2 und β vejischlebt. Die jeweils zweiten Eingänge der UND-Schaltungen 24 und 29 staiömen aus der Steuerschaltuns 5 der Pig. 1 und führen den impuls "VJahl-Resister 2". Die weiteren ElngUnge dex» ü^JD-Schaltunsen 25 und ^O sind einerseits das Signal "Wahl-Roslster y auf Leitxms 18 und andererseits "nicht gleich" auf Leituns ^4 aus der Steuersehaltuna; 5» Dadurch ist sicherße-'stellt, das eine Schiebe-Operatlon stattfindet, wenn eines der Regjistei» 2 oder 3 ausgelesen und Ungleichheit festgestellt wurde. Eine Stelienverschiebuns ist nur dann nicht erv/ünociitj, wenn nach einem überlauf der Inhalt des Registers 3 ein positives Ver-Sleichsergebnis lieferte. Dann muß der Inhalt des Registers" 2 > ohne vorherige Verschiebung in den Speicher 1 ©ingelesen v/erdcn. Es besteht dann ein Signal "Wahl-Register 3" auf Leitung 1δ aber *". keine Signalö auf den Leituhgen 33 und 34. Die Impulse D und E ■> sind dann durch die UND-Schaltungen 24, 25, 29 und 30 sesperrt und eine Stellenverschiebung unterbleibt, >"'/ ■-"' ■ - .'" - " " - -" ·"".'. " '' - - -■''-■ -.".■"
Zum Anhalten des Talctgebers 10 dient die Leitung 3$ die vom Folge
P 14
- 11 - 1U9765
öle icher 8 koasit und bei einem positiven VergleichGox-gebnls den. Taktgeber nach dem Impuls E anhält, um das Auslesen des übereinstimmenden Wortes zu ermöglichen. Die Startleituns 25 kommt von der Entnahmeschaltung, so daß ein Impuls aua dieser Schaltuns den Taktgeber starten kann so bald fest-steht, das koino Viel tore Übereinstimmung bei der gehobenen Verschiebt!-Lage , der Register 2 und 3 vorliest. Einzelheiten' dieser Entnahmeschaltung (8a, Piß» 1) sind für die vorliegende Erfindung ohne Bedeutung.
Die Steuerschaltung 5 von Pig. ί ist in Fig. 3 in größere Ausführlichkeit gezeigt« Vor einem VergleichsVorgang sind die verschiedenen bistabilen Schaltungen rUokgestellt« Die Schaltuns liefert dabei das Signal "Vor Überlauf" zur Leitung 19 und "kein Signal" zur UND-Schaltung 43. Die bistabile Schaltung 38 liefert "kein Signal" zur UND-Schaltung 39; die Schaltung 40 liefert "kein Signal" zur UJiD-Schaltung 41 und die Schaltung 42 liefert ein Signal "Wahl-Register 2M auf Leitung 33.
Die Steuerschaltung 5 der Pig. 3 liefert nun die Signals für den erstmaligen Vergleichs Vorgang,, d« h. für die Zeit vor dem Überlauf, wenn nur der Inhalt des Vorgabe-Registers 2 in Beziehung gesetzt wird. Während der Takte vor dem überlauf gelangen die Impulse A aus dem Talctgeber 10 (Fig. 2) als Eingangssignale zur Leitung 13 und die Impulse B zur Leitung 15« Sie können jedoch zu dieser Zeit die UND-Schaltungen 43, 46 mangels weltefcer Eingangssignale die UND-Schaltungen nicht passieren.
In dem Takt nach dem überlauf gelangt der Impuls A zur letzten Zeichenstelle 9 des Zwischenspeichers von Register 2 (Fig. 1). Die Anwesenheit des ersten Feldgrenz-Zeichens in dieser Stelle erzeugt auf Leitung 47 ein Signal ("nach Überlauf"). Der Impuls A auf Leitung 13 (Fig. 3) ist von solcher Dauer, das er noch an der ÜHD-Schaltung 43 anliegt, wenn das Signal "nach überlauf" über Leitung 47 die bistabile Schaltung 37 umgeschaltet und zur UND-Schaltung 43 gelangt ist. Das Ausgangssignal dieser UND-Schaltung passiert auch die ÜHD-Schaltung 48, da zu dieser Zelt die UND-Schal tung%icht durchlässig ist und der Inverter 50
909825/1224
BAD ORIGINAL
daswischen liegt. Die UND-Schaltung 48 schaltet die bistabile Schaltung 42'um, so daß auf Leitung 18 das Signal "Wahl-Register 2" entsteht. Auf diese -Weise wird das Register 2 beim Vorliegen eines Überlaufs vor dem Register 2 gelesen. Beim Umschalten der bistabilen Schaltung 27 entsteht auf Leitung 51 das Signal "nach Überlauf" lind das Signal auf Leitung 19 verschwindet. /
Wenn der Impuls B auf Leitung 15 erscheint, kann er die "UND-■ " Schaltung 46 passleren, da jetzt von Schaltung 42 ein Signal vorliegt. Die UND-Schaltung 46 schaltet die bistabile Schaltung 28 um, so daß die UND-Schaltung J>9 beim nächsten Auftreten eines Signals "nach, überlauf" (von 52) durchlässig wird. Der nächste Impuls "nach Überlauf" während des Taktes "Wahl-Register 2" zeigt an, daß das ganze Feld in Vorgabe-Register 2 enthalten 1st und dassdie Vergleichsvorgänse beendet werden können* Dieser Impuls wird dann die UND-Schaltungen 52 und 29 passieren können und die bistabile Schaltung 40 umschalten, so daß der Impuls E auf Leitung 22 danach die UND-Schaltung 41 passieren kann und' über Leitung 26 zum Taktgeber 10 einen Stopp-Impuls liefert. Die UND-Schaltung 52 stellt sicher, dassein Stopp-Impuls nur ' am Ende eines Taktes "Wahl-Register 2" auf Leitung 26 entstehen kann. ■ '-■"■:-.·
Das Verzögerungselement 45 ist der UND-Schaltung 42 vorgeschaltet, um jeden Irrtum unmittelbar nach einem Überlauf zu vermeiden, d. h. wenn das erste Feldgrenz-Zeichen des Vorgabewertes in der ersten ^oichenstelle von Register 2 steht. (Dieses erste Feldgrenz-Zeichen wird dann auch in die letzte Zeiehenstelle 9 des Zwischenspeichers eingegeben). Wenn der Impuls "nach überlauf"an der UND-Schaltung 52 eintrifft bevor der Impuls-A(Leitung 12) die UND-Schaltungen 42 und 48 passiertund die bistabile Schaltung umgeschaltet und das Signal von Leitung 18 entfernt hat, dann könnte ein falsches Signal die UND-Schaltung 52 passieren, wasschließlich während des Impulses E zu einenr-Stopp-Signal führen würde. Um diese Möglichkeit zu vermeiden ist die Verzögerung 45eingeschaltet. - ' .-_\:.:: ■ -._ ■"'--.;. : ■■'■■-'._ .-:■'': ;-■■-;-."
Die bistabile Schaltung 5^ ermjögüc^ '£**' Ö6s Vorgabe-Register 2
" 1>" 1U9765
beim Vorliegen einer Übereinstimmung unmittelbar nach dca Vorgabe«Register 3 zu lesen. Der Impuls 3r auf Leitung 21 (vom Taktgeber kommend) bringt die Schaltung normalerweise in den Zustand "nicht gleich". Das bedeutet, das auf Leitung 55 ein Signal ansteht und das die UI1JD-Schaltung 49 vorbereitet ist. Dadurch ist für die Dauer eines Signals "Wahl-Register 3" die Schaltung 4'9 durchlässig und hinter dem Inverter 50 die UND-Schaltung 48 gesperrt, so daß kein Impuls A über die UND-Schaltung 43 zur bistabilen Schaltung 42 gelangen kann. Me Folge ist, das nach dem Überlauf und so lange keine Übereinstimmung vorliegt nur das Register 3 gelesen wird. Beim Auf- · treten einer Übereinstimmung soll dann das Vorgabe-Register gelesen werden. Daß Signal "gleich" auf Leitung 53 au3 der Polsevergleichs-Schaltung 3 der Fig. 1 schaltet dann die bistabile Schaltung 54 um und beseitig das Signal "nicht gleich" von den Leitungen 55 und 34. Für die Leitung 34 wurde dieser Zustand schon in Vorbindung mit Fig« S besprochen. Das Entfernen des Signals "nicht gleich" von Leitung 55 sperrt die UND-Schaltung 49, so daß der nächste Impuls A die UND-Schaltung 48 passieren und die bistabile Schaltung 42 umschalten kann) es entsteht dann das Signal "Wahl-Register 2" und der Inhalt des Vorgabe-Registers 2 wird mit dem Speicherinhalt verglichen. Dieser Zustand kann nur nach einem Überlauf eintreten, wenn Übereinstimmung mit dem Inhalt des Vorgabe-Registers 3 vorgefunden wurde.
Die Flg. 4 zeigt Einzelheiten des Sofort-Verglelchers 7 (linke Hälfte) und des Folge-Vergleichers 8 (rechte HUIfto) von Flg. Die Eingangsleitungen βθ-1, 60-2 ... 60- (n-i), βθ-n sind die Aussangsleitungen vom Speicher 1 (Flg. 1) die zu den Speleherworten W1 Wg .... W gehören. Ein Signal auf einer dieser Leitungen zeigt an, das Übereinstimmung zwischen dem Inhalt eines Vorgabe-Registers und dem Inhalt des hörigen Speicherwortes vorliegt. Die Einsangsleitungen führen zu den EingUngen von UND-' Sohaltungs-Gruppen. Leitung 33 (Signal "Wahl-Register 2"), Leitung 18 (Signal "Wahl-Register 3") und Leitung 19 (Signal "Vor überlauf*) aus Fig. 3 führen zu bestimmten UND-Schaltungen.
9 09826/1224
BAD ORIGINAL " "
der Gruppen. ' ' .-, ; "y.- ■
Die swei Möglichen Wege auf denen eine vollkommene üboröln-■' stimnruns eintraten kann sind erstens: ein vollständiges Feld in einem einzisen Spelcherworfc ,zeigt Übereinstimmung mit dem Vorgabewert in Geeister 2 vor Hintritt des überlaufsj zweitens; = die Seichenhürerorünungäideß Vorgabenwertes in Register >■ zeigen Übereinstimmung mit einem Teil eines Feldes in einem Spsicherwort nach Eintritt des Überlaufs gefolgt von ^iner Übereinstimmung der Seichen niedriger Ordnung in Begister 2 mit dem restlichen Teil des Feldes in einem Speichorwort, das . den &)siche:trforten mit einer ZeichenhSrerordnung benachbart ist.
Der erste Fall soll zusammen mit Flg. 4betrachtet werden. Ein vollkommen im Speicherwort W« enthaltenes Wort stimmt mit dem Vorgabewert in Register 2 vor Eintreten des.überlaufs überein* Ep wird dannüber Leitung 60-2 an je einem Eingang der ÜND-Sch&ltunsenojij, 64 und 65 ein Signal erscheinen* Da noch kein überlauf vorliegt, führt die Leitung Λ$ das Signal "vor überlauf" und da das Register 2 im Spiel ist wird die .Leitung yj> ein Signal "Wahl-Resiater 21' führen; die UisD-. Schaltung 6k v/ird durchlässiß und liefert ein Signal "über die ODER-Schaltung 72 zur UND-Schaltung 76. Mit einem lilpuls C auf Leitung 22 wird dio UHD-*Schaltung ?6 durchlSssig und stellt die bistabile Schaltung 82 um» Auf Leitunß 86 erschoint ein Signal.. Durch einen Impuls Br wurden vorher die bistabilen Schaltungen Si, 82, 83,und 84 rÜGkgestellt, so daß auf den Leitungen 8$, 86, und SO kein Signal ansteht.
Das nun auf Leitung 86 ersoheinendö Signal passiert die ODER-Schaltung 92 des Folse-VersleichQrs 8 und lauft über Leitung 53 zur bistabilen Schaltung 54 der Fig. 2/wie vorher tooschriebön.
° Da an der UI'iD-Schaltung 9> ßchon das Signal "vor überlauf n von ο Leitung 19 anließt gelangt ein aignal über die ODER-Schaltung....
ο Sk als Stopp-Impuls zum 'FaktgeböJ? 10 über die Leitung 26. Das ".
J] Signal auf Leitung ^6 wird außerdem der Entnahmeschaltuns 8a zur ■* AnseiE© d0s beendeten^^ Vergleiciisvprsanses zugeleitet
Falls der VergleichsvörgaBg gegentlber einem anderen als Wg positiv verläuft erscheint auf ein>m anderen der Leiter
~ 15~ . H49765
60-1 Ms 6O-n ein Signal.
Ergibt sich Gleichhuidt zwischen einem Vorsab ordnuns in Register 2 und einem Feldteil in einßra Spcicherviort nach dem überlauf, so erscheint zunächst auch ein Signal auf s. B. der Leitung 60-2. Da der Überlauf- rAatt^ den hat besteht das Signal "V/ahl-Itec/i.ster j5!t auf Leitung 18 aber keinq&lgnale auf den Leitungen ~J>3 oder 19» Es wird also jetzt die UiJD-Schaltung 65 durchlässig, so daß mittels der ODEB-Schal tuns 72 und eines Impulses C die UND-Schaltung 7o geöffnet und die bistabile ..Schaltuns 82 umgeschaltet werden kann. Das. resultierende Signal auf der Leitung 86 pausiert die ODER-Schaltung 92; die UND-Schaltung 93 ist Jedoch gesperrt, da das Signal "vor Übei'lauf" auf Leitung 19 fehlt. Die ODBE-Schaltung 9*f kann deshalb über Leitung 36 den Takt- . göbe-r nicht anhalten, über Leitung 52 wird- Jedoch"die bistabile Schaltung 54 (Fla· 3) umgeschaltet; si© verursacht beim nächsten Impuls A das Signal "Wahl-ftegiQter 2" und damit den Versloich der Vqrsabeseichen aus dem Register 2 mit den Zeichen des benachbarten Speicherwortes. Wenn n'ämlich ein Feld im Speicher aufgeteilt ist, so befindet sich ein Teil zwangsläufig im benachbarten Speicherwort. Es muß jedoch sichorgestellt sein, das übereinstiramunß nur auftreten darf, wenn sie im Zusammenhang mit dein nächstbenachbarten Speicherwort eintritt. Das geschieht (im Beispiel) durch das Signal auf Leitung Ββ der Flg. 4. Auaser au der ODER-Schaltung 92 gelangt dieses Signal noch zu der UHD-Schaltung 66 die, im Beispiel, dem folgenden Speichorwort VJ ^ sugeordnet ist. Ergibt sich also eine Übereinstimmung zv/isehen Zeichen im Speioherwort Wn-^ und den Seichen niedrigerer Ordnung im Register 2 dann entsteht ein Signal auf Leitung 6ö*(n-1) das den UND-Schaltungen 65» 67 und 68 zugeführt viird. Da das Resister 2 nach dem überlauf gelesenif/urde, wird ein Signal auf Leitung 3& abe?4ceine Signals auf den Leitungen 18 undl 19 zuv Verfiigung stehen. Es wird also die UUD* Schaltung 6Ö öurch^ißlg. Beim Auftreten des nächsten Impuls® C wird die ÜliD-Schaltung 77 ein Ausgansseignal zur" umschaltung . der bistabilen Schaltung. $6 liefern* Ük ist au"beachten* daa uie bistabilen Schaltungöii 95# 96 un& 97 normalerweise kein Ausgangs·
BAD QiNAL
P 14 49 76S. 5
1U9765
signal liefern, da sie über Lei tun» 21 von dem Impuls Dr rück-
VO;. r
Gestellt sind. Nach dor Umschaltung So gelangt also ein Signal "ur ODJiiv-.SLiiialtuaij-93, das zur UKD-Schaltung 29 weitcrlüaft. Da ein überlauf stattfand führt die Leitung; 51 ein Signal, die UKD-Schaltung 99 ist durchlässig und hinter der CDhli-Suh^ltunj, cß entsteht auf Leitung 2o die Anscißö +Ur tiä*i beendeten Vergleich und ein Stoppsißnal für dn Taktgeber.
LUßt sich keine Gleichheit mit einem Speicherwort feststellen, so wird auf keinen der Eincangsleiter 60-1 biß βθ-ϊΐ ein Signal erseheinen und die Schaltung der Fig. k wird nicht arbeiten* Wenn der Sofort-Vergleich ein positives Ergebnis zwischen den Vorgabewerten höherer Ordnung im Register j) nach überlauf ergibt, so wird die Schaltung 4, wie oben beschrieben, arbeiten, d, h. die Gleichheit wird angezeigt werden und das Signal auf Leitung 55 wird das Signal "Uahl-Register 2" in der Schaltung der Pig, j> zur Folge haben. Ist bei dem Folge-Vergleich zwischen den Zeichen niedrigerer Ordnung im Register 2 keine Übereinstimmung feststellbar, dann, ergibt sich kein Signal "gleich"' aus dein benachbarten Speicherwort und kein Einganüssl^nal auf dein benachr'ten Einganssdraht (60) und die Ausgangsieitung 36
. 4) kann kein Signal abgeben; der Taktgeber läuft weiter und versehlebt den Vorgabewert in den Registern zu neuen Vergleichs- Vorgängen.
Sobald das gewünschte Feld im Speicher festgestellt wurde muß das ganae Datenwort, welches dieses Feld enthält, ausgelesen werden. Das kann mit bekannten Schaltunken geschehen, da das-Datenwort durch Anfanss- und Bndmarkierungen eirigegpeiizt ist.
Die bisherige Beschreibung betrifft ein assoziatives Speichersystem, in dem Worte variabler Länge:miteinander in -Beziehung ge setzt v/erden können und in dein in den Datenworten enthaltene Felder Zeichenßtellen in mehr als einem Speicherwort einnelu-.en ■ können. Die Grundsätze der vorliegenden Erfindung können auf eine Vielzahl von Speicher systemen mit zum Beisj^iel supraleitenden Elementen oder Magnetkernen usw. angewendet werden.
909825/1224
P 1447 76Γ.ϋ BAD GRsSMAL
~17" 1U9765
Im beschriebenen AuafUhrunssbolspiel befinden sich tile aufeinander zu beziehenden odor su vergleichenden Felder in svjGi aufeinander folgenden Speicherworten und dio Einrichtung enthält nur ein Überlauf-Resi3ter 3· Sollten für besondere Fälle die zu vergleichenden Felder von solcher L'inse sein, das sie drei oder mehr Speichorworto überdecken, dann sind zwei oder mehr susUtzllche überlauf-Regietcr nötig. Al3 allgemeine Regel slit, das die Gesamtzahl der Speicherworte in denen sich ein betrachtetes Feld befindet gleich der Gesamtzahl der Register sein muß.
BAD 909825/1224
P 14 ·:9 763.5

Claims (4)

PATENTANSPRÜCHE
1. Einrichtung zur Abfrage eines assoziativen Speichers mit in Speicherworten gleicher Länge angeordneten Speicherelementen bei der Speicherung von Datenworten variabler Länge, deren Anfang und Ende markiert sind, gekennzeichnet durch ein erstes Register (2) von der Länge eines Speicherwortes für die anfängliche Aufnahme des die Abfrage bestimmenden Vorgabewertes, durch ein zweites Register (3), in welches der Vorgabewert des ersten Registers schrittweise verschoben wird sowie durch einen Taktgeber (6), der abwechselnd die Abfrage aufgrund des Inhalts des ersten Registers (2) und die Verschiebung seines Inhalts in das zweite Register (3) steuert und der vom Eintritt des Vorgabewertes in das zweite Register (3) an dessen Inhalt der Abfrage zugrunde legt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Speicherstelle (9) vorgesehen ist, in welcher der Übertritt des Vorgabewortes aus dem ersten Register (2) in das zweite Register (3) vermerkt wird.
3. Einrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß bei Übereinstimmung des im zweiten Register (3) enthaltenen Teiles des Vorgabewortes mit einem Datenwort im Speicher durch die Speicher stelle (9) ein weiterer Vergleichsvorgang mit dem noch im Register (2) enthaltenen Teil des Vorgabewortes eingeleitet wird.
4. Einrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Verschiebung des Vorgabewortes aus dem Register (2) unterbunden wird (36), wenn sich während der Verschiebung des Vorgabewortes innerhalb des Registers (2) Übereinstimmung mit einem Feld eines Datenwortes im Speicher ergibt.
909825/1224
BAD OR
Ί9.
Leerseite
DE1449765A 1963-01-24 1964-01-22 Einrichtung zur Abfrage eines assoziativen Speichers Expired DE1449765C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US253606A US3257646A (en) 1963-01-24 1963-01-24 Variable word length associative memory

Publications (3)

Publication Number Publication Date
DE1449765A1 true DE1449765A1 (de) 1969-06-19
DE1449765B2 DE1449765B2 (de) 1974-08-22
DE1449765C3 DE1449765C3 (de) 1975-04-10

Family

ID=22960966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1449765A Expired DE1449765C3 (de) 1963-01-24 1964-01-22 Einrichtung zur Abfrage eines assoziativen Speichers

Country Status (3)

Country Link
US (1) US3257646A (de)
DE (1) DE1449765C3 (de)
GB (1) GB987666A (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448436A (en) * 1966-11-25 1969-06-03 Bell Telephone Labor Inc Associative match circuit for retrieving variable-length information listings
US3675212A (en) * 1970-08-10 1972-07-04 Ibm Data compaction using variable-length coding
US3675211A (en) * 1970-09-08 1972-07-04 Ibm Data compaction using modified variable-length coding
US3717851A (en) * 1971-03-03 1973-02-20 Ibm Processing of compacted data
JPS61145636A (ja) * 1984-12-19 1986-07-03 Nec Corp 記号列照合装置
US4777622A (en) * 1985-11-26 1988-10-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Associative data storage system
US5383146A (en) * 1992-06-08 1995-01-17 Music Semiconductors, Inc. Memory with CAM and RAM partitions
US6000008A (en) * 1993-03-11 1999-12-07 Cabletron Systems, Inc. Method and apparatus for matching data items of variable length in a content addressable memory
US6148364A (en) * 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6199140B1 (en) 1997-10-30 2001-03-06 Netlogic Microsystems, Inc. Multiport content addressable memory device and timing signals
US6219748B1 (en) 1998-05-11 2001-04-17 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a content addressable memory device
US6240485B1 (en) 1998-05-11 2001-05-29 Netlogic Microsystems, Inc. Method and apparatus for implementing a learn instruction in a depth cascaded content addressable memory system
US6381673B1 (en) 1998-07-06 2002-04-30 Netlogic Microsystems, Inc. Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device
US6539455B1 (en) 1999-02-23 2003-03-25 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a ternary content addressable memory device
US6892272B1 (en) 1999-02-23 2005-05-10 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a content addressable memory device
US6499081B1 (en) 1999-02-23 2002-12-24 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US6460112B1 (en) 1999-02-23 2002-10-01 Netlogic Microsystems, Llc Method and apparatus for determining a longest prefix match in a content addressable memory device
US6574702B2 (en) 1999-02-23 2003-06-03 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a content addressable memory device
US6137707A (en) * 1999-03-26 2000-10-24 Netlogic Microsystems Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device
US7143231B1 (en) 1999-09-23 2006-11-28 Netlogic Microsystems, Inc. Method and apparatus for performing packet classification for policy-based packet routing
US6757779B1 (en) 1999-09-23 2004-06-29 Netlogic Microsystems, Inc. Content addressable memory with selectable mask write mode
US6799243B1 (en) 2000-06-14 2004-09-28 Netlogic Microsystems, Inc. Method and apparatus for detecting a match in an intra-row configurable cam system
US6542391B2 (en) * 2000-06-08 2003-04-01 Netlogic Microsystems, Inc. Content addressable memory with configurable class-based storage partition
US7272027B2 (en) * 1999-09-23 2007-09-18 Netlogic Microsystems, Inc. Priority circuit for content addressable memory
US7110407B1 (en) 1999-09-23 2006-09-19 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system using enable signals
US6751701B1 (en) 2000-06-14 2004-06-15 Netlogic Microsystems, Inc. Method and apparatus for detecting a multiple match in an intra-row configurable CAM system
US6944709B2 (en) * 1999-09-23 2005-09-13 Netlogic Microsystems, Inc. Content addressable memory with block-programmable mask write mode, word width and priority
US7487200B1 (en) 1999-09-23 2009-02-03 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6813680B1 (en) 2000-06-14 2004-11-02 Netlogic Microsystems, Inc. Method and apparatus for loading comparand data into a content addressable memory system
US6934795B2 (en) * 1999-09-23 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with programmable word width and programmable priority
US6246601B1 (en) 2000-06-14 2001-06-12 Netlogic Microsystems, Inc. Method and apparatus for using an inter-row configurable content addressable memory
US6243281B1 (en) 2000-06-14 2001-06-05 Netlogic Microsystems, Inc. Method and apparatus for accessing a segment of CAM cells in an intra-row configurable CAM system
US6252789B1 (en) 2000-06-14 2001-06-26 Netlogic Microsystems, Inc. Inter-row configurability of content addressable memory
US6560670B1 (en) 2000-06-14 2003-05-06 Netlogic Microsystems, Inc. Inter-row configurability of content addressable memory

Also Published As

Publication number Publication date
DE1449765B2 (de) 1974-08-22
DE1449765C3 (de) 1975-04-10
US3257646A (en) 1966-06-21
GB987666A (en) 1965-03-31

Similar Documents

Publication Publication Date Title
DE1449765A1 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE2756890C2 (de) Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten
DE1120184B (de) Speicheranordnung zur Speicherung von binaer dargestellten Informationen in Fernmelde-, Buchungs- oder Rechenanlagen
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE2331589A1 (de) Datenverarbeitungsanordnung
DE2519381A1 (de) Datenverarbeitungssystem
DE2318069A1 (de) Rechnersteuersystem unter verwendung von mikroprogrammierung und statisch/dynamischer erweiterung von steuerfunktionen mittels festverdrahteter logischer matrix
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE1286789B (de) Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher
DE1474351C3 (de) Datenspeicher
DE1952175B2 (de) Steuerungsanordnung fuer die anzeige von datenzeichen in tabulierter form
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE1214906B (de) Verfahren und Anordnung zur Speicherung und Entnahme hierarchisch geordneter Daten
DE2003791A1 (de) Elektronischer Rechner
DE2024584B2 (de) Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung
DE2519195A1 (de) Assoziativspeicher
DE2200744A1 (de) Verfahren und Vorrichtung zum Aussortieren
DE2210737C3 (de) Speicherwerk
DE1774917A1 (de) Elektronische Rechenanlage
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe
DE1269657B (de) Anordnung zur gesteuerten Entnahme von Informationen aus einer aus mehreren Registerstufen bestehenden, pyramidenfoermig ausgebildeten Speicheranordnung
DE1449385C3 (de) Ausleseeinrichtung für assoziative Speicher
DE1214027B (de) Anordnung zur Steuerung der blockweisen UEbertragung von Rechenprogrammen oder derenersten Teilprogrammen
DE1774191C2 (de) Datenverarbeitungsanlage
DE2554425C3 (de) Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)