DE1449421C3

DE1449421C3 - Schaltungsanordnung zur Kompensation der zeitlichen Verschiebung von parallel auf mehreren Kanälen auftretenden Impulsen

Info

Publication number: DE1449421C3
Application number: DE1449421A
Authority: DE
Inventors: Mary Anne Philadelphia Breslin; George Richmond Norwalk Conn. Cogar; Francis Wayne Schmitt
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1962-05-22
Filing date: 1963-05-15
Publication date: 1974-04-18
Also published as: US3239809A; DE1449421A1; CH421188A; DE1449421B2; NL292928A; BE632631A; GB979701A

Description

3 4

Aufzeichnungsvorrichtungen des hier beschriebenen selben Registers bzw. über eine Ausgangstorschaltung Typs wird das Speichermedium bzw. das Band zwi- mit den Verbraucherschaltkreisen verbunden ist bzw. sehen Führungselementen geführt, die zu beiden Sei- über Übertragungstore und Verschiebetore mit dem ten des Schreib-Lese-Kopfes angeordnet sind. Diese Eingang des nächsten Registers verbunden ist daß Führungselemente haben die Aufgabe, während der 5 eine Steuerschaltung die Register beim Lesen von Aufzeichnung oder . Wiedergabe für die möglichst Startmarkierungsbits über die Übertragungstore in genaue, vorbestimmte räumliche Beziehung zwischen . Serie schaltet und die Informationsleitung über ein dem Schreib-Lese-Kopf und dem Band zu sorgen. Datenlesetor mit dem ersten Register verbindet, beim Indessen hat die Praxis gezeigt, daß es infolge durch Auftreten eines Startkennzeichens an den Ausgängen die Fabrikation bedingter unterschiedlicher Band- io der Register in das letzte Register eine »0«, in die arbeiten oder infolge von an den Bandführungen auf- entsprechende Stelle des zweitletzten Registers und tretenden Abnutzungserscheinungen oder infolge von des Steuerregisters eine »L« einschreibt und nach verzogenem oder verbogenem Band bzw. infolge von einem Registerumlauf beim Auftreten der »L« am verzogenen Bandkanten oder -führungen äußerst Ausgang des Steuerregisters die Rezirkulation der schwierig ist, zwischen dem Schreib-Lese-Kopf und 15 Register veranlaßt, wobei an die Stelle der »0« ein dem Band eine vollkommen gleichmäßige räumliche Datenbit und gleichzeitig in die entsprechende Stelle Beziehung zu erreichen. Da die Bandführungen auf des vorangehenden Registers eine »0« und in das die maximale Bandbreite eingestellt werden müssen, Steuerregister eine »L« zur Steuerung der Datenbitum ein Verklemmen des Bandes in den Führungen zu einlesung nach einem weiteren Registerumlauf einvermeiden, kann sich das Band bei seinem Vorbei- 20 gelesen wird, und daß die Datenbits im letzten Relaufen am Schreib-Lese-Kopf unter Umständen in gister zirkulieren, bis das Register mit Datenbits geden Führungen verschieben. Diese etwaige Winkel- füllt ist, worauf die Steuerschaltung die Ausgangstoränderung des Bandes relativ zu einem Aufzeich- schaltung während eines Registerumlaufs aktiviert nungs- oder Wiedergabekopf wird allgemein mit und über diese Zeit die Register über die Verschiebe- »Schräglauf« bezeichnet. 25 tore in Serie geschaltet hält.

Ein solcher Schräglauf stellt insofern eine der Die vorliegende Erfindung ermöglicht mit einem

größten Schwierigkeiten bei Mehrkanalsystemen der relativ geringen Aufwand den seriellen Empfang von

beschriebenen Art dar, als die einzelnen Aufzeich- Bits darstellenden Impulsen von verschiedenen Ka-

nungs- oder Wiedergabekanäle hierbei verschoben nälen.

werden können, wobei die Art, in der diese Verschie- 30 Ein Ausführungsbeispiel der Erfindung wird nun

bung auftritt, sich weder voraussagen läßt noch sich unter Bezugnahme auf die Zeichnung beschrieben,

von Durchgang zu Durchgang wiederholt. Es zeigt

Da mit den derzeit bekannten Bändern und Ma- F i g. 1 ein Blockdiagramm, aus dem der Aufbau

gnetköpfen Informationsspalten in einem Abstand der Schräglauf-Korrekturvorrichtung ersichtlich ist,

von weniger als 0,025 mm aufgezeichnet werden 35 F i g. 2 die Anordnung der Spalten der Start- und

können, ist die Wahrscheinlichkeit eines Bandschräg- Stoppblöcke, die am Anfang bzw. am Schluß der

laufs beträchtlich. aufgezeichneten Informationsspalten stehen,

Eine bekannte Schaltungsanordnung zur Synchro- F i g. 3 ein typisches Beispiel eines beim Lesen der

nisierung von Bit darstellenden Impulsen weist für auf Band aufgezeichneten Informationsspalten auf-

jeden von drei Kanälen ein Register auf, wobei für 40 tretenden Schräglaufs der Spalten,

jedes Register noch ein Zähler und eine Matrix vor- F i g. 4 verschiedene Schaltsymbole zur Kennzeich-

gesehen sind, um das Eingeben der Bits in das Register nung der in den Schaltungen der Vorrichtung einge-

zu steuern (Electronics, 16. Oktober 1959, S. 72 setzten Verknüpfungselemente,

bis 75). Dabei wird jedoch der Aufwand an Schalt- Fig. 5 ein Blockschaltbild von vier Spaltenre-

mitteln sehr groß, besonders wenn viele Kanäle vor- 45 gistern,

handen sind. Weiter erweist sich bei der vorbekann- F i g. 6 ein Blockschaltbild des Steuerregisters,
ten Anordnung als nachteilig, daß für jeden Kanal ein F i g. 7 ein Blockschaltbild von bestimmten Steuer-Synchronisierimpulsleiter und ein Informationsim- schaltungen, die auf die am Anfang stehenden Spalpulsleiter notwendig sind. ten des Startblocks ansprechen, und

Es ist Aufgabe der vorliegenden Erfindung, eine 5° F i g. 8 die Schiebe- und die für Überschräglauf vor-

Schaltungsanordnung der eingangs erwähnten Art zu gesehenen Steuerschaltungen.

schaffen, die auch beim Vorliegen von vielen Kanälen F i g. 1 zeigt ein vereinfachtes Blockschaltbild eines

einen geringen Aufwand an Schaltmitteln erfordert Ausführungsbeispiels der vorliegenden Erfindung, mit

und sich für den seriellen Empfang der Bits darstel- dem ein Schräglauf bis zu vier Spalten korrigiert

lenden Impulse aus allen Kanälen eignet. 55 werden kann. Es soll angenommen werden, daß ein

Gemäß der vorliegenden Erfindung wird dies da- Magnetband IiV parallele Kanäle aufweist — imvor-

durch erreicht, daß M Register in Form von Lauf- liegenden Fall neun—, in denen spaltenweise die ein-

zeitspeichern zur Speicherung von je N Bits vorge- zelnen Bits einer Anzahl von jeweils aus neun Bits

sehen sind, daß ein Steuerregister ebenfalls in Form bestehenden zusammengehörenden Informationen

eines Laufzeitspeichers und zur Speicherung von 60 auf gezeichnet sind. Der allgemeine Aufbau der Auf-

N Bits vorgesehen ist, daß der Ausgang des Steuer- zeichnungen ist aus Fig. 2 ersichtlich. Die Spalten

registers über ein Rezirkulationstor mit seinem Ein- 1... 28, die zu Beginn einer Aufzeichnung gelesen

gang bzw. mit einem Verschiebetor mit dem Eingang werden, enthalten den sogenannten Startblock, dessen

des ersten Registers verbunden ist, daß die Infor- Spalten 1... 25 in sämtlichen neun Kanälen 0... 8

mationsleitung mit den ankommenden Impulsen über 65 ausschließlich binäre Einsen L enthalten. Die drei

Datenlesetore mit den Eingängen der M Register ver- nächsten Spalten 26, 27 und 28 gehören gleichfalls

bunden ist und daß der Ausgang des jeweiligen Re- zum Startblock, sind jedoch zusätzlich noch mit

gisters über Rezirkulationstore mit dem Eingang des- »Startmarkierung« bezeichnet, da sie unmittelbar vor

den Informationsspalten angeordnet sind. Die Spalte 26 des Startblocks, also die erste Spalte der Startmarkierung, enthält in sämtlichen neun Kanälen binäre Nullen 0, während die Spalten 27 und 28 aus binären Einsen L bestehen. In den Spalten 25 bis 28 sind in den einzelnen Kanälen Startkennzeichen LOLL enthalten. Die auf die Spalte 28 des Startblocks folgende Spalte ist die erste Informationsspalte, deren neun Stellen binäre Nullen oder Einsen enthalten können. Die Anzahl der Datenspalten kann beliebig bemessen werden. Unmittelbar auf die letzte Datenspalte folgen die Spalten des Stoppblocks, die das Ende einer Aufzeichnung darstellen. Die ersten drei zum Stoppblock gehörenden Spalten sind mit »Stoppmarkierung« bezeichnet. Die ersten beiden Spalten der Stoppmarkierung enthalten ausschließlich binäre Einsen, während die dritte und letzte Spalte der Markierung nur Nullen aufweist. Die übrigen Spalten 4... 28 des Stoppblocks enthalten in sämtlichen Kanälen binäre Einsen. Zwischen der Spalte 28 des Stoppblocks einer Aufzeichnung und der nächsten Aufzeichnung befindet sich ein Leerraum auf dem Band.

Zum Zweck der nachstehenden Beschreibung soll angenommen werden, daß die zu einer beliebigen Spalte gehörenden Bits stellenwertmäßig von dem Kanal abhängen, in dem sie aufgezeichnet sind und nun zusammengehörende Informationen bilden. Das bedeutet jedoch nicht unbedingt auch eine vorbestimmte mathematische Stellenfolge, wie beispielsweise die im binären Zahlensystem vorkommende Stellenfolge 2°, 2¹ usw. Es können auch zwei oder mehr Spalten zusammen ein vollständiges, einheitliches binäres Informationswort bilden.

Zum gleichzeitigen Abtasten der Bandkanäle sind neun Lese- oder Abtastköpfe 2 vorgesehen. Jeder Lesekopf tastet den ihm zugeordneten Kanal kontinuierlich ab und erzeugt dabei Ausgangssignale, welche die auf diesem Kanal hintereinander aufgezeichneten Bits beinhalten. Die Magnetköpfe tasten die Bits unabhängig voneinander ab; sie erhalten also keinen Ausblend- oder Abtastimpuls zur gleichen Zeit. Die Ausgangssignale sämtlicher Leseköpfe werden einer Lese- und Synchronisiereinrichtung zugeführt. Bei Empfang eines Bits vom Lesekopf wird dieses in eine dem Bandkanal zugeordnete Kippschaltung geleitet. Es soll angenommen werden, daß die Bandgeschwindigkeit sowie der Abstand zwischen den einzelnen aufgezeichneten Spalten so bemessen sind, daß die einzelnen Spalten in einem zeitlichen Abstand von etwa 10 μβεσ von den Leseköpfen 2 gelesen werden. Die Bits eines Kanals werden also im Abstand von etwa ΙΟμβεο in die diesem Kanal zugeordnete Kippschaltung der neun Kippschaltungen umfassenden Lese- und Synchronisiereinrichtung geleitet. Infolge des Bandschräglaufs gelangen jedoch nicht alle Bits einer gegebenen Spalte zur gleichen Zeit in ihre betreffenden Kippschaltungen. Dieser Zustand ist in F i g. 3 dargestellt, die einen typischen Bandschräglauf zeigt. Hier soll angenommen werden, daß die in einer Reihe angeordneten Schreibköpfe sich beim ursprünglichen Aufzeichnen der gezeigten Bandinformation in diagonaler Stellung gegenüber dem sich in Längsrichtung bewegenden Band befanden und die Informationsspalten somit diagonal aufzeichneten. Sind nun die in einer Reihe liegenden Leseköpfe im rechten Winkel zur Bandbewegung angeordnet, so erfaßt der dem Kanal 0 zugeordnete Lesekopf ein Bit einer gegebenen Spalte weitaus früher, als der dem Kanal 8 zugeordnete Lesekopf ein Bit derselben Spalte erfaßt. Der Kanal 0 ließe sich in einem solchen Fall mit »voreilender Kanal« bezeichnen. Wie F i g. 3 zeigt, hat der Lesekopf des Kanals 0 bereits die Bits von drei aufeinanderfolgenden Datenspalten abgetastet, bevor der Lesekopf des Kanals 8 ein Bit der ersten Spalte erfaßt. Bei dem hier gezeigten Beispiel ist also die Information um drei Spalten

ίο verschoben. Es sind aber auch andere Verschiebungen möglich. So kann beispielsweise das im Kanal 8 aufgezeichnete Bit einer Datenspalte weitaus früher als das im Kanal 0 aufgezeichnete Bit derselben Spalte gelesen werden. In diesem Fall würde man nicht den Kanal 0, sondern den Kanal 8 mit »voreilender Kanal« bezeichnen. Außerdem kann sich der voreilende Kanal von Spalte zu Spalte ändern, so daß sich ein unregelmäßiges Schräglaufbild ergibt.

Ein in eine beliebige gegebene Kippschaltung der

so Lese- und Synchronisiereinrichtung geleitetes Bit muß von hier in die Schräglauf-Korrekturschaltung überführt werden, bevor das nächste vom Lesekopf des betreffenden Kanals erfaßte Bit eingegeben werden kann, das etwa 10 μβεΰ später auftritt. In der Daten-Verarbeitungsanlage, in der die erfindungsgemäße Vorrichtung eingesetzt wird, muß das übertragene Bit außerdem mit dem Maschinenzyklus synchronisiert werden, der in den Schräglauf-Korrektur- und den Verbraucherschaltungen benutzt wird. Dieser Maschinenzyklus hat eine Dauer von 4 μββϋ, die in neun Impulszeiten oder Zeitabschnitte f 0... <8 unterteilt sind. Jede Impulszeit ist einem bestimmten Bandkanal zugeordnet, so beispielsweise die Impulszeit i0 dem Kanal 0, ti dem Kanal 1 usw. Zur eindeutigen Darstellung der einzelnen Impulszeiten kann ein zentraler Taktimpulsgenerator verwendet werden, der kontinuierlich nacheinander neun verschiedene Impulse erzeugt. Diese Methode ist in der Technik bereits bekannt. Unter Benutzung dieser neun mit f0...i8 bezeichneten Impulse läßt sich der Inhalt der neun Speicherkippschaltungen in der Lese- und Synchronisiereinrichtung sukzessiv abtasten, so daß die in diesen Kippschaltungen gespeicherte Information in Serie in die Schräglauf-Korrekturvorrichtung übertragen wird. Es wird also alle 4 μβεο ein Zeitimpuls erzeugt, welcher den Inhalt der Kippschaltung des Kanals 0 abtastet. Enthält diese Kippschaltung ein vom Band abgelesenes Bit 1 oder 0, so wird ein entsprechender Spannungsimpuls auf die zu den Korrekturschaltungen führende Informationsleitung gegeben. Zur gleichen ZeitiO wird auf der Synchronisierleitung ein Synchronisierimpuls erzeugt, welcher anzeigt, daß die Spannung auf der Informationsleitung als ein zu einer Spalte gehörendes Bit zu interpretieren ist.

Ohne einen solchen Synchronisierimpuls kann dagegen der Spannung auf der Informationsleitung kein Binärwert durch die Korrekturschaltungen zugeordnet werden. Nachdem ein bestimmtes Bit von der Kippschaltung des Kanals 0 zur Korrekturschaltung geleitet worden ist, Kann es im nächsten 4 ^sec später auftretenden Zeitintervall i0 nicht noch einmal an die Korrekturschaltung übertragen werden: Anders ausgedrückt, im nächsten Zeitabschnitt t0 wird kein Synchronisierimpuls erzeugt. Ein Zeitimpuls f 0 kann also den Inhalt der Kippschaltung erst dann in die Korrekturschaltung überführen, wenn die Kippschaltung das nächste im Kanal 0 aufgezeichnete Bit erhalten hat.

7 8

Unter Berücksichtigung der vorstehenden Ausfüh- sein, brauchen also nicht unmittelbar aufeinanderzu-

rungen sowie des unten aufgeführten Beispiels soll folgen.

angenommen werden, daß in der Impulszeit 13 eines Zusammengefaßt kann folgendes festgestellt wer-

gegebenen Maschinenzyklus χ ein Bit einer Spalte den: Die von den neun Abtastköpfen gelesenen Par-

durch den Lesekopf des Kanals 0 in die Kippschal- 5 allelbits werden in Serienbits umgewandelt und über

tung des Kanals 0 überführt wird. . die Informationsleitung in die Korrekturvorrichtung

Zur Impulszeit 10 des nächsten Maschinenzyklus geleitet. Für jeden erzeugten Informationsimpuls, der x+1 tastet ein Zeitimpuls den Inhalt der Kippschal- ein Startblockbit, ein Datenbit oder ein Stoppblockbit tung ab und erzeugt auf der Informationsleitung eine darstellen kann, wird auf der Synchronisierleitung ein niedrige Spannung, die eine binäre 1 darstellt, oder io Synchronisierimpuls erzeugt. Für jedes auf der Inforeine hohe Spannung, die eine binäre 0 repräsentiert. mationsleitung auftretende Bit 0 oder 1 wird also ein Zur selben Taktzeit fO wird auf der Synchronisierlei- Synchronisierimpuls erzeugt. Sowohl die Informatung ein niedriges Potential erzeugt, das einen Syn- tions als auch die Synchronisierimpulse werden der chronisierimpuls darstellt. 4 μβεσ darauf erscheint zu Schräglauf-Korrekturvorrichtung 3 zugeführt.
Beginn des Maschinenzyklus χ+ 2 ein weiterer Zeit- 15 Die Schräglauf-Korrekturvorrichtung stellt die impuls iO. Das Bit der nächsten Spalte ist jedoch Datenspalten wieder in der Reihenfolge zusammen, bis zu dieser nächsten Zeit tO noch nicht vom Kanal 0 in der sie ursprünglich aufgezeichnet wurden,
abgelesen, da der nominelle Zeitabstand zwischen den Die in F i g. 1 gezeigte Schräglauf-Korrekturvorauf einanderfolgenden Bits eines gegebenen Kanals richtung enthält vier Spaltenregister FR 0. FRl, ■ ΙΟμβεο beträgt. Während der Impulszeit iO des Ma- so FR 2 und FjR 3 und die dazugehörenden Ausblendschinenzyklus x+2 wird daher kein negativer Syn- schaltungen, welche sämtliche von einer Bandaufchronisierimpuls erzeugt. Ungefähr zur Impulszeit ti zeichnung abgetasteten Informationsbits aufnehmen, des Maschinenzyklus x+2 wird das Bit einer neuen Beträgt der Schräglauf mehr als vier Spalten, so beSpalte vom Kanal 0 in die Kippschaltung des Kanals 0 deutet dies im vorliegenden Ausführungsbeispiel in die Kippschaltung des Kanals 0 überführt, wodurch 25 einen Überschräglauf, d. h. eine übermäßige Spaltendas während des Zeitabschnittes 13 des Maschinen- verschiebung. Tritt ein solcher Zustand auf, so wird zyklus χ eingegebene Bit ersetzt wird. .ein diesen Überschräglauf anzeigendes Fehlersignal

Der Impuls iO des Maschinenzyklus χ+3 kann erzeugt, durch welche die Verbraucherschaltkreise

also den Inhalt der Kippschaltung abtasten und außer- alarmiert werden. Die dicken Linien stellen die

dem einen Synchronisierimpuls erzeugen. ■ 30 Hauptinformationswege dar. Jedes Spaltenregister

Alle anderen den Bandkanälen zugeordneten Kipp- des bevorzugten Ausführungsbeispiels besteht aus schaltungen der Lese- und Synchronisiereinrichtung einem dynamischen Schieberegister, welches die an werden in der gleichen Weise, jedoch zu anderen seinem Ausgang auftretenden Bits im Umlaufweg Zeiten eines gegebenen Maschinenzyklus abgetastet. wieder an seinen Eingang zurückführen kann. Au-Die auf der Synchronisierleitung hintereinander er- 35 ßerdem ist jede Ausblendschaltung so ausgebildet, scheinenden Synchronisierimpulse können also voll- daß der Inhalt eines Spaltenregisters in das Spaltenkommen unregelmäßig auftreten, je nachdem, wann register mit der nächstniedrigeren Nummer vervon den Leseköpfen neue Information in den Ka- schoben werden kann. So kann beispielsweise der nälen abgetastet wird. So könnte beispielsweise in Inhalt des Spaltenregisters FR 3 in das Register FR 2 F i g. 3 das im Kanal 0 aufgezeichnete Bit der ersten 40 verschoben werden. Der Inhalt von FR 2 kann nach Spalte des Startblocks vom Lesekopf im Zeitabschnitt FR1 verschoben werden usf. Das oberste Spalteni3 eines Maschinenzyklus abgetastet und anschlie- register FR 0 liegt außerdem mit einem Ausgang an ßend im Zeitabschnitt iO des Maschinenzyklus ;c+l den Verbraucherschaltkreisen, um diesen eine vollin die Korrekturschaltung geleitet werden. Das im . ständig wieder zusammengesetzte Datenspalte zuKanal 1 aufgezeichnete Bit derselben Spalte würde 45 leiten zu können.

dann im Zeitabschnitt 11 des Maschinenzyklus x+2 Die dem Eingang eines jeden Spaltenregisters zuin die Korrekturschaltung überführt werden. Das im geordneten Ausblendschaltungen G übertragen au-Kanal 2 aufgezeichnete Bit dieser Spalte würde im ßerdem wahlweise die auf der Informationsleitung Zeitabschnitt i4 des Maschinenzyklus x+2 vom auftretenden Informationsbits in dasjenige Spalten-Band abgetastet und anschließend im Zeitabschnitt ί 2 so register FR 0 . .. FR 3, in welches voraufgegangene des Maschinenzyklus χ+3 in die Korrekturschaltung Informationsbits einer zusammengehörenden Inforüberführt werden. Sowohl das im Kanal 0 aufge- mation geleitet wurden. Sobald das Spaltenregister zeichnete Bit der zweiten Spalte des Startblocks als FR 0 mit einer vollständig wieder zusammengefügauch das im Kanal 3 aufgezeichnete Bit der ersten ten zusammengehörenden Information gefüllt ist, Spalte des Startblocks würden in diesem Fall im 55 wird diese Information zu den Verbraucherschalt-Zeitabschnitt ί 7 des Maschinenzyklus χ+2 vom Band kreisen transportiert. Gleichzeitig werden die erst abgelesen und anschließend im Zeitabschnitt iO des teilweise wieder zusammengesetzten zusammengehö-Maschinenzyklus χ+3 bzw. im Zeitabschnitt ί 3 des- renden Informationen der nach folgenden Spalten selben Maschinenzyklus in die Korrekturschaltung ge- in den Registern FR1 ... Fi? 3 nach oben verscholeitet werden. Eine Betrachtung des Verlaufs der in 60 ben. Jede zusammengehörende Information wird diesen Maschinenzyklen auftretenden Synchronisier- wieder vollständig zusammengesetzt und vom Reimpulse zeigt also, daß auf der Synchronisierleitung gister FR 0 den Verbraucherschaltkreisen etwa negative Impulse nur im Zeitabschnitt iO des Ma- 40 nsec nach dem Auftreten des zuerst gelesenen schinenzyklusx+l, im Zeitabschnitt ί 1 des Maschi- Bits zugeführt. Alle zu dem Startblock gehörenden £chinenzyklusA;+2 sowie in den Zeitabschnitten <0, 65 Bits, d.h., diejenigen Bits, die am Anfang einer 12 und 13 des Maschinenzyklus x+3 erzeugt werden. Bandaufzeichnung zuerst abgetastet werden, werden Die aufeinanderfolgenden Synchronisierimpulse kön- zunächst in das Register FR 3 transportiert, bevor nen also durch Zeitabschnitte voneinander getrennt sie allmählich in den in Serie geschalteten Registern

9 10

weiter nach oben verschoben werden und sich eine positive UND-Schaltung verwendet, die mit schließlich im Register FR 0 befinden. Startblock- einem Eingang am Ausgang der Verzögerungsleitung bits werden vom Register FR 0 nicht den Verbrau- 12 liegt und deren anderer Eingang auf ein vorübercherschaltkreisen zugeführt, sondern gehen verloren. gehendes negatives Signal »räume« anspricht, das Wie nachstehend noch im einzelnen beschrieben 5 zum Löschen des Inhaltes der Schleife zwecks Vorwird, dienen die Startblockbits dazu, die Spalten- bereitung auf den Empfang einer neuen Aufzeichregister auf bestimmte Bitkombinationen voreinzu- nung erzeugt wird. Außerdem ist zwischen dem stellen, durch die das Einlesen der Datenbits in die Ausgang der UND-Schaltung 13 und dem Eingang Register gesteuert wird. des Impulsformungsgliedes 11 ein Negator 14 vor-

Die Datenlesetore der einzelnen Spaltenregister wer- io gesehen. Die Gesamtverzögerung eines jeden Spaltenden durch Signale gesteuert, die von einer Steuer- registers beträgt somit neun Impulszeiten, gemessen einheit erzeugt werden, die ihrerseits auf eine An- von dem Augenblick, in dem ein Impuls in das zahl von Eingangssignalen anspricht. Die Informa- Impulsformungsglied 10 gelangt, bis zu dem Augentionsimpulse sowie der Synchronisierimpuls, der je- blick, in dem dieser Impuls am Ausgang des Ausweils mit einem der Informationsimpulse gemeinsam 15 gangsimpulsformungsgliedes 11 auftritt. Wie zuvor auftritt, werden der Steuereinheit zugeführt. Außer- erwähnt wurde, muß die Verzögerung eines jeden dem werden die Ausgänge eines jeden Spaltenregi- Spaltenregisters gleich der Anzahl der für eine Inforsters zu bestimmten Zeiten gleichzeitig von der mationsspalte vorgesehenen Bandkanäle sein, um Steuereinheit abgetastet. sämtliche Bits einer gegebenen Spalte im selben

F i g. 4 zeigt die Schaltsymbole, die zur Kenn- 20 Spaltenregister aufnehmen zu können,
zeichnung der verschiedenen logischen Bausteine der Jedes Eingangsimpulsformungsglied 10 eines Spalin F i g. 5 bis 8 gezeigten Schaltungsanordnung be- tenregisters erhält ein Signal von der NOR-Schalnutzt werden. Das logische Element gemäß Fig. 4a tung 15. Eines der Eingangssignale der NOR-Schalkann als positive NOR-Schaltung angesehen werden, tung 15 kommt von einem Datenlesetor 16, das die unter dem Einfluß eines an einem ihrer Eingänge as wahlweise auf ein vom Band abgelesenes und auf anliegenden positiven Signals ein negatives Signal der Informationsleitung erscheinendes Datenbit anerzeugt, spricht. Ein auf der Informationsleitung auftretendes

F i g. 4 c zeigt eine positive UND-Schaltung, welche Binärbit 1 wird durch ein negatives Potential auf-

nur dann ein positives oder hohes Ausgangssignal weisendes Signal dargestellt, während ein Binärbit 0

erzeugt, wenn an ihren sämtlichen Eingängen gleich- 30 durch ein positives Potential aufweisendes Signal

zeitig positive Signale anliegen. repräsentiert wird.

Fig. 4d zeigt das Schaltsymbol für ein typisches Außerdem erhält die NOR-Schaltung 15 noch ein Impulsformungsglied mit einem Eingang und zwei Eingangssignal von der Umlauf- und Schiebe-Tor-Ausgängen und einer Eigen verzögerung von einem schaltung 17, die einen doppelten Zweck erfüllt. Zeitabschnitt. Tritt am Eingang ein negatives Signal 35 Während der. Umlaufzeit ermöglicht die Torschalauf, so ist das Ausgangssignal an der Plusklemme tung 17 die Rückführung des am Ausgang des Auspositiv, während das Ausgangssignal an der Minus- gangsimpulsformungsgliedes 11 auftretenden Bits in klemme negativ· ist. Zu beachten ist, daß die Aus- dasselbe Spaltenregister über das Eingangsimpulsgangssignale gegenüber dem Eingangssignal um eine formungsglied 10. Die zweite Aufgabe der Torschal-Impulszeit verzögert sind. So tritt das positive Ein- 40 tung 17 besteht darin, ein am Ausgang des nächstgangssignal zur Impulszeit 11 auf, während das sich höher numerierten Spaltenregisters auftretendes Bit ergebende negative Ausgangssignal an der Plus- während der Schiebeoperation in sein zugeordnetes klemme zur .Impulszeit ti erscheint. Ein positives Spaltenregister zu überführen. Diese Schiebe-Eingangssignal ergibt an der Plusklemme ein nega- operation erfolgt, sobald im Spaltenregister FRO tives Ausgangssignal und an der Minusklemme ein 45 eine Informationsspalte vollständig zusammengesetzt positives Ausgangssignal, die beide gegenüber dem worden ist und somit den Verbraucher-Schaltkreisen Eingangssignal um eine Impulszeit verzögert sind. zugeführt werden kann. Zur Durchführung dieser

Fig. 4e zeigt das Schaltsymbol für eine typische beiden Aufgaben erhält .die Torschaltung 17 ein Si-

dynamische Verzögerungsleitung, die im vorliegen- gnal von der NOR-Schaltung 18 über die Negatoren

den Fall eine Verzögerung von sieben Impulszeiten 50 19 und 20. Die NOR-Schaltung 18 wiederum spricht

bewirkt. Ein an den Eingang der Leitung zur Im- auf ein Signal von einem der Tore 21 oder 22 an.

pulszeit / 0 angelegtes positives Signal erscheint also Während der Umlaufzeit ist das Eingangssignal

am Ausgang zur Impulszeit 17. »schiebe«, welches an dem Rezirkulationstor 21 an-

F i g. 5 zeigt Einzelheiten der vier Spaltenregister Hegt, negativ, während das am Verschiebetor 22 an- FRO, FRl, FRl und FR3 mit ihren Eingangs- 55 liegende Signal »schiebe« positiv ist. Zu diesem Torschaltungen und Teilen der Steuereinrichtung. In Zweck erhält das Rezirkulationstor 21 ein negatives dem hier beschriebenen Ausführungsbeispiel der Signal vom Impulsformungsglied 11, welches anzeigt, vorliegenden Erfindung ist jedes Spaltenregister als daß am Ausgang dieses Gliedes eine binäre 1 aufeine dynamische Verzögerungsschleife mit einer Ver- tritt; das Rezirkulationstor 21 erzeugt somit ein zögerung von neun Impulszeiten ausgebildet; die 60 positives Signal, das zur NOR-Schaltung 18 gelangt, einzelnen Verzögerungsschleifen bestehen aus den die ihrerseits ein negatives Signal erzeugt, das über Impulsformungsgliedern 10 und 11, einer passiven die Negatoren 19 und 20 übertragen wird und nach Verzögerungsleitung 12 und einem Räumtor 13. Das seiner Ankunft an der Torschaltung 17 immer noch Eingangsimpulsformungsglied 10 und das Ausgangs- negativ ist. Da das Signal »uebertrage« mit Ausimpulsformungsglied 11 bewirken eine dynamische 65 nähme während der Überführung der Startblockbits Verzögerung von jeweils einer Impulszeit, während immer negativ ist, erzeugt die Torschaltung 17 somit die passive Verzögerung der Verzögerungsleitung 12 unter dem Einfluß ihrer beiden negativen Eingangssieben Impulszeiten beträgt. Als Räumtor 13 wird signale ein positives Ausgangssignal. Durch das posi-

11 ¹²

tive Ausgangssignal der Torschaltung 17 erscheint 15₀ ein negatives Signal erzeugt. Das negative Ausam Ausgang der NOR-Schaltung 15 ein negatives gangssignal des Impulsformungsgliedes H₁ stellt ein Signal, das eine Impulszeit später als positives Signal Binärbit 1 dar, während das negative Ausgangssignal an der Plusausgangsklemme des Impulsformungs- des Tors 15₀ gleichzeitig andeutet, daß ein Binärbit 1 . gliedeslO auftritt. Dieses positive Signal stellt eine 5 in das Spaltenregister FR 0 überführt wird. Ist das binäre 1 dar und gelangt über die Verzögerungs- Signal »uebertrage« negativ, so ist das Signal »ueberleitung 12 an die UND-Schaltung 13. Das am Ein- trage« positiv und liegt an sämtlichen Torschaltungang der UND-Schaltung 13 anliegende Signal gen 17 an, um zu verhindern, daß ein umlaufendes »räume« ist normalerweise positiv, so daß diese Bit erneut in ein gegebenes Spaltenregister gelangt. Schaltung unter dem Einfluß der beiden positiven io Unter dem Einfluß eines positiven Signals »ueber-Eingangssignale ein positives Ausgangssignal erzeugt. trage«" erzeugt nämlich jede Torschaltung 17 ein Das positive Ausgangssignal der UND-Schaltung 13 negatives Ausgangssignal, um ein Abdecken des Auswird im Negator 14 negiert und als negatives Signal . gangssignals des Tors 23 zu vermeiden. Obwohl das an das Impulsformungsglied 11 angelegt. Das an Signal »uebertrage« negativ ist, muß auch das Signal den Eingang des Impulsformungsgliedes 11 angelegte 15 »Startmarkierung erfassen« negativ sein, damit die negative Signal tritt eine Impulszeit später als nega- Startblockbits von einem Register in das andere tives Ausgangssignal an der Minusklemme auf. Die transportiert werden können. Wie noch nachstehend logischen Elemente 21, 18, 19, 20, 17 und 15 be- beschrieben wird, wird das Signal »Startmarkierung wirken also, daß die am Ausgang des Impuls- erfassen« zu bestimmten ausgewählten Zeiten positiv, formungsgliedes 11 auftretenden Bits reproduziert 20 Fig. 5 zeigt außerdem einen Teil der Steuer- und der Schleife erneut zugeführt werden. einrichtung, die zur Erzeugung bestimmter Steuer-Während der Schiebeoperation ist dagegen das signale zum öffnen der Torschaltungen erforderlich Signal »schiebe« positiv, während das Signal ist. Jedes Spaltenregister weist eine Torschaltung 24 »schiebe« negativ ist. Zu diesem Zweck erzeugt das auf, deren negatives Ausgangssignal die Aktivierung Rezirkulationstor 21 unabhängig von dem am Im- as der zugeordneten Datenlesetore 16 zwecks Aufnahme pulsformungsglied 11 auftretenden Ausgangssignal .von auf der Informationsleitung auftretenden Inforstets ein negatives Signal. Das Verschiebetor 22₀ mationsbits bewirkt. Das Ausgangssignal einer jeden kann jetzt die am Ausgang des Impulsformungs- Torschaltung 24 wird außerdem in einem Negator gliedes H₁ auftretenden Bits durchlassen und über 25 negiert, dessen Ausgangssignal der Torschaltung die Schaltungen 18_ffl, 19₀, 2O₀, 17₀ und 15₀ in das 30 17 des Spaltenregisters mit der nächsthöheren Num-Spaltenregister FR 0 übertragen. So erzeugt bei- mer zugeleitet wird. Unter dem Einfluß eines am spielsweise das Verschiebetor 22₀ unter dem Einfluß Ausgang einer Torschaltung 25„ auftretenden posieines negativen Ausgangssignals des Impulsformungs- tiven Signals erzeugt die nächsthöher numerierte gliedes H₁ ein positives Ausgangssignal. Dieses posi- Torschaltung 17_{n + 1} ein negatives Ausgangssignal, tive Ausgangssignal veranlaßt die NOR-Schaltung 18 35 welches zusammen mit den an den anderen Ein-, zur Erzeugung eines negativen Ausgangssignals; die gangen der Torschaltung 15„ _{+ 1} anliegenden negaübrigen Operationen sind die gleichen wie die, die tiven Signalen die Überführung einer binären 0 in in Verbindung mit dem Umlauf eines Bits 1 des das nächsthöher numerierte Spaltenregister FR_{n + 1} Impulsformungsgliedes H₀ beschrieben wurden. Er- veranlaßt. Das Ausgangssignal des Negators 24 hängt scheint dagegen am Ausgang des Impulsformungs- 40 vom Eingangssignal ab, das von einer Torschaltung gliedes 11, eine binäre 0, so wird diese durch ein 26 geliefert wird. Die Eingangssignale der betreffenpositives Signal an der Minusausgangsklemme dar- den Torschaltungen 26 ändern sich in Übereinstimgestellt, wodurch das Verschiebetor 22₀ ein nega- mung mit dem Spaltenregister, dem diese Torschaltives Signal erzeugt. Das negative Signal des Ver- tungen zugeordnet sind; diese Torschaltungen werschiebetors 22₀ und das negative Signal der Schal- 45 den zur Bezeichnung der Spalte, zu der das gerade tung 2I₀ bewirken zusammen, daß die NOR-Schal- gelesene Bit gehört, benutzt, indem das Datenlesetor tung 18₀ ein positives Signal erzeugt, welches an die 16 des entsprechenden Spaltenregisters ausgewählt Schaltung 17₀ angelegt wird. Die Schaltung 17₀ er- wird. Die Torschaltung 26₀ erhält ihre Eingangsr zeugt ihrerseits ein negatives Signal, das an den signale z.B. von den Torschaltungen 18,, 18₂ und einen Eingang der NOR-Schaltung 15₀ angelegt 50 18₃. Die Torschaltung 2O₁ erhält ihre Eingangswird. Nimmt man an, daß alle anderen Eingänge signale von den Torschaltungen 18₂ und 18₃ sowie dieser NOR-Schaltung 15₀ negativ sind, so erzeugt von ihrem eigenen Tor 19_r Die Torschaltung 26₂ diese NOR-Schaltung ein positives Signal für das erhält ein Eingangssignal von ihrem eigenen Tor 19₂ Impulsformungsglied 1O₀, welches seinerseits ein sowie ein weiteres Eingangssignal vom Tor 18₃ des negatives Signal an der Plusklemme erzeugt, das 55 Spaltenregisters 3. Die Torschaltung 26₃ erhält ein eine binäre 0 darstellt. Eingangssignal vom Tor 19₃. Außerdem liegen an Die NOR-Schaltung 15 eines jeden Spaltenregisters sämtlichen Torschaltungen 26 Daten-Synchronisier- FR 0, FR1 und FR 2 erhält außerdem ein Eingangs- impulse an; für jedes auf der Informationsleitung signal von einem Übertragungstor 23, das nur wäh- auftretende Datenbit wird ein solcher Daten-Synrend des Lesens von Startblockbits geöffnet ist. Die 60 chronisierimpuls erzeugt. Diese Daten-Synchronisier-Tore 23 veranlassen jeweils die Übertragung der im impulse· werden jedoch nicht für die Bits des Startnächsthöher numerierten Spaltenregister befindlichen blocks erzeugt. Außerdem erhalten, sämtliche Tor-Startblockbits in das Spaltenregister mit der nächst- schaltungen 26 noch ein Signal R 4' vom Ausgang niedrigeren Nummer. Sind beispielsweise die Signale des in F i g. 6 gezeigten Steuerregisters. Dieses Steuer- »uebertrage« und »Startmarkierung erfassen« beide 65 register wird nachstehend noch beschrieben,
negativ, so kann das Tor 23₀ unter dem Einfluß Das Ausgangssignal· der Torschaltung 26₃ wird eines negativen Signals des Impulsformungsgliedes außerdem einer Torschaltung 27 zugeführt, die zur H₁ ein positives Signal erzeugen, wodurch das Tor Einstellung der in Fig. 8 gezeigten Schiebe-Kipp-

schaltung benutzt wird. Mit der Einstellung der Schiebe-Kippschaltung wird das Signal »schiebe« positiv, während das Signal »schiebe« negativ wird, wodurch die Information in der zuvor beschriebenen Weise durch die einzelnen Register nach oben verschoben wird. Ein negatives Signal »schiebe« liegt auch an der Ausgangs-Tprschaltung 28 an, die außerdem ein Signal vom impulsformungsglied H₀ über die Ausgangstorschaltung 29 erhält. Das negative Signal »schiebe« tritt während neun Impulszeiten auf; während dieser Zeit wird die im Spaltenregister FR 0 befindliche Information über die Ausgangstorschaltung 28 an die Verbraucher-Schaltkreise ausgeblendet. Die auf diese Weise ausgeblendete Information enthält sämtliche Bits, die in einer gegebenen Datenspalte des Bandes enthalten waren.

Die Torschaltung 25₃ dient zur Übertragung einer binären 0 in die in F i g. 6 gezeigte Umlaufschleife des Steuerregisters CR. Diese binäre 0 wird jeweils zu Beginn einer Schiebeoperation in die Umlaufschleife eingegeben, um die Schiebezeit zu steuern. Außerdem erhält das Steuerregister CR über die Torschaltung 25₃ stets dann Nullen, wenn das Signal »uebertrage« positiv ist; dadurch treten am Ausgang der Torschaltung 24₃ ein negatives und am Ausgang der Torschaltung 25₃ ein positives Signal auf. F i g. 6 zeigt Einzelheiten des Steuerregisters CR, das zur Steuereinrichtung gehört. Dieses Steuerregister CR hat zwei Hauptaufgaben zu erfüllen. Die erste Aufgabe besteht darin, anzuzeigen, wenn sich in den Spaltenregistern keine Startblockbits, sondern Datenbits befinden. Die zweite Aufgabe des Steuerregisters besteht in der Steuerung der Schiebeoperation, indem der Kanal bezeichnet wird, der die Verschiebung bewirkte. Diese Operationen werden weiter unten noch im einzelnen beschrieben.

Das Steuerregister CR ist genauso aufgebaut wie die Spaltenregister. Ein Eingangsimpulsformungsglied 30 mit einer Verzögerung von einer Impulszeit liegt in Reihe mit einem Verzögerungsglied 31 mit einer Verzögerung von sieben Impulszeiten und einem Ausgangsimpulsformungsglied 32. Ferner sind eine Torschaltung 33 und ein Negator 34 vorgesehen, wobei die Torschaltung 33 zur Räumung des Steuerregisters vor der Eingabe einer neuen Bandaufzeichnung benutzt wird. Das Steuerregister Ci? weist also die gleiche zeitliche Länge von neun Impulszeiten auf wie die einzelnen Spaltenregister; die Information durchläuft also das Steuerregister in derselben Schrittfolge wie bei den Spaltenregistern. Das Eingangssignal des Impulsformungsgliedes 30 kommt von einem Tor 33, welches seinerseits ein Eingangssignal vom Tor 34 sowie das Signal »Startmarkierung erfassen« erhält. Die Torschaltung 34 erhält ein Signal vom Rezirkulationstor 35 und außerdem das Signal »0 eingeben« von F i g. 5. Die Torschaltung 35 wiederum wird geöffnet, um das vom Impulsformungsglied 32 kommende Bit umlaufen zu lassen, wenn das Signal »Startmarkierung« negativ ist.

Mit Ausnahme in der .Verschiebungszeit spricht die Torschaltung 36 stets auf das an der Minusklemme des Impulsformungsgliedes 32 auftretende Ausgangssignal an, um die vom Steuerregister kommenden Bits über das Tor 37 weiterzuleiten. Das am Ausgang der Torschaltung 37 auftretende Signal ist mit »7? 4'« bezeichnet, während das direkt von der Minusklemme des Impulsformgliedes 32 abgenommene Signal mit »7?4« bezeichnet ist. Während der Schiebeoperation erhält das Tor 37 das negative Signal »schiebe« über die Torschaltung 38, um während der Schiebezeit ein negatives Signal »R 4'« zu erzeugen.

F i g. 7 zeigt eine Steuereinrichtung zur Erzeugung von Signalen, von denen die meisten während der Eingabe der Startblockbits in die Spaltenregister benutzt werden. So ist z. B. eine Startmarkierungs-Suchkippschaltung vorgesehen, die aus einem Impulsformungsglied 39 und den Toren 40 und 41 besteht. Diese Kippschaltung befindet sich zu Beginn der Bandleseoperation im Einstellzustand, wird jedoch rückgestellt, sobald in sämtlichen neun Bandkanälen die Startmarkierungskombination 011 erfaßt wird.

Die Kippschaltung wird als eingestellt angesehen, wenn an ihrer Minusausgangsklemme ein negatives Signal und an ihrer Plusausgangsklemme das entsprechende positive Signal auftritt. Sie wird eingestellt durch ein positives Signal »Startmarkierungs-Kippschaltung einstellen«, das von einer nicht gezeigten Schaltungsanordnung, welche den Leerabstand zwischen den Aufzeichnungen erfaßt, erzeugt und an das Tor 41 angelegt wird, das seinerseits ein negatives Ausgangssignal erzeugt. Das negative Ausgangssignal der Torschaltung 41 wird im Impulsformungsglied 39 um eine Impulszeit verzögert und tritt an der Minusausgangsklemme als negatives Signal auf. Dieses an der Minusausgangsklemme erscheinende negative Signal wird wieder an den Eingang der Torschaltung 40 zurückgeführt, wobei angenommen werden soll, daß das Signal des Tors 42 negativ ist. Infolge dieser beiden negativen Eingangssignale erzeugt das Tor 40 daher ein positives Ausgangssignal, wodurch die Torschaltung 41 ein negatives Signal erzeugt. Solange das Ausgangssignal der Torschaltung 42 negativ ist, tritt an der Minusklemme des Impulsformungsgliedes 39 ein negatives Signal auf, obwohl das vorübergehend positive Signal »Startmarkierungs-Kippschaltung einstellen« wieder negativ wird. Die Startmarkierungs-Kippschaltung kann nur dann in den Rückstellzustand gekipppt werden, d. h., das Signal an der Minusklemme wird positiv und das an der Plusklemme negativ, wenn das Ausgangssignal der Torschaltung 42 positiv wird. Erzeugt das Tor 42 solch ein positives Signal, so wird dadurch die Torschaltung 40 zur Erzeugung eines negativen Signals veranlaßt, welches zusammen mit dem normalerweise negativen Signal »Startmarkierungs-Kippschaltung einstellen« die Erzeugung eines positiven Signals durch die Torschaltung 41 veranlaßt, wodurch das Signal an der Minusausgangsklemme des Impulsformungsgliedes 39 positiv wird. Durch die Rückführung dieses positiven Signals an den Eingang des Tors 40 bleibt das Eingangssignal des Impulsformungsgliedes 39 positiv, so daß die Kippschaltung so lange rückgestellt bleibt, bis sie zu Beginn der nächsten Aufzeichnung durch das positive Signal »Startmarkierungs-Kippschaltung einstellen« erneut eingestellt wird.

Sobald die Startmarkierungs-Kombination 011 in sämtlichen neun Bandkanälen erfaßt worden ist, enthält das Steuerregister CR in sämtlichen Stellen binäre Einsen. Um diesen Zustand zu erfassen und damit die Torschaltung 42 zur Rückstellung der Startmarkierungs-Kippschaltung zu veranlassen, ist ein Impulsformungsglied 43 vorgesehen, welches ein Eingangstor 44 aufweist, an dessen Eingängen Si-

15 16

gnale von den Toren 45 und 46' anliegen. Durch für die Erzeugung der in F i g. 5 benutzten negativen eine im Steuerregister Ci? befindliche binäre 0 wird Signale »uebertrage« vorzubereiten. Zur Erzeugung das negative Ausgangssignal K4" beim Auftreten am eines positiven Signals müssen an sämtlichen EinAusgang des Impulsformungsgliedes 32 erzeugt. Ist gangen des Tors 50 negative Signale anliegen; das das Signal »Startmarkierung« zu dieser Zeit negativ, 5 positive Signal des Tors 50 wird dann wieder im so erzeugt das Tor 46' ein positives Ausgangssignal, Negator 51 negiert. Für jedes auf der in Fig. 5 gewodurch an der Minusklemme des Impulsformungs- zeigten Informationsleitung auftretende Datenbit wird gliedes 43 nach Ablauf von einer Impulszeit ein auf der Synchronisierleitung ein negatives Signal negatives Signal. auftritt. Dieses negative Ausgangs- erzeugt, das der Torschaltung 50 zugeleitet wird, signal wird an den Eingang des Tors 45 zurück- io Diese Torschaltung erhält außerdem das normalergeführt, wo es — sofern das Ausgangssignal der weise negative Signal »Startmarkierungs-Kippschal-Torschaltung 46 gleichfalls negativ ist — die Tor- tung einstellen« sowie das negative Signal »ΉΆ«, schaltung 45 zur Erzeugung eines positiven Aus- welches anzeigt, daß das Ausgangsbit des Steuergangssignals veranlaßt, so daß das Ausgangssignal registers 0 ist. Befindet sich also die Startmarkiedes Impulsformungsgliedes 43 negativ bleibt. Das i₅ rungs-Kippschaltung im Einstellzustand, dann ' er-Impulsformungsglied 43 und die Tore 44 und 45 zeugt das Tor 51 für jeden negativen Synchronisierstellen also eine Kippschaltung dar, die vom Tor 46' impuls ein negatives Signal »uebertrage«. Jedes Bit eingestellt wird und über das Tor 45 im Einstell- des Startblocks wird von einem negativen Synchronizustand gehalten wird, sofern das Tor 46 kein posi- sierimpuls begleitet. Im Negator 52 wird das Austives Signal erzeugt. Solange das Impulsformungs- ₂₀ gangssignal des Negators 51 negiert, um das Komglied 43 ein negatives Signal erzeugt, bewirkt die plementsignal »uebertrage« zu erzeugen, das in Torschaltung 42', daß das negative Signal der Tor- F i g. 5 in der zuvor beschriebenen Weise benutzt schaltung 42 auch weiterhin negativ bleibt; die Tor- wird.

schaltung 42 kann daher die Startmarkierungs-Kipp- Die Torschaltung 53 erzeugt die negativen Datenschaltung nicht rückstellen. Erzeugt jedoch das Im- 25 Synchronisiersignale, die in F i g. 5 zur Steuerung pulsformungsglied 43 ein positives Signal zur Impuls- der Torschaltung 26 dienen. Wie zuvor erwähnt zeit 18 einer Maschinehperiode und befindet sich die wurde, wird für jedes Bit des Startblocks oder der Startmarkierungs-Kippschaltung im Einstellzustand, Informationsspalten ein negativer Synchronisierso erzeugt das Tor 42 ein positives Signal und be- impuls erzeugt, der dem Tor 50 sowie den Toren 54 wirkt damit die Rückstellung der Startmarkierungs- ₃₀ und 55 zugeführt wird. Das Tor 53 soll jedoch nur Kippschaltung. dann negative Daten-Synchronisiersignale erzeugen,

Tritt am Ausgang des Steuerregisters zur Impuls- wenn ein Bit einer Datenspalte eingegeben wird. Erzeit 18 eines Maschinenzyklus χ eine binäre 1 auf zeugt das Impulsformungsglied 32 des Steuerregisters und befindet sich die Startmarkierungs-Kippschal- (F i g. 6) eine binäre 1, so wird damit angezeigt, daß tung im Einstellzustand, dann ist das Signal des Tors 35 der an die Torschaltung 54 angelegte Synchronisier-46 positiv, da sämtliche Eingänge dieses Tors nega- impuls zu dieser Zeit ein Datenbit begleitet, das tiv sind. Durch dieses positive Ausgangssignal wird gleichzeitig auf der Informationsleitung auftritt. Indas Signal der Torschaltung 45 negativ, das seiner- folge der an ihren beiden Eingängen anliegenden seits in Verbindung mit dem negativen Signal des negativen Signale erzeugt das Tor 54 daher ein posi-Tors 46' die Erzeugung eines positiven Signals am 40 tives Ausgangssignal, wodurch das Tor 53 ein nega-Ausgang des Impulsformungsgliedes 43 veranlaßt. Da tives Signal erzeugt. Ein negativer Daten-Synchronijedoch ein Signal beim Durchlaufen des Impuls- sierimpuls kann außerdem erzeugt werden, wenn die formungsgliedes 43 um eine Impulszeit verzögert Startmarkierungs-Suchkippschaltung rückgestellt ist, wird, tritt das positive Signal zur nächsten Impuls- da dies besagt, daß die Startmarkierungs-KombizeitiO des Maschinenzyklus χ + 1 unmittelbar nach 45 nation 011 in sämtlichen neun · Bandkanälen erfaßt dem Verschwinden des Zeitimpulses 18 auf, so daß worden ist und das gerade vom Band abgelesene das Tor 42 noch kein positives Signal erzeugt. Be- Bit somit zu einer Datenspalte gehören muß. Diese findet sich im Steuerregister CA eine binäre 0, so Feststellung wird vom Tor 55 getroffen, welches auf erscheint diese anschließend als negatives Signal 7?4~ ein negatives Signal der Plusausgangsklemme des am Eingang der Torschaltung 46' zwischen f0 und 50 Impulsformungsgliedes 39 anspricht.
/7 des Maschinenzyklus χ + 1, jedoch noch vor dem Sind die Startmarkierungsbits 011 eines gegebenen nächsten Zeitimpuls ti. Diese binäre 0 erzeugt Bandkanals gelesen, so muß dies gleichfalls angezeigt wiederum ein negatives Signal am Ausgang des werden, damit anschließende Datenbits vom Band-Impulsformungsgliedes 43, um zu verhindern, daß kanal in das entsprechende Spaltenregister überder Zeitimpuls 18 des Maschinenzyklus χ + 1 ein 55 tragen werden können.

positives Signal am Ausgang der Torschaltung 42 bil- Diese Anzeige erfolgt durch das Tor 56, welches det. Das Tor 46'kann also in dem Maschinenzyklus, auf bestimmte Ausgangssignale der vier Spaltender auf den Zyklus folgt, in welchem das Impuls- register, des Steuerregisters und auf eine auf der formungsglied 43 in seinen positiven Ausgangs- Informationsleitung erscheinende binäre 1 anspricht, zustand rückgestellt wurde, nur dann kein positives 60 Außerdem muß ein. negativer Synchronisierimpuls Signal erzeugen, wenn sich in sämtlichen Stellen des auftreten und die Startmarkierungs-Kippschaltung Steuerregisters CR binäre Einsen befinden. eingestellt sein. Das Tor 56 erzeugt z. B. ein positives

Die Ausgangssignale des Impulsformungsgliedes Signal, wenn die Ausgangssignale der Spaltenregister

39 werden verschiedenen Torschaltungen zugeführt. FR0, FRl, FRl und FR3 1, 1, 0 bzw. 1 sind.

Befindet sich z. B. die Startmarkierungs-Kippschal- 65 Außerdem muß das auf die Informationsleitung ge-

tung im Einstellzustand, so wird das an der Minus- langende Bit gleichfalls eine 1 sein, während das

klemme des Impulsformungsgliedes 39 auftretende vom Steuerregister erzeugte Bit 0 sein muß. Durch

negative Signal an das Tor 50 angelegt, um dieses diese Bitkombination wird mitgeteilt, daß die Start-

17 18

markierungsbits Oil eines gegebenen Kanals voll- Wenn also sämtliche Eingänge der Torschaltung

ständig gelesen worden sind und daß weitere an- 64 negativ sind, so erzeugt diese Schaltung ein posi-

schließend im Kanal festgestellte Bits zu Infor- tives Signal, welches zur Erzeugung eines negativen

mationsspalten gehören. Das positive Signal des Tors Ausgangssignals am Tor 62 führt. Dieses negative

56 wird an das Tor 33 (F i g. 6) angelegt, um in das 5 Ausgangssignal des Tors 62 führt zur Erzeugung Steuerregister eine binäre 1 zu überführen. Das eines negativen Ausgangssignals an der Minusklemme Signal der Torschaltung 56 wird außerdem den des Impulsformers 61; dieses negative Ausgangs-Toren 23₀ und IS₁ zugeführt, um in die Spalten- signal wird zum Tor 63 rückgeführt. Da das Signal registerFR0 und FRl eine binäre 0 bzw. eine bi- »rückstellen« durch nicht gezeigte Schaltungen, die näre 1 zu überführen. Infolge seines positiven Ein- io nach Behebung des Fehlers in Tätigkeit treten, norgangssignals erzeugt das Tor 23₀ daher ein negatives malerweise negativ gehalten wird, erzeugt das Tor Signal, wodurch das Tor 15₀ ein positives Signal 63 unter dem Einfluß seiner beiden negativen Einerzeugt, wenn seine anderen Eingänge negativ sind. gangssignale ein positives Ausgangssignal, wodurch

. Das positive Ausgangssignal der Torschaltung 15₀ dem Impulsformer 61 ein negatives Signal über das

stellt eine binäre 0 dar. Dagegen erzeugt das Tor IS₁ 15 Tor 62 zugeführt wird. Sobald also die Uberschräg-

unter dem Einfluß eines positiven Signals »Start- lauf-Kippschaltung einmal eingestellt worden ist,

markierung erfassen« ein negatives Signal, welches bleibt sie so lange in diesem Zustand, bis an das

eine binäre 1 darstellt. . Tor 63 ein positives Signal »rückstellen« angelegt

Fig. 8 zeigt die Steuereinrichtung zur Durch- wird, worauf das Ausgangssignal dieses Tors 63

führung der Schiebeoperation und zum Anzeigen ao negativ wird und in Verbindung mit den anderen

eines Überschräglaufzustandes. Hier ist eine Schiebe- negativen Eingängen des Tors 62 zur Erzeugung

Kippschaltung vorgesehen, welche aus dem Impuls- eines positiven Signals für das Impulsformungsglied

formungsglied 57 und den Toren 58 und 59 besteht. führt und damit die Polarität der Ausgangssignale

Die Schiebe-Kippschaltung kann als eingestellt an- dieses Gliedes ändert.

gesehen werden, wenn an ihrer Minusausgangs- 25 Die Uberschräglauf-Kippschaltung lcann außerdem

klemme ein negatives Signal auftritt. Die Einstellung durch ein positives Signal der Torschaltung 65 ein-

der Kippschaltung geschieht durch ein negatives gestellt werden; diese Torschaltung wird unter dem

Signal »Schiebe-Kippschaltung einstellen«, das vom Einfluß des Einstellzustandes der Startmarkierungs-

Tor 27 in Fig. 5 erzeugt und an das Tor 60 in Kippschaltung (Fig. 7) und des negativen Signals

F i g. 8 angelegt wird. Das Ausgangssignal des Tors 30 »Schiebe-Kippschaltung einstellen«, welches zum

60 wird positiv, wodurch das Signal des Tors 58 Einstellen der Schiebe-Kippschaltung benutzt wird,

negativ wird und somit ein negatives Signal an der geöffnet. Ein positives Ausgangssignal des Tors 65

Minusausgangsklemme des Impulsformungsgliedes führt wieder zur Erzeugung eines negativen Signals

57 nach Ablauf. von einer Impulszeit auftritt. Das an der Minusausgangsklemme des Impulsformers 61; negative Signal wird an den Eingang der Torschal- 35 dieses Signal wird über die Torschaltungen 63 und tung59 rückgeführt. Solange das Impulsformungs- 62 an den Eingang des Impulsformers 61 rückglied 32 des Steuerregisters (F i g. 6) binäre Einsen geführt, um die Uberschräglauf-Kippschaltung im erzeugt, ist auch das Signal RA negativ, so daß Einstellzustand zu halten.

sämtliche Eingänge der Torschaltung 59 negativ au· ·
sind und dieses Tor ein positives Signal erzeugt. 40 Arbeitsweise
Durch dieses positive Signal erzeugt das Tor 58 ein Das Ablesen einer vollständigen Aufzeichnung negatives Signal, so daß an der Minusklemme des vom Band erfolgt mit Hilfe der Schräglaufkorrektur-Impulsformungsgliedes 57 weiterhin ein negatives vorrichtung in zwei Betriebsarten. In der ersten BeSignal auftritt. Die Schiebe-Kippschaltung kann nur triebsart, dem sogenannten Startblockbetrieb, wird dann rückgestellt werden, wenn das Steuerregister 45 vom Spaltenregister FR 0 keine Information an die eine binäre 0 erzeugt, wodurch das Signal R 4 positiv Verbraucher-Schaltkreise übertragen; in der zweiten wird. Durch dieses positive Signal wird das Aus- Betriebsart, dem Datenbetrieb, kann dagegen Inforgangssignal des Tors 59 negativ und bewirkt in Ver- mation vom Spaltenregister FR 0 in die Verbraucherbindung mit dem normalerweise negativen Signal Schaltkreise überführt werden. Für beide Betriebsdes Tors 60 (da das Signal »Schiebe-Kippschaltung 50 arten wird das Register CR als Steuerschleife beeinstellen« normalerweise positiv ist), daß die Tor- nutzt. Arbeitet die Schräglauf-Korrekturvorrichtung schaltung 58 ein positives Signal erzeugt, so daß an in der Betriebsart »Startblock«, so befinden sich in der Minusausgangsklemme des Impulsformungs- sämtlichen neun Stellen des Registers CR 0 Bits. Sogliedes 57 ein positives Signal auftritt, bald von einem gegebenen Bandkanal die voll-F i g. 8 zeigt außerdem eine Überschräglauf-Kipp- 55 ständige Startmarkierungskombination LOLL abgeschaltung, die aus einem Impulsformer 61 und den lesen worden ist, wird in eine gegebene Stelle des Toren 62 und 63 besteht. Diese Überschräglauf-Kipp- Registers CR eine binäre L eingedrückt. Sobald schaltung befindet sich im Einstellzustand, wenn an diese gegebene Stelle gefüllt ist, bedeutet dies, daß der Minusausgangsklemme des Impulsformers 61 sämtliche anschließend vom Bandkanal abgelesenen ein negatives Signal auftritt. Ein solcher Zustand 60 Informationsbits zu Datenspalten gehören müssen, kann bewirkt werden durch ein positives Signal eines In diesem Zustand darf die Schräglauf-Korrekturder beiden Tore 64 oder 65, die beide die Anwesen- vorrichtung jedoch nur für diesen betreffenden Kaheit eines einen Überschräglauf anzeigenden Zu- nal in der Datenbetriebsart arbeiten. Nachdem sämtstandes abtasten. Das Tor 64 wird geöffnet, wenn liehe neun Bandkanäle in die Datenbetriebsart umsich die Schiebe-Kippschaltung im Einstellzustand 65 geschaltet worden sind, d. h., nachdem von sämtbefindet, wenn von den Spaltenregistern FR1, FRl liehen Kanälen die Startmarkierungs-Kombination und FR 3 binäre Einsen erzeugt werden und wenn LOLL abgelesen worden ist, kann eine in den das Steuerregister eine binäre 1 erzeugt. Spaltenregistern wieder richtig zusammengesetzte

Informationsspalte vom Spaltenregister FR 0 an die Verbraucher-Schaltkreise übertragen werden.

Die Schräglauf-Korrekturvorrichtung arbeitet in der Betriebsart »Startblock«, wenn die Vorrichtung die Bits des Startblocks, der aus den ersten 28 Spalten einer Aufzeichnung besteht, über die Informationsleitung erhält. Da die Bits des Startblocks nicht art die Verbraucher-Schaltkreise übertragen werden, werden die Spalten des Startblocks im Gegensatz zu den Informationsspalten nicht wieder richtig zusammengesetzt. Die Bits des Startblocks sind vielmehr jeweils nach Kanälen ausgerichtet; anders ausgedrückt, die einzelnen Zeitabschnitte eines Spaltenregisters stehen in keinerlei Beziehung zueinander. Das heißt, jedes Spaltenregister kann Bits aus bis zu vier verschiedenen Startblockspalten enthalten. Dagegen enthält jedes Spaltenregister in der Betriebsart »Daten« jeweils nur Bits derselben gegebenen Datenspalte.

Die Übertragung der obenerwähnten Kombination von Startblockbits in die Spaltenregister wird dadurch bewirkt, daß während der Betriebsart »Startblock« jedes auf der Informationsleitung auftretende Startblockbit nur in das Spaltenregister FR 3 geleitet wird. Anschließend werden diese Bits dann sukzessiv in die Register FR1, FRl bzw. FR0 übertragen. Die Übertragung eines Bits eines gegebenen Kanals von Register zu Register erfolgt, wenn das nächste Bit desselben gegebenen Kanals in das Register FR 3 überführt wird. So wird beispielsweise das Bit des Kanals 0 der ersten Spalte des Startblocks in das Spaltenregister FR 3 zur Impulszeit iO eines Maschinenzyklus χ eingelesen. Dieses Bit wird dann zur ImpulszeitiO eines anschließenden Maschinenzyklus in das Register FR 2 geleitet, und zwar zur selben Zeit, in der das Bit des Kanals 0 der Startblockspalte 2 in das Register FR 3 eingelesen wird. Dieser Ablauf wiederholt sich dann so lange, bis das Bit das Register FR 0 erreicht, wo es dann schließlich durch das nächste Bit des Kanals 0 ersetzt wird. Das ersetzte Bit geht verloren. Dieser Verlust spielt jedoch insofern keine Rolle, als die Bits des Startblocks ja nicht den Verbraucher-Schaltkreisen zugeleitet werden.

Zum besseren Verständnis der allgemeinen Arbeitsweise der Schräglauf-Korrekturvorrichtung in der Betriebsart »Startblock« wird nunmehr Bezug auf F i g. 3 und die unten aufgeführten Tabellen 1, 2, 3 und 4 genommen. In diesen Tabellen ist die Bezeichnung der Register in der linken Spalte enthalten, während der Wert der Binärbits, die sich in sämtlichen neun Stellen des Registers zu einer bestimmten Impulszeit befinden, in der rechten Spalte aufgeführt ist. Zum Zweck der nachstehenden Beschreibung soll jedes Register neun Bitstellen 0 ... 8 enthalten. Die Stelle 8 eines Registers ist die Stelle, in die ein Bit von der Torschaltung 15 eingelesen wird, während die Stelle 0 von einem Bit belegt wird, das eine Impulszeit später am Ausgang des Impulsformungsgliedes 11 auftritt. Wird also ein Binärbit in eine Registerschleife eingelesen, so gelangt dieses Bit zuerst in die Stelle 8 und durchläuft von hier aus die Verzögerungsschleife in ihrer gesamten Länge, wobei es nacheinander in die Positionen 7, 6, 5, 4, 3, 2, 1 und 0 gelangt.

Zur Vereinfachung der Beschreibung der Arbeitsweise soll zweckmäßig ein idealisierter Fall angenommen werden, in dem die Umwandlung der Infprmationsbits (F i g. 3) in Serienbits in aufeinanderfolgenden »Leseperioden« erfolgt, die jeweils aus einem Maschinenzyklus (4 μ&εο) bestehen, der in neun Zeitabschnitte ίθ...ί8 unterteilt ist. Das heißt, man kann sich die den Schräglauf-Korrekturschaltungen zugeführten Informationsbits so vorstellen, daß sie alle eng aneinander in aufeinanderfolgenden Maschinenzyklen auftreten und nicht weit voneinander getrennt sind, wie dies in Verbindung

ίο mit Fig. 1 zuvor beschrieben wurde. Obwohl also diese Konzeption zu einer zeitlichen Verdichtung der eigentlichen Informations- und damit auch der Synchronisier-Impulsketten führt, ergibt sich in der Reihenfolge, in der die Bits auftreten, bzw. in den Zeitabschnitten t„, denen die Bits zugeordnet sind, keine Änderung. Als Beispiel soll angenommen werden, daß während einer Leseperiode 1 aufeinanderfolgende Synchronisierimpulse zu aufeinanderfolgenden Zeiten tO, ti und ti auftreten und dabei Informationssignale begleiten, welche die binären Einsen darstellen, die in den Kanälen 0, 1 und 2 der Startblockspalte 1 enthalten sind. In den Zeitabschnitten 13 .. . 18 dieser ersten Leseperiode werden dagegen keine Synchronisierimpulse erzeugt, da in den Kanälen 3 ... 8 keine Informationsbits erfaßt werden. Während der nächsten Leseperiode 2, welche zu der im Anschluß an die Leseperiode 1 folgenden nächsten Impulszeit iO beginnen soll, werden Synchronisierimpulse in den Zeitabschnitten iO .. . i5 erzeugt. Die Synchronisierimpulse in den Zeitabschnitten tO, ti und ti begleiten die in den Kanälen 0, 1 und 2 enthaltenen Bits der Startblockspalte 2, während die Synchronisierimpulse der Zeitabschnitte 13, i4 und i5 zusammen mit den in den Kanälen 3, 4 und 5 enthaltenen Bits der Startblockspalte 1 auftreten. Während der Leseperiode 3 werden in sämtlichen Zeitabschnitten iO .. f8 Synchronisierimpulse erzeugt, da in allen Kanälen Informationsbits abgetastet werden. Weitere Leseperioden werden nachstehend im einzelnen beschrieben. Vor der Abtastung einer neuen Bandaufzeichnung wird ein von einer nicht gezeigten Schaltungsanordnung erzeugtes negatives Signal »räume« vorübergehend an die Torschaltungen 13 der Spaltenregister sowie an die Torschaltung 33 des Steuerregisters Ci? angelegt. Durch dieses negative Signal werden die betreffenden Torschaltungen gesperrt, wodurch in den Registern eventuell enthaltene binäre Einsen zwecks Vorbereitung auf den Empfang der nunmehr abzutastenden Information beseitigt werden. Der Teil a der Tabelle 1 zeigt also die Register in dem Zustand, in dem sie sich nach der Räumung, jedoch vor Beginn der ersten Leseperiode, befinden.
Wie F i g. 3 zeigt, wird von der ersten idealisierten Leseperiode, die von der Lese- und Synchronisiereinrichtung durchgeführt wird, 1 Bit der Startblockspalte 1 in den Kanälen 0, 1 und 2 erfaßt während in den Kanälen 3 ... 8 keine Information ermittelt wird. Die während der ersten Leseperiode abgetastete Information wird in Serie übermittelt, wobei das Bit des Kanals 0 im Zeitabschnitt f0 erscheint, das Bit des Kanals 1 im Zeitabschnitt ti und das Bit des Kanals 2 im Zeitabschnitt ti. Die während der ersten Leseperiode auftretenden Informationsbits lauten also in der Reihenfolge ihres Auftretens wie folgt: I₁₀, I₁₁, I₁₂. .

Der dem jeweiligen Binärbit zugeordnete Index bezeichnet die Spalte sowie den Kanal des betreffen-

den Binärbits, wobei der linke Index die Spalte angibt. Die Bezeichnung I₁₀ bedeutet also, daß sich ein Binärbit 1 in der ersten Spalte des Startblocks im Kanal 0 befindet.

Tabelle 1
Leseperiode 1

Register	8	7	6	5	4	3	2	1	O
FR O	O	0	0	0	0	O	O	O	O
FRl	O	0	0	0	0	O	O	O	O
FR 2	O	0	0	0	0	O	O	O	O
Fi? 3	O	0	0	0	0	O	O	O	O
CR	O	0	0	0	0	O	O	O	O
					(a)
Fi? 3	I₁₀	0	0	0	0	O	O	O	O
CR	0	0	0	0	0	O	O	O	O
					(b) iO
FR3	I₁₁	I₁₀	0	0	O	O	O	O	O
CR	0	0	0	0	O	O	O	O	O
					(C) ti
FR 3	I₁₂	I₁₁	i_lt	0	O	O	O	O	O
CR	0	0	0	0	O	O	O	O	O
					(d)/2
Fi? 3	0	0	0	0	O	O	I₁₂	I₁₁	I₁₀
CR	0	0	0	0	O	O	O	O	O
					(e) tS

Sämtliche während der ersten Leseperiode erzeugten binären Einsen werden jeweils von einem Synchronisierimpuls der Lese-.und Synchronisiereinrichtung begleitet. Diese Synchronisierimpulse erscheinen auf der Synchronisierleitung, die zu der in F i g. 7 gezeigten Schaltungsanordnung führt. In den Zeitabschnitten t3 .. . f 8 der ersten Leseperiode treten jedoch keine Synchronisierimpulse auf, da während dieser Zeit keine Information in den Kanälen 3 ... 8 festgestellt worden ist.

Das Bit I₁₀ tritt als Impuls auf der Informationsleitung der F i g. 5 auf. Dieses Bit wird von einem Synchronisierimpuls begleitet, der als ein Eingangssignal an den Toren50, 54, 55 und 56 (Fig. 7) anliegt. Vor dem Empfang dieses ersten Bits ist die Startmarkierungs-Kippschaltung durch ein vorübergehend positives Signal »Startmarkierungs-Kippschaltung einstellen« eingestellt worden. Die Torschaltung 50 erhält also zu der Zeit, in der dieser erste Synchronisierimpuls auftritt, ein negatives Signal von der Minusklemme des Impulsformungsgliedes 30. Außerdem hat das Signal »Startmarkierungs-Kippschaltung einstellen« zu dieser Zeit wieder seinen normalen negativen .Spannungspegel erreicht. Da sich außerdem in sämtlichen Stellen des Steuerregisters Ci? (F i g. 6) 0 Bits befinden, erscheint zu dieser Impulszeit tO ein negatives Ausgangssignal an der Minusklemme des Impulsformungsgliedes 32. Das Ausgangssignal der Torschaltung 50 ist somit zur Impulszeit t0 positiv und bewirkt damit die Erzeugung eines negativen Signals »uebertrage« am Ausgang der Torschaltung 51. Am Ausgang der Torschaltung 52 erschein^ ein positives Signal. Das positive Signal »uebertrage« wird an das Tor 24., angelegt, wodurch von diesem ein negatives Signal erzeugt wird. Durch das negative Ausgangssignal des Tors 24₃ wird das Datenlesetor 16₃ geöffnet, um das jetzt auf der Informationsleitung auftretende Binärbit I₁₀, das durch ein negatives Signal dargestellt wird, in das Spaltenregister Fi? 3 zu leiten. Gleichzeitig wird im Negator 25₃ das Ausgangssignal der Torschaltung 24₃ invertiert und als positives Signal »0 eingeben« an die Torschaltung 34 (F i g. 6) angelegt. Das negative Ausgangssignal der Torschaltung 34 wird mit dem negativen Ausgangssignal der Torschaltung 56 (Fig. 7) verknüpft und führt zur Erzeugung eines positiven Ausgangssignal an der Torschaltung 33, wodurch eine binäre 0 in das Steuerregister CR eingegeben wird.

Wie der Teil b der Tabelle 1 zeigt, wird also am Ende der Impulszeit i0 das Bit I₁₀ in die Stelle 8 des Spaltenregisters FR 3 eingegeben. Die übrigen Datenlesetore 16₀... 16₂ werden während der Impulszeit t0 nicht geöffnet, da die Tore 24₀ ... 24₂ kein nega-

ao tives Signal zu dieser Zeit erzeugen. Während das Bit I₁₀ über die Datenlesetore 16₃ und 15₃ in das Spaltenregister FR 3 gelangt, werden die Signale der Impulsformungsglieder 1I₁, H₂ und H₃ über die entsprechenden Ubertragungstore 23(,,--23J und 23, in

as die Spaltenregister FR 0, Fi? 1 bzw. FR 2 überführt. Diese Übertragungstore werden zu dieser Impulszeit iO durch das zuvor beschriebene negative Signal . »uebertrage« geöffnet. Ebenso ist das Signal »Startmarkierung erfassen« im Zeitabschnitt t0 der ersten Leseperiode negativ, da ein oder mehrere seiner Eingangssignale positiv sind. Da sämtliche Spaltenregister FR1, FR 2 und FR 3 in dieser ersten Leseperiode zunächst mit Nullen gefüllt werden, gelangen daher Nullen über die betreffenden Übertragungstore in die Stelle B der Register FR 0, FR1 und Fi? 2. Im Teil b der Tabelle 1 ist der Inhalt der Register FR 0, FR1 und FR 2 nicht dargestellt, da er gleich dem im Teil a der Tabelle 1 gezeigten Inhalt ist.

Im nächsten Zeitabschnitt ti der ersten Leseperiode erscheint auf der Informationsleitung das Bit I₁₁, welches durch ein negatives Signal dargestellt und von einem auf der Synchronisierleitung erscheinenden negativen Impuls begleitet wird. Wie im Zeitabschnitt t0 ist auch hier das Signal ΉΆ negativ, da in der Stelle 0 des Steuerregisters eine binäre 0 vorliegt. Außerdem befindet sich zu dieser Zeit die Startmarkierungs-Kippschaltung noch in ihrem Einstellzustand, so daß an der Minusklemme des Impulsformungsgliedes 39 ein negatives Signal erscheint. Das Tor 50 wird wieder geöffnet und erzeugt ein positives Signal, wodurch das positive Signal »uebertrage« und das negative Signal »ueber-. trage« auftreten, die dazu benutzt werden, das Bit I₁₁ in das Spaltenregister FR 3 zu leiten und gleichzeitig die Bits 0 der Register FR 3, FR 2 und FR1 in die Register Fi?2, Fi?l bzw. Fi?0 zu überführen. Wie aus dem Teil c der Tabelle 1 ersichtlich ist, gelangt das Bit I₁₁ in die Stelle 8 des Registers FR 3, die infolge der Verschiebung des Bits I₁₀ in die Stelle 7

bis dahin freigeworden ist.

Zur Impulszeit i2 der ersten Leseperiode erscheint auf der Informationsleitung das Bit I₁₂ und wird von einem negativen Synchronisierimpuls begleitet. Durch die Erzeugung des positiven Signals »uebertrage« und des negativen Signals »uebertrage« wird sodann ein Bit in das Spaltenregister FR 3 überführt, und zwar auf die gleiche Weise, wie dies in Verbindung mit den Impulszeiten i0 und ti beschrieben

wurde. Am Ende des Zeitabschnittes ti enthält also das Register FR 3 die im Teil d der Tabelle 1 gezeigten Bits, während die Register FR 0, FR1 und FR 2 in ihren sämtlichen Stellen Nullen enthalten.

Während der Impulszeiten t3 ... i8 der ersten Leseperiode bleibt der Signalpegel auf. der Informationsleitung positiv, da von den Bandkanälen 3 ... 8 keine Einsen abgelesen werden. Synchronisierimpuise treten dagegen zu dieser Zeit nicht auf. Der Inhalt einer jeden Schleife läuft so lange im Kreis-. lauf um, bis die zweite Leseperiode beginnt. Während dieser Umlaufzeit bleibt das Signal »uebertrage« positiv und das Signal »uebertrage« negativ. Durch das negative Signal »uebertrage« werden sodann die Torschaltungen 17₀ ... 17₃ geöffnet, um die von den Toren 2O₀ ... 2O₃ kommende Zahl weiterzuleiten. Die zuletzt genannte Gruppe von Toren erhält ihre Information von den Rezirkulationstoren 2I₀ ... 2I₃ über die NOR-Schaltungen 18₀ ... 18₃. Da die Schiebe-Kippschaltung während der Abtastung des Startblocks nicht eingestellt ist, ist das Signal »schiebe« negativ, so daß ein Rezirkulationstor21 geöffnet wird und die von seinem ihm zugeordneten Ausgangsimpulsglied 11 kommende Information weiterleitet. Die am Ausgang eines Spaltenregisters erscheinende Information wird also über das Eingangsimpulsformungsglied 10 wieder in dasselbe Spaltenregister eingegeben. Da das Signal »uebertrage« zu dieser Zeit positiv ist, erzeugen die Ubertragungstore 23 ständig ein negatives Signal, egal, was für ein Signal am Impulsformungsglied 11 des nächsthöher numerierten Spaltenregisters auftritt. Außerdem erzeugt jedes Datenlesetor 16 während der Umlaufzeit unter dem Einfluß des ihm vom zugeordneten Tor 24 zugeführten positiven Signals ein negatives Ausgangssignal. Der Teil e der Tabelle 1 zeigt, welche Information sich in den Registern am Schluß des Zeitabschnittes 18 der ersten Leseperiode befindet. .

Wie Fig. 3 zeigt, werden während der Zeitabschnitte tO ... tS der zweiten Leseperiode folgende Bits in Serie angeordnet: I₂₀,1₂₁,1₂₂,1₁₃,1₁₄ und I₁₅. Die in den Kanälen 0 ... 2 der zweiten Spalte aufgezeichneten Einsen treten also auf der Informationsleitung in dieser Reihenfolge auf; im Anschluß an diese Bits folgen dann die in den Kanälen 3 ... 5 der ersten Spalte aufgezeichneten Einsen. Sämtliche Zeitimpulse tO... tS der zweiten Leseperiode werden von jeweils einem negativen Synchronisierimpuls begleitet. Der Zeitabschnitt iO der zweiten Leseperiode beginnt mit dem Auftreten des Bits I₁₀ am Ausgang des Spaltenregisters FR 3. Zu dieser Zeit treten außerdem an den Ausgängen der Register FR0, FRl, FRl und CR Nullen auf. Die Startmarkierungs-Kippschaltung befindet sich zu dieser Zeit immer noch in ihrem Eihstellzustand. Das Tor 50 erzeugt somit unter dem Einfluß des das Bit I₂₀ begleitenden negativen Synchronisierimpulses und des negativen Signals ~R3 ein positives Signal, welches zur Erzeugung eines negativen Signals »uebertrage« und eines positiven Signals »uebertrage« führt. Durch diese beiden Signale gelangt das Bit I₂₀ in das Spaltenregister FR 3, während die an den Ausgängen der Register FR 3, FR1 und FR1 auftretenden Bits in die Register FR 2, FR1 bzw. FR 0 geleitet werden. Der Teil a der Tabelle 2 zeigt, welche Information sich in sämtlichen Spaltenregistern und dem Steuerregister am Schluß des Zeitabschnittes / 0 befindet. Die Bits I₁₁ und

I₁₂ sind inzwischen zu den

stellen 0 bzw. 1 des Spaltenregisters FR 3 verschoben worden, während sich das Bit l,₀ jetzt in der Stelle 8 des Registers FR 3 befindet. Das Bit I₁₀ ist vom Ausgang des Registers FR 3 in die Stelle 8 des Registers FR1 geleitet worden. Da von den Registern FR1 und FR1 Nullen übertragen wurden, befindet sich also in der Stelle 8 der Register Fi? 1 und FR 0 jeweils eine 0. Auch das Steuerregister CR

ίο enthält in sämtlichen Stellen Nullen, wobei von dem Tor 25₃ (F i g. 5) eine 0 in das Impulsformungsglied 30 geleitet wurde.

Tabelle 2
Leseperiode 2

	Register	8	0	7	6	5 4	3	(0	0	ti	0	ti	0	/3	ο	t4	ί8	2	1	0
	FR 0	0		0	0	0 0	0	0	0	0	ΓΟΟ	η lio	0	0	0
20	FR1	0	I₁₁	0	0	0 0	0	0	0	0	0	2i I20	0	0	0
	FRl	lio	I₂₁	0	0	0 0	0	0	0	0	0
	Fi? 3	20	0	0	0	0 0	0	/5 0	0	I₁₂	I₁₁
	CR		0	0	0 0	0	14 llS	0'	0	0
35		Il2			(a)	0
	FRl	I₂₂	lio	0	0 0	0	0	0
	FR 3	0	I₂O	0	0 0	0	0	Il2
	CR		0	0	0 0	0	0	0
30		0			(b)
	FRl	I₁₃	I₁₁	lio	0 0	0	0	0
	FR3	0	l₂i		0 0	0	0	0
	CR		0	0	0 0	0	0	0
35		0			(C)
	FRl	I₁₄	li₂	I₁₁	I₁₀ 0	0	0	0 -
	FR 3	0	I₂₂	l₂i	I₂₀O	0	0	0
	CR		0	0	0 0	Ό	0	0
40		0			(d)
	FRl	I₁₅	0	l_t2	Iu 1	0	0	0
	FR3	0	I₁₃	I₂₂	I₂₁ 1	0	0	0
	CR	0	0	0	0 0	0	0	0
45		0			(e)
	FRl	0	0	0	I₁₂ 1	0	0	0
	FR3		I₁₄	li₃	I₂₂ 1	0	0	0
	CR	0	0	0 0	0	0	0
50	FRl	0	0	(f) 0 0	I₁₂	Iu	lio
	FR3	0	0.	Ii5 1	I₂₂	I₂"!	I20
	CR	0	0	0 0	0	0	0
				(g)

Zur Impulszeit ti der zweiten Leseperiode erscheint auf der Informationsleitung das Bit I₂₁, welches von einem negativen Synchronisierimpuls begleitet wird. Dieses Bit gelangt in die Stelle 8 des Spaltenregisters FR 3, während die am Ausgang der Spaltenregister auftretenden Bits den Eingängen der Spaltenregister mit den nächstniedrigeren Nummern zugeleitet werden. In den Registern FR1 und FR 3 befindet sich also am Schluß der Impulszeit 11 die im Teil b der Tabelle 2 gezeigte Information. In den Registern FR 0 und FR1 befinden sich dagegen wie im Teil a der Tabelle 2 ausschließlich Nullen.

409 616/188

Während des Zeitabschnittes ti der zweiten Leseperiode wird das Informationsbit 1.,., in die Stelle 8 des Spaltenregisters Fi? 3 geleitet, während das am Ausgang des Registers FR 3 auftretende Bit I₁., in die Stelle 8 des Registers FR 2 gelangt. Um den" für diese Bits benötigten Platz zu beschaffen, ist der Inhalt sämtlicher Spaltenregister und der des Steuerregisters um eine Stelle nach rechts verschoben worden.

Während der Impulszeit 13 erscheint als nächstes Bit auf der Informationsleitung I₁₃, welches vom Kanal 3 der ersten Startblockspalte abgetastet wurde. Dieses Bit gelangt auf demselben Wege in die Stelle 8 des Spaltenregisters FR 3 wie die früheren Bits. Gleichzeitig wird das am Ausgang des Spaltenregisters FR 3 auftretende Bit 0 in die Stelle 8 des Registers FR 3 geleitet, wodurch das Bit I₁₂ ersetzt wird, welches zur Stelle 7 dieses Registers verschoben wird. Während der Impulszeiten /4 und t5 der zweiten Leseperiode gelangen die Bits I₁₄ und I₁₅ hintereinander in das Register FR 3 in der im Teil e und f der Tabelle 2 gezeigten Weise. Während der Zeitintervalle t6, ti und t8 läuft die Information sämtlicher Register um, da keine Synchronisierimpulse auftreten. Am Schluß des Zeitintervalls tS befindet sich daher in den Registern die im Teil g der Tabelle 2 dargestellte Information, wobei in den Registern FR1 und FR 0 immer noch ausschließlich Nullen enthalten sind. Der Zeitabschnitt i8 beschließt die zweite Leseperiode.

Tabelle 3
Leseperiode 3

Register

8

7

6

5

4

1

O

3

iO

O

i3

t6

O

2

1

O

FR O

O

• ο

₁₃ ι

₁₅ ι

O

i2 I₁₁

u I₁₃

O

FRi

I₁₀

O

23 1

■> 1

O

22 I₂₁

₂4 I₂₃

O

FR 2

I₂₀

O

(d)

O

3₂ ^₁

/8

O

O₁₀

O₁₁

FR3

l₃o

O

1

(C)

is I₁₄

O

I₁₃

I₂₂

CR

0

O

0"

(a)

FRl

0

I₁₂

I₁₁

1

io O

O

FR2

O₁₃

I₂₂

1

20 O

O

FR3

l.,₃

I₃₂

I₃₁

1

30 O

O

I₁₅

I₁₄

CR

ο"

O

(b)

FRl

O

I₁₀

O

FR2

O

I₁₅

I₁₄

1

l₂o

O

FR 3

I₁₆

I₂₅

I₂₄

1

I30

O

CR

O

FRl

O

I₁₂

I₁₁

I₁₀

FR2

O

1

I₂₂

I₂₁

FR 3

I₁₈

In

I₁₆

1

I32

I₃₁

l₃o

geleitet. Diese Bits treten in folgender Reihenfolge auf der Informationsleitung auf: I₃₀, I₃₁, I₃₂, I₂₃, I₂₄, l.,₅, 1_1C, I₁₇ und I₁₈. Diese neun Bits gelangen nacheinander während der entsprechenden Zeitintervalle i0 ... i8 in das RegisterFR3,so daß sich am Schluß des Zeitintervalls i8 das Bit I₃₀ in der Stelle 0 des Spaltenregisters FR 3 befindet.

Während das Spaltenregister FR 3 neue Information erhält, werden die Signale der Register FR 3, FR2 und FRl an die Eingänge der RegisterFR2, FR1 und FR 0 in der zuvor beschriebenen Weise angelegt. Teil d der Tabelle 3 zeigt die Information, die sich in den Registern am Schluß der dritten Leseperiode befindet; sämtliche Stellen des Registers FR 0 enthalten zu dieser Zeit noch Nullen. Außerdem befinden sich auch im Steuerregister CR infolge der Arbeitsweise des Tors 25₃ (F i g. 5) ausschließlich Nullen.

Während der vierten Leseperiode werden Bits der vierten, dritten und zweiten Startblockspalte in dieser Reihenfolge in das Register FR 3 geleitet; die Weiterleitung dieser Bits zwischen den einzelnen Registern erfolgt in der zuvor beschriebenen Weise. Die Impulszeit /0 der vierten Leseperiode beginnt mit dem Auftreten der Bits I₃₀, l.,₀ und I₁₀ am Ausgang der Register FR 3, FR 2 bzw? FR1. Teil a der Tabelle 4 zeigt die Information, die sich in den Registern am Schluß des Zeitintervalls i0 befindet, nachdem in die Stelle 8 des Registers FR 3 ein neues Bit I₄₀ geleitet worden ist. Die Teile b, c und d der Tabelle 4 zeigen die Information, die sich in den Registern am Schluß der Zeitintervalle 13, i6 bzw. /8 befindet.

35

40

45 Tabelle 4
Leseperiode 4

55

60

Tabelle 3 und 4 zeigt den Inhalt der Spaltenregister sowie des Steuerregisters während verschiedener Impulszeiten der dritten bzw. vierten Leseperiode. Wie F i g. 3 und Tabelle 3 zeigt, werden in der dritten Leseperiode die Bits von drei verschiedenen Startblockspalten gelesen und in die Spaltenregister

Register	8	7	6	5	4	0	0	I₁₂	0	0	3	I	2	1	0
*FRO*	I₁₀	0	0	0	0	0	I₁₃		I₁₅	Iu	0	0	0	0
*FRl*	I20	0	0	0	0	0	I₂₃	I₃₂	I₂₅	1«	0	0	I₁₂	In
*FR2 .*	I30	0	0	0	I₁₅	I₁₈	!33	I₄₂	I₃₅	134	Iu	I₁₃	J-OO	I₂₁
*FR3*	I40	I₁₈	In	I₁₆	I₂₅	0	0	0	0	0	I₂₄	I₂₃	I₃₂	I₃₁
CR	0	0	0	0	0	(b) *3	(C) t6	(d) ti	0	0	0	0
				(a) tO
*FRO*	0	I₁₂	I₁₁	I₁₀	0	0	0	0
*FRl*	I₁₃	I₂₂	I₂₁	l₂o	0	0	0	0
*FR2*	!23	132	I₃₁	l₃o	0	0	I₁₅	I₁₄
*FR3*	I₃₃	142	1«	I40	In	I₁₆	I₂₅	124
CR	0	0	0	0	0	0	0	0

*FRO*	0	0	0	I₁₁	I₁₀	0	0
*FRl*	0	I₁₅	Iu	I₂₁	l₂o	0	0 ..
*FR 2*	I₁O	I₂₅	124	I₃₁	130	0	0
*FR 3*	!20	I₃₅	134	1«	140	I₁₈	In
CR	0	0	0	0	ö	0	0

*FRO*	0	0	0	0	I₁₂	I₁₁	I₁₀
*FRl*	0	0	0	I₁₃	1.,.,	I₂₁	l₂o
*FR2*	Its	In	I₁₆	I₂₃	I₃₂	I₃,	I₃O
*FR3*	I₃₈	I₂₇	I₂₆	1₃3	I₄₂	I₄₁	I₄₀
CR	0	0	0	0	0	0	0

Wie sich aus der vorstehenden Beschreibung der Tabellen 1 bis 4 ergibt, werden also sämtliche Bits des Startblocks in das Spaltenregister FR 3 geleitet, von wo sie in den aufeinanderfolgenden Leseperioden nach oben in die RegisterFR2, FRl und FjRO verschoben werden. Während der fünften Leseperiode werden die Bits I₁₀, I₁₁ und I₁₂ aus dem Register FR 0 entfernt und durch die Bits I₂₀, L_n, 1.,.,,

1₎₄ und I₁₅ ersetzt. Der Verlust dieser drei ersten Bits des Startblocks ist jedoch bedeutungslos, da diese Bits von den Verbraucherschaltkreisen nicht benutzt werden. Am Schluß der sechsten Leseperiode enthalten sämtliche Spaltenregister FRO ... FR 3 in ihren neun Stellen jeweils Einsen; dieser Informationsinhalt bleibt dann so lange erhalten, bis die ersten Bits der Startmarkierung in der 26. Leseperiode abgetastet werden. Wie Tabelle 4 außerdem zeigt, sind die Bits sämtlicher Startblockspalten kanalmäßig ausgerichtet, d. h., die einzelnen Zeitabschnitte der Spaltenregister stehen in keinerlei Beziehung zueinander. Eine Gruppe von Bits, die kanalmäßig ausgerichtet ist, stellt eine Kanalgruppe dar. Eine solche Kanalgruppe umfaßt dabei diejenigen in den Spaltenregistern befindlichen Bits, die dem gleichen Bandkanal zugeordnet sind. Als Beispiel soll der Teil d der Tabelle 4 betrachtet werden, welcher den Inhalt der Register am Schluß des Zeitintervalls f 8 der vierten Leseperiode zeigt. In der Stelle 0 der vier Spaltenregister befinden sich zu dieser Zeit die Einsen, die im Kanal 0 der ersten vier Startblockspalten abgetastet wurden. Das heißt, die Stelle 0 des Spaltenregisters FR 0 enthält das im Kanal 0 aufgezeichnete Bit der ersten Spalte des Startblocks; die Stelle 0 des Registers FR1 enthält das im Kanal 0 aufgezeichnete Bit der zweiten Spalte des Startblocks usw. In gleicher Weise enthalten die gegebenen Stellen der vier Spaltenregister die in einem gegebenen Kanal aufgezeichneten Bits der anderen Spalten des Startblocks. So enthält beispielsweise die Stelle 1 des Registers FR 0 das Bit I₁₁, die Stellei des Registers FR1 das Bit I₂₁ usw. Ebenso ist ersichtlich, daß die im Kanal 0 aufgezeichneten Bits stets dem Zeitintervall iO einer Leseperiode zugeordnet sind; in ähnlicher Weise sind die im Kanal 1 aufgezeichneten Bits stets dem Zeitintervall ti einer Leseperiode zugeordnet usw. Wie Teil d der Tabelle 4 zeigt, lautet die Kanalgruppe für die ZeitiO also 1111, was durch die in der Stelle 0 der Spaltenregister befindlichen Bits angedeutet ist. Diese dem Zeitabschnitt tO zugeordnete Kanalgruppe ändert sich außerdem nicht während des Umlaufs, d. h., die in einem bestimmten Kanal aufgezeichneten Bits verschiedener Spalten werden sich stets in den entsprechenden Stellen der Spaltenregister befinden. Nimmt man an, daß die Information in den Registern umläuft und betrachtet man die Information, die sich in den Registern eine Impulszeit nach dem Zeitabschnitt/8 der vierten Leseperiode befindet, so zeigt sich, daß die Bits I₁₀, I₂₀, I₃₀ und I₄₀ bei ihrem Umlauf von der StelleO der Spaltenregister in die Stelle 8 der Register gelangt sind, wobei diese vier Bits ihre Verzögerungsschleifen stets im - gleichen Rhythmus durchlaufen. Dasselbe gilt auch für die Bits der anderen Gruppen für die Kanäle 1... 8:

Wie F i g. 3 zeigt, ^werden die in den Kanälen 0, 1 und 2 aufgezeichneten Bits der 25. Spalte des Startblocks während der 25. Leseperiode in das Register Fi? 3 überführt. Während derselben Leseperiode werden die in den Kanälen 3, 4 und 5 aufgezeichneten Bits der 24. Spalte des Startblocks gleichfalls in das Register FR 3 transportiert ebenso wie die in den Kanälen 6, 7 und 8 aufgezeichneten Bits der 23. Spalte des Startblocks. Mit Beginn der 26. Leseperiode zur Impulszeit tO gelangt als erstes Bit das im Kanal 0 aufgezeichnete Bit der 26. Spalte in die Korrekturschaltung. Diese 26. Spalte des Startblocks ist die erste Spalte der aus drei Spalten bestehenden Startmarkierung (Fig. 2). Das Bit O erscheint auf der Informationsleitung gleichzeitig mit den am Ausgang der Register FR 3, FR 2, FR1 und FR O auftretenden Bits des Kanals O. Da auch die Bits der Startmarkierung jeweils von einem negativen Synchronisierimpuls begleitet werden und das Steuerregister CR in seinen sämtlichen Stellen Nullen enthält, arbeitet die Schaltung gemäß F i g. 7 wie oben beschrieben und erzeugt für jedes der neun Informationsbits, die während der 26. Leseperiode in Serie auf der Informationsleitung erscheinen, das negative Signal »uebertrage« sowie das positive Signal »uebertrage«. Somit gelangt die neue Information in das Spaltenregister FR 3, während der alte Inhalt der einzelnen Register jeweils in das Register

.- mit der nächstniedrigeren Nummer überführt wird. Der Teil a der Tabelle 5 zeigt die Information, die sich in den Registerschleifen am Ende der Taktzeit /0 der 26. Leseperiode befindet.

Tabelle 5
Leseperiode 26

Register

35

FR 0

SO

8

7

6

5

4

I₂₄

3

2

1

22

0

Fi? 1

I₃₄

132

FRl

I30

lee

I₀₇

106

I₁₅

144

I₁₄

I₁₃

I₄₂

1*1

40 Fi?3

I₄₀

I₁₈

I₁₇

I₁₆

I₂₅

I₅₄

124

I₂₃

I₅₂

131

CR

I₅₀

1₂8

I₂₇

I₂₆

I₃₅

0

I₃₄

I₃₃

0

I₄₁

O₆₀

138

I₃₇

I₃₆

I₄₅

(b) t8

I₄₄

I₄₃

I₅₁

FRO

0

^₁

0

45 FRl

(a) tO

I₄₁

FR2

I₁₈

I₁₇

I₁₆

I₂₅

I₂₃

I₃₀

I₅₁

!•ίο

FR 3

1₂8

I₂₇

20

I₃₅

133

142

O₆₁

I₄₀

CR

138

I₃₇

I₃₆

I₄₅

I₄₃

I₅₂

0

I₅₀

I₄₈

I₄₇

I₄₆

I₅₅

I₅₃

O₆₂

O₆₀

0

Aus Gründen der Raumersparnis ist in jedem Index die Zehnerstelle der Spaltenbezeichnung weggelassen worden. So stellt beispielsweise das Bit l_a9 in der Stelle 8 des Spaltenregisters FR 0 das Bit dar, das im Kanal 0 der 23. Spalte des Startblocks aufgezeichnet ist. In ähnlicher Weise stellt das in der Stelle 8 des Registers FR 3 befindliche BUO₀₀ das Bit 0 dar, welches im Kanal 0 der 26. Spalte aufgezeichnet ist; dieses Bit gehört also zur ersten Spalte der Startmarkierung. Diese kürzere Darstellung des Index wird in allen weiteren nachstehend beschriebenen Tabellen angewandt. Während der Impulszeiten ti... ti der 27. Leseperiode gelangen folgende Informationsbits in der Reihenfolge ihres Auftretens in das Register FR 3: O₆₁, O₈₂, I₅₃, I₅₄, I₃₅, I₄₆, I₄₇. Während des Zeitabschnittes i8 der Leseperiode gelangt das Informationsbit I₄₈ in die Stelle 8

des Spaltenregisters FR 3, so daß sich am Schluß dieses Zeitabschnittes die im Teil b der Tabelle 5 gezeigte Information in den Registerschleifen befindet.

Zu Beginn der 27. Leseperiode (Zeitabschnitt iO) erscheint auf der Informationsleitung das erste Informationsbit I₇₀, welches von einem negativen Synchronisierimpuls begleitet wird. Gleichzeitig treten an den Ausgängen der Spaltenregister FR1... FR 3 die Bits I₃₀, I₄₀, I₅₀ bzw. O₆₀ auf. Die Eingabe des Bits I₇₀ in die Stelle 8 des Spaltenregisters Fi? 3 sowie die Übertragung des Bits O₆₀ vom Register FR 3 in die Stelle 8 des Registers FR 2, des Bits I₅₀ vom Register FR 2 in die Stelle 8 des Registers FR1 sowie des Bits I₄₀ vom Register FR1 in die Stelle 8 des Registers FR 0 erfolgt in der zuvor beschriebenen Weise. Teil a der Tabelle 6 zeigt die Information, die sich in den Registerschleifen am Schluß der Impulszeit tO der 27. Leseperiode befindet.

Tabelle 6
Leseperiode 27

Register	8	7	6	5	4	I₃₄	3	2	1	0
FR O		I₁₈	I₁₇	I₁₆	1	144	I₂₄	1	132	I₃₁
Fi? 1	I₅₀	^28	I₂₇	i_2e	I₃₅	I₅₄	I₃₄	133	1«	I₄₁
FR 2	O₆₀	I₃₈	I₃₇	■"•36	I₄₅	O₆₄	144	143	I₅₂	I₅₁
FR 3	I₇₀	I₄₈	I₄₇	I₄₆	I₅₅	0	1₅4	I₅₃	O₆₂	O₆₁
CR	0	0	0	0	0	(d) tS	0	0	0	0
				(a) tO
FRO	^28	I₂₇	I₂₆	I₃₅	I₃₃	142	1«	I₄₀
FRl	■*·₃8	I₃₇	■•■36	I₄₅	143	I₅₂	I₅₁	I₅₀
FR 2	I₄₈	I₄₇	ι_4β	I₅₅	I₅₃	O₆₂	O₆₁	O₆₀
FR 3	I₅₈	I₅₇	I₅₆	O₀₅	O₆₃	I₇₂	I₇₁	I₇₀
CR	0	0	0	0	0	0	0	0

Während der übrigen Zeit der 27. Leseperiode wird das Spaltenregister FR 3 wieder mit neuer Information gefüllt, so daß es am Schluß der Impulszeit i8 die im Teil b der Tabelle 6 dargestellte Information enthält. Die neue Kanalgruppe für die Impulszeit iO ergibt sich aus den in den Stellen 0 der Spaltenregister befindlichen Binärwerten. Diese Kanalgruppe lautet am Schluß der 27; Leseperiode, von oben (FjRO) nach unten (FR 3) gelesen, wie folgt: 1101. Die Kanalgruppen für die Zeitabschnitteil und t2 können an Hand des Teils b der Tabelle 6 durch Aufsuchen der in den Stellen 1 und 2 der Spaltenregister befindlichen Binärwerte in gleicher Weise ermittelt werden. Wie Tabelle 6 zeigt, sind diese Bitkombinationen identisch mit der Kanalgruppe für den Zeitabschnitt iO (1101). Dagegen lautet die Bitkombination bzw. die Kanalgruppe für die Zeitabschnitte 13, <4 und t5 1110, wie sich aus den in den Stellen 3, 4 und 5 der Spaltenregister befindlichen Werte ergibt. Die Kanalgruppe für die Zeitabschnitte 16,17 und 18 lautet 1111.

Wie Tabelle 6 zeigt, sind am Schluß der 27. Leseperiode die beiden ersten Startmarkierungsbits der Bandkanäle 0, 1 und 2 in die Korrekturschaltung überführt worden. Das letzte Startmarkierungsbit dieser Kanäle wird in der nächsten Leseperiode 28 in die Spaltenregister überführt. Sämtliche Informationsbits, die dann mit Beginn der 29. Leseperiode von den Bandkanälen 0, 1 und 2 abgetastet werden, müssen Datenbits sein, die für die Verbraucherschaltkreise bestimmt sind. Sobald also die vollständige Startmarkierungskombination eines gegebenen Kanals in die Korrekturschaltung gelangt ist, muß der Betrieb der Schaltung umgeschaltet werden, um die anschließend auftretenden Datenbits zwecks endgültiger Übertragung an die Verbraucherkreise richtig zusammensetzen zu können. Dieser Vorgang wird nunmehr nachstehend beschrieben.

Die 28. Leseperiode beginnt mit dem Zeitabschnitt iO, in dem das von einem negativen Synchronisierimpuls begleitete Bit I₈₀ auf der Informationsleitung auftritt. Mit Beginn der Impulszeit t0 treten an den Ausgängen der Spaltenregister FR 0, FR1, FR 2 und FR 3 folgende Bits auf: I₄₀, I₅₀, O_6n bzw. I₇₀. Außerdem tritt mit Beginn der Impulszeit t0 auch ein Bit 0 am Ausgang des Steuerregisters CR auf. An sämtlichen Eingängen des Tors 56 (F i g. 7) liegen also negative Signale an, da sich die Startmarkierungs-Kippschaltung noch in ihrem Einstellzustand befindet. Das Tor 56 erzeugt daher ein positives' Ausgangssignal, welches mit »Startmarkierung erfassen« bezeichnet ist. Ebenso sind auch sämtliche Eingangssignale des Tors 50 (F i g. 7) negativ, so daß auch dieses Tor ein positives Ausgangssignal erzeugt, wodurch wie in den vorangegangenen 27. Leseperioden das negative Signal »uebertrage« und das positive Signal »uebertrage« erzeugt werden. Wie F i g. 5 zeigt, wird das Bit I₈₀ durch die Signale »uebertrage« und »uebertrage« in die achte Stelle des Spaltenregisters FR 3 in der üblichen Weise überführt. Gleichzeitig versuchen diese Signale auch die Übertragungstore 23 zu öffnen, um zwischen den einzelnen Registern Information nach oben zu verschieben. So wird das am Ausgang des Spaltenregisters FR 3 auftretende Bit I₇₀ zur Impulszeit iO in die Stelle 8 des Spaltenregisters FR 2 geleitet. Das am Ausgang des Spaltenregisters FR 2 erscheinende Bit O₈₀ wird vom Übertragungstor 23_t weitergeleitet und würde normalerweise in die Stelle 8 des Spaltenregisters FR1 gelangen. Indessen ist zu beachten, daß im Zeitabschnitt iO jetzt das positive Signal »Startmarkierung erfassen« auftritt. Durch das Anlegen dieses positiven Signals an die NOR-Schaltung IS₁ gelangt daher eine binäre 1 in die Stelle 8 des Registers FR1, so daß das Bit O₆₀ verlorengeht. Da das Signal »uebertrage« zu

dieser Zeit negativ ist, würde das Übertragungstor 23₀ normalerweise gleichfalls geöffnet werden, um das am Ausgang des Spaltenregisters Fi? 1 auftretende Bit I₅₀ in die Stelle 8 des Registers FR 0 zu leiten. Das positive Signal »Startmarkierung erfassen« liegt aber auch am Übertragungstor 23₀ an, wodurch dieses Tor gesperrt wird. In die Stelle 8 des Spaltenregisters FR 0 gelangt daher ein BHO, da an sämtlichen drei Eingängen der NOR-Schaltung 15₀ negative Signale anliegen. Wie Fig. 6 zeigt, wird das positive Signal »Startmarkierung erfassen« auch an das Tor 33 angekoppelt, so daß dieses Tor unabhängig von der Polarität des Ausgangssignals des Tors 34 ein negatives Signal erzeugt. Durch das negative Signal des Tors 33 gelangt somit eine binäre 1 in die Stelle 8 des Steuerregisters CR, welches zuvor stets eine binäre 0 vom Tor 25₃ (F i g. 5) erhalten hatte. Der Teil a der Tabelle 7 zeigt die Information, die sich in den Spaltenregistem sowie im Steuer-

register CR am Ende der Impulszeit tO der 28. Leseperiode befindet.

Tabelle 7
Leseperiode 28

Register	- S	7	6	5 4	3	2β	2	1	0
FR O	O	I₂S	I₂₇	l->₆ I₃₅	I₃₄	!36	I₃₃	I₄₂	I₄₁
Fi?l	1	I₃₈	I₃₇	*C C*	I₄₄	I₄₀	ι«	I₅₂	I₅₁
FR 2	I70	I₄₈	I₄₇	i« I₅₅	I₅₄	I₅₆	I₅₃	O₆₂	O₆₁
FRS	I₈₀	I₅₈	I₅₇	I₅₆ O₆₅	O₆₄	0	O₆₃	I₇₂	I₇₁
CR	1	0	0	0 0	0		0	0	0
				(a) tO		I₄₃
FRO	0	0	l₂s	I₂₇ I₂₆	I₃₅	I₅₃	I₃₄	I₃₃	I₄₂
FRl	1	1	I₃₈	I₃₇ I₃₆	I₄₅	O₆₃	1*4	I₄₃	I₅₂
FR 2	l₇i	I₇₀	I₄₀	I₄₇ I₄₆	I₅₅	I₇₃	I₅₄	I₅,	O₆₂
FRS	I₈₁	I₈₀	I₅₈	I₅₇ 1₅6	O₆₅	0	O₆₄	O₆₃	I₇₂
CR	1	1	0	0 0	0		0	0	ο.
				(b) ti
FRO	0	0	0	I₂₈ I₂₇	I₃₅	I₃₄	I₃₃
FRl	1	1	1	I₃₈ I₃₇	ι«	I₄₄	ι«
FR2	I₇₂	I₇₁	I₇₀	I₄₈ I₄₇	I₅₅	I₅₄	I₅₃
FRS	I₈₂	I₈₁	l₈o	I₅₈ I₅₇	O₆₅	O₆₄	O₆₃
CR	1	1	1	0 0	0	0	0
				(c) ti
Fi? O	I₃H	I₃₇	I₃₆	I₄₅ I44	0	0	0
FR 1	I₄₈	I₄₇	I₄₆	I₅₅ 1₅4	1	1	1
FR 2	I₅₈	I₅₇	I₅₆	O₆₅ O₆₄	I₇₂	I₇₁	I₇₀
FRS	O₆₈	O₆₇	°ββ	I₇₅ I₇₄	1₈2	I₈₁	1₈ο
CR	0	0	0	0 0	1	1	1
				(b) ti

Mit Beginn des Zeitabschnittes 11 der 28. Leseperiode erscheint auf der Informationsleitung das Bit I₈₁, während an den Ausgängen der Spaltenregister FR 0, FR1, FR 2 und FR 3 die Bits I₄₁, I₅₁, O₆₁ bzw. I₇₁ auftreten. Diese an den Ausgängen der Spaltenregister auftretende Bitkombination bewirkt in Verbindung mit einem Bit 0 des Steuerregisters CR, daß das Tor 56 (F i g. 7) ein positives Signal erzeugt, wodurch in die Stelle 8 des Spaltenregisters FR 0 eine binäre 0 und in die Stelle 8 des Spaltenregisters FR1 eine binäre 1 in der in Verbindung mit dem Zeitabschnitt/O beschriebenen Weise gelangt. Gleichzeitig werden auch ein negatives Signal »uebertrage« sowie ein positives Signal »uebertrage« erzeugt, um in die Stelle 8 des Registers Fi? 3 das Bit I₈₁ zu leiten, wobei gleichzeitig das am Ausgang des Spaltenregisters FR 3 auftretende Bit I₇₁ in das Register FR 2 geleitet wird. In ähnlicher Weise wird das positive Signal »Startmarkierung erfassen« auch an das Tor 33 (F i g. 6) angelegt, um in die Stelle 8 des Steuerregisters CA eine binäre 1 zu überführen. Der Teil b der Tabelle 7 zeigt das Resultat dieser Operation im Zeitabschnitt ti. '

Zu Beginn der Impulszeit 12 der 28. Leseperiode treten dieselben Operationen auf wie während der Impulszeiten t0 und ti. Durch die an den Ausgängen der Register FR 0, FRl, FR 2, FR 3 und CR auftretende Bitkombination 11010 erzeugt das Tor 56 ein positives Signal zu der Zeit, da das von einem negativen Synchronisierimpuls begleitete Bit I₈₂ auf der Informationsleitung erscheint. Am Schluß der Impulszeit 12 befindet sich in den Registern somit die im Teil c der Tabelle 7 gezeigte Information.

Wie Teil c der Tabelle 7 zeigt, tritt mit Beginn des Zeitabschnittes / 3 an den Ausgängen der Spaltenregister sowie des Steuerregisters CR die Bitkombination 11100 auf, die zur Erzeugung eines positiven Signals durch das Tor 56 (F i g. 7) nicht ausreicht.

Das negative Signal »uebertrage« sowie das positive Signal »uebertrage« werden jedoch auch weiterhin erzeugt, um das nächste Informationsbit I₈₂ in die Stelle 8 des Spaltenregisters FR S zu leiten. Beide Signale bewirken außerdem die Übertragung der Ausgangssignale der Register FR 3, FR 2 und FR1 in die Stellen 8 der RegisterFR2, FRl bzw.. Fi?0; mit Beginn des Zeitabschnittes i3 treten also die gleichen Operationen auf wie in den Leseperioden 1 ... 27. Durch das NichtVorhandensein des Signals »Startmarkierung erfassen« am Eingang des Tors 33 kann außerdem durch das Signal »0 eingeben« des Tors 25₃ eine 0 in die Stelle 8 des Steuerregisters CR geleitet werden.

Während der übrigen Zeitabschnitte tS . . . t8 der

28. Leseperiode werden die Informationsbits I₇₃, I₇₄, I₇₅, O₀₆, O₀₇ und O₀₈ in dieser Reihenfolge in das Spaltenregister FR 3 eingeschrieben. Wie Teil c der Tabelle 7 zeigt, erscheint in diesen letzten sechs Zeitabschnitten die Bitkombination 1101 an den Ausgangen der Spaltenregister 0 ... 3. Das Tor 56 (F i g. 7) kann daher zu diesen Impulszeiten kein positives Signal erzeugen. Die Übertragung der Bits zwischen den einzelnen Spaltenregistern wird daher in der gleichen Weise wie in den ersten 27 Leseperiöden durchgeführt, so daß sich am Schluß des Zeitabschnittes /8 die im Teil d der Tabelle 7 dargestellte Information in den Registern befindet.

Wie Teil d der Tabelle 7 zeigt, lautet die Bitkombination des Kanals 0 am Schluß der 28. Leseperiode

01111. Diese Kombination ergibt sich aus den Bits, die in der Stelle 0 der Spaltenregister sowie des Steuerregisters am Schluß der Impulszeit 18 enthalten sind. In gleicher Weise lautet die Bitkombination für die Kanäle 1 und 2 ebenfalls 01111, da dies die Binärwerte sind, die sich in den Stellen 1 bzw. 2 der Spaltenregister und des Steuerregisters befinden. Für die Zeitabschnitte 13, i4 und /5 lautet die Kanalgruppe 11010 und für die Zeitabschnitte /6, ti und /8 11100. . .

Während der 29. Leseperiode erzeugt die Lese- und Synchronisiereinrichtung eine Impulskette von Informationsbits, die in der Reihenfolge ihres Auftretens wie folgt lauten: d₁₀, d_n, d₁₂, I₈₃, I₈₄, I₈₅, I₇₀, I₇₇ und I₇₈. Die ersten drei auf der Informations-

leitung auftretenden Bits kommen von den Bandkanälen 0, 1 und 2 der ersten Datenspalte. Diese Datenbits können entweder eine binäre 1 oder 0 darstellen. Die nächsten drei Bits kommen von den Kanälen 3, 4 und 5 der dritten Spalte der Startmarkierung. Die letzten drej Bits der Impulskette stammen von den Kanälen 6, 7 und 8 der zweiten Spalte der Startmarkierung.

Wie zuvor erwähnt wurde, müssen die Datenbits nach Spalten ausgerichtet sein, so daß sich in jedem Spaltenregister die Bits derselben gegebenen Datenspalte befinden. Die ankommenden Datenbits können direkt in eines der vier Spaltenregister eingeschrieben werden, je nachdem, zu welcher gegebenen Spalte

das betreffende Datenbit gehört. Durch die sogenannten »Einschreibstellen« wird dabei das Spaltenregister ausgewählt, in das ein bestimmtes Datenbit geleitet werden soll. Diense Einschreibstellen sind nach Kanälen ausgerichtet, wobei für jede der neun in der Schräglauf-Korrekturvorrichtung auftretenden Kanalbitkombinationen oder -gruppen nur eine Einschreibstelle vorgesehen ist. Die Einschreibstelle erscheint stets als 0, während die anderen Bits der Kanalgruppe entweder aus Datenbits oder aus Einsen bestehen. Obwohl die Datenbits gleichfalls als Einsen oder Nullen auftreten können, ist die Logik so ausgebildet, daß keine Verwechslung zwischen einer Einschreibstelle und einem Datenbit 0 möglich ist.

Wie Teil d der Tabelle 7 zeigt, stellen die am Schluß der 28. Leseperiode im Spaltenregister FR 0 auftretenden drei Nullen jeweils eine Einschreibstelle dar, die in der Einschreibperiode 29 dazu benutzt werden, die Datenbits d_i0, d_n und d_v, in das Spaltenregister FR 0 zu leiten. Diese drei Werte des Spaltenregisters FR 0 sind den Zeitabschnitten iO, il bzw. ti zugeordnet, die ihrerseits wiederum zu den Bandkanälen 0, 1 bzw. 2 gehören. Die während der 29. Leseperiode abgetasteten Bits d_w, d_n und d_n kommen also von diesen drei Bandkanälen. In Verbindung mit der Leseperiode 29 wird nunmehr beschrieben, in welcher Weise die Einschreibstellen die Übertragung von Information in das Spaltenregister FR 0 bewirken.

Mit Beginn der Leseperiode 29 tritt im Zeitabschnitt iO das von einem negativen Synchronisierimpuls begleitete Bit d₁₀ auf der Informationsleitung auf. Außerdem treten am Ausgang der Register FR 0, FR1, FR 2 und FR 3 sowie des Steuerregisters CR folgende Bits auf: 0, 1, I₇₀, I₈₀ bzw. 1. Da am Ausgang des Impulsformungsgliedes 32 des Steuerregisters CR jetzt ein Bit 1 auftritt, ist das Signal 7J3 somit positiv und veranlaßt die Tore 50 und 56 (F i g. 7) zur Erzeugung von negativen Signalen. Durch das negative Signal des Tors 50 erzeugt das Tor 51 ein positives Signal und das Tor 52 ein negatives Signal. Infolge des negativen Signals »üebertrage« und des gleichzeitig auftretenden negativen Signals des Tors 26₃ (F i g. 5) erzeugt das Tor .24₃ ein positives Ausgangssignal, wodurch das Datenlesetor 16₃ gesperrt wird, so daß das Informationsbit d_i0 nicht in das Spaltenregister Fi? 3 gelangt. Durch das negative Signal »üebertrage« werden außerdem die Tore 17 geöffnet, so daß der Inhalt der Register im Kreislauf umläuft. Außerdem verhindert das an den Übertragungstoren 23 anliegende positive Signal »üebertrage«, daß ein am Ausgang eines Spaltenregisters auftretendes Bit in das Register mit der nächstniedrigeren Nummer geleitet wird. Das am Ausgang des Impulsformungsgliedes H₃ auftretende Bit I₈₀ läuft also im Zeitabschnitt fOum und gelangt in die Stelle 8 desselben Register FR 3, aus dem es entnommen wurde. Durch den Umlauf dieses Bits I₈₀ erzeugt das Rezirkulationstor 2I₃ ein positives Signal, welches seinerseits zur Erzeugung eines negativen' Ausgangssignals an der NOR-Schaltung 18₃ führt. In ähnlicher Weise läuft das am Ausgang des Spaltenregisters FR 2 auftretende Bit I₇₀ über die Tore 21,, 18₂, 19,, 2O₂ und 17₂ um und gelangt dabei in die Stelle 8 des Registers FR 2 während des Zeitabschnittes i0 der 29. Leseperiode. Durch den Umlauf dieses Bits 1 erscheint am Ausgang der NOR-Schaltung ein negatives Signal. Im Register FR1 tritt gleichfalls ein Bit 1 am Ausgang des Impulsformungsgliedes 1I₁ auf und gelangt bei seinem Versuch, wieder zum Register FR 3 in die Stelle 8 zurückzukehren, an das Rezirkulationstor 2I₁. Die NOR-Schaltung 18_t erzeugt daher ein negatives Signal ebenso wie die NOR-Schaltungen 18₂ und 18₃. Diese drei negativen Signale werden an die drei Eingänge des Tors 26₀ (F i g. 5) angelegt. Wie F i g. 6 zeigt, erzeugt das Tor 37 unter dem Einfluß der am Ausgang des Impulsformungsgliedes 32 auftretenden binären 1 ein negatives Signal, das mit R 4' bezeichnet ist. Das Signal R 4 ist gleichfalls negativ, da es von der Minusklemme des Impulsformungsgliedes 32 (F i g. 6) kommt. Das Signal R 4 sowie der negative Synchronisierimpuls, welcher das Informationsbit d₁₀ begleitet, werden an das Tor 54 (F i g. 7) angelegt. Da beide Eingangssignale zu dieser Zeit negativ sind, erzeugt dieses Tor ein positives Signal, wodurch das Tor 53 ein negatives Signal erzeugt, das mit »Datensynchronisierimpuls« bezeichnet ist. Sowohl das Signal R 4' als auch der Datensynchronisierimpuls werden an sämtliche Tore 26 (F i g. 5) angekoppelt.

Im Zeitabschnitt iO der 29. Leseperiode sind also sämtliche Eingangssignale des Tors 26„ negativ. Da-

durch erzeugt dieses Tor ein positives Ausgangssignal, das nach seiner Negation im Tor 24₀ als negatives Signal an den einen Eingang des Datenlesetors 16₀ gelangt. Durch dieses negative Signal wird das Datenlesetor 16₀ geöffnet, so daß das auf der Informationsleitung auftretende Bit d₁₀ in die Stelle 8 des Spaltenregisters Fi? 0 gelangt. Das Datenbit d₁₀ gelangt also nicht in das Register FR 3, sondern in das oberste Spaltenregister. Außerdem wird das negative Signal des Tors 24₀ im Tor 25₀ negiert und als positives Signal an das TOr^₁ angelegt. Zu dieser Zeit ist auch das Signal »Startmarkierung erfassen« negativ, da nicht alle Eingangssignale des Tors 56 negativ sind. Da das Signal »üebertrage« positiv ist, ist auch das Signal des Tors 23_X negativ. Am Ausgang des Datenlesetors 1O₁ tritt ein negatives Signal auf, da das Signal des Tors 24_t zu dieser Zeit negativ ist; die Eingangssignale des Tors 26_X sind nämlich nicht alle negativ, da zu dieser Zeit das am Ausgang des Spaltenregisters FR1 erscheinende Bit 1 an das Rezirkulationstors 2I₁ angelegt wird und das Tor 19₁ somit ein positives Signal erzeugt. Da sämtliche Eingangssignale der NOR-Schaltung 15j negativ sind, erzeugt diese somit ein positives Signal, wodurch eine binäre 0 in die Stelle 8 des Spaltenregisters FR1 geleitet wird, obwohl am Ausgang des Impulsformungsgliedes H₁ eine binäre 1 erscheint. Der Teil a der Tabelle 8 zeigt die Bitkombinationen, die sich in den Spaltenregistern sowie im Steuerregister am Ende der Impulszeit f 0 der 29. Leseperiode befinden.

Das Datenbit d_la befindet sich in der Stelle 8 des Spaltenregisters FR 0, während die Stelle 8 des Registers FR1 eine 0 infolge des positiven Signals · des Tors 25₀ enthält. In der Stelle 8 des Spaltenregisters FR 2 befindet sich das Bit I₇₀, das am Ausgang des

Registers FR 2 auftrat und dem Eingang dieses Registers in unveränderter Form wieder zugeführt wurde. In der Stelle 8 des Registers FR 3 befindet sich ebenfalls ein Bit I₈₀, das am Ausgang dieses Registers auftrat und gleichfalls im Kreislauf wieder in dieses Register geleitet wurde. Im Steuerregister CR bewirkt das zur Impulszeit iO auftretende Bit 1 des Impulsformungsgliedes 32, welches durch ein positives Signal an der Plusausgangsklemme darge-

stellt ist, die Erzeugung eines negativen Ausgangssignals am Tor 35. Zu dieser Zeit ist das vom Tor 25., (F i g. 5) kommende Signal »0 eingeben« gleichfalls negativ, da das Tor 24₃ ein positives Signal erzeugt. Da die beiden Eingangssignale des Tors 34 somit negativ sind, erzeugt dieses Tor ein positives Ausgangssignal, wodurch das Impulsformungsglied 30 ein negatives Eingangssignal erhält und damit wieder eine binäre 1 in das Steuerregister einspeichert. Diese in das Steuerregister CR zurückgespeicherte binäre 1 ist gleichfalls im Teil a der Tabelle 8 dargestellt.

Tabelle 8
Leseperiode 29

Register	8	7	6	5 4	3	2	.se	1	0
Fi? O	dio	138	I₃₇	I₃₆ I₄₃	I₄₄	I₄₃	I₄₆	0	0
Fi? 1	O	I₄₈	147	I₄₆ I₃₅	I₅₄	I₅₃	I₅₈	1 '	1
Fi? 2	I₇₀	I₅₈	I₅₇	I₅₆ O₆₅	O₆₄	O₈₃	O₈₆	I₇,	I₇₁
FR 3	••■so	O₆₈	O₆₇	O₆₆ I₇₅	1«	I₇₃	0	I₈-'	I₈₁
CR	1	0	0	0 0	O	0		1 "	1
				(a) tO			I₃₈
FRO	d₁₂	d_n	*^dl0*	1₃8 1₃7	I₃₆	I₄₅	1«	144	143
Fi? 1	0	0	0	I₄₈ 1₄7	I₄₆	I₃₅	I₃₈	I₅₄	I₅₃
Fi? 2	I₇₂	I₇₁	170	I₅₈ 1.57	I₅₆	O₆₅	O₆₈	O₆₄	O₆₃
Fi? 3	I₈₂	I₈₁	I₈O	O₈₈ O₆₇	O₈₈	I₇₈	0	I₇₄	I₇₃
CR	l"	1	1	0 0	O	0		0	0
				(b) ti			<f₁₀
FRO	0	d₁₂	ja.	"io hs	I₃₇	0	I₄₅	144
FRl	1	0	0	O I₄₈	I₄₇	.I₇O	I₅₅	I₅₄
FRl	I₇₃	I₇₂	I₇₁	I₇₀ I₅₈		lso	O₆₃	O₆₄
FR3	I₈₃	1₈2	I₈₁	I₈₀ O₆₈	0Γ7	1	I₇₅	174
CR	1	1	1	1 O	O		0	0
				(c) ί3		d_l2
FRO	0	0	0	*^dl% ^dH*	«Ίο	0	!·)-	I₃₈
Fi? 1	1	1	1	O O	0	172	I₄₇	I₄₆
Fi?2	I₇₅	I₇₄	173	I₇₂ I₇₁	I₇₀	I₈.,	I₅₇	I₅₈
Fi? 3	I₈₃	I₈₄	1₈3	1 " I₈₁ a J. al	l₈o	1 "	O₆₇	O₆₆
CR	1	1	1	1 1	1		0	0
				(d) /5
FRO	I₄₆	0	0	O d_a	d_n	I₃₈	137
FRl	I₅₆	1	1	1 O	0	I₄₈	I₄₇
FRl	O₆₆	I₇₅	I₇₄	1₇3 I72	l₇i	I₃₈	I₅₇
Fi? 3	I₇₆	I₈₅	Iy₄	^ 83 -^82	I₈₁	O₆₈	O₆₇
CR	0	1	1	1 1	1	0	0
				(e) te
FRO	I₄₃	I₄₇	I₄₆	O O	0	ja.	d_lfj
FRl	I₅₈	I₅₇	I₅₆	1 1	1	0	0
FRl	O₆₈		O₆₆	I₇₅ I₇₄	173	I₇₁	l₇o
Fi? 3	I₇₈	I₇₇	I₇₆	I₈₅ Ie₄	I₈₃	I₈₁	l₈o
CR	0	0	0	1 1	1	1	1
				(f) t%

Zur Impulszeit 2 der 29. Leseperiode gelangt das von einem negativen Synchronisierimpuls begleitete Bit d_n auf die Informationsleitung. Die Impulszeit ti beginnt mit dem Auftreten folgender Bits an den Ausgängen der Spaltenregister und des Steuerregisters: 0, 0, I₇₁, I₈₁ bzw. 0. Die an den Registerausgängen auftretende Bitkombination für den Kanal 1 lautet also 01111, ist also dieselbe Kombination, die während des Beginns des Zeitabschnittes i0 vorlag. Das Tor26₀ wird daher geöffnet und erzeugt ein positives Signal, um in die Stelle 8 des Spaltenregisters FR 0 das Bit d_n einzugeben. Gleichzeitig gelangt durch das positive Signal des Tors 25_n ein Bit 0 in die Stelle 8 des Registers FR1, während die Bits I₇₁ und I₈₁ der Register FR 2 und FR3 im Kreislauf in die Stelle 8 derselben Register gelangen. In gleicher Weise gelangt das am Ausgang des Steuerregisters CR auftretende Bit 1 in die Stelle 8 dieses Registers.

Zu Beginn der Impulszeit ί 2 tritt an den Ausgangen der Spaltenregister und des Steuerregisters dieselbe Gruppe von Kanalbits, nämlich 01111, auf, die während der Impulszeiten tO und il erschien. Somit gelangt das Bit d₁₂ in die Stelle 8 des Registers Fi? 0; in die Stelle 8 des Registers FR1 kommt ein Bit 0, und in die Stelle 8 der Register FR 2, FR 3 und CR gelangen die Bits I₇₂, I₈₂ bzw. 1. Der Teil b der Tabelle 8 zeigt die Bitkombinationen, die sich in den Registern am Schluß des Zeitabschnittes ti befinden.

Mit Beginn der Impulszeit 13 treten an den Ausgangen der Spaltenregister sowie des Steuerregisters nunmehr die Bits I₄₃, I₅₃, O₆₃, I₇₃ sowie 0 auf. Als viertes Bit erscheint jetzt auf der Informationsleitung das Bit I₈₃, welches das letzte Bit für die Startmarkierung des Bandkanals 3 ist. Wie Fig. 7 zeigt, tritt im Zeitabschnitt i3 eine binäre 0 am Ausgang des Steuerregisters CR auf; die Signale i?4 und i?4' sind beide positiv und verhindern damit die Erzeugung des negativen Signals »Datensynchronisierimpuls«. Dagegen ist das Signal Wl negativ und bewirkt in Verbindung mit dem negativen Synchronisierimpuls und dem negativen Signal des Impulsformungsgliedes 39 die öffnung des Tors 50, so daß dieses wiederum ein positives Signal erzeugt, um das negative Signal »uebertrage« und das positive Signal »uebertrage« zu bilden. Außerdem erkennt das Tor 56 (F i g. 7) an seinen Eingängen die von den Spaltenregistern und dem Steuerregister stammende Bitkombination 11010 sowie das auf der Informationsleitung auftretende negative Signal, welches das Bit I₈₃ darstellt.

Da zu dieser Zeit sämtliche Eingänge des Tors 56 negativ sind, wird wiederum das . positive Signal »Startmarkierung erfassen« erzeugt. In F i g. 5 bewirkt das positive Signal »Datensynchronisierimpuls« die Erzeugung eines negativen Signals am Ausgang des Tors 26₀, wodurch das Datenlesetor 16₀ gesperrt wird und das Bit nicht auf die Informationsleitung gelangt. Außerdem gelangt unter dem Einfluß des jetzt positiven Signals »Startmarkierung erfassen« eine binäre 0 in die Stelle 8 des Registers FR 0 sowie eine binäre 1 in die Stelle 8 des Registers FR1. Durch das jetzt positive Signal »uebertrage« tritt am Ausgang des Tors 24₃ ein negatives Signal auf, so daß das Datenlesetor 16₃ das Bit I₈₃ zum Register FR 3 durchläßt. Außerdem gelangt das Bit I₇₃ unter

dem Einfluß des nunmehr negativen Signals »uebertrage« in die Stelle 8 des Spaltenregisters FR1. Der Teil c der Tabelle 8- zeigt die Bitkombinationen, die sich am Schluß der Impulszeit i3 in den einzelnen Registern befinden.

Mit Beginn der Impulszeit 13 der 29. Leseperiode schaltet also die Vorrichtung wieder in die Betriebsart »Startblock« um, um weitere Startblockbits in das Register FR 3 zu leiten. Die Schräglaufkorrek-

turvorrichtung arbeitet also in den Zeitabschnitten ίθ, ti und ti der 29. Leseperiode in der Betriebsart »Daten« und in den übrigen Zeitabschnitten in der Betriebsart »Startblock«. In den Zeitabschnitten 14 und f5 tritt an den Ausgängen der Spaltenregister und des Steuerregisters weiterhin die Bitkombination 11010 auf, so daß durch das positive Signal des Tors 56 eine binäre 0 in die Stelle 8 des Registers FR 0 und eine binäre 1 in die Stelle 8 des Registers FR1 gelangt. Gleichzeitig gelangen in das Register Fi? 3 die Bits I₈₄ und I₈₅ der Startmarkierung.

Da das Signal »Startmarkierung erfassen« in den Zeitabschnitten 13, /4 und i5 positiv ist, gelangen auch in das Steuerregister binäre Einsen. Der Teil d der Tabelle 8 zeigt den Inhalt der Register am Schluß der Impulszeit t5. Wie sich aus diesem Teil d ergibt, befinden sich im Spaltenregister FR 0 in den Zeitabschnitten/3, r4 und f'5, die den Bandkanälen 3, 4 bzw. 5 zugeordnet sind, keine Einschreibstellen (binäre Nullen). Dagegen tauchen die den Zeitabschnitten tO, ti und i2 zugeordneten Einschreibstellen jetzt im Spaltenregister FR1 auf, da sie in der 29. Leseperiode vom Register FR 0 in das Register FR1 geleitet wurden. Während der 30. Leseperiode, die nachstehend beschrieben wird, gelangen also die auf der Informationsleitung auftretenden Bits der Datenspalte entweder in das Register FR 0 oder in das Register FR1, je nachdem, in welchem Register sich die Einschreibstelle beim Auftreten des Daten-• bits befindet.

Im restlichen Teil der 29. Leseperiode gelangen die Bits l_7fi, I₇₇ und I₇₈ in der zuvor beschriebenen Weise in das Register FR 3. Das Tor 56 kann in diesen drei zuletztgenannten Impulszeiten kein positives Signal erzeugen, da am Ausgang des Spaltenregisters FR 2 kein Bit 0 erscheint. Das negative Signal »uebertrage« und das positive Signal »uebertrage« können also unter dem Einfluß des negativen Signals »Startmarkierung erfassen« die Bits der Register FR 3, FR 2 und FR1 in unveränderter Form in die Register FR 2, FR1 bzw. Fi? 0 leiten. Da auch am Ausgang des Steuerregisters binäre Nullen in den Impulszeiten t6, /7 und i8 auftreten, ist das Ausgangssignal des Tors 35 (F i g. 6) positiv, da die Startmarkierungs-Kippschaltung noch eingestellt ist. Durch das positive Signal des Tors 35 tritt am Ausgang des Tors 34 ein negatives Signal auf, durch das in Verbindung mit einem negativen Signal »Startmarkierung erfassen« eine binäre 0 in das Steuerregister während der zuletztgenannten drei Impulszeiten gelangt. Der Teil f der Tabelle 8 zeigt also den Inhalt der Spaltenregister und des Steuerregisters am Schluß des achten Zeitabschnittes der 29. Leseperiode.

Die Impulszeit 10 der 30. Leseperiode beginnt mit dem Auftreten folgender Bits am Ausgang der Spaltenregister und des Steuerregisters: d_i0, 0, I₇₀, I₈., und 1. Zu dieser Zeit tritt auf der Informationsleitung das Bit d.,₀ auf, welches das im Kanal 0 der zweiten Datenspälte aufgezeichnete Bit ist. Da jetzt am Ausgang des Steuerregisters eine binäre 1 vorliegt, ist das Signali? 4 negativ und das Signal i? 4' positiv, wodurch ein negatives Signal »Datensynchronisierimpuls«, ein positives Signal »uebertrage« und ein negatives Signal »uebertrage« erzeugt werden. Da zu dieser Zeit außerdem die Bits I₈₀ und I_7n die NOR-Schaltung 18₃ bzw. 18₂ im Kreislauf durchlaufen, sind die Ausgangssignale dieser Schaltungen negativ. Da i? 4 negativ ist, ist auch i? 4' negativ. Im Spaltenregister FR1 erzeugen das Rezirkulationstor 2I₁ und die NOR-Schaltung IS₁ unter dem Einfluß des am Ausgang des Impulsformungsgliedes H₁ auftretenden Bits 0 ein negatives bzw. ein positives Signal. Das Tor 19_t erzeugt ein negatives Signal. Sämtliche Eingänge des Tors 2O₁ sind also im Zeitabschnitt ίθ negativ, so daß dieses Tor ein positives Ausgangssignal und damit ein negatives Ausgangssignal am Tor 24j erzeugt. Dadurch wird das Datenlesetor 16_t geöffnet und läßt das Bit d₂₀ zum Register FR1 durch. Da das Ausgangssignal der NOR-Schaltung 18_X positiv ist, muß das Tor 26₀ ein negatives Signal erzeugen, wodurch ein positives Signal an den einen Eingang des Datenlesetors 16₀ angelegt und damit verhindert wird, daß das Bit d_2a in das Spaltenregister FR 0 gelangt.

Wie zuvor erwähnt wurde, werden die Bits I₈₀ und 1_7(l über die NOR-Schaltungen 18₃ und 18., wieder den Toren 17₃ und 17₂ der betreffenden "Spaltenregister zugeführt. Das Bit I₈₀ durchläuft das Tor 17₃ und gelangt in die Stelle 8 des Spaltenregisters FR 3. Durch das negative Signal des Tors 24_X tritt jedoch am Ausgang des Tors 2S₁ ein positives Signal auf, das an das Tor 17₂ gelangt und damit die Weiterleitung des Bits I_7n in das Register FR 2 unterbindet. Statt dessen gelangt in die Stelle 8 des Registers FR 2 eine Einschreibstelle 0. Im Register FR 0 kann das Bit d_V3 über die Tore 2I₀, 18₀, 19₀, 2O_n und 17₀ im Kreislauf umlaufen, um in die Stelle 8 desselben Registers zu gelangen.

In F i g. 6 wird das Ausgangssignal des Tors 35 unter dem Einfluß eines Bits 1 des Impulsformungsgliedes 32 (dargestellt durch ein positives Signal an der Plusausgangsklemme) negativ. Da das Ausgangssignal des Tors 24₃ (F i g. 5) zu dieser Zeit positiv ist, ist das Signal »0 eingeben« negativ, so daß das Tor 34 ein positives Signal erzeugt und damit die Erzeugung eines negativen Ausgangssignals am Tor 33 veranlaßt. In die Stelle 8 des Steuerregisters CR gelangt daher eine binäre 1. Der Teil a der Tabelle 9 zeigt die Bits, die sich am Schluß der Impulszeit ίθ der 30. Leseperiode in den Registern befinden.

In den Zeitabschnitten il und i2 tritt also an den Ausgängen der Spaltenregister und des Steuerregisters die gleiche Kanalgruppe, nämlich 10111, auf, so daß die ankommenden Datenbits d₂₁ und d₂₂ gleichfalls in das Spaltenregister FR1 gelangen. Der Inhalt des Registers FR 0 läuft in diesen beiden Zeitabschnitten weiterhin um, während gleichzeitig Einschreibstellen, d. h. Nullen, in das Register FR 2 eingegeben werden. Gleichzeitig läuft auch der Inhalt des Registers FR 3 sowie des Steuerregisters CR um. Der Teil b der Tabelle 9 zeigt die Bits, die sich in den Registern am Schluß der Impulszeit/2 befinden. Wie Teil d zeigt, befinden sich jetzt im Register FR1 die ersten drei Bits der zweiten Datenspalte. Das Register FR 0 enthält zu dieser Zeit die ersten drei Bits der ersten Datenspalte, die in der vorangegangenen 29. Leseperiode in dieses Register geleitet wurden.

In den Zeitabschnitten i3, t4 und i5 der 30. Leseperiode werden dann die von den Kanälen 3, 4 und 5 der ersten Datenspalte stammenden Informationsbits d_iV d_u und d₁₅ übertragen. Wie Teil b der Tabelle 9 zeigt, tritt mit Beginn der Impulszeit 13 wieder eine Einschreibstelle 0 am Ausgang des Spaltenregisters FR 0 auf, während gleichzeitig an den Ausgängen der Register FR1, FR 2, FR 3 und CR binäre Einsen auftreten. Das Tor 26₀ (F i g. 5) wird also

wieder geöffnet und erzeugt ein positives Signal, um das ankommende Bit d₁₃ in die achte Stelle des Spaltenregisters FR 0 zu leiten. Gleichzeitig wird durch das am Ausgang des Tors 25₀ auftretende positive Signal eine Einschreibstelle 0 unmittelbar nach dem Datenbit d₂₂ in das Register FR1 geleitet; dieses Datenbit d₂₂ wurde in der vorangegangenen Impulszeit 12 in das Register Fi? 1 geleitet. In den Impulszeiten t<\ und i5 erscheint außerdem die Kanalgruppe 01111, wodurch gleichzeitig die Bitsd₁₄ und d₁₅ der Datenspalte in das Register Fi? 0 gelangen. In den Zeitabschnitten iO ... /5 der 30. Leseperiode arbeitet also die Schräglauf-Korrekturvorrichtung in der Betriebsart »Daten«, um die Datenbits einer gegebenen Spalte in dasselbe Spaltenregister zu leiten. Das Register FR 0 sammelt also alle Datenbits, die zur ersten Datenspalte gehören, während das Register FR1 alle Datenbits aufnimmt, die zur zweiten Datenspalte gehören. Wie bereits ausgeführt wurde, erfolgt die Auswahl eines Spaltenregisters, in das ein gegebenes Informationsbit geleitet werden soll, unter dem Einfluß einer Einschreibstelle 0, die gleichzeitig mit dem auf der Informationsleitung auftretenden· Datenbit erscheint.

Tabelle 9
Leseperiode 30 Mit Beginn der Impulszeit 16 der 30. Leseperiode erscheint am Ausgang des Steuerregisters CR keine binäre 1 mehr. Das Tor 53 (F i g. 7) kann daher kein negatives Signal »Datensynchronisierimpuls« erzeugen. Da R~i zu dieser Zeit negativ ist und die Startmarkierungs-Kippschaltung noch eingestellt ist, erzeugt das Tor 50 ein positives Signal, so daß wie in den vorangegangenen Perioden, in denen der Startblock gelesen wurde, ein negatives Signal »uebertrage« sowie ein positives Signal »uebertrage« erzeugt werden. Mit Beginn der Impulszeit ί 6 treten aber auch folgende Bits an den Ausgängen der Spaltenregister Fi? 0 ... Fi? 3 auf: I
Aßd hi i Zi

₄₆, b

I₅₆, O₆₆ i 6

und

Register	8	7	6	5 4	3	i	2	1	0
FR 0	*d_u*	ι«	1*7	I₄₆ 0	0	0	d₁₂	du
Fi? 1	d-20	I₅₈	I₅₇	I₅₆ 1	1	1	0	0
FR 2	0	O₆₈	O₆₇	O₆₆ I₇₅	It*	I₇₃	I₇₂	Ιτι
FR 3	I₈₀	I₇₈	I₇₇	I₇₆ I₈₅	I₈₄	^83	I₈₂	I₈₁
CR	1	0	0	0 1	1	1	1	1
				(a) tO
FRO	au	d_n	*d₁₀*	^48 -M₇	ι«	0	0	0
FRl	d₂i	dn	*d.,₀*	I₅₈ I₅₇	I₅₆	1	1	1
FR2	0	0	o"	O₆₈ O₆₇	O₆₆	I₇₅	I₇₄	I₇₃
FR 3	1β2	I₈₁	I₈O	I₇₈ I₇₇	I₇₆	I₈₅	I₈₄	^83
CR	1	1	1	0 0	0	1	1	1
				(b) ti
FRO	d₁₃	*^drz*	d_n	d₁₀ I₄₈	ι«	1«	0	0
FRl	0	*d₂₂*	d₂₁	^20 ¹O₈	I₅₇	I₅₆	1	1
FR2	I₇₃	0	0	0 O₆₈	O₆₇	O₆₆	I₇₅	I₇*
FR3	I₈₃	I₈₂	I₈₁	so ₇₈	I₇₇	I₇₆	I₈₅	I₈₄
CR	1	1	1	1 0	0	0	1	1
				(c) i3
FRO	0	d₁₅	du	d₁₃ d_V2	du	Ao	I₄₈	I₄₇
FRl	1	0	0	0 .d₂₂	dn	d₂₀	I₅₈	I₅₇
FR2	I₇₆	I₇₅	It*	I₇₃O	0	0	O₆₈	O₆₇
FR3	••■ββ	I₈₅	I₈.	I₈₃ I₈₂	I₈₁	I₈₀	I₇₈	I₇₇
CR	1	1	1	1 1	1	1	0	0
				(d) ti
FRO	0	0	0	^di₅ d_u	d_n	*d₁₂*	du	dr.
FRl	1	1	1	0 0	0	*d₂₂*	*^dn*	d₂₀
FR 2	*₇8	I₇₇	I₇₆	I₇₅ I₇*	I₇₃	0	0	0
FR 3	I₈₈	I₈₇	I₈₆	I₈₅ 1₈4	^83	■••S2	I₈₁	I₈₀
CR	1	1	1	1 1	1	1	1	1
				(a) ίί

Außerdem erscheint im Zeitabschnitt ί 6 das Bit I₈^ auf der Informationsleitung. Dieses Bit ist das letzte Bit der Startmarkierung, das im Kanal 6 aufgezeichnet ist. Das Tor 56 wird also zu dieser Zeit geöffnet und erzeugt ein positives Signal »Startmarkierung erfassen«, wodurch in die Stelle 8 des Registers FR 0 eine 0 und in die Stelle 8 des Registers FR1 eine 1 gelangt. Infolge der Polarität der Signale »uebertrage« und »uebertrage« kann jetzt auch das auf der Informationsleitung auftretende Bit I₈₆ in die Stelle 8 des Registers FR 3 eingegeben werden. Durch das positive Signal »Startmarkierung erfassen« gelangt außerdem eine binäre 1 in das Steuerregister CR. Der Inhalt der Register am Schluß des Zeitabschnittes f 6 ist im Teil d der Tabelle 9 dargestellt. In ähnlicher Weise gelangen die übrigen Bits I₈₇ und I₈₈ der Start-

markierung unter dem Einfluß der Kanalgruppe 11010 während der Impulszeiten ί 7 und /8 in das Register FR 3, während in das Register FR 0 Einschreibstellen eingegeben werden. Wie Teile der Tabelle 9 zeigt, befinden sich also in sämtlichen Stellen des Steuerregisters Einsen, während in den Spaltenregistern FR0, FRl und FR2 Einschreibstellen darstellende Nullen auftreten. Da das Steuerregister CR jetzt mit binären Einsen gefüllt ist, arbeitet das Impulsformungsglied 43 anschließend in der zuvor beschriebenen Weise, d. h., das Tor 42 erzeugt ein positives Ausgangssignal, um die Schiebe-Kippschaltung (F i g. 7) rückzustellen. Das Signal »Startmarkierung« wird daher positiv und sperrt damit die während der Betriebsart »Startblock« benutzten Signale.

Wie F i g. 3 zeigt, werden von der Lese- und Synchronisiereinrichtung in der 31. Leseperiode folgende Bits in der nachstehenden Reihenfolge erzeugt: d₃₀, d_3V d₃₂, d₃₃, d_2i, d₂₅, d₁₆, d_i7 und d₁₃. Die ersten drei zur dritten Datenspalte gehörenden Bits müssen in das Register FT? 2 eingegeben werden, während die zweiten drei Bits, die zur Datenspalte 2 gehören, in das Register FR1 geleitet werden müssen. Die letzten drei Bits sind die noch fehlenden Bits der Datenspalte 1 und müssen in das Spaltenregister FR 0 geleitet werden. Diese Operation wird während der 31. Leseperiode wie folgt durchgeführt. Die Signale i? 4 und i? 4' sind stets negativ, da sich in sämtlichen Stellen des Steuerregisters jetzt binäre Einsen befinden. Das Tor 53 erzeugt für jeden Zeitabschnitt dieser Leseperiode ein negatives Signal »Datensynchronisierimpuls«. Mit Beginn des Zeitabschnittes fO erscheinen am Ausgang der Spaltenregister und des Steuerregisters folgende Bits: d_1{P d₂₀, 0, I₈₀ und 1. Das Bit I₈₀ erzeugt bei seinem Umlauf durch das Rezirkulationstor 2I₃ ein negatives Ausgangssignal an der NOR-Schaltung 18₃. Durch das während der Impulszeit 10 am Ausgang des Spaltenregisters FR auftretende Bit 0 wird außerdem an der NOR-Schal-

409 αϊ f,n as

tung 18₂ ein positives Ausgangssignal erzeugt, wodurch das Tor 19₂ ein negatives Signal erzeugt. Das Tor 26., erzeugt somit ein positives Signal, da seine Eingangssignale sämtlich negativ sind. Das positive Signal wird im Negator 24., negiert, so daß die NOR-Schaltung 15., das zuerst "auftretende Bit d._M in die Stelle 8 des Spaltenregisters FR 2 leiten kann. Gleichzeitig wird das nunmehr positive Signal des Tors 25., an das Tor 17₃ angekoppelt, wodurch verhindert wird, daß das Bit I₈₀ wieder in das Register FR 3 gelangt; statt dessen gelangt in die Stelle 8 dieses Registers eine binäre O. Der Inhalt der Register 0 und 1 kann dagegen in unveränderter Form umlaufen. Zu beachten ist, daß die Tore 26₀ und 2O₁ unter dem Einfluß des am Ausgang der NOR-Schaltung 18., auftretenden positiven Signals negative Signale erzeugen müssen, wodurch die Datenlesetore 16₀ und 1O₁ gesperrt werden und das Informationsbit nicht durchlassen. Im Steuerregister (F i g. 6) läuft das am Ausgang auftretende Bit 1 gleichfalls um und gelangt dabei in die Stelle 8 dieses Registers. Der Teil a der Tabelle 10 zeigt die Bits, die sich in den Registern am Schluß dieses Zeitabschnittes iO befinden.

Tabelle 10
Leseperiode 31

Register	δ	7	6	5 4	3	2	1	1	O
FR O	d_iQ	O	O	O d₁₅	d_u	d₁₃	d₁₂		d_n
FiU	doQ	1	1	1 O	O	O		dts	d._n
FR 2	dm	I₇₈	I₇₇	I₇₆ I₇₅	I₇₄	I₇₃	o"	O	o"
FR3	O	I₈₈	I₈₇	I₈₆ I₈₅	I₈₄	I₈₃	82	I₇₅	I₈₁
CR	1	1	1	1 1	1	1	I₈₅	1
				(a) tO			1
FRO	d_l3	^dvz	du	d₁₀ O	O	O		d_u
FRl	d_2Z	d.₂<,	d₂₁	Cl 1	1	1	O	O
FR2	O	*^dsl*		dn* I?« «J U 7o	I₇₇	I₇₆	1	I₇₄
FR3	I₈₃	O	O	O 1	I₈₇	I₈₆	I₇₈	I₈₄
CR	1	1	1	1 1	1	1	I₈₈	1
				(b) i3			1
FRO	dm	d₁₅	du	d_Vi d₁₂	^du	dto		O
FRl	O	d-25	d_2i	d-23 d₂₂	d₂₁	d₂₀	a.	1
FR2	I₇₆	o"	o"	O d._i2	d₃₁	d_s0	d_n	I₇₇
FR3	I₈₆	I₈₅	I₈₄	I₈₃ O "	O	O	4	I₈₇
CR	1	1	1	1 1	1	1	O	1
				(C) t6			1
FRO	d₁₈	^dn	d_ie	d₁₅ d_u	d_ls	d₁₂		d₁₀
FRl	O	O	O	d₂₅ d_2i	d»3	d₂₂	d_2a
FR2	I₇₈	I₇₇	I₇₆	O O	o"	d₃₂	d₃₀
FR3	I₈₈	I₈₇	I₈₆	Iss 1₈4	I₈₃	o"	O
CR	1	T-H	1	1 1	1	1	1
				(d) i8

Während der Zeitabschnitte 11 und 12 der 31. Leseperiode ist die an den Ausgängen der Register FR 2, FjR 3 und CR auftretende Kanalgruppe identisch mit der zur Impulszeit iO auftretenden Gruppe, d.h.

011. Das Tor 26., erzeugt daher in diesen Zeitabschnitten ein positives Signal, wodurch das Datenlesetor 16₂ geöffnet wird und die Bits d._n und d.,., in das Register FR 2 leitet. Gleichzeitig gelangen Einschreibstellen in das Register FR 3, da das Ausgangssignal des Tors 25₂ positiv ist. Der Inhalt der Register FR0, FRl und CR läuft dagegen im Kreislauf in unveränderter Form um.

Mit Beginn der Impulszeit ί 3 der 31. Leseperiode ändert sich die an den Ausgängen der Register auftretende Bitkombination, so daß nunmehr folgende Bits an den Ausgängen der Register FR1, FR 2, FR3 und CR erscheinen: 0,. I₇₃, I₈₃ und 1. Auf der Informationsleitung erscheint das von einem negativen Synchronisierimpuls begleitete Bit d₂₃. Das Tor 26₂ (Fig. 5) erzeugt infolge des umlaufenden Bits I₇₄, welches jetzt das Tor 19₂ passiert, kein positives Signal mehr. Dagegen erzeugt das Tor 2O₁ unter dem Einfluß des am Ausgang der NOR-Schaltung Ie₁ auftretenden Bits 0 sowie der in den Ausgängen der NOR-Schaltungen 18₂ und 18₃ auftretenden Bits 1 wieder ein positives Signal, welches negiert wird und damit das Datenlesetor 16_X veranlaßt, das Bit d₂₃ in das Register FR1 zu leiten. Das im Kanal 3 aufgezeichnete Bit der zweiten Datenspalte gelangt also zu den anderen Bits der zweiten Datenspalte, die sich im Register FRl befinden. Der Teil b der Tabelle 10 zeigt die Bits, die sich in den Registern am Schluß der Impulszeit i3 befinden, wobei in diesem Zeitabschnitt der Inhalt der Register FRO und FR3 in unveränderter Form umlief. Mit der Überführung des Bits rf_O3 in das Register FR1 zu dieser Zeit wird außerdem eine Einschreibstelle 0 in das Register FR 2 geleitet, da das Tor 2S₁ ein positives Signal erzeugt. Während der Impulszeiten i4 und t5 werden die Datenbits d_2i und d₂₅ unter dem Einfluß der gleichen an den Ausgängen der Register FR1, FR 2 und FR 3 auftretenden Kanalgruppe in das Register FR1 geleitet; gleichzeitig erhält das Register FR 2 Einschreibstellen darstellende Nullen.

Mit Beginn der Impulszeit f 6 treten die letzten Bits der ersten Datenspalte auf der Informationsleitung auf. Diese Bits müssen in das' Spaltenregister FR 0 geleitet werden, um das Zusammensetzen der ersten Datenspalte zu beenden. In den Zeitabschnitten t6, ti und /8 erscheint jeweils eine Einschreibstelle 0 am Ausgang des Registers FRO zusammen mit den am Ausgang der Register FR1, FR 2 und Fi? 3 auftretenden Einsen. Das Tor 26_n erzeugt daher ein positives Signal, so daß die Bits d_ie, <2₁₇ und d₁₈ in das Register FR 0 geleitet werden können. Unmittelbar im Anschluß an das letzte während des Zeitintervalls i₅ in das Register FR1 geleitete Datenbit gelangt in dieses Register jeweils eine Einschreibstelle 0 für die Zeitabschnitte i6, /7 und i8. Die sich am Schluß der Impulszeit tS in den Registern befindenden Bitkombinationen sind im Teil d der Tabelle 10 dargestellt; wie aus diesem Teil ersichtlich ist, ist die gesamte erste Datenspalte abgetastet und im Register FR 0 wieder zusammengesetzt, worden. Diese Datenspalte wird dann in der nächsten, d. h. der 32. Leseperiode den Verbraucherschaltkreisen in der nachstehend beschriebenen Weise zugeleitet.

Wie F i g. -3 zeigt, gelangen in der 32. Leseperiode folgende Bits in nachstehender Reihenfolge in die Schräglauf-Korrekturvorrichtung: d_i0, d_iv d_i2, d_s._v

d_3i, d_2a, d₂₇ und ά_2Ά. Die 32. Leseperiode beginnt mit dem Zeitabschnitt /0, in dem das Bit d,₀ auf der

Informationsleitung auftritt und von einem negativen Synchronisierimpuls begleitet wird. Außerdem erscheinen folgende Bits an den Ausgängen der Spaltenregister sowie des Steuerregisters: d₁₀, d₂₀, d_3?, 0 und 1. In F i g. 7 wird vom Tor S3 ein negatives Signal »Datensynchronisierimpuls« erzeugt. Das am Ausgang des Registers FR 3 auftretende Bit 0, das durch ein positives Signal R3 dargestellt wird, erzeugt am Ausgang des Rezirkulationstors 2I₃ ein negatives Signal, das in Verbindung mit einem negativen Signal des Verschiebetors 22₃ zur Erzeugung eines positiven Ausgangssignals an der NOR-Schaltung 18₃ führt. Das Tor 19₃ erzeugt ein negatives Signal, welches an das Tor 26₃ angelegt wird; dieses Tor erzeugt daher ein positives Signal, da seine Eingangssignale sämtlich negativ sind. Das Ausgangssignal des Tors 24₃ wird daher negativ, so daß das

Datenlesetor'16₃ öffnet und das erste Bit

in die

Stelle 8 des Registers FR 3 leitet. Zu beachten ist, daß die Tore 26₀, 2O₁ und 26, unter dem Einfluß des jetzt positiven Signals der NÖR-Schaltung 18₃ jeweils ein negatives Signal erzeugen, um zu verhindern, daß das Bit J₄₀ in eines der Register FRO, FRl oder FR 2 gelangt. Statt dessen läuft der Inhalt dieser drei Spaltenregister in unveränderter Form um.

Das negative Signal des Tors 24₃ veranlaßt außerdem die Erzeugung eines positiven Signals »0 eingeben«, wodurch das Ausgangssignal des Tors 34 (F i g. 6) negativ wird. Da auch das Signal »Startmarkierung erfassen« negativ ist, wird das Ausgangssignal des Tors 33 positiv, so daß im Zeitabschnitt 10 der 32. Leseperiode eine binäre 0 in die Stelle 8 des Steuerregisters CR gelangt. Am Schluß des Zeitabschnittes iO befinden sich also in den Registern die im Teil a der Tabelle 11 gezeigten Bitkombinationen.

Ist das Ausgangssignal des Tors 26₃ im zuvor erwähnten Zeitabschnitt tO positiv, so erzeugt das Tor 27 ein negatives Signal »Schiebe-Kippschaltung einstellen«, das an das Tor 60 (F i g. 8) angelegt wird. Durch dieses negative Signal erzeugt das Tor 60 ein positives Signal, wodurch am Ausgang des Tors 58 ein negatives Signal erscheint. Wie zuvor beschrieben, wird die Schiebe-Kippschaltung durch ein am Impulsformungsglied 57 anliegendes negatives Eingangssignal eingestellt, so daß das an ihrer Minusklemme auftretende Signal so lange negativ wird, bis das Signal R 4 positiv wird. Das Signal R 4 bleibt jedoch in diesem Zeitabschnitt negativ, da am Ausgang des Steuerregisters CR eine binäre 1 erscheint. Das negative Signal »schiebe« erscheint am Ausgang des Impulsformungsgliedes 57 mit Beginn des Zeitabschnittes il der 32. Leseperiode, da es in diesem \ Impulsformungsglied um eine Impulszeit verzögert wird.

Mit Beginn des Zeitabschnittes il der 32. Lesepe'riode tritt also das Signal »schiebe« auf, so daß mit der Verschiebung des Inhalts des Registers FR 0 in die Verbraucherschaltkreise begonnen werden kann. Die Ausgabetorschaltung 28 (Fig. 5) spricht zu dieser Zeit auf das negative Signal »schiebe« an und blendet die vom Impulsformungsglied H₀ kommenden Bits in die Verbraucherschaltung aus. Da die Bits jedoch im Impulsformungsglied 57 der Schiebe-Kippschaltung um jeweils eine Impulszeit verzögert werden, wird als erstes Bit das Bit d_n vom Spaltenregister FR 0 in die Verbraucherschaltung überführt; dieses Bit erscheint am Ausgang des Registers FRO mit Beginn des Zeitabschnittes il.

FRl FR 3 CR

FRO FRl FRl FR3 CR

FRO FRl FRl FR 3 CR

FRO FRl FRl FR3 CR

FRO FRl FRl FR 3 CR

44

Tabellen

Leseperiode

Register	8	7	6	5 4	3	2	1	0
FR 0	*^di0*	^du	d„	d_ls d₁₅	*<14**	_dia	d_a	du
FRl	d-20	0	0	0 d₂₅	d_2i	d₂₃	J₂₂	J₂₁
FRl	*^d30*		I77	I₇₆ 0	0	0	d₃.	J₃₁
FR 3	J₄₀	JL Q)	I₈₇	I₈₆ I₈₅	I₈₄	^X83	0	0
CR	0	1	1	1 1	1	1	1	1
				(a) iO
FRO	d₂₁	d_u	) ^18	^dn d₁₆	J₁₅	^du	J₁₃	^d\ 2

d₃₁ d₂₀ 0 0 0 d₂₅ d_2i J₂₃ J₂₂ ^dii ^d ₃₀ ha hi he ° ° ° d₃₂

0 ^40 ^X88

^X86 ^X85

101111111 (b) il

d₂₂ d₂₁ d₁₀ d_ls J₁₇ d_ie d₁₅ d_u J₁₃ ^dn ^dsi ^d-2o 0 0 0 d₂₅ J₂₄ J₂₃ d_i2 J₄₁ J₃₀ I₇₈ I₇₇ I₇₆ 0 0 ^{υ α}40 ^X88 ^x ₈₇ ^x ₈6 ^X85 ^X84 ^X83

110111111

(C) ti

4/ς}α I* t>1

*33 ^32

d_ls d₁₇ J₁ 0 0

d,

*24

0 <*42 ^rf41 ^dZ0 I₇₈ hl ^X76 0

^X88 ^X8

1 0 0 «₄₀ X₈₈ X₈₇ X₈₆ _ _

111011111 (d)

22 ^rf21 ^d10 ^d18

^d3l ^d3S ^32

0 0

1 1 10 0 J₄₀ I₈₈ I₈₇ 1 11-11 0 1 1 (e) /5

"22 ^21 "lO ^18 "l7

0 d₃₅ d._M J₃₃ d₃₂ d₃₁ J₂₀ 0 I₈₆ 0 0 0 J₄₂ J₄₁ J₃₀ I₇₈

1 1 1 1 0 0 J₄₀ I₈₈ 1111110

(f)

J₂₈ J₂₇ J₂₆ J₂₅ d_2i J₂₃ J₂₂ J₂₁ d_l0

0 0 0 J₃₅ J₃₄ J₃₃ J₃₂ J₃₁ J_2n I₈₈ I₈₇ I₈₆ 0 0 0 J₄₂ J₄₁ J₃₀

1 1 1 1 1 1 0 0 J₄₀

11 1 1 11 1 1

(g) t»

^d'2O ^d2S ^d27 ^d2S ^d25 ^d2l ^23 ^22 "21

J₃₀ 0 0 0 J₃₅ J₃₄ J₃₃ J₃₂ J31 J₄₀ 1 1 1 0 0 0 J₄₂ J₄₁

011111100 111111111

(h) tO'

In Fig. 5 werden das jetzt negative Signal »schiebe« und das jetzt positive Signal »schiebe« an

die Verschiebetore 22 bzw. Rezirkulationstore 21 angelegt. Durch die Sperrung der Rezirkulationstore 21 wird verhindert, daß der Informationsinhalt einer Registerschleife weiter umläuft; dagegen wird durch die öffnung der Verschiebetore 22 die Information eines Spaltenregisters in das Spaltenregister mit der nächstniedrigeren Nummer verschoben. Das negative Signal »schiebe« tritt für die Dauer der 32. Leseperiode sowie eine Impulszeit danach auf, bis das in das Steuerregister CR geleitete Bit 0 im Zeitabschnitt tO schließlich den Ausgang des Impulsformungsgliedes 32 erreicht, wo es als positives Signal R 4 an das Tor59 (Fig. 8) angelegt wird und damit die Schiebe-Kippschaltung rückstellt.

Das im Zeitabschnitt Zl der 32. Leseperiode in die Schaltungsanordnung gelangende Bit ist das Informationsbit d_iV während an den Ausgängen der Spaltenregister und des Steuerregisters die Bits d_lv d.₂₁, d_3V 0 bzw. 1 auftreten. Das Verschiebetor 22₃ erzeugt unter dem Einfluß der an seinen Eingängen anliegenden negativen Signale »schiebe« und R 4 ein positives Signal, wodurch das Ausgangssignal der NOR-Schaltung 18₃ negativ wird. Dadurch erscheint am Ausgang des Tors 19₃ ein positives Signal, wodurch das Datenlesetor 16₃ über die Tore 26₃ und 24₃ gesperrt wird und das Bit d₄₁ somit nicht in das Register FR 3 gelangt. Statt dessen wird das nunmehr negative Signal der NOR-Schaltung 18₃ an das Tor 26₂ zusammen mit den negativen Signalen »Datensynchronisierimpuls« und i?4' angekoppelt. Außerdem ist mit Beginn des Zeitabschnittes ti das Signal R 3 des Registers FR 3 positiv, da am Ausgang dieses Registers ein Bit 0 auftritt. Durch dieses positive Signal wird das Ausgangssignal des Verschiebetors 22₂ negativ. Da das Signal »schiebe« positiv ist, ist auch das Ausgangssignal des Rezirkulationstors 2I₂ negativ, so daß das Signal der NOR-Schaltung 18₂ positiv wird und damit die Erzeugung eines negativen Signals am Ausgang des Tors 19₂ veranlaßt. Die Eingangssignale des Tors 26₂ sind also sämtlich negativ, so daß dieses Tor ein positives Signal und damit ein negatives Signal am Ausgang des Tors 24₂ erzeugt. Durch dieses zuletzt genannte negative Signal wird das Datenlesetor 16₂ geöffnet und leitet das Bit d_A1 in die Stelle 8 des Spaltenregisters FR 2, während gleichzeitig ein Bit 0 in die Stelle 8 des Registers FR 3 geleitet wird, da das Ausgangssignal des Tors 25₂ jetzt positiv ist. Außerdem wird im Zeitabschnitt ti das am Ausgang des Registers FR2 auftretende Bit d₃₁ über das Verschiebetor 2I₁ in das Register FRl verschoben. In gleicher Weise wird das am Ausgang des Registers FjRI auftretende Bit d_2i über das Verschiebetor 22₀ in das Register Fi? 0 überführt. Ih F i g. 6 gelangt das Bit 1 im Kreislauf wieder in das Steuerregister CR. Der Teil b der Tabelle 11 zeigt die Bitkombinationen, die sich in den Registern am Schluß der Impulszeit ti befinden; wie aus diesem Teil der Tabelle zu ersehen ist, ist das Bit d_n vom Register FR 0 in die Verbraucherschaltung geleitet worden.

Mit Beginn des Zeitabschnittes i2 der 32. Leseperiode treten am Ausgang der Spaltenregister und des Steuerregisters die Bits d₁₂, d₂₂, d₃₂, 0 und 1 auf. Die Bits 0 und 1 der Register FR 3 und CR übernehmen dabei in dieser Impulszeit /2 dieselbe Funktion wie in der Impulszeit ti, d. h., das Bit d_i2 wird in das Spaltenregister FR 2 geleitet, während in das Register FR 3 ein Bit 0 gelangt. Das Bit d_3i wird vom Register FR 2 in das Register FR1 transportiert, und das Bit i/.,.. wird vom Register F-R1 in das Register Fi? 0 überführt. Das Bit d₁₂ wird vom Register FR 0 in die Verbraucherschaltung über die Ausgangstorschaltung 78 ausgeblendet. Ferner gelangt in die Stelle 8 des Steuerregisters CR eine binäre 1. Der Teil c der Tabelle 11 zeigt den Inhalt der Register am Schluß der Impulszeit /2. Mit Beginn der Impulszeit i3 treten am Ausgang der Spaltenregister und

ίο des Steuerregisters nunmehr die Bits d₁₃, d₂₃, O, I₈₃ und 1 auf. Durch das negative Signal i?4 am Tor.22₃ erzeugt die NOR-Schaltung 18₃ wiederum ein negatives Signal. In ähnlicher Weise gelangt das Bit I₈₃ vom Impulsformungsglied H₃ zum Tor 22₂, so daß dessen Ausgangssignal positiv wird. Durch die Anschaltung dieses positiven Signals an die NOR-Schaltung 18₂ wird dessen Ausgangssignal negativ. Die negativen Ausgangssignale der NOR-Schaltungen 18₃ und 18₂ führen zur Erzeugung von positiven Ausgangssignalen an den Toren 19₃ und 19₂, wodurch verhindert wird, daß das vierte Informationsbit d₃₃ in eines der Register FR 2 oder FR 3 gelangt. Da am Ausgang des Registers FR 2 jedoch eine binäre 0 erscheint, bewirkt das positive Signal R 2 nach seiner Ankopplung an das Verschiebetor 22_χ die Erzeugung eines negativen Ausgangssignals an diesem Tor. Da auch das Ausgangssignal des Rezirkulationstors 2I₁ zu dieser Zeit negativ ist, wird das Ausgangssignal der NOR-Schaltung 18j positiv, wodurch das Aus-

gangssignal des Tors 19_t wiederum negativ wird. Die Eingangssignale des Tors 2O₁ sind also sämtlich negativ, so daß dieses Tor ein positives Ausgangssignal erzeugt und damit das Tor 24_X zur Erzeugung eines negativen Signals veranlaßt. Dadurch wird das Datenlesetor 1O₁ geöffnet und leitet das Bit d₃₃ in das Spaltenregister FR1. Im selben Zeitabschnitt wird durch das nunmehr positive Signal des Tors 2S₁ ein Bit 0 an Stelle des Bits I₈₄ des Registers FR 3 in die achte Stelle des Registers FR 2 über das Tor 17₂ geleitet. Durch das negative Signal »schiebe« am Verschiebetor 22₀ gelangt außerdem das am Ausgang des Registers FRl auftretende Bit d₂₃ in das Register FR 0. Das Bit d₁₃ des Registers FR 0 wird der Verbraucherschaltung zugeführt. Der Teil d der Tabelle 11 zeigt den Inhalt der Register am Schluß des Zeitabschnittes f 3.

Im Zeitabschnitt r4 treten an den Ausgängen der Register Fi* 2, FR 3 und CR die Bits 0, I₈₄ bzw. 1 auf, wodurch das nächste Informationsbit d_u in das

Register FR1 gelangt. Diese Operation ist identisch mit der in Verbindung mit dem Zeitabschnitt t3 beschriebenen Operation. Mit Beginn des Zeitabschnittes t5 treten am Ausgang der Register FR 2, FR 3 und CR wiederum die Bits 0, 1 bzw. 1 auf, um das Bit d_3s in das Register FR1 zu leiten. Der Teil e der Tabelle 11 zeigt den Registerinhalt am Schluß des Zeitintervalls /5, aus dem zu ersehen ist, daß in diesem Zeitabschnitt ein weiteres Bit der ersten Datenspalte, und zwar das Bit d_ls, in die Verbraucherschaltung geleitet wird.

In den Zeitabschnitten t6, ti und /8 erscheinen auf der Informationsleitung die in den Kanälen 6, 7 und 8 aufgezeichneten Bits der zweiten Datenspalte; diese Bits müssen in das Register FR 0 geleitet werden, wo sie mit den anderen Bits der zweiten Datenspalte, die in den vorhergehenden Zeitabschnitten i0 ... tS der 32. Leseperiode vom Register FRl in das Register FR 0 überführt worden sind, vereinigt

werden. Dies geschieht wie folgt. Mit Beginn des Zeitabschnittes t6 treten am Ausgang der Register Fi? 1, FR2, Fi? 3 und CR folgende Bits auf: 0, I₇₆, I₈₀, 1. Durch diese Bits werden die Ausgangssignale d NORShl Ie i

der NOR-Schaltungen
d d

18₂ und 18₃

Si

negativ, so 5

g _{1 2 3} g

daß das Tor 26₀ ein positives Signal erzeugt. Das

Einfluß des positiven Signals »Startmarkierung« unabhängig von dem binären Wert des am Ausgang des Impulsformungsgliedes 32 auftretenden Bits negativ bleibt.

Eine weitere Beschreibung des in F i g. 3 gezeigten Beispiels wird angesichts der vorstehenden detaillierten Beschreibung, aus der die Arbeitsweise der einzelnen logischen Untergruppen der Schräglauf-Korrekturvorrichtung verständlich ist, für unnötig er-

Datenlesetor 16₀ wird also jetzt geöffnet und leitet das Bit d₂₆ in die Stelle 8 des Registers FR 0. Da das Ausgangssignal des Tors 24₀ negativ ist, wird durch

das positive Signal des Tors 2S₀ ein Bit 0 in das Re- io achtet. In den weiteren Leseperioden zeigt das gfeichgister FR1 eingegeben; das Bit I₇₈ wird also nicht zeitige Auftreten einer 0 am Ausgang des Registers vom Register Fi? 2 in das Register FR1 verschoben. FR 3, einer 1 am Ausgang des Steuerregisters CR und Dagegen kann das am Ausgang des Registers FR 3 eines Informationsbits auf der Informationsleitung auftretende Bit I₈₆ zu dieser Zeit über das Ver- an, daß sich im Spaltenregister FR 0 eine vollständig schiebetür 22₂ in das Register FR 2 überführt wer- 15 korrigierte Datenspalte befindet, die an die Verbrauden. Außerdem wird das Bit d_m vom Register FR 0 cherschaltung übertragen werden muß. Die Schiebein die Verbraucherschaltung geleitet. Der Teilf der Kippschaltung (Fig. 8) befindet sich daher für die Tabelle 11 zeigt den Registerinhalt am Schluß des Dauer von neun Zeitabschnitten im Einstellzustand, Zeitabschnittes t6. Zu Beginn der beiden Zeit- um die Ausblendung der korrigierten Datenspalte abschnitte ti und t8 erscheinen an den. Ausgängen ao und gleichzeitig die Verschiebung des Inhaltes der der Register FRl, FR2, FRi und CR jeweils die anderen Spaltenregister nach oben zu veranlassen. Bits 0, 1, 1 und 1. Das Ausgangssignal des Tors 26₀ Die Bits des am Ende einer Aufzeichnung stehenden wird daher in diesen beiden Zeitabschnitten positiv, Stoppblocks werden im Anschluß an die letzte Datenwodurch die Bits d₂₇ und d₂₈ in das Register FRO spalte in die Schräglauf-Korrekturvorrichtung gegelangen, während gleichzeitig in das Register FJ? 1 as leitet. Diese Bits gelangen jedoch infolge der Einwir-Nullen geleitet werden. Die Bits I₈₇ und I₈₈ werden kung anderer Vorrichtungen nicht in die Verbrauvom Register Fi? 3 in das Register FR 2 überführt. cherschaltung. Diese anderen Vorrichtungen werden Durch das weiterhin negative am Eingang des Ver-. hier nicht beschrieben, da sie nicht Gegenstand der schiebetors 22₃ anliegende Signal i? 4 werden außer- vorliegenden Erfindung sind. Es soll hier lediglich dem Einsen in das Register FR 3 geleitet. Außerdem 30 erwähnt werden, daß durch die Aufzeichnung eines werden die Bits d₁₇ und d₁₈ vom Register FR 0 in die Stoppblocks nur negative Synchronisierimpulse er-Verbraucherschaltung geleitet. Der Registerinhalt am
Schluß des Zeitabschnittes /8 ist im Teil g der Tabelle 11 dargestellt.

Wie aus diesem Teil zu ersehen ist, liegt am Schluß 35

der 32. Leseperiode noch ein Bit d₁₀ der ersten

zeugt werden, um sämtliche übrigen korrigierten Datenspalten aus der Schräglauf-Korrekturvorrichtung ausblenden zu können.

In dem hier beschriebenen, vier Spaltenregister umfassenden Ausführungsbeispiel tritt ein Überschräglaufzustand dann auf, wenn der Schräglauf des Bandes mehr als vier Zeichenspalten beträgt. Sind also die Zeichenspalten um mehr als vier Spalten verscho-

Datenspalte vor, das noch nicht in die Verbraucherschaltung geleitet worden ist. Wie aus dem Teil g ferner zu ersehen ist, tritt die im Steuerregister CR

befindliche einzelne 0 eine Impulszeit später, also im 40 ben, so wird dieser Zustand vom Tor 64 (F i g. 8) in Zeitabschnitt rO des nächsten Maschinenzyklus, am der Zeit, in der die Schiebe-Kippschaltung eingestellt Ausgang des Impulsformungsgliedes 32 (F i g. 6) auf. ist, erfaßt. Tritt das Signal »schiebe« auf und erschei-Das Signal i? 4 wird dann positiv, um an den Ein- nen an den Ausgängen der Spaltenregister FR1, FR 2 ' gang des Impulsformungsgliedes 57 ein positives und FR 3 ausschließlich Einsen in einem der Zeit-Signal vom Tor 58 anzukoppeln. Da das Impuls- 45 abschnitte, in dem die Verschiebung weiterläuft (mit formungsglied 57 den Impuls jedoch um eine Im- Ausnahme des letzten Zeitintervalls), so bedeutet

dies, daß mindestens ein Lesekanal noch kein Datenbit erhalten hat, während ein anderer Kanal bereits vier Datenbits aufgenommen hat. Dieser Zustand tritt

pulszeit verzögert, reicht die Zeit, in. der das negative Signal »schiebe« auftritt, gerade aus, um das Bit d_1Q aus dem Register FR 0 zu verschieben. Während

dieser zusätzlichen Schiebezeit gelangen das Bit d_2n 5° jedoch nur dann ein, wenn der Schräglauf des Bandes

in die Stelle 8 des Registers FR 0, das Bit ά_Άα in die mehr als vier Datenspalten beträgt. Als Beispiel soll

Stelle 8 des Registers FR1 und das Bit d_i0 in die der Teil a der Tabelle 11 betrachtet werden. Ist das

Stelle 8 des Registers FR 2. Außerdem wird das am Bit d_1H nicht zuvor abgetastet und in das Register

Ausgang des Steuerregisters CR auftretende Bit 0 an FR 0 geleitet worden, so enthält die Stelle 7 des Re-

das Verschiebetor 22₃ als positives Signal angelegt, 55 gisters FRO am Schluß des Zeitabschnittes iO eine

wodurch eine 0 in die Stelle 8 des Registers FR 3 Einschreibstelle 0, während sich in der Stelle 7 des

überführt wird. Der Teil h der Tabelle 11 zeigt also Registers FR 1 eine binäre 1 befindet. Erscheint dann

den Inhalt, der sich in den Registern eine Impulszeit im Zeitabschnitt ti die Bitkombination 111 am Aus-

nach der 32. Leseperiode befindet. Wie aus diesem gang der Register FR 1, FR 2 und FR 3, so wird das

Teil h zu ersehen ist, sind sämtliche Bits der ersten 60 NOR-Tor 64 geöffnet und erzeugt ein positives Si-

Datenspalte aus dem Register FR 0 verschoben wor- gnal, wodurch die Überschräglauf-Kippschaltung

den. Wie außerdem zu ersehen ist, enthält das Re- eingestellt wird. Dies entspricht der gewünschten An-

gister FR 0 jetzt sämtliche neun korrigierten Bits der zeige, da die erste Datenspalte gerade verschoben

zweiten Datenspalte; das Register FR 1 enthält drei und damit der Verbraucherschaltung zugeleitet wird,

Bits der dritten Datenspalte, und das Register FR 2 65 jedoch ohne das Bit des achten Kanals. Diese unvoll-

enthält drei Bits der zweiten Datenspalte. Im Steuerregister CR befinden sich wieder in sämtlichen Stellen Einsen, da das Ausgangssignal des Tors 35 unter dem

ständige Datenspalte ist falsch, wenn das Bit d_M eine binäre 1 darstellt. Das NOR-Tor 64 erhält außerdem ein Signal vom Steuerregister CR, da die im Zeit-

409 616/188

49 50

abschnitt /8 (Teil g der Tabelle 11) am Ausgang der läuft dann der Inhalt der Registerschleifen um, um Register Fi? 1, FR 2 und FR 3 erscheinenden Bits alle zu verhindern, daß die Kanalwertigkeit der Bits zu-Datenbits sind und sämtlich Einsen darstellen kön- einander geändert wird. Als Beispiel soll der Teil a nen. In diesem Fall ist jedoch kein Überschräglauf der Tabelle 8 betracht werden, in dem das Bit d_l0 im aufgetreten, so daß die Überschräglauf-Kippschal- 5 Zeitabschnitt fO eines Maschinenzyklus auf der Intung nicht eingestellt werden darf. Durch die stets formationsleitung erscheint. In der vorstehenden Beam Ausgang des Steuerregisters CR erscheinende 0 Schreibung der Tabelle war angenommen worden, wird daher die öffnung des NOR-Tors 64 zu dieser daß im nächsten Zeitabschnitt il desselben Maschi-Zeit verhindert. nenzyklus auch das Bit d_n auf der Informations-

Außerdem ist erforderlich, daß sich sämtliche io leitung zwecks Eingabe in das Register FR 0 er-Startblockbits eines jeden Kanals in der Schräglauf- scheint. Praktisch ist jedoch möglich, daß dieses Bit Korrekturvorrichtung befinden müssen, bevor eine erst im Zeitabschnitt il des nächsten Maschihen- . gültige Verschiebung erfolgen kann, da andernfalls zyklus oder sogar erst des übernächsten Maschinenein Überschräglauf aufgetreten ist. Zu diesem Zweck zyklus auftritt. In der Zwischenzeit läuft jedoch der ist das Tor 65 (Fig. 8) vorgesehen, das auf das die 15 Inhalt des Registers FR0 im Kreislauf um, so daß Verschiebung einleitende Signal »Schiebe-Kippschal- das Bit d_n bei seinem Auftreten trotzdem unmitteltung einstellen« sowie auf eine Mitteilung des Im- bar hinter das Bit d₁₀ in das Register FR 0 placiert pulsformungsgliedes 39 anspricht, wonach die Start- wird. Durch die Lage der Einschreibstelle 0 im Zeitmarkierung mindestens in einem der Bandkanäle abschnitt il wird nämlich erstens das Spaltenregister noch nicht erfaßt worden ist. ao ausgewählt, in das ein Bit. geleitet werden soll, und

Wie zuvor ausgeführt wurde, ist die detaillierte zweitens die Stelle bestimmt, die dieses Bit dann Beschreibung der erfindungsgemäßen Vorrichtung gegenüber den anderen bereits im Register befinddadurch vereinfacht worden, daß eine regelmäßige liehen Bits einnimmt. Durch die Anordnung solcher Verschiebung der Bandaufzeichnung angenommen Einschreibstellen wird also die Vielseitigkeit der erwurde und daß die einzelnen aufeinanderfolgenden 35 findungsgemäßen Vorrichtung erhöht, da die nachZeitabschnitte einer zeitlich jeweils einen Maschinen- einander auftretenden Datenbits einer Impulskette zyklus umfassenden Leseperiode jeweils ein Spalten- nicht in unmittelbar aufeinanderfolgenden Zeitbit enthalten. Praktisch kann die erfindungsgemäße abschnitten erschienen. Vielmehr können zwischen Schaltungsanordnung jedoch auch dann eingesetzt den einzelnen Bits zeitlich große Abstände bestehen, werden, wenn die Spaltenbits in weit auseinander- 30 ohne dabei die endgültige richtige Placierung dieser liegenden Zeitintervallen auftreten. Es gibt also Zeit- Bits in das entsprechende Spaltenregister zu beeinabschnitte, in denen auf der Informationsleitung flüssen. Das gleiche gilt auch für die am Anfang aufkeine Spaltenbits auftreten. In diesen Zeitabschnitten tretenden Bits des Startblockes.

Hierzu 2 Blatt Zeichnungen

Claims

1 2

FR O) über die Verschiebetore (22₃, 22.,, 22_X, 22₀)

Patentansprüche: in Serie geschaltet hält. " "

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Feststellung eines

1. Schaltungsanordnung zur Kompensation der 5 unzulässigen Schräglaufs die Ausgänge aller Rezeitlichen Verschiebung von parallel auf mehre- gister (FR0, FR1, FR2, Fi? 3) an ein NOR-Tor ren Kanälen auftretenden Impulsen, z. B. zur (64) angeschlossen sind, das einen weiteren Ein-Schräglaufkompensation bei Aufzeichnungsträ- gang enthält, der bei einer Verschiebeoperation gern, wobei den Daten eine Startmarkierung mit aktivierbar ist, und daß der Ausgang des NOR-einem Startkennzeichen vorausgeht, und die par- io Tors (64) an den Eingang 'eines Flipflops verallel ankommenden Impulse über eine Infor- bunden ist, der aus einem NOR-Tor (62), einem mationsleitung seriell und begleitet von Synchro- Impulsformer (61) und einem NOR-Tor (63) benisierimpulsen auf einer zusätzlichen Synchroni- steht,
sierleitung zu einer Korrekturvorrichtung geleitet
werden, die aus einem Speicher besteht, der eine 15

der Anzahl N der Kanäle mal der Anzahl M der .

Bits, um welche die Impulse in den verschiedenen
Kanälen im Normalbetrieb maximal zueinander
verschoben sind, entsprechende Anzahl von Speicherstellen enthält, und der die zueinander aus- 20 Die vorliegende Erfindung betrifft eine Schaltungsgerichteten Impulse an einen Verbraucherschalt- anordnung zur Kompensation der zeitlichen Verschiekreis abgibt, dadurch gekennzeichnet, bung von parallel auf mehreren Kanälen auftretenden daß M Register (FR 3, FR 2, FR1, FR 0) in Form Impulsen, z. B. zur Schräglaufkompensation bei Aufvon Laufzeitspeichern zur Speicherung von je Zeichnungsträgern, wobei den Daten eine Startmar- N Bits vorgesehen sind, daß ein Steuerregister 25 kierung mit einem Startkennzeichen .vorausgeht, und (Ci?) ebenfalls in Form eines Laufzeitspeichers die parallel ankommenden Impulse über eine Inforund zur Speicherung von N Bits vorgesehen ist, mationsleitung seriell und begleitet von Synchronidaß der Ausgang des Steuerregisters (CR) über sierimpulsen auf einer zusätzlichen Synchronisierein Rezirkulationstor (35) mit seinem Eingang leitung zu einer Korrekturvorrichtung geleitet werden, bzw. mit einem Verschiebetor (22₃) mit dem Ein- 30 die aus einem Speicher besteht, der eine der Anzahl N gang des ersten Registers (FR₃) verbunden ist, der Kanäle mal der Anzahl M der Bits, um welche daß die Informationsleitung mit den ankommen- die Impulse in den verschiedenen Kanälen im Norden Impulsen über Datenlesetore (16₃, 16₂, 16₁₅ malbetrieb maximal zueinander verschoben sind, ent-16₀) mit den Eingängen der M Register "(FR 3, sprechende Anzahl von Speicherstellen enthält und Fi? 2, FR1, FRO) verbunden ist und daß der 35 der die zueinander ausgerichteten Impulse an einen Ausgang des jeweiligen Registers (FR3, FR2, Verbraucherschaltkreis abgibt.

FR1, FR 0), über Rezirkulationstore (2I₃, 21.,, Zur vorübergehenden oder auch permanenten 2I₁, 2I₀) mit dem Eingang desselben Registers Speicherung von Informationen werden diese häufig bzw. über eine Ausgangstorschaltung (29, 28) mit in Form von Bits auf Magnetband oder Lochstreifen den Verbraucherschaltkreisen verbunden ist bzw. 40 aufgezeichnet, wobei die Aufzeichnung z. B. in der über Übertragungstore (23₂, 23_P 23₀) und Ver- Gestalt von magnetischen Punkten, Löchern oder schiebetore (22,, 22_1? 22₀) mit dem Eingang des visuell erkennbaren Zeichen erfolgt. Bei der Aufnächsten Registers (Fi?2, FR1, FRO) verbunden zeichnung läuft das Band oder der Streifen an einer ist, daß eine Steuerschaltung die Register beim Aufzeichnungseinrichtung vorbei, wobei der Schreib-Lesen von Startmarkierungsbits über die Über- 45 kopf der Aufzeichnungseinrichtung die gewünschte tragungstore (23_O, 23_X, 23₀) in Serie schaltet und Information auf das Band bzw. den Streifen aufdie Informationsleitung über ein Datenlesetor bringt.

(16₃) mit dem ersten Register (FR 3) verbindet, Bei zahlreichen Aufzeichnungsvorrichtungen wird

beim Auftreten eines Startkennzeichens (LOLL) die Information in einer Anzahl von Kanälen auf an den Ausgängen der Register (FR 3, FR 2, FR1, 50 das Band bzw. den Streifen aufgezeichnet. Eines der

FRO) in das letzte Register (FR0) eine »0«, in Hauptprobleme eines solchen Mehrkanal-Aufzeich-

die entsprechende Stelle des zweitletzten Re- nungssystems besteht in der Einhaltung eines gleich-

gisters (FR 1) und des Steuerregisters (CR) eine mäßigen Abstandes zwischen den aufgezeichneten

»L« einschreibt, und nach einem Registerumlauf Impulsen. Eine Möglichkeit zur Lösung dieses Probeim Auftreten der »L« am Ausgang des Steuer- 55 blems ist, einen aus einer Anzahl von im Ausland

registers (CR) die Rezirkulation der Register voneinander angeordneten Schreibköpfen bestehen-

(FR3, FR2, FR1, FRO) veranlaßt, wobei an die den Mehrkanal-Schreibkopf in Verbindung mit einem

Stelle der »0« ein Datenbit (d) und gleichzeitig in Aufzeichnungsmedium, wie beispielsweise Magnet-

die entsprechende Stelle des vorangehenden Re- band, zu verwenden. Eine derartige Aufzeichnungsgisters (z.B. FR1) eine »0« und in das Steuer- 60 vorrichtung kann mit hoher Geschwindigkeit arbeiten

register (CR) eine »L« zur Steuerung der Daten- und entspricht darüber hinaus den Anforderungen

biteinlesung nach einem weiteren Registerumlauf an einen gleichmäßigen Abstand zwischen den Im-

eingelesen wird, und daß die Datenbits (d) im pulsen.

letzten Register (Fi?0) zirkulieren, bis das Re- Bei Verwendung einer derartigen Mehrkanal-Aufgister (FR 0) mit Datenbits (d) gefüllt ist, worauf 65 Zeichnungsvorrichtung ergibt sich in der Regel noch

die Steuerschaltung die Ausgangstorschaltung (29, ein weiteres Problem, nämlich, auch zwischen dem

28) während eines Registerumlaufs aktiviert, und Mehrkanal-Schreibkopf und dem Band selbst für eine

über diese Zeit die Register (FR3, FR2, FRl, gleichmäßige Stellung zueinander zu sorgen. Bei den