DE1474287B2 - Schaltungsanordnung für die Schreib-/Leseeinrichtung eines Datenspeichers zum Ein- und Ausblenden von Taktsignalen unter Eigentaktsteuerung - Google Patents
Schaltungsanordnung für die Schreib-/Leseeinrichtung eines Datenspeichers zum Ein- und Ausblenden von Taktsignalen unter EigentaktsteuerungInfo
- Publication number
- DE1474287B2 DE1474287B2 DE1474287A DE1474287A DE1474287B2 DE 1474287 B2 DE1474287 B2 DE 1474287B2 DE 1474287 A DE1474287 A DE 1474287A DE 1474287 A DE1474287 A DE 1474287A DE 1474287 B2 DE1474287 B2 DE 1474287B2
- Authority
- DE
- Germany
- Prior art keywords
- data
- clock
- signals
- circuit arrangement
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
folge selbst ergibt sich nun eine mehr oder weniger starke Verdünnung der für die Datenaufzeichnung
erreichbaren Aufzeichnungsdichte durch die eingestreuten Taktsignale, was in der Praxis eine Verminderung
der für die Datenaufzeichnung nutzbaren Speicherkapazität mit zunehmender Anzahl der eingestreuten
Taktsignale mit sich bringt, während umgekehrt die Zuverlässigkeit der Datenaufzeichnung
und Wiedergabe um so größer wird, je weniger Datensignale einem Taktsignal zugeordnet sind.
In der Praxis ist man daher beim Arbeiten mit Eigentaktsteuerung bisher gezwungen, einen den jeweils
gegebenen Verhältnissen mehr oder weniger gut angepaßten Kompromiß zwischen der erzielbaren
Aufzeichnungsdichte einerseits und der Aufzeichnungs- bzw. Wiedergabezuverlässigkeit andererseits
einzugehen. Dieser Kompromiß fällt im allgemeinen um so unbefriedigender aus, in je höherem Maße die
Art der aufzuzeichnenden und wiederzugebenden Daten variiert, da es bei-bestimmten Datenarten, wie ao
beispielsweise statistischen Tabellen, die im Rahmen einer programmierten Datenverarbeitung immer wieder
gebraucht werden, wegen der Mühseligkeit ihrer erneuten Erzeugung sehr wichtig ist, eine hohe Aufzeichnungs-
und Wiedergabezuverlässigkeit zu gewährleisten, während es bei anderen Daten, die sich
beispielsweise innerhalb eines Rechenvorganges oder sonst in kurzer Zeit ohnehin ändern können, eher
auf eine hohe Aufzeichnungsdichte als auf eine hohe Aufzeichnungszuverlässigkeit ankommen kann.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs erwähnten
Art in der Weise auszubilden, daß sie bei einer Datenübertragung die Übertragungszuverlässigkeit einerseits
und den Übertragungswirkungsgrad andererseits in einfacher Weise an die Bedeutung der jeweils zu
übertragenden Datensignale anzupassen gestattet.
Die gestellte Aufgabe wird erfindungsgemäß dadurch gelöst, daß in die Verbindung des Datenspeichers
mit der Datensignalquelle einerseits und der Datenausgabeleitung andererseits mindestens ein
Schaltwerk mit einer einstellbaren Anzahl η + 1 von wirksamen Stufen eingefügt ist, von denen jeweils
η Stufen der Übertragung von Datensignalen in den bzw. aus dem Datenspeicher zugeordnet sind.
Die erfindungsgemäß vorgesehene Einstellbarkeit für die Anzahl der wirksamen Stufen des Schaltwerks
bietet die Möglichkeit, die Anzahl der zwischen zwei aufeinanderfolgenden Taktsignalen aufgezeichneten
Datensignale je nach der Bedeutung von deren Inhalt zu variieren, so daß in allen Fällen
ein optimaler Kompromiß zwischen den Forderungen nach hohem Übertragungswirkungsgrad einerseits
und nach höher Übertragungszuverläs^igkeit andererseits möglich wird. Der Ubertragungswirkungsgrad
nimmt dabei um so mehr zu, je größer die Anzahl der Datensignale im Verhältnis zur Anzahl der
Taktsignale wird, während umgekehrt die Übertragungszuverlässigkeit um so größer wird, je weniger
Datensignale zwischen zwei aufeinanderfolgenden Taktsignalen liegen. In der Praxis wird dabei die
Anzahl η der Datensignale pro Taktsignal einen Wert von 5 nicht übersteigen, jedoch ist grundsätzlich
jede beliebige Bemessung dieser Anzahl η möglich.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in Unteransprüchen im einzelnen
gekennzeichnet.
Für die weitere Erläuterung der Erfindung wird nunmehr auf die Zeichnung Bezug genommen, in
der bevorzugte Ausführungsbeispiele für die Erfindung veranschaulicht sind; es zeigt
Fig. 1 graphische Darstellungen für typische Datensignalfolgen
mit wechselnder Länge der jeweils einem Taktsignal zugeordneten Datensignalblöcke,
F i g. 2 ein Blockschaltbild für eine Anordnung zum Ein- und Ausblenden von Taktsignalen in eine
Datensignalfolge mit wechselnder Länge der jeweils einem eingeblendeten Taktsignal zugeordneten Datensignalblöcke,
F i g. 3 und 4 mehr ins Einzelne gehende Schaltbilder für den Aufbau der die Datenaufzeichnung
bzw. die Datenwidergabe betreffenden Teile der Anordnung von F i g. 2 und
F i g. 5 und 6 die zeitliche Verteilung von an verschiedenen Stellen der Schaltbilder von Fig. 3 bzw. 4
auftretenden Impulsfolgen.
In Fig. 1 a ist eine Folge von Bits 011010010001
dargestellt, von denen jeweils eines in einem Feld aufgezeichnet werden soll, das eine Zeitdauer hat,
die auf die Aufzeichnungsgeschwindigkeit der Datenbits bezogen ist und einer bestimmten Strecke
längs einer Datenspur auf einer magnetischen Speicherschicht entspricht. Diese Zeitdauer ist durch die
Anzahl von Feldern pro Längeneinheit festgelegt, die zuverlässig aufgezeichnet und wiedergegeben werden
können. Wie zu erkennen sein wird, hängt die Felddichte der Aufzeichnung von der Art ab, in der jedes
Feld durch die bei der Aufzeichnung der Daten verwendeten Modulationsarten unterteilt wird.
Fig. Ib zeigt die Daten der Fig. la, die nach
einer anderweitig vorgeschlagenen sogenannten »Phasenwechsel bei Null«-Methode moduliert sind.
Das Schaubild kann entweder als eine Reihe von Stromübergängen von einem ersten zu einem entgegengesetzten
Zustand auf einer magnetischen Aufzeichnungsspur oder als eine Reihe von Spannungsoder Stromübergängen zwischen zwei Pegeln in einer
elektronischen Schaltung gedeutet werden. Obwohl die Modulation als die Registrierung einer Periode
einer ersten Frequenz für jeden logischen Wert 1 in den Daten und einer halben Periode bei der halben
ersten Frequenz für einen logischen Wert 0 betrachtet werden kann, ist es für den vorliegenden Zweck
günstiger, die Modulation als das Ergebnis zu beschreiben, das man durch Einführung eines Überganges
(von Strom oder Spannung) an der zuerst kommenden Kante jeder Feldgrenze erhält, während
im Feld ein entgegengesetzter Übergang dann und nur dann eingeführt wird, wenn das aufzuzeichnende
Bit den logischen Wert 1 hat. Noch bezeichnender ist eine Betrachtung, nach der jedes Feld in zwei gleiche
Zellen unterteilt ist und der Übergang für einen logischen Wert 1 an der zuerst kommenden Kante der
zweiten Zelle im Feld auftritt. Aus F i g. 1 ist ersichtlich, daß das Ergebnis eine Reihe von Taktbits F ist,
die mit einer Reihe von Datenbits abwechseln, die den auzuzeichnenden Datensignalen entsprechen.
Die Taktbits F können als eine Reihe von logischen Werten 1 angesehen werden, so daß die Modulation
aus einem Zwischenschalten von logischen Werten 1 zwischen jeweils zwei benachbarten Datenbits und
der Aufzeichnung aller logischen Werte 1 in der sich ergebenden Folge als einen Stromübergang an der
ersten Kante der entsprechenden Zelle besteht.
Die Taktbits F dienen dazu, die Zeitimpuls-Folge
5 6
zurückzuerhalten, welche die aufgezeichnete Signal- Fig. 2 zeigt eine Anordnung zum Aufzeichnen
folge eigengesteuert macht. Wenn die Synchroni- und Wiedergeben von Daten, bei der die Aufzeichsation
verlorengeht, was beispielsweise beim Auf- nungsdichte beliebig gesteuert werden kann. Bei dietreten
einer schlechten Stelle auf der Aufzeich- ser Anordnung werden aufzuzeichnende Daten von
nungsspur eintreten kann, ist es möglich, die Syn- 5 einer herkömmlichen Datenquelle einem Schiebechronisation
beim nächsten Auftreten des als FO register 2 über Eingabegatter la zugeführt, die
registrierten logischen Wertes 0 in den Daten zu- durch eine Eingabetaktfolge gesteuert werden. Die
rückzugewinnen. Die Wahrscheinlichkeit des Auftre- wiederzugebenden Daten werden zusammen mit einer
tens eines logischen Wertes 0 in den gewöhnlich Ausgabetaktfolge vom Schieberegister 2 über Ausanzutreffenden
Daten ist hoch und üblicherweise grö- io gabegatter 1 b einer Datenausgabeleitung zugeführt,
ßer als 50%, so daß das Verfahren sehr zuverlässig Unter Steuerung durch die Eingabetaktfolge werist.
Es ist jedoch offensichtlich, daß bei der Modu- den aufzuzeichnende Daten von Schieberegister 2
lationsweise nach F i g. 1 b die Ausbeute der Auf- auf einen Modulator 3 übertragen, in dem die für
zeichnung nur 50% beträgt, weil die Hälfte der den zu verwendenden Phasenmodul PM erforderlichen
Speicherzellen durch Taktbits besetzt wird. Fig. 1 15 Taktbits zwischengeschaltet werden und ein Signal
zeigt weiter, daß es möglich ist, den Wirkungsgrad abgeleitet wird, das einen Stromübergang für jeden
der Aufzeichnung durch Anwendung der in Fig. Ic logischen Wert 1 in dem so erzeugten Datenstrom
bis 1 f dargestellten Modulationsweisen zu erhöhen, aufweist. Das Ausgangssignal des Modulators 3
ohne die Vorteile der Eigentaktsteuerung zu verlie- wird einem Datenspeicher 4 zugeführt, der eine übren.
Diese Modulationsweisen unterscheiden sich von 20 liehe magnetische Speicherplatte od. dgl. sein kann,
der in F i g. 1 b dargestellten dadurch, daß in zuneh- die zugängliche Datenspuren hat, die mit Zwischenmendem
Maße mehr Datenbits mit jeweils einem räumen durchsetzt sind, auf denen synchronisie-'
Taktbit verbunden werden. Die Anzahl von Daten- rende Felder aufgezeichnet werden können,
bits, die mit jedem Taktbit innerhalb des modulier- Die aus dem Datenspeicher 4 wiedergewonnene ten Signals zusammengefaßt sind, kann als »Phasen- 25 Information wird in Form eines Spannungsüberganmodul« des Signals mit der Abkürzung »PM« be- ges für jeden logischen Wert 1 im gespeicherten Dazeichnet werden. In dieser Betrachtungsweise sind in tenstrom einem Demodulator 5 zugeführt. In diesem F i g. 1 Modulationen mit den Phasenmoduln PM 1, Demodulator 5 wird der ursprüngliche Datenfolge- PM 2, PM 6 und PM 12 dargestellt. Es ist ersichtlich, strom wiederhergestellt und ein Impuls für jeden daß die in F i g. 1 c gezeigte PM 2-Modulation um 30 logischen Wert 1 in dem zurückgewonnenen Strom 25% wirkungsvoller ist als die PMl-Modulation erzeugt. Die Daten werden durch Ausblenden der gemäß Fig. Ib. Die erforderliche Bandbreite ist Taktbits des logischen Werts 1 demoduliert und dem etwas größer und zwar entsprechend dem Verhält- Schieberegister 2 zugeführt.
bits, die mit jedem Taktbit innerhalb des modulier- Die aus dem Datenspeicher 4 wiedergewonnene ten Signals zusammengefaßt sind, kann als »Phasen- 25 Information wird in Form eines Spannungsüberganmodul« des Signals mit der Abkürzung »PM« be- ges für jeden logischen Wert 1 im gespeicherten Dazeichnet werden. In dieser Betrachtungsweise sind in tenstrom einem Demodulator 5 zugeführt. In diesem F i g. 1 Modulationen mit den Phasenmoduln PM 1, Demodulator 5 wird der ursprüngliche Datenfolge- PM 2, PM 6 und PM 12 dargestellt. Es ist ersichtlich, strom wiederhergestellt und ein Impuls für jeden daß die in F i g. 1 c gezeigte PM 2-Modulation um 30 logischen Wert 1 in dem zurückgewonnenen Strom 25% wirkungsvoller ist als die PMl-Modulation erzeugt. Die Daten werden durch Ausblenden der gemäß Fig. Ib. Die erforderliche Bandbreite ist Taktbits des logischen Werts 1 demoduliert und dem etwas größer und zwar entsprechend dem Verhält- Schieberegister 2 zugeführt.
nis von 3 : 1 an Stelle von 2:1. Weiterhin wird deut- Bei 6 ist schematisch angedeutet, daß eine Dichtelich,
daß ein FOO-FeId zur Wiedererfassung erfor- 35 steuerung vorgesehen ist, durch die der Modulator 3,
derlich ist, falls die Synchronisation verloren werden der Demodulator 5 und das Schieberegister 2 dahinsollte.
Nachdem die Wahrscheinlichkeit, daß 00 in gehend betätigt werden, daß sie mit irgendeinem beeinem
willkürlichen Datenstrom auftritt, ein Viertel stimmten Phasenmodul arbeiten. Der Aufbau und
beträgt, besteht eine größere Fehlermöglichkeit. Die die Wirkungsweise dieser Steuerung wird weiter
Zuverlässigkeit ist jedoch für die meisten Zwecke 40 unten im einzelnen noch beschrieben werden. Der
noch ausreichend. Einfachheit halber sind dabei für die Eingabe und
Aus F i g. 1 c bis If erkennt man, daß jedes der die Ausgabe getrennte Schieberegister dargestellt; es
Taktbits F durch einen Übergang an der ihm vor- versteht sich jedoch, daß viele Bauteile dieser Reausgehenden
Zellengrenze gekennzeichnet ist. In glei- gister mittels geeigneter bekannter Rasterverfahren
eher Weise ist jedes Datenbit mit dem Wert 1 ge- 45 miteinander verschachtelt werden können, da es übkennzeichnet.
Die Modulation für den allgemeinen licherweise nicht erforderlich sein dürfte, die EinFall
PMN, in dem N der Phasenmodul ist, besteht gäbe- und die Ausgabefunktion zur gleichen Zeit
dann darin, daß ein Wert 1 für jeweils N Datenbits ablaufen zu lassen.
in den Datenstrom eingefügt wird und in dem sich F i g. 3 zeigt nun den Aufzeichnungsteil der Anergebenden
Strom sämtliche Werte 1 durch den 50 Ordnung von Fig. 2 mit mehr Einzelheiten. Der
Übergang an den den betreffenden Zellen voraus- maßgebende Taktfolgestrom wird durch einen Taktgehenden
Grenzen gekennzeichnet ist. oszillator 7 erzeugt, der mit herkömmlichen Impuls-
Wie F i g. 1 c bis If zeigen, erhält man die größte formerstufen zur Erzeugung einer Folge von Recht-Zunahme
an Wirkungsgrad beim Übergang von eckimpulsen versehen ist. Die Taktfolge soll in der
PMl zu PM 2, während eine zunehmende geringere 55 Lage sein, den Aufzeichnungsprozeß durch bekannte
Steigerung erzielt wird, wenn der Phasenmodul wei- elektronische Schaltmittel, die in Fig. 3 durch einen
ter ansteigt. Gleichzeitig nimmt die erforderliche Schalter S1 symbolisiert sind, in Gang zu setzen.
Bandbreite rasch zu. So erfordert die PM 3-Modu- Die Eingabetaktfolge bewirkt die Fortschaltung lation eine Bandbreite von 4:1, während die Mo- eines dreistufigen Schieberegisters, dessen drei Stufen dulationPM6 eine Bandbreite 7 : 1 benötigt, ohne 60 SRI, SR2 und SR3 aus Flipflops bestehen, die undaß ein gleichwertiges Anwachsen des Wirkungs- tereinander in bekannter Weise so verbunden sind, grades vorliegt. In der Praxis dürfte nur eine geringe daß jeder Taktimpuls den Inhalt des Registers in Veranlassung bestehen, über PM5 hinauszugehen. Fig. 3 nach rechts verschiebt. Dabei wird ein lo-Innerhalb des Bereiches von PMl zu PM 5 kann gischer Wert 0 in jeder Registerstufe hinterlassen, in jedoch eine Wahl zwischen Wirkungsgrad und Zu- 65 die kein logischer Wert 1 geschoben worden ist. Weiverlässigkeit getroffen werden, so daß für jeden ge- terhin ist Vorsorge getroffen, daß jede der Stufen wünschten Zweck eine optimale Ausnutzung des SR 1, SR 2 und SR 3 unmittelbar ansprechbar ist.
Speicherplatzes erreicht werden kann. Es sind Maßnahmen getroffen, die Stufen SR1 und
Bandbreite rasch zu. So erfordert die PM 3-Modu- Die Eingabetaktfolge bewirkt die Fortschaltung lation eine Bandbreite von 4:1, während die Mo- eines dreistufigen Schieberegisters, dessen drei Stufen dulationPM6 eine Bandbreite 7 : 1 benötigt, ohne 60 SRI, SR2 und SR3 aus Flipflops bestehen, die undaß ein gleichwertiges Anwachsen des Wirkungs- tereinander in bekannter Weise so verbunden sind, grades vorliegt. In der Praxis dürfte nur eine geringe daß jeder Taktimpuls den Inhalt des Registers in Veranlassung bestehen, über PM5 hinauszugehen. Fig. 3 nach rechts verschiebt. Dabei wird ein lo-Innerhalb des Bereiches von PMl zu PM 5 kann gischer Wert 0 in jeder Registerstufe hinterlassen, in jedoch eine Wahl zwischen Wirkungsgrad und Zu- 65 die kein logischer Wert 1 geschoben worden ist. Weiverlässigkeit getroffen werden, so daß für jeden ge- terhin ist Vorsorge getroffen, daß jede der Stufen wünschten Zweck eine optimale Ausnutzung des SR 1, SR 2 und SR 3 unmittelbar ansprechbar ist.
Speicherplatzes erreicht werden kann. Es sind Maßnahmen getroffen, die Stufen SR1 und
Si? 2 so einzustellen, daß sie mit zwei von einer Datensignalquelle
8 stammenden Datenbits A und B übereinstimmen. Die Datenquelle 8 muß dabei in der
Lage sein, Daten in Form von zwei parallelen Bits für jeden Steuerimpuls abzugeben, der auf einer mit
»Daten-Senden« bezeichneten Leitung ankommt. Das Bit A ist das erste Bit und das Bit B das zweite Bit
jedes Bitpaares. Wie gezeigt ist, sind die Bits A und B in Form ihrer Komplementärwerte Ά und Ή vorhanden,
wobei (A wirklich) durch ein Grundpegel-Potential und (Ä unwirklich) durch ein negatives Potential
oder einen offenen Stromkreis wiedergegeben wird. Sowohl hier als auch im folgenden kann vorausgesetzt
werden, daß wirkliche Pegel oder Pegel vom logischen Wert 1 durch ein Grundpotential dargestellt
werden, während Pegel vom logischen Wert 0 oder unechte Pegel durch offene Stromkreise oder
negative Potentiale wiedergegeben werden.
Wie F i g. 3 zeigt, werden die Datenbits A und B
von der Datensignalquelle 8 an zwei NOR-Glieder Nl und Nl abgegeben. Diese NOR-Glieder N1 und
Nl bewirken ebenso wie andere noch zu beschreibende und gleichartig bezeichnete Torschaltungen
die Erzeugung eines Ausgangs-Grundpegels bzw. eines Zeichenstromes, wenn und nur wenn jede »5
ihrer Eingangsklemmen mit einem offenen Stromkreis oder einem negativen Potential beaufschlagt
ist; außerdem stellt das Ausgangssignal einen Leerlauf dar, wenn an irgendeiner Eingangsklemme
Grundpotential angelegt ist. Die genannten Torschaltungen können so wechselweise als UND-, ODER-,
negative ODER- oder NEIN-Schaltungen abhängig
von der Natur des mit einem bestimmten wirklichen Eingangswert verbundenen Eingangs verwendet
werden.
Die NOR-Glieder Nl und Nl werden durch einen
negativen Impuls angeregt, der von der Ausgangsklemme 0 eines mit Zeitverzögerung arbeitenden
Multivibrators DMV abgegeben wird, wobei dieser Multivibrator DMV ein monostabiler Multivibrator
sein kann. Der Multivibrator DMV erzeugt an seinem Ausgang 0 einen vom Grundpotential auf einen
negativen Pegel übergehenden Impuls und an seinem Ausgang 1 einen von einem negativen Pegel auf
Grundpotential übergehenden Impuls und zwar als Reaktion auf einen positiv werdenden Impuls,
der ihm an seiner Eingangsklemme α zugeführt wird.
Das Aufladen des die Stufen SR1, SR 2 und SR 3
enthaltenden Schieberegisters wird durch einen in seinem Modul einstellbaren Zähler gesteuert, der
zwei Flip-Flop-Schaltungen CIF und ClF aufweist.
Diese Flip-Flop-Schaltungen können von der gleichen Konstruktion wie die Stufen des Verschieberegisters,
beispielsweise wie die Stufe SR1, sein. Sie sind eingangsseitig mit Setz- und Rücksetz-Anschlüssen
ST und RT sowie mit Einschalt- und Ausschalt-Anschlüssen SG und RG versehen, während weiterhin
ein unmittelbarer Rücksetzanschluß DR und Ausgangsklemmen 1 und 0 für die logischen Werte 1
und 0 vorhanden sind. Die einzelnen Klemmen sind in bekannter Weise so zusammengeschaltet, daß ein
zweistufiger Binär-Zähler mit zusätzlichen Verbindungsleitungen gebildet ist, die durch NOR-Glieder
N 3, N 4 und NS gesteuert werden, und je nach der
Einstellung einer hier als Schalter S1 dargestellten
Dichte-Steuerungseinrichtung einen Zähler mit dem Modul 2 oder dem Modul 3 ergeben. Bei der gezeigten
Stellung des Schalters 52 sind die Eingangsklemmen der NOR-Glieder NS und N 3 leer geschaltet,
so daß an einer Eingangsklemme des NOR-Gliedes N 4 über das NOR-Glied N 5 Grundpotential
anliegt und das NOR-Glied N 3 ein Ausgangssignal mit Grundpegel erzeugen kann, wenn sich ClF im
Zustand 0 und ClF im Zustand 1 befinden. Dadurch
wird der Multivibrator DMV mit der Zahl 10 des Zählers getriggert. Diese Schalterstellung wird
bei der PM 1-Modulation verwendet, bei der jeweils
ein Taktbit mit nur einem Datenbit A verbunden ist. Für eine PM 2-Modulation wird der Schalter 52 geschlossen,
um das NOR-Glied N 3 unwirksam zu machen und über das NOR-Glied N 4 den Multivibrator
DMV mit der Zahl 11 zu triggern. Nach seiner Triggering bewirkt der Multivibrator DMV, daß
der Zähler kurz hinterher und zwar innerhalb des gleichen Zeitimpulses von der Klemme 1 des Multivibrators
DMV zurückgeschaltet wird. Zur gleichen Zeit, in welcher der Zähler sich nun in seinem
Null-Zustand befindet, erzeugt ein NOR-Glied N 6 einen Ausgangs-Grundpegel, wodurch von der Datenquelle
8 Daten gefordert werden. Die NOR-Glieder Nl und Nl werden über den Ausgang 0 des
Multivibrators DMV angesprochen. Gleichzeitig wird in die Stufe SR 3 über den Ausgang 1 des Multivibrators
DMV ein Taktsignal 1 eingeführt. Die nächstfolgenden Schiebeimpulse werden je nachdem, ob in
Abhängigkeit von der Stellung des Schalters 52 PMl-Modulation oder PM2-Modulation vorliegt,
für PMl die Werte 1 und A, für PM 2 die Werte 1,
A und B derart verschoben, daß sie aus dem Schieberegister zum Eingang eines NOR-Gliedes N 8 gelangen.
Anfänglich werden bis zum ersten Eingangsimpuls vom Multivibrator DMV die Nullen aus dem
Schieberegister ausgeschoben. Von der Datenquelle 8 wird verlangt, daß sie zumindest das erste Paar von
Bits A und B als Nullen aussenden, um die Anordnung zu synchronisieren. Vorzugsweise werden mehrere
Nullen ausgesendet, um die Zwischenspeicherlücken zu besetzen und die Synchronisation zu gewährleisten.
Der Datenanfang muß in Form von mindestens einem Kennsignal 1 im letzteren Bitpaar A
und B, welches den Daten vorausgeht, übertragen werden. Die Datenverschiebung erfolgt für jeden
Aufzeichnungsmodul kontinuierlich, da das Schieberegister am Ende jeder Schiebeperiode und vor dem
Anfang der nächsten Periode automatisch wieder aufgeladen wird.
In der folgenden Beschreibung wird zu Erläuterungszwecken angenommen, daß jede Zelle einer
Dauer von einer Mikrosekunde hat. Es soll eine modulierende Taktfolge vorgesehen sein, die Triggerimpulse erzeugt, welche die Daten an jeder ersten
Zellengrenze austastet. Die Einrichtung hierfür besteht aus einem Paar Oszillatoren OS1 und 052 in
Form von Multivibratoren, die zum Erzeugen von abwechselnden, in positiver Richtung verlaufenden
Ausgangssignalübergängen zusammengeschaltet sind, derart, daß der Oszillator OS1 einen entsprechenden
Übergang an der vorausgehenden Flanke jedes Taktfolgeimpulses hervorruft, während der Oszillator
OS1 einen Übergang an der abfallenden Flanke des
Taktfolgeimpulses erzeugt. Diese Übergänge betätigen wechselweise Impulsgeneratoren PGl und PG 2,
die Differentiatoren od. dgl. sein können, und positive Impulse hervorrufen, die ein NOR-Glied Nl
zum Erzeugen von jeweils einem Leerlauf impuls
509 581/300
während jeder Mikrosekunde der Zellenbegrenzung der Taktfolge anregen. Das NOR-Glied Nl wird
insoweit als ODER-Glied betrieben.
Das NOR-Glied N 8 wird durch das NOR-Glied N 7 in die Lage versetzt, an seinem Ausgang einen
Grundpegel auszulösen, der den Zustand eines mittengesteuerten Flipflops WF einmal für jeden die logische
Zahl 1 darstellenden Impuls ändert, der in Form eines negativ werdenden Impulses aus dem
Schieberegister ausgeschoben wird. Der Flipflop WF kann dabei den gleichen Aufbau wie die Flipflops
ClF und ClF des Zählers haben. Der Ausgang des
Flipflops WF ist unmittelbar mit einem Schreibverstärker 10 zugeführt, der dazu dient, Stromübergänge
in einem üblichen Schreibkopf WH zu erzeugen, der in der Nähe einer ausgewählten Speicherspur auf
einer (nicht dargestellten) magnetischen Speicherplatte angeordnet sein soll, die relativ zum Schreibkopf
WH bewegjich ist.
Die Wirkungsweise der wesentlichen Teile des Modulators von F i g. 3 ist in F i g. 5 in Verbindung
mit einem typischen Datenstrom dargestellt. Im allgemeinen werden, sobald die Schiebetaktfolge einmal
angelaufen ist, die Daten fortlaufend aus der Datensignalquelle 8 ausgegeben und parallel mit den Taktbits
in das Schieberegister eingeschoben, während sie aus dem Schieberegister hintereinander ausgegeben
werden. Durch die Stellung des Schalters 52 wird festgelegt, ob ein oder zwei Datenbits mit jedem
Taktbit verbunden sind; es ist offensichtlich, daß die
Betätigung dieses Schalters 52 mit dem Betrieb der Datensignalquelle 8 in wechselseitige Beziehung gebracht
sein muß, so daß die passende Anzahl von Datenbits als Antwort auf jedes »Daten-Senden«-
Kommando erzeugt wird. Die Erweiterung der An-Ordnung auf einen Betrieb mit höheren Phasenmoduln
ergibt sich für den Fachmann ohne weiteres auf Grund der eben beschriebenen Modulation mit dem
Phasenmodul 2.
F i g. 4 zeigt Einzelheiten des Teiles der Anordnung von F i g. 2, der zur Wiedergabe, zum Zuordnen,
zur Taktfolgewiederherstellung und zur Demodulation der Daten dient. Dabei können Baustufen,
die mit den gleichen Symbolen wie in F i g. 3 bezeichnet sind, den gleichen Aufbau wie die dort dargestellten
Baustufen aufweisen.
Die Schaltung gemäß F i g. 4 wird mit Daten gespeist, die entsprechend der Erläuterung zu F i g. 3
aufgezeichnet worden sind. Dabei ist ein Lesekopf RH in der Nähe einer bestimmten, in entsprechender
Weise bewegten Speicherspur angeordnet, die sich auf einer (nicht dargestellten) magnetischen Speicherplatte
od. dgl. befindet. Durch den Lesekopf RH abgetastete Stromübergänge werden durch einen Leseverstärker
und Impulsformer 11 in geeigneter Weise verstärkt und geformt. Aus diesen Übergängen müssen
sowohl die Taktfolge wiederhergestellt als auch für jeden Übergang ein Impuls des logischen Wertes 1
erzeugt als auch die Taktbits vom logischen Wert 1 ausgeblendet werden.
Die Taktfolge kann durch einen geeigneten, zurückschaltbaren Oszillator wiederhergestellt werden,
der eine Periodendauer von ungefähr gleich der Zellenperiode und nicht weniger als dies hat, wobei hier
die Zellenperiode eine Mikrosekunde betragen soll. Im vorliegenden Ausführungsbeispiel ist ein symmetrischer
Oszillator verwendet, dessen Periode genau gleich der Zellenperiode sein kann. Es werden zwei
Schaltungsabschnitte benutzt, weil ein Übergang in den Daten in jeder von zwei entgegengesetzten Richtungen
erfolgen kann. Jeder dieser Abschnitte ist so ausgebildet, daß er Taktimpulse erzeugt, die auf
einen Übergang in einer bestimmten Richtung folgen und zwar bis zum nächsten Übergang in der entgegengesetzten
Richtung, demzufolge der Abschnitt ausgeschaltet wird, bis der nächste Übergang in der
genannten bestimmten Richtung auftritt.
Der eine dieser beiden Abschnitte enthält ein NOR-Glied NlO, einen monostabilen Multivibrator
053 und eine nicht invertierende Verzögerungsleitung D 3, die im angegebenen Beispiel eine Verzögerung
von 0,6 Mikrosekunden hat. Das NOR-Glied NlO erzeugt an seinem Ausgang einen den Multivibrator
O5 3 auslösenden Grundpegel, wenn es durch einen Leerlauf am Punkt b angesteuert wird und der
Punkt e nach der Zeit, in welcher der Multivibrator 053 am Punkt d zur Annahme eines negativen Potentials
veranlaßt wurde, auf ein negatives oder Leerlauf-Potential übergeht. Im angegebenen Beispiel erzeugt der Multivibrator O53 am Punkt d einen Impuls
mit Grundpotential von 0,4 Mikrosekunden Dauer. Dieser Impuls wird einem NOR-Glied N14
zugeführt, das als ODER-Tor dazu dient, einen Leerlaufpegel-»Takt« (Takt bei Grundpotential) während
0,4 Mikrosekunden zu erzeugen, worauf 0,6 Mikrosekunden folgen, bis der Impuls aus der Verzögerungsleitung
D 3 erscheint und den Multivibrator OS 3 zurückkippt.
Der zweite Schaltungsabschnitt enthält ein NOR-Glied N12, einen monostabilen Multivibrator OS 4
und eine Verzögerungsleitung D 4, die den Baustufen ΛΊ0, D 3 und 053 entsprechen und wie diese zusammengeschaltet
sind, um dem NOR-Glied N14 Taktimpulse zuzuführen, wenn der erste Schaltungsabschnitt abgeschaltet ist.
Die Wahl unter den beiden eben beschriebenen Schaltungsabschnitten hängt von der Polarität des
Eingangssignals ab, das auf einen Übergang folgt. Entsprechend der Darstellung wird dieses am Punkt a
vorhandene Eingangssignal über eine der Verzögerungsleitung D 3 gleichende Verzögerungsleitung D 2,
die jedoch eine Verzögerung von 0,3 Mikrosekunden hat, dem Eingang des NOR-Gliedes NlO unmittelbar
zugeführt und gleichzeitig über ein als Inverter dienendes NOR-Glied NU dem Eingang
des NOR-Gliedes N12 im zweiten Schaltungsabschnitt zugeführt. Falls das Signal am Punkt α
negativ ist, wird so das NOR-Glied NlO in
leitenden Zustand versetzt und der erste Schaltungsabschnitt zur Erzeugung von Taktimpulsen benutzt,
während dann, wenn das Signal am Punkt« positiv ist, das NOR-Glied N12 ansprechen und der zweite
Abschnitt arbeiten wird.
Die logischen Werte 1 in dem wiederhergestellten Datenstrom werden durch die NOR-Glieder N15,
N16 und NIl angezeigt. Das NOR-Glied N15
spricht auf negativ werdende Übergänge an, um zum ersten Taktfolge-Zeitpunkt, der nach dem Übergang
auftritt, einen Ausgangsimpuls zu erzeugen. Ungewollte Ausgangsimpulse zu späteren Taktfolge-Zeiten
werden durch eine Verzögerungsleitung Dl, die der Verzögerungsleitung D 3 mit Ausnahme ihrer
eine Mikrosekunde betragenden Dauer gleicht, und ein als Inverter dienendes NOR-Glied N 9 verhindert.
Nach der ersten Zellenperiode, die auf einen Übergang folgt, in dem das NOR-Glied N15 leitend
ist, wird das NOR-Glied W15 durch das NOR-Glied
N 9 unwirksam gemacht und in diesem Zustand bis zum nächsten negativ werdenden Übergang gehalten.
Das NOR-Glied N16 wird daraufhin durch ein als Inverter dienendes NOR-Glied N13 in die
Lage versetzt, am Punkt / innerhalb der ersten Takt-Zeit einen Ausgangs-Grundpegel zu erzeugen. Ungewollte
Impulse zu späteren Taktfolge-Zeiten werden durch das nach einer Mikrosekunde erscheinende
Ausgangssignal der Verzögerungsleitung D1 unterdrückt.
Das NOR-Glied N17 dient als ein ODER-Glied,
das für jeden Ausgangsimpuls mit Grundpotential von den NOR-Gliedern NlS und N16 einen als
offenen Stromkreis erscheinenden Impuls des logisehen
Wertes 1 erzeugt. Diese Leerlaufpegel-Impulse werden durch die vom NOR-Glied jV14 erzeugten
Taktimpulse in ein Schieberegister eingeschoben, das von der im Zusammenhang mit F i g. 3 beschriebenen
Art ist. Der Phasenmodul wird durch Schaltmittel eingestellt, die in Fig. 4 als Schalter S3 dargestellt
sind. Für die PM 2-Modulation werden drei Registerstufen SR 4, SR 5 und SR 6 gebraucht, welche
die gleichen wie die oben beschriebenen Stufen SR1,
SR 2 und SR 3 sein können. Wenn für PM 2-Modulation das erste synchronisierende Feld 100 in die
Registerstufen SR 4, SR 5 SR 6 oder für PMl -Modulation
das synchronisierende Feld 10 in die Registerstufen SR 5 und SR 6 eingeschoben worden ist,
spricht ein NOR-Glied N 21 an, und setzt einen Flipflop in Betrieb, der zwei in herkömmlicher Gegeneinanderschaltung
verbundene NOR-Glieder N 22 und N23 enthält. Dieser Flipflop bleibt in Betrieb,
bis er durch ein Signal für das Datenende ausgeschaltet wird, das in den aufgezeichneten Daten in
herkömmlicher Weise enthalten, ist und durch bekannte Mittel ausgeblendet wird.
Beim Betrieb des die NOR-Glieder ,/V 22 und N 23
enthaltenden Flipflops wird ein NOR-Glied N 20 in die Lage versetzt, während jedem Taktimpuls einen
Auslöseimpuls mit Grundpotential zu erzeugen. Nach der Aufladung jedes Datenfeldes mit einem in der
Registerstufe SR 6 gespeicherten Taktbit vom logischen Wert 1 wird dem Multivibrator OS 5 ein Gattersignal
zugeführt, das dem nächsten vom NOR-Glied N 20 abgegebenen Impuls die Auslösung des
Multivibrators OSS ermöglicht. Das Ausgangssignal
an der Klemme 0 des Multivibrators OS S befähigt die NOR-Glieder N18 und N19 dazu, die in den
Registerstufen SRS und SR 4 gespeicherten Datenbits parallel zueinander auszusenden. Zur gleichen
Zeit wird an der Klemme 1 des Multivibrators 055 ein Tastimpuls erzeugt. Um eine verzögerte Zeitspanne
später werden vor dem nächsten Schiebeimpuls die Registerstufen SR 4, SR 5 und SR 6 über
eine Verzögerungsleitung D 5 zurückgeschaltet. Es ist ersichtlich, daß die Datenaussendung mit jeweils
zwei parallelen Bits zusammen mit einem zugehörigen Tastimpuls fortgesetzt wird, bis das »Datenende
«-Signal übertragen wird. Man beachte, daß die Taktbits automatisch abgelegt werden.
Die Wirkungsweise der Schaltung von F i g. 4 ist für eine typische Reihe von PM 2-modulierten Datenbits
in F i g. 6 dargestellt.
Hierzu 5 Blatt Zeichnungen
Claims (8)
1. Schaltungsanordnung für die Schreib-/Lese- 5 oder 8, dadurch gekennzeichnet, daß man Oseinrichtung
eines Datenspeichers zum Einblenden zillator (OS 3, 054) vor dem Schalter (53) bzw.
von Taktsignalen in eine Folge von Binärzeichen den Stufen (SR 4 bis SR 6) des Schaltwerks (2)
entsprechenden Datensignalen während der Da- Torschaltungen (N 14 bis N17) für die selektive
tenaufzeichnung und zum Ausblenden der Takt- Weitergabe der Impulse aus dem Oszillator nach-
signale aus der aufgezeichneten Folge von Blök- io geschaltet sind.
ken aus Takt- und Datensignalen bei der Daten- 10. Schaltungsanordnung nach einem der An-
wiedergabe unter Eigentaktsteuerung mit Ein- sprüche 7 bis 9, dadurch gekennzeichnet, daß sie
gäbe- und Ausgabegattern für die Verbindung Verzögerungsglieder (Dl bis D S) enthält, die
des Datenspeichers mit einer Datensignalquelle jeweils nur den ersten von mehreren aufeinander-
bzw. mit einer Datenausgabeleitung, dadurch 15 folgenden Schaltimpulsen gleicher Art wirksam
gekennzeichnet, daß in die Verbindung werden lassen,
des Datenspeichers (4) mit der Datensignalquelle
(8) einerseits und der Datenausgabeleitung ande-
rerseits mindestens ein Schaltwerk (2) mit einer
einstellbaren Anzahl (n + 1) von wirksamen Stu- 20
fen(5i?l bis SR 3, SR 4 bis SR 6) eingefügt ist,
von denen jeweils η Stufen der Übertragung von Die Erfindung bezieht sich auf eine Schaltungs-
Datensignalen in den bzw. aus dem Datenspei- anordnung für die Schreib-/Leseeinrichtung eines
eher zugeordnet sind (F i g. 2). Datenspeichers zum Einblenden von Taktsignalen in
2. Schaltungsanordnung nach Anspruch 1, da- 25 eine Folge von Binärzeichen entsprechenden Datendurch
gekennzeichnet, daß das Schaltwerk ein Signalen während der Datenaufzeichnung und zum
Schieberegister (2) mit (n + 1) hintereinander- Ausblenden der Taktsignale aus der aufgezeichneten
geschalteten Stufen (SR 1 bis SR 3, SR 4 bis SR 6) Folge von Blöcken aus Takt- und Datensignalen bei
ist (F i g. 2 bis 4). der Datenwiedergabe unter Eigentaktsteuerung mit
3. Schaltungsanordnung nach Anspruch 1 3° Eingabe- und Ausgabegattern für die Verbindung
oder 2, dadurch gekennzeichnet, daß zum Ein- des Datenspeichers mit einer Datensignalquelle bzw.
blenden der Taktsignale in die Datensignalfolge mit einer Datenausgabeleitung.
mit dem Schaltwerk (2) ein zyklisch fortschalt- Den Ausgangspunkt für die erfindungsgemäß ausbarer
Zähler (ClF, C 2 F) mit einer einstellbaren gebildete Schaltungsanordnung bildet ein Verfahren
Anzahl («+1) von Zählstellungen verbunden 35 zum Aufzeichnen von Binärzeichen entsprechenden
ist, der in η aufeinanderfolgenden Zählstellungen Datensignalen in einem Datenspeicher und zum Wie-Datensignale
aus der Datensignalquelle (8) und dergeben der aufgezeichneten Datensignale aus dem
in jeder (n+l)-ten Zählstellung ein Taktsignal Datenspeicher unter Eigentaktsteuerung, bei dem
in eine der η + 1 Stufen (SR 1 bis SR 3) des während der Datensignalaufzeichnung jeweils einem
Schaltwerkes gelangen läßt (F i g. 3). 40 bestimmten Binärzeichen entsprechende Taktsignale
4. Schaltungsanordnung nach Anspruch 3, da- mit gleichmäßigem Abstand voneinander die Datendurch
gekennzeichnet, daß der Zähler (ClF, signalfolge eingeblendet und bei der Datenwieder-C
2 F) mit dem Schaltwerk (2) an einer Stufe gäbe wieder eliminiert werden. Eine nach einem sol-
(SR 3) unmittelbar und an η Stufen (SR 1 SR 2) chen Verfahren arbeitende Anordnung zum Wiederüber
Torschaltungen (N 3 bis N S) verbunden ist, 45 geben von digitalen Daten ist Gegenstand der älteren
die unter Steuerung durch einen Schalter (52) Patentanmeldung P 14 49 719.9-53.
den Zählmodul des Zählers bestimmen. Bei einer solchen Anordnung ist es üblich, den
5. Schaltungsanordnung nach Anspruch 4, da- Datenspeicher über Eingabe- und Ausgabegatter mit
durch gekennzeichnet, daß zwischen die Tor- einer Datensignalquelle und einem Taktgeber einerschaltungen
(N3 bis NS) und die Stufen (SRI, 50 seits und mit einer Datenausgabeleitung andererseits
SR 2) des Schaltwerkes (2) ein Multivibrator zu verbinden. Verfahren und Anordnungen, die bei
(DMV) eingefügt ist. der Aufzeichnung und der Wiedergabe von Daten
6. Schaltungsanordnung nach einem der An- mit Eigentaktsteuerung arbeiten, haben gegenüber
sprüche 3 bis 5, dadurch gekennzeichnet, daß das Verfahren bzw. Anordnungen, bei denen die Daten-Schaltwerk
(2) und der Zähler (CIF, C2F) mit 55 aufzeichnung und die Datenwiedergabe durch gesoneinem
Schiebe- bzw. Zählimpulse liefernden derte Synchronisiersignale gesteuert werden, den
Taktgeber (051, 052) gekoppelt sind. Vorteil, daß auf die Übertragung solcher Synchroni-
7. Schaltungsanordnung nach Anspruch 1 siersignale verzichtet und damit Ubertragungskapa-
oder 2, dadurch gekennzeichnet, daß zum Aus- zität eingespart werden kann. Die Grundidee der
Wenden der Taktsignale aus der aufgezeichneten 60 Verfahren und Anordnung mit Eigentaktsteuerung
Blockfolge ein Oszillator (053, 054) mit der besteht dabei darin, die zeitrichtige Wiedergabe der
Blocklänge entsprechender Periode mit dem aufgezeichneten Daten nicht an die gesonderte ErSchaltwerk
(2) über einen Schalter (53) verbun- zeugung von Synchronisiersignalen zu binden, sonden
ist, der die η + 1 Signale je Periode aus dem dem die Synchronisierung bei der Wiedergabe ausOszillator
jeweils in einer Anzahl η der Stufen 65 gehend von den aufgezeichneten Signalen selbst vor-(5Ä4
bis SR 6) des Schaltwerks für die Ausgabe zunehmen.
von Datensignalen wirksam werden läßt (Fig. 4). Bei einer solchen Einstreuung der für die Wieder-
8. Schaltungsanordnung nach Anspruch 7, da- gäbe verwendeten Taktsignale in die Datensignal-
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40249964 | 1964-10-08 | ||
US402499A US3377583A (en) | 1964-10-08 | 1964-10-08 | Variable density magnetic binary recording and reproducing system |
DEA0049918 | 1965-08-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1474287A1 DE1474287A1 (de) | 1969-06-04 |
DE1474287B2 true DE1474287B2 (de) | 1976-01-02 |
DE1474287C3 DE1474287C3 (de) | 1976-08-05 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE1474287A1 (de) | 1969-06-04 |
GB1079074A (en) | 1967-08-09 |
US3377583A (en) | 1968-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2828726C2 (de) | Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung | |
DE2912268A1 (de) | Dekoder-schaltungsanordnung zur dekodierung von digitaler information | |
DE2630197C3 (de) | Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem | |
DE2459885C2 (de) | Schaltung zur Dekodierung eines dynamisch modulierten Signals | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE3546307A1 (de) | Digitale speichereinrichtung | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE2226778A1 (de) | Datenübertragungssystem | |
DE3102782C2 (de) | Festratenverzögerungskreis mit einem Binarzähler | |
DE1474351C3 (de) | Datenspeicher | |
DE1499642C3 (de) | Vorrichtung zur Speicherung von Informationen | |
DE3119650A1 (de) | Funktionsgenerator | |
DE1499930B2 (de) | Schaltung zur beseitigung der phasenverschiebung einzelner informationssignale gegenueber zahlreichen aufeinanderfolgenden, aus einer zweiphasenschrift abgeleiteten auslesesignalen | |
DE2719309A1 (de) | Serielle datenempfangsvorrichtung | |
DE1449422A1 (de) | Aufzeichnungs-System | |
DE2133660A1 (de) | Codierer | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE2903329C2 (de) | Anordnung zum Kodieren binärer Daten | |
DE1474287B2 (de) | Schaltungsanordnung für die Schreib-/Leseeinrichtung eines Datenspeichers zum Ein- und Ausblenden von Taktsignalen unter Eigentaktsteuerung | |
DE1474287C3 (de) | Schaltungsanordnung für die Schreib-/Leseeinrichtung eines Datenspeichers zum Ein- und Ausblenden von Taktsignalen unter Eigentaktsteuerung | |
DE2444218C2 (de) | Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale | |
DE2428444A1 (de) | Einrichtung zur codierung bzw. decodierung von binaerdaten | |
DE2037959A1 (de) | Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits | |
DE2150507A1 (de) | Speichersystem mit akustischer Verzoegerungsleitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |