DE1449420A1

DE1449420A1 - Verfahren und Einrichtung zur Umkehrung elektrischer Datensignale

Info

Publication number: DE1449420A1
Application number: DE19631449420
Authority: DE
Inventors: Dumey Arnold I
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1962-05-10
Filing date: 1963-04-26
Publication date: 1969-04-24
Also published as: NL292579A; GB991518A; US3226693A

Description

Sperry Rand Corporation 315 Park Avenue South ^T'ew York 10, TTev/York, '.

"Verfahren und Einrichtung zur Umkehrung elektrischer Datensignale¹¹

Die Erfindung besieht eich auf ein Verfahren zum "mVehren des ordnungsgemäßen Auftretens einer Reihenfolge von ^atensignalen, die elektrische Tmpulse darstellen, und auf ein Gerät, mit dem diesos Verfahren durchgeführt werden Vann.

Die Erfindung findet hauptsächlich, nicht jedoch ausschließlich, in T)atenverarbeitungssvstemen Verwendung, die mit ^M?3^netbHndern als 'peichermedium arbeiten. Wenn die ^rfinduns in derartigen Systemen verwendet wird, ermöglicht sie entweder ein Vorwärtsoder ein RiicVwärtslesen der Magnetbänder, wobei die ^Tnformation eo in den Fauntverarbeitungsabschnitt gegeben wird, als ob die Magnetbänder immer in einer vorwärts verlaufenden dichtung gelesen werden.

Wach der Erfindung ist ein Verfahren zum ^TJmVehren eines BlocV-s von "f elektrischen datensignal en vorgesehen, die ^n seitlicher Reihenfolge auftreten, wobei M die Anzahl dp*· sich in einem Block befindlichen 5ignalgrupnen und N die Anzahl der einzelnen in einer Grünne auftretenden Signale darstellt, dadurch geVenn- «eichnet, dai des Verfahren zum wahlweisen Verzögern ,leder ''ignalgrunpe innerhalb eines BlocVs mehrere stufen aufweist, um das ordnungsgemäße Auftreten der Granne umzukehren und nach Wahl die einzelnen Signale Jeder Gruppe zu verzögern, um das

909817/0597

Ü -. » ^f

in

kehret!.

"η des an.sjDf-ihrtf,-. "e "*f ^u¹·?· η >sr; . !.'·■> ":-.,'? de" *?^ ' *■ i-an Vorisy.flrerrii j*d**~ ίηη?-· > ?n »ines Blocks befindlichen *"■'· ;-- rl gruppe vor den ^tI auf des wahlweieen Vereögerns der einsels-?^ Innerhalb je:ifr Grui-.;:e auftretenden Signal* durchgeführt werden *O«lt Vann die ^rrfind'ir «* geV»r;rv";?ichr>*t -*erd£Ti durch dis Abler fst'^sn des WiMwV ?er Aufbringfins dar *?ignalgrupT»ers an ein® erat* *^:'eriög Vorrichtung, .m die ^e Cruooen eir>..-*?*n <rvi naeh fahl ^^:ΐ sine« ?>» t nt entail ve**, 2H^ - -t": *u viraogi :*λ. woboi a dine V-;;! 1st, lie

firuppfi leratel't, .:.nd lie A-^ganiTPai,»;:'--:'.^ yr:-n '--τ »»fi« ?βτ-5ο-?Λ vorri i^tiing , die wahl wet ^a >:;",! *ins-,-in ^?- eine sw? ;.^: - ■" :"ίίί,'?⁷'απ

■V.·■» ' 43 -■ ^J

J ''Sf - .-Λ ?si -f ■( T·+. f.

i«nc -v,a'ib

ΟΛ '■■ ■ '·* IfJ.

laufet..''

·' . * ^J ■ ■ ■ ■ ... ■: \ -Ji J^,p*, v.* :. ο

-■-'■ ^: *■:':,*?■■■ "Λ¹⁴ ·'■'■■'■ :- :' λ ί. n^*O r; * ■ ^ i*^^^ ^fUf-Pe

befir.-i"; ■'■':■■ ~ r ■"?.*. --iuf- ^ΐ;* - wAhlwet^en ?-- ■'r-öfas eintir

innere ^{; K} sA-i'is Biscks au.ft-r«t«'^'.«a OrU^t;a von. -^;i.r-. -?;i -tjrch^efilhrt werde-: "oifiit wsan iie ™:rf .-ΐ-,η^ salxprh--. ^^rt,r,%^,- -^; 9-^ }«?5

Jeder :}Γα;τρ« auftr*t---;nd«^ Signale an eine erste Ver>,.ig« ,'uf«_ftavv^ richtung* ua jedes Signal ait 2 ff - η '· Sai-iinter-v^r;* ■ --'i -^r-- ;arn, wobei α die.« ?·'^ν. 1 .iarstelli, dl?- ise "i'f-lfiti . l-n-j >.'»-

Auftreten eines innerhalb e#1.r;er ''runp* g«ff '-.-^. - _s *ί i *«;■·:* 1. a wiedergibt, und ein Aufbringen der Auegangaeiatnai« van ü treten Veriögerungevorrichtung an ein» »weite Versögsru tung, üb nach Wahl jede örupne von *-*?ΐ£ίν»1βη «it 2W ^M - m^ Zeitintervall en jsu versögern, wobei ■ das rel?ttive ordnungsgemäße Auftreten einer in diesem Bloefc befindlichen Gruppe von Signalen

. BAD ORIGINAL.

9 OBBi 7 /.0 5 9 7

~⁵" U49A20

* ty··· Teriftd

; IfI fin·r Abänderung dar oben erwähnten Verfahren werden die M-" Hr«fp#n Aa^ Signale la *~*ntergruppen aufgeteilt, wobei W dl·

dieser tfntergruppen auftretenden eineeinen signale let. Veränderung let dadurch geVennselehnet, da* das Verfahren tftufea^ aufweist, dureb, die wahlweise signal« in jader ^nteran wine «rat· Varaögerungsworrlehtung gegeben werden, ua

einte Inen Signale In jeder Untergruppe «it 2 ΊΓ- q> ♦ > talitftt*rvall«n au we Möge rn, wob·! q «in« *ahl ist, dl· dl· r·- ftUftrltta-Ordoung eines gegebenen signals innerhalb seiner ruppe darstellt, die Auegangaalgnale τοη der ersten Vereö-[•worfiohtung wahlweise an eine «weite VersSgeningsrorrlehtung fahl die nntergrupnen der signale alt ^Mf ff - p> 4 & au veηögern, wobei ρ eine *ahl 1st, die die relatlta Auftritte-Ordnung einer nntergrupne innerhalb seiner Gruppe «nd 41· Auagangsignale τοη der «weiten Vertägerungs»

wahlwela· an ·ine dritte Verattgerungsrorriehtung gegeben tul naoh fahl die Gruppen der Signale alt ? P« '* - aW l tfhrallttn au varaOg^rn, wobei a eine T.ahl 1st, die die re- |rltta-Or4iiung einer Gruppe Innerhalb dlesea BlocVs dar-

letztgenannten Abänderung kann eine rlerte Vertögerunga-

untergebraeht werden, die J-Tersttgerungseleaente besltit, «■ el·· tertttgerung won JlPW + l bit-Interr»llen wu ergeben, wobei «uag&ng· won der dritten Terettgerungeworrlchtung nach fahl tor» alnd, im 41· Ausgänge alt 2 PWW ' « - j Λ blt-Tnterrallen twMÖgern, «ob·! j die relatire Auftritte-Ordnung «In·· gegewwtüi Bio·*· In 41w.p»r !leihe darstellt.

β«* 'wwll«B ?«retftn4ml· der Erfindung werden eehrere AuSfUhrungs-%flWf)IaIw la «ineelnen erliutert, wobei auf dl· felehimngeii Beiug «•aoamwn wird, In d«nen:

BAD

909817/0597

Figur 1 die Ausgestaltung einer ^e ine von Binärimpulsen oder InforraetioneMts dergtellt, die in ?>' Blöcke aufgeteilt sind und worin jeder Block M *- 5 (Jrunpan und jede Truppe N » ^ bits be alt st ;

Figur 2 ein erstes /-.!sfilhrungsbsisnlel der Erfindung zeigt, das sich sum ^mVehren der- bit-Ordnung jeies in **igur 1 darge- ' ■ stellten Blcc'-e eignet;

Figur 3 eine Zeittafel ist, dio den Arbeitsablauf de* ersten Aueführungabeisriela wiedergibt;

Figur 4 eine Vorrichtung zeigt, die¹ der in Wgur °- gezeigten Vorrichtung ähnlich ist ur.u sich eignet, die oberfläche e^ner aicb. drehenden Magnettrommel «als Verzöge-rungselement zu verwenden;

Figur "■ ein zweites /--^fiihrungabeisniel der Fr^indlung zeigt, das «um Hakehren der aus zr-nzig Binär-bits bestehenden Blocke verwendet werden kann, wore;, ,leder ^locV fünf (Truppen mit ,1e 4 bita aufweist;

figur 6 ein« dem zweiten Ausführunirsbeianiel dienliche Zeittafel darstellt;

Figur 7 eine ähnliche der in Figur 5 gezeigten Vorrichtung darstellt, die die Oberfläche einer sich drehenden "a^nettromTnel als Verzögerungeelement verwendet;

it Bb ein Äusführun«ebei3piel zeigt, in dem *'ehrfach- und fückkoppelung zum Hmkehren der bit-^rdnunß in einem Block verwendet werden;

■^igur ff b eine Abänderung der Figur ^q ist und

Figur 9 eine Zeittafel darstellt, die di» Ableufreihenfolge der in der ^igur P und fla gezeigten Vorrichtung wiedergibt.

Üie 'igur 1 stellt das Format einer Daten-bit-Re^he dar, in der die Blocks durch die in Figur 2 gezeigte Vorrichtung umgekehrt werden können. "Hie Reihe weist einen Block oder_e mehrere Bloc>s von _t1e dreißig Binär-bits auf. Jeder 'Rloc¹'- ist in ^c brunnen unterteil, wobei jede Grupne sechs bits besitzt.

BAD ORiQ!,\»AL 909817/0597

"-?" 1443420

Die Iepulereihe oder Daten-bit-fleihe wird über die ^fahrleitung 210 an die figur 2 gegeben, wobei von dem bit 1 der Gruppe 1 dte Blocks 1 ausgegangen wird. Fin bit wird sn die ?ingangs-Ie i tung während jedes blt-T nt ervall s gegeben, so άη°> das dreißigste bit des Blocks J an die Leitung 210 während des .T-Bigetenbit-Intervalls gegeben wird.

T)Ie in »igur 2 geselgte Vorrichtung Kann zum nmkehren der aus Tlaten-blts bestehenden BlocVs verwendet werden, indes die Ordnung der Gruppen innerhalb eines Blocks umgekehrt wird und dann die bit-Ordnung innerhalb jeder Gruppe umgekehrt ^ird, *Ue weist •Inen üOTJlTLO-5-Zähler 212 und einen MOT*TLO-6-?ähler Ή4 auf. T)er Ausgang von jeder Stufe des Wählers 21? liest px\ einen einzelnen von «ehreren WD-Toren 216, 218, 220, 22? und 22*. T>»r Kingang 210 liegt an einea aweiten Eingang von jedem

Ausgang ; von ^TTNÜ 216 liegt en einem Verzöge mn.^element 226, daran V^rzögerungssignale fUr Intervalle von zwölf bits geben . D%t Ausgang des Veraögerungaelements 226 He^rt an QT)W 22Θ,

dessen Ausgang an einem ^Wölf-bit-Verzögerungseleaent 230 liegt. ■Der Ausgang voti TTWP 218 liegt ebenfalls am οτ)ντ>_.ττ? _e ι β 22fl, so das Versögerungselenent 230 Auegangssignale von ^¹W ?ir und den

Versögerungselememt 226 empfängt.

Ähnlich enpfängt ODIl-232 Signale von HWÜ 220 und dem Verzögerungen •lement 230 und gibt diese an das Verzögerungeelement 230. Oder empfängt Signale von TTHT) 222 und dem Verzögerunp;selement 234 und gibt diese an das Veraögerungseleraent 23P. OT)TO ?4ⁿ empfängt Jtlgnnle von ttwt> 224 und dem Verzögerun^selement ?3^D und gibt diese an einen Flngang jedes Tores 242, 244, 24 6, 24B, 25Π und 252. Jedes .dieser Tore liefet auch an einem Auegang einer Stufe des Wählers 214.

_BAD

909817/0597

~^$~ 1U9420

•Der Ausgang von UND 242 liegt an e^nem Versögerungsieflient 254, dag d.it daran für Zwei-bit-Intervalle aufgebrachten Signale ver-Sägern kfinr. ^ric-r Ausgang des Verzogerungsele/nents 2 Ή lie art an _Orp_P ^;^ dasöer.· Ausgang an ein 7.wei~bit--Versogerung8e>le'nent geschlossen ist. Der *>u£g.sng von πNTl 2Ή ist ebenfalls an OWR geschlossen, :o -ja? der ODT?~v*rels 25^K Ausgangsign al* von ¹TIiT) und άβτ: '/er^ö^prir^ciülement 2^4 sra-nfängt und diese d^ni an das Verso£er\irigaelerae it 2^;>^! gibt.

Dle OT¹-"⁵-Kreise 260, ?f4 urd ?<p boeitsen ^ingHn^p, die an asm TTND-Kr^Is 246 und dem Vsrzögerungae'LeiS'snt 25^, de^ ""D-^reia 24B und dein Verzogerungselenient 2<-"2 bzw. dem imn-Tri-ei⁰ 2^· und dem Verzo.<;erunfrß$lei*!9nt 2"6 liegen. "Die Autgangsigna'i e von den πη?ΓΡ_ Kreisen 2^n₁ ^f4 und 2ή8 werden sn die Vermögerunr?sp^¹ emente 262, 2^^ bsw. 2

Der CDPp-Krftis 272 liegt an den Äusgan^kleranscn des """-^rdses und d«3 Verzcgerun^3element3 ?70. Die Daten-bits einea erscheinen in zeitlicher Beihenfolge an dem AuS^ar*;* ό". 272, wobei das letzte bit, das an die leitung 21·^Λ ^i-^^en wurde, zuerst and das erste an die Leitung 210 n^^ebene bit zuletzt erscheint .

¹M f? ^ HhI er 212 und 21Ί Icönnen RinRsähler von b^^v^n':⁴ -=r "P au ort sein, Wenn eir-e gegebene ^t-rfe abläuft, vorbereitet sie d^^ ^rin ihr^ns Ausgang liegende ^TTND--Tor. Die ^ctufe '^ird nach Ansprechen eine? blendeten sychronlsieriiiigsinmuls abgestellt, ivodurcb ^-¹I. -i^n*=il erne'jgt Äird} die nächste ^tufe einzustellen. Pie ""nc oder "eitgeberiK" i3 se werden glelch^eiti.» übe^T- dir ^T an jede "tufe des Wählers 214 gegeben, w-^bei ein "ei jedes bit-Tntervalls auftritt.

Der Ausgang von der ^Qtufe 214-ί liegt i'iber der Leitung 27*

S09S17/0597

Stuf· dta Kahlere 212, um Zeltgeberlmpulse für diesen Iu liefern. Da die Stufe 214-6 nur nach ,ledere sechsten Auf der Leitung 27^ auftretenden Zeitgeberimouls abgestellt let und die ZeltgeberImpulse e1t den Üaten-bite emchroni alert auftreten, ist #8 ohne «eitere· ersichtlich, daß der Zähler 212 nach dem Empfang auf d«r Leitung 210 von je sechs Binär-bits eine stufe weiterrückt.

01· Figur 3 «teilt eine Zeittafel des Arbelteablaufs der In figur 2 gezeigten Vorrichtung dar. Diene Aufzeichnung ve1st secheig waagerecht· Linien auf, wobei jede MnIe die Stelle ,ledes Dntenbit· am Fnde dee Zeitintervalle angibt. Die senkrecht verlaufenden Reihen stellen je ein blt-Spelcherelement dar. Zwischen den Punkten Wl und W2 befinden eich swölf senkrechte ttelhen, die das fwölf-bit-Vereögerungselement 226 darstellen. Die zwölf senkrecht verlaufenden Reihen !wischen W2 und W3, W3 und 14 und W4 und ^W5 ■teilen dl· Jwölf-bit-Verzögerungeelemente 230, 234 bzw. 23P dar.

Dl· twei senkrecht verlaufenden Reihen zwischen WS und W^, W6 und W7» W7 und WB, WP und W9 und W9 und R 10 stellen die ^wei-bit-Versegerungselenente 254, 258, 262, 2^6 bzw. 270 dar. ^vs 1st deshalb lu» seitlichen Bestimmen der Stelle jedes bits eine Ermittlung de· In der am weitesten· links liegenden "elhe des nach *lgur 3 auftretenden T,eitintervalle nötig, die rechte davon liegenden und waagerecht verlaufenden Zahlenreihen abzulesen.

JUir f.elt 01 erscheint dss erste Daten-bit des Block 1 mif der leitung 210 und aufbereitet einen Eingang von .1edew ^WTi-Tor 21^₁ 220, 222 und 224. Am Anfang des Hnkehrvorgangs ist die Stufe beiden Zählern eingestellt, wodurch das Daten-bit 1 iurch fTWO-JTreis 216 geht und im Verzögerung sei eraent 22^ gespeichert Wird. Bekannte Vorrichtungen 'nicht gezeigt^ setzen die 7ähler in 4·η Wiedereinetellauetand bevor das erste bit der Datenübertragung empfangen wird. Der Zeitgeberimpuls auf der Leitung 276 stellt <jfl· Stufe 214-2 ein. Der Zähler 212 w*rd nicht vorgeiiicVt.

909817/0597

Während der Zelt 02 erscheint das swelte Daten-bit des Block 1 auf der Leitung 210. Da di» Stufe 212-1 immer noch eingestellt let, durchläuft dieses bit den ilfn-irreie 21*> und wird Im Versögerunge- element 226 gespeichert, ^Tniwiechen ist des bit 1 am Versögerung»- elentent 22* welter vorgerückt und nimmt 3et et derauf die iweite bit-Spficherstelle ein, Wiederum rücVt der ^eitgeberlrapuls auf der Leitung 276 den Zähler 214 weiter vor» wobei der *ähler 212 unverändert bleibt.

Während der SeitinterYalle 03, 04,05 und Oi erscheinen die bits 3, 4, 5 und 6 des Bloc* 1 auf der Leitung 21^₁ durchlaufen "NT)-216 und werden im Veraögerungselement 226 gespeichert, tfach Ablauf der Zeit 06 sind die ersten sechs Daten-bita in den ersten sechs ^neicheretellen des "ersögerungaeleiaente 22^ -tesneichert.

Wenn der ',eitgeberißpuls auf der Leitung 27^< nnch dem *blauf der ¹^eIt Of aufhört, erzeugt die Stufe 214~* ein Signal, die Stufe 214-1 einzustellen. Dieses Signal durchlauf+ die T-eitun* 27P zum Wähler 212, wo es die Stufe 2 einstellt, "n_ae siebente bit des Block 1 erscheint auf der Leitung 210 während der ⁷elt ^7 und, da sich die Stufe 212-2 beim siebenten bit befindet, durchlauft es ^T»wn 218 und ODHR 228 und wird ia Verzögerungselemljlrt 230 gespeichert. Tn dieser Zeit spinne sind die sechs im Verzögerunj»selement 22^ gespeicherten bits um eine f?peicheretßlle vor^ertic¹'+, und nehmen die Speicherpositionen 2 bis einschließlich 7 ein.

Während der nächsten fünf ieitIntervalle d'jrchlnufen die bits 8, 9, 10, 11 und 12 UHD 218 und werden im Speicherelf mm. t 230 gespeichert, wobei die bite 1 bis fi um fünf Positionen im Verzögerung sei enent 226 YorgerücVt werden.

BAD OTUG'NAL

909817/0597

Wenn der 7eitgeberimpuls auf der Leitung 27* nach "blrnif der Zeit 12 aufhört, er »«rügt die Stufe * wiede'ruin einen ''troraitBTiul a, um die "Hufe 214-1 einzustellen und den Wähler 212 reiter vorzurilcVen. Dadurch wird die stufe 212-3 eingestellt und der "»n-^reis 22n wird in einen derartigen Zustand gebracht, daß die bit? 1? bis einschTteelich I*' den ΠΝΒ-freis 220 und den OIF^-Xreis ^?32 durchlaufen und in Verzögerungselement 234 gespeichert werden«

?s iat zu bemerken, daß dss Datenbit 1, das zur ⁷eit Ol in das 7.wölf-bit-Verzögerung8elenent 23^< eingeführt worden ist und im Verzögeningeelement vorangetrieben wurde, sum 'eitpunVt 12 die letzte darin befindliche Speicherposition e->nnircrit . ^pr.hfllb taucht während der ⁷eit 13 das bit 1 vom Verzögorunprselpm^nt ⁰I^ auf, durchläuft OT)^ 228 und wird 1·η der ersten Speicfc ^rn+,ρ.-π _e des Verzögerungeelements 230 gespeichert. Bei diener Durchführung wandert das bit 12 von der ersten zur zweiten Reicher pt pile im Flement 230, wobei die erste Speicherstelle freigelassen wird, um dns bit 1 aufzunehmen, flach Ablauf der "eit lfi sind die bits * bis 1 in den ersten sechs Positionen des Elements 230, die bit3 12- 7 in den Positionen 7 bis 12 des Clements 230 und die bits I^ bis 13 in den ersten sechs Positionen des Versogerungseievents 234. Dies wird in »igur 3a gezeigt.

Nach «blauf der ?_eit l^fl erzeugt die ^tuf«= ?1^Λ-ί wiederum einen Tmpuls, um die ^qtufe 214-1 einzustellen und den ⁷äbler 212 vorzurücken. Dieser stellt die «Uufr 212-λ ein, um ^TTyr, 222 aufzubereiten. Während der ⁷eitangaben 19 bis 24 ersche-iner! di^> bit3 IP bis 21 nuf der Leitung 210, durchlaufen ^TTNT5 2?2 und OO^t? 03^ _un(j werden im Verzögerungselement 238 gespeichert, ''ie die ^pigur 3 zeigt, ist hiermit die "mVehrung der ersten vier bit-^runr-en beendet, w->bei die nrutrpe 1 ^die bits 1 bis ^ ^ in» den letzten sec^v'S Positionen des Verzögerere 230, die Qrupne 2 'die bits 7 bis 1° ^N in den ersten sechs Positionen des Verzögerers 234, die Gruppe 3 ' die bits bis IfO in den letzten sechs Positionen des Verzögerers 234 und die

BAD 909817/0597

-IQ-

4 4 9 A 2 O

Γ»nippe -\ 'die bita 19 bie 2A> in. den ersten Positionen dee Ver~ sigerers 23*? gespeichert werden,

N*sh rtlwf der Sett 24 stellt die «Huf· 214~* die «Hufe 211-1 «in und rUc*t dan *,4rilsr 212 yofa.ii, so da3 212-5 d«n ™Jd-*reis

Tin «5 tr: 2^:5 oe? ß'; '^:?l: 1 erscheint auf der Le J. tun 7 210 während dbr *eit 25. fs (hrcIiUüft ^KD ^?4_# OD^ 24-0 unri tt^b o₄₂ ._m<j wird i_n der ersten ^qp-sieher3telle dee Zwei-Mt-Yera^geruniseloments 254

Nacr, iblmif -er 7ei+. 25 rücVt ein 2eit*eberjp||pule den Wähler voran, um die °>tufe 21 \-2 ein*uetellen, ^as bit 2^' durchläuft von der Leitung ClO «?ua HWD 224, OTl^ 2AD₅ ?Tm 244. und OD^ 25^ und virr- in der ersten Position des Ver7.ögerungael

ürc^v; Ablsuf der /,eit 26 r'ie^t el« y.eitgsbei'infr/al s wiederum den rihler P14 vor._r u^a die Stufe 314-3 einzustellen, Während der ?.eit 27 durchläuft das bit 27 UÄD 221, OTJ^ 240, nun :-?/l6 und und wird in der ersten Speieherpceiti.cn de« Vers 2^2 g«»e^-i icherx , Während derselben 7*itopsnne rfic>t dfts bit 2Ä in die zwei to ^peioherstelle des YerzögerunsselementM 2Τ>β auf und 4*3 bit 2^r~ tritt vom Verzögerungselement 25^ .hervor, durchläuft 01)^1 2^' und wird in der ersten ipeich^rnosition des Vorzö K 250 gespeichert.

Während der Zeit 28 ist die Stufe 214-4 eingestellt _% so dsQ das bit 2^Q ηΐίΏ 224, OT)^ 240, ^HC 248 und OD^ 2*64 ü-irchläuft und 1« Verzog« rung a el eise nt 266 gespeichert wird. Während der ?.eit 29

- . . ■-. ^.., BAD ORIGINAL 809817/0597

-ii- 1U9420

befindet Blch die Stufe 214-5 im eingestellten ?U3t*nd, so daß das bit 29 HND 224, ODBR 240, HND 250 und OW ZK* durchläuft und 1« Ver«ögerungeelement^270 gespeichert wird.

Hach Ablauf der Zeit 29 ist die Stufe 21*-^ eirgestelU, ua 252 aufzubereiten. Während der 7eit 30 erscheint dna hit 30 des Block 1 auf der Ltitung 210 und durchläuft »tnd 224, ÖD*¹* ?4O, 252 und ODlTO 272 aur Ausgangsleitung 274. Somit, ist tins letzte im Block 1 befindliche bit, das on die Vingnngsleitune; ⁰I" gegeben wird dne erste bit, das Pn der Ausgangs!eitune 71K erscheint.

Nach *blmif der 7eit 30 verursacht der 'eitgeberimTMiis, daB beide fcfthler vorrücken, weil die Stufe 214-6 eingestellt int. Dadurch werden die Stufen 212-1 und 21A-1 eingestellt.

Während der 7,eit 31 finden mehrere Arbeitevorgänge statt. Das bit 2^, das zur ^eit 29 dem Versög*³runnel ement 7~"^ zugeführt worden war, tritt vom Verzögerer hervor, durchläuft mvra 272 und erscheint nn der Auegangsleitung 2Ί&. Das bit IP₁ dpg zur Teit 19 dew Verisögerungeelement 23P zugeführt worden vpt, tritt vo« Verzögerer hervor, durchläuft O^-H¹⁷¹R 24.0 und Η*^τη o\o _11n(j ν±_Τά la Verzögerer 254 gespeichert. Schließlich erscheint iz* bit 1 des Block 2 an der Leitung 210, durchläuft ττνη o\r, _un^ virA in den Verzögerungselement 22* gespeichert.

Während der leiten 32 bis 35 treten die bits ?P bis 25 von d«a Verzögerungeelement 270 hervor und erscheinen an der K^sgangsleitung 274. Während der leiten 32 bis 3* werden die bits 20 bie 24 en die Verzögerungselemente ?.54, 2^2, 2^ und ?70 bzw. an die iusgangsleitung 274 gegeben. Die bits 2 bis ^c werden von zweiten Block im Verzögerungeeleraent 22^C gespeichert.

Der Arbeitsablauf nach Figur 2 zwischen den ⁷eiten ^ bis W ist aus der Zeittafel und der obigen Besehreibun* leicht zu entnehmen.

BAD

909817/0597

"¹²~ 1U9420

Ee let jedoch eu bemerken, da9 das-bit 1 dee Block I₁ dae dae erait an die Leitung 210 gegebene bit iet_t auf der Auegangsieitun* 274 während der Seit 59 erscheint, Somit benötigt die Vorrichtung nach der *igur 2 59 bit-Intervslle, um einen Block von dreißig bite ua- «ukehren. Normalerweise betrügt die zur 'Tskehrung eine« einzelnen Blocks von W bits benötigten ?tit 2 MW ~ 1 bit-Intervsl^e, wobei Kf He Zahl der Grupuen innerhalb eines Blocks und W die fahl der in einer (Truppe auftretenden bita iet.

Weiterhin findet die "»kehrung der Qrupnen in den eweiten und den nachfolgenden Blocke während der Hakehrung der in ^edr Truppe des vorhergehenden Blocke auftretenden bite statt, eo da*3 das letzte bit fvor des Hakehren^ jedes Blocks an der Ausgangs! β Hung in dem blt-Tntervall erscheint, das des*. Tntervsll nachfolgt, in dem das erste bit 'vor den ^Ttmkebren^N dee vorhergehenden Blocks erscheint. Dies geht aus der figur 3 hervor, wo das bit 1 während der 7eit an dem Ausgang ergeheint und das bit 3ⁿ des Bloc¹'? ? während der Seit ^O am Ausgang auftritt. Ta normalen falle werden ^fS ♦ 1 ^ W « 1 bit-Intervalle benötigt, um eine ^Relhe von .tww bits umzukehren und herauszulesen, wobei .T die f,ahlangabe in einer Reihe der auftretenden Blocks ist. Da normalerweise tww bit-^Tntervalle für eine Reihe von JVN bit© benötigt werden, um einen bestimmten PunH in vreis zu durchlaufen, beträgt die zusätzliche Verzögerung, die,durch das Umkehren der Reihe verursacht wird, nur ^T + l^WW -3"Mf * W - 1 bit bit-Intervfille. Me zusätzliche Verzögerung beträgt nur WN-I bit-Tntervfll">e, gleichgültig der Anzahl der in einer Reihenfolge auftretenden Blocke,

Während die *lgur 2 ein besonderes Äusfühninpsbelnniel zeigt, das eich Kur Verwendung eignet, wo M ■ 5 und N « ' i<*t, wei3 der n*achaönn, dn% falls es erwünscht 1st, die ,je dreißig bi+ pufweisonden Blocks umzukehren, M 6 und N 5 a%tragen kann, fitere *■'«- und N-Werte kunnen verwendet werden, um Blocks von dreißig Ziffern umzukehren, vorausgesetzt, da9 WN * 30 ist. Weiterhia ist die 'r^ndung nicht

' '■"·""* ■'■ ΊΒΑΏ ORJG)NAL

909817/0597

begrenzt, nur Blocke »it Wl * 30 umBukehren, z.fl. Vsrm zum ^TTmkehren von jt echtufldzwanBig bite aufweisenden BlocVg jedeβ Μ 4 Und jedes If 7 »rln.

normalerweise iet der Wähler 212 mit M stufen nuepiestatt.et und der Zähler 214 «it H Stufen. Die Vorrichtung mus3 ν + ν nwD-Tore, I + I - 2 ODIN-Ireise, Il - 1 Verzögerungseleinente «»uf^e^sen, wobei 4edee Verzögerungeeleaent zwei W bite aufweist, und N- 1 Verzögerunge· elemente, die je eine Verzögerung von 2 bits besitzen, "nie VersrSgerungaelemente können filektronenr^hren, '''ransistoren oder liagnetkernechaltregiater sein. Sie können «uch dynamische Verf(Jg«.rer aein, z.B. elektro-akuetieche VerzrtgpTnn^nleitungen oder Ifagnett rommein.

Die Hakehrung, die oben beschrieben wurde, wird du^ch wahlweises Verzögern jeder 2H ^M - m ) bit-Tnterv^n n'ifwei ^«nden bit-Orupt)e in den »lementen 226, 230, 234 und 238 erreicht, wob^i π die relative Auftritta-flrdnung einer Orunne in dem Block ist. ind die bite in jeder Qrunpa durch 2 'H - n> bit-Tntervalle in den ¹^Ie-■enten 254, 25B, 262, 266 und 270 umgekehrt werden. Hierbei stellt η die relative Auftritte-Ordnung einea bite in seiner Hrunpe dar.

IJie nnchetehend ersichtlich sein wird, kann die ^TTmVehrung erreicht werden, indem der ankommende Block von T)nten-blta qo behandelt Ilird, als ofi^rin M gruppen aufgeteilt wäre, wobei ,1ede Orunpe P 1T.ptηrgrunpen aufweist und jede Hntergrunpe π bitn enthält.

Weiterhin ist die Erfindung nicht begrenzt <vif ζ'-τηΐ o^er drei Hmkehrgruppe, «ondei^kann in Vorrichtungen verr^^drt «-«rder, Ίϊβ oder mehr ^akehrgrunnen nufweisen. _; ^Tn dies*·») 'nil* sind ^mkehreinrichtungen vorgesehen, die Vorricht'ingen aufweisen, u· die Orunpen, Untergruppen und bits umzukehren, ^pe OrunpenuAkehrgerät kann ¥ - 1 Verzögerungselemente aufweisen, von denen jedee eine Verzögerung von 2 PO bit-Tntervalien aufweist und reihenfolgegerecht angeschlossen ist, um ein Verzögerung von t

BAD ORIGINAL

909817/0597

2 op 'M-I^ bit-Interval ten m ergeben, ^TTrr^vehrgerat V Ann P - 1 Versögerungselemente aufweisen, von denen

;1ed?3 nine Verzögerung von 2 O bit-Tntervallen besitzt und reini s'^a«e-"echt ^n^eschlooaen ist, uns eine VT^'i^eruns? von r> .. ι ■■ Mt- Tnt«■'-/allen zu ergeben, "Ha?» bit-'^flehrgerät ] Var¹? "^s.ruriA^elemente -ufweissn, v^n denen ;'edf=.g eine ^r^o^r.iL? auf «reist und in Serie geschaltet 1st, ara sine .'j,?!->."u^s; ^νΛ^ - ^/;'^; - 1 ^s 2'-i ergeben. Je^Jes Hor-^:t '^nn de»» ft η - _ύηΛ «j;₃m bit~^rW'ehrgerät der 'igur ^ Hhn^Tn, tatsächlich

ist r\i'? vijöf'jr ^ ein Sonderfall, wo M » 5, P = I nn1 ^Λ = ¹^ ist.

^ie ^iiv.n' % zei^t eine Abänderung der in ^ig'ir ° j?«zeigten ^cchaltun.8;j Ir. dnr cie 3'.Jr bit- und nrunpen-^?Tm^vehrunr^r h^noti»ten Veri'rrch d^e Oberfläche de^v Magnottr^m^eln ^obil-iet werden.

e ^'άνΛ^ττ^,ζ weist ein Gruppen- und ein bit-^TTm^vPh^gerHt auf. '■fr-irⁱ"-fi^T>-"n;Vehr^6rHt besitzt einen ^tuf^nichs 11«~ 412, der einen *'^rbindi.mgsarm 1.13 aufweist, der an e^n^r ^rin.-ringskiemme liegt, .lie ίit einer TüngnngsViesme -1^er Jn Vnrb-'ndMnir steht und dazu K'^i.snet ist, nacheinander Fonts^vt mit neh^pren ^Aasgangs- M'', 41ⁿ, 42^, 42'^ und -12Ί herzustel'On. ¹^Ie *u9gar;gsi^gar! nn den ^chreibVörfen ^l, ¹^, ^ ? und ^4 \>%n, an dem M 3 Ί-.Ο. ^Ρ1η Lese-Löach-^orf ¹R^ liest ^isn^i« von der !oberf 1-^che 2a und gibt nie an einen ?,'.veit.pr. "ingang des isea 440,

Ausgang des 0T5^ro-kreises 44^ ir^rd an dip ^infrnntfsVlemme des bit-^TT3ikeiirgerä+β gegeben. Dieses Gerät be?.+ «ht tis einem '-tufenschaiter ^14, der einen Vprbindun^p- nder v-intflVtarm 4 41 besitzt, drr ^n einer 'FingangaVIenime 44T li^gt und da^iu diert, nacheinander Konta't mH mehreren AusgangaVlen^en 4·^Λ·2, ^-1, I¹¹^₁ ⁴-^4fl, 4^0 und 4"ΐ2 hß^3U5?tel"len· Die Ausgangsklemmen liefen »r d«n -chreibkönfen T 5, Wf, W⁷, w« und W9 und an de^ OTIrP-Tr^iS ^72. ^in Lese/Löech-

• ■ - BAO ORiGJNAL 909817/0597

lfoftf RlO lUit dl· SMnalt von der Troaae!oberflHche 2b und gibt el· en einen twelten Eingang des Oü^.-frtiaee 472. ,Teder BloeV der T)eten-*lts, 41t an dl· Ilngangsleitung 410 gegeben werden, •recheinen nachher In umgekehrter Reihenfolge en der Ausgangslettung 474, dl· der Ausgang dos OT)VR-ITraises 47° let.

TJl· ttüfenechelter sind Yoriuga^ls· alt einem fiedereinstellkreis von bekannter Bauweise ausgestattet, so dn^ sie vor Beginn der Datenübertragung In den liedereinstelisustend versetzt werden VBfmen.

tit f.eitgeberiipuls erscheint auf der Leitung Π* während jedes ib It-T nt ervalle. Diese· Signal wird an den ^tufenechplter 414 gegebfciiV um den Schalter ua eine Stelle für jedes bi.t.-Tntenrall voran- <i^|Ütreiben. T)Ie feitgeberimnulse «erden e» nn den »'odulo-^-7ähler "Äfdeben, der eine Ausgangsleitung 478 aufweist, die an dem stufen· •;ohlilter 412 liegt.

Vorrichtung kehrt die Reihenfolge der bits fijr e.inen aus p

bestehenden Block üb,'wobei jede Rrunpe sechs bits aufweist, tlann die Reihenfolge der bits in jeder (lruprie urwikehren. T)iee dadurch eustande, indem jede Orupne der bits nm 2W ^M - ■ > ^ttervalle irereögert wird, wobetfdle relative »u^tritts-Ordnung iriher (»rupne Innerhalb eines BlocVe 1st, worauf dann jedes bit - vft blt-Intenralle Tereögert wird, w-»bel η die relative ift ritt »-Ordnung der sich innerhalb dieser Qrunne befindlichen bits tat. Die fhtfernung zwischen den fönfen Wi und W?, ¥2 und 13, #5 und 14 und 14 und 15 1st so gewühlt, da? dip *?lt, die für ein JiIBnRl auf 6er TrosmeloberflÄche benötigt wird, um sich von eine« Kopf zu· nächsten «u bewegen 2H bit-TntervRlle beträgt, wobei W ' die bit-ff-ehl In einer Gruppe, ist. Ba W · fi ist, weist dieser VersÜger*»r nach lahl iwölf-blt-Intervalie «uf. ^onlt dienen die Fntfernungen swlsehen diesen Köpfen desselben r.wecir *O^ die Verzögerer

BAD

909817/0597

2*, 230, 234 und 2J8 dee vorhergehenden Auef lhrun*sbelspiele

T5ie Köpfe W5,*W6, W7, W8, W9 und R 10 sind go eingelegt, duft ein *Ugnnl, ä'^s während eines gegebenen bit-Tntervalle unter einem der" fönfe durchläuft euch unte¹" dem nächstfolgenden ^vnpf von ^wei-bit-» Intervallen durchläuft, ^orait dient der Abstand «waschen diesen. köpfen demselben ?,weck wie die Verzögerer 2^C4, 2^°, ?^ß2, 26<λ und 270.

file *rommeloberflachen 2s und 2b lonrmn ¹ViIe .dpre^ib^n /ufnahmebiihn auf der sich drehenden Mflgnettroamel eeln odpr nie kiinnen ^meile von zwei getrennten Aufnehnjehihnon ftufweiepn. ^Io 'fönfe P5 und.^m läpchen dl*» "lignole von der ^rnm^ploborfi Hche,' i»enn sie die ^ignftle lesen. ^5 und ^]O Vönnen auch Leseicönf» d^r^tellen, die jedoch eigene Löschköpfe aufweisen, dip n»ch den köpfen ^5 und In Aer fffrtirt richtung de^ Mafirnetobe rf lache vo^enehen aind.

Der in Figur A gezeigte ^reis führt die Trunren- *ιη^Α. In derselben Reihenfolge durch wie der vreif* der ^P1<?u^ 2. Die .n der figuren 3a und 3b geben den *bl-iuf m

Während der blt-Tntervalle 1 biß ' erscheinen die ^tenbite 1 ble < auf der Leitung 410. Diees bits worden ßn d^e flpffme 41^R gegeben ύηά dvirchlft'ifen d^n Verbindunff9eriT> ^l? und dip 'l#rnme *1* und werden durch den *Opf Wl an der Oberfläche ">n «ufge^pichnet. Wach *blnuf de» sechsten Zeitintervalle erzeugt de^ 'Hhler 477 ein Beendifungs-Träfltera^gnal, das den Stufenechnl ter Λ\ο yarrUc'-t, so da¹? der Verbindungearm 413 die Flrmme 41 mit 41° verbindet.

tÄhrtnd 4er feUintervalie 7 bi« 12 erscheinen die Ü-itenbite 7 bli 12 mif der Leitung 410, durchlaufen den Verbindungt*rm 113 und dlf UB und werden durch den «Onf w? auf der Tmmreploberfläche ·

'"BAD" ORIGINAL

909817/0597

-. 17 -

aufgezeichnet. Die figur 3 zeigt, da^ nach Ablauf der ?eit 12 die aus den bite T bis 12 bestehende aweite Qrupne unmittelbar vor den bite 1 tie 6 der Gruppe 1 auf der Trommel aufgezeichnet wurde.

Wach Ablauf der Seit 12 erzeugt der Wähler 477 wiederum einen Beendigungs-Trägerimpuls, um den Stufenec^lter 41? voraurUcVen. TJeahalb werden während der Zeitintervalle 1? bis 1° die bite 13 bfii^lP durch den Kopf 13 auf der Trommel aufgezeichnet. Hie Figur 3 aeigt, daB nach Ablauf der Zeit 1^Q. die bits der Orun^e 1 und 3 auf den» Teil der awisehen den köpfen W2 und *3 befindlichen Trommel Oberfläche liege?, wogegen die sechs bits der Truppe 3 die ersten eecha Auiaeichnungspositionen rechtn vom *Onf ¥3 einnehmen. Nach Ablßuf de*· Zeit 18 erzeugt der Wähler 477 wiederum einen Beendigun^e-frägerimpuls, um den stufenschalter Ai? vorauriicken. wahrend der Zeitintervalle 19 bis ?4 werden die bits 19 P4 durch den *opf 14 auf der Trommel aufgezeichnet.

Wach iblnuf der Seit 24 wird der Stufenschalter U? -»^ederum durch Älnen Beendigungs-Trägerimnule vom Wähler 477 vorgerückt. dadurch liifd die Klemme 415 an die Klemme 424 geschlossen. ⁷Vr «itu^enechalter 114 iet anfangs mit seiner Klemme M3 iti^ch den *rm »«die klemme 442 geschlossen. Der Arm rilcvt eine "t.ufe nach Ablauf jedes bit-Tntervalle vor, so da¹} sie nach ^blmi^ der 7eit wiederum vorrückt, um i^ontaVt mit der Ausgnngaviero^fi ^AA? herzustellen.

Während des Zeitintervalle 25 erscheint dasj bit 2^ "u^ 4er Leitung 41ft und wird durch den Kopf 1*5 auf der TromiieloberHHche nufeeaeichnet. T)er Freie verläuft von der LeUune 410, der v-iemme 415, d^m »rm U3, der Klemme 424, dem ODi^-Freis 41), der klemme 443, Arm 441 und der Klemme 442 sum Kopf 15.

Ablauf der Zeit 25 wird der Stufenschalter 41* vö-rlerückt, eo 4Afl während der Ztit 26 das bit 26 durch den »Onf If nufgeaeichnet

909817/0597 bad original

wird. Somit wird das bit 26 vor dem bit 25 in der Reihenfolge der Signale auf der Trommel untergebracht. ^?

Ps der stufenschalter 414 nach Ablauf jedes bit-T_ntervalle vorrüclrf , werden di© bite 27, 2« und 29 durch die föpfe V*; WB baw. W9 während der jeweiligen bit-Tntervnlle 27, 2β baw, 29 aufgezeichnet.

fach Ablauf der 7-eit 29 wird de'r stufenschalter 414 aur ü52 vorgerückt. Während des '.eitintervslls 30 wird des bit 30 an die Leitung 410 gegeben und erscheint an der Ausgangsleitung 474. T)er Kreis verläuft durch die klemme 415, den Ann 413, die Tlerame,424, den OT)^-=Treis 440, die nemme 443, den Arm.441, die «"lemme 452 und den.0I)T¹R-Kreis 472.

Pach iblsuf der ¹^eIt 30 werden beide Stufenschalter'vorgerückt. Per stufen sch alt er 412 schlieft wiederum die leitung 41^» an den Fonf Wl_k so dal die bits der ersten Gruppe des nächsten umzukehrenden Blocks auf der Trommeloberfläche aufgebelöhnet werden können.

J3or ''tufenschaltor 414 verbindet den Ausgang dea ODi^-^reiaes mit dem Topf W5, so da8 der Topf W*5 die durch den ^opf ^5 gelesen· vTnformsfeion aufseichnen kann·. T)as bit 19 wurde durch = den Topf W4 jährend des Zeitintervalle 19 aufgezeichnet. ^va wirdt zwischen W4' iUnd R5 bewegt und durch R5 während des Zeitintervalle,31 gelesen und durch den Kopf W5 aufgeaeiohnet. ;

bit 29 erscheint auf der Auegangsleitur^g 474 w^niend des intervplle 31. T)1eeee bit wurde durch den Topf WQ zu,r 'eit 29 '< jfcufgeseichnet und während des daawiechenlSenden ^Tntervalls nach RIO bewegt. T)e eh Alb wird fahrend der Zeit *1 dos bit 29 durch RIO herausgelesen und über den OD^-Krels 472 an die *n$«gflttgeleittjm& * gegeben. ·

909817/0597

Au· dir vorangehenden Beeohreibune; vann der reef» lohe ^TTwkfthr-<· vorhang one· weiteres entnommen werden, wenn die *<|tttafel der 1"¹IgUt 3 betrachtet wird, fahrend jeden bit-Tntervalls wird ein weiteres litt elnee Biooks durch BS gelesen und durch -Ue «"öpfe W5 und W6 bie 19'aufgezeichnet, vorausgesetzt, d©^ dna bit nicht dee let st e bit Vor der Hmkehrung^ in einer ftrupne ist. Wenn das bit dee let it β bit in einer Brupne ist, wird es durch ¹⁵S gelesen <dnd Über ÖWR 4T2 en die Ausgangleitung gegeben, "f/ihrend .derjenigen bit-Tntfirvtfe! in denen die bits einer Gruppe v^n de* ^v0T)f ^5 gelitten werden, werden sie von eineni tronf W^. bis wo su^ezeichnet, Ünbei der fOpf PlO eines der bits der vornngegftnitpnpn Rruptie liest, '■ft* von den köpfen W5 bie W9 aufgezeichnet »Orden ^ind, und es über ^l ^"472 ·η die *uegangsleitung gibt.

\j?fi# «it. de» AuafUhrungsbeiepiel der ^1gur °. verlangt die Vorrichtung der »igur 4 \T ♦ l ) »f. - I bit-Tnterv«ne, um die nffern-

in einer Reihe vr>h J Blocke umeuVehren, wobei dieser Vornur «jine tue'itBliohe Verzögerung von >w - 1 bit-Tnt,ervRllen ht und die ^nsthl der Blocks Veine ''olle p/oißit, in denen i|i· bits uitgeVehrt werden.

^wigur 5 «eigt ein hisfUirungsbeiBTiiel de*· ^rfindlunfC, das geeignet ist, Blooks ait zwanalg Daten-bits durch eln;pr»tee ^ai der bit-^rdnung innerhalb ein«r fTrunpe und denn durch ein

d<lr ftruppenordnung in einem Block in umgekehrter Reihen-

"""■"' «nsuordnen.

bit-'tiiltthrvorrichtung weist einen 7&hlVr *?lfl, mehrere ^THfD-Tore

54^₁ S4i» und 54B, mehrere Jwei-bit-VereHirerun^elenente ^54, ^!;ii«i0, 5«2 ttttd eehrere OD^-lfreise ^C5P, 5^0 und 5** «if. Der fühler W vier Stufen auf, vin denen jede «it dem ent «»rechenden "WTW

in Verbindung steht. Die_kBeten-bit-Leitung sjn igt parallel βία jedes »ilD-for geschlossen. tüb Ausgänge von den ^ττ"^-·"οΓβη 544,

909817/0597

449420

und 548 werden an den Eingang der OTi^-^reine 55^Λ, 564. gegeben. Das UND 542 liegt am Eingang des

5*» 4r Die Ausgänge der Verzögerungseleflsent© SM, 558 und liegen an den *!ingangs3cl eauen der O!)FT>-trelse 55Λ, 560 bzw. · 564, wogegen die Auegänge der OB¹P¹H-Tr ei se 556 und 550-an den Hinhängen der Versögerungeeleniente 55R bsv. 562 liegen* $er Ausgang OiFTWTreises 554 trtrd an die Block-^TTHiT<ehrvOrriiel3tttng gegeben»

BlocTr-"nV:ehrvorrichtung besitzt einen Sanier 11-2₁ der durch tlnen TmTJula eine Stufe vorgerückt wird, der mit der Teltung 57ft_r ^: jhehreren HND-Toren 516, 51β, 520, 52? und 524, iDehreren Acht-bit-Mf«rsc$g^orung8eleraenten 52^, 530, 53* und 53P und mehreren Freisen

532, 536 und 510 erscheint. Der Wähler wet*t".<PfiöiP Stufen auf, denen jede mit dein entsprechenden WfMOr in INsffeindung steht. Ausgänge der ^TWD-Tore 518, 520, 522 und 524 w*r|in-in einen " tingang der ουτρ-^re-iee 52β, 532, 536 büw. 540 gegebittt. Das nw.D-"far 516 Ii^t am Eingang des Verzögerungseleraent« 5fÄ> öle Auegängi :4&.r Verüögerungselemente 526_V 53O₁ 534 und 538 lie^»^vn an den '!iniigmngslcleJDraen der OTPR-ireise 52fl, 552, 5.36 bif-·. §4&>'₍:wogegen

Ausgängi d«r oniro-Kreiee 528, ^ς32 und 536 an vdf-n SiÄg&ngen iMraögerungseleBjente 530, 532 bsw. 53« liegen« φ^ awgekehrten erecheintn auf der leitung 574 «ra Vtegfift^«von ΟΤΡ"ί 540.

6 «teilt die Arbeitsablmifflweie· der 4n--tjLipit *> gs- :#f igten Sch mit anordnung dsr. An der oberen wäiftt ,-dtSr figur 6 stellt A*t Ib st end a wischen den Punvten Wl und W2i W^iinä^li «W3 und W4 fwei-bit-VerBöferer dar, die durch die ?le»#ft1^<$5^» 55ß vorgesehen sind, während die Abstände «wtP6h®hilfAind W6, f7, WT und W8 und W? und ?9 die sich durch 41*,·^ 52% 530, 5?4 bzw«.53« ergebenden ^

φ yortiehtung der Figur 5 Vepn «ua "Hkehren det- t«'⁽||i<»cYe auf

bit-Ordnung venrtnatt werdtn, wobei dt«ΐ ^l#»fc« J« 20 «nthftlttn. Bit Vorrichtung betrachtet ftintfi Bl*eV ale au·

-■·- ^AD

909817/0597

. sir U49420

.fünf Gruppen bestehend, in der jede (Truppe vie^ bite enthält* ,- . .

angenommen wird, da3 boide Wähler sich im Wi©dereinstellsustand befinden und die stufen 512-5 und 51"-1 eingestellt sind, 30 erscheint während des Zeitintervalle πι d«s "^pten-bit. 1 auf der Teitung 510 und ein Zeitgebersign*! auf de*· Leitung "jtas bit eine durchläuft ^TWD 542 und wird im ^e^r>54 gespeichert. Wenn der 'eitgeberim-nulg zn ^vnd$ geht, wird die. ^ctufe 514-1 abgestellt und die ^tnfe 51^-2 w'rd

Während des leitintervalls 0°. erscheint dng z^'^ite 'Hsten-bit auf der leitung ?in und durchläuft ^TT»in ei4 und ^^"0^" ^c'"^<c und w'rd im 7ßrB5gerungeelement 5·5β gegr>eichert. Ttpim 'ufhör-n d*g Zeitgeberimpulses wird die <Vfcufe ^c14-3 eingestellt und 11° ^Ot'i-Pe ^14-2 abge

bit 3 erscheint nuf der Leitung ¹^lO während des ^e •yalls OJ tmd durchläuft ^TTWD S/^ und ο-π^τ? ^n _lind Tnrd i*i Vprzögerungselement 5^2 geaneichert, Während ^ie^er 'eit erscheint bit 1 vom Verz'igerungselement ^^4, durchläuft ηη^ ^^^ und wird im ,Versögerungselentent 55·° gespeichert. Währenddessen geht das bit '■-2- von der ersten in die zweite ^peiche^nns-ition in ^l?^rP. ^ach :Ab,Twif der Zeit 03 rücVt der Zeitgeber impuls den 'ähler ^14 voran, um die "tufe % einaustellen. Wenn nun auch dip St-ife ^ς14-3 ebgeschalt.et wird, erzeugt sie ein 'eitgeber·*nrnu!.<* «uf de·¹" T.eitung 'ähleret-ufe 512-1 einzustellen.

?,eit 04 er«öheint das bit 4 auf de τ Leitung ^10,^ durchläuft ^rtJWT5 «54B und 0ψ% 5*4 und wird an die nuB-^ore in der HToci--^TTmjkehrvorrichtung gegeben. "Hie «<tufe ^12-X i^t eingestellt, so da5 •.._:dö8 bit 04 HUT* 51* durchläuft und im Ver^ögernn^eltnTent 526 gespei-

wird, üie figur ^ aeigt,■ d*^Q nach «bVsuf de^ ""eit ^4 sich da» 1 in der letzten ^peichernosition d«s "PHeTm*nt^ 55.« , .das bit Z und 3 eich in den ersten und «weiten Speiche-^npositionen des Tüements 562 und das bit 4 sich in der ersten «tyeicherpasition

909817/0597

■-■■■■. - ■■- - 22 - . ■' ■ ■. - .:-

- — - H49420

dee'Elements 526 befindet. Wseh Ablauf der TEeIt 04 stellen"' die Zeitgeber istpul se die Eählerstufen 514-1 wieder ein, wodurch ein Beendlgungs-Trägersignai erzeugt wird, uns,die ftufe ^14-I einzustellen,, . .

Während-der .7eit 05 wird das fünf te, Baten-blt in das veraögerungsele&ent 554 über ⁷TSB 542 gegeben, (fleichaeitig wandelt das bit von der ersten zur zweiten Speicherposition im Versögerelement 526₁ das bit 3 tritt in di® erste Spetchernösitlon des' iClements 525'eia_t das bit 2 rückt Jar zweiten ^pefeherTiosition des herzöge rungseleiaents 562 vor und das bit 1 wandert von 55« In die erste ^peicherpositiorr des Verzögerungselements

Während der sechsten und siebenten Zeitintervalle treten die bits 6 und 7 in die Verzögertmgseleisente 55P baw. 5^2 ein. ¹⁵⁵S werdenauch die bite 2 und 1 über OBTO' 564 und über das aus Verzöge rung se leine nt 526 fibart ragen.

IFaeh ablauf des siebenten Z©itintervalls_e wenn die **tufe durch ein ^eitgeberlmpuls abgestellt ist, wird ein erzeugt, das die ^stufe" 51*-4 einstellt und die Stufe 512 abstellt.

BIe ^tufe 512-1 stellt dan die *?tufe 512-2 ein, Während des achten ■tktt-firt'ervalls durchläuft das bit 8 nWQ 54^, OD** 5<4 und HWT) 51B und tritt in die erste Speicherposition des Verzögerun3selementes

^ ein. - "■

laeh %lauf des OB Zeitintervalls stellt der leitgeDerianuls die *?tuf® 514-4 wieder ein und stellt 514-1 ab.

Während der Intervalle 9, 10 und 11 treten die bits 7, ^ und ^ς von dem ^ereögerungseleBent 562 hervor_g durchlaufen OT» HfFB 518, QB^R 528 und werden 1» VerzÖgerunRS®.leHient 530 ".-.chert■· Zur gl®ichen Zeit '-treten die bits 9, 10 und Xl In di© iFer5Sögeru!igM.ea@iite 554, 558 und 562.

9098 17/0597

* 23 *-

l»ch ablauf der Seit 11 wird die Stufe 514-3 wieder eingestellt, α« 514-4 eliuEuetellen und den Sanier 512 vorsurücVen. dadurch wird die *?tufe 3 des Wählers 512 elngeetellt. Oesh&b durchläuft während der Reit 12 das bit 12 OB!* 564, πΠ3 520 und OOTH 552 und wird ie Yetiögerungseleoent 534 gespeichert. Während der Zeitintervalle 13, 14 und 15 erscheinen die bits 11, 10 and 9 vom. versögerungs- *le«ent 562 und werden i» Vereögerungeelement 534 gespeichert. Me •nfcoemenden bits 13, 14 und 15 treten in die Versögerungseleiüente 554» 55Θ und 552 ein, da 514 eine Stufe je blt-Tntervall vorriclct.

»«eh Ablauf der *eit 15 rÜeVt die Stufe 514-3 den zähler 512 xur Stuf« 4 vor, so da* die bits 1$, .15, 14 und 13 von QW& 5*4 hervortreten und In das VerBÖgerungaelement 53P während des *eitlnter~ ▼alle 16 bie 19 eintreten. Während der Seitintervalle 17, I^ und 19 treten die bits 17, 18 und 19 in die Verzögerungserewente 554, 558 und 562* ein,, .

!•eh Ablauf der 7_jeit 19 rücltt die ^tufe 514-3 wiederü« den Wähler 512 Tor, wobei die Stufe 5 eingestellt wtrd. Während des Zeitintervalle 20 erscheint das bit 20 vom OD^-^treie 5*4, durchläuft

524 und OD^ 540 «ur Auagangsleltung 574. Während der »eitinte» 21, -22 und ?3 folgen die bits 19, 1« und 17 derselben Bahn

erscheinen auf der Auegangsleitung 574. Tndee «1t de« TeltIntervall 21 angefangen wird, kann daa erste bit eines «weiten blt-BToclce durch die leitung 510 und durch TIfD 542 in das TersHgerungeeleaent 0^4' eingeführt werden. Während der Zeitintervalle 22, 23 und 24 treten die bits 2,3 und 4 des »weiten BlocVs in die VersSgerungselemente 55P, 562 und 526.

fach Ablauf des Zeitintervall β 23 wird die «Stufe 51 *-3 abgestellt, «α fla? die «stufe 514-4 uad 512-1 elngeetellt wird, ITe let zn be~ tiericen, dal dies euch der Zustand der Zähler bei« Ablauf des ⁷elt- teiervall· 03 1st, so da3 die AblaufareIhenfolge von diese« PunVt

e\r -r · -v»·

9098 17/0597

an dieselbe für den Block 2 ist wie für den Block 1. lisch Ablauf ^: des ieitintervalls 23 werden die bits 1 bi3 16 des Blocke 1 In den Verzögerungselementen 534 und 53^q gespeichert. Diese bits bewegen jedes bit-Tntervall eine Speicherposition nach rechte und erechei*- nen einzeln auf der Leitung 574, wobei das bit 1* zur *eit 24 auftritt und bit 1 zur Zeit 39 erscheint.

Seit des %e it interval Is 39 sind die bits des Blocks 2 umgekehrt worden und das letzte bit f vor der ^mVehrung^ des Block 2 erscheint auf der Leitung 574 während der 7eit 40.

«Somit erziehlt die Vorrichtung der T¹IgUr 5 die Umkehrung der . Blocks von fünf Gruppen von je vier bits in 39 Tntenrallen. Tm allgemeinen beträgt die ^TIrakehrung für BfN bits 2*«N - 1 bit-Tntervalle. Da jedoch die Umkehrung der nachfolgenden Blocke während der 7-eit des Herausl-esens eines vorhergehenden Blocks durchgeführt werden kann, beträgt die sum Umkehren einer *?eihe von .T*** bits ^ J + 1) P - 1 bit Intervalle, wobei «T die Anzahl der Block ist, W die Zahl der in jedem Block auftretenden ftrunpen und If die *,ahl der in jeder Gruppe vorkommenden bits ist» Wenn hiervon der normale 7eitbetrng abgezogen wird, werden .TWf bits benötigt, um einen bestimmten Punkt im Kreis zu durchlaufen, wobei die zusätzliche Verzögerung, die durch die Umkehrvorrichtung der ^igur 5 eingeführt wird, nur fj + I^ VN - 1 - ,TMN « Mf - 1 bit-Tntervalle ist, und zwar ohne Rücksicht auf die «nzahl der in"der Reihe auftretenden Blocke.

*iif den gewöhnlichen ?#11, wo jeder Block Wf bite aufweist, bedie Vorrichtung, um zuerst die bits und, dann die örupnen

U«a ikehren, W 4 N fcähler-Stufen, ν 4· N TTHD-Toife, »+1-2 Tret se and 2 «Η - 2 Verzögerungeeleeente. Die (Verzcigertingseleitente können eine bekannte Bauart der statischen oder dynamischen Verfölferungaleitungen aufweisen. Fin Vergleich «j|t dtr »inur 2 selgt, dal die benötigte Anzahl der Schaltelemente

ieselbt let, wenn

909817/0597

■■ . -*25 -" " ■

U49420

ttterst die bits oder tuerst die BlocVe uagefcehrt angeordnet «erden. .

De» »achaann let es geläufig, da¹? "reine* oder "nicht-uatcehrende" verxögerune*tele»ente !«Ischen OT)*** 5*4 und den ^HTWToren des Bloelrueltehrgerät β angeordnet^ wer den können, a.B. ein 1-bit-Vertdgerungseleaent a» Ausgang von Owm 5*4. Tn diese» »alle sollte ier Ausgang der '.äblerstufe 514-4 die vorrüeTc-Tapul se des Wählers 512 liefern.

TU· *igur 7 aeigt eine Magnettroamelvorrichtung zum ^mVehren der »it-Keihe Innerhalb der Blocks, von denen jeder awansig bite auf- «elst und diese einsein alt 2fW - n"» bit-Intervall en verzögert «erden, ua die bit-Ordnung in jeder Gruppe umzukehren und dann jede bit-Oruppe ait 2HfM'- a) blt-Tntervallen zu veraögern, ua die Ordnung der Gruppen uasukehren. Hier wird ein besonderes *usführungsbeispiel der Figur 5 geaeigt, w> M * 5 und W * 4 ist. IHe Zeittafel der »igur 6 erläutert den Ablauf.

bit-TTalcehrvorrichtung besitzt einen Wodulo^-'ähler 72R, einenVodulo-5-Äähler oder Stufenschalter 730, ua einen Verbindiiagsara stufengerecht so au^ bearbeiten, da¹) er nach. Wahl eine gminsaae fleaae 734 alt aehreren irieamen 73*, 73^, 740 und 744, aehrere SchreibikÖpfe 15, WS; «7 und WB »it den ^lemwett 736, 73B, ?40 ba«. 742 und einen ODUR-TTreis 74* alt der fleame ?*4 verbindet. ^eitgeberiapulse «erden während jedes bit-Tntervalls an die LeI-tuag 749 gegeben. "Diese Tapulse riiclren den stufenschalter 714 und »den Wähler 72& nach Ablauf jedes bit-Tntervalls vor, fach jedea ■vierten bit-Tntervall erseügt der Wähler 728 ein BeendiRungstrtlgersignal, ua den Stufenschalter 730 ua eine Position vor-

Bekannte liedereinstell-Vorrichtungen 'nicht gezeigt^ vorgesehen werden, ua die Vorrichtung in detjι »iedereinstell-1 au Dringen, eo daS der Verbindungear« 7\* ηί% der

.909817/0597

-- 26 -

U49420

720, der Verb in dun ge arm 732 nit der Klemme 74" *OntaVt macht und der Wodulo-4-Zähler 72Pi _ei_ne 7_ahlangabe 1 aufweist. Tn dieser "nordnung erzeugt der Zähler 72R ein Ausgangssignal, um den stufenschalter 730 nach Ablauf der Zeitintervalle 03_t 07, 11, 15 und 19 vorzurücken.

Bie .Datenbits l_t 2 und 3 und die nachfolgenden vier bits_s die auf der Leitung 750 erscheinen, werden suf der Trommel oberfläche 2a durch einen *OT)f Wl bis W3 aufgezeichnet. Diese Köpfe sind in Abständen angeordnet, um eine ^-bitzwischen der 7eit vorzusehen, in der ein T⁵UnVt auf der oberfläche zwischen einem Kopf und dem darauffolgenden ^opf durchläuft.

Bie bits 1, 5, 9, 13 und 17 werden während der leiten 1, 5, 9, 13 bzw. 17 von dem Kopf Wl aufgezeichnet, "Pie bits ?, ^< ₁ 10, 14 und l^ö werden während der leiten 2, <?_t in, 14 und I^ vom Konf WP aufgezeichnet und die bits 3., 7, 11, 15 und IQ werften während der ''.ei tint ervalle 3» 7, 11, 15 und 19 vom ^ot)f W3 aufgezeichnet.

Tiie Arbeitsablaufsweise der ?igur 7 ist im wesentlichen dieselbe wie die der *igur 2. Baher erscheint eine ins einzelne gehende Beschreibung nicht notwendig. Im Gründe wird das erste TJatenbit von jeder Grunpe von dem *οχ)ΐ Wl aufgezeichnet, das zweite Uaten-bit vom Kopf W2und das dritte "Daten-bit vom ^or>f W3. ^as vierte "Paten-bit jeder Grupne ohne der letzten wird an OO*¹** 727 gegeben und von einem der Köpfe W5 und W9'aufgezeichnet. "Has vier te T3ät<=n~bit der letzten Orunpe durchläuft orn"» 727 und 0"W"? I^ zum Ausgang.

TJie von den Köpfen Wl^ ¥2 und W3 aufgezeichneten bits werden von de» I..©ee/I»5sch~Kopf R4 nach einer gegebenen Verzögerung gelesen.

*,, , .- , -.-, , .......^ ..— ΘΑα ORIGINAL

909817/0597

U49A20

.Ausgang τοη IM wird an OBTHR 727 gegeben» worauf das erste ■

f jeden Kopf Wl, 12 und 13 anfgeielchnete bit von H*'gelesen und dann «ob Kopf ¥5'aufge«elehnet wird, das svelte τοη jede« Topf Hi W? and 13"aufgezeichnete bit wird von TH'gelesen und von !*>' flider aufge«eiebnet, das dritte von JW gelesen und τοη W7 *ie- ··> aufgezeichnet wird und das vierte bit von ¹U gelesen und von W^B «leder auf gast lohnet wird. Bas fünfte bit, das τοη jede· ropf ft, W? und 13 aufgeseIchnet «orden ist, «lrd von R4 gelesen, «ofefti fl4'**ign«le erseugt, die OB¹Tl 746 tür Auegangsleitung dureh-1aufen.

Hit Ipirch die Föpfe W5, W6; «7 und W« 'auf ge «β lehne ten bits «erden ▼©.te 1ί9 gelesen, das ein Signal erseugt, das OBtP. '74* eur Ausgangs-Itltung hin durchläuft.

oben beschriebenen Ausführungabelspiele erzielen alle die

der aus Baten-bits bestehenden BlocVs auf der Grundlage te gruppen* oder bit-genäSen ntftehrens. Bas In der figur β a .JflMt·*«*« AusführungBbtispiel legt dar, daB sich dia Qrunds&tte der

In gleicher Weise auf eine Mehrfach~?a1ttor»|ndrdnung lassen, in der Jader r.lffernblock in au β bit Λ>· stehenden in, tfctergrupftan und ünter-nntergrupnen aufgetaut 1st*

eignet sich das fusführungsbeispiel «ujii if«lrehren |es aua 16 bits bestehenden Bloclte, und ivar dureb IWlcehren Ordnung der elt-Paare in jeder nnter-^ntergrutine;» »durch '

der Ordnung der nnter-nntergrunpenpaare in jeder tntair-» durch ffaicehren der Ordnung ^r Hntergruppetipsar· in ρ druppe and durch n«kehren de Ordnung der Orunf>tnpasre in ι BlocV. ·.·■■>■* ^» -

lit der Reihe . -^* A .

1 2 3 4 5 6 7 β 9 10 11 12 13 14 15 16 _;vr*v

909817/0597

die Auftritte-Ordnung der bit-Paare in jeder nnter-JFTfitergrupne umgekehrt werden, ergibt sich die Reihe 21, 43, 65, fl'7, jfcß 9, 12 11, 14 13, 16 15. Durch umkehren der Auftritte-Ordnung der ^nter-Hntergruppenpaare in jeder "ntergrunpe ergibt sioh die Reihe 4321, 8765, 12 11 10 9, 1% 15 14 13. Durch TnVenren der Auftritts-0rdnung der Untergruppenpaare in jeder Π-rupne ergibt «ich die Reihe β 7 §5 4 3 2 1, 16 15 14 13 12 11 10 ...9» Durch die TTmkehrung der Ordnung beider im Block auftretenden ftrüpnen ergibt sieh die Reihe 16 15 14 13 12 11 10 9 B 7 Λ ς 4 3 2 1. Diese T»eihe stellt die Umkehrung der ursprünglichen Reihe dar und erläutert das Grundprinzip der Vorrichtung. T)»e *usführungsbeisfliel der ^igur 8a erreicht jedoch eine Umkehrung von einigen bit~Paaren, Unter-Untergruppen usw. bei gleichzeitigen *.eitintervnllen, wie dies Figur 9 lehrt.

Das in der ^igur 8a gezeigte «usführungebeisniel eeigt noch ein weiteres Merkmal. Fs wird ein^<TTmfalt- oder endumlaufender Rückkoppelungsvorgang angewendet, um die Anzahl der Ver%6'fcerungseleraente zu vermindern, die für das Umkehren eines aus Tlatenbits begehenden Blocks benötigt werden.

Webrfach-Faktor-Anoriinung weist einen 0WR-1Creie ^q00, ein ^«ei-bit-Verzögerungselement 802, einen OBFR-^treia B04, ein Kilt bit-VerzÖgerungselefflent 806, ein Vier~bit-Ver«c5gerungeelement POf¹, einen OTW^Treis 810, ein Fin-bit-Verzögerungaelement 812, ein Acht-bit-Verzögerungselement 814, einen Ot)Vf**reis 816, ein Rin-bit-Verzögerungselement 818 ,und ein Acht-.bit-Ve.raj'igerungsfli^jement 820 auf, die alle in der aufgeführten Reihenfolge in ;Serie geschlossen sind, um eine l'ünfundzwaneig-bitfVereögerungs ijMtüng zu bilden. Der Ausgang vom Verzögerungselemettt 820 wird i$be,r die Leitung 822 an den ODER-Kreis 800 BUrüetcgeführt.

909817/0597

tJie Baten-bita erschein an der ""In* sing si ei tun ^ °24 in und werden parallel an zwei ΠΝΒ-fore Π2' und &2P gegeben. "Die Ausgänge dieser Tore liegen am OTH^-Vreis ^qOO bzv, «04.

55eitgeberirapuls erscheint während jedes bit-TritervBlls auf der leitung 830, u« einen Modulo-34-7ähler 832 vorsuricVen. Während dea bit-Tntervalls jeder ungeraden 7ahl erzengt der ⁷ähler einen lOrimpula auf der Leitung 834, um das ΠΝΤ) 82' vorzubereiten, und während des bit-Tntervalls jeder geraden 7,ahl wird zum Aufbereiten des "NB 828 auf der Leitung 83^ ein Tmpuls erzeugt, ^omit durchläuft also ein auf der Leitung 83^ während eines ungeraden bit-Tntervalle auftretenden Daten-bitv=! ΠΚΤ) 82^ und οπ^¹^ onn _unfi wird in RO? gespeichert. Bei geraden bit-Tnterv^llen durchläuft ein auf der Leitung 824 auftretendes «ignol ¹WT) 82^ uni Π^¹⁷^ 804 und wird in 806 gespeichert.

T)er Ausgang des Verzögerungselements °O^ wird an das Verzögerungselement 808. und an das HRü-Tor 83^ gegeben. T)er Ausgang von P^ liegt an OOT¹^ 810, um um das Verzögerungselement ^QO^a einen TTagehungakreis zu bilden. Der Zähler ^32 liefert während der bit-Tntervalle 5, 6, 9, 10, 13, 14, 17 und \* auf der leitung "40 ^oriwpulse. Biese Tapulee werden an ^TTflB *^3^q gegeben, um den um das Verzögerungaelement 808 gelegten UmgehungfVreiβ aufzubereiten, und werden an das Verzögerungselement °08 gegeben , um zu verhindern, daQ während dieser Intervalle Tnformationsbits hipr eingeführt ' werden.

Ber Ausgang dee Verzögerungselements 812 liegt am Verzögerungselement 814 und an den UHB-Toren 842 und 84". "Has nun-for 842 liegt am OBT¹R 816, um somit das Verzögerungselement ⁰I^ zu umgehen. Ber 7!ähler 832 erzeugt während der bit-^Tnter<ralle 10 bis 13 und 18 bis 21 Tor-Impulse auf der leitung 84f, um HUB 842 auf-

909817/0597

■aubereiten und öoa ü»gahungs]rreis su -be^Sblgan.» Ul* ■Impulse auf der Leitung Θ4β w«Fd©m sueli as das *<Fe?sdg@rung8element 814 gegeben, um sia verhindern, d®S während ii@a^r bi$~?ntervalle Bsien-bits in das llement eingeführt

Das !!WD-I¹Or 848 liegt am Ausgang des v©rzögerungs3le?ß©n$e 818« Wie nachstehend noch geaeigt wird, ■ erseheinea die bils 1*> bis 9 'Währ®nd der Zeitintervalle 19 bis 26 an tosgmng des Teraögerangeelements 818. T5as HKD-Tor wird während dieser *«it dureli vom Wähler 832 kommenden Signale aufbereitet, s© ä&B .die Üiti das Tor und den OITfR«!Tr©is 850 bis sur Auegangsleitung 852 durchlaufen. T.B werden auch die- Zählerinpuls® 19 bis 2f. &n das V®faögerungselement 820 gegeben_s um su verhiisderaj daB di@ bits IG bis 9 nicht darin eingeführt werden.

■Während der leiten 27 bis 34 srseheinsa dl© bits 8 bis !■ -Bloefea ara Tor 844 und di© auf der Leitiamg 8^6 ^ätilerimpuls© auf bar® it en aas Tor, so öai di@es Isity bis sur Ausgangslsitung uasaittelbar nach den sirig- W hin 9 durch» laufen.

S©it tafel d©r Figur 9 gibt dan ftrfeo it sab lauf i9S-4|5 ren 8a und"8b gezeigten Clerlts ^Ιθο©Γο An'd»T-.«feer«Ti Hälfte ■■der ^afel stellt ö@i? r®latiT@ Abstand swischen Ml "und-W2; W2'und ■•R3y ft3 un<i W3₉ V3"und R4, 14 und W4_S W4-'und H^ !.arad I^ 'uäa H^ die '•'■¥eirsögerungen dar₈ di® durch di® jeweiligen ^©Tiögfiranggeleae-iife ■'80.2; 80*5, 808, 812, 814 und 81P herbeigeführt wt^desi«' B«r Teil '■der Tafel rechts von R6 und rechts von der linie'9^0-te©5ii©ht •■■'sich auf eine nachstehest noeh su beschreibend® AbHnde?ungo Die ν Speicherst el Ie kann von jedem ajas Fnde einer g®g®fr®n®n Zeitspanne -abgegebenen Daten-bit durch Ablesen der waagerechte^· t'inis gegenüber der gegebenen Zeitangabe bestimmt werden«

BAD 909817/0597

fahrend der Seit Ol erscheint das Daten-bit 1 auf de*« rettung «24, durchlauft ¹OTl) 826 und OD¹HR 800 und wird in der ersten ^neicherposition die Versögerungselements RO? gespeichert. Während der 2#lt 02 ericheint das κ weite T)aten-bit auf der Leitung °24 und durchläuft tfWD 828 und OOT¹R 804 und wird im Verzögerungseleraent «J06 gespeichert. Inzwischen wandert das bit 1 von der ersten zur ^weiten Speicheretelle des Verzögerungselements

f der leit 03 und 04 werden die bits 3 und 4 in den Verlagerung seleeent en 802 bzw. 8OP gespeichert. Während dieser 55eitintenral lewerden die bits 2 und 1 aus dem Vensögsrungselement PO* gelesen und in dae Versögerungseleraent P^S gebracht,

fahrend der Seit 05 wird das bit ⁶J im Verzögprungselement «0? gespeichert. Das bit 3 wird vorgericVt und wird im Verzögerungeele-JMnt B06 gespeichert. Das bit 4 wird aus dem Versögrrungs- >lenent 806 herausgelesen und, da ein Signal auf der Teitung '#»40 auftritt, durchläuft es ^TTHT) 83° uni 0^^ °1^Λ und -i"d in 1m

Jil'ertbgerungselement 812 geführt. Das auf de^· τ#Ί·ιτι* ^a^ aiftr#teniC .(*■·■■ VVHkI flignal verhindert auch, daß das bit 4 in den Verzögerer gelangt.

jrend der leit 06 wird das bit *> im Verzögerun^Relement ileepeichert. Bas bit 3 wird aus dem VerzogerungsfOemfmt «Π^ herausgelesen und durchläuft TTHl) 83R und 0*)™*. PlO und m rd in das Ver- ä fcögerungselement 812 gebracht. Das bit A wird vom Ver^sögerungs-(Sleeent P12 herausgelesen uni tritt in die erste ^neicherposition des Veraögerungselementa 814. ·" fahrend der »eit 7 gelangt das bit 7 in das Verzögerungseiement '

808. Das bit 5 wird von 802 an 806 übertragen. "Has bit ^ wird

909817/0597

32 —■- ' ·■'-;

■•#«•'896 an 808 Übertragen» da tu dieser «»it kein Tepule auf */ · ■AktUl tun« 840 vorhanden ist. Dae fett 5 wird au β 8l2.tierauegeleaen und 814 »ugeführt. · ?^;

fahrend d*r fielt OB wird dna bit 8 1» ttree$*run«Äi^»nt 190« g'i'ipeicnert. Dae bit 7 rückt von der ersten aur «weiten ^neicherwesition In 802 vor» Das bit 5 rüekt voit 80£ *u*.trifon Siieieherpotrltiofi in 808 vor. Dae bit 1 «rsnäert von ΘΟΘ »ech P12.

f|hr*nd fl»r Seit 09 tritt da· bit 9 in da« VereögerutiReeleient 802, d«i bit 7 «ändert von 802 nach 806, dag bit S und * gelangt sun ftrtögerungeelfnent 808, d&s bit 8 von 80^ wandert über das nut}, for fi5P emch 812, das bit 1 wandert von 812 nach «14 und die bite 8,·3 und 4 werden am Versögerungeelement PJ4 vorgeschoben.

der Kelt 10 tritt dae bit 10 in das Vireögerungeelenent dae bit 9 schiebt sich aa Veraögerungeelenent 80? vor, ,die bit· 5 und 6 schieben alch am Verzogerungselenent -Pf)"*. vor, dae 7 wandert Über das TiÜlJ-Tor 838 vo» 806 nach 812» die bite ' Ä» 3 und 4 rücken ββ Versögerungeeleraent 814 vor und das bit fändert Aer das TTWD-Tor 842 von 812 nach

reihtnfolgegerechte Ablauf νοέ der «eit 10 bis ,fur reit If ahnt weiteres aus der Zeittafel entnommen w«rd,«f3. Während

lÄiir feit 16 erscheint das bit 16 auf der !,eitun« 884-ΰηί tritt

.<?·.»■·■■■ ■ -

ilj; da· YeraügerungseleBent 806. Während der ^eIt. l$.'!flid das bit ii5 806 herausgelesen, durchlauft TfWD P3PI ttnd.wiv/! In

812 gespeichert« Während der *elt 18 wird das bit ffi Von 812 herausgelesen, durchläuft nwt) 842 und WIf(I i« ^ver* i^irungMleeent 818 gespeichert. Während der %φϊ$;J|^*%t& das bitvie* *ua de» yersögerungtelettent 818 herausgtlt|il||^ttnl_t da

BAD ORlGiNAL

909817/0597

848 au diese» Zeitpunkt aufbereitet ist, durchläuft das bit lfi nur» B4P und OT)FR'β5Ο und erscheint auf 'de*· Ausgsngaleitung.

Während der Gelten 20, 21 und 22 werden die bits 15, 14 und aus dem Veraögerungseleaent Bl« gelesen, in das sie vom ^ersögerungseleaent 812 gegeben worden sind. Während der "ei ten 23, 24, 25 und 26 werden die bits 12, 11, in und Q au.a dem Vereögerungselement P18 en die Auegangsleitung herausgelesen, wobei diese bite voa V«rsögerungselenl|ilit «14 her an das Vprzögerungs element 818 geleitet worden waren, ^oeit erscheinen die bits 16 bis 9 während der Zeiten 19 bis 2f an der A.usgangleitung P62.

Wie schon vorher erwähnt, trattjdae bit P während der ^eIt 10 in das Veraögerungselement 81P. Während der 'eit 11 bis 2* wandert es durch die Tleaente 820, 802, »Of⁵, 8OP und «12. THe bite 7 bie 1 folgen lh« reihenfolgegemä'5 auf derselben Bahn. T»tihalb werden während der Seiten 27 bis 34 die bits ^q bis 1 ^n das nwT)-Tor 844 gegeben und, da dieses '''or während dieser Tivtervnlle durch vom 7,ähler Vonmende Tmt>ulse aufbereitet ist, erscheinen auf der Auegangleitung 852.

während der Zeitintervalle 19 bis 2P b»w. 27 bis 34 auf den Leitungen 854 und 85^ auftretenden Zeit^eberimpulee sperren dit Eingänge der veraögerungselement «20 und Pl*, um die bit-51gnale von System au löschen. Wenn die β nicht d-n-rchgef^ihrt würde, so fände eine überlagerung des Musters der Signale vom ereten Plook der T)ftten-bit8 mit dem w_uster des awelten Blocks statt, wenn ausgehend von der ?,_eit 1 der nächsten -Vo-lge der aweite Ploek an die Leitung 824 gegeben wird.

soeben beschriebene Vorrichtung benötigt vie rund drei R ig btt-Tntervalle, im tinen aus sechzehn bits bestehenden Block uaiukehren und heraueaulesen. Weiterhin kann wegen der an die

909817/0597

~³⁴- H49420

836, 842, Β44 und 84Ρ gegebener* "-eltgpberinmuTse der aweite aus T)aten-»bits bestehende BlocV nicht an die Vorrichtung gegeben werden, bis der erste Block vollständig herausgelesen worden ist. *?orait werden vierunddrei^ig bit-Tnterv^lie sum reihenfolgegewälen Umkehren jedes bit enthaltenden vinc^a benötigt, aewöhnlichwfcäiiji in einer Peihe von $, P^oc^rs «T ^fy®PQ + ?) Tmpul3p§|frioden benötigt, um die *olge.umzukehren un1 her&U8«ul*man. ^er Zeitaufwand liegt also beträchtlich höher als der für das vorher beschriebene Ausführungsbeispiel/"⁵¹S TcomBst jedoch ein **γ-Dp ar η "5 s in· der für die Vorrichtung benötigten 'nÄfth¹ der Ver-53ägprun653T3ositionen zustande. For das ^?%Vehr«r! v«n Blocks mit je_ sechzehn bits werden fünund^w^nsifi; Verzögeninpiselemente benötigt, ^enn gewöhnlich jeder PlocTc wpQ Ziffern en+h^:ilt_s beträgt die benötigte Anzahl der Veraögerungseleraerjte #/2 '**?>Q ♦ S_f wobei W die ^ahl der in einem Block auftretenden C^ru^^en- ..ist ₉ P- die .Anzahl ier in einer Gruppe auftretenden ^nterp,r%in^?>n angibt und Q die Anzahl der in jeder "ntergrunn® aijftretenfisn _:Mig

let nicht auf dip ^anflrton begrenzt, in denen ein RücVfalten der Verzögprungaelpinpnte -"mrwendet wird, ".B., kann die ^wigur Ba entsprechend dar ^igur ^b verändert werden, Jp ein Weh rf ach-^alctor-^m^elirgerät bu ergebe ti, in dem ^eine ^Aickkovoelnng worn letzten VerscgpnmgaeTement ^utn ernten auftritt.. Wie die "^igur Pb aeigt, wird das Weriog&Twtifz&ei&Wni-°%n₉ übb κώ. dem Ausgang des Verzögerungaeleinents Pl° liegt, durch ein 1^-bit ■ferzögernngseleinent R60 ersetzt. Her &usg«ng des ^eraö^mngselements R60 liegt über a$m OTJ^.-^reis B&2 an der »»sgangsleitung P?4. Hie umgekehrten "DateE-bits erscheinen auf ie¹" Ausgsngsleitung P'4. TTm einen TTmgehungskreis um -***n zu le^en.₉ wird der Abgang von «18 an ein HNTWor B^P gegeben, des3#?i .Ausgßng wieder»«» am OT)^-B¹P-irre!s 862 liegt. Der ^WH-^rei 3 ⁿ6£ wird während

BAD ORlG¹NAt

909817/0597

U49A20

i*r ?eit interval le 3 bli 10 durch an de«r Leitung 86B auftyretehde tlhlerlapulse aufbereitet. Diese !«pulse «erden auch Ι''\φ!'+** 16-|iit^tertögerungsele«ent 860 gegeben, um das »leaent ea tfineinlesen «u hindere, während der nagehungskreis in Betrieb i"#4_f Die it{ der figur Ab geiel^ffn Abänderungen brauchen keine 'e«r\in def. figur 8a geielgten tffü-lTreise 844 und 848 und keinen /·> fewfMcrela 850. Fs «erden auch die «ährend der Zeitintervalle ; r'f?_:..i|le 34 (tber dlt Leitung 856 an 814 gegebenen Behinderungs-' jtfbale nleht benötigt. Der Modulo-34-Tähler wird durch einen iodUlo-16-MLhler 870 ersetzt, der ungerade Tanulee an HIfT) β26", J Jiftad« Tapulee an ^WD 828 und Iapulse an nun B3^ eu den IeIt-,· ipt ervall en 1,2, 5, 6, 9, 10, 13 und 14, an TTwn 842 su den feiten 5 und 10 bis 13 und an WHD 8^8 zu den *elten 3 bis 10 der über die leitungen 854, 836, 840 und PWf gibt.

Figur 9 enteprlcht der Abstand «wischen FS und ^7 den Äpeicherpoeitionen des Versögerungselenentae P60. Wie

'*'iKf:"figur 9 »eigt« eracheinen die bits 1* bis 1 «ährend der feit- ,if^fvalle 19 bis 34 reihenfplgegeaäQ an der Ausgengeleitung P64.

erhln geht aus der figur 9 hervor, daß ein einzelnes latenidurch das Autftthrungabeispiel der Figur Pb alt .^Q - q> 4 1, ~p) «fl und ait 2QP fM'- a) -f 1 vereögert wird, »obei q dlie Auftritts-Ordnung des bit in seiner rintergrunne, ρ die Auftrltta-Ordnung einer »Tntergrupne innertpatjb seiner Und a die relative Auftritts-Ordnung einer Orüpne Innerhalb ooks darstellt. Wenn z.B. das erste bit in der ersten "nter-In der ersten Gruppe eines Blocke von sechzehn bits bewird, wobei Q*4,P«2und«f*2 1st, beträgt die aairtvervugerung, die das bit bei« iJurchlauf durcft.4ie in der φτ flb feeeelgten Torrichtung erfährt ^S'4-11 +ifrß"fi'· 4f2-l> 2.f2-11 ♦ tj m 33 bit-Intervalle. ^oait ^rehläuft

909817/0597

dee erste bit eines Blocks jedes Verzögerungeeleiaent an?, R06, 808, 812, 814, 818 und 860. Die Verzögerung 2 TQ -q^ «f 1 ergibt sich durch die Elemente 802, R06 und ROP..Biβ Verzögerung 2(J tp -ρ) + i ergibt eich durch die Elemente 812 und 814 und schließlich ergeben die tflenente 81P und. P'O eine ^erzögerung von. 2QP 'M - m) .

fetin al» zweites Beispiel das letzte bit eines aus 1* bits bestehenden Blocks betrachtet wird, so erfährt es eine Verzögerung von f2 (4-4> 4 17" ♦ £2. 4Γ2-2> + lj + /·£.4·?'2-2ϊ + }J * J bit-Tntervnilen. Diese Verzögerungen ergeben §ich durch die Vermögerung«elemente 806, 812 bzw. 81P.

fs ist selbstverständlich, da? zusätzliche Schaltungen eingebaut werden können, um die Auf t ritt s-Tdnung der WiocVein einer ^lge umeufcehren, ua somit eine ^TTmlcehrung der innerhalb der gesamten lOlge auftretenden bite zu erhalten. Wenn es somit erwünscht ist, eine folge von J Blocks umzukehren, kann die Vorrichtung der *igur fib durch einen 7usatz von J Veraögerungselementen verändert werden, wobei jedes Element ein« Verzögerung von WpQ bit-Intervallen und ein viertes Veraögerung!3e3eeent eine Verzögerung von einem bit aufweist und die Versögßrungselemente in Serie geschaltet sind, um eine maximale tfersiögerung l^bn φκΡ(Χ ♦ 1 bit-tntervallen zu ergeben. T)er Ausgang de^ *igur Bb wird dann nach Wahl an die zusätzliche Schaltung; gegeben, so daä jeder Block mit 2 PQM '"J"-j) + 1 bit~Tnterv«inen ,verzögert wird, wobei j die relative Auftritts-Ordnung eines tn^ifapp**olg* ~ auftretenden Blocke von Signalen ist. Weiterhin kmn die Auf- »trittS-Ordnung von Polgen innerhalb größerer Einheiten,> z.B. ■eiiPMB Berichts, durch Hinzufügen weiterer Verzögerungs.einheiten Erreicht werfen. · ■ >.--4·~?^'-

909817/0597

U49420

Ausführungsbelaplel der figur 8b benötigt vierunddieHig blt-TntervAll·, üb tintη aus sechzehn bit bestehenden Block uaaukehren und iu lesen» Tv no real en VaIl β, in eiern Jeder Block W?n bite aufweist, beträgt die sub Hakthren eines Blocks benötigte T,eit 2 ΜΡς ♦ 2 bit-Intervall·. Da'jedoch in diese« Ausführungsbeispiel keine flüokkoppelung voa letzten zuib ersten Ver- «c5gerun«etleeent auftritt, kann der aweite bit-Block smr *eit 17 an dl· Vorrichtung gegeben werden. T.ine Verlängerung der *eittafel der figur 9 wird aeigen, daB das bit 1< des - zweiten Blocke fahrend der Äeit 35 auf de.r Ausgangsleitung Pfi4 verfügbar wird, das genau das fit -T nt ervall ist, das der le it folgt, in der das letste bit des treten Blocks auf der Au8gangsle*tun« erscheint. T>a die Nachfolgenden Blocks während des Heraualesens eines vorhergehenden Blocke uagekehrt werden können, beträgt die Gesamtaeit, die f'ir das *usfUhrungsbeispiel der *tgur Pb bencitigt *ird, um eine ♦plge von J Blocke uaaukehren und herauszulesen, die Jeweils MPQ tjkttirn enthalten, (J ♦ 1 ) MPQ + 2 bit-Tnterv»Tle. ^oeit bleibt als *tylge des ^TT«kehrvorgangs auftretende Oeaemtversögerung bei + 2 konat ent.

Obwohl verschiedene Ausführungsbeispiele der Itrfindung gezeigt vitüd beschrieben wurden, sind verschiedene ^raat^uni VerHinderungsm^glichktlten erkenntlich. ^.B. ist es eöglich, d»¹* 4\irch Verwenden Hehrerer wahlweis· anschl leib nrer Veraögenmggeleraent'e Blocks von verschiedener OrÖße auf wirtschaftlichere Art benrne^tet werden können. Tndea ?eltabstände vorgesehen werden, die AWetHnde inner-Ijalb des Blocks bilden, und indem ein "nicht-umkehr^ndee" oder reines flat en-Verf^öge rung "element verwendet wird, 3iT)d weitere Bearbeitungen·!sen möglich. / .'

■ι. i

9 0 9817/0597

Claims

449420

1, Verfahren zum ^?Ts3kehran eines M elektrisch® Tmt©Hsi|piat© ■ , aufweisenden Blocks,, dessen Signale' in seitlicher ^eiheafolflce auftreten,, wobei M die ßahl der Signal gruppen in elia©ia Sloek \m& *? die ^ahl dar einselnea Signale in jeder Qv\iym& darstellt» dadurch gekennzeichnet ₉ iaS das Verfahren die stuf on fiee walilweisen Verzögern® jeder innerhalb ©ines Blocks aiiftretend©ra Signalgruppe aufweist, us die Auftritts-Ordnupg «lay ^·?ί^ umaukehren und nach Wahl die @ingelnea Signale--,in 3 su ¥ersägera_? so dal die Auftritt
Clruppa u.iag©kehrt_

S, ?©rfsh?eni ßa-sli ÄasprucSi 1, dadurch geVennS'3i-s!'j~i9t_a da*S-die St^-fs sisa ^ahl^Qisea ¥©f3qs®fb einer @?ispri@ -vor* ^I Ssffilb ©ιώθθ Bloe«cs vor d©r 3tu£e dsa wshlweisee ^Or Signale ia jeda? flrup-p® anv

■ ι

3» ?e?f2«paFi; Rasa Aaspraeli I_p eaäurefe geicennsoiehrmt^ Sa® iie sias i7ßäluQi.3@ß ¥©rsög©ra dar eiaselüea Sign;"r:e is- j@äc::? vor der Stufe des wsiilweieen Veraögerias isdor Signalen innerhalb ©i-ßes Sleeks durchg©föhPt wii'd₀

.-4. lf©rfahren nsefo ^fiasT)2T2eli 2, gelcenns©lehnet des wahlweisen Äufbring@HS der Signalgiiip-n.en m elm- si' silgerungsvorrichtung, .us di© Gruppen ©iraseln and sgsk W-siäi ait

909817/0597

»it 2H f¥ -m) ieltintervallen au versögern, wobei ns die ^ahl eftglbt, die die relative Auftritts-Ordnung einer in Bloclc angegebener Oruppe darstellt, und das wahlweise und pinseine Aufbringen der Auegangsignale von der ersten Verzögerungsvorrichtung ft* eine swpite Versttgerungevorrichtung, üb die einzelnen «signale in jeder Gruppe elt 2 Π"--η> f.ei ti nt ervall en zu verzögern, so ί»ί eine ungeVehrte Anordnung erreicht wird, wobei η eine 'ahl let, die die relative 'uftritte-Ordnung eines innerhalb einer Oruppe angegebenen signale ist, wenn diese Orupne an die «weite Verzögerungsvorrichtung gegeben wird.

\'3» ?erfehren nach *naoruch 3, geVenn«eichn|t durch ίΐρ stufen .'. 4ee wahlweipen und eineeinen iafbrin^en« der ^iernele in jeder Gruppe an eine erste Veraögerungsvorrichtung, um die««» Signale Alt-einer Verzögerung von 2 'W -n^ 9!eitint«rv«nen ^u versehen, r'sipibei η dielahl angibt, die die relative «ufti»itta-ⁿrdnung !, itlnee gegebenen Signale innerhalb seiner flrun^p darstellt, und

4ai *ufbrIngen der »uajfangeignaTe von der ersten Versögerungsvor-•^!•iohtung en eine «weite Verzögerungsvorrichtung, um wahlweise ,jejle Cruppe von 11 Signalen ait 2W ^n - η^ ^eitinterval!en zu iwobei ■ die relative Auftritts-Ordnung einer gegebenen i" Blocic daretein.

<5* Verfahren nach Anspruch I₁ dadurch geVenneeichnet, dn<\ es P notergruppen von Signalen in jeder M Gruppe gibt und W die iahl der einseinen Signale in jeder Untergruppe darsteiHj^il'iilillMI Verfahren wahlweise die Signale in jeder rtntergrunne an eine erjrfce Versögerungevorrichtung ^ibt_t un die einr.#lnen Signale rittergrupne wahlweise mit ? ' W -q^ 4 1 reitintervallen vertögern, wobei q die Sehl ist, die die relative- fuftrit%-eines gegebenen Signsls innerhalb seiner

909817/0597

TU*

»«teilt* das dit Au*gangaignal· /um aar «rite» $gn»*jtyg«rtmjt·- «orriefetttng «n.«i»e i**tt* Yertögfraageirorrtehtiistg .ftegafctti »erden, Ai* naehffaltX die Untergruppen der SigftÄla*frtt,8IjL.£&** fc) ♦!

einer fJnttrgiuupe inn^rh«lb ^ und #«6 die A«eKeng*lgnnl« von dtr *«*it#tt· «ablveie« an «in· dritte

j die die Si*nalgrupn* ψ

verlagert, wobei * di« ϊφϊ tat, die di* relative Ittfifitis«»Ordsnmg «iner druppe innerhalb dee .Bloetri Int.»

n des gelcennseichnet durch Torriehtungen tua wehl««i««fi

Signalgruppe innerbulb «ines Biodlte, u· Ate .^ der Clni^pen uezuköhren, und VorrlchtunRe«>#^;/w«h"l*eieen 4er,βΐηκβίηβη SignAle in Jeder ftrunpe» ü« <Hi* Auftritte der ^igtiAle in Jeder Gruppe uaaukehren* -..·,·■ .

4t-ft'.t£nrlehtttttg ntch Ineprtich 7, gettennaeiöhnet ^ d«i.tp»n-^TfeVr*hrvorrichtung, die auf Jeden ?mVo«n«nd«« flaten-Ij it β auf ve liefen Block anspricht« ua einen 7wieeh*i>*plocV von Odt$n~bit8 cu erzeugen, in dem die (»rupfen u«KeVi»hrt «Ind, und

bit-^Ti»Vehrvorrlchtung, die auf den Dat*n~bit#,-Wjf«ei senden «niprleht, u« hiernach dl« Auftritte^rdnunc; der

in Jeder üruppe im fwiechenblocV uneukehren, wobei die ^^f a« Auegang der Jbit^mtcehrvorrlehtt|»#4it «tiBge^ehrter

^e ifatrifo lg· Ton de ι- Anordnung er «ehe Inen, die der anVomwende

. ^lnrichtäug nach Anspruch ς, dadurch toppen-^ekehrvorrichtunft IML

, 258) Aufweist, von denen Jede· ein» .^ft^fnn^ von

beeitst und in 5erie «·β(ϊΒΐβ«»*ηΊί«ί. ua eine

_ BAD ORIG'NAL

909817/0597

Verzögerungsvorrichtung zu bilden, die eine Verzögerung von 2H '* - 1> bit-Tn>ervallen und eine erste ^or-Vorrichtung aufweist' 216, 21B, 220, 222, 214\ um die aufeinanderfolgenden Orunpen jedes anVoemenden bit-BlocVs an die nachfolgenden der ν Verzögerungeelemente und an den Ausgang der Orupr>en-^TTmVehrvorrichtung au geben, wobei die drunpen des BlocVs mit 2w 'V- nO bit-Tntervallen verzögert werden, wobei m eine *ahl ist, die die relative Auftritts-Ordnung einer gegebenen Orupne im rniVommenden BlocV darstellt.

10. Tinrichtung nach Anspruch 9, dadurch geVennseiahnet, dnB die bit-^TTnkehrvorrichtung H-I Ver^ögerungselertiente ^554, 25P, 262, 270V aufweist, von denen jedes eine Verzögerung von zwei bit-Tntervallen besitzt und die in ^erie abschlössen sind, um eine Verzögerungsvorrichtung mit 2 ^H - 1> bit-Tntervall Verzögerung zu ergeben, und da9 eine zweite ^rvorrichtung vorgesehen ist '242, 244, 246, 248, 250, 2S2>, um die aufeinanderfolgenden bits in jeder Gruppe des ⁷w1schen-*!oc^vs der η»ίβη-bits an die nachfolgenden der N-I Verzögerungselemente und an den Ausgang der bit-HmVehrvorrichtung zu geben, wodurch die bits der (Truppe des ZwischenblocVs mit 2'N - n^ bit-Tntervallen verzögert werden, wobei η die lahl ist, die die relative Austritt s-Ordnung eines gegebenen bits in einer Ρ,πνηηβ im 7wischenblocV darstellt.

11. Einrichtung nach Anspruch 10, dadurch geVennzei chnet, die aweite Tor-Vorrichtung H HNTWoref 242, 7KK_% ?46, 24R, 250, 252> aufweist, die mit dem Ausgang der rcruppen-ⁿmVeh-rvorrichtung in Verbindung stehen, und einen «odulo-N-^ähler besitzt '214-1, 2, 3 ι 4, 5, 6>, der an den N "N^-^oren liegt und auf Twnulse anspricht, die während jedes bit-Tntervalls auftreten, um nacheinander die ^ore reihenfolgegerecht aufzubereiten, wobei die

909817/0597

_β 2

erste formvorrichtung M BHlUTor· '216, 218, 220, 322 besitzt, die auf iem ankommendem Blocke ausbrechen,-imd einen . Meduio-W-Zäfclsr '212-1, 2_e 3, 4_e 51 «af^elet, der an '3@n M Tortn liegt und auf Beendigungs-'Prägerianßulse Tora ^©äalo-N-. Zähler sid^raihenfalg»j$erechten Aufbereiten der M WTW^or© an spricht.

12. Einrichtung nsch Anspruch 8, dadurch geVennseiohnet, da8 0l*uppen-^TT!8^@hrTorrichtung eine bewegliefe©' Magnet-Aufnahaebahn '2a, 2b, ?ig₀ 4>_f Μ«·1 Söhreibköpfe ^Wl; »2, W3» W41, die in abständen längs dieser Bahn unteif^bracht sind,, ao .da^ ein PunVfc auf der Bahn 2W bit-Intenralle benötigt _β nm -ron einea «Jshreibkopf su® nächste« su gelangen, einen ersten .lesekopf^T?^^, d®r a» Ausgang der §T-uppeti-^TTaV@h.nrofrichtung liegt unä sieben dPr Bahn angebracht ist, um die ντη den ^chreiblröpfe?! aufgezeichneten nale su lesen, wobei dieser erste hemkovif im Hiablisk auf d ^chreibköpfe so untergebracht ist, daS ©ia vom..ä®is ^ßlirs aisifi?ezelehnet©s Signal νου äem. leseicopf @in w©fei^:fseihes Ton 2W bit-fntervallan apäier galasen wird, und eine sTste ^or=,Vorri tußg aufw©is-i^412 ate\ um acfc-lnanderf©lg©nds ^EniB^en aer an bit-BlosVa an die naeiifolgensen Rtob?5®i"· der. ?-⁹ — Ϊ ^ und an d@a Ausgang.·-d©r Sra-pp-sB-^rÄafeFifOi^isiit-iTii? s?i geben, e f?-rapp©B d©3 Blades ©it 2W 'U'«=.®^ bit-Tn'tar'/allen verzögert Uf³FaSiS₅ w">ls3l m eise isfel ist, ßie die relative Anftrit+a-Ordisung @ia@r geg@b©n@n ilriipp® im anVoasHsenden Bloe^ aarsiellt.

15. Einrichtung nach Anspruch 12, dadurch geVenn38iörinst_s da^ die HjH^-Tfatrehrvorrichtung ein© .atsgH@tiseh@ Aufzeichnungs-aM -'Sb₉PIg* 4\ W*l ^ehreibköpfe ·*" W5_S we.WT.ifP/.wq^, die derart-QBtIßiig der /hifsseiehnungsbafen untergebracht sind, ün% ein "PiibH; ^if der Bahn ewei bit-Tntervalle benötigt_f um von einen SchreibVaT»f zum wichsten

BAD ORIGINAL

S09817/ÖS37

1U9420

Iu gelangth, «inen »weiten Leiefcepf 'R10\, der *m *uegang der blt^eVehrtorrlchtung liegt und neben der Aufaelchnungsbahn Untergebracht i«t, u· die von den ^chreibicöpfen aufgezeichneten "Ugfeftii la lenn, wobei der iweite «lehreibicopf in Hinblick auf fedta der f-l <*chrelbkÖpfe so untergebracht let_t da* ein von den t - 1 ^chttlbköpfen aufgeselchnetes «Ugnal von dem ewelten teeetdpf ein^arifaehes von swel bit^Tntenrallen später geleeen tlrd, und ·1ηβ «weite Tor-VorrichtungM14 etc> aufweist, um die ItuftlndBbrfolgenden bite vom Auegang de« (rruOpen-^nVfbrvorrlch-■'. ' ^W^' lulig (pnilii· naehfolgenden Qrupnen der W-I ^ehrelblrfinf« und an

*tttg«n§ *·γ blt-^BVehrYorrlchtunp; eu geben, wodurch die bits jtder Orupt>e des »»!,echen-BlocVe mit 2'tt-n^ blt^nterrnlien

^wobei η die fehl let, die die relative Miftritte-

eines gegebenen bit in einer flrup^e dee 'wischeh-fllocVe

filirichtung. nach Anepruch 7, geVenneelehnet durch eine

die auf die anVonmenden BiocVe von T)aten

>*■**?wewp«r*»mv» u« lueret einen Zwischen-Bloc V von

■*■'*''■*■*'■·' If₁ dea die bit-Ordnung innerhalb jederÄrünpe u·-

*tfe# und «Ine Otuppen-neicehrTorrichtung, dl» wif den von Baten-bite anspricht, um wm die Auftrittsder Gruppen in jedea ^wischen-Bloctc uesuVrehren, wodurch |lf* 1)ftten«t>ite Μ luagang der blt-^eVehrvorrichtung in einer der.Anordnung uegeVehrten Reihenfolge prscheinen, die die Äenneeiehn§t,

finriehtiing nach Anspruch 14, dadurch geVenni«1 chnet,

l^aiflikehrwörriehtung 1-4 Yereögerungaeleeinte ^ i «t< tine teriögerutig von swtl bit-Tntervaii«i

In Wie geeohloeeen sind, üb «ine Verzögerungsvorrichtung

909817/0597

«it einer Verzögerung von 2 'If-I^ toit-Tntervnllen ru bilden, und eine erste *or-Vorrichtung^r542, Ή4, *&6, M* ^ aufweist, u« die aufeinanderfolgenden bite tn Jeder Hruppe jedes anVoienden Blocks von Daten-»*its an die nachfolgenden Gruppen der f-l Verf(igerungselemente und an den Ausgang der bit-^eVehrvorrichtung au geben, wodurch die bite der Gruppen des anVoemenden Blocks »it 2fi!-n^ bit-Tntervallen verzögert werden, wobei η eine ?.ah1 iet, die die relative Auftritte-Ordnung eines gegebenen bits in einer <Τπιρυβ im ^wischen-Block darstellt.

16, fünrichtung nach Anenruch 15, dadurch gekennzeichnet, da«J die f?rupnen-^TTmkehrvorrichtung M-I Vereögerungselemelfnte. (SZP, *v3O, 534, 53R^, von denen jedes eine Versögerung v^n ** bittntervallen besitzt und in Serie geschlossen ist, üft eine Ver- «ößerungsvorrichtung zu ergeben, die eine Verzag^rtmg von 2» ^M-I Mi-interval lenilMpitzt, und eine aweite for-Vorrichtung aufweist

518, 520, 522, 524V, um die aufeinanderfolgenden Gruppen blt-aufweieenden ^wiechenblocvg an die nachfolgenden Truppen ti-l Versögerungselemente und an den Ausgang der Cirup^enfjiicehrvorrichtung bu geben, wodurch die ffrupnen 4e.» Mtöckn mit 2H: (M-n> bit-Tntervalien verzögert wird, wobei a eine *!ahl iet, 4Je die relative Auftritte-Ordnung einer gegebenen Gruppe-im f?i«<jhen-Block darstellt. ... . "ΐ

11*. fünrichtung nach Anspruch 16, dadurch geVennzfii<&hn4t, daB die erste Tor-Vorrichtung H *?wD-.*ore ^542, 544, ^46, _;?4fl>, die Huf einen ankonroenden 'iignalblock ansprechen, und eilten *»odulo-W- ^ithleτ aufweistf5i4-l, 2, 3, 4 \ der an den TfmVPore« liggt und auf die !«pulse anspricht, die eum reihenfolgegnwichten *ufbjereitender Tore während jedes bit-Intervalls euftr-iiten, und 4Λ% äie «weite formvorrichtung M fTÄjn-Tore^l^, 51«i^v;$2», ||4,)» die auf einen bit-aufweisenden ''!wiechen-PlQc tiind einen Modulo-V-^ähler '512-1, 2, 3, A_t cy aufitÄiiit, der

909817/0597

an den nWB-foren liegt und sum reihefolgegerechten «nfbereiten der ^WD-Tore auf β·η IPodulo-W-Jähler anspricht.

1°. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daB die bit-^kehrvorrichtung eine aagnetische "ufzetchnungsbahn '2·, *ig. V₉ 1-1 Sehrelbköpfe ffl; ¥2; W3>, die in derartigen Abständen an der lufaelohnungsbahn untergebracht sind, da*⁵ ein »uf der Bahn befindlicher PunVt iwel bit-Tntervnlie benötigt, ua -von eine« flchreibkopf «ua nächsten au gelangen, einen ersten lesekopf 'RO, der aa Ausgang der biWTmkehrvorrichtung lie«t und länge der Schreibbahn angeordnet ist, um die von den ^chreib-Icöpfen aufgezeichneten Signale zu lesen, und eine *orvorichtung WH etc> aufweist, ua die nachelnanderfolgenden bita des ankomwenden Blocks an die W-I 3chrelbVöpfe zu geben, wobei der trete teeekopf la Hinblick auf jeden der W-I ^chreibv?5pfe so angeordnet let, daQ ein von den ^chreibköpfen auf ge ^e-* ebnete s bit nach einer Veraögerung von 2 ^W-n> bit~Tntervatten vom ersten it»»ee1ropf gelesen wird, wobei η eine fahl ist, die die relative t»üf tritt anordnung eines gegebenen bits in einer ftruwW im an-Block darstellt.

»inrichtung nach Anspruch 1«, dadurch geVenneeichnet, firuppen-^ekehrvorrichtung eine bewegliche »agnetische »uftet«hnungÄ»hn'2b, flg. 7), Kr-I SchreibVöpfe 'W«; Ht, ^7, w«>, die in »bttänden von einander so an der \ufze5chnungsbahn angeordnet sind, daß ein auf der Bahn befindlicher τ>ι$βΗ 2W bit-Tntervall· benötigt, ua von einea ^chreibVopf suit nächsten zu gelangen, einen «weiten Ieseliopf /Η9?Μρίweist, der am Ausgang der Gruppen-ttakehrvorrichtung ljtt^ uno neben der ^ufieichnungsbahn angebracht ist, ua die von den W-I ^chreit^öpffrn aufgezeichsignal· itt leien, wobei der Zweite LeseVopf iie

9.09817/0597

auf jeden der ü*I Schr«ib1cöpfe so angeordnet let_t $t& βΐφ von den Schreibicöpfesi aafgizeichnetee signal vo« aweitfea teificopf ein Mehrfaches vor- 2* bit-Tnttrval'Un später g#l*s<#!i wir!, wodurch die Grup-ne Ή β Swiachen-BirteV« sit 3W 'w«-*^ bli*Tili«rr»ll«ti verzögert »ird» wobei μ eine ?ahl isst, die tile relative ihiffriti0 Ordnung einer gegebenen Chrtrpne im ⁷/wi8ehen~B'Oo1c dtlrafelli«

20. Einrichtung naeh Anspruch T au» TXirehfiJhren das nach »neprueh 6, gekennaseichnet durch eine erste vorrichtung^oa, fig.Pa^₁ die *-l trersögerungaeleiiitnt· v-n denen Jedes eine Veresterung */on swei t^>.it-Tnterv«t''tn und ein eratee Te^sögerungeeleuent ^r906^ h»t„ das eint Vi von ein*» Fiö~blt^Intervall auifweljt, wob«i die erst· V^rrichiung und d.?"» erste Verzögerungeelewent in ^eii· !»asche?tti tind_r ^d #ln# ffla^l!»«le Versjjgerung von ??f-l bit-tntervellen eu eine zweite Ver3öge.run&.evorricutttng ?&$&} _f die P ^i'«(ients bes.lHt, ν·>η dene?» jade« *in® Te f söge nib«? yort-f tenrallen auf^^ist und ei?^;w#it§e t#r«cJgeri-»riPt^e

ein« «io--b.it V*τ«dge^jng aufwelsr· , «i>b#l »SI» ichtuag und 6*6 s^tti» Vpia-i^ningeeleiiNlBt in "Serie gaechaltst tat, uas ©ine iBa^ias".? v^r-z^?·* nirtg von WI* ♦

n, * ι -■? :^! It

tr-

die ¥ '/iS'.i·? ig«· runge*! ^»ίί^* .-■ -^v,■■!*■■ f· et» von de nein ,1«<ff β ein· giärL:?::· ■·:;-.■ ^-^; υ v-rnis-rva-U;" una #lss drittea ^i ''ii^" auf »ei et, wobei 1.Use# Vera'ig

»öger-.;n^ erseagt ufid" »it in 1erIe gtachflliet i.srt, u· von Wi + 1 bit-TntervÄll«n au ergeb

8^h-_} ua die Hatta-bite in i

dee ar*)foamendeR Blocke wahlireiaa &n dl«

909817/0 597

1U9420

vorrichtung und daa Element tu geben, ua die bits mit 2 'W-q> + vltfrTntarvallen au vareögern, wobei qeltie Tahl ist, die die relativ· Auftritte-Ordnung eines bita innerhalb der "ntergrunne dnr- et*llt, alna avalte Tor-Vorrichtung '83*0₁ um die Auegangebits von |lam crften Verattgarungaeleaent <|^ch Wahl an die zweite Ver-•S/itlNtngevorrlehtung und das Fleaent su geben, ua die Untergruppen de* bite UB fBfP-p^ blt-TntervalTe eu v«reögern, wobei ρ a Ink tabl let t die die relative AuftrHte-^rdnung einer Hntergru.nna illlM|lM|kOruppa darstellt, eine dritte ^or-Vorrichtung 'f|4f)« IM iia Ausganga-toIt dar «weiten VersogerunR^-^orrlchtung wahlvalae in dia §rltta Verfeögerungsvnrrichtung und an dne Element ¹ ban, ψβ dia blt^Orupnen ait 2 PW (it. -m> bit-Intervallen tu ittgara« wobei m eine Kahl ist, die die relative *uftrltte-

Qjnltrang einer Gruppe Innerhalb dee Blocke daretein, und eine l^i'iflkirau^aeen geeignete Vorrichtung 'OtO, *4R, RSCO, die auf

bit· Üiaprleht, dia sua Heraualeeen dee umgekehrten BlocVe ΨΙ0 f)atan<4lita at Auagang dar dritten Vens'igerunßRvorrichtung

Einrichtung nach Anspruch 20, dadurch geVennüelchnet, daS diä %«rautleee-Vorrichtung vier Versb*gerungevorr1chtungen'*4*\ ^aagang d^ dritten Versögeru/igeeleaents mit der ersten ungavorrichtung verbindet, eine Vorrichtung tun Lesen iiivblt«4}rttt)pati won dar dritten VersogerunggNlDrrfchtung, während

Varattgarungavorrichtung gehemmt wird, und eine Vor- Λ

aufwalat<e44, 850), ua blt-Oruppan von der «weiten j

VtorSttgerungavorrlchtung au lesen, während die dritte Veraög vafrichtung geheaat wird.

909817/0597

1U9420

22. Einrichtung nach Anspruch 20, die zum "mVehren einer aus T Blocks von T)aten-bite bestehenden *Olge ->J9$$f0^et werden kann, wobei jeder Block MPN Daten-bits aufweist, daiureh gekennzeichnet, daS die Rerausleee-Vorrichtun* vier Ver^ögArung^J(|i|Mi <%^0j *ig. ^b ), die «T Verzögerungselemente mit je einer Verzögerung von VPN bit-Intervallen und ein viertes '"eriögerungselement ^f*l^ besitz^ das eine fTin-bit-Verzögerun^ hat und in ^trie geschaltet ist, um eine mnximale Verzögerung von -TW?* + % it -T nt ervall en zu ergeben, und eine vierte Tor-^orrichtung aufweist, um die *usgangsblocks der dritten Verzögemngrvorrich-,idling nach Wahl an die vierte Verzögprung?vorriehtnnf, -tai geben, iim die BlocVs wahlweise mit 2 PfM 'J-^p + 1 bit-fntfrrv<»ilen su terzögern, wobei j <fie relative «uftritts-^rdnung- «ine¹? gegebenen Blocks in der folge ist, wodurch der Ausgang der vierten Verzögerung· ■Errichtung eine Folge von üaten-biti? ist, die in einer von der :i«iVoBinpnden *olge umgekehrten Reihenfolge erscheintu-,

BAD

909817/059