DE1292892B

DE1292892B - Schaltungsanordnung zur Fehlererkennung

Info

Publication number: DE1292892B
Application number: DEST22157A
Authority: DE
Inventors: Adelaar Hans Helmut
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1963-05-27
Filing date: 1964-05-23
Publication date: 1969-04-17
Also published as: BE648442A; GB1016568A; FR1397675A; ES300083A1; NL293225A; CH446774A

Description

1 2

Die vorliegende Erfindung betrifft eine Schaltungs- c) nur eine Parität stimmt nicht (dann muß der anordnung zur Auswahl des wahrscheinlich richtigen Vergleich auch einen Fehler zeigen!): dann ist Informationswortes bei einer Schaltungsanordnung im günstigsten Fall das Wort mit der unstimzur Fehlererkennung in duplizierten Netzwerken zur migen Parität an der sich aus dem Vergleich erdoppelten Verarbeitung der gleichen Information, bei 5 gebenden Stelle gefälscht, das andere Wort (mit denen ein fehlerhaftes Netzwerk durch bitweisen der richtigen Parität) wird ausgewertet;
Vergleich der Ausgangsinformationen beider Netz- _{d) fedd p rftä} ^ _{mch ab der} _y werke und durch Paritätsprüfung der Ausgangsmfor- _{Idch sümm d} j. j '_{beM Wö}
mation jedes Netewerkes ermittelt wird fur den Fall, |_} j _{fa p ω die} |_{efäIschten StelIen blei}.

f -f wu^g Τ ΐ· I ^antatSP™^f^ J¹¹Tf' ¹⁰ ben unbekannt, es wird keines der Wörter aus-

aber der bitweise Vergleich einen Unterschied der Bewertet·

beiden Informationsworte anzeigt, bei Schaltkreis- ■ '

techniken, in denen die Vertauschungswahrschein- e) beide Paritäten und der Vergleich stimmen

Iichkeiten der Binärzeichen unterschiedlich sind. nicht: dann liegen in beiden Wörtern ungleiche

Aus der Veröffentlichung »Reliability and main- 15 Fehler vor, es wird keines der Wörter ausge-

tenance of electronic exchanges« von W. T. Du er *- wertet,
doth und J. A. Lawrence in »Proceedings of the

IEE«, part B, suppl. 20, November 1960, S. 235 bis Ebenso ist es aus der französischen Patentschrift

242, ist es bekannt, daß es bei Schaltkreistechniken, 1314 696 bekannt, zur Erkennung einer fehlerhaften

in denen es wahrscheinlicher ist, daß ein O-Bit in ein ao Einheit jede Einheit mittels Paritätsprüfung zu über-

L-Bit verfälscht wird als umgekehrt, zweckmäßig ist, wachen und auch die Ausgänge der redundanten

beim Eintreten des oben geschilderten Falles von den Einrichtungen zu vergleichen.

obenerwähnten duplizierten Netzwerken dasj'enige In Gegensatz zu den beiden zuletzt genannten be-

zu sperren, das das L-Bit abgegeben hat. kannten Anordnungen wird also bei der Anordnung

Aufgabe der Erfindung ist eine Anordnung, die ge- 25 nach der Erfindung auch in obigem Fall b) eine Auseignet ist, die in der oben zitierten Veröffentlichung Wertung einer Ausgangsinformation ermöglicht,
gestellte Forderung in entsprechender Weise bei Der Vorteil der Anordnung nach vorliegender Eranderen Schaltkreistechniken zu erfüllen, bei denen findung gegenüber der in der eingangs zitierten Veres wahrscheinlicher ist, daß »1-Bit« in »O-Bit« ver- öffentlichung beschriebenen Anordnung wird darin fälscht werden, als umgekehrt. 30 gesehen, daß ohne weiteren Aufwand und Zeitver-

Die Anordnung nach der Erfindung ist dadurch lust allein mit der beschriebenen Vergleichsschaltung gekennzeichnet, daß in einer Vergleichsschaltung eine Auswertung der wahrscheinlich richtigen Ausmittels zweier paralleler UND-Schaltungen, denen die gangsinformation möglich ist.

Ausgangsinformation des einen Netzwerks direkt und Nähere Einzelheiten der Anordnung nach der Erdie Ausgangsinformation des anderen Netzwerks über 35 findung ergeben sich aus den Unteransprüchen. Auseinen Inverter zugeführt wird bzw. umgekehrt, die führungsbeispiele der Erfindung werden nachfolgend Ausgangsinformation mit der größeren Anzahl »1«- an Hand der Fig. 1 und 2 näher erläutert.
Bits ermittelt wird, und daß in diesem Fall über zwei F i g. 1 zeigt ein Ausführungsbeispiel einer vorgemit den Ausgängen der parallelen UND-Schaltungen schlagenen Anordnung zur Fehlererkennung;
verbundene, bistabile Kippschaltungen die Augangs- 40 F i g. 2 zeigt ein anderes Ausführungsbeispiel der infomation des Netzwerks mit der größeren Anzahl vorgeschlagenen Anordnung zur Fehlererkennung.
»!«-Bits in an sich bekannter Weise über weitere In F i g. 1 ist eine Anordnung zur Fehlererkennung Torschaltungen freigegeben und die Ausgangsinfor- gezeigt, in der eine Quelle W von binär codierter Inmation des anderen Netzwerks in an sich be- formation, die m Ausgänge hat, über die UND-kannter Weise über weitere Torschaltungen gesperrt 45 Schaltungen L1 bis Lm und L'l bis L'm ein erstes wird. bzw. zweites logisches Netzwerk 51 bzw. 52 speist.

In der Auswertung der übrigen, oben nicht beson- Diese Netzwerke sind identisch, haben m Eingänge ders aufgeführten Fälle stimmt die Anordnung nach und «Ausgänge und werden parallel betrieben. Die der Erfindung weitgehend mit bekannten Anord- «Ausgänge der Netzwerke 51 und 52 sind mit den nungen überein. So ist z. B. aus der Zeitschrift »IBM 50 η zugehörigen Eingängen der η Stufen der Ring-Technical Disclosure Bulletin«, Vol. 4, Nr. 5, Okto- Schieberegister Rl bzw. Rl verbunden. Jeder der ber 1961, S. 22 und 23, eine- Anordnung bekannt, « Ausgänge dieser η Stufen ist mit einem Eingang bei der zwei mit Paritätsprüfbif versehene Binär- der zugehörigen UND-Schaltungen Gl bis Gn bzw. Wörter auf Übereinstimmung verglichen werden. G'l bis G'n verbunden. Die Ausgänge dieser UND-Diese Anordnung läßt in den nachfolgend auf- 55 Schaltungen führen zu den zugehörigen Eingängen geführten Fällen a) bis e) die folgenden Schlüsse zu: der ODER-Schaltungen Vl bis Vn. Die «Ausgänge

·>„.,„.. , , „ . _Tr , . , dieser ODER-Schaltungen Vl bis Vn sind mit einer

a) Beide Paritaten und der stellenweise Vergleich Ausgangsschaltung (nicht dargestellt) verbunden,
stimmen: dann sind im gunstigsten Fall beide _{Die Einrichtung die die Prüfung} durchführt, ist an Worter richtig, es ist gleichgültig, welches Wort _{6o die Ausgänge der obigen} i_ogi_seheil Netzwerke 51 ausgewertet wird; _{und 52} angegossen _und {_{st aus drei} aufeinander-

b) beide Paritäten stimmen, aber der Vergleich folgenden Stufen aufgebaut, entsprechend ihrer Wirstimmt nicht, dann liegen im günstigsten Fall kungsweise und logischen Entscheidungsaufgabe,
zwei Fehler im gleichen Wort vor, man kann Die erste Stufe enthält die beiden obererwähnten aus dem Vergleich erkennen, welche Stellen 65 RingschieberegisterR1 und Rl, von denen jedes η falsch sind, kann aber nicht sagen, welches Wort parallele Eingänge, η parallele Ausgänge, einen richtig ist, es wird keines der Wörter ausge- Schiebeeingang si, s'l und einen Reihenausgangs 2, wertet; s'l hat.

Die erste Stufe enthält weiter η bekannte Vergleichsschaltungen A1 bis A n, die an die η zugehörigen Ausgänge der logischen Netzwerke 51 und 52 angeschlossen sind. Jede dieser Vergleichsschaltungen besitzt zwei parallele Zweige, der erste Zweig besteht aus einer UND-Schaltung p\ in Reihe mit einer Umkehrstufe il, und der zweite Zweig besteht aus einer UND-Schaltung ρ 2 in Reihe mit einer Umkehrstufe ζ 2. Die Ausgänge rl und rl der beiden Torschaltungen ρ 1 und ρ 2 stellen bei jeder Vergleichsschaltung die beiden Ausgangsorgane dieser Vergleichsschaltung dar. Die 2 η Ausgangsorgane der η Vergleichsschaltungen sind mit den Eingängen einer 2 «-fachen ODER-Schaltung Ml verbunden, deren Ausgang mit dem L-Eingang einer bistabilen Kippstufe Xl verbunden ist. Der O-Ausgang der letzteren bistabilen Kippstufe Xl ist einerseits mit einem Eingang der UND-Schaltung Gl bis Gn und G'l bis G'n und andererseits mit einem Eingang der UND-schaltung L1 bis Lm und L'l bis L'm verbunden.

Der L-Ausgang der bistabilen Kippstufe Xl ist mit dem L-Eingang einer weiteren bistabilen Kippstufe X'l verbunden, deren L-Ausgang mit einem Eingang einer UND-Schaltung P verbunden ist. Der andere Eingang dieser UND-Schaltung P ist mit einem Impulsgenerator PG verbunden.

Der Ausgang dieser UND-Schaltung P ist mit dem Eingang eines an sich bekannten, bis η zählenden Zählers C und mit einem Eingang einer UND-Schaltung P' verbunden, deren anderer Eingang mit dem Ausgang des Zählers C verbunden ist.

Der Ausgang der UND-Schaltung P' führt zu den Schiebeeingängen si, s'l der Register Rl bzw R2. Der Ausgang des Zählers C ist weiter über eine Umkehrstufe /3 einerseits mit dem O-Eingang der bistabilen Kippstufe X'l verbunden und andererseits über ein Verzögerungsglied D mit einem Eingang der UND-Schaltungen β 1, β 2, β 3, β 4 aus der zweiten Stufe, die im nachfolgenden beschrieben wird. Der Ausgang des Zählers C führt Signal, solange der Zähler bis zu η Impulse zählt, danach führt der Zähler kein Ausgangssignal.

Die zweite Stufe enthält eine Quersummen-Prüfschaltung, die eine erste bistabile Kippstufe Yl und eine zweite bistabile Kippstufe Γ 2 vergleicht, beide als modulo-2-Addierer eingerichtet, deren gemeinsamer Eingang an den Reihenausgängen s 2 und s'2 der Register Rl bzw. R2 aus obiger erster Stufe angeschlossen ist.

Die 0-Ausgänge der bistabilen Kippschaltungen Yl und Y 2 sind mit einem Eingang der UND-Schaltungen β 2 und β 3 verbunden, während die L-Aus-

Die folgende Tabelle zeigt diese Codierungen:

gänge dieser bistabilen Kippstufen Yl und Y 2 mit einem Eingang der UND-Schaltungen β 1 bzw. Q 4 verbunden sind. Die zweiten Eingänge der UND-Schaltungen β 1 bis β 4 sind über das Verzögerungsglied D und die Umkehrstufe j 3, wie oben bereits erwähnt, mit dem Ausgang des Zählers C verbunden. Die Ausgänge der Torschaltungen β 1 und β 3 sind mit den Eingängen einer UND-Schaltung β 5 verbunden, deren Ausgang zum L-Eingang einer bistabilen Kippstufe Y 3 führt. In gleicher Weise sind die Ausgänge der Tore β 2 und β 4 mit den Eingängen der UND-Schaltung β 6 verbunden, deren Ausgang zum L-Eingang einer bistabilen Kippstufe Y 4 führt. Die L-Ausgänge der bistabilen Kippstufen Γ 3 und Y 4 sind mit einem Eingang der ODER-Schaltung M 2 bzw. M 3 verbunden.

Die dritte Stufe besteht aus einer (n+l)-ten Vergleichsanordnung An+1 der oben beschriebenen Art, die an den Reihenausgängen s 2, s'2 der Ring-Schiebe- registerRl und R2 angeschlossen ist. Der Ausgang rl dieser Vergleichsanordnung ist mit dem L-Eingang einer bistabilen Kippstufe Zl und der Ausgang r2 mit dem L-Eingang einer weiteren bistabilen Kippstufe Z 2 verbunden.

Die L-Ausgänge der bistabilen Kippstufen Zl und Z 2 sind mit einem Eingang der UND-Schaltungen Fl bzw. F 2 verbunden, deren andere beide Eingänge mit den Ausgängen der Tore β 2 und β 3 verbunden sind. Die Ausgänge der UND-Schaltungen Fl und F 2 sind mit dem zweiten Eingang der obenerwähnten ODER-Schaltung M2 bzw. M3 verbunden.

Die Ausgänge der ODER-Schaltungen M 2 und M 3 führen einerseits zu den zugeordneten Eingängen einer ODER-Schaltung M 4, deren Ausgang mit dem O-Eingang der bistabilen Kippstufe Xl verbunden ist, und andererseits über die zugeordneten Umkehrstufen /4 und iS zu einem Eingang der obigen UND-Schaltungen Gl bis Gn und Ll bis Lm bzw. G'l bis G'n und L'l bis L'm.

Die Arbeitsweise wird anschließend beschrieben, im Zusammenhang mit einer Erklärung darüber, wie Fehler, die in einem logischen Netzwerk auftreten, die Arbeit eines solchen Netzwerkes stören können, unter der Annahme, daß immer nur ein einzelner Fehler zur gleichen Zeit auftritt.

Wegen der Verständlichkeit der Beschreibung sei angenommen, daß die logischen Netzwerke Sl, 52 Codewandler sind, die eine Codewandlung einer Dezimalziffer aus einem binären Eingangscode von vier Bit in einen (2 aus 5)-Aursgangscode durchführen, bei dem immer eine gerade Anzahl Ausgänge ein Signal führt.

xl	x2	x3	x4
0	0	0	0
L	0	0	0
0	L	0	0
L	L	0	0
0	0	L	0
L	0	L	0
0	L	L	0
L	L	L	0
0	0	0	L
L	0	0	L

yl	y2	y3	y4	ys
0	0	0	L	L
L	L	0	0	0
L	0	L	0	Q
0	L	L	0	0
L	0	0	L	0
0	L	0	L	0
0	0	L	L	0
L	0	0	0	L
0	L	0	0	L
0	0	L	Q	L

Unter Berücksichtigung der Vereinfachung, die sich aus den sechs unbenutzten Eingangscodewörtern ergeben, kann man die Ausgangsfunktionen folgendermaßen schreiben:

yl = xl x2~ x5 3ci + xT x2 3c3 + χΤΈΣ x3 + xl x2 x3 yl = xl x2 Έ5 x$ + xl x2 xS + xl χΊ x3 + xJ. x4 y3 = xT x2 + x2 xS + xl x4

+1x2x3 + x4

Jeder Ausdruck der obigen logischen Summen wird als Formant bezeichnet.

Jeder der obigen, an sich bekannten Codewandler 51, 52 besteht aus einem Decodierteil zur Bildung der Formanten und aus einem Codierteil zur Bildung der obigen logischen Summen.
, Der Decodierteil besteht aus vier bistabilen Eingangskippstufen zur Aufnahme der Dezimalzahlen in binärem Eingangscode von vier Bits. Die Aus- ao gänge dieser Kippstufen bilden die Eingänge einer Anzahl von UND-Schaltungen entsprechend der Anzahl der Formanten. Jeder der Ausgänge dieser UND-Schaltungen erzeugt einen Formanten, und deshalb wird im folgenden jeder dieser Ausgänge als as Ausgangsleitung eines Formanten bezeichnet.

Der Codierteil besteht aus fünf ODER-Schaltungen, die Ausgangsleitungen der Formanten bilden die Eingänge dieser ODER-Schaltungen. Jeder der Ausgänge dieser ODER-Schaltungen erzeugt eine logische Summe, und deshalb wird jeder dieser Ausgänge im folgenden als Ausgangsleitung des Codierteils bezeichnet. Diese Ausgangsleitungen bilden die Eingänge von fünf Ausgangskippstufen zur Erzeugung des (2 aus 5)-Ausgangscode.

Die Fehler, die in einem logischen Netzwerk vorkommen können, und die Auswirkung dieser Fehler auf die Funktion des Netzwerkes sind in der folgenden Liste aufgeführt. Dabei ist angenommen, daß eine Stelle des Netzwerkes sich im O-Zustand befindet, wenn sie auf Erdpotential liegt, und daß sie sich im L-Zustand befindet, wenn sie auf negativem Potential liegt.

1. Offene Diode im Codierteil des Netzwerkes.

. Wirkung: Die zugehörige Ausgangsleitung des Codierteils wird in den Fällen kein L-Signal führen, in denen der zugehörige Formant betroffen ist. Es wird also ein L-Bit im Ausgangscodewort fehlen.

50

2. Kurzgeschlossene Diode im Codierteil des Netzwerkes.

Wirkung: Der zugehörige Ausgang des Codierteils führt ständig negatives Potential, so daß ein zusätzlichen L-Bit im Ausgangscodewort erscheinen kann. Dieser fehlerhafte Zustand kann leicht an dem Erscheinen eines ständigen Signals an diesem Ausschluß erkannt werden oder durch die Tatsache, daß die bistabilen Eingangskippstufen nicht entsprechend der ihnen eingegebenen Informationen eingestellt werden können.

5. Leitung der Formantenschaltung ist unterbrochen.

Wirkung: In jedem Ausgangscodewort, das diesen Formanten enthält, werden eines oder mehrere L-Bits fehlen. Setzt man voraus, daß eine mehrfache Benutzung der Formanten ausgeschlossen ist, so wird höchstens ein L-Bit fehlen.

6. Offene Diode im Decodierteil des Netzwerkes. Wirkung: Der entsprechende Anschluß der Formantenschaltung wird in einigen Fällen fälschlich negatives Potential führen. Dies kann an einem Codierausgang ein zusätzliches L-Bit hervorrufen.

7. Kurzgeschlossene Diode im Decodierteil des

~ Netzwerkes.

Wirkung: Der entsprechende Anschluß des Formanten ist direkt mit dem Ausgang der zugehörigen Eingangskippstufe verbunden. Wenn der letzte Ausgang negatives Potential führt, dann können zusätzliche L-Signale an verschiedenen Ausgangsleitungen des Codierteils erzeugt werden. Tatsächlich wird ein Strom fließen zwischen dem signalfreien Ausgang jeder bistabilen Eingangskippstufe, die mit dem Anschluß des Formanten über eine Diode verbunden ist, und dem signalführenden Ausgang, der direkt mit dieser Anschlußleitung verbunden ist.

Wirkung: Wenn die zugehörige Schaltung des Formanten nicht von sich aus negatives Potential führt, so wird sie das negative Potential wegziehen, das von anderen Formanten an dem zugehörigen Cqdierausgang liegt. Folglich kann an diesem Ausgang kein L-Signal erscheinen, so daß im Ausgangscodewort wieder ein L-Bit fehlt.

3. Leitung in der Schaltung eines Formanten hat Erdschluß.

Wirkung: Der Ausgang dieses Formanten kann kein negatives Potential haben, so daß bei allen Ausgangscodewörtern, die diesen Formanten enthalten, ein L-Bit im Ausgangswort fehlt.

4. Leitung der Formantenschaltung hat Kurzschluß zum Batteriepotential.

Entsprechend dem Potentialabfall, der durch diesen Strom an den signalfreien Ausgängen entsteht, können die letzteren auf negatives Potential gelangen. Dadurch können die Anschlußleitungen der Formanten, die mit diesen signalführenden Ausgängen dieser bistabilen Eingangskippstufen verbunden sind, ebenfalls negatives Potential erhalten. Es soll erwähnt werden, daß die Umschaltung der Ausgänge der zuletzt erwähnten bistabilen Kippstufen diese Kippstufen in einen Zustand bringen kann, in dem sie ständig bleiben. Dieser letzte Fehlerzustand entspricht dem unter Punkt 4 erwähnten

65 Fehlerzustand.

Schließt man die mehrfache Benutzung von Formanten aus, so geht aus dem Vorgenannten klar hervor, daß alle Fehler ein unterdrücktes oder ein hinzu-

gefügtes L-Signal am Ausgang des Netzwerkes zur stufe Xl negiert die Torschaltungen Ll bis Lm, Gl Folge haben werden. Ausgenommen bleibt der Fall 7, bis Gn und L'l bis L'm, G'l bis G'n. So bleibt einerwo mehr als ein zusätzliches L-Bit erzeugt werden seits die Informationsquelle W ausgeschaltet, wenn kann. die Torschaltungen Ll bis Lm und Vl bis L'm kein

Daher ermöglicht die Addition eines Quersummen- 5 Signal führen, und andererseits bleibt die unterbits zu jeder Ausgangsinformation die Entdeckung schiedliche Ausgangsinformation der Netzwerke 51, aller Fehler, durch die der Ausgangsinformation 52 in den Registern Rl, R1 erhalten, wenn die Toreines Netzwerkes eine ungerade Zahl von L-Bits hin- schaltungen Gl bis Gn und G'l bis G'n kein Signal zugefügt oder ein L-Bit unterschlagen wird. Sie er- führen.

laubt eine Quersummenprüfung zur Erkennung der io Ein Signal am L-Ausgang obiger bistabiler Kippgefälschten Ausgangsinformationen und somit des stufe Xl wirft die bistabile Kippstufe X'l in ihre fehlerhaften Netzwerkes. L-Lage um. Der L-Ausgang der bistabilen Kippstufe

Falls ein Fehler eine gerade Anzahl zusätzlicher X'l gibt ihr Signal zu einem Eingang der UND-L-Bits in der Ausgangsinformation erzeugt, kann die Schaltung P, so daß der Impulsgenerator PG über die Erkennung des fehlerhaften Netzwerkes durch die 15 Torschaltungen P und P' Schiebeimpulse zu den Ermittlung der Ausgangsinformation mit der größe- Schiebeeingängen j 1, si der Ring-Schieberegister R1 ren Anzahl von L-Bits erfolgen. bzw. Rl geben kann. Die herausgeschobene Infor-

Diese Ermittlung kann auf einfache Art mit einer mation, die an den Reihenausgängen s 1, s' 1 erscheint, oder mehreren an sich bekannten Vergleichsschal- wird den modulo-2-Zählern Yl, Yl zugeführt, die tungen mit zwei Ausgängen durchgeführt werden, je so jedesmal weitergeschaltet werden, wenn die Informanachdem, ob die Ausgangsinformationen in Reihe tion ein L-Bit enthält. Mit anderen Worten speichern oder parallel abgegeben wird. diese Zähler modulo-2 die in der Information entWenn man aber annimmt, daß die Ausgangsinfor- haltene Anzahl von L-Bits. Die Torschaltung P' ist mation in Reihe abgegeben wird, daß eine Quer- gesperrt, nachdem der Zähler Cn Impulse abgeliesummenprüfung und ein Vergleich der doppelten 25 fert hat, weil der Ausgang des Zählers C danach ge-Ausgangsinformation durchgeführt wird und daß sperrt ist, wie oben erwähnt ist. Über die Umkehrferner eine gefälschte Ausgangsinformation eine stufe i3 schaltet dieser gesperrte Ausgang des Zähgerade Anzahl zusätzlicher L-Bits enthält, dann er- lers C die bistabile Kippstufe X'l in ihren O-Zustand laubt eine Quersummenprüfung noch nicht die Er- zurück, wodurch die Torschaltung P gesperrt ist. mittlung der gefälschten Ausgangsinformation. Die 30 Nach einem Zeitintervall, eingefügt durch das Verdoppelte Ausgangsinformation, die den beiden Ein- zögerungsglied D, sprechen die zweiten Eingänge der gangen obiger Vergleichsschaltung zugeführt wird, UND-Schaltungen Q1 bis Q 4 an.
wird jedoch so oft ein Signal an einem Ausgang Die Quersummenprüfung wird durchgeführt, nach

dieser Vergleichsschaltung erzeugen, wie zusätzliche dem das letzte Bit der in den Registern Rl, Rl ge-L-Bits vorhanden sind. Wenn jeder der beiden Aus- 35 speicherten Information den modulo-2-Zählern Yl gänge dieser Vergleichsschaltung mit einer zugeord- bzw. Yl übermittelt wurde. Die Verbindung der neten bistabilen Kippstufe verbunden ist und die Ausgänge der Torschaltungen Ql bis β 4 entspricht doppelte Ausgangsinformation der Eingänge der Ver- der Annahme, daß die geradzahlige Quersumme die gleichsschaltung zugeführt wird, dann zeigt die Stel- richtige Quersumme der Ausgangsinformation der lung obiger bistabiler Kippstufen die Ausgangsinfor- 40 Netzwerke 51 und 5 % ist. Darum bedeutet das gleichmation mit der größeren Anzahl von L-Bits an und zeitige Ansprechen der Ausgänge der UND-Schaldamit auch das fehlerhafte Netzwerk. tungen β 2 und β 3, daß die obigen Ausgangsinfor-

Die Funktion der Fehlererkennungsanordnung mationen beide die richtige Quersumme haben, nach F i g. 1 wird im folgenden beschrieben: Dieser Fall wird weiter beschrieben. Das gleichzeitige

Die zu schützende Information wird von der Infor- 45 Ansprechen der Ausgänge der UND-Schaltungen ßl mationsquelle W über die Torschaltungen Ll bis Lm und β 4 bedeutet, daß beide Ausgangsinformationen bzw. L'l bis L'm zu den Codewandlern 51, 52 über- die falsche Quersumme haben. Der letztere Fall führt tragen. Die dort umgewandelte Information wird in zum Ansprechen des Ausgangs der UND-Schaltung paralleler Form den η parallelen Eingängen der β 7, worauf es Hauptalarm gibt.
Ring-Schieberegister R1 bzw. Rl zugeführt. Nach- 5° Ein Signal am Ausgang der UND-Schaltung β5 dem sie hier eingespeichert ist, wird sie über die oder β 6 entspricht einer falschen Quersumme der UND-Schaltungen Gl bis Gn, G'l bis G'n und die Ausgangsinformation eines der Netzwerke 51 oder ODER-Schaltungen Vl bis Vn zu einer nicht dar- 52, also einem Fehler in 51 oder 52. Es wird nun gestellten Ausgangsschaltung weitergeleitet. angenommen, daß der Ausgang der UND-Schaltung

Bei normaler Funktion, also wenn kein Fehler ent- 55 QS anspricht. Dieser signalführende Ausgang bringt deckt wird, werden die Register Rl, Rl durch nicht die bistabile Kippstufe Y3 in ihren L-Zustand, und dargestellte Mittel zyklisch wieder gelöscht, und dadurch spricht der L-Ausgang dieser Kippstufe an. zwar mit der Frequenz, mit der die Informations- Dieser signalführende L-Ausgang bringt über die quelle W die Information eingibt. ODER-Schaltungen Ml und M 4 die bistabile Kipp-

DienVergleichsschaltungen^lbis^n, die an den 60 stufe Zl in ihren O-Zustand zurück, wodurch die entsprechenden Ausgängen der Netzwerke 51 und 5 2 entsprechenden Eingänge der UND-Schaltung Ll angeschlossen sind, vergleichen die Ausgangsinfor- bis Lm, L'l bis L'm, Gl bis Gn und G'l bis G'n ein mation dieser Netzwerke Bit für Bit. Signal erhalten. Der signalführende L-Ausgang der

Sobald ein Unterschied zwischen diesen beiden bistabilen Kippstufe Y 3 macht über die ODER-Informationen auftritt, wird der Ausgang der ODER- 65 Schaltung Ml und die Umkehrstufe /4 die entschaltungMl angeregt, durch den die bistabile Kipp- sprechenden Eingänge der UND-Schaltungen Ll bis stufe Zl in ihren L-Zustand gebracht wird. Lm und Gl bis Gn signalfrei, dadurch sind diese

Der singalfreie O-Ausgang dieser bistabilen Kipp- UND-Schaltungen gesperrt. Dementsprechend wird

909 516/Π40

9 10

das fehlerhafte Netzwerk 51 ausgeschaltet, während den Ausgängen der obigen logischen Netzwerke andas fehlerfreie Netzwerk 5 2 angeschaltet ist. geschlossen und besteht aus zwei Stufen, entWenn man nun annimmt, daß durch die Ver- sprechend ihrer logischen Entscheidungsaufgabe, gleichsschaltung ein Unterschied erkannt wurde und Die erste Stufe enthält zwei Quersummen Prüf-

daß die Quersummen-Prüfschaltung anzeigt, daß die 5 schaltungen PCI, PC 2 von bekanntem Aufbau, die Ausgangsinformationen von beiden Netzwerken die die Quersummenprüfung der Ausgangsinformationen richtigen Quersummen haben, so daß die Ausgänge der Netzwerke 51 bzw. S 2 parallel durchführen, beider UND-Schaltungen Q 2 und Q 3 ein Signal Jede dieser Quersummen-Prüf schaltungen hat η Einführen, dann hat z.B. die Ausgangsinformation des gänge, die an die η Ausgänge des entsprechenden Netzwerkes 51 eine gerade Anzahl zusätzlicher io logischen Netzwerkes 51, S 2 angeschlossen sind, L-Bits. Die Erkennung des fehlerhaften Netzwerkes, und einen einzelnen Ausgang kl, k2, der mit einem 51 im vorliegenden Fall, wird durch die beschriebene Eingang einer Vergleichsschaltung A n+1 der vorher dritte Stufe durchgeführt. beschriebenen Art verbunden ist. Es wird angenom-

Wie bereits oben beschrieben, wird die unter- men, daß bei richtiger Quersumme die Ausgänge &1, schiedliche Ausgangsiriformation der Netzwerke 51 15 -kl der Schaltungen PCI und PC2 ein Signal führen, und 52, die in den RegisternRl bzw. R2 gespeichert Die beiden Ausgänge rl und r2 der Vergleichsschalist, in Reihe gleichzeitig an die beiden oben er- tangAn+l sind mit dem L-Eingang der bistabilen wähnten madulo-2-Zähler Yl, YI weitergegeben. Kippstufe Yl bzw. Y 2 verbunden, deren L-Ausgang Diese Information wird ebenfalls an die Vergleichs- mit einem Eingang der ODER-Schaltung M 2 bzw. schaltung An+1 gegeben. Wenn die Ausgangsinfor- 20 M 3 verbunden ist. Die Ausgänge dieser ODER-mation des Netzwerkes 51 die zusätzlichen L-Bits Schaltungen M 2 und M 3 sind über die Umkehrstufe enthält, dann ist es selbstverständlich, daß der Aus- i3 und i4 mit den anderen Eingängen der UND-gangrl der UND-Schaltung ρ 1 der Vergleichsschal- Schaltungen Ll bis Lm, Gl bis Gn bzw. L'l bis tung.i4rc+l jedesmal ein Signal führt, wenn ein hin- L'm, G'l bis G'n verbunden, zugefügtes L-Bit am Eingang der UND-Schaltung ρ 1 25 Die zweite Stufe enthält η bekannte Vergleichserscheint, während der Ausgang r2 der UND-Schal- schaltungen A1 bis An, die an den entsprechenden rung ρ 2 kein Signal führt. . Ausgängen der Netzwerke 51 und 52 angeschlossen

Der signalführende Ausgang rl der UND-Schal- sind. Die «Ausgänge rl dieser Vergleichsschaltungen rung ρ 1 kippt daher die bistabile Kippstufe Zl in führen zu den entsprechenden η Eingängen einer ihren L-Zustand und bringt somit den entsprechen- 30 ODER-Schaltung Ml, während ihre η Ausgänger 2 den Eingang der UND-Schaltung Fl zum An- zu den entsprechenden η Eingängen einer anderen sprechen. Die anderen beiden Eingänge dieser UND- ODER-Schaltung M'l führen. Die Ausgänge dieser Schaltung, die mit den Ausgängen der UND-Schal- ODER-Schaltungen Ml und M'l sind mit dem tungen Q 2 und Q3 verbunden sind, haben ein Si- L-Eingang der bistabilen Kippstufe Zl bzw. Z2 vergnal, weil die betrachtete Ausgangsinformation die 35 bunden, deren L-Ausgänge mit einem Eingang der richtige Quersumme hat. Somit führt der Ausgang UND-Schaltung Fl bzw. F 2 verbunden ist. Die der UND-Schaltung Fl ein Signal. Es ist selbstver- anderen beiden Eingänge jeder dieser UND-Schalständlich, daß der Ausgang der anderen UND-Schal- tungen Fl, F2 sind mit den Ausgängen kl und k2 rung F 2 ebenso wie ihr Eingang kein Signal führt, der Quersummen-Prüf schaltungen PCI und PC 2 entsprechend der Tatsache, daß der L-Ausgang der 40 verbunden, während die Ausgänge dieser UND-bistabilen Kippstufe Z2 signalfrei ist. Schaltungen Fl und F 2 mit dem zweiten Eingang

Der signalführende Ausgang der UND-Schaltung der ODER-Schaltung M 2 bzw. M 3 verbunden ist. Fl bringt einerseits über die ODER-Schaltungen M 2 Die Arbeitsweise stimmt fast mit derjenigen des

und M4 die bistabile Kippstufe Xl in ihren 0-Zu- vorigen Ausführungsbeispiels überein, die geringstand und sperrt andererseits über die ODER-Schal- 45 fügigen Abweichungen ergeben sich aus der vollstäntungM2 und die Umkehrstufe ζ 4 die UND-Schal- dig parallelen Arbeitsweise dieser Anordnung. Es ist tungenLl bis Lm und Gl bis Gn. Somit ist das selbstverständlich, daß durch diese parallele Arbeits-Netzwerk 51 ausgeschaltet, während das Netzwerk weise die Zeit zur Erkennung des fehlerhaften Netz-52 eingeschaltet ist. werkes sehr kurz ist. Die von den Verzögerungs-

In Fi g. 2 ist ein anderes Ausführungsbeispiel dieser 50 gliedern D1 und D 2 verursachte kleine Verzögerung Anordnung zur Fehlererkennung gezeigt, diese Aus- entspricht der von der ersten und zweiten Stufe führung kann vollständig nach einem Parallelver- zur Durchführung der Fehlererkennung benötigten fahren arbeiten. Zeit.

Wie früher speist eine Quelle W digitaler Infor- Die erste Stufe ermittelt das fehlerhafte Netzwerk

mation über die UND-Schaltungen Ll bis Lm und 55 in allen Fällen, in denen der Fehler in der Ausgangs-L'l bis L'm die identischen und parallel arbeitenden information des Netzwerkes ein L-Bit unterdrückt, logischen Netzwerke 51 bzw. 52. ein L-Bit hinzufügt oder eine ungerade Anzahl von

Die η Ausgänge der Netzwerke 51 und 52 sind mit L-Bits hinzufügt. In diesen Fällen wird entweder der den η entsprechenden Eingängen der Verzögerungs- Ausgang rl oder der Ausgang r2 der Vergleichsglieder D1 bzw. D 2 verbunden, deren Ausgänge mit 60 schaltung A n+1 ein Signal führen. Somit wird sich einem Eingang einer entsprechenden UND-Schal- entweder die bistabile Kippstufe Yl oder Y 2 in tung Gl bis Gn bzw. G'l bis G'n verbunden sind. ihrem L-Zustand befinden, wodurch die UND-Schal-Die entsprechenden Ausgänge dieser UND-Schal- tungen Gl bis G n, Ll bis Lm oder G'l bis G'n, L'l tungen sind mit den zugeordneten Eingängen der bis L'm gesperrt sind.

Oder-Schaltungen Vl bis Vn verbunden, deren 6s In den Fällen, in denen ein Fehler eine gerade An- n Ausgänge zu einer Ausgangsschaltung (nicht darge- zahl zusätzlicher L-Bits in der Ausgangsinformation stellt) führen. erzeugt, wird keiner der obigen Ausgänge rl, r2 ein

Die Einrichtung, die die Prüfung durchführt, ist an Signal führen, so daß durch die erste Stufe das fehler-

hafte Netzwerk nicht ermittelt wird. Hierzu wird die zweite Stufe benötigt.

Es sei angenommen, ein Fehler verursache zwei zusätzliche L-Bits in der Ausgangsinformation von 51. Dadurch führen die Ausgänge rl der zugehöri- S gen zwei Vergleichsschaltungen ein Signal, so daß ebenfalls der Ausgang der ODER-Schaltung Ml ein Signal führt. Dieser Ausgang bringt die bistabile Kippstufe Zl in ihren L-Zustand. Hierdurch spricht der L-Ausgang der bistabilen Kippstufe Zl an, so daß auch der Ausgang der UND-Schaltung Fl ein Signal führt. Über die ODER-Schaltung Ml und die Umkehrstufe i3 werden die entsprechenden Eingänge der UND-Schaltungen Ll bis Lm und Gl bis Gn signalfrei und schalten so das fehlerhafte Netzwerk Sl aus.

Obwohl die Prinzipien der Erfindung oben im Zusammenhang mit einer besonderen Anordnung beschrieben wurden, so soll diese Beschreibung selbstverständlich nur als Beispiel dienen und keine Be- ao grenzung des Erfindungsumfanges darstellen.

Claims

Patentansprüche:

1. Schaltungsanordnung zur Auswahl des wahrscheinlich richtigen Informationswortes bei einer Schaltungsanordnung zur Fehlererkennung in duplizierten Netzwerken zur doppelten Verarbeitung der gleichen Information, bei denen ein fehlerhaftes Netzwerk durch bitweisen Vergleich der Ausgangsinformationen beider Netzwerke und durch Paritätsprüfung der Ausgangsinformation jedes Netzwerkes ermittelt wird, für den Fall, daß beide Ergebnisse der Paritätsprüfung stimmen, aber der bitweise Vergleich einen Unterschied der beiden Informationsworte anzeigt, bei Schaltkreistechniken, in denen die Vertauschungswahrscheinlichkeiten der Binärzeichen unterschiedlich sind, dadurch gekennzeichnet, daß bei Schaltkreistechniken, in denen es wahrscheinlicher ist, daß »1«-Bits in »O«-Bits verfälscht werden als umgekehrt, in einer Vergleichsschaltung (A η+1) mittels zweier paralleler UND-Schaltungen (Pl, Pl), denen die Ausgangsinformation des einen Netzwerkes (52) direkt und die Ausgangsinformation des anderen Netzwerkes (51) über einen Inverter (/1) zugeführt wird bzw. umgekehrt, die Ausgangsinformation mit der größeren Anzahl »1«-Bits ermittelt wird, und daß in diesem Fall über zwei mit den Ausgängen der parallelen UND-Schaltungen verbundene, bistabile Kippschaltungen (Zl, Z2 in Fig. 1; Yl, Y2 in Fig. 2) die Ausgangsinformation des Netzwerkes (z.B. 51) mit der größeren Anzahl »!«-Bits in an sich bekannter Weise über weitere Torschaltungen (z. B. Fl, Ml, ζ4) freigegeben und die Ausgangsinformation des anderen Netzwerkes (z. B. 52) in an sich bekannter Weise über weitere Torschaltungen (z.B. Fl, M3, iS) gesperrt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die an sich bekannten Vergleichsmittel (A 1 bis A ri) und Quersummenprüfmittel (Yl, Yl) und die Vergleichsschaltung (An+1) zur Ermittlung der Ausgangsinformation mit der größeren Anzahl »1«-Bits in einer dreistufigen Schaltung angeordnet sind, daß die erste Stufe weitere Speichermittel (Rl, Rl) zur Speicherung der vollständigen Ausgangsinformationen des genannten ersten und zweiten Netzwerkes (51, 52) enhält, daß die Vergleichsmittel (A 1 bis A η +1) auf einen Unterschied in der verglichenen Ausgangsinformation der logischen Netzwerke ansprechen und einerseits veranlassen, daß die Eingabe von der digitalen Informationsquelle (W) ausgeschaltet wird, sobald die vollständige Ausgangsinformation aus jedem der logischen Netzwerke in die genannten Speichermittel (Rl, Rl) eingespeichert wurde, und die andererseits die Reihenübertragung der vollständigen Ausgangsinformation aus den Speichermitteln (Rl, R1) in die zweite und dritte Stufe veranlassen.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Netzwerke (51, 52) je «Ausgänge haben, an denen die genannte Ausgangsinformation der parallel arbeitenden Netzwerke abgegeben wird, daß Vergleichsmittel (A 1 bis A ri) in der ersten Stufe enthalten sind, bestehend aus η ersten Vergleichsschaltungen, die an den η entsprechenden Ausgängen des ersten und zweiten logischen Netzwerkes angeschlossen sind und deren 2 η Ausgänge über eine ODER-Schaltung (Ml) mit dem L-Eingang einer ersten bistabilen Kippschaltung (Zl) verbunden sind, deren O-Ausgang es ermöglicht, die Eingabe von der digitalen Informationsquelle (W) abzuschalten, daß ferner die erwähnten Speichermittel aus einem ersten und einem zweiten Ringschieberegister (Rl, Rl) bestehen, von denen jedes η mit den η-Ausgängen des ersten bzw. zweiten logischen Netzwerkes (51, 52) verbundene, parallele Eingänge, η paralle Ausgänge und einen Reihenausgang (52, 52') hat, und daß mit den Ringschieberegistern (Rl, Rl) ein Impulserzeuger (PG) und ein Impulszähler (C) verbunden sind, die dafür sorgen, daß an den genannten Reihenausgängen (52,52') nacheinander genau einmal der vollständige Inhalt der Ringschieberegister zu den Eingängen der zweiten und dritten Stufe gegeben wird.

Hierzu 1 Blatt Zeichnungen