DE2147565A1

DE2147565A1 - Telegrafiezeichensynchronisiereinrichtung

Info

Publication number: DE2147565A1
Application number: DE2147565A
Authority: DE
Inventors: Werner Paetsch
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-09-23
Filing date: 1971-09-23
Publication date: 1973-03-29
Also published as: NL7212874A; SE378729B; IT967737B; DE2147565C3; BE789177A; JPS5610821B2; GB1360148A; FR2153436A1; JPS4841607A; CH561491A5; FR2153436B1; LU66127A1; DE2147565B2; US3819858A

Description

Telegrafiezeichensynchronisiereinrichtung

Die Erfindung besieht sich auf eine Telegrafieseichensvn·- chronisiereinriehtung, der Daten in Form einer Folge von Bits zugeführt werden, wobei den Zeichen spezielle Korabinationen dieser Bits als Codewörter zugeordnet sind, wobei eine Code-Prüfeinrichtung vorgesehen ist, die prüft* ob Gruppen aufeinanderfolgender Bits Codewörter sind und; wobei eine Empfangseinrichtung derart gesteuert wird, daß empfangsseitig Codewörter ausgewertet werden. Als Zeichen können beispielsweise Buchstaben und Ziffern vorgesehen sein, denen die Codewörter zugeordnet sind. Die beiden Binärwerte der Bits-werden im folgenden als O-Wert bzw, 1-Wert bezeichnet.

Bei einem bekannten Telegrafiesystem wird mittels einer Code-Prüfeinrichtung außer der Empfangseinrichtung auch ein Umpoler gesteuert, der periodisch in vorgegebenen Abständen die Polarität einer Gruppe von Bits umkehrt. Durch diese Maßnahme wird die Polatität der sendeseitig umgekehrten Codewörter auch empfangsseitig umgekehrt. Der empfangsseitig vorgesehene Umpoler muß daher in Phase mit der sendeseitig vorgenommenen Umpolung gesteuert werden.

Bei bekannten synchronen lelegrafiesystemeri wird mittels einer Code-Prüfeinrichtung zunächst eine erste Gruppe aufeinanderfolgender Bits, beispielsweise der aufeinanderfolgenden Bits 1 bis 7 geprüft, und es wird festgestellt, ob diese Gruppe ein Codewort ist. Bei einem Code, der beispielsweise allen Zeichen eine Kombination von ,je drei 1-Werten und je vier O-Werten zuordnet, wird mittels einer derartigen Code-Prüfeinrichtung.überprüft, ob die

VPA 9/411/137ü Wdb/Lk

309813/0888

_ 2 — ORIGINAL INSPECTED

einzelnen Gruppen aus genau drei T-Werten und vier ö>Werten gebildet werden, und in Abhängigkeit vom Prüfungsergebnis wird ein Fehlersignal ausgegeben. Fach Prüfung der ersten sieben Bits (beispielsweise der Bits 1 bis 7) wird die Prüfung,der nächsten sieben Bits (der Bits 8 bis 14) vorgenommen. Das Prüfungsergebnis liegt somit erst nach Empfang jeder Gruppe vor, und es muß der Empfang einer weiteren Kombination von Bits (entsprechend einem der Zeichen) abgewartet werden, bis erneut eine Maßnahme zur erripfangsseitigen Phasenverschiebung durchgeführt werden kann. Eine derartige Einphasuiig hat den Nachteil, daß relativ viel Zeit verloren geht, die besser zur Übertragung der Daten verwendet werden könnte.

Die Erfindung bezweckt eine Telegrafiezeichensynchronisiereinrichtung anzugeben, die den Hachteil der bekannten Einrichtung vermeidet.,

Erfindungsgemäß prüft die Code-Prüfeinrichtung G-ruppen, deren einzelne Bits mindestens auch zu einer vorhergehenden Gruppe, und/oder mindestens auch zu einer nachfolgenden Gruppe von Bits gehören. Auf diese Weise werden die Gruppen der Sits in überlappender V/eise geprüft, wobei die empfangsseitige Einphasung in wesentlich kürzerer Zeit als unter Verwendung der bekannten Telegrafiezeichensynchronisiereinrichtung möglich ist.

Um möglichst viele Prüfsignale zur Verfügung zu haben, ist es zweckmäßig, daß die Code-Prüfeinrichtung Gruppen prüft, deren Bits - mit Ausnahme des ersten Bits - auch zur nachfolgenden Gruppe gehören und deren Bits - mit Ausnahme des letzten Bits - auch zur vorangehenden Gruppe gehören. Auf diese Weise ergibt sich zu jedem empfangenen Bit genau ein Prüfsignal, mittels dessen eine beschleunigte Einphasung möglich ist.

VPA 9/411/1370 - 3 -

309813/0588

Es ist zweckmäßig, die Gruppe.der Bits in überlappender Weise nur so lange zu prüfen, bis ein Codewort gefunden ist. Zur Durchführung dieser Maßnahme ist ein Frequenzteiler vorgesehen, der je einen Ausgangsimpuls abgibt, ^enn ebenso viele Eingangsimpulse zugeführt werden, wie ein Codewort Bits enthält. Die Eingangsimpulse werden diesem Frequenzteiler über einen ersten Eingang eines UND-Gatters zugeführt werden, das mittels der Ausgangsimpulse der C ο de-Prüf einrichtung gesteuert wird. Dabei ist ein weiteres UND-Gatter vorgesehen, dessen Eingang an die- Code-Prüf einrichtung und an deii Ausgang des Frequenzteilers angeschlossen ist und dessen Ausgang über " ein NICHT-Element und den zweiten Eingang des UND-Gatters angeschlossen ist.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung besteht die Code-Prüfeinrichtung aus einem Zähler, der ein erstes Signal (0-Signal) abgibt, wenn er eine vorgegebene Zahl - die gleich der Anzahl einer der "beiden Arten von Binärwerten der Codewörter ist - zählt und der ein zweites Signal (1-Signal) abgibt, wenn sein Zählerstand von der vorgegebenen Zahl abweicht. Dabei ist ein Schieberegister vorgesehen, das die Gruppen der Bits speichert, wobei nach Empfang eines vorangehenden Bits der Nachricht bis zum Empfang des nachfolgenden Bits dieser Nachricht die im Schieberegister gespeicherten Bits über einen Rückkopplungsweg seriell aus dem Schieberegister ausgegeben und dem Eingang dieses Schieberegisters zugeführt werden und wobei dem Eingang des Zählers einerseits alle Bits mit Ausnahme des vorangehenden Bits der Nachricht und andererseits das nachfolgende Bit der Nachricht zugeführt werden.

Weitere ^Einzelheiten der Erfindung sind den Unteransprüchen zu entnehmen.

VPA 9/411/1370 - 4 -

309813/0688

⁴ 2U7565

Im folgenden werden Ausführungstieispiele der Erfindung anhand der Figuren 1 bis 4 "beschrieben, wobei in mehreren Figuren dargestellte gleiche Bauteile und Signale mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigen: ■

Fig. 1 eine Z ei chensynchroxii si er einrichtung in prinzipieller Darstellung,

Fig. 2 Impulsdiagramme, anhand derer die Wirkungsweise der Schaltungsanordnung nach Figur 1 erläutert wird,

Fig. 3 ein Allsführungsbeispiel der in'Figur 1 dargestellten Code-Prüfeinrichtung und · -.

Fig. 4 Impulediagramme, anhand derer die Wirkungsweise der Code-Prüfeinrichtung nach Figur 3 erläutert wird..

Die in Figur 1 dargestellte Synchronisiereinrichtung besteht aus den Frequenzteilern 2 und 3, dem UND-G-atter 4, dem NTCHT-Gatter 5, dem UND-Gatter 6, ferner der Code-Prüfeinrichtung 7, dem Schieberegister 8 Und dem Umpoler 9· ·

Über den Schaltungspunkt 11 wird eine Nachricht Na zugeführt, die aus einer Folge von Biriärwerten 0 und 1 besteht, wie sie beispielsweise in Figur 2 dargestellt ist. Jeweils sieben aufeinander folgende Binärwerte (Bits) sind einem Zeichen, beispielsweise einem Buchstaben des. Alphabetes oder einr Ziffer zugeordnet.

Diese Nachricht Na wird dem Umpoler -9 zugeführt, der jeweils die Polarität von sieben aufeinander folgenden Bits umkehrt und die Polarität der folgenden einundzwanzig Bits nicht umkehrt. Im vorliegenden Fall wird· angenommen, daß die Polarität der ersten sieben Bits A,

VPA 9/411/1370 ^s . _ 5 _

300813/0588

B, C, D, E, .Ff G umgekehrt wird, wogegen die Polarität der folgenden Bits H, I, J, K, L, M, N, Q nicht geändert wird. Auf diese V/eise ergibt sich die Nachricht Nb.

Die Nachricht Nb wird dem Schieberegister 8 zugeführt. Das Schieberegister 8 besitzt sieben Binärstufen 8a, 8b, 8c, 8e, 8f, 8d und 8g, die jeweils ein Bit speichern. Die Nachricht Nb wird somit der Stufe 8g zugeführt, und unter Verwendung der Schiebeimpulse Pq werden die einzelnen Bits jeweils um eine Stufe weitergeschoben. Es sind somit genau sieben Stufen 8a bis 8g vorgesehen, entsprechend den sieben Bits, die einem Zeichen zugeordnet sind. Die in Figur 1 dargestellte Zeichensynchronisier einrichtung hat die Aufgabe, die Empfangseinrichtung (nicht dargestellt) derart zu takten, daß jeweils nur solche sieben aufeinander folgende Bits ausgewertet werden, die ein Codewort bilden. Außerdem hat die in Figur 1 dargestellte Zeichensynchronisiereinrichtung die Aufgabe, den Umpoler 9 derart zu takten," daß jeweils nur die Polarität aufeinander folgender Bits umgekehrt wird, die ein Codewort bilden*

Die Stufen 8a bis 8g des Schieberegisters 8 sind über die Eingänge a, b, c, d, e, f und g mit der Code-Prüfeinrichtung 7 verbunden, die feststellt, ob die im Schieberegister 8 gespeicherten Bits zu einem Zeichen gehören oder nicht. Wenn beispielsweise .der Code derart' aufgebaut ist, daß ein Codewort (entsprechend einem Zeichen) aus drei 1-Werten und vier O-Werten bestehen muß, dann gibt die Code-Prüfeinrichtung 7 über den Ausgang 7h ein ■ O-Signal bzw. ein 1-Signal ab, wenn die im Schieberegister 8 gespeicherten Binärwerte aus drei 1-Werten und vier 0-Y/erten bestehen bzw. nicht bestehen.

Der Frequenzteiler 2 hat ein Teilungsverhältnis von 7:1 VPA 9/411/1570 - 6 -

30 9 813/0588

und-gibt über den Ausgang 2h immer dann einen Impuls ab, wenn dem Eingang 2a sieben Impulse zugeführt wurden. Der Frequenzteiler 3 hat ein Teilungsverhältnis von 4:1 und gibt über seinen Ausgang 3h einen Impuls ab_f wenn dem Eingang 3a vier Impulse zugeführt wurden.

Die über'den Schaltungspunkt 12 bzw. 13 zugeführten Taktimpulse PO bzw. P1 haben die gleiche Impulsfolgefrequenz und sind in Figur 2 dargestellt. Jeder dieser Taktimpulse ist genau einem Bit der Nachrichten ITa und Ub zugeordnet. Die Taktimpulse P1 sind geringfügig verzögert gegenüber den Taktimpulsen PO.

^ Im folgenden wird die Y/irkungsweise der Schaltungsanord- W nung nach Figur 1 anhand der Impulsdiagramme nach Figur 2 erläutert. Es wird angenommen, daß im .Zeitpunkt t6 vom Alisgang 7h ein O-Signal abgegeben wird, welches bedeutet, daß die Code-Prüfeinrichtung 7 keinen Fehler festgestellt hat und die im Schieberegister 8 gespeicherten Bits zu einem Codewort (Zeichen) gehören. Unter dieser Voraussetzung wird vom Ausgang 6h ein O-Signal, vom Ausgang 5h ein 1-Signal und vom Ausgang 4h ebenfalls ein 1-Signal an den Frequenzteiler 2 abgegeben.-Y/enn sieben derartige Impulse dem Eingang 2a zugeführt werden, dann wird über den Ausgang 2h ein Ausgangsimpuls abgegeben. Zwecks vereinfachter Darstellung wird angenommen, daß zum Zeitpunkt ψ t7 vom Ausgang 4h der siebente Impuls abgegeben wird, so daß ab diesem Zeitpunkt t'7 vom Ausgang 2h ein Ausgangsimpuls abgegeben wird. Dieser Ausgangsimpuls vom Ausgang 2h bewirkt keine Änderung des über den Ausgang 5h abgegebenen Signals, solange vom Ausgang 7h ein O-Signal abgegeben wird. Zu den Zeitpunkten t8 und t9 werden daher weiterhin Impulse über den Ausgang 4h an den Frequenzteiler 2 abgegeben.

VPA 9/411/1370 ' - 7

0 9 8 13/0588

^ 2U7565

Es wird angenommen, daß zum Zeitpunkt ΐ10 die Code-Prüfeinrichtung'7 einen Fehler feststellt und über den Ausgang 7h ein 1-Signal abgibt. Zu den Zeitpunkten t11, t12, t13 wird vom Ausgang 6h weiterhin ein O-Signal abgegeben. Wenn bis zum Zeitpunkt ti4 wieder sieben Impulse über den Ausgang 4h an den Frequenzteiler 2 zugeführt wurden und "vom Ausgang 2h ein Impuls abgegeben wird, dann ergibt sich am Ausgang 6h ein 1-Signal, das ein 0-Signal am Ausgang 5h und am Ausgang 4h bewirkt, so daß dem Frequenzteiler 2 zunächst keine weiteren Impulse zugeführt werden und der 1.-Wert des Signals 2h aufrechterhalten wird. Auf diese Weise wird die Impulszählung durch den Frequenzteiler 2 so lange unterbrochen, bis vom Ausgang 7h ein O-Signal abgegeben wird, was zum Zeitpunkt ti7 der Fall ist.

Mittels der Gode-Prüfeinrichtung 7 werden laufend Codeprüfungen vorgenommen. Es wird beispielsweise angenommen, daß zum Zeitpunkt t15. die sieben Bits D, E, F, G, H, I,, J(01110.10) überprüft werden. Da diese sieben Bits insgesamt vier 1-Werte enthalten, können, die sieben Bits kein Codewort sein (ein Godewort müßte drei 1-Werte enthalten) , und es.wird vom Ausgang 7h ein 1-Signal und vom Ausgang 4h ein O-Signal abgegeben. Zum Zeitpunkt t16 werden die sieben Bits E, F, G, H, I, J, K (1 1 1 0 1 0 0) überprüft. Da diese sieben Bits insgesamt wieder vier 1-Werte enthalten, können sie kein Codewort sein, und es wird vom Ausgang 7h wieder ein 1-Signal und vom Ausgang 4h wieder ein O-Signal abgegeben.

Zum Zeitpunkt t17 werden die sieben Bits F, G, H, I, J, K, L (1 1 0 1 0 0 0) überprüft, und da diese sieben Bits drei !-Werte und vier 0-Y/erte enthalten, wird über den Ausgang 7h ein O-Signal und in weiterer Folge über den Ausgang 4h ein 1-Signal abgegeben. Die Code-Prüfeinrichtung 7 prüft

VPA 9/411/1370 — 8 -

309813/0588

somit Gruppen von Bits, deren einzelne Bits mindestens zu einer vorhergehenden Gruppe und/oder mindestens auch zu einer nachfolgenden Gruppe gehören. Beispielsweise prüft die Code-Prüfeinrichtung 7 zum Zeitpunkt t16 eine Gruppe, bestehend aus den Bits E, F, G, H, I, J, K. Dabei gehören die Bits E, F, G, H, I, J auch zur vorhergegangenen Gruppe mit den Bits D, E, F, G-, H, I, J und die Bits F, G, H, I, «J, K gehören auch zur nachfolgenden Gruppe mit den Bits F, G, H, I, J, K, L.

Ab dem Zeitpunkt tl7 beginnt der Frequenzteiler 2 aufgrund des über den Ausgang 4h zugeführten Impulses wieder zu zählen und gibt nach sieben Impulsen erneut einen Ausgangsimpuls über den Ausgang 2h ab.,

Zum Zeitpunkt ti8 werden die Bits G, H, I, J, K, I₁, M .überprüft und vom Ausgang 7h wird ein 1-Signal abgegeben, weil es sich um kein Codewort handelt. Dieses 1-Signal (Fehlersignal) kommt jedoch nicht zur Wirkung, da über den Ausgang 2h des Frequenzteilers 2 ein O-Signal abgegeben wird. Es wird somit nur so lange eine überlappende Prüfung vorgenommen, solange kein Codewort gefunden ist. Ab dem Zeitpunkt t17, zu dem ein Codewort gefunden wurde, werden die Signale der Codeprüfeinrichtung 7 nur periodisch zu Zeitpunkten wirksam, die dem Zeitpunkt t7 entsprechen. Es sind dies die Zeitpunkte, .zu denen vom Ausgang 2h ein 1-Signal abgegeben wird. Wenn zu diesen Zeitpunkten über den Ausgang 7h 1-Signale bzw. 0-Signale abgegeben werden, dann wird die Zuführung weiterer Impulse zum Frequenzteiler 2 unterbunden bzw. nicht unterbunden.

Die Ausgangsimpulse des Frequenzteilers 2 werden über den Eingang 3a dem Frequenzteiler 3 zugeführt, der mit einem Teilungsverhältnis von 4:1 mit jedem vierten Impuls einen Ausgangsimpuls über den Ausgang 3h an den Umpoler 9 abgibt.

VPA 9/411/1370 ^; - 9 -

309813/0588

Auf diese Weise wird der Umpoler 9 derart gesteuert, daß er die Polarität der Gruppe mit den sieben aufeinander folgenden Bits A, B, C, D-, E, P, G- umkehrt und die Polarität der einundzwanzig folgenden Bits (drei Gruppen) nicht umkehrt. Unter Verwendung dieses Umpolers 9 wird bei ungestörter Übertragung eine Nachricht Nb erhalten, wie sie auch sendeseitig (vor der Umpolung) vorgelegen hat. Bei manchen Übertragungssystemen ist es üblich, sendeseitig die Bits jedes achten Zeichens polaritätsmäßig umzukehren. In diesem Fall ist anstelle des Frequenzteilers 3 ein Frequenzteiler mit einem Teilungsverhältnis ■ 8:1 vorgesehen. Der Umpoler 9 kehrt somit die Polarität einer Gruppe von sieben aufeinander folgenden Bits um und kehrt die Polarität von neunundvierzig aufeinander folgenden Bits (sieben Gruppen) nicht um.

Die Figur 3 zeigt ein Ausführungsbeispiel der Code-Prüfeinrichtung 7 nach Figur 1. Diese Code-Prüfeinrichtung besteht aus dem Zähler 15, den UWD-Elementen 6, 16, 1?, 18, dem HICHT-Element 19, dem ODER-Element 20 und dem NICHT-Element 21. Der Schaltungspunkt 22 ist an den Eingang 5a (Figur 1) angeschlossen.. Der Schaltungspunkt 23 ist an den'Ausgang 2h angeschlossen. Über den Schaltungspunkt 24 werden die Ausgangsimpulse, des Frequenzteilers 3 zugeführt. Über den Schaltungspunkt 25 bzw. 26 bzw. 27 wird die Impulsfolge P2 bzw. P3 bzw. P4 zugeführt. Die Impulsfolgen P2, P3, P4 sind in Figur 4 dargestellt.

Der Zähler 15 zählt bis sieben und gibt ein O-Signal ab, wenn der Zählerstand "drei" eingestellt ist und gibt ein 1-Signal ab, wenn ein anderer Zählerstand eingestellt ist.

Die Y/Irkungsweise der Schaltungsanordnung nach Figur 3 wird nun anhand der Impulsdiagramme nach Figur 4 erläutert.

VPA 9/411/1370 - 10 -

3 0 9813/0588

Es wird zunächst vorausgesetzt, daß in den Stufen 8a "bis 8g die Bits A, B, C, D, E, F, G- der Nachricht Nb gespeichert sind. Die Impulse P2 dienen als Schiebeimpulse. Kurz nach Auftreten des Impulses P21 wird das in der Stufe 8a gespeicherte Bit A über das UlTD-Element 16 und das ODER-Elenent 20 übertragen und in Stufe 8g gespeichert. Gleichzeitig werden die in den Stufen 8b bis 8g gespeicherten Bits B, C, D, S, F, G um jeweils eine Stufe in die Stufen 8a bis 8f verschoben, so daß nach dieser Operation in den Stufen 8a bis 8g die Bits B, C, D, E, F, G, A gespeichert sind.

Normalerweise wird durch ein 1-Signal, das vom Ausgang h des ODER-Eleinentes 20 an den Zähler 15 abgegeben wird, der Zählerstand des Zählers 15 um eine 1 erhöht. Mit dem. Bit A wird jedoch keine Erhöhung des Zählerstandes bewirkt, weil durch.das gleichzeitige Auftreten der Impulse P21 und P4 unter Verwendung des UITD-Elementes 18 eine Rückstellung des Zählers 1-5 vorgenommen wird, so daß der Zähler 15 keine Zählung vornimmt*

Durch die sechs ImpLilse P22 bis P27 der Impulsfolge P2 werden der .Reihe nach alle in den Stufen 8b bis 8g gespeicherten Bits B, C, D, E, F, Gseriell über die Stufe 8a ausgelesen und in die Stufe 8g eingegeben, so daß mit dem Impuls P27 die gleiche Kombination von Binärwerten (A, B, C, D, E, F, G) wie vor dem Auftreten des Impulses P21 im Schieberegister eingeschrieben ist. Im Zuge der Rückführung der Bits B, C, D, E, F, G werden die 1-Yv^rerte der Bits B, C, D, E, F gezählt.

Mit dem Impuls P3, der über den Schaltungspunkt 26 zugeführt wird, und der etwa gleichzeitig während der Dauer des Impulses P28 der Impulsfolge P2 auftritt, wird einerseits unter Verwendung des NICIIT-Elemerttes 19 das UND-

VPA 9/411/1370 - 11 -

309813/0588

" ¹¹ " 2U7565

Element 16 gesperrt, so daß das von der Stufe 8a ausgelesene Bit A den weiteren Vorgang nicht stört, und andererseits wird das UITD-Element 17 in die lage versetzt, das Bit H der Nachricht Hb (zugeführt über den Ausgang 9h) weiterzuleiten. Auf diese Weise wird das neue Bit H der Nachricht Fb in der Stufe 8g gespeichert und durch den Zähler 15 gezählt. Der Impuls P28 hat die gleiche Wirkung wie der über den Schaltungspunkt 12 (Pig. 1) zugeführte Impuls PO. Insgesamt v/erden also die sechs Bits B, C, D, E, P, G- (zugeführt" über das UFD-Element 16) und das neue Bit H der Nachricht Fb (zugeführt übe:t; . das UND-Element 17) gezählt. Wenn der Zählerstand "drei¹-¹ eingestellt ist, dann wird über den Ausgang 6h ein 0-Signal abgegeben, und wenn ein anderer Zählerstand eingestellt ist, dann wird über den Ausgang 6h und über den Schaltungspunkt 22 ein 1-Signal abgegeben.

Die erfindungsgemäße lelegrafiezeichensynchronisiereinrichtung ist nicht auf die Code-Prüfeinrichtung -7 beschränkt, sondern ist auch mit anders aufgebauten Code-Prüfeinrichtungsn betreibbar.

9 Patentansprüche

4 Piguren -

VPA 9/411/1370 - 12 -

309813/0588

Claims

P a t e η t a η s ρ r ü c h e

;· Telegrafiezeichensynehronisiereinrichtung, der Daten in Form von Bits zugeführt werden, wobei den Zeichen spezielle Kombinationen dieser Bits als Codewörter zugeordnet sind, wobei eine Code-Prüfeinrichtung vorgesehen ist, die prüft, ob Gruppen aufeinanderfolgender Bits Codewörter sind und wobei eine Empfangseinrichtung derart gesteuert wird, daß empfangeseitig Codewörter ausgewertet werden, dadurch g"e k e η η ζ e i c hn-e t, daß die Code-Prüfeinrichtung (7) Gruppen (E, F, G, H, I, J, E) prüft, deren einzelne Bits (0, 1) mindestens auch zu einer vorhergehenden Gruppe W . (D, E, P, G, H, I, J) und/oder mindestens auch zu einer nachfolgenden Gruppe (P, G, H, I, J, K, L) gehören.

2. Einrichtung nach Anspruch 1, d a d u r c h g e k e η.η ze i c h η et, daß die Code-Prüfeinrichtung (7) Gruppen (E, P, G, H, 1, J, K) prüft, deren Bits (P, G, H, I, J, K) - mit Ausnahme des ersten Bits (E) • - auch zur nachfolgenden .Gruppe (P, G, H, I, J, K, L) gehören und deren Bits (E, P, G-,- H, I, J) - mit Ausnahme des letzten Bits (K) - auch zur vorangehenden Gruppe (D, E, P, G, H, '1,.J) gehören.

m 3.. Einrichtung nach Anspruch 1, dadurch gek e η η ze i c h η e t, daß ein Frequenzteiler (2) vorgesehen ist, der einen Ausgangsimpuls abgibt, wenn ebenso viele Eingangsimpulse zugeführt werden, wie ein Codewort Bits enthält, daß die Eingängsimpulse dem Frequenzteiler (2) über einen ersten Eingang eines UND-Elementes (4) zugeführt werden und daß dieses IHiD-element (4) mittels der Ausgangsimpulse der Code-Prüfeinrichtung (7) gesteuert wird (Figur· 1).

VPA 9/411/1370 ^ 13 ^

309813/0588

2U7565

Einrichtung nach. Anspruch 3, dadurch gekennzeichnet, daß ein weiteres UO-Element (6) vorgesehen ist, dessen Eingänge (6a, 6b) an die Code-Prüfeinrichtung (7) bzw. an den Ausgang des l?requensteilers (2) angeschlossen sind und daß der Ausgang (6h) dieses weiteren UiTD-Elementes (6) über ein UICHT-Element (5) an den zweiten Eingang des UII)-EIeraentes-(4) angeschlossen ist (Figur 1).

Einrichtung nach Anspruch 3> dadurch gekennzeichnet, daß mittels der Ausgangsimpulse des Frequenzteilers (2) die Empfangseinrichtung derart gesteuert wird, daß empfangsseitig Codewörter ausgewertet werden.

5. Einrichtung nach Anspruch 3, dadurch, g e k e η η ζ e i c h η e t, daß ein Umpoler (9) vorgesehen ist, der periodisch die Polarität einer G-ruppe von Bits umkehrt und die Polarität darauffolgender Gruppen von Bits nicht umkehrt und daß mittels der Ausgangsimpulse des Frequenzteilers (2) der Umpoler (9) gesteuert wird (Figur 1).

7. Einrichtung nach den Ansprüchen 3 und 6, dadurch gekennze lehnet, daß der Ausgang (2h) des Frequenzteilers (2) an den Eingang (3a) eines weiteren Frequenzteilers (3) angeschlossen ist und daß der Ausgang (3h) des weiteren Frequenzteilers (3) an den Steriereingang (9b) des Umpolers (9) angeschlossen ist (Figur 1). -

V- Einrichtung nach Anspruch 1, dadurch g"e kennzeichnet, daß die Code-Prüfeinrichtung (7) einen Zähler (15) enthält, der periodisch zurückgestellt wird und der ein Signal abgibt, das einen ersten

VPA 9/411/1370 . -H-

3098 13/0588

" ^U 2U7565

Wert. (O-Y/ert) annimmt, falls eine vorgegebene Zahl eingestellt ist, die gleich der Summe einer der "beiden Arten von Binärwerten (O-7erte oder 1-Werte) der Codewörter ist, daß das vom Zähler (15) ausgegebene Signal einen zweiten Wert (1-Y/ert) annimmt, wenn der Zählerstand erreicht ist, der sioh von der vorgegebenen Zahl unterscheidet, daß ein Schieberegister (8) vorgesehen ist, das die Gruppen der Bits speichert, daß nach Empfang eines vorangehenden Bits der Nachricht (Kb) bis zum Empfang des nachfolgenden Bits dieser Nachricht (lib) die im Schieberegjster (8) gespeicherten Bits über einen Rückkopplungsweg (16, _ 20) seriell aus dem Schieberegister ausgegeben und dem Eingang des Schieberegisters zugeführt werden und daß dem Eingang des Zählers (15) einerseits alle Bits (A, B, ö, D, E, E, G) des Schieberögisters-mit Ausnahme des zuerst eingespeicherten Bits (A) - und andererseits das nachfolgende Bit (H) der Nachricht dem Zähler zugeführt werden..

Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß ein logisches Netzwerk (16, 17, 19, 20) vorgesehen ist, das während des Empfangs der Bits der Nachricht (Nb) die Speicherung dieser Bits in das Schieberegister (8) ermöglicht und die Rückführung der Bibs des Schieberegisters sperrt und das nach dem Empfang des vorangehenden Bits'der Nachricht (Nb) bis zum Empfang des nachfolgenden Bits dieser Nachsicht die Rückführung der Bits des Schieberegisters (8) bewirkt (Figuren 3 und 4).

V P A 9/411/1370

309813/0588

Leerseite