DE1272596B - Rechenvorrichtung und -verfahren zur Berechnung von Inkrementaenderungen - Google Patents
Rechenvorrichtung und -verfahren zur Berechnung von InkrementaenderungenInfo
- Publication number
- DE1272596B DE1272596B DEG36599A DEG0036599A DE1272596B DE 1272596 B DE1272596 B DE 1272596B DE G36599 A DEG36599 A DE G36599A DE G0036599 A DEG0036599 A DE G0036599A DE 1272596 B DE1272596 B DE 1272596B
- Authority
- DE
- Germany
- Prior art keywords
- incremental
- computer
- variable
- increment
- increments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Heat Treatment Of Strip Materials And Filament Materials (AREA)
- Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES 4S87XW PATENTAMT
Int. Cl.:
G06f
Deutsche KL: 42 m3 -15/34
Nummer: 1272596
Aktenzeichen: P 12 72 596.1-53 (G 36599)
Anmeldetag:
12. Dezember 1962
Auslegetag: 11. Juli 1968
Die Erfindung betrifft einen Digitalrechner zur Durchführung von zyklisch iterativen Berechnungen
und zur Erzielung von Lösungen auf der Basis von Inkrementänderungen von Eingangsdaten, der ein
Programmsteuerwerk enthält, das die Rechenvorgänge in Übereinstimmung mit einem Programm
für vorbestimmte mathematische Aufgaben, z. B. Addition und Multiplikation, steuert und ein Verfahren
zur Berechnung von Inkrementänderungen eines Einganges unter Verwendung eines mit veränderlichen
Inkrementen arbeitenden Rechners, welcher die auswählbaren veränderlichen Inkremente
als eine Gruppe von Zahlen darstellt, deren jede die gleiche Basis darstellt, die zu einer anderen Potenz
erhoben wird und Inkremente unter diesen Zahlen in Abhängigkeit von den Eingangsdaten auswählt.
Ein mit veränderlichem Inkrement oder Zuwachsanteil arbeitender Rechner hoher dynamischer Leistungsfähigkeit,
der Zuwachsanteilsänderungen der Eingangsgrößen verwendet, um die Änderung der Lösung seit der unmittelbar vorhergehenden Berechnung
inkremental zu berechnen, ist an sich bekannt. Dieser Rechner, weiterhin auch »GEVIC«
General Electric Variable Increment Computer) genannt, verändert die Zuwachsanteile derart, daß er
ständig mit der gewünschten Geschwindigkeit rechnet. Insbesondere macht ein bekannter Rechner mit veränderlichem
Zuwachsanteil Gebrauch von der Inkrementalrechnung und verwendet Zuwachsanteile oder
Änderungen der Eingangs- und Ausgangsparameter bei nachfolgenden Berechnungen. Der Rechner arbeitet
in der Weise, daß den Eingangs- und Ausgangsdaten, deren Werte zwischen zwei Abtastzeitpunkten
geändert worden sind, Korrekturen zugeführt werden. Vorhergehende Daten und Lösungen
werden beibehalten, und die Korrekturen oder Zuwachsanteile werden diesen Daten zugeführt, um diese
Änderungen zu kompensieren.
Rechner dieser bekannten Art wählen einen von verschiedenen Zuwachsanteilen in Abhängigkeit von
der Geschwindigkeit aus, mit der die Aufgabe sich ändert. Es werden hohe Leistungen mit einem Minimum
an Bauteilen erhalten, und die dynamischen Eigenschaften der mit veränderlichem Zuwachsanteil
arbeitenden Rechner erreichen die von analog arbeitenden Vorrichtungen, während die digitale Genauigkeit
und Anpassungsfähigkeit erhalten bleibt.
Zusätzlich verwenden bekannte Rechner mit veränderlichem Zuwachsanteil einen einzelnen grundlegenden
Algorithmus für alle mathematischen Funktionen, so daß eine wesentliche Verbesserung der
Programmleistung erzielt wird. Arithmetische Vor-Rechenvorrichtung und -verfahren zur
Berechnung «on Inkrementänderungen
Anmelder:
Vertreter:
6000 Frankfurt 1, Parkstr. 13
Als Erfinder benannt:
Donald Mortimer Merz,
, Edward Albert Shemeta,
Schenectady, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 13. Dezember 1961
(159027)
gänge, die in einem einzigen Schritt durchgeführt werden können, der unter Steuerung des gespeicherten
Programms auswählbar ist, umfassen Addition, Subtraktion, Multiplikation, Division, trapezförmige Integration,
Differentiation, digitale Filterung, Quadratwurzelziehen und verschiedene Arten von kombinierten
Vorgängen.
Wie bei allen inkremental arbeitenden Rechnern besteht auch hier die Schwierigkeit, daß der Rechner
bei raschen Änderungen der Veränderlichen die Lösung für abhängige Veränderliche nicht genügend
schnell errechnen kann, wenn viele Inkremente berücksichtigt werden müssen. Wenn andererseits die
Inkremente größer gemacht werden, ist die Genauigkeit unzureichend.
. Der Erfindung liegt daher die Aufgabe zugrunde, diesen bekannten Rechner dahingehend zu verbessern,
daß er auch bei noch schnellerer Änderung der unabhängigen Veränderlichen die Lösung für die abhängige
Veränderliche praktisch gleichzeitig im Realzeitbetrieb durch schrittweise (inkrementale) Annäherung
liefert, auch wenn verhältnismäßig viele Schritte auszuführen sind.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß mehrere Serienrechner miteinander verbunden
sind, die das von der Programmsteuerung vorgesehene inkrementelle Rechenprogramm aus-
M» 569/275
führen, daß eine Signalquelle für Inkrementsignale
veränderlicher Größe vorgesehen ist, die auf Signale ansprechen, die den Rest der zyklischen Lösungen
der Serienrechner derart darstellen, daß veränderliche Inkrementsignale gebildet werden, bei denen sich
die inkrementell Zuwachsrate des Rechners ändert, daß ferner mit der Signalquelle veränderlicher Inkremente
zusammenwirkende Inkrementsteuereinrichtungen vorgesehen sind, um für jeden Rechenvorgang
ausgewählte konstante Inkrementsignale zu liefern, und daß eine Auswahlvorrichtung für veränderliche
Inkrementsignale mit der Signalquelle zusammenarbeitet und die veränderlichen Inkrementsignale um
einen festen Faktor innerhalb der Grenzen des Gerätes erhöht oder erniedrigt, wenn die zyklische
Lösung die richtige Lösung um einen vorbestimmten Faktor unter- oder übersteigt.
Vorzugsweise sind Torschaltungen mit der Steuereinrichtung für die veränderlichen Inkremente verbunden,
die feststellen, ob die Inkremente erhöht werden sollen oder nicht.
Um die Größenänderung des Inkrementsignals zu bestimmen, leiten die Torschaltungen bei jedem
Zyklus ein einzelnes Bit ab.
Um'neue Inkrementsignale einzuführen, läßt das Programmsteuerwerk die veränderlichen Signale
serienmäßig ohne Zeitlücken umlaufen.
Um mit dem Rechner mathematische Berechnungen der allgemeinen Form
30
sZ'i + R1 = £,-_! - SZ[^ + U1T1' + Tf_! W + sXi
auszuführen, wobei s der Maßstabsfaktor, Z- das
Lösungsinkrement für den i-ten Zyklus, jRf die Restgröße
der i-ten Lösung, Q1^1 die Summe des vorhergehenden
Restwertes R1, und die Größen sZ-, Ut
und Tf die unabhängigen Veränderlichen, R1 der
Rest und R\, W\ und X\ Eingangsinkrementfaktoren
sind, ändert die Inkrementsteuereinrichtung die gespeicherte Inkrementgröße um Inkremente nach der
folgenden Beziehung
zii+1 = 2J1-, wenn
4+1 = -γ, wenn
Δ-ι+ι = A1 , wenn C2 <
4+1 = -γ, wenn
Δ-ι+ι = A1 , wenn C2 <
Qi
Qi
<C2, (2)
(3)
45
wobei C1 und C2 Konstante des Rechners sind.
Hierbei werden die Inkrementsignale Jf durch gesteuerte
Verbindungen von einem Speicher allen Inkrementfaktoren in Übereinstimmung mit dem
Rechenprogramm zugeführt.
Zur Durchführung von Berechnungen und zur Erzielung von Zeitlösungen während aufeinanderfolgender
Rechenzyklen ohne zeitliche Verzögerung sind die verschiedenen Rechnerdaten in einer bestimmten
Zeitfolge gespeichert, während die Vergleichsvorrichtung ähnliche Rechnerdaten aus einer anderen
Zeitfolge vergleicht, wobei die Vergleichsvorrichtung die Vergleichsausgangssignale ergibt, die die Inkrementsänderungen
in den verglichenen Daten darstellen, und der Inkrementauswähler die Inkrementänderungen
auf die Zahl in der begrenzten Gruppe von auswählbaren Zahlen umwandelt, die der Inkrementänderung
am nächsten kommen.
Dazu ist der Rechner so ausgebildet, daß ein zyklischer Speicher, z. B. ein Trommelspeicher, vorgesehen
ist, der die Rechnerdaten speichert, daß ein nichtzyklischer Speicher, z. B. ein Speicher mit willkürlichem
Zugriff, die Inkremente speichert, welche aus dem Inkrementauswähler aufgenommen werden,
daß eine Rechenvorrichtung die gewünschten Teile der gespeicherten Daten verarbeitet, daß eine Vorrichtung
die gewünschten Teile der in beiden Speichereinheiten gespeicherten Daten aufnimmt und diese
Teile der Recheneinheit zuführt und daß die Vorzeichen der Inkremente in dem zyklisch arbeitenden
Speicher gespeichert werden.
Hierbei speichert und kodiert die Auswählvorrichtung
die Größenzuwachsanteile als eine Binärziffer gleich der Potenz der ausgewählten Basis.
Das eingangs angegebene Verfahren zeichnet sich dadurch aus, daß die Änderung des Exponentialwertes
der Inkremente auf eine vorbestimmte Zahl begrenzt wird, die kleiner ist als der größte auswählbare
Wert des Exponenten, daß in einem bestimmten Zyklus unter den auf diese Weise begrenzten auswählbaren
Exponenten der Exponent ausgewählt wird, der den Eingangsdaten am nächsten kommt,
wobei die auswählbaren Exponenten um einen Wert gleich der vorbestimmten Zahl für die aufeinanderfolgenden
Zyklen geändert werden, wie dies durch die Eingangsdaten gefordert wird, und die Änderungsund
Auswählschritte so lange wiederholt werden, bis der Wert des Eingangs dargestellt wird.
Hierbei wird die Änderung des Exponenten von Zyklus zu Zyklus auf maximal +1 oder — 1 begrenzt.
Der Rechner gemäß der Erfindung stellt also eine Weiterentwicklung von Rechnern mit veränderlichem
Zuwachsanteil dar und wird am besten für Aufgaben eingesetzt, die einen Mehrzweck-Inkrementalrechner
erfordern. Der Rechner gemäß der Erfindung kann als ein Rechner mit bedingt veränderlichem Zuwachsanteil
(CVIC = Conditional Variable Incremental Computer) bezeichnet werden. In einem Anwendungsbeispiel des Rechners gemäß der Erfindung wird
eine allgemeine Programmierfunktion mit rascher Annäherung an die Lösung durch Verwendung veränderlicher
Zuwachsanteile erreicht, wodurch genaue Lösungen bei großer Wiederholrate bzw. -frequenz
erzielt werden, indem nachher mit festem Zuwachsanteil gearbeitet wird. Der mit bedingt veränderlichem
Zuwachsanteil arbeitende Rechner (CVIC) enthält ein einziges Rechenwerk, das nur um ein
Geringes komplizierter ist als das eines einfach mit festem Zuwachsanteil arbeitenden Rechners, und kann
für eine Aufgabe verwendet werden, bei der die verschiedenen Teile der zu lösenden Aufgabe, z. B.
eine Navigationsaufgabe, mathematisch getrennt werden können, so daß kein Zuwachsanteildatenaustausch
zwischen den verschiedenen Teilen erfolgt. So können die Zuwachsanteilberechnungen durch den
Rechner gemäß der Erfindung für solche Aufgaben verwendet werden, bei denen Verfahren mit festem
Zuwachsanteil normalerweise ausreichen, um die Aufgabe weiterzuverfolgen, wo jedoch andere Verfahren
verwendet werden müssen, um den Rechner periodisch »einzuschwenken«, d. h. der Lösung näherzubringen
oder ihn die Lösung annähern zu lassen (to slew).
Das übliche Verfahren, diese zweifache Aufgabe zu lösen, besteht darin, einen zweiteiligen Rechner
zu verwenden, der ein Mehrzweckrechenwerk mit
5 6
geringer Wiederholrate zur Erzielung einer Anfangs- licher Weise wie bekannter Rechner mit veränder-
lösung und einen digitalen Differentialanalysator lichem Zuwachs (GEVIC), mit der Ausnahme, daß
mit festem Zuwachsanteil aufweist, der mit höherer während eines Rechenzyklus, bei dem der Rechner
Wiederholrate arbeitet. Der CVIC kombiniert die mit vielleicht 50 unterschiedlichen Veränderlichen
beiden Funktionen in einem einzigen Rechner. Dies 5 betrieben wird, jede Veränderliche während beliebiger
ist ein Zuwachsanteilrechner, der mit hoher Wieder- Zyklen einen Schritt gleicher Größe ausführt. GEVIC
holrate arbeitet und die Fähigkeit hat, rasch ein- weist diese Bedingung nicht auf, da die GEVIC-
zuschwenken. Zuwachsanteile während des Zyklus eine beliebige
Dieser CVIC kann mit einem Rechner mit festem Größe aus einer bestimmten Anzahl von Größen
Zuwachsanteil verglichen werden, bei dem für jeden 10 annehmen kann. Beispielsweise gilt dies in dem Fall,
gegebenen Zyklus (ein vollständiger Wiederholvor- wo ein Stufeneingang für ein komplexes Problem
gang aller Aufgabenstufen) alle berechneten Zu- vorliegt, dessen Lösung gesucht ist. Wenn kein
wachsanteile gleich groß sind. Die Größe kann jedoch Stufeneingang vorliegt, würde der Rechner bei Null
von Zyklus zu Zyklus geändert werden und einen arbeiten, bis ein solcher Stufeneingang auftritt. Nimmt
beliebig vorgewählten Maximalwert annehmen. Der 15 man an, daß eine Variable in dem komplexen ProEinfachheit halber sind die Zuwachsanteile auf ganz- blem einen Stufeneingang von 1000 Einheiten und
zahlige Potenzen der Basis 2 begrenzt und können daß für eine andere Veränderliche dieser Stufensich
nur um den Faktor 1I2, 1 oder 2 von Zyklus zu eingang nur 10 Einheiten darstellt, so würde GEVIC
Zyklus ändern. Die Wahl einer maximalen Zuwachs- den Schritt von 10 Einheiten so rasch wie möglich
anteilsgröße beeinflußt nicht den Aufwand zur Aus- 20 durchführen. So kann z. B. der erste Schritt 8 Einbildung
des Rechners. In einem CVIC-Ausführungs- heiten betragen; damit nähert sich GEVIC bis auf
beispiel kann der Bedienende einen beliebigen Zu- 2 Einheiten dem genauen Wert innerhalb eines Zyklus,
wachsanteil (J max) von 2° = 1 bis 213 = 8192 aus- Der nächste Schritt würde 2 Einheiten betragen, und
wählen. GEVIC hat für diese Veränderliche die Lösung
Beim Einschwenken vergrößert der CVIC die 25 gefunden. Für den Fall, daß ein Schritt 1000 Ein-
Zuwachsanteilsgröße von Zyklus zu Zyklus, bis sie heiten beträgt, würde der erste Zuwachsanteil von
das Maximum erreicht hat. Der Betrieb mit diesem GEVIC 128 sein, wobei der größte Wert in diesem
Δ max wird fortgesetzt, bis sich alle abhängig Ver- GEVIC-Rechner 27 ist. Bei dieser besonderen Aus-
änderlichen ihrer Lösung nähern. Sowie jede Zu- führung sind somit 10 Schritte erforderlich, um die
wachsanteilsgröße ihre Lösung erreicht, geht sie in 30 Lösung zu finden, wobei die Maschine in folgender
einen »Eingangrenzzyklus« über, wobei der äugen- Weise arbeitet:
blickliche Zuwachsanteil verwendet wird, jedoch das ms . 7·>
_l λα _l t>
_i_ « — mm
Vorzeichen von Zyklus zu Zyklus vertauscht wird.
Vorzeichen von Zyklus zu Zyklus vertauscht wird.
Wenn sich langsamere Variable einstellen, werden Im Vergleich hierzu verwendet die Anordnung
kleinere Zuwachsanteile verwendet, und die Ampli- 35 gemäß der Erfindung (CVIC) für beide Verändertude
des »Eingrenzzyklus« nimmt ab. Alle Veränder- liehe Zuwachsraten gleicher Größe. Die Zuwachslichen
stellen sich gleichzeitig auf einen Betrieb mit größe, die in CVIC verwendet wird, wird durch die
festem Zuwachsanteil ein. größte Änderung der Veränderlichen gesteuert. In
Der Digitalrechner hat also im wesentlichen den dem besonderen Fall, der oben angegeben wurde,
Vorteil, daß er mit einem sich bedingt ändernden 40 stellt diese Änderung einen Schritt von 1000 Ein-Zuwachsanteil
arbeitet und nur ein einziges Rechen- heiten dar. CVIC arbeitet in der Weise, daß Zuwachswerk
benötigt, daß er zudem mit hoher Wiederholrate anteile ausgewählt werden, die mit einem Zuwachs
und guter und schneller Annäherung an die Lösung von 2° oder 1 beginnen. Er vergleicht diese Eins mit
arbeitet. dem Schritt von 1000 Einheiten. Die Maschine stellt
Außerdem hat der Rechner die Eigenschaft, daß 45 fest, daß dieser Wert zu klein ist und verdoppelt
er zu Anfang die Änderung der Lösung seit der letzten die Größe des Zuwachsanteiles auf 2, dann nachBerechnung
inkremental ausrechnet, diese Berech- einander auf 4, 8, 16, 32, 64, 126, 256 usw. CVIC ist
nung durch inkrementale Änderung der Eingangs- so ausgelegt, daß er mit einer Rate arbeitet, die sich
größen durchführt und danach mit festen Inkrementen der größten Veränderlichen nähert und eine Lösung
arbeitet. 50 aller Veränderlichen in der kürzesten Zeit erreicht.
Der Rechner ist ferner in der Lage, Zuwachsanteile Ferner ist CVIC so ausgelegt, daß alle Zuwachsanteile
nach Vorzeichen und Betrag auszuwählen und den während eines Zyklus gleiche Größe aufweisen, so
Betrag des ausgewählten Zuwachsanteiles während daß die kleinere Veränderliche überschritten wird,
eines beliebigen Rechenzyklus konstant zu halten. In dem besonderen Beispiel erreicht CVIC den
Im folgenden wird an Hand eines Ausführungs- 55 Eingangswert von 1000 auf folgende Weise:
beispieles die Erfindung in Verbindung mit der „„„ „ M „ «, „„ ,. , „ .„,
Zeichnung näher erläutert: 1000 = 1 + 2 + 4 + 8 + 16 + 32 + 64 + 128 + 256
F i g. 1 zeigt eine graphische Darstellung mit den +256+128 + 64 + 32+16-8+4-2-1.
entsprechenden Ansprechzeiten, die für GEVIC und
CVIC erforderlich sind, um auf einen einzigen Stufen- 60 Wenn die Vorrichtung die Lösung erreicht, treten
eingang von 10000 Einheiten einzuschwenken; Schwankungen um den endgültigen Lösungswert
F i g. 2A und 2 B zeigen ein ins einzelne gehendes auf, da sich die Zuwachsgröße nicht um mehr als
logisches Schaltdiagramm einer Ausfuhrungsform einen Faktor von 2 zwischen aufeinanderfolgenden
eines bedingten veränderlichen Rechners, der gemäß Zyklen ändern kann. Somit würde für einen Schritt
der Erfindung arbeitet, und 65 von 10 Einheiten CVIC den Eingangsschritt von
F i g. 3 ein Blockdiagramm des X-Kanal-Rechen- 10 Einheiten bei Zuwachsanteilen von 256 Einheiten
abschnittes nach F i g. 2. übersteigen. Die Lösung der gesamten Aufgabe wird
Die erfindungsgemäße Anordnung arbeitet in ahn- jedoch nur erhalten, wenn der Rechner sich auf alle
i 272
Veränderlichen eingestellt hat; zu der Zeit, zu der er sich auf den Wert 1000 eingestellt hat, hat er sich
auch auf den Wert 10 eingestellt. Andererseits stellt sich GEVIC auf den Stufeneingang von 10 in zwei
Stufen ein, nähert sich dem Stufeneingang von 1000 Einheiten und stellt sich in 10 Zyklen ein. Bis
die vollen 10 Zyklen vollständig durchgeführt sind, ist ein Teil der Lösung mit Hilfe von GEVIC brauchbar
und ein Teil davon unbefriedigend. Im Falle vorliegender Erfindung ist zwar die Einschwenkbeschleunigung
etwas geringer, es stellen sich aber alle Veränderlichen gleichzeitig im Gegensatz zu
GEVIC ein, bei der die Veränderlichen sich zu verschiedenen Zeiten während des Rechenvorganges
einstellen. ·
nach sAZi auf, so erhält man
Die vorher berechnete Lösung (sZt-J wird innerhalb
des Rechners mit veränderlichem Zuwachsanteil gespeichert und kann durch geeignete Vorrichtungen
für weitere Berechnungen zu beliebiger Zeit wiedergewonnen werden. Die allerletzte oder neue Lösung
wird damit
= SZ1-! + SAZ1.
Es läßt sich zeigen, daß die Arbeitsfolge, durch die eine Addition durchgeführt wird, wie die Gleichung
(6) zeigt, ähnlich der ist, die zur Multiplikation verwendet wird oder aber ähnlich denen für andere
Vorgänge. Alle diese Folgen oder Algorithmen können von einem allgemeinen Algorithmus abgeleitet werden.
So können mehrere verschiedene mathematische Arbeitsvorgänge mit einer mechanischen Einstellung
auf Grund geeignet programmierter Steuerungen durchgeführt werden.
Der Subtraktionsvorgang ist im wesentlichen gleich dem Additionsvorgang mit der Ausnahme, daß das
Vorzeichen des Maßstabsfaktors (b) geändert wird. Wie in den gewöhnlichen Allzweckrechnern wird
das Verfahren der Komplementbildung zur Durchführung des Subtraktionsvorganges als Additionsvorgang verwendet. So wird für eine Subtraktion
die Gleichung (6) in folgender Weise geschrieben:
Mathematische Behandlung der veränderlichen Zuwachsanteile
Die folgende Behandlung der Rechnermathematik auf Grund veränderlicher Zuwachsanteile bezieht
sich auf vergleichsweise einfache mathematische Vorgänge. Die Rechner gemäß der Erfindung können
jedoch Additioneil und Subtraktionen, Multiplikationen, Divisionen, Wurzelziehen, Integrieren, Dividieren
usw. durchführen. Zur Definition werden folgende Abkürzungen verwendet:
A1 = ein Zuwachsanteil,
Xi = der gültige (letzte) Wert des Eingangsparameter X (eine Veränderliche des Systems),
AXi — der (letzte) Zuwachsanteil von X,
Yi = der gültige letzte Wert des Eingangsparameters
Y (eine Veränderliche des Systems),
A Y{ = der (letzte) Zuwachsanteil von Y, Z1 = die (letzte) berechnete Lösung, AZ1 = die Zuwachsänderung in der Lösung.
Der tiefgestellte Index an den oben angeführten Veränderlichen bezieht sich auf gültige Werte. Der
Index (i — i) wird verwendet, um eine vorhergehende 40 und umgeschrieben und erweitert ergibt sich
(alte) Information oder eine Information gerade vor der gültigen Information zu zeichnen. So stellt der
Ausdruck Z,_! die berechnete Lösung der vorausgegangenen
(alten) Information dar.
Mit Hilfe der vorgenannten Definition ergibt sich sAZ; = aAXi +
35 Eine Multiplikation auf Grund von Zuwachsanteilen ergibt sich in folgender Weise. Um sZ, das
das Produkt von X und Y ist, zu erhalten, ist
X1Yi = (Yi^1+ ATQ (Xi-t+ AX1)
1Y1^1 +X1^1AY1
i = s^i-i + SAZ1.
(10)
Z1 =
(1) Aus der vorhergehenden Lösung hat der Rechner das Produkt
Die Summe von X und Y (Parameter) wird in erhalten.
Form von 50 Der Wert (Xi-J (Yi-J wird aus der Gleichung (10)
aX + bY= sZ (2) durch Einsetzen der Gleichung (11) eliminiert:
ausgedrückt, wobei a, b und s Maßstabsfaktoren sAZt=>
AX1Y^1 + X^1AYi + AXtAY{. (12)
sind. Aus den obigen Definitionen ergibt sich die vorhergehende (alte) Summe zu 55
sAZi = AXiY1-I +
Mit der Definition
Mit der Definition
(13)
aXi-, + bYi-, = sZ(_j
und die letzte gültige Summe zu
aXi + bYi = SZ1.
aXi + bYi = SZ1.
Die Gleichung (4) kann geändert werden in
α(ΛΓ(_χ + AX1) = HYi-,+AY1) = S(Z1-, + AZ1).
(5)
Führt man die Gleichung (3) in die Gleichung (5) ein und löst man nach der Änderung der Lösung oder
i-! + X1AY1
(14)
(3) wird Gleichung (12) auf
SAZ1 = AX1
zurückgeführt.
(4) Die Gleichung (14) besagt, daß zur Erzielung der Änderung in der berechneten Lösung (AZ1) der neue
gültige Wert von X, (X1) mit der Änderung von Y,
(AYi) multipliziert und dem alten Wert von Y, (Y1-J
hinzuaddiert wird, wobei dieser Wert wiederum mit der Änderung X, (AX1) multipliziert wird. Die Form
der Gleichung (14) ist ähnlich der der Gleichung (6), der einzige Unterschied besteht darin, daß die Maß-
Stabsfaktoren (Konstante) »α« und »b«. an Stelle
der Veränderlichen 1^1 und X1 gesetzt sind. Durch
geeignete Schaltung innerhalb des Rechners mit veränderlichem Zuwachsanteil ist es möglich, entweder
die Meßstabsfaktoren (Konstante) oder die Veränderlichen in der Arbeitsfolge, wie sie durch
die Gleichungen (6) und (14) ausgedrückt wird, zu ersetzen. Damit kann der Rechner die gleiche Folge
oder den gleichen Algorithmus für die verschiedenen mathematischen Vorgänge verwenden.
Bei der Durchführung einer Division muß der Algorithmus abgeändert werden, und es ist eine
besondere mechanische Schaltung vorgesehen, um diesen »indirekten« Betrieb durchzuführen. Zum Beispiel
wird im foigenden die Division von Z durch X betrachtet: Bei der Ableitung der Multiplikation
auf Grund von Zuwachsanteilen wurde die Gleichung JT1 = AX,
AW1 = AY1
erhalten.
SAZ1^ AX1Y^1+ X1AY1
(14)
Bei der Division wird anstatt nach Z nach Y aufgelöst
SZ (15)
30 Multiplikation (14) mit
AT1 = AY1
,=- AX1
Y1-!+X1AY1 = SAZ1
Division mit
U, = X1
Vi-i = Yi-i
AT1 = AY1
AW1 = AXi
AZ1 = AZi
Durch Einsetzen der obigen Werte in die Gleichung (17) ergibt sich
γ =
Dies ist erforderlich, um die Kompliziertheit, die für die Entwicklung des Rechners erforderlich ist,
so klein wie möglich zu halten. Durch Auflösung der Gleichung (14) nach A Y1 erhält man
2«; SZiZ1- = S1AY,+ Y^
oder nach Y1 aufgelöst
oder nach Y1 aufgelöst
Δ χ;
SAZ1
Y1-IAX1
X1
(16)
f i Ύ V -fV
Y,
30
(16)
Beim Divisionsvorgang stellt der Ausdruck Z eine Eingangsveränderliche und Y den Quotienten dar.
Aus den vier beschriebenen Rechenoperationen ergibt sich nun die Möglichkeit, eine Folge von
Operationen oder arithmetischen Algorithmen durchzuführen, die durch Steuerung innerhalb des Rechners
abgeändert werden können, so daß die obenerwähnten Operationen ausgeführt werden können. Um die
allgemeinen Ausdrücke beizubehalten, werden die Ausdrücke in Form der neuen Veränderlichen TWU
und V geschrieben. Der Algorithmus, der genaue Zuwachsanteile verwendet, kanu deshalb so geschrieben
werden:
U1. IT, + ^1JWJ = SJZ1-. (17)
Die verschiedenen Algorithmen für die vier mathematischen Operationen können geschrieben werden:
Addition mit
Ui =a
Vi-! = b
Aus Gleichung (17) ist der Additionsalgorithmus % nach Gleichung (6)
Nach Einsetzen in die übrigen arithmetischen Operationen ergeben sich
Subtraktion (8) mit 6->
U1 =a
Der entwickelte arithmetische Algorithmus muß in der Weise abgeändert werden, daß er die übrigen
oder Restausdrücke enthält, die durch Verwendung von Zuwachsanteilen mit ganzzahliger Potenz von 2
eingeführt werden. Damit ersichtlich ist, wie der allgemeine Algorithmus für CEVIC abgeändert werden
muß, um die Restausdrücke anzupassen, wird zuerst eine Abänderung des Multiplikationsalgorithmus
betrachtet. Dies dient als Beispiel, da die anderen Algorithmen in ähnlicher Weise abgeändert werden.
Multiplikation aus Gleichung (14)
AXiY1-J. + X1AY1 = SAZ1.
Schreibt man diesen Ausdruck in Potenzen von 2 {optimale Zuwachsanteile) und führt man den Restausdruck
[R) ein, so wird die Gleichung (14) zu
ΧΙ Y1-! + XJ{ + R,-y = sZ't + R, (18)
wobei
wobei
K,-_j = der alte Rest,
R1 = der neue Rest,
R1 = der neue Rest,
X'i = der Zuwachs der Veränderlichen X, der
auf die am nächsten kommende Potenz der Wurzel 2 herangebracht wird,
Υ/ = der Zuwachs der Veränderlichen Y, der auf
die am nächsten kommende Potenz der Wiirzei 2 gebracht wird, und
Zuwachs von Z, der auf die am nächsten kommende Potenz der Wurzel 2 gebracht wird.
Zuwachs von Z, der auf die am nächsten kommende Potenz der Wurzel 2 gebracht wird.
Addition
+ bY,' + A;_i = sZ- +
+ bY,' + A;_i = sZ- +
(19)
+ {- kY;\ + R1-, - sZ'i + R, (20)
ϊβί SW/275
1 | 272 596 | |
11 | ||
Division | wobei |
Dieser Vorgang bedarf einer speziellen Behandlung. Die Gleichung (16) kann in folgender Weise geschrieben
werden:
X1AY1 = SAZ1- Yi-!ΔΧ,.
(16)
Führt man den Fehlerausdruck ein und stellt man auf optimale Zuwachsanteile ein, so wird dieser
Ausdruck:
R1 = sZ't-Y^
R^1. (21)
Der Algorithmus für die vorausgehenden Berechnungen kann durch folgenden Ausdruck verallgemeinert
werden:
Ti + V^1
£,·_! = sZ'i + R1,
(22)
wobei
20
Ui = der letzte Wert der Veränderlichen U,
T1 = der optimale Zuwachsanteil der Veränderlichen T,
V1-! '= der letzte Wert der Veränderlichen V,
Wi = der optimale Zuwachsanteil der Veränderlichen
W,
X'i = der optimale Zuwachsanteil der Veränderlichen X ist.
25
30
Diese oben angegebenen Variablen sind die Parameter, nach denen der Rechner arbeitet.
Die Gleichung (22) läßt sich durch geeignete Programmierung des Rechners so umformen, daß die
verschiedenen mathematischen Vorgänge durchgeführt werden können. Für eine Addition kann die Gleichung
(22) so dargestellt werden:
wobei.
+ Ri = (sZ'i + Ri-i) - s2
+ aTi' + bWi' + Xj
a = U0 = α konstant,
b = V0 = α konstant
(23)
40
45
ist und V0 und U0 Anfangszustände darstellen. In den
Gleichungen (22) und (23) ist X1' = Null, außer für
drei veränderliche kombinierende Vorgänge.
Für normale Multiplikation kann die Gleichung (22) so ausgedrückt werden:
τ·' y
W= -uu,
S = — S,
X/ = normalerweise gleich Null.
Bevor die Beschreibung und die Erörterung der mathematischen Behandlung in Verbindung mit einem
mit bedingtem veränderlichem Zuwachsanteil arbeitendem Rechner fortgesetzt wird, wird auf F i g. 1
Bezug genommen, die die Ansprechzeit für beide Anordnungen GEVIC und CVIC darstellt, welche
erforderlich ist, um auf einen einzigen Stufeneingang C von 10 000 Einheiten einzuschwenken. Die
Kurvet stellt den CVIC-Betrieb mit einer Vorrichtung
dar, die für maximale Zuwachsanteile von 1024 ausgelegt ist, während die Kurve B den GEVIC-Betrieb
auf einer Vorrichtung, die für Zuwachsanteile von 25 ausgelegt ist, darstellt.
Bei CVIC beginnen die Zuwachsanteile mit sehr kleiner Rate, was durch mehrere Punkte am unteren
linken Teil der Kurve A angedeutet ist. Wenn die Zuwachsanteilgröße wächst und sich bis zu einem
Maximum von 210 oder 1024 verdoppelt, arbeitet CVIC in Stufen von 1024, bis sie sich dem Lösungswert nähert, wobei dann die Zuwachsanteile um den
Faktor 2 verringert werden, das heißt von 1024 auf 512, auf 256, 128 usw., bis die Vorrichtung zur Ruhe
kommt.
Bei GEVIC stellt die Kurve B die Ansprechcharakteristik dieses Rechners dar. Die Kurve B gibt für
eine GEVIC mit einer maximalen Zuwachsrate von 25 (32). Der Figur läßt sich entnehmen, daß GEVIC
den Lösungswert bei weitem nicht so rasch erreicht wie CVIC. Insbesondere läßt sich feststellen, daß
der schrittweise Zuwachs für GEVIC in diesem Fall wesentlich kleiner ist als bei CVIC.
CVIC beginnt mit wesentlich kleinerer Rate und kommt kritisch gedämpft oder sehr nahe einer
kritischen Dämpfung zur Ruhe. GEVIC ändert sich von einem Zuwachsanteil von 25 auf einen Zuwachsanteil
von 21, wenn sie sich bis auf zwei Einheiten der richtigen Lösung genähert hat. CVIC nähert
sich der Lösung, indem sie auf eine Größe einschwingt, da sie nur eine Änderung um einen Faktor 2 zwischen
zwei Zyklen durchführen kann.
Um die Wirkungsweise von CVIC noch klarer zum Ausdruck zu bringen, wird ein Vergleich zwischen
CVIC und GEVIC angestellt. Der allgemeine Algorithmus für GEVIC wurde weiter oben abgeleitet
durch Gleichung (22)
sZ | i ~t~ Ri | = (sZJ-i | + Rt-ΰ - | sZU | +1 |
+ Vt-i | vV' + xu | ||||
wobei | I | ||||
und | |||||
h V'i (24) |
|||||
'i + R1 = R^1 + UtT,'
1 W{ +
dargestellt.
Dieser Algorithmus kann weiter dadurch abgeändert werden, daß ρ£_χ — SZ1U für den Ausdruck R1^1
ein kombinierter Ausdruck ist, und ρ,--! — sZU m
GEVIC programmiert wird. Deshalb wird der allgemeine
Algorithmus von GEVIC wie folgt geschrieben:
Für normale Division stellt sich die Gleichung (22) in folgender Weise dar:
'i + Ri = Qi^ - sZU
Vi_,
65 i' + X'i
(26)
U1V1
1-! UU + Ri-i) - V1-! UU
'i - υ,-iVt' + XU (25)
Um diese Programmierleistung und vielseitige Verwendbarkeit von GEVIC zu erreichen, wird ein
ähnlicher Algorithmus für CVIC gewählt, nämlich:
sZ'i + Rt = ρ,--! — sZ'i + U1T1' + V^1 W{ + sX'i
(27)
Es können viele Alternativen gewählt werden, so auch ein bedingter veränderlicher digitaler Differentialanalysator.
Die Gleichungen (26) und (27) sind identisch mit der Ausnahme, daß der X,'-Ausdruck
in dem CVIC-Algorithmus einen Faktors besitzt.
Dieser Faktors ist der gleiche Maßstabsfaktor, wie er dem Ausdruck Z1' zugeordnet ist und zur Vereinfachung
des Maßstabsproblems bei der CVIC-Programmierung verwendet wird und der die Eigenschäften
des Rechners, kombinierte Vorgänge dadurch durchzuführen, daß ein gemeinsamer Maßstab für
die Veränderlichen X und Z möglich ist, verbessert. Die folgenden Gleichungen zur Durchführung verschiedener
mathematischer Operationen mit CVIC sind in den Ausdrücken den Gleichungen angepaßt,
die weiter oben für die GEVIC angegeben sind:
Addition — Subtraktion
SZ! + R{ = Ql1 - sZU ± U0T/ ± V0W1' ± (sXl)
Multiplikation
sZ'i + Ri = Qn - SZ1L1 + U1V1' + Vl1W ± (sX\)
Division
C/; + K1- =
Quadratwurzelziehen
Ui + R1 =
Ui + R1 =
Ql1
+
sZ'i ± {sXQ
-
Rechteckförmige Integration
SZ\ + R1 = ρ,.! - SZ1L1 + Uf1'
Trapezförmige Integration
sZ[ + R1 = Ql1 - sZU ± Uf1 +
(28)
(29)
(29)
(30)
(31)
(31)
(32)
(33)
Wegen des vereinfachten Verfahrens der Auswahl des Ausgangs(Zf—)Zuwachsanteiles in CVIC erfolgt
nun ein Vergleich zwischen GEVIC und CVIC.
GEVIC
Vorzeichen Δ Z = Vorzeichen gt (s ist dauernd positiv).
Größe JZ = O.I.
wobei O.I. der optimale
45
Zuwachsanteil (der der den Zuwachsanteilen in GEVIC am nächsten kommt) ist.
CVIC
Vorzeichen ΔΖ = Vorzeichen --.
Vorzeichen ΔΖ = Vorzeichen --.
Die Größe von AZ ist für alle Zuwachsanteile,
die während eines bestimmten Zyklus ausgewählt werden, die gleiche und wird in irgendeiner Weise
bestimmt.
Fordert man, daß alle Zuwaclisanteile, die während eines Rechnerzyklus aufgetreten sind, die gleiche
Größe haben, und ist es möglich, daß diese Größe sich nur um einen Faktor von 2 zwischen den Zyklen
ändert, so wird eine Reihe von Vorteilen gegenüber GEVIC erzielt:
1. Die Zuwachsanteilauswahl besteht aus einem Tor zum überführen des Vorzeichens des Ausdruckes
ρ in einen Speicher mit willkürlichem Zugriff.
2. Die Zuwachsanteile werden als einzelnes Bit (Binärziffer) gespeichert — unabhängig von dem
Bereich, über den sie sich ändern können.
3. Die Zuwachsanteile brauchen nicht codiert oder decodiert werden.
4. Durch Begrenzung der Größenordnung auf einen Faktor von 2 und mit Hilfe anderer Steuermittel,
die im folgenden beschrieben werden, wird die Multiplikation durch Zuwachsanteile vereinfacht.
Es ist lediglich eine Verzögerung um ein Nulloder Eins-Bit erforderlich. Bei GEVIC ist eine
veränderliche Verzögerung erforderlich, und zwar eine Verzögerung, die in den Taktimpulsen gleich
dem Exponenten des programmierten maximalen Zuwachsanteiles ist.
,5-, Zwischen den CVIC-Operationen tritt keine
Verlustzeit auf (ungenutzte Bit-Stellen). GEVIC erfordert einen Abstand gleich der Potenz des
maximalen Zuwachsanteiles, damit eine relative Verschiebung durch die Zuwachsanteilmultipliziereinrichtung
möglich ist.
6. Der maximale Zuwachsanteil in CVIC kann eine Potenz der Basis s bis zu s""1 sein, wobei «
die Anzahl von Bits in der Länge der verwendeten Worte ist (nur Größenbits). In dem im folgenden
näher zu beschreibenden Ausführungsbeispiel ist ein maximaler Zuwachsanteil von s" = 8192
vorgesehen.
Weitere Unterschiede zwischen CVIC und GEVIC sind:
1. Die Steuereinheit von CVIC, die die Größe der Zuwachsanteile bestimmt und steuert, ist
(in komplexer Form) analog dem Zuwachsanteüsauswähler
von GEVIC. Bei CVIC ist jedoch nur eine Steuereinheit erforderlich, im Gegensatz
zu drei Zuwachsanteilsauswählern bei GEVIC (ein Eingangs- oder X'-Auswähler und
zwei Ausgangs- oder Z'-Auswähler).
15 16
2. Zur Summierung der Zuv/achsanteile in CVIV der Komplementiervorrichtung 33 hinzugefügt wird,
(U-, V- und X-Zuwachsanteiladdierer) muß eine bevor es in der X-Spur aufgezeichnet wird. Die
Erkennung der gültigen /!-Größe vorgesehen Zuwachsanteilgröße wird von der i-Spur 15 abgeleitet,
werden. Dies wird dadurch erreicht, daß der wie in Fig. 2 B gezeigt. Die i-Spurl5 ergibt zwei
i-Impuls im Rechnerspeicher zurückgehalten wird 5 Ausgänge, nämlich A^1 (der alte Zuwachsanteil)
und von einer Bit-Stellung in eine andere über- und A1 (der neue Zuwachsanteil). Beide Zuwachsgeführt
wird, wenn die Zuwachsgröße sich ändert. anteile werden dem X-Kanaladdierer 31 zugeführt.
Es kann aber hierfür auch ein Zähler verwendet Welcher dieser beiden Zuwachsanteäle verwendet
werden. werden soll, wird durch das Programm oder durch
3. Sowohl die oberen als auch die unteren ^-Größen-10 einen Befehlsimpuls festgelegt, der in Fig. 3 als
grenzen müssen eingestellt werden und es müssen Befehl 6 (& 6) und Befehl (& 7) bestimmt ist und aus
geeignete Steuerungen' vorgesehen werden. dem Befehlsregister 123 kommt. Der Befehl, der aus
Normalerweise ist die untere Grenze 2°, und dem Programm zur Verfügung sieht, führt den entdie
obere Grenze stellt sich als Funktion der sprechenden Zuwachsanteil in den Addierer 31 über
erforderlichen Aufgabendynamik Probleme dar. 15 Tor 1Θ1 oder 105, die durch Flip-Flop 103 oder 107
Beispielsweise ist die obere Grenze zu einer gesteuert sind. Wenn der Befehl 6 vorhanden ist,
Potenz von 2° bis 213 wählbar. Ohne diese wird der alte Zuwachsanteil (A^1) hinzuaddiert.
Begrenzung würde der Rechner zwischen 2(""1J Ist der Befehl 7 vorhanden, wird der neue Zuwachs-
und 2" C"1) arbeiten. anteil (A4) hinzuaddiert. Wenn weder ein Befehl 6
20 noch ein Befehl 7 vorliegt, wird kein Zuwachsanteil
la den F i g. 2A und 2 B ist in Blockdiagrammform addiert, und der X-Wert bleibt ungeändert. Das
ein Ausführ .ngsbeispiel gemäß vorliegender Erfin- Vorzeichen des Zuwachsanteiles wird im Flip-Flop
dung dargestellt. Daraus geht hervor, daß CVIC 189 gespeichert und dient zur Steuerung der Zweiermehrere
Spuren oder Kanäle 1, 3, 7, 9,11,15, Serien- komplementier vorrichtung 33 am Zuwachsanteileinaddierer
17, 23, 31, Zweier-Komplementiervorrich- 25 gang zu Addierer 31. Wenn ein negativer Zuwachstungen
19, 25, 119, 120 und Seriensubtraktionsvor- anteil addiert v/erden soll, bewirkt das Zeichen eine
richtungen 122 enthält, die so zusammengeschaltet Komplementbildung von A1^1 (oder A1).
sied, daß sie verschiedene Ausgänge erzeugen, die Der S-Ausdruck wird der Komplementiervorrich-
sied, daß sie verschiedene Ausgänge erzeugen, die Der S-Ausdruck wird der Komplementiervorrich-
arideren Teilen des Rechners zugeführt werden. tung 119 unter Steuerung eines Prograxnmierbefehles
F i g. 2A weist drei Hauptkanäle auf, nämlich einen 30 aufgegeben, der in das Befehlsgatter 117 eingeführt
U-Kanal, einen f^-Kanal und einen X-Kanal. Die .wird. In der U- oder F-Kanäien wird dieser S-Aus-
U-, V- und X-Kanäle sind im Prinzip ähnlich auf- druck U1 oder V^1. Bei der Multiplikation eines
gebaut. Jeder Kanal kann Zuv/achsanteile addieren, Wortes mit einem Zuwachsanteil (F i g. 3) wird S
sät Z'jwachsanteilen eines vollen Wortes multipli- mit dem Xj-Zuwachsanteil multipliziert, der aus
zieren und in den Summierkanal ausgeben. In der 35 dem Flip-Flop iO9 stammt, wie im Fall der Addition
folgenden Beschreibung wird insbesondere der X-Ka- des Zuv/achsanteiies. Der Flip-Flop 1C9 wirkt als
oai betrachtet, wie er in den F i g. 2 uad 3 dargestellt Zwischenspeicher. Die Zuwachsanteile werden auf
ist, wobei F i g. 3 ein in einzelnes geilendes Block- der Speichertrommel in CVIC gespeichert, werden
diagramm eines besonderen Kanals ist, dei entweder zeitlich früher betrachteί und so lange festgehalten,
der U-, der V- oder der X-Kanal ist. 40 bis sie benötigt werden. Tatsächlich werden sie wäh-
Madi den F i g. 2A und 3 besteht der X-Kanal rend des Wortes betrachtet, das dem Wort vorausaus
einer X-Spur 5, einem Serienaddierer oder einer geht, in dem sie verwendet werden sollen. Im X-Kanal
Zirwacüsaateilsummiereinheit 31, einer Komplemen- programmiert CVIC, wie im einzelnen in F i g. 3
tier/orrichtung 33 (F i g. 3), einer gesteuerten oder angegeben, nur + SXl In anderen Kanälen können
veränderbaren Verzögerungseinrichtung 35 und den 45 entweder Plus- oder Minuswerte programmiert werzugehörigen
Ein- und Ausgängen. Diese Bestandteile den. Der Ausgang der Komplementiervcrrichtung 119
smd ebenfalls im [/-Kanal und im F-Kanal vor- wird dann einer Verzögerungseinrichtung 35 zugefranuen.
Zur Darstellung des allgemeinen Algorith- führt, die eine steuerbare Verzögerung von 0-, 1- oder
nius der Gleichung (27) werden die Ausgänge der 2-Bii-Zeiten aufweist, die von außen über Cl, C2
U-, V- und X-Kanäle in den Addierern 29 und 37 50 und C3 in steigender Ordnung gesteuert v/erden.
summiert. Der Ausgang des Z-Kanals 7, der ähnlich Die Steuerungen v/erden danach bestimmt, ob die
den U-, V- und X-Kanälen ist, der jedoch keine Zuwachsanteilsgröße zugenommen oder abgenommen
Stornierung der Zuwachsanteile vorsieht, v/ird mit hat oder gleich geblieben ist und ob X- alt oder neu ist.
digs=·" Summe im Addierer 43 kombiniert. Die neue Welche Steuerung (Cl, C2, C3) oder weichen
Summe wird mit dem Ausdruck Rho (ρ) in den 55 Weg das Produkt S (Vorzeichen von XI) durch die
Addierern 61 und 63 vereinigt. Der Ausdruck Z' Verzögerungseinrichtungen 35,4 und 35 3 nimmt,
wird dann gewählt. wird danach bestimmt, ob a) der Zuwachsanieil
Wie bereits erwähnt, sind die U-, V- und X-Kanäle alt oder neu ist und b) aufweiche Weise die Änderung
siel?, sehr ähnlich. Jeder ergibt eine Addition der des Zuwachsantsiles von A1^1 nach A1 erfolg^ ist.
ZEtvachsanteile, eine Multiplikation mit den Zu- 60 Bsi Betrachtung der Verzögerungseinrichtung 35
waclisanteilen eines vollen Wortes und einen Ausgang läßt sich fectstelien, daß der kurze Weg der ist, der
zum Summierkanal. In den F i g. 2A und 3 und die Verzögerungseinrichtung vollständig umgeht. Der
insbesondere in F i g. 3 ist an der oberen linken Seite längste Weg ist de?, -,venn beide Verzögerungseineas
Eingangswort X^1 gezeigt, das der alte Wert X richtungen 3SA und 35ß, die in die Verzögerungsist, der aus der X-Spur des Speichers 2Sf in den 65 einrichtung 35 eingeschlossen sind, durchlaufen wer-X-ICanalS
eingelesen v/ird, welcher m den Serien- den. Die Yerzögeriingssteuerungen werden in der
sddjerer 31 führt. Das Wort wird dadurch auf den GrcßensieisereinriehiKne 65 erzeugt.
gt
neuesten Stand gebracht, daß X[ als Eingang von Insgesamt ist die Arbeitsweise des X-Kanais wie
folgt: Der alte Wert des X-Ausdruckes wird vom Speicher 200 in den X-Kanal 5 eingelesen und dem
Addierer 31 zugeführt. Im Addierer 31 wird er durch Addition des Stromzuwachsanteilwertes neu festgelegt.
Das Vorzeichen dieses Zuwachsanteiles wird aus dem Speicher 200 mit willkürlichem Zugrift
adressiert, bevor es verwendet werden soll. Die Zuwachsanteilsgrößen sind links in F i g. 3 als A^1
und .1; gezeigt. Diese alten und neuen Zuwachsanteilgrößen werden aus der i-Spur 15 nach F i g. 2 B
erhalten. Beide Zuwachsanteile, nämlich die alten und die neuen Zuwachsanteilsgrößen, stehen zur
Verfügung. Welche der beiden Größen verwendet wird, hängt vom Vorhandensein von &6 oder &Ί
ab. Der Befehl 6 oder der Befehl 7 öffnet die Gatter ,5
101 oder 105 und ermöglicht es, daß die Zuwachsanteilsgröße in die Komplementiervorrichtung 33 eingelesen
wird. Wenn der Zuwachsanteil negativ ist, zieht das Vorzeichen von X-, das vor diesem Additionsvorgang
gespeichert worden ist, beim Eintreten in die Komplementiervorrichtung das angegebene J
von Xi-i ab, statt es zu addieren. Der gleiche Zuwachsanteil,
der in den Flip-Flop 109 gelangt und sich dann in die Komplementiervorrichtung 33 verzweigt,
dient zur Steuerung der Multiplikation von S zur Bildung des Produktes SZ1'. Das X- wird, wie
bereits erwähnt, zeitlich früher betrachtet und im Flip-Flop 109 bereitgehalten. Der Ausdruck SX1' gelangt
dann durch die variable Verzögerungseinrichtung 35, und auf Grund der Steuerung von Cl, C2, C3
(nicht gezeigt) läuft der Ausdruck SX/ entweder durch ohne verschoben zu werden, oder aber er wird
nach links oder rechts um eine Bit-Stelle verschoben, je nachdem, ob der X1'-Zuwachsanteil alt oder neu
ist und ob die Größe gegenüber der des vorhergehenden Zyklus anwächst oder abnimmt. Das Zeitsteuerregister
120 und das Befehlsregister 123 der F i g. 3 werden zur internen Steuerung verwendet und sind
in allen U-, V- und X-Kanälen doppelt vorhanden.
Das Zeitsteuerregister 121 steuert die Datenfolge durch die Einheit, da zur gleichen Zeit nichts anderes
passiert. Bei einer Kerndiodenschaltung ist eine 11Z2 fache Taktimpulsverzögerung über eine Addiervorrichtung,
eine Taktimpulsverzögerung um einen Impuls durch eine Komplementiervorrichtung usw.
vorhanden. Bei einer Transistorschaltung ergibt sich nur ein Bruchteil einer Taktimpulsverzögerung. Beim
Vorgang des Addierens ist es erforderlich, den Abstand freizuhalten, um zu verhindern, daß ein übertrag,
der bei der Summenbildung erzeugt wird, sich über den Ein-Bit-Spalt, der zwischen den einzelnen
Worten vorhanden ist, ausbreitet. Deshalb wird ein Zweig des Zeitsteuerregisters dazu verwendet,
den Abstand freizuhalten. Das Zeitsteuerregister 121 ist im wesentlichen ein Schieberegister, durch das
ein einzelner Impuls während eines jeden Wortes sich fortpflanzt. Es wird dazu verwendet, den Beginn
eines Wortes festzulegen. Der Zeitsteuerimpuls ist in Koinzidenz mit dem 2°-Bit des Wortes (oder
einem Bit, das auf dem Abstand folgt).
Das Befehlsregister 123 arbeitet in der Weise, daß es die verschiedenen Programmimpulse &0 bis <£16
ergibt, die einen Betrieb innerhalb der einzelnen Kanäle verändern. Das Befehlsregister, das einen
bestimmten Kanal zugeordnet ist, weist einen Eingang und einen Ausgang auf, weil die getrennten
Kanäle parallel geschaltet sind (der X-Kanal, der weiter oben behandelt wurde, ist zeitlich in Koizidenz
mit den U- und F-Kanälen), und es ist erwünscht, Befehle aus einer einzigen Trommelspur zu erhalten.
Die einzelnen Kanalregister stellen eine Serienkombination dar, so daß die Befehlsspur Steuerimpulse
in den [/-Kanal einführt. Auf dem [/-Kanal werden sie in den F-Kanal und aus dem F-Kanal in den
X-Kanal geführt usw.
Die U-, V- und X-Kanäle können Kernschaltungen
aufweisen. Mit Ausnahme des Z-Kanals, der im Prinzip den U-, V- und X-Kanälen sehr ähnlich ist
(wenn man davon absieht, daß keine Summierung der Zuwachsanteile erfolgt), kann der übrige Teil
der Rechnerschaltung nach der Transistortechnik ausgelegt werden. Somit können die Schaltvorgänge,
die mit den Rho-Spuren 9 und 11 in F i g. 2 B verbunden sind, alle transistorisiert werden.
In F i g. 2 B ist im Diagramm ein Rho-Spur-Paar gezeigt, nämlich eine 1 o-Spur 9 und eine p2(p-Spur 11
mit zugeordneten Verzögerungseinrichtungen 45 und 47, einem Schalter 59 und Serienaddierern 61 und 63.
Die Rho-Spuren weisen doppelte Länge auf.
Begriffsbestimmung für bedingt veränderliche
Zuwachsanteile
Zuwachsanteile
CVIC ergibt eine Vereinfachung gegenüber der bekannten GEVIC, auf die weiter oben eingegangen
worden ist, indem die gleiche Größe für alle Zuwachsanteile während eines Rechnerzyklus verwendet
wird, und eine Änderung der Zuwachsanteilsgröße zwischen den Zyklen nicht größer alsmm den Faktor 2
wird. Die Ableitung dieser Begriffsbestimmung läßt sich der Analyse des Grundalgorithmus entnehmen:
R. = O1-1 -
+ SX1'
+ SX1'
i^1 + U1T1' + F^1 W1'
(27)
Die folgenden Ausdrücke gelten sowohl für GEVIC als auch für CVIC.
1. Die Zuwachsanteile werden in U- und F-Addierern summiert.
2. Die vollen Wortlängen werden mit T-, W-, X'- und Z- Zuwachsteilen multipliziert.
3. Jeder Rechnerzyklus beginnt an einer festen Stelle im Speicher und arbeitet, bis alle Arbeitsvorgänge
durchgeführt sind und dieser Festpunkt wieder erreicht ist. In Abhängigkeit vom Algorithmus, der in jedem bestimmten Augenblick
durchgeführt wird, können die Zuwachsanteilveränderlichen U{, Vi', W{, Τ/, X'i während
des augenblicklichen oder des vorausgehenden Zyklus berechnet worden sein. Somit werden
für den ersten Arbeitsvorgang des Zyklus alle Zuwachsanteile in den vorausgehenden Zyklus
berechnet. Für einen Zwischenbetrieb können manche Zuwachsanteile alt und andere neu
sein. Ihre Größen unterscheiden sich dann um nicht mehr als einen Faktor von 2 innerhalb
eines Algorithmus.
Nimmt man an. daß zu einem bestimmten Zeitpunkt alle Veränderlichen neu sind und daß man
unter Zugrundelegung der Begriffsbestimmung von CVIC die gleiche Zuwachsanteilsgröße I,- erhält, so
kann die Gleichung (27) wie folgt geschrieben werden.
SO« $69/275
19 20
S (Vorzeichen Z1O + 4^ = "^T1 ± s (Vorzeichen Z1^1) -%^- ± U1 (Vorzeichen 7j')
A1 A1 A1
± V1-1 (Vorzeichen W1') + S (Vorzeichen X1O . (34)
Zu dieser Zeit wird der -~- -Faktor bei Z[_x vernachlässigt, da er nie größer als 2 oder V2 ist, er wird
aber später berücksichtigt. Während des folgenden (z+l)-ten Zyklus wird die Gleichung (34) zu:
S (Vorzeichen Zi+1) + ^±- = ~p— ± S (Vorzeichen Z1O ± U1+1 (Vorzeichen T1+1) ± usw. (35)
Δΐ+ί Δί+ί
a) In diesem Fall, wo keine Änderung in der Zuwachsanteilsgröße erfolgt ist, ist A1+1 = Δ und die Gleichung (35)
wird zu:
S (Vorzeichen Z'i+1) + 4^ = "T" ± s (Vorzeichen Z1O ± Ui+1 (Vorzeichen 7J+1) ± usw. (35 a)
A Δ
b) Wenn die Zuwachsanteilsgröße um einen Faktor von 2 vergrößert worden ist, wird <dm =2 A1, und die
Gleichung (35) wird zu:
S (Vorzeichen Zf+1) + ^p±- = ip^T ± S (Vorzeichen Ζ/)1 ± t//+i (Vorzeichen Ti+1) ± usw. (35 b)
^i+l ^ L Δί ' J
c) Wenn die Zuwachsanteilsgröße um den Faktor von 2 verringert worden ist, wird Ai+1 = -=-..1,·:
S (Vorzeichen Z'i+l) + -^- = 2 PjL ± S (Vorzeichen Zi)I ± üi+i (Vorzeichen Ty+1) ± usw. (35 c)
^i-I L Δι J
Anstatt, daß die vier unabhängigen Größen ver- Wirkung des Einschwingens und der Verwendung
schöben werden, um sie mit den Zuwachsanteilen einer nicht sicheren Maßstabsänderung (non-safezu
multiplizieren, wird der Restausdruck (o) in ent- 35 scaling) kann sich der Restausdruck (durch Eingegengesetzter
Richtung verschoben. Aus diesen Er- schwingen) aufbauen und in manchen Fällen die
örterungen ergeben sich verschiedene Regeln: Länge eines Wortes übersteigen. Unter sicherer Maß-Regel
1: Jedesmal, wenn die Zuwachsanteilsgröße Stabsänderung wird dabei die Auswahl eines jeden
um den Faktor 2 vergrößert worden ist, wird der Maßstabsfaktors S ... (s. Gleichung (27)) verstanden,
Inhalt des Restregisters um ein Bit nach rechts ver- 40 so daß er eine maximale Änderung aller unabhängigen
schoben (mit V2 multipliziert). Jedesmal, wenn die Variablen aufnimmt, ohne den Restausdruck R zu
Zuwachsanteilsgröße um den Faktor 2 abnimmt, vergrößern. Wie groß die Überschreitung sein muß,
wird der Restwert um ein Bit nach links verschoben hängt von vielen Faktoren ab, 0 erreicht jedoch nie
(mit dem Faktor 2 multipliziert). eine doppelte Wortlänge. Somit wird ein überlauf
Berücksichtigt man, daß einige der multiplizieren- 45 und ein Verlust an Daten dadurch erreicht, daß
den Zuwachsanteile alt und andere neu sind (die Worte mit der doppelten Länge von 0 verwendet
während des augenblicklichen oder vorhergehenden werden (2o).
Rechnerzyklus berechnet würden),muß während der Die oben erörterten Ausdrücke, d.h. U1, T1', V1^1,
Verschiebung die Regel 2 berücksichtigt werden. W/, SX-, SZ[ werden summiert. Zur Erläuterung
Regel 2: Wenn ein Ausdruck-Zuwachsanteil (T/, 50 und zur genauen Prüfung des Datenflusses wird
W1, ΧΙ oder Z/) alt ist und während des voraus- diese Summe zur Vereinfachung mit Sigma bezeichnet:
gehenden Zyklus berechnet worden ist, muß dieser „ rrT, , T/ u/, , r,Y, Q7, ,-,^
Ausdruck in Richtung eines Betrages und um einen ' ' ' ' l '
Betrag gleich dem verschoben werden, auf den 0 und
während dieses Zyklus verschoben worden ist, d. h., 55 _ r , _ ^' + R (37)
die Verschiebung der Ausdrücke ist nie größer als ^' ~ "' ^*"1 ~ ' "
eine Bit-Stelle. was in Übereinstimmung mit den Gleichungen (27), Eine Änderung der Zuwachsanteilsgröße muß eben- (34) und (35) erfolgt. Der Sigma-Ausdruck wird
falls bei der Summierung von Zuwachsanteilen in abwechselnd den beiden o-Registern aufgegeben, die
den U- und F-Registern berücksichtigt werden. Dies 60 ungeraden Σ werden dem 1 — 0 und die gerade
geschieht auf verschiedene Weise. In F i g. 2 ist ein bezifferten dem 2 — 0 hinzuaddiert.
Ausführungsbeispiel gezeigt, bei dem die verwendete Der aus der Prüfung von ψ; ausgewählte Zuwachs-Steuerung
einen i-Impuls benutzt, der in einem anteil hat die Größe
Kanalregister 15 des Speichers gespeichert ist und 1 ^. I = j
zwischen Rechnerzyklen verschoben wird, so daß 65 ' '' . seine Stellung stets die Stromzuwachsanteilsgröße wobei J4 für den gesamten i-ten Zyklus fest gegeben
anzeigt. Dazu sind Doppel-g-Spuren 9 und 11 nach ist und während des vorhergehenden Zyklus be-F
i g. 2 B erforderlich. Auf Grund der gemeinsamen stimmt wurde.
Das Vorzeichen des Zuwachsanteiles ist eine Funktion von Q1 und von S (oder für indirekten Betrieb
von V1):
Direkter Betrieb:
Vorzeichen Z\ = Vorzeichen ψΛ
Θ Vorzeichen S (38 a)
Indirekter Betrieb:
Vorzeichen U- = Vorzeichen <p,-
® Vorzeichen V1 (38 b)
IO
wobei © »Ausschließlich-ODER« und die Vorzeichen
+ = O und — = 1 bedeuten.
Für das Quadratwurzelziehen ist U- auch eine Funktion eines Befehlsimpulses, der eingeführt wird,
um zu gewährleisten, daß die positive Quadratwurzel bestimmt wird.
Während des i-ten Zyklus des Wertes J/+1 wird
die Zuwachsanteilsgröße für den (1 + l)-ten Zyklus bestimmt. Sie beruht auf den laufenden Raten aller
Eingangsveränderlichen und bestimmter abhängiger Veränderlicher (die im Rechner selbst enthalten sind).
Wenn der Rechner den Eingängen nachzueilen beginnt (wie beim Ansprechen auf einen Stufeneingang),
bewirkt die Steuerung, daß die Zuwachsanteilgröße sich bei nachfolgenden Zyklen verdoppelt, bis der
Rechner sich fängt oder in eine Jmax-Sperre läuft.
Bei einer nicht sicheren Maßstabsänderung schwingt sich Rho ein. Wenn der Rechner die Eingänge überholt,
kann dieser Rho-Wert auch große J bestimmen, bis Rho ebenfalls überschritten ist (knooked down).
Wenn der Rechner sich einer Lösung nähert, wird der Wert von J um einen Faktor 2 bei nachfolgenden
Zyklen kleiner, bis er eingestellt ist.
Die Regeln zur Bestimmung von 1 werden jeder Steuerveränderlichen aufgegeben. Im folgenden wird
eine innere Steuerveränderliche betrachtet:
4. Beeinflussung von J _
Vergrößerung:(J;+1 = 2 J1), wenn VX >22. (42)
Vergrößerung:(J;+1 = 2 J1), wenn VX >22. (42)
Die Ergebnisse der Gleichungen (40) und (42) werden einem ODER-Tor für alle Steuerveränderlichen
während des Zyklus zugeführt. Das endgültige Resultat wird während des nächsten oder des (i + 1 )-ten
Zyklus verwendet.
5. Beeinflussung von A
a) Ji+1 = 2J1-, wenn Vergrößerung, (43 a)
b) J;+1 = A1, wenn keine Vergrößerung und
keine Verkleinerung (43 b)
c) J;+i =-γ ..], wenn nur Verkleinerung. (43c)
Die Befehle werden zur Steuerung der Verschiebung von ρ, s, t und der Ausdrücke U1T1', V1^1W1',
SX■ und SZ-^1 verwendet. Für diese Produktausdrücke
müssen die Befehle nach der Gleichung (43) mit Befehls-ά-Impulsen kombiniert werden, damit
die beschriebene Steuerung erreicht wird. Für ρ wird auch im Falle von trapezförmiger Integration die
Verschiebung abgeändert.
Eingangs- und Ausgangsgrößen werden im X-Register verarbeitet. Ein dritter Zuwachsanteilakkumulator,
der denen zur Summierung von U- und F-Zuwachsanteilen identisch ist, ist im Z-Kanal vorgesehen.
Er wird zur Ansammlung der Ausgangsgrößen Z1- und der Zuwachsanteilsannäherungen an
die Eingänge X1 verwendet.
Die Zuwachsanteile der Eingangsgrößen werden summiert:
i-i
V ν — ν '
1. Prüfen:
Direkter Betrieb:
VZ =
Indirekter Betrieb:
i
i
VZ =
2A1-V1
wobei der Faktor 2 willkürlich als zusätzliche Sicherheit gewählt ist, jedoch nicht erforderlich ist.
2. Beeinflussung von J
a) Vergrößerung (J1+1 = ZJ1), wenn VZ $-2-,
b) Verkleinerung (J1+1 = ~ J1'), wenn VZ
<2\
c) Gleicher Wert (J1+1 = J1),
wenn 2t < VZ
< 2-, (40)
wobei Σ in einem Ausführungsbeispiel mit Werten von 1, 2 oder 3 wählbar ist.
_Für Eingangsveränderliche wird die Differenz (X — AV1) bei dem Verfahren des Auswählens des
neuen Eingangszuwachsanteiles X[ gebildet. Hierzu wird auf F i g. 2A verwiesen.
Diese Differenz wird bei der Bestimmung von J1+1
geprüft.
und dieser Wert wird mit der digital dargestellten EingangsgrößeX verglichen. Die Differenz (X — Z,_,)
auf der Leitung 1-1 dient zur Bestimmung des neuen
Eingangszuwachsanteiles X{. tier Zuwachsanteil wird
(39 a) im Zuwachsanteilspeicher gespeichert, wo er zusammen
mit Z-- und Ι/,'-Zuwachsanteilen aus inneren
Betriebsvorgängen dem Programm zur Verfugung steht.
(39 b) 45 Diejenigen berechneten Z'-und [/'-Zuwachsanteile,
die Ausgangsveränderliche aufweisen, können summiert und aus den Rechner als Z1- geführt werden.
3. Prüfen
VX' =
65
= X1
A1
(41)
F i g. 2A und 2 B — Gesamtwirkungsweise
der Eingangs-Ausgangssteuerung
der Eingangs-Ausgangssteuerung
Eingangs- und Ausgangsadressen werden codiert und auf einer Spur der Adressenspur 201 in Verbindung
mit Gatter, Adressier- und Steuerimpulsen gespeichert. Ein Datentor, ein Adressentor und die
Adresse selbst werden außerhalb des Rechners vorgesehen, um eine Synchronisation und Auswahl
unter den außenliegenden Vorrichtungen zu erreichen. Im Inneren des Rechners wird eine Steuerung
zur Auswahl von J .,.-Zuwachsanteilen und zum Gattern
von Daten in und aus dem Punkt 220 im AT-Kanal bewirkt.
Die allgemeinen Steuerungen weisen verschiedene Funktionen auf, nämlich:
1. die Speicherung von Anfangszuständen auf U0-,
V0- und ÄVSpuren;
2. alle Befehlsimpulse aus dem Block 121 werden aus einer einzelnen Befehlsspur erhalten; da
sie mehr oder weniger parallel verwendet werden, obwohl sie in Serie anfallen, müssen sie erst
in einem Register verzögert und von diesem zu den Stellen, an denen sie verwendet werden,
geführt werden;
3. zur Zeitsteuerung ist wegen der Verzögerung im Rechner und wegen der verschiedenen Zeiten,
zu denen Steuerungen erforderlich sind, ein Verzögerungsregister 121 erforderlich.
IO
Der Rechner weist einen (nicht dargestellten) Schalter auf, der es ermöglicht, daß der Bedienende den
maximalen Zuwachsanteil Δ, den der Rechner bei der Lösung einer bestimmten Aufgabe verwendet,
vorgewählt wird.
Damit der Rechner auch ohne diese Steuerung arbeiten kann, kann eine zweite Steuerung im Rechner
vorgesehen werden, die eine Auswahl von entweder 2° oder 213 als maximale Zuwachsanteile ermöglicht.
Diese zweite Steuerung, die nicht dargestellt ist, ermöglicht es dem Bedienenden, zwischen einem
Betrieb mit voll veränderlichen Zuwachsanteilen und festen Zuwachsanteilen zu wählen. Der Impuls aus
einer einzelnen Spur dient zur Festlegung des Beginns des Rechnerzyklus. Er wird auch zur Einführung
der Größensteuerung zu Beginn eines Zyklus in Verbindung mit der Einstellung der Anfangsbedingungen
usw. verwendet.
Der [/-Kanal 1 ist im oberen Teil der F i g. 2a dargestellt. Die Funktionen, die in dem [/-Kanal
durchgeführt werden, sind:
1. die Summierung von Zuwachsanteilen, die in dem LZ-Kanal gespeichert sind, und
2. die Lieferung des Zuwachsanteilsprpdukts (± V^1W1').
Das Vorzeichen J wird aus dem Zuwachsanteilsspeicher erhalten. Wird es zu früh erhalten (während
des Vorganges, der dem Vorgang vorausgeht, in dem es verwendet werden soll), kann es in einem Flip-Flop
zwischengespeichert werden. Der Zuwachsanteil wird wie folgt gekennzeichnet:
Addition, Subtraktion: Δ = W(U' = 0),
Trapezförmige Integration usw.:
A = U' (W = df),
Multiplikation, Division, Wurzelzeichen usw.: Δ = U' = W.
Sowohl das Summieren der Zuwachsanteile als auch die Erstellung des Zuwachsanteilsproduktes
werden in einem Kanal kombiniert. Der Zuwachsanteil Δ W oder . 1U ist in allen Fällen, mit Ausnahme
der Integration für den [/-Addierer 17 und für die V.\W-Multiplikationseinrichtung 19 gleich, oder es
wird einer verwendet und der andere nicht. Damit wird bei der Addition ein Maßstabsfaktor auf der
[/-Spur aufgeschrieben, und Δ U wird nicht verwendet.
Das \W ist der einzige Zuwachsanteilseingang in den [/-Kanal für die Addition, während bei einer
Multiplikation der Zuwachsanteil. 1W gleich dem
von Δ U ist.
Wie in F i g. 2A gezeigt, weist der Addierblock 17 Steuervorrichtungen <£12und
<£13auf, die die Einführung des Zuwachsanteiles in den [/-Addierer regeln.
Die Größe wird aus der i-Schaltung 15 abgeleitet (/lj_i oder /1,·, wobei /I1- die Stromzuwachsanteilsgröße
und A1^1 die vorausgehende Zuwachsanteilsgröße
darstellt). Vorzeichen und Größe werden kombiniert und dem alten Wert von U (aus dem Speicher)
35 unter Steuerung von ά12 und &\3 hinzuaddiert.
Einer dieser Befehle dient für alle Vorgänge mit Ausnahme der Addition oder Subtraktion und identifiziert
J als [/', das als Zuwachsanteil Ü ■ hinzuaddiert
werden soll. Bei CVIC haben alle Zuwachsanteile, die während eines Zyklus ausgewählt werden,
gleiche Größe. Da aber ein Zyklus in bezug auf einen festen Punkt definiert ist, müssen die Zuwachsanteile,
die bei einem bestimmten Vorgang verwendet werden, entweder in dem vorliegenden Zyklus (i-ter)
oder in dem vorausgehenden Zyklus (i— 1-ter) ausgewählt
worden sein. Wenn somit & 12 programmiert ist, wird die alte Zuwachsanteilgröße verwendet.
Wenn <fel3 programmiert ist, wird die neue Zuwachsanteilsgröße
verwendet, und wenn keines von beiden programmiert ist, wie im Falle des Additionsbetriebs,
so wird U kein Zuwachsanteil hinzuaddiert.
Der Größenimpuls wird direkt dem Addierer 17 zugeführt und wird auch mit dem Zuwachsanteilsbit
J U kombiniert. Die Kombination wird in einem Flip-Flop festgehalten, wenn \U eine 1 ist (wenn
der Zuwachsanteil negativ ist). Die Wirkungsweise besteht darin, daß wiederholte Einsen als Eingang
in den Addierer für negative Größen vorgesehen werden. Damit wird ein Komplementärwert zu 2 des
Zuwachsanteiles für negativen Zuwachsanteileingang erzeugt. Der auf den neuesten Stand gebrachte
Wert U; wird auf die [/-Spur 1 des Speichers 200
zurückgeführt. Die Zuwachsanteilsmultiplikationseinrichtung, in der V mit ± 1 multipliziert werden soll,
weist eine gesteuerte Komplementiervorrichtung 19, eine veränderliche Verzögerungsvorrichtung 21 (NuIl-
oder Eins-Bit) und eine geeignete Gattervorrichtung auf. t£14 wird im Zuwachsanteilsvervielfacher verwendet.
Der Zuwachsanteil und <έ14 werden dem
»Ausschlißlich-ODER^Tor 107 zugeführt, sobald sie vorhanden sind. Der Ausgang dieser Kombination
des Zuwachsanteiles und von de 14 wird dann zur Steuerung der Komplementiervorrichtung 19 eingespeist.
Der andere Eingang zur Komplementiervorrichtung 19 ist V^1, der durch Δ T1* ausgegattert
werden kann (J T^* dient zur Bezeichnung einer
logischen Steuerung).
Aus der Aufzählung der Algorithmen (Gleichungen 27 bis 33) ergibt sich, daß das negative Produkt
(ώ14 ist programmiert) zur Division, zum Wurzelziehen,
zur Subtraktion usw. verwendet wird. Der J^ _!-Eingang zur Komplementiervorrichtung 19 kann
durch Δ T1* ausgegattert werden, wobei diese Steuerung
ein Zuwachsanteil aus dem Speicher ist, der jedoch verschieden von dem Zuwachsanteil IU,
Δ W ist.
Der Ausgang der Komplementiervorrichtung 19 wird über eine veränderliche Verzögerungseinheit 21
zugeführt, wie bei der Beschreibung der F i g. 3 erläutert.
Diese Verzögerungsvorrichtung 21 weist drei verschiedene Verzögerungspfade Cl, C2, C3 auf. Welchem
Pfad das (V^1)X (Vorzeichen Δ W) durch diese
Verzögerungseinrichtung folgt, ist durch den letzten Zuwachsanteil J bestimmt. Der normale Pfad verläuft
durch das C2-Gatter, den mittleren' Pfad. Der kurze Pfad über Cl wird in dem Fall verwendet,
daß a) die Zuwachsanteilsgröße seit dem vorausgehenden Zyklus gewachsen ist und b) der Zuwachsanteil
1W im vorausgehenden Zyklus berechnet wurde. Der längere Pfad durch C3 wird gewählt,
wenn a) der Zuwachsanteil in dem vorausgehenden
Zyklus berechnet wurde und b) die Größe abgenommen hat. Wenn nicht anders vorgegeben, gilt diese
logische Zuordnung auch für die Verzögerungseinheiten in den anderen Multiplikationsvorrichtungen.
Der endgültige Ausgang ist als ± F,-_i 1W1 gezeigt
und wird über die Leitung a-a dem Addierer 29 (Fig. 2B) zugeführt. Das ±-Zeichen ist wegen des
Einflusses von & 14 vorhanden.
Parallel zu den LZ-Kanälen in Fig. 2A ist der
F-Kanal 3 gezeigt, der mechanisch und in seiner Wirkungsweise identisch mit dem [/-Kanal mit
ά-Befehlen 9,10 und 11 ist, die analog den ά-Befehlen
12, 13 und 14 sind. Die Größen, die im F-Kanal gebildet werden, sind erstens die Summierung von
F'-Zuwachsanteilen, F;, und zweitens das Zuwachsanteilsprodukt
±UiTl' oder ± UtAT1. Das AT2*
gattert den F-Kanal und dient zum logischen Schalten in dieser Einheit. Falls sie verwendet wird, ist sie
(durch die logische Steuerung) als Komplement von 17J* programmiert. Sowohl A T2* als auch T1*
werden entweder von den Eingangsvorgängen oder von Ausgangsvorgängen vorangegangener Algorithmen
abgeleitet, die von den Inkrementspeichern adressiert werden.
Aus der Aufzählung der Algorithmen (Gleichungen 27 bis 33) ergibt sich, daß das negative Produkt
(<&14 ist programmiert) zur Division, zum Wurzelziehen,
zur Subtraktion usw. verwendet wird. Der V1 _!-Eingang zur Komplementiervorrichtung 19 kann
durch 17i * ausgegattert werden, wobei diese Steuerung
ein Zuwachsanteil aus dem Speicher ist, der jedoch verschieden von dem Zuwachsanteil It/, \W ist.
Der Ausgang der Komplementiervorrichtung 19 wird über eine veränderliche Verzögerungseinheit 21
zugeführt, wie bei der Beschreibung der F i g. 3 erläutert.
In F i g. 2A ist der Z-Kanal 5 parallel zum F-Kanal-Block
dargestellt. Der Z-Kanal ist im Prinzip wie die U- und F-Kanäle aufgebaut, enthält aber eine
andere Anordnung zum Gattern und ferner auch eine Vorrichtung zur Verarbeitung von Eingangsund
Ausgangsgrößen, die ganze Wörter sind. Die programmierbaren Funktionen, die im A'-Kanal enthalten
sind, ergeben erstens eine Summierung der X'-Zuwachsanteile, AT1-, zweitens ein Zuwachsanteilprodukt,
SX'j, drittens einen Wortausgang zu außenliegenden
Vorrichtungen, X1, und viertens einen Vergleich der angesammelten X1-I mit einem binärcodierten
Eingang X, eine Festlegung des Eingangszuwachsanteiles X- und einen Beginn der Größensteuerung
als Funktion der Eingangsdaten. Es sind keine Vorkehrungen zum Komplementieren von
SK- durch einen Befehl getroffen, da diese Möglichkeit in allen anderen Kanälen vorgesehen ist und
im X-Kanal nicht erforderlich ist. Unterschiede zwischen dem X-Kanal und den U- und F-Kanälen
bestehen darin, daß im .Y-Kanal &S anstatt einer
1 T*-Funktion zum überführen des S-Einganges in die Multiplikationsvorrichtung 119 verwendet wird
und daß der ΛΓ-Kanal eine Vorrichtung zur Verarbeitung
von Eingängen in und Ausgängen aus diesem Kanal aufweist.
Auf der X-Spur werden Ausgangsgrößen angesammelt und über eine Adresse, die in die Eingangs-Ausgangs-Spur
eingeschrieben ist, auf die entsprechende (,5 Ausgabevorrichtung gegatlert. Die Zuwaehsanteilsannäherung
an eine Eingangsfunktion ist ebenfalls auf Λ' angesammelt. Sie wird durch Subtraktion
in 122 mit der Eingangsgröße X verglichen, die ein binärcodiertes Wort ist, das außerhalb des Rechners
erzeugt worden ist und bei dem der neue Zuwachsanteil als Vorzeichen der Größe X — Xt ausgewählt
wird. Das AX wird irgendwo im Rechner verarbeitet
und wird im folgenden beschrieben. Ein Sekundärausgang / (x) längs der Linie 1-1 jrteht nur zur Verfügung,
wenn die Eingangsgröße X sich in der von Zuwachsanteilen angesammelten Näherung X^1 um
mehr als das Vierfache der Stromzuwachsanteilsgröße unterscheidet. Die Funktion f(x) wird bei
der Zuwachsanteilsgrößensteuerung verwendet und wird im folgenden näher erläutert. Wie bereits oben
ausgeführt, werden die Eingangs- und Ausgangsausdrücke durch die Eingangs-Ausgangs-Spur des
Speichers 200 gesteuert. Neben anderen Funktionen wird hier das erforderliche Sperren der X-Einheit
bewirkt. Auf diese Weise können bestimmte der auf den neuesten Stand gebrachten Ausdrücke X1 ausgegattert
werden. In ähnlicher Weise können sie als Minuseingang in eine Subtraktionsvorrichtung 122
eingeführt werden, wo sie mit den Eingangsgrößen X verglichen werden.
Eingangs- oder . 1 Z-Zuwachsanteile werden bestimmt
als
Vorzeichen X- = Vorzeichen (X — X^1).
Größe
J,-
das für alle Zuwachsanteile, die während des /-ten Zyklus ausgewählt sind, fest ist.
Für die Größensteuerung besteht die einzige Wirkung der Eingangsveränderlichen in diesem Ausführungsbeispiel
darin, daß ein »,J-Größenanstieg« entsteht, wenn der Rechner den Eingangsraten nacheilt.
Der Z-Kanal 7 ist in F i g. 2A parallel zum bereits beschriebenen X-Kanal geschaltet. Dieser Kanal
ist ähnlich der Multiplikationsvorrichtung der vorhergehenden drei Kanäle, es fehlt ihm aber ein
Summierkreis. Es wird auch nur ein Befehl 15 im Ausschließlich-ODER-Tor 110 in diesem Kanal verwendet,
um das Vorzeichen des Zuwachsanteilproduktes SZ'i zu steuern. Bei direkten Vorgängen,
wie z. B. Addition und Multiplikation, wird das negative Produkt -SAZ verwendet. Bei Rückkopplungsvorgängen,
z. B. Division oder Wurzelziehen, ist das AZ ein Eingang, und es wird vorteilhafterweise
+ SAZ verwendet. Es sind auch keine Vorkehrungen getroffen, um den SZ'- Kanal auszugattern.
Bei einer anderen Möglichkeit wird nur — S IZ verwendet. Dieses Verfahren erfordert die Speicherung
des Ausdruckes — S für Rückkopplungsvorgänge und +S für direkte Vorgänge. Die Zuwachsanteilssteuerung
der Komplementiervorrichtung 119 bildet dann ein Komplement S, wenn der Zuwachsanteil
positiv ist, und kein Komplement S, wenn der Zuwachsanteil negativ ist. Der Befehl 15 kann dann
eliminiert werden.
Die vier Ausgänge aus den Stufen der Multiplikationsvorrichtung der U-, V-, X- und Z-Kanäle
werden in den Addiervorrichtungen 29. 37, 43 kombiniert, so daß die folgende Gleichung erhalten wird:
Σ =■■■ ϊ U 17 rl V WV ± S I.V + S IZ.
Wegen der Verschiebung, die in einigen der Aus-
Wegen der Verschiebung, die in einigen der Aus-
809 569/275
27 28
druck-Multipliziervorrichtungen in den U-, V-, X- nimmt Rho stets den mittleren Weg und wird nicht
oder Z-Kanälen erfolgt ist, können einige Daten um verschoben.
ein Bit nach rechts (in Richtung geringerer Wertig- Die Steuerungen auf den beiden Rho-Multipli-
keit) in den einen Bit-Abstand verschoben werden, kationsvorrichtungen sind ganz ähnlich ausgebildet,
der bisher zwischen aufeinanderfolgenden Worten 5 mit dem Unterschied, daß auf Grund der Ubervorgesehen
war. Deshalb ist kein Spalt zwischen lappung der Rho-Worte (d. h. um ein halbes Rho-Worten,
die in diesen Addierer hinein und aus ihm Wort oder eine normale Wortlänge) die beiden
heraus geführt werden, vorhanden. Aus dem Addierer Sätze von Steuervorrichtungen um eine normale
29 werden zwei Ausgänge erhalten, nämlich E1 und Wortlänge vom Beginn eines Betriebszyklus versetzt
Vorzeichen Zt-U die als Eingänge in die Rho-Kanäle 9 i0 eingeführt werden müssen. Auch Teilkommandos
und 11 vorgesehen sind. und Wiederherstellkommandos für die Rho-Aus-
Beim Ablesen von 1ρ9 und 2ρ11 nach Fig. 2B drücke können eine Wortlänge lang auf abwechselnden
aus dem Speicher 200 werden die Ausdrücke so Worten gehalten und aus einem Steuerimpuls Tau (τ)
gewählt, daß sie bei betätigtem Schalter 59 Rho- erzeugt werden. Die Ausgänge aus den Rho-Sigma (« Σ)-Sigma
{ηΣ) und Roh-Zusatz {ρAUX) bilden, und i5 61-und Rho-Zusatz (rMU^O-oS-Addieryorrichtungen
schließlich werden die neuen 1«- und 2 «-Ausdrücke werden den Ausschließlich-ODER-Toren (nicht daraus
der logischen Schaltung 112 wiedergewonnen gestellt) zur Erzeugung von /(ρΣ) und f(oaux) zu-
und in den Speicher 200 rückgeführt. Die in den geführt, die ähnlich dem Ausdruck der Funktion f(x)
Rho-Kanälen 9 und 11 durchgeführten Funktionen sind und die in der Matrix, der Zuwachsanteilsteuersind
erstens eine Summation mit dem Ausgang aus 20 vorrichtung 112, verwendet werden,
den Addiervorrichtungen 29, 43, 37, zweitens ein Eine Wirkung der wachsenden Zuwachsanteilgröße
Ausgang in den Matrixzuwachsanteilauswähler 101 im CVIC ist die angesammelte Verschiebung der
und drittens ein Ausgang in die Größensteuerungs- Rho-Ausdrücke. Jedesmal wenn . I um einen Faktor
vorrichtung 65. von 2 vergrößert wird, werden die Rho-Ausdrücke
Der· Grund für die Trennung der Rho-Ausdrücke 25 (mit Ausnahme der Vorgänge, die eine feste Zuwachsin
Rho-Sigma und Rho-Zusatz im Schalter 59 ist anteilszeit df einführen) nach rechts in Richtung
darin zu sehen, daß die Kombination und die Prüfung geringerer Stellenbedeutung um eine Bit-Stellung verim
Rechner vereinfacht werden soll. Rho-Sigma schoben. Die Verschiebungen können sich über
ist der Teil des Roh-Wortes doppelter Länge, der mehrere Zyklen auf ein vorbestimmtes Maximum
in den vier Multiplikationsvorrichtungen 19, 25, 30 anhäufen, das gleich dem Exponenten des maximal
119,120 liegt und dem (21,-) hinzuaddiert wird, Rho- zulässigen Zuwachsanteiles ist. In jedem Augenblick
Zusatz enthält die übrigen Teile des Rho-Wortes enthält der neue Ausdruck O1 eine Verschiebung gleich
doppelter Länge: erstens den Teil, der Rho-Sigma dem Exponenten von .I1-, so daß er durch I1- geteilt
vorausgeht und der vorhanden ist, wenn Zuwachs- wird, wie in den abgeleiteten Gleichungen (34) und (35)
anteile größer als 2° verwendet werden und durch 35 angedeutet.
Verschiebung von Rho nach rechts (in Richtung Der kleinere f-Zeitgeberkreis (als Block 15 und 51
geringerer Stellenbedeutung) auftreten und zweitens dargestellt) speist die Jr und ..!,„!-Impulse ein, die
den Teil größerer Bedeutung von Rho, der sich aus eine Zuwachsanteilsgröße während des augenblickdem
Aufbau eines Restwortes ergibt, welcher die liehen und des unmittelbar vorausgehenden Zyklus
normale Wortlänge übersteigt. Es werden wiederholte 40 darstellen. Diese Impulsstellung ist für jedes Wort
Vorzeichen-Bits (von Sigma) erzeugt und dem Teil gleich, da alle Zuwachsanteilsgrößen während eines
von Rho-Zusatz mit größerer Bedeutung hinzuaddiert. beliebigen Zyklus gleich sind. Die Impulsstellungen
Ein überlaufen der Rho-Sigma-Summation wird werden von einem Zeitgeberimpuls abgeleitet, der
durch das Vorhandensein eines Übertrages im Sigma ζ. B. 2" zu Beginn der Rechnung darstellt, wenn
Addierer 61 dargestellt. Jeder solche übertrag wird 45 Anfangsbedingungen eingeführt werden. Sie werden
als eine gesetzte Eins auf das Ubertrag-FIip-Flop nachfolgend zu Beginn der folgenden Zyklen wieder
des Rho-Zusatzaddierers 63 gegeben. Die Ausgänge eingestellt, wenn eine Zuwachsanteilsgröße geändert
der Addierer werden dann erneut gegliedert und in wird. Diese Wiedereinstellung erfolgt über eine nicht
der Rho-Spur des Speichers 200 als neues O1 ge- gezeigte Multipliziervorrichtung. Die Verzögerungsspeichert.
50 steuerung über diese Multipliziervorrichtung soll
Rho-Multiplikationsvorrichtungen 205,207 am Ein- entgegengesetzt zu den Rho-Multipliziervorrichtungang
der Rho-Kanäle sind ganz ähnlich wie die gen sein. Die J1- und !,„j-Impulse stehen aus dieser
Multiplikationsvorrichtungen in den vier oben be- Einheit als Eingänge für die Summieradditionsvorschriebenen
Kanälen ausgeführt. Ein Unterschied richtungen 17. 23 und 31 zur Verfügung. Der Ausbesteht
darin, daß kein Zuwachsanteil bei der Fest- 55 gang aus dem f-Kreis ist auch ein Eingang für den
Setzung der Verzögerung eingeführt wird. In den X-Kanal, der zur Erzeugung von/(.τ) verwendet
Rho-Kanälen sind die Steuerungen eine Funktion wird. Ia einem anderen Ausführungsbeispiel kann
der Zuwachsanteilsgrößenentwicklung allein. C1-, der der f-Kreis eliminiert und durch einen Zähler ersetzt
kurze Weg durch die Verzögerungsvorrichtung 45, werden, dessen Zählwert jedesmal dann geändert
wird gewählt, wenn die Zuwachsanteilsgröße die des 60 wird, wenn eine Änderung in der Zuwachseinteilsvorhergehenden
Zyklus überschritten hat. Cl ist größe auftritt und der einen Ausgang für jede Wort- _
der Weg für eine nicht geänderte Größe und C 3 der dauer erzeugt, der gleich J1- ist.
Weg für eine Verringerung der Zuwachsanteilsgröße. Der Ausdruck s ist der allgemeine Ausdruck, der
Im logischen Diagramm ist nicht gezeigt, daß Vor- in Verbindung mit Rho dazu verwendet wird, Zukehrungen
getroffen werden können, um die Weg- 65 wachsanteile auszuwählen und ihre Größe zu steuern.
Steuervorrichtungen (mit Hilfe eines Befehlsimpulses) Der Inhalt wird jeweils entweder von S (Maßstabsfür
trapezförmige Zeitintegrierung, Glättung usw. zu faktor) oder von V1 unter Steuerung von <615 erhalten,
übersteuern. Für diese Art mathematischer Vorgänge Für den direkten Betrieb wird S verwendet. Für
indirekten Betrieb, d. h. für Division und Wurzelziehen, wird V: verwendet. Da dies die gleiche Auswahl
ist, wie sie bei der Programmierung von +S oder — S erfolgt, wird der gleiche Befehl 15 im Gatter
110 verwendet. Das s ist um einen Wert verzögert, der gleich der normalen Verzögerung in der Recheneinrichtung
ist, so daß er und die Rho-Ausdrücke gleichzeitig zur Verfügung stehen. Das Vorzeichen
von s wird im Block 210 auf der Leitung k-k erzeugt und wird bei der Auswahl von Zuwachsanteilen
verwendet. Nachfolgende Ziffern werden geprüft und es werden weiter zwei Funktionen /(.s) und g(s) aus
dem Block 210 auf den Leitungen /-/' und i-i entwickelt, wobei cj(s) gleich /(s) um einen, zwei oder
drei Taktimpuise verzögert ist. Die Verzögerung wird so gewählt, daß die obere Grenze 2 Σ auf Grund
des I Z-Ausdruckes gebildet ist, wie vorher auf Grund des bedingten veränderlichen Zuwachsanteiles
gezeigt wurde. Allgemein gilt die Regel, daß je weniger sicher der Maßstab gewählt wird, oder je größer die
Anzahl der Veränderlichen ist, die für die Zuwachsanteilssteuerung verwendet werden, der Ausdruck Σ
um so größer werden soll (je mehr g(s) verzögert werden soll). Eine Verzögerung um drei Taktimpulse
ergibt einen Ausdruck 23 = 8. Das Vorzeichen von S
wird einem Halte-Flip-Flop (nicht dargestellt) zugeführt,
so daß es gespeichert wird und sich mit dem Vorzeichen Rho verbindet, das so lange nicht
zur Verfügung steht, bis eine bestimmte Stelle während der nachfolgenden Wortdauer (am Ende von Rho-Zusatz)
zur Auswahl des Ausgangszuwachsanteiles erreicht ist.
Die Größensteuerung 65 ergibt eine Prüfung bestiminter
ausgewählter Veränderlicher im Rechner und eine Bestimmung darüber, ob die Zuwachsanteilsgröße
während des nachfolgenden Rechnerzyklus vergrößert, verkleinert oder unverändert bleiben
soll. Die Veränderlichen, die für die Größensteuerung ausgewählt werden, sind erstens alle Eingangsgrößen
und zweitens jene inneren Algorithmen, die durch die Programmiervorrichtung mit &5 ausgewählt
werden. Für einen inneren Algorithmus
wird die Größe
geprüft. Wenn dieser Wert
kleiner als 1 ist, wird die Entscheidung gefällt, die Zuvvachsanteilsgröße zu verringern. Es wird auch
der Ausdruck
geprüft, wobei gis) aus j (s)
durch den Schalter in der s-Einheit festgelegt wird.
Wenn dieser Ausdruck größer als 1 ist, wird die Zuvvachsanteilsgröße vergrößert. Zwischen den beiden
Grenzen wird die Größe unverändert belassen. Vernachlässigt man für diese Zeit die Wirkung von
Rho-Zusatz, kann der/(o !',(-Eingang dazu verwendet
werden, zwei nicht dargestellte Flip-Flops zu setzen. Der /(s)-Eingang wird zum Rücksetzen des einen
und der </(.s(-Eingang zum Rücksetzen des anderen
Flip-Flop verwendet.
Wenn nach der Prüfung der erste Flip-Flop gesetzt
Wenn nach der Prüfung der erste Flip-Flop gesetzt
bleibt, ist die erste Funktion, nämlich ^fL größer
|A|/(s) e
als 1 und die Entscheidung wird so getroffen, daß die
Zuwachsanteilsgröße während des nächsten Zyklus nicht verrinsert wird. Wenn der zweite Flip-Flop
angeschaltet bleibt, ist /Ά größer als 1, und die &5
Ifi()
Entscheidung geht auf eine Vergrößerung der Zuwachsanteilsgröße
hinaus. Wenn beide Flip-Flops abgeschaltet sind, wird die Zuwachsanteilsgröße vermindert.
Am Ende des Rechnerzyklus wird eine endgültige Entscheidung in bezug auf die J-Größe aus einer
Prüfung der inneren logischen Schaltung des Blockes 65 gefällt. Der Block 65 weist Größengrenzen auf,
die Funktionen der Zuwachsanteilsgröße t aus dem Block 15 für die f-Schaltung sind. Zuwachsanteile
können nicht unter einen Wert von 2° abnehmen. Die obere Grenze der Zuwachsanteilsgröße ist von
einem Wert von 2° bis 213 (mit Ausnahme von 212) wählbar.
Der logische Block 112 erzeugt die Steuersignale Cl, Cl und C3, auf die vorher in Verbindung mit
den U-, den V-, den X- und den Z-Kanal-Verzögerungsvorrichtungen
21, 27, 35 und 36 zusätzlich zu den 1 ρ-, 2 ρ- und f-Kanälen bezug genommen
ist. Die Zeitsteuerung in der Größensteuereinrichtung 65 ist so gewählt, daß die Steuereinrichtungen
für die 1 {j-Multipliziervorrichtung und die t-Multipliziervorrichtung
daraus erhalten werden können. Die anderen Steuervorrichtungen für die 2 ρ und die
Zuwachsanteilsmultiplikationsausdrücke werden zu einer anderen Zeit eingeleitet und müssen deshalb
aus dem logischen Block 112 entwickelt worden. Für die Zuwachsanteilsmultiplikationsausdrücke werden
die Steuerungen mit Befehlen 1, 2, 3 und 4 im Block 112 kombiniert, so daß die Steuerungen für
die UiT, ViW, SiX und SJZ-Multipliziervorrichtungen
23, 17, 119, 120 erzeugt werden. Jeder vorhandene Befehl bedeutet, daß die Größe des
entsprechenden Zuwachsanteiles alt ist.
Die Ausgangszuwachsanteile aus den Matrixeinheitblöcken 100 und 101 sind die JU und JZ, die
durch den Algorithmus entwickelt worden sind (im Gegensatz zu den X-Zuwachsanteilen, die aus den
Eingängen erhalten werden). Für die nachfolgende Erläuterung werden alle Ausgangszuwachsanteile JZ
genannt. Die JZ-Zuwachsanteile werden im Prinzip
aus einer Prüfung der Vorzeichen von Rho und von S abgeleitet. Aus dem allgemeinen Algorithmus
ergibt skh , = ^ Das Vorzeichen von , ist positiv>
wenn Rho ^ das ^^ Vorzdchen haben5
und negativ, wenn die Vorzeichen verschieden sind. Damit werden normalerweise Zuwachsanteile durch
Ausschließlich-ODER-Schalten der Vorzeichen von
Rho und $ ausgewählt Dies ist durch folgende
Gleichung ausgedrückt:
Vorzeichen J = (Vorzeichen ο ■ Vorzeichen s)
+ (Vorzeichen <> ■ Vorzeichen s).
Damit beruht die Auswahl des neuen JZ-Zuwachsanteiles allein auf einer Prüfung von (ρ) und (s)
für alle Betriebsvorgänge außer Wurzelziehen. Zum Wurzelziehen wird der Befehl 16 (im Block 100)
in Verbindung mit einer logischen Schaltung verwendet, um zu verhindern, daß eine negative Wurzel
§efhlt ™rd· Wenn der Vorgang des Wurzelziehens
mit negativem Vorzeichen beginnt, besteht die Wirkung
des Befehles <£16 darin, daß der Betrieb sofort ins Positive umgekehrt wird.
Zur Erzielung und Verteilung des gewünschten Zuwachsanteiles im Rechner werden fünf Adressenspuren
verwendet. Diese sind als Add I bis Add3
(Block 101) und Add4 und AddS (Block 100) dargestellt. Addl bis Add3 bestimmen die Stellung im
Rechner, in die der ausgewählte Zuwachsanteil gebracht
wird. Eine Adresse (die fünf Add-Impulse)
muß zu einer Zeit zur Verfügung stehen, zu der der Zuwachsanteil im Rechner verwendet werden soll.
Die sieben zur Verfugung stehenden Bestimmungen sind als Ausgänge aus dem Block 101 dargestellt.
Es ist zu bemerken, daß zusätzlich zu den normalen vier Eingängen in die vier Kanäle und die AT* ein
anderer Eingang sowohl in die U- als auch in die F-Kanäle AU, AW, AV und AT vorhanden ist.
Die Erfindung wurde auf Grund der Basis 2 beschrieben, die durch fortlaufende ganzzahlige Potenzen
vergrößert oder verkleinert wird, die Erfindung kann jedoch auch in Verbindung mit einer
anderen Basis durchgeführt werden. Auch brauchen die Potenzen nicht fortlaufend ganzzahlige Größen
zu sein. Die Erfindung beschränkt die Änderung in den auswählbaren veränderlichen Zuwachsanteilen
von Zyklus zu Zyklus ganz allgemein auf einen Wert, der kleiner ist als der maximale auswählbare Zuwachsanteil.
Der Zuwachsanteil, der während eines bestimmten Rechnerzyklus ausgewählt wird, bestimmt
die Wahl der Zuwachsanteile während des nächsten Rechnerzyklus. Damit gibt die Erfindung ein Verfahren
zur Berechnung von Zuwachsanteilsänderungen in Daten auf Grund von Schritten an, die die
Änderung im Wert von Zyklus zu Zyklus auf einen bestimmten Wert begrenzen und dann eine Zahl
in dieser Gruppe auswählen, die den Eingangsdaten am nächsten kommt. Im Anschluß daran wird die
Gruppe von auswählbaren Zahlen so geändert, wie es erforderlich ist, damit die gegebene ausgewählte
Zahl reflektiert wird, bis die Eingangsinformation dargestellt ist.
Claims (11)
1. Digitalrechner zur Durchführung von zyklisch iterativen Berechnungen und zur Erzielung von
Lösungen auf der Basis von Inkrementänderungen von Eingangsdaten, der ein Programmsteuerungswerk enthält, welches die Rechenvorgänge in
Übereinstimmung mit einem Programm für vorbestimmte mathematische Aufgaben, z. B.
Addition und Multiplikation, steuert, gekennzeichnet
durch mehrere miteinander verbundene Serienrechner (1 — U; 3 — V;
5 — X; 7 —S), welche das von der Programmsteuerung
vorgesehene inkrementelle Rechenprogramm ausführen, durch eine Signalquelle (112)
für Inkremeiitsignale(.l;) veränderlicher Größe, die
auf Signale (ρ,·; 2ο,·; /(ρ Σ); f Q(AUX)) ansprechen,
die den Rest der zyklischen Lösungen der Serienrechner darstellen, so daß veränderliche Inkrementsignale
gebildet werden, bei denen sich die inkrementelle Zuwachsrate des Rechners ändert,
ferner durch Inkrementsteuereinrichtungen (15, 51; 9, 11), die mit der Signalquelle (112) veränderlicher
Inkremente zusammenwirken, um für jeden Rechenvorgang ausgewählte konstante Inkrementsignale
zu liefern, und durch eine Auswahlvorrichtung (65) für veränderliche Inkrementsignalc,
die mit der Signalquelle (112) zusammenarbeitet und die veränderlichen Inkrementsignale um einen
festen Faktor (1«,·; In1) innerhalb der Grenzen
des Gerätes erhöht oder erniedrigt, wenn die zyklische Lösung die richtige Lösung um einen
vorbestimmten Faktor unter- oder übersteigt.
2. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß Torschaltungen (101, 105) mit der
Steuereinrichtung (33, F i g. 3) für die veränderlichen Inkremente verbunden sind, die feststellen,
ob die Inkremente erhöht werden sollen oder nicht.
3. Rechner nach Anspruch 2, dadurch gekennzeichnet, daß die Torschaltungen bei jedem Zyklus
(f — 15; Fig. 2 b) ein einzelnes Bit ableiten, um die Größenänderung des Inkrementsignals (. I1-) zu
bestimmen.
4. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß das Programmsteuerwerk die veränderlichen
Signale serienmäßig ohne Zeitlücke zum Einführen neuer Inkrementsignale iterativ
umlaufen läßt.
5. Rechner nach Anspruch 1 zur Ausführung mathematischer Berechnungen der allgemeinen
Form
sZ\ + R, = ei_! - sZU + U1T/ + V^1 W{ + sX[,
wobei s auf Maßstabsfaktor, Z- das Lösungsinkrement
für den i-ten Zyklus, R1 die Restgröße der i-ten Lösung, Q^1 die Summe des vorhergehenden
Restwertes R( und die Größen sZ'h l/;
und Vi die unabhängigen Veränderlichen, R1 der
Rest und T{, W1' und X- Eingangsinkrementfaktoren
sind, dadurch gekennzeichnet, daß die Inkrementsteuereinrichtung die gespeicherte Inkrementgröße
um Inkremente nach der folgenden Beziehung
Ji+1 = 2A(, if
Λ-+1 = -j-, if
Λ-+1 = -j-, if
J1+1 = A, ,if C2
<
Si1
üi
> C1 , (1)
Si1
si,·
(2)
(3)
ändert, wobei C1 und C2 Konstante des Rechners
sind.
6. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß die Inkrementsignale J1- durch gesteuerte
Verbindungen von einem Speicher allen Inkrementfaktoren in Übereinstimmung mit dem
Rechenprogramm zugeführt werden.
7. Rechner nach den Ansprüchen 1 bis 6 zur Durchführung von Berechnungen und zur Erzielung
von Zeitlösungen während aufeinanderfolgender Rechnerzyklen ohne zeitliche Verzögerung,
dadurch gekennzeichnet, daß die verschiedenen Rechnerdaten in einer bestimmten Zeitfolge gespeichert sind, daß die Vergleichsvorrichtung ähnliche Rechnerdaten aus einer anderen
Zeitfolge vergleicht, wobei die Vergleichsvorrichtung die Vergleichsausgangssignale ergibt,
die die Inkrementsänderungen in den verglichenen Daten darstellen, und daß der Inkrementauswähler
die Inkrementänderungen auf die Zahl in der begrenzten Gruppe von auswählbaren Zahlen umwandelt, die der Inkrementänderung
am nächsten kommen.
8. Rechner nach Anspruch 7, dadurch gekennzeichnet, daß ein zyklischer Speicher, z. B. ein
Trommelspeicher, vorgesehen ist, der die Rechnerdaten speichert, daß ein nichtzyklischer Speicher,
ζ. B. ein Speicher mit willkürlichem Zugriff, die Inkremente speichert, welche aus dem Inkrementauswähler
aufgenommen werden, daß eine Rechenvorrichtung die gewünschten Teile der gespeicherten
Daten verarbeitet, daß eine Vorrichtung die gewünschten Teile der in beiden Speichereinheiten
gespeicherten Daten aufnimmt und diese Teile der Recheneinheit zufuhrt und daß die
Vorzeichen der Inkremente in den zyklisch arbeitenden Speicher gespeichert werden.
9. Rechner nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß die Auswahlvorrichtung
die Größenzuwachsanteile als eine Binärziffer gleich der Potenz der ausgewählten Basis
speichert und codiert.
10. Verfahren zur Berechnung von Inkrementsänderungen eines Einganges unter Verwendung
eines mit veränderlichen Inkrementen arbeitenden Rechners, welcher die auswählbaren veränderlichen
Inkremente als eine Gruppe von Zahlen darstellt, deren jede die gleiche Basis darstellt, die
zu einer anderen Potenz erhoben wird und Inkremente unter diesen Zahlen in Abhängigkeit
von den Eingangsdaten auswählt, dadurch gekennzeichnet, daß die Änderung des Exponentialwertes
der Inkremente auf eine vorbestimmte
Zahl begrenzt wird, die kleiner ist als der größte auswählbare Wert des Exponenten, daß in einem
bestimmten Zyklus unter den auf diese Weise begrenzten auswählbaren Exponenten der Exponent
ausgewählt wird, der den Eingangsdaten am nächsten kommt, wobei die auswählbaren
Exponenten um einen Wert gleich der vorbestimmten Zahl für die aufeinanderfolgenden Zyklen
geändert werden, wie dies durch die Eingangsdaten gefordert wird und die Änderungs- und
Auswählschritte so lange wiederholt werden, bis der Wert des Einganges dargestellt wird.
11. Verfahren zur Berechnung von Inkrementsänderungen
eines Einganges nach Anspruch 10, bei dem die Basis auf fortlaufende ganzzahlige
Potenzen angehoben wird, dadurch gekennzeichnet, daß die Änderung von Zyklus zu Zyklus im
Exponentialwert vom Exponentialwert des gegegebenen Zyklus aus durch eine Änderung von
+1 bis — 1 begrenzt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 1103 646;
USA.-Patentschriften Nr. 2 959 351, 3 039 688;
Control Eng., September 1957, S. 173;
Electronic Eng., Oktober 1953, S. 410 bis 416.
Deutsche Patentschrift Nr. 1103 646;
USA.-Patentschriften Nr. 2 959 351, 3 039 688;
Control Eng., September 1957, S. 173;
Electronic Eng., Oktober 1953, S. 410 bis 416.
Hierzu 1 Blatt Zeichnungen
109 569/275 7.61 O Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US159027A US3249743A (en) | 1961-12-13 | 1961-12-13 | Conditional variable incremental computer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1272596B true DE1272596B (de) | 1968-07-11 |
Family
ID=22570772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEG36599A Pending DE1272596B (de) | 1961-12-13 | 1962-12-12 | Rechenvorrichtung und -verfahren zur Berechnung von Inkrementaenderungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3249743A (de) |
DE (1) | DE1272596B (de) |
GB (1) | GB1029288A (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2959351A (en) * | 1955-11-02 | 1960-11-08 | Ibm | Data storage and processing machine |
US3039688A (en) * | 1956-05-16 | 1962-06-19 | Sperry Rand Corp | Digital incremental computer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3109090A (en) * | 1959-04-29 | 1963-10-29 | Gen Electric | Variable increment computer |
-
1961
- 1961-12-13 US US159027A patent/US3249743A/en not_active Expired - Lifetime
-
1962
- 1962-12-11 GB GB46798/62A patent/GB1029288A/en not_active Expired
- 1962-12-12 DE DEG36599A patent/DE1272596B/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2959351A (en) * | 1955-11-02 | 1960-11-08 | Ibm | Data storage and processing machine |
US3039688A (en) * | 1956-05-16 | 1962-06-19 | Sperry Rand Corp | Digital incremental computer |
Also Published As
Publication number | Publication date |
---|---|
US3249743A (en) | 1966-05-03 |
GB1029288A (en) | 1966-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2246968C2 (de) | Einrichtung zur Multiplikation zweier Gleitkommazahlen | |
DE1219717B (de) | Digital arbeitender Interpolator | |
DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
DE2758830A1 (de) | Rechenvorrichtung | |
AT413895B (de) | Digitale signalverarbeitungseinrichtung | |
DE2129353A1 (de) | Verfahren zur Steuerung eines Prozesses | |
DE2063199B2 (de) | Einrichtung zur Ausführung logischer Funktionen | |
DE2405858A1 (de) | Normalisierendes verschiebezaehlernetzwerk | |
DE3507584C2 (de) | ||
DE2729912A1 (de) | Digitale signalverarbeitungsanordnung | |
DE2554562C3 (de) | Nichtrekursives Digitalfilter mit herabgesetzter Ausgangsabtastfrequenz | |
DE1285218B (de) | Datenverarbeitungsanlage | |
DE1272596B (de) | Rechenvorrichtung und -verfahren zur Berechnung von Inkrementaenderungen | |
DE2214053A1 (de) | Verfahren und Vorrichtung zum Steuern einer numerisch gesteuerten Werkzeugmaschine entlang einer Kreisbahn | |
DE1909475A1 (de) | Im Serienbetrieb arbeitende Umlauf-Datenspeicher- und -verarbeitungseinrichtung | |
DE1184122B (de) | Addiervorrichtung | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1222290B (de) | Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten | |
DE1125685B (de) | Rechenmaschine | |
DE2426253B2 (de) | Vorrichtung zum ziehen der quadratwurzel aus einer binaeren zahl | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1774483A1 (de) | Binaeres Multiplizierwerk | |
DE1303692C2 (de) | Binaerrechner | |
DE1524146C (de) | Divisionseinrichtung | |
DE1958662C (de) | Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge |