DE1248021C2 - Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten

Info

Publication number
DE1248021C2
DE1248021C2 DE1962S0081057 DES0081057A DE1248021C2 DE 1248021 C2 DE1248021 C2 DE 1248021C2 DE 1962S0081057 DE1962S0081057 DE 1962S0081057 DE S0081057 A DES0081057 A DE S0081057A DE 1248021 C2 DE1248021 C2 DE 1248021C2
Authority
DE
Germany
Prior art keywords
carrier
semiconductor material
substrate
semiconductor
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1962S0081057
Other languages
English (en)
Other versions
DE1248021B (de
Inventor
Dipl-Chem Dr Erhard Sirtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL296876D priority Critical patent/NL296876A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1962S0081057 priority patent/DE1248021C2/de
Priority to CH753763A priority patent/CH403436A/de
Priority to FR942645A priority patent/FR1364466A/fr
Priority to GB30935/63A priority patent/GB1019078A/en
Priority to US301035A priority patent/US3291657A/en
Priority to SE9151/63A priority patent/SE310655B/xx
Publication of DE1248021B publication Critical patent/DE1248021B/de
Priority to US682673A priority patent/US3447977A/en
Application granted granted Critical
Publication of DE1248021C2 publication Critical patent/DE1248021C2/de
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/052—Face to face deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/148—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S252/00—Compositions
    • Y10S252/95—Doping agent source material
    • Y10S252/951—Doping agent source material for vapor transport
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
PATENTSCHRIFT
Int. Cl.:
BOIj
Deutsche Kl.: 12 g-17/32
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Ausgabetag:
1 248 021
S81057IVc/12g
23. August 1962
24. August 1967
7. März 1968
Patentschrift stimmt mit der Auslegeschrift überein
Es ist bekannt, Halbleiteranordnungen, die eine Schichtenfolge unterschiedlicher Leitfähigkeit und/ oder unterschiedlichen Leitungstyp aufweisen, herzustellen, indem man die Halbleiterscheiben tragende Unterlage so hoch erhitzt, daß sich die der Unterlage abgewandte Oberfläche der Halbleiterscheiben auf einer Temperatur befindet, die ausreicht, um eine thermische Zersetzung der in das Reaktionsgefäß eingeleiteten gasförmigen Halogenverbindungen des Halbleiterstoffes und ein einkristallines epitaktisches Aufwachsen des Halbleiterstoffes auf der freien, d. h. von der Unterlage abgewandten Oberfläche der Halbleiterscheiben zu bewirken.
Es ist auch bekannt, daß zwischen zwei unmittelbar benachbarten Halbleiterkörpern ζ. Β. einer SiIiciumunterlage und einem auf diese aufgelegten Halbleiterkörper ein Siliciumtransport entsprechend der Gleichung
hohe Temperatur
Si + 2HCl =^ SiCl2 + H2 (1)
tiefe Temperatur
stattfindet, wenn die dem Halbleiterkörper zugewandte Seite der Unterlage der Einwirkung von Chlorwasserstoff ausgesetzt wird. Der Siliciumtransport kann jedoch auch in einer wasserstoff- bzw. halogenwasserstofffreien- z. B. ein Halogenid enthaltenden - Atmosphäre entsprechend der Gleichung
hohe Temperatur
Si + SiCl4 =± 2SiCl2
tiefe Temperatur
(2)
erfolgen.
Dementsprechend bezieht sich die Erfindung auf ein Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen einkristalliner halbleitender Schichten auf einem einkristallinen Träger, der mit einer erhitzten, aus dem abzuscheidenden Stoff bestehenden Unterlage in direktem Wärmekontakt steht, mittels einer chemischen Transportreaktion. Dabei wird der in fester Form vorliegende Halbleiterstoff an der dem Träger zugewandten Seite der Unterlage durch Einwirkung einer Gasatmosphäre, die eine mit dem Halbleiterstoff reagierende Komponente enthält, in eine gasförmige Verbindung übergeführt und auf der der Unterlage zugewandten Seite des Trägers unter Zersetzung der Verbindung in kompakter Form zum Aufwachsen gebracht. Bei einem solchen Verfahren können nun großflächige einkristalline Schichten auch von solchen Stoffen erzeugt werden, die bisher nur in Form von Pulver oder regellosen Kristallaggregaten her-
Verfahren zum Herstellen einer
Halbleiteranordnung durch epitaktisches
Aufwachsen halbleitender Schichten
Patentiert für:
Siemens Aktiengesellschaft, Berlin und München, München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dipl.-Chem. Dr. Erhard Sirtl, München
gestellt werden konnten, wenn erfindungsgemäß eine Unterlage aus Pulver verwendet wird.
Auf diese Weise kann z. B. Zinksulfid auf Silicium, Zinksulfid auf Galliumphosphid, Galliumphosphid
a» auf Silicium und Aluminiumnitrid auf Siliciumkarbid abgeschieden werden.
Dabei ist ein orientiertes Aufwachsen auch dann noch möglich, wenn der Träger einer anderen Symmetrieklasse angehört. So kann beispielsweise eine epitaktische Aufwachsschicht von Halbleitermaterial auf Silikaten, Halogeniden, Oxyden und Karbiden erzeugt werden, wenn auf bestimmten Spaltflächen abgeschieden wird.
Die derart erzeugten einkristallinen Schichten können dann als Träger für eine weitere Abscheidung dienen und können so beispielsweise mittels einer Transportreaktion auf der der Unterlage zugewandten Seite weiterbeschichtet werden.
Vorteilhafterweise wird zu diesem Zweck das Pulver in Tablettenform gepreßt. Um eine größere mechanische Stabilität der Tabletten zu gewährleisten, ist es vorteilhaft, ein Bindemittel, wie Kampfer, Polyvinylalkohol oder Polyvinylazetat zu verwenden. Die zugesetzten Bindemittel können dann vor Beginn der Reaktion durch Ausheizen wieder entfernt werden.
Die Verwendung von Preßtabletten ist nicht nur bei Germanium und Silicium, sondern auch bei anderen Halbleiterstoffen, wie beispielsweise AmBv- oder AnBVI-Verbindungen, von Vorteil, zumal die Herstellung von Kristallpulver und von Preßtabletten aus diesem Kristallpulver weit weniger aufwendig ist als die Herstellung polykristalliner Plättchen.
Außerdem besteht die Möglichkeit, als Unterlage eine Preßtablette mit einer einem vorgegebenen Muster entsprechenden Formgebung zu verwenden, so daß dieses Muster epitaktisch auf die der Unter-
809 525/434
lage zugewandte Seite des Trägers übertragen wird. Träger und Unterlage können dabei ebensogut aus dem gleichen Halbleiterstoff bestehen wie auch aus verschiedenen Halbleiterstoilen. So kann beispielsweise ein einkristalliner, vom abzuscheidenden Halbleiterstoff verschiedener Träger verwendet werden, bei dem die Gitterbausteine nahezu denselben Abstand aufweisen wie die Atome in dem zu transportierenden Halbleiterstoff. Außerdem kann eine mit dotierenden Stoffen präparierte Unterlage verwendet werden. Selbstverständlich besteht die Möglichkeit, daß die Unterlage mit einem Dotierungsstoff präpariert ist, der den entgegengesetzten Leitungstyp, wie ihn der Träger aufweist, erzeugt. Dabei ist die Möglichkeit gegeben, die Konzentration der Dotierungsstoffe in der Unterlage durch Zusammenmischen bestimmter Standarddotierungen einzustellen, was eine genaue Dosierung der Dotierungsstoffe ermöglicht.
Bei einer weiteren vorteilhaften Ausführungsform des Verfahrens nach der Lehre der Erfindung, die vor allem für die Herstellung von Festkörperschaltkreisen zu bevorzugen ist, ist vorgesehen, daß eine Unterlage verwendet wird, in der durch Verpressen von Kristallpulver mit unterschiedlicher Dotierung in einem bestimmten vorgegebenen Muster angeordnete Bereiche verschiedener Dotierung erzeugt sind und daß dieses Muster epitaktisch auf die der Unterlage zugewandte Seite des Trägers übertragen wird.
Nähere Einzelheiten der Erfindung werden im folgenden an Hand der Figuren erläutert.
Wie in F i g. 1 dargestellt, wird auf dem Heizer 3, der beispielsweise aus einem karbidisierten, durch direkten Stromdurchgang zu beheizenden Graphitkörper besteht, das Kristallpulver 2 aufgebracht. Auf dieses wird dann die auf ihrer Unterseite zu beschichtende Halbleiterscheibe aufgelegt. Dabei ist es vorteilhaft, eine einkristalline Scheibe zu verwenden. Das aus Halbleiterscheibe 1 und Kristallpulver 2 bestehende System wird nunmehr mittels des Heizers 3 in einer entsprechenden Gasatmosphäre so hoch erhitzt, daß im Zwischenraum 4 ein Siliciumtransport von der Unterlage zum Halbleiter erfolgt. Dabei ist es günstig, einen Halbleiterkörper zu verwenden, der wenigstens auf seiner der Unterlage zugewandten Seite planpoliert ist.
Bei der in F i g. 2 dargestellten Ausführungsform ist das Kristallpulver zu einer Tablette zusammengepreßt, deren Größe etwa derjenigen des Halbleiterkörpers 1 entspricht.
In der F i g. 3 ist ein System dargestellt, bei dem die Preßtablette aus zwei Schichten 5 und 6 unterschiedlicher Leitfähigkeit und/oder unterschiedlichen Leitungstyps besteht. Durch Wahl der entsprechenden Transportmittel, also der entsprechenden Gasatmosphäre kann man erreichen,, daß diese Dotierung quantitativ übertragen wird, also auf der Unterseite der einkristallinen Halbleiterscheibe 1, Schichten entsprechender Dotierung aufeinanderfolgend epitaktisch aufwachsen. So wird z. B. bei einer Preßtablette aus Silicium, wenn in einem Transportsystem entsprechend der Gleichung (1) gearbeitet wird, der Dotierungsstoff quantitativ übertragen und auf diese Weise einkristalline Siliciumschichten, die gegebenenfalls auch pn-Übergänge enthalten können, auf der Unterseite des Halbleiterkörpers 1, der z. B. aus Silizium oder Zinksulfid besteht, zum Aufwachsen gebracht.
Um bei Galliumarsenid eine quantitative Übertragung des Dotierungsstoffes zu erhalten, muß andererseits in einer wasserstoff- bzw. halogenwasserstofffreien Atmosphäre, die z. B. Joddampf mit Argon verdünnt enthält, gearbeitet werden. Der Stofftransport verläuft dabei nach der Gleichung
GaAs +
hohe Temperatur
tiefe Temperatur
t GaJ +
Der Halbleiterkörper kärm z. B. aus Galliumarsenid oder aus Germanium bestehen.
Um eine Abtragung der freien Oberfläche des Halbleiterkörpers zu verhindern, wird diese zweckmäßig mit einer Platte aus einem inerten Material, z. B. Siliciumkarbid, Quarz oder Aluminiumoxyd (Saphir) abgedeckt, oder die freie Oberfläche wird mit einem gasdichten Überzug aus dem Karbid oder
ao Oxyd des Halbleiters überzogen.
Durch Verpressen von Kristallpulver verschiedener Dotierung lassen sich Preßtabletten mit definiertem Muster erzeugen.
In der Fig. 4 ist z.B. eine Preßtablette in der Aufsicht und in der F i g. 5 im Schnitt dargestellt. Der mit 7 bezeichnete Teil der Preßtablette besteht aus p-dotiertem Kristallpulver, während die Teile 8 und 9 aus η-dotiertem Kristallpulver bestehen. Zur Herstellung dieser Preßtabletten werden entsprechende Formen verwendet.
Es lassen sich auf diese Weise beliebige Muster erzeugen, wobei, wie in F i g. 5 dargestellt, die entgegengesetzt dotierten Bereiche 8 und 9 durch die ganze Preßtablette gehen können oder auch nur einen Teil der Dicke der Tablette aus entgegengesetzt dotiertem Kristallpulver bestehen kann. Da diese in der Preßtablette erzeugten Muster in dieser Form epitaktisch auf die Unterseite des Halbleiterkörpers übertragen werden, ist dieses Verfahren auch besonders zur Herstellung von Festkörperschaltkreisen geeignet.

Claims (10)

Patentansprüche:
1. Verfahren zum Hesstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen einkristalliner halbleitender Schichten auf einem einkristallinen Träger, der mit einer erhitzten, aus dem abzuschneidenden Stoff bestehenden Unterlage in direktem Wärmekontakt steht, mittels einer chemischen Transportreaktion, bei dem der in fester Form vorliegende Halbleiterstoff an der dem Träger zugewandten Seite der Unterlage durch Einwirkung einer Gasatmosphäre, die eine mit dem Halbleiterstoff reagierende Komponente enthält, in eine gasförmige Verbindung übergeführt und auf der der Unterlage zugewandten Seite des Trägers unter Zersetzung der Verbindung in kompakter Form zum Aufwachsen gebracht wird, dadurch gekennzeichnet, daß eine Unterlage aus Pulver verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Tablettenform gepreßtes Pulver verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine unter Zusatz eines Bindemittels, wie Kampfer, Polyvinylalkohol oder Polyvinylacetat, hergestellte Tablette verwendet wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß als Unterlage eine Preßtablette mit einer einem vorgegebenen Muster entsprechenden Formgebung verwendet wird und daß dieses Muster epitaktisch auf die der Unterlage zugewandten Seite des Trägers übertragen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Träger ein einkristalliner Halbleiterkörper aus dem gleichen Halbleiterstoff wie die Unterlage verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einkristalliner, vom abzuscheidenden Halbleiterstoff ver- i$ schiedener Träger, bei dem die Gitterbausteine nahezu denselben Abstand aufweisen wie die Atome in dem zu transportierenden Halbleiterstoff, verwendet wird.
7. Verfahren nach einem der Ansprüche 1 ao bis 6, dadurch gekennzeichnet, daß eine mit dotierenden Stoffen präparierte Unterlage verwendet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine Unterlage verwendet wird, die mit einem Dotierungsstoff, der den entgegengesetzten Leitungstyp, wie ihn der Träger aufweist, erzeugt, präpariert ist.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Unterlage verwendet wird, in der durch Vorpressen von Kristallpulver verschiedener Dotierung Bereiche verschiedener Dotierung erzeugt sind, und daß dieses Muster epitaktisch auf die der Unterlage zugewandten Seite des Trägers übertragen wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Konzentration der Dotierungsstoffe in der Unterlage durch Zusammenmischen bestimmter Standarddotierungen eingestellt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 865 160;
Journ. elektrochem. Soc, 106 (1959), S. 509ff.;
Electronics, Juli 1960, S. 66 bis 68.
Hierzu 1 Blatt Zeichnungen
709 638/523 t. 67 Q Bundesdruckerei Berlin
DE1962S0081057 1962-08-23 1962-08-23 Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten Expired DE1248021C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL296876D NL296876A (de) 1962-08-23
DE1962S0081057 DE1248021C2 (de) 1962-08-23 1962-08-23 Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten
CH753763A CH403436A (de) 1962-08-23 1963-06-18 Verfahren zum Herstellen einer Halbleiteranordnung
FR942645A FR1364466A (fr) 1962-08-23 1963-07-25 Procédé de fabrication d'un dispositif à semi-conducteur
GB30935/63A GB1019078A (en) 1962-08-23 1963-08-06 Process for the production of a semiconductor assembly
US301035A US3291657A (en) 1962-08-23 1963-08-09 Epitaxial method of producing semiconductor members using a support having varyingly doped surface areas
SE9151/63A SE310655B (de) 1962-08-23 1963-08-21
US682673A US3447977A (en) 1962-08-23 1967-11-13 Method of producing semiconductor members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962S0081057 DE1248021C2 (de) 1962-08-23 1962-08-23 Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten

Publications (2)

Publication Number Publication Date
DE1248021B DE1248021B (de) 1967-08-24
DE1248021C2 true DE1248021C2 (de) 1968-03-07

Family

ID=37434271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962S0081057 Expired DE1248021C2 (de) 1962-08-23 1962-08-23 Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten

Country Status (7)

Country Link
US (1) US3291657A (de)
CH (1) CH403436A (de)
DE (1) DE1248021C2 (de)
FR (1) FR1364466A (de)
GB (1) GB1019078A (de)
NL (1) NL296876A (de)
SE (1) SE310655B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL298518A (de) * 1962-11-15
DE1289829B (de) * 1963-05-09 1969-02-27 Siemens Ag Verfahren zum Herstellen einer einkristallinen Halbleiterschicht durch Abscheidung aus einem Reaktionsgas
DE1238105B (de) * 1963-07-17 1967-04-06 Siemens Ag Verfahren zum Herstellen von pn-UEbergaengen in Silizium
DE1297085B (de) * 1964-01-10 1969-06-12 Siemens Ag Verfahren zum Abscheiden einer einkristallinen Halbleiterschicht
US3428500A (en) * 1964-04-25 1969-02-18 Fujitsu Ltd Process of epitaxial deposition on one side of a substrate with simultaneous vapor etching of the opposite side
DE1287047B (de) * 1965-02-18 1969-01-16 Siemens Ag Verfahren und Vorrichtung zum Abscheiden einer einkristallinen Halbleiterschicht
DE1289830B (de) * 1965-08-05 1969-02-27 Siemens Ag Verfahren zum Herstellen epitaktischer Aufwachsschichten aus halbleitenden A B-Verbindungen
US3563443A (en) * 1969-03-19 1971-02-16 Hugle Ind Inc Pneumatic force-exerting system
US4171996A (en) * 1975-08-12 1979-10-23 Gosudarstvenny Nauchno-Issledovatelsky i Proektny Institut Redkonetallicheskoi Promyshlennosti "Giredmet" Fabrication of a heterogeneous semiconductor structure with composition gradient utilizing a gas phase transfer process
US4147572A (en) * 1976-10-18 1979-04-03 Vodakov Jury A Method for epitaxial production of semiconductor silicon carbide utilizing a close-space sublimation deposition technique
US4095331A (en) * 1976-11-04 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication of an epitaxial layer diode in aluminum nitride on sapphire
US4152182A (en) * 1978-05-15 1979-05-01 International Business Machines Corporation Process for producing electronic grade aluminum nitride films utilizing the reduction of aluminum oxide
US4975299A (en) * 1989-11-02 1990-12-04 Eastman Kodak Company Vapor deposition process for depositing an organo-metallic compound layer on a substrate
US20100314804A1 (en) * 2007-08-31 2010-12-16 Antonio Vallera Method for the production of semiconductor ribbons from a gaseous feedstock

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL256300A (de) * 1959-05-28 1900-01-01
NL252532A (de) * 1959-06-30 1900-01-01
BE607571A (de) * 1960-09-09
NL268294A (de) * 1960-10-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper

Also Published As

Publication number Publication date
DE1248021B (de) 1967-08-24
NL296876A (de)
SE310655B (de) 1969-05-12
FR1364466A (fr) 1964-06-19
US3291657A (en) 1966-12-13
CH403436A (de) 1965-11-30
GB1019078A (en) 1966-02-02

Similar Documents

Publication Publication Date Title
DE1248021C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1137512B (de) Verfahren zur Herstellung einkristalliner Halbleiterkoerper von Halbleiteranordnungen aus Verbindungshalbleitern
DE1138481C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE1915549B2 (de) Verfahren zum epitaktischen aufwachsen von siliciumcarbidschichten
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE1185151B (de) Verfahren und Vorrichtung zum Herstellen von einkristallinen, insbesondere duennen halbleitenden Schichten
DE1238105B (de) Verfahren zum Herstellen von pn-UEbergaengen in Silizium
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1231033B (de) Druckempfindliches Halbleiterbauelement mit drei Zonen abwechselnd entgegengesetztenLeitungstyps und einem Stempel auf einer Zone
DE1544264B2 (de) Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase
DE1258983B (de) Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
DE1055131B (de) Verfahren zur Herstellung von pn-Schichten in Halbleitern nach der Pulverschmelz-Methode
DE1231676B (de) Verfahren zur Herstellung eines Silicium- oder Germaniumfilms auf einer Silicium- bzw. Germaniumunterlage durch epitaktisches Aufwachsen
AT240416B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1444422B2 (de) Vorrichtung zum abscheiden von schichten aus halbleiter material
DE1273484B (de) Verfahren zum Herstellen von reinem, gegebenenfalls dotiertem Halbleitermaterial mittels Transportreaktionen
DE1247278B (de) Verfahren zum Herstellen von einkristallinen Halbleiterkoerpern durch thermische Zersetzung gasfoermiger Verbindungen
DE1236481B (de) Verfahren zur Herstellen einer Halbleiteranordnung durch Abscheiden des Halbleiterstoffes aus der Gasphase
AT239856B (de) Verfahren zum Herstellen eines, eine Querschnittsverminderung aufweisenden Halbleiterkörpers für Halbleiteranordnungen
DE1240826B (de) Verfahren zur Herstellung dotierter einkristalliner Halbleiterkoerper durch epitaktisches Aufwachsen aus der Dampfphase
DE1297085B (de) Verfahren zum Abscheiden einer einkristallinen Halbleiterschicht
AT242198B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1544279C3 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht von Halbleitermaterial auf einem Fremdsubstrat
AT229371B (de) Verfahren zur Herstellung einer Halbleiteranordnung