DE1235375B - Anordnung zur Multiplikation einer Impulsfolgefrequenz - Google Patents

Anordnung zur Multiplikation einer Impulsfolgefrequenz

Info

Publication number
DE1235375B
DE1235375B DE1962L0041849 DEL0041849A DE1235375B DE 1235375 B DE1235375 B DE 1235375B DE 1962L0041849 DE1962L0041849 DE 1962L0041849 DE L0041849 A DEL0041849 A DE L0041849A DE 1235375 B DE1235375 B DE 1235375B
Authority
DE
Germany
Prior art keywords
counting
pulse
decade
gate
pulse train
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1962L0041849
Other languages
English (en)
Inventor
Dr-Ing Wilfried Fritzsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL292011D priority Critical patent/NL292011A/xx
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE1962L0041849 priority patent/DE1235375B/de
Priority to FR932476A priority patent/FR1363264A/fr
Publication of DE1235375B publication Critical patent/DE1235375B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Anordnung zur Multiplikation einer Impulsfolgefrequenz Die Erfindung bezieht sich auf eine Anordnung zur Multiplikation einer Impulsfolgefrequenz. Der Multiplikationsfaktor a kann dabei größer oder kleiner als 1 sein; es erscheint dann also am Ausgang des Multiplikators eine Impulsfolgefrequenz, die a-mal größer oder kleiner als die Eingangsimpulsfrequenz ist.
  • Es sind bereits Frequenzuntersetzer für Impulsfolgen bekannt, bei denen von einer gegebenen Frequenz durch ganzzahlige Teilung untersetzte Frequenzen gewonnen werden. Der Nachteil einer solchen Anordnung besteht darin, daß die so gewonnenen Frequenzen jeweils nur die Hälfte, ein Drittel, ein Viertel usw. der Grundfrequenz betragen können, also bei erwünschter Vorgabe in Prozenten der Grundfrequenz nur annähernd zur Verfügung stehen. Bei digitalen Regelungen ist es nun oft besonders erwünscht, die Sollwerte in Prozenten einer Bezugsgröße vorzugeben, d. h. einen Multiplikationsfaktor a in der Form 100 mal ganze Zahl einstellen zu können. Diese Forderung tritt insbesondere bei Mischungsregelungen auf, bei denen die betreffenden Anteile, die miteinander gemischt werden sollen, in Prozenten vorgegeben werden.
  • Frequenzteiler, die dekadisch einstellbar sind und mit Hilfe von Wahlschaltern eine bestimmte, in Prozenten der Eingangsfrequenz ausdrückbare Ausgangsfrequenz liefern, sind an sich bekannt. Man benutzt dazu Zähldekaden, die aus im allgemeinen vier bistabilen Elementen bestehen, und zwar pro Dezimale der gewünschten Einstellung eine. Jede Zählkette wird nach Einlauf einer bestimmten Impulsanzahl zurückgestellt, und über Wahlschalter, die voreingestellt werden, wird eine bestimmte Anzahl von den die Zähldekaden durchlaufenden Impulsen auf eine Ausgangssammelleitung gegeben. Der Aufwand für eine solche Anordnung ist im allgemeinen sehr groß; ihr Vorteil liegt darin, daß nicht nur die pro Zeiteinheit gelieferte Anzahl von Impulsen konstant ist, sondern auch eine annähernd gleichmäßige Verteilung erreicht wird. Oft ist die letztgenannte Eigenschaft jedoch nicht erforderlich; es reicht völlig, intermittierend zu arbeiten. Ein solcher Frequenzteiler wird in der deutschen Auslegeschrift 1100 084 beschrieben. Neben dem soeben erläuterten Nachteil des großen Aufwandes tritt bei diesem Frequenzteiler noch der weitere Nachteil auf, daß er nicht in statischer Schaltweise arbeitet, sondern die Differenzierimpulse von Zählerzustands'ännderungen an den Ausgang abgibt, wodurch sehr leicht Fehler auftreten können; insbesondere gelangt nicht die einlaufende Impulsfolge, nur mit Ausblendungen versehen, direkt wieder an den Ausgang. Darüber hinaus müssen bei diesem Frequenzteiler besonders verschaltete Zähler an Stelle gebräuchlicher Zähler verwendet werden.
  • Es ist ferner durch die deutsche Auslegeschrift 1171954 ein Frequenzteiler vorgeschlagen worden, bei dem zur Einstellung des gewünschten Frequenzverhältnisses ein kontaktloses Steuerwerk vorgesehen ist, das entsprechende binäre Signalkombinationen an die Stelleingänge von Auswahlgattern anlegt. Dabei sind wie bei den bereits genannten bekannten Frequenzteilern diese Auswahlgatter jeweils einzelnen Zähldekaden einer Zählanordnung zugeordnet, und ihre abgegebenen Impulse werden ebenfalls summiert auf einen gemeinsamen Ausgang gegeben. Auch bei diesem Frequenzteiler liegt der wesentliche Nachteil an dem sehr großen notwendigen technischen Aufwand, der neben einer unerwünschten Verteuerung noch zu einer wesentlichen Steigerung der Störanfälligkeit führt.
  • Es lag daher der Erfindung die Aufgabe zugrunde, bei intermittierendem Betrieb eine möglichst einfache Multiplikatorschaltung mit einer prozentualen Einstellung des Multiplikationsfaktors a @_ 0 zu entwikkeln, die von den genannten Nachteilen frei ist. Gemäß der Erfindung wird diese gestellte Aufgabe bei einer Anordnung zur Multiplikation einer Impulsfolgefrequenz mit Hilfe vorzugsweise dekadisch einstellbarer Wahlschalter dadurch gelöst, daß entweder von den einlaufenden Impulsen oder von Impulsen einer Hilfsimpulsfolge, die durch die einlaufenden Impulse periodisch dem Multiplikatoreingang zugeführt werden, die der gewünschten Multiplikation entsprechende Impulsanzahl mittels einer von den Wahlschaltern und Zähldekaden derart gesteuerten Torschaltung, daß die Ausgänge der ersten Zähldekade parallel auf die Eingänge aller Wahlschalter geführt sind und von den weiteren Zähldekaden logische Zu- Satzbedingungen für die Weiterleitung der von den Wahlschaltern abgegebenen, der Torsteuerung dienenden Signale hergeleitet werden, zum Ausgang durchgeschaltet wird.
  • Es werden also durch die vorliegende Anordnung periodisch aus einer Impulsfolge durch die gewünschte Voreinstellung eine Anzahl von Impulsen abgezählt und nur diese über eine Torschaltung weitergeleitet. Die Erfindung wird an Hand der nachstehenden Ausführungsbeispiele erläutert, wobei zugleich weitere, zur Ausgestaltung der Erfindung gehörende Merkmale aufgezeigt werden. Es zeigt F i g. 1 ein Ausführungsbeispiel mit benutzter Hilfsfrequenz, F i g. 2 ein weiteres Ausführungsbeispiel, in dem die Ausgangsimpulse direkt von der gegebenen zu multiplizierenden Impulsfolgefrequenz gewonnen werden.
  • In F i g. 1 wird eine Hilfsfrequenz f l, die im Generator 1 erzeugt wird, über ein Tor 2 einem Trigger 3 zugeleitet, der über seinen um 180° phasenverschobenen Ausgang eine Zähldekade 4, die zehn Zählschritte umfaßt, ansteuert und über ein weiteres Tor 5 die Ausgangsimpulse an der Klemme 6 liefert. In einem Codewandler 8 wird aus dem Tetraden-Code der Zähldekade 4 der Dezimal-Code »eins aus zehn« hergestellt. Eine Torsteuerstufe 9 wird bei der Zählstellung 0 auf »Auf« und durch einen Impuls, der durch den Schalter 10, der zur Einstellung der ersten Dezimalen des gewünschten Multiplikationsfaktors dient, ausgewählt wird, nach Ablauf der eingestellten Impulszahl wieder geschlossen.
  • Eine zweite Zähldekade mit elf Zählschritten, die der ersten Zähldekade nachgeschaltet ist, sorgt in Verbindung mit den logischen Schaltungen 13, 14, 16 und 17 für die Umschaltung auf den zweiten Wahlschalter 12, der zur Einstellung der zweiten Dezimale des gewünschten Multiplikationsfaktors dient, bei jedem elften Durchlauf der ersten Dekade 4; am Ausgang des UND-Gatters 13 steht ein Signal an, wenn die Dekade auf dem elften Schritt angekommen ist; dieses Signal wird über das ODER-Glied 14 dem negierten Eingang des UND-NICHT-Gliedes 17 zugeführt, wodurch der Schalter 10 von der Torsteuerstufe 9 abgeschaltet wird. An Stelle des Schalters 10 wird dabei über das UND-Glied 16 der Schalter 12 an die Torsteuerstufe 9 gelegt.
  • An die Zähldekade 11 ist eine weitere Zähldekade 18 mit zehn Zählschritten angeschlossen. Wird diese Zähldekade 18 einmal durchlaufen, so gelangt bei der Rückstellung in den Zählerstand 0 ein Ausgangsimpuls auf den Speicher-Flip-Flop 19. Beim Umstoßen der Stufe 19 gelangt ein Ausgangsimpuls einmal auf das ODER-Glied 14, andermal auf das UND-Glied 15. Das UND-Glied 15 bewirkt die Durchschaltung vom Wahlschalter 20, der zur Einstellung der dritten Dezimale des gewünschten Multiplikationsfaktors dient, zur Torsteuerstufe 9. Vom ODER-Glied 14 geht das Signal einmal auf den negierten Eingang des UND-NICHT-Gliedes 17 und sperrt daher die Verbindung vom Wahlschalter 10 zur Torsteuerstufe 9, andermal zum UND-NICHT-Glied 16, welches zwei normale Eingänge und einen negierten Eingang besitzt. Da zugleich auch am negierten Eingang Signal anliegt, schaltet dieses UND-NICHT-Glied nicht, d. h., der Wahlschalter 12 bleibt ebenso wie der Wahlschalter 10 von der Torsteuerstufe 9 getrennt. Gleichzeitig werden vom Speicher-Flip-Flop 19 bei seiner Umschaltung durch den Ausgangsimpuls des Zählers 18 die beiden Tore 21 und 22 umgesteuert, und zwar so, daß 21 schließt und 22 öffnet. Durch das Schließen des Tores 21 kann der Übertrag der ersten Dekade 4 nicht mehr auf die Dekade 11 weitergegeben werden, so daß die zweite Dekade 11 und die dritte Dekade 18 für den jetzt folgenden Zählvorgang gesperrt bleiben.
  • Der nächste Übertragsimpuls der Dekade 4 (d. 1i., es wird dann der insgesamt 111. Durchlauf dieser Dekade 4 beendet) wird über das Tor 22 einmal einer Torsteuerstufe 23 und andermal dem Rückstelleingang des Speicher-Flip-Flops 19 zugeführt. Durch das Umschalten von 23 wird das Tor 2 geschlossen und somit die Einzählung von Impulsen des Generators 1 gestoppt, während gleichzeitig der Zähler durch Rückstellung der Stufe 19 auf den Ausgangszustand gebracht wird. Damit ist ein Zählvorgang beendet. In einem solchen Zählzyklus werden also 1110 Perioden des Generators 1 verarbeitet, von denen maximal 999 auf den Ausgang 6 gegeben wurden. Die Frequenz f1 des Hilfsgenerators kann dabei beliebig gewählt werden; in einem Zählzyklus erscheinen am Ausgang je nach Einstellung der Wahlschalter 10;12, 20 von den 1110 Eingangsperioden (a1, a2, a3 sind die Einstellungen der Wahlschalter 10, 12, 20; sind die einzelnen Dezimalen des Multiplikationsfaktors; der Faktor 1,11 wird durch unberücksichtigte Impulse während eines Zähldurchlaufs erreicht).
  • An den Eingang 24 wird nun die Impulsfolge mit der zu multiplizierenden Impulsfrequenz f2 gelegt. Pro eingehenden Impuls wird ein Zählzyklus über die Umsteuerung der Kippstufe 23 eingeleitet, wobei jetzt die Bedingung gestellt werden muß, daß bis zum Eintreffen des nächsten Impulses dieser Impulsfolge der Generator 1 die genannten 1110 Perioden erzeugt hat, damit ein Zählvorgang der vorher beschriebenen Art abgelaufen ist. Die Frequenz fi des Generators 1 muß also je nach Vorgabe der Impulsfolgefrequenz f2 gewählt werden, und zwar mit Rücksicht auf eine möglichst gleichmäßige Verteilung der Ausgangsimpulsfolge, die an 6 erscheint, am besten nur wenig mehr als 1110-f..
  • Am Ausgang 6 erscheint als Ergebnis eine Impulsfolgefrequenz der Größe 1000 - f2 - a, wenn a der eingestellte Multiplikationsfaktor ist; durch nachgeschaltete Umsetzer kann der Faktor 1000 dabei beliebig verändert werden.
  • In F i g. 2 ist eine Ausführung des Frequenzmultiplikators dargestellt, die davon Gebrauch macht, daß pro Durchlauf der ersten Zähldekade maximal neun Impulse weitergegeben werden. Diese erste Zählkette 104 ist deshalb mit nur neun Zählschritten ausgerüstet. Die zweite Zähldekade 111 entspricht der zweiten Zähldekade 11 des Ausführungsbeispiels nach F i g. 1. Sie besitzt wieder elf Zählschritte. Die dritte Dekade 118 ist gegenüber der F i g. 1 wiederum leicht geändert und besitzt diesmal elf Zählschritte, womit eine gesonderte Speicherstufe in F i g. 1 (die Stufe 19) Gespart wird. Es entsprechen die Elemente 103, 105, 109,110,112,120,117,116,115,114,113,121und 122 in ihrer Wirkungsweise den analogen Elementen 3, 5, 9, 10, 12, 20, 17, 16, 15, 14, 13, 21 und 22 nach F i g. 1.
  • Der Codewandler 108 entspricht ebenfalls dem Codewandler 8, nur daß es sich hier um einen Codewandler, den neun Zählschritten von 104 entsprechend, handelt, der aus dem Tetraden-Code der Zähldekade 104 den Code 1 aus 9 herstellt.
  • Während in F i g. 1 bei der Rückstellung der Zähldekade 18 ein Ausgangssignal über die Stufe 19 auf das UND-Glied 15, ODER-Glied 14 und den negierten Eingang des UND-NICHT-Gliedes 16 gegeben wird, wird im vorliegenden Ausführungsbeispiel beim Vorliegen des elften Zählzustandes der Zähldekade 118 über eine UND-Schaltung 125 ein entsprechendes Signal an das ODER-Glied 114, das UND-Glied 115 und den negierten Eingang des UND-NICHT-Gliedes 116 gegeben.
  • Das Speicher-Flip-Flop 119 steuert (im Unterschied zu F i g. 1) diesmal lediglich die Tore 121 und 122 an, wobei das Tor 121 ebenfalls geschlossen und Tor 122 geöffnet wird. Wiederum wie im ersten Ausführungsbeispiel wird durch das Schließen des Tores 121 der Zählvorgang der Dekaden 111 und 118 unterbrochen; der nächste übertragsimpuls der ersten Zähldekade 104 wird über das nun geöffnete Tor 122 auf den Eingang der Dekade 118 geleitet und stellt diese auf Null (diese Zähldekade befand sich ja im elften Zustand, wobei, da sie elf Zählschritte hat, sie durch den nächsten Impuls in die Nullstellung geschaltet wird). Der dadurch am Ausgang der Zähldekade 118 auftretende übertragsimpuls stellt die Stufe 119 wieder zurück.
  • Gleichzeitig bis zu diesem Schaltvorgang sind 999 Impulse der 103 zugeleiteten Eingangsfrequenz verarbeitet worden.
  • Im Unterschied zum ersten Ausführungsbeispiel zu F i g. 1 benutzt man hier keine zusätzliche Hilfsfrequenz, sondern geht direkt von der gegebenen zu multiplizierenden Impulsfolgefrequenz aus. Diese wird an der Klemme 124 zugeleitet und über das Tor 102 der Triggerstufe 103 zugeführt. Wir gehen dabei von der Voraussetzung aus, daß man diesmal nur eine Multiplikation mit Faktoren kleiner als 1 erreichen will. Wie erwähnt, waren nach der Rückstellung des Flip-Flops 119 durch den übertragsimpuls des Zählers 118 999 Impulse verarbeitet. Da dies einem Arbeitszyklus - also 100 0/0 = 1000 %o - entspricht, muß aus der einen Frequenz ein Impuls ausgeblendet werden. Dies wird mit Hilfe der Torsteuerstufe 126 und der Tore 102 und 127 erreicht. Die Torsteuerstufe 126 wird nach Beendigung des Zählzyklus über den übertragsimpuls des Zählers 118 umgestellt und sperrt das bis dahin geöffnete Tor 102, während sie das Tor 127 öffnet. Der nächste an 124 einlaufende Impuls wird daher auf den Rückstelleingang der Stufe 126 geleitet, steuert diese um und schließt damit wieder Tor 127 und öffnet Tor 102. Damit ist ein Impuls aus der einlaufenden Impulsfolge ausgeblendet.

Claims (9)

  1. Patentansprüche: 1. Anordnung zur Multiplikation einer Impulsfolgefrequenz mit Hilfe vorzugsweise dekadisch einstellbarer Wahlschalter, d a d u r c h g e k e n n -z e i c h n e t, daß entweder von den einlaufenden Impulsen oder von Impulsen einer Hilfsimpulsfolge, die durch die einlaufenden Impulse periodisch dem Multiplikatoreingang zugeführt werden, die der gewünschten Multiplikation entsprechende Impulsanzahl mittels einer von den Wahlschaltern und Zähldekaden derart gesteuerten Torschaltung, daß die Ausgänge der ersten Zähldekade parallel auf die Eingänge aller Wahlschalter geführt sind und von den weiteren Zähldekaden logische Zusatzbedingungen für die Weiterleitung der von den Wahlschaltern abgegebenen, der Torsteuerung dienenden Signale hergeleitet werden, zum Ausgang durchgeschaltet wird.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die einlaufenden Impulse oder die Impulse der Hilfsimpulsfolge einer Flip-Flop-Stufe zugeführt werden, welche diese Impulse sowohl an die Torschaltung als auch an die erste Zähldekade einer vorzugsweise aus mehreren Dekaden bestehenden Zählanordnung weitergibt.
  3. 3. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Ausgänge der ersten Zähldekade über einen Codewandler mit den untereinander parallelgeschalteten Wahlschaltern für die einzelnen Dezimalen verbunden sind.
  4. 4. Anordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Ausgänge der Wahlschalter über eine von den weiteren Dekaden der Zählanordnung gesteuerte Logik an eine Torsteuerstufe geschaltet sind, die das Ausgangstor des Multiplikators öffnet oder schließt.
  5. 5. Anordnung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die zwischen Zählanordnung und Torsteuerstufe eingeschaltete Logik vorzugsweise aus UND-, ODER- und UND-NICHT-Gattern besteht, die in Abhängigkeit des Zählerstandes nur einen bestimmten Wahlschalter an die Torsteuerstufe anschalten.
  6. 6. Anordnung nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß das Ausgangssignal der letzten Zählstufe auf ein Speicher-Flip-Flop geführt wird, das die Weitergabe des übertrags von der ersten in die zweite Zähldekade über eine Torschaltung verhindert.
  7. 7. Anordnung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß bei der Verwendung einer Hilfsimpulsfolge des der letzten Zähldekade nachgeschaltete Speicher-Flip-Flop bei seiner Umsteuerung durch einen Ausgangsimpuls durch die letzte Zähldekade zugleich ein Tor öffnet, das den übertragsimpuls der. ersten Dekade auf eine Torsteuerstufe gibt, an deren anderen Eingang die Impulsfolge mit der zu multiplizierenden Impulsfolgefrequenz angelegt ist, und daß diese Torsteuerstufe ein Tor zwischen dem Hilfsgenerator und der der Ausgangstorschaltung vorgeschalteten Flip-Flop-Stufe öffnet oder schließt, je nachdem, ob ein Impuls der Impulsfolge mit der zu multiplizierenden Impulsfolgefrequenz oder ein durch den übertragsimpuls der letzten Zähldekade freigegebener übertragsimpuls der ersten Dekade anliegt. B.
  8. Anordnung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß bei direkter Verwendung der Eingangsimpulsfolge mit der zu multiplizierenden Impulsfolgefrequenz anstatt einer Hilfsimpulsfolge der übertragsimpuls der letzten Zähldekade direkt einer Torsteuerstufe zugeführt wird, die ein Tor zwischen Eingangsklemme und der der Ausgangstorschaltung vorgeschalteten Flip-Flop-Stufe schließt und ein anderes öffnet, das einen Impuls der Eingangsimpulsfolge auf den anderen Eingang der Torsteuerstufe durchläßt, womit diese wieder zurückgestellt wird.
  9. 9. Anordnung nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Hilfsimpulsfolgefrequenz in Abhängigkeit von Zählzyklus und Eingangsimpulsfolgefrequenz geeignet, insbesondere etwas geringer als Zählzykluszahl mal Eingangsimpulsfolgefrequenz gewählt wird und daß dem Ausgang geeignete Untersetzer nachgeschaltet sind. In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1100 084.
DE1962L0041849 1962-04-27 1962-04-27 Anordnung zur Multiplikation einer Impulsfolgefrequenz Pending DE1235375B (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
NL292011D NL292011A (de) 1962-04-27
DE1962L0041849 DE1235375B (de) 1962-04-27 1962-04-27 Anordnung zur Multiplikation einer Impulsfolgefrequenz
FR932476A FR1363264A (fr) 1962-04-27 1963-04-24 Montage de multiplications de la fréquence d'un train d'impulsions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962L0041849 DE1235375B (de) 1962-04-27 1962-04-27 Anordnung zur Multiplikation einer Impulsfolgefrequenz

Publications (1)

Publication Number Publication Date
DE1235375B true DE1235375B (de) 1967-03-02

Family

ID=7269623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962L0041849 Pending DE1235375B (de) 1962-04-27 1962-04-27 Anordnung zur Multiplikation einer Impulsfolgefrequenz

Country Status (2)

Country Link
DE (1) DE1235375B (de)
NL (1) NL292011A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1276719B (de) * 1967-04-13 1968-09-05 Vakutronik Wissenschaftlicher Schaltungsanordnung zur Untersetzung einer elektronischen Eingangsimpulsfolge mit nicht ganzzahligem Teilerfaktor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100084B (de) * 1957-09-13 1961-02-23 Westinghouse Electric Corp Frequenzgeber und -teiler mit veraenderbarer Frequenz

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100084B (de) * 1957-09-13 1961-02-23 Westinghouse Electric Corp Frequenzgeber und -teiler mit veraenderbarer Frequenz

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1276719B (de) * 1967-04-13 1968-09-05 Vakutronik Wissenschaftlicher Schaltungsanordnung zur Untersetzung einer elektronischen Eingangsimpulsfolge mit nicht ganzzahligem Teilerfaktor

Also Published As

Publication number Publication date
NL292011A (de)

Similar Documents

Publication Publication Date Title
DE2400394B2 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE1174362B (de) Anordnung zur Impulsuntersetzung
DE1491975C3 (de) Einstellbarer Frequenzteiler
DE1201406B (de) In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler
DE3031383C2 (de) Anordnung zur manuellen Eingabe kodierter Daten
DE1235375B (de) Anordnung zur Multiplikation einer Impulsfolgefrequenz
DE2722981A1 (de) Digitales filter fuer binaere signale
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
AT241860B (de) Anordnung zur Multiplikation einer Impulsfolgefrequenz
DE2120578A1 (de) Digitale Steuervorrichtung
DE1762650B2 (de) Vor und rueckwaerts zaehlende relaiskette
DE1537298B2 (de) Bistabile Kippstufe mit Vielfacheingängen
DE1299714B (de) Schaltungsanordnung fuer einen elektronischen Dezimalzaehler
DE2842331C2 (de) Verzögerungsschaltung, insbesondere für Eisenbahn-Signalanlagen
DE2102808B2 (de) Digitaler frequenzteiler
DE1809051A1 (de) In seinem Teilungsfaktor in Schritten einstellbarer digitaler Frequenzteiler
DE2230449A1 (de) Zahlengeber zur erzeugung von pruefimpulsreihen
DE1156116B (de) UEberlappungsfrei arbeitender Ausgabestromkreis von Zaehlketten in Fernmelde-, insbesondere Fernsprechwaehlanlagen
DE1173527B (de) Impulsuntersetzer fuer gebrochene Teilerverhaeltnisse
DE1188135B (de) Dezimalzaehlwerk
DE2137308A1 (de) Schaltungsanordnung mit Wiederholstruktur zur Vermittlung von Speicherzyklen
DE2441268A1 (de) Elektronisches einstellgetriebe, insbesondere fuer tarifgeraete
DE1093413B (de) Schaltungsanordnung mit mehreren Eingangskanaelen und einem Ausgangskanal zur Erzeugung eines Ausgangsimpulses in Abhaengigkeit vom Eintreffen mindestens je eines Eingangsimpulses in jedem der Eingangskanaele
DE1299023B (de) Elektronischer Frequenzteiler mit einstellbarem Teilungsverhaeltnis, dem Impuls-Torschaltungen zum Ausblenden eines oder mehrerer Zaehlimpulse zwischengeschaltet sind
DE2246915A1 (de) Elektronische schaltungsanordnung zur anpassung der wertigkeit der von mehreren summanden kommenden impulse