DE1228664B - Signaluebertragungsanordnung mit zwei durch Eingangssignale steuerbaren Schalttransistoren - Google Patents
Signaluebertragungsanordnung mit zwei durch Eingangssignale steuerbaren SchalttransistorenInfo
- Publication number
- DE1228664B DE1228664B DEJ29138A DEJ0029138A DE1228664B DE 1228664 B DE1228664 B DE 1228664B DE J29138 A DEJ29138 A DE J29138A DE J0029138 A DEJ0029138 A DE J0029138A DE 1228664 B DE1228664 B DE 1228664B
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- voltage divider
- arrangement
- transistors
- input signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
H03k
Deutsche Kl.: 21 al-36/18
Nummer: 1228 664
Aktenzeichen: J 29138 VIII a/21 al
Anmeldetag: 29. September 1965
Auslegetag: 1.7. November 1966
Die Erfindung betrifft eine Signalübertragungsanordnung mit zwei durch Eingangssignale steuerbaren
Schalttransistoren und einen in bezug auf ein festes Potential symmetrischen Ausgang. Schaltungsanordnungen dieser Art bestehen üblicherweise aus
Übertragern, die außerdem auch Gegentaktverstärkerausgängen zugeordnet sein können. Der Übertragerausgang
dient hierbei zur Anpassung und zur Verhinderung einer Gleichspannungsübertragung auf
den Ausgang. An Stelle einer induktiven Auskopp- ίο lung kann dabei auch eine kapazitive Auskopplung
vorgesehen sein.
Der Nachteil bei diesen bekannten Schaltungsanordnungen besteht darin, daß auf Grund der hierbei
erforderlichen Reaktanzen und damit wirksam *5 werdenden Zeitkonstanten Signalverzerrungen unvermeidlich
sind, die sich bei Übertragung von Kurzzeitvorgängen störend auswirken. Dies gilt insbesondere
bei Übertragung von Impulsen, deren Impulsdauer unterhalb des Mikrosekundenbereichs liegt.
Außerdem sind Spulen und Kondensatoren bei Anwendung der Modulbauweise nur sehr schwer darzustellen.
Die Aufgabe der Erfindung besteht darin, eine Signalübertragungsanordnung zur Anpassung und
Gleichspannungsentkopplung bereitzustellen, die neben steuerbaren Schaltvorrichtungen lediglich aus
Widerständen und gegebenenfalls aus anderen Halbleiterbauelementen besteht.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Schaltstrecken je eines der Transistoren
jeweils im Symmetriepunkt eines zwischen einer Spannungsquelle liegenden ersten Spannungsteilers
angeordnet sind, daß jeweils der Emitter des ersten Transistors mit dem Kollektor des zweiten Transistors
und der Kollektor des ersten Transistors mit dem Emitter des zweiten Transistors über je einen
zweiten Spannungsteiler miteinander verbunden sind und daß der Ausgang der Anordnung durch die
Mittelabgriffe der zweiten Spannungsteiler, die über einen Widerstand an das feste Potential angeschlossen
sind, gebildet wird. Wird hierbei durch entsprechende Eingangssignale der eine Schalttransistor
leitend und der andere nichtleitend, dann liegt jeweils an einem Ende der beiden zweiten Spannungsteiler
infolge der nun kurzgeschlossenen Schaltstrecke des einen Schalttransistors im wesentlichen gleiches
Potential, nämlich das mittlere Potential, während an den jeweiligen anderen Enden infolge der offenen
Schaltstrecke des anderen Schalttransistors jeweils ein Betriebspotential unterschiedlicher Polarität anliegt,
so daß die an den Mittelabgriffen der zweiten Signalübertragungsanordnung mit zwei durch
Eingangssignale steuerbaren Schalttransistoren
Eingangssignale steuerbaren Schalttransistoren
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Carter Eaton Dorreil, Owego, N. Y.;
George Joseph Laurer, Endwell, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 1. Oktober 1964 (400 768)
Spannungsteiler auftretenden Signale ebenfalls entsprechende Polaritäten aufweisen. Gegenüber vorher
entgegengesetzt gerichtete Polaritäten der Ausgangssignale ergeben sich, wenn jeweils der andere
Schalttransistor in den leitenden bzw. nichtleitenden Zustand geschaltet wird. Sind beide Schalttransistoren
leitend bzw. nichtleitend, dann ergibt sich infolge der jeweils gleichbemessenen Widerstände der ersten
und der zweiten Spannungsteiler, daß beide Mittelabgriffe der zweiten Spannungsteiler auf dem festen
Potential liegen, d. h. keinen Potentialunterschied gegeneinander aufweisen.
Um die an den Mittelabgriffen der Spannungsteiler auftretenden Ausgangsspannungen auf einen bestimmten
Wert zu begrenzen, können die entsprechenden zweiten Spannungsteiler in vorteilhafter
Weise jeweils zwei in Durchlaßrichtung gepolte Dioden enthalten, die zu beiden Seiten des Mittelabgriffs
angeordnet sind. Diese Dioden sind dabei in an sich bekannter Weise als Niveaudioden geschaltet.
Gemäß einem weiteren Erfindungsgedanken läßt sich aber die Schaltungsanordnung am einfachsten
so gestalten, wenn die zweiten Spannungsteiler aus jeweils zwei stromabhängigen Widerständen,
insbesondere Zenerdioden, zu beiden Seiten des Mittelabgriffs gebildet werden. In diesem Falle wird
durch die Zenerspannung die Amplitude der Ausgangsspannung festgelegt.
&09 727/385
Werden als Schalttransistoren komplementäre Transistoren verwendet, so besteht ein Vorteil darin,
daß die Schaltung als Symmetrierschaltung verwendet werden kann, indem nämlich eine Eingangsleitung an die Basen beider Transistoren angelegt
wird, so daß je nach Anliegen oder Nichtanliegen eines Signals der eine oder der andere Transistor
eingeschaltet bzw. ausgeschaltet wird. Sind beide Transistoren vom gleichen Leitfähigkeitstyp, dann
können die Basen so vorgespannt sein, daß beide Transistoren entweder normalerweise leitend oder
normalerweise nichtleitend sind. In dieser Anordnung kann die erfindungsgemäße Signalübertragungsanordnung
als Ausgängsanordnung einer bistabilen Kippschaltung dienen, deren Ausgangssignale infolge
der guten Anpassungsmöglichkeit auf diese Weise selbst über größte Entfernungen übertragen
werden können.
Schließlich läßt sich auch die erfindungsgemäße Signalübertragungsanordnung als logisches Verknüpfungsglied
verwenden, das nur dann ein Ausgangssignal abgibt, wenn entweder ein Eingangssignal
der einen oder der anderen Polarität angelegt wird. Treten auf beiden Eingangsleitungen entweder
Signale gleicher Polarität oder kein Signal auf, dann ist das Ausgangssignal Null.
Daraus ergibt sich, daß die erfindungsgemäße Signalübertragungsanordnung nicht nur vielseitig anwendbar
und je nach dem vorgesehenen Verwendungszweck leicht anpassungsfähig, sondern auch bei
relativ geringem Aufwand, z. B. als Modul, herstellbar ist. Da außerdem keine Reaktanzen erforderlich
sind, um die Signalübertragungsanordnung gemäß der Erfindung zu betreiben, können gegenüber bisher
viel höhere Übertragungsgeschwindigkeiten ohne nennenswerte Signalverzerrungen erzielt werden.
Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die an Hand eines
Ausführungsbeispiels mit Hilfe der Zeichnung die Erfindung näher erläutert, und aus den Patentansprüchen.
Die symmetrische Treiberschaltung enthält gemäß der Zeichnung zwei Transistoren 1 und 2 im gleichen
Leitfähigkeitstyp. Die Emitter der Transistoren 1 und 2 sind über je einen Widerstand 3 und 4 an je
eine Quelle positiven Potentials angeschlossen. Die Kollektorelektroden der Transistoren 1 und 2 sind
.jeweils über einen Widerstand 5 und 6 an je eine Quelle negativen Potentials angeschlossen.
Eine Übertragungsleitung, bestehend aus den Leitern 7 und 8, ist über je einen Widerstand 9 und
10 an Erde geführt. Der Leiter 7 ist über eine Zenerdiode 11 mit dem Emitter des Transistors 1 und
über eine Zenerdiode 12 mit dem Kollektor des Transistors 2 verbunden. Der Leiter 8 ist über eine
Zenerdiode 13 an den Kollektor des Transistors 1 und über eine Zenerdiode 14 an den Emitter des
Transistors 2 angeschlossen.
Ein Lastkreis 20 ist mit den anderen Enden der Leiter 7 und 8 verbunden. Der Lastkreis 20 besteht
vorzugsweise aus einem Differentialverstärker, der abwechselnd auf den Stromfluß in den Leitern 7
und 8·anspricht. Die Übertragungsleitung ist mit
Hilfe einer Impedanz 21 mit ihrem Wellenwiderstand abgeschlossen.
In einem bevorzugten Ausführungsbeispiel besitzen die Widerstände 3, 4, 5, 6, 9 und 10 alle den
gleichen Wert, so daß hierdurch die Symmetrie gewährleistet ist. Der elektrische Durchbruch infolge
des Zenereffekts liegt bei allen Zenerdioden 11, 12, 13 und 14 bei einem gleichen Wert.
Über je einen Eingangswiderstand 15 und 16 werden den Basen der Transistoren 1 und 2 Eingangssignale
zugeführt. Der jeweilige Weit dieser Eingangswiderstände
ist dabei wesentlich höher als der jeweilige Wert der Widerstände 3 bis 6, z. B. um
eine Größenordnung von Zehn.
ίο Beim Anlegen eines Eingangssignals an die Eingangswiderstände
15 und 16 wird einer der Transistoren 1 und 2 in den nichtleitenden Zustand und der andere in den Sättigungszustand gebracht. Ein
solches Eingangssignal kann z. B. von einer bistabilen Kippschaltung zugeführt werden, die einander
komplementäre Ausgänge besitzt.
Wird nun angenommen, daß der Transistor 1 durch ein entsprechendes Eingangssignal in den
nichtleitenden Zustand gebracht und der Transistor 2 in den Sättigungszustand gebracht ist, dann liegt am
Emitter und am Kollektor des Transistors 2 jeweils im wesentlichen Erdpotential auf Grund der Schaltungssymmetrie.
Die Zenerdioden 11, 12, 13 und 14 sind dabei jeweils in Richtung ihres Zenerdurchbruchs
leitend, so daß auf dem Leiter 7 positives und auf dem Leiter 8 negatives Potential auftritt, das
jeweils dem Spannungsabfall über den Zenerdioden 12 und 14 entspricht.
Ist hingegen der Transistor 2 im nichtleitenden Zustand und der Transistor 1 im Sättigungszustand,
dann tritt auf dem Leiter 7 negatives und auf dem Leiter 8 positives Potential auf, das jeweils dem
Spannungsabfall über den Zenerdioden 11 und 13 entspricht.
Auf Grund der Tatsache, daß der jeweilige Spannungsabfall über den jeweils leitenden Zenerdioden
gleich ist, sind die Absolutwerte der auf die Leiter 7 und 8 übertragenen Spannungen gleich, aber entgegengesetzter
Polarität, so daß eine Polaritätsumkehr einen Wechsel in der Informationsbedeutung
darstellt, d. h. einen Wechsel von einer binären Eins zu einer binären Null oder von einer binären Null
zu einer binären Eins. In einem Ausführungsbeispiel, bei dem die in der Zeichnung dargestellten Potentialwerte
verwendet werden und bei dem Zenerdioden mit einem Zenerdurchbruchswert von 3 Volt eingesetzt
sind, besitzen die übrigen Bauelemente die nachstehend beispielsweise aufgeführten Werte:
Widerstände 3, 4, 5, 6, 9 und 10 ... je 1100 Ohm
Widerstände 15 und 16 je 12 000 Ohm
Wenn es die Länge der Übertragungsleitung und die Streukapazitäten zulassen, kann es in vielen Fällen
zweckmäßig sein, Zenerdioden zu verwenden, deren Durchbruchsspannung relativ gering ist oder
übliche Dioden einzusetzen, die so ausgewählt sind, daß sie eine gleiche Durchbruchsspannung in Vorwärtsrichtung
besitzen.
Es können auch Transistoren vom jeweils unterschiedlichen Leitfähigkeitstyp verwendet werden. In
diesem Falle ist ein Leiter der Übertragungsleitung über entsprechende Dioden mit den Emittern beider
Transistoren und der andere Leiter mit den Kollektoren verbunden.
Der Zeichnung kann entnommen werden, daß auf beiden Leitern 7 und 8 der Übertragungsleitung Erdpotential
auftritt, wenn beide Transistoren 1 und 2
gleichzeitig in der Sättigung oder nichtleitend sind. Das bedeutet aber nichts anderes, als daß die erfindungsgemäße
Schaltungsanordnung in ihrer Wirkungsweise der eines Antivalenzverknüpfungsgliedes
entspricht, bei dem die jeweilige Potentialdifferenz auf den Leitern 7 und 8 der Übertragungsleitung
einer Antivalenzfunktion entspricht.
Claims (4)
1. Signalübertragungsanordnung mit zwei durch Eingangssignale steuerbaren Schalttransistoren
und einem in bezug auf ein festes Potential symmetrischen Ausgang, dadurch gekennzeichnet,
daß die Schaltstrecken je eines der Transistoren (1, 2) jeweils im Symmetriepunkt
eines zwischen einer Spannungsquelle (—10 V, +10V) liegenden ersten Spannungsteilers
(3, 5 bzw. 4, 6) angeordnet sind, daß jeweils der Emitter des ersten Transistors mit dem
Kollektor des zweiten Transistors und der KoI-lektor des ersten Transistors mit dem Emitter des
zweiten Transistors über je einen zweiten Spannungsteiler (11, 12 bzw. 13, 14) miteinander verbunden
sind und daß der Ausgang (7, 8) der Anordnung durch die Mittelabgriffe der zweiten
Spannungsteiler (11, 12 bzw. 13, 14), die über einen Widerstand (9, 10) an das feste Potential
angeschlossen sind, gebildet wird.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Spannungsteiler
(11, 12 und 13, 14) jeweils zwei in Durchlaßrichtung gepolte Dioden aufweisen, die zu beiden
Seiten des Mittelabgriffs angeordnet sind.
3. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Spannungsteiler
(11, 12 und 13, 14) aus jeweils zwei stromabhängigen Widerständen, insbesondere Zenerdioden, zu beiden Seiten des Mittelabgriffs
gebildet werden.
4. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren
(1, 2) vom gleichen Leitfähigkeitstyp sind, deren Basen je über einen Widerstand (15, 16) die Eingangssignale
zugeführt werden.
Hierzu 1 Blatt Zeichnungen
609 727/385 11.66 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US400768A US3381090A (en) | 1964-10-01 | 1964-10-01 | Balanced line driver |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1228664B true DE1228664B (de) | 1966-11-17 |
Family
ID=23584919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ29138A Pending DE1228664B (de) | 1964-10-01 | 1965-09-29 | Signaluebertragungsanordnung mit zwei durch Eingangssignale steuerbaren Schalttransistoren |
Country Status (4)
Country | Link |
---|---|
US (1) | US3381090A (de) |
DE (1) | DE1228664B (de) |
FR (1) | FR1454587A (de) |
GB (1) | GB1101855A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4841722B1 (de) * | 1969-06-13 | 1973-12-08 | ||
US3825682A (en) * | 1973-06-27 | 1974-07-23 | Rca Corp | Balanced line driver, line receiver system |
JPS59501391A (ja) * | 1982-08-09 | 1984-08-02 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | デイジタル信号送信および受信装置 |
-
1964
- 1964-10-01 US US400768A patent/US3381090A/en not_active Expired - Lifetime
-
1965
- 1965-09-20 GB GB39980/66D patent/GB1101855A/en not_active Expired
- 1965-09-29 DE DEJ29138A patent/DE1228664B/de active Pending
- 1965-10-01 FR FR33382A patent/FR1454587A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1101855A (en) | 1968-01-31 |
FR1454587A (fr) | 1966-02-11 |
US3381090A (en) | 1968-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611863C2 (de) | Schaltungsanordnung zur Umsetzung von Signalpegeln | |
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2323478A1 (de) | Datenuebertragungsanordnung | |
DE1265784B (de) | Flipflopschaltung zur Speicherung von binaeren Datensignalen | |
DE2217537A1 (de) | Transistor-Transistor-Logikschaltung | |
DE3147547A1 (de) | Durch einen uebernahmetakt gesteuertes flipflop in stromumschaltetechnik | |
DE1227058B (de) | Stromrichtungsumkehrfaehige elektronische Schaltanordnung | |
DE2037023A1 (de) | Digitaler Serienspeicher | |
DE1265786B (de) | Sicherheits-UND-Gatter, welches im Falle einer Stoerung der Gatterschaltung ein im Sinne der groessten Sicherheit wirkendes vorgegebenes Ausgangssignal liefert | |
DE1228664B (de) | Signaluebertragungsanordnung mit zwei durch Eingangssignale steuerbaren Schalttransistoren | |
DE1537324B2 (de) | Stromuebernahmeschalter | |
DE2114733A1 (de) | Vorrichtung zum Dekodieren eines Vierpegelsignals | |
DE1143045B (de) | Schaltungsanordnung zur UEbertragung von Daten in Zahlenform | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
CH499928A (de) | Schaltungsanordnung zur elektronischen Steuerung des Speisestromes eines elektrischen Verbrauchers mit vorwiegend induktivem Widerstand | |
EP0048490B1 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal | |
DE2415629C3 (de) | Schaltungsanordnung zum zeitweiligen, von der Größe der veränderlichen Betriebsspannung abhängigen Blockieren eines Stromzweiges | |
EP0029480A1 (de) | Emitterfolger-Logikschaltung | |
DE1211257B (de) | Schaltvorrichtung zur Verbindung einer Vielzahl von auf dem Umfang einer Abtasttrommel angeordneten Magnetkoepfen mit einem gemeinsamen Ausgangskreis | |
DE1263077B (de) | Sicherheits-ODER-Gatter, welches im Falle einer Stoerung der Gatterschaltung ein im Sinne der groessten Sicherheit wirkendes vorgegebenes Ausgangssignal liefert | |
DE2503384C3 (de) | Differenzverstärker für den Subnanosekundenbereich | |
DE1933052A1 (de) | Anordnung zur Datenuebertragung | |
DE1275114B (de) | Schaltungsanordnung zur Begrenzung einseitig gerichteter Impulse | |
DE1276711B (de) | Bistabile Speicherschaltungsanordnung | |
DE2740954C2 (de) | Basisgekoppelte bistabile Logikschaltung |