DE1156457B - Verfahren zur Herstellung einer integrierten Schaltungsanordnung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltungsanordnung

Info

Publication number
DE1156457B
DE1156457B DET20412A DET0020412A DE1156457B DE 1156457 B DE1156457 B DE 1156457B DE T20412 A DET20412 A DE T20412A DE T0020412 A DET0020412 A DE T0020412A DE 1156457 B DE1156457 B DE 1156457B
Authority
DE
Germany
Prior art keywords
integrated circuit
pins
circuit arrangement
metal
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET20412A
Other languages
English (en)
Inventor
Heinz-Wilhelm Ehlbeck
Dr Rer Nat Hans-Juer Dipl-Phys
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET20412A priority Critical patent/DE1156457B/de
Priority to GB25478/62A priority patent/GB953503A/en
Publication of DE1156457B publication Critical patent/DE1156457B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Description

  • Verfahren zur Herstellung einer integrierten Schaltungsanordnung Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung, bestehend aus einer isolierenden Trägerplatte, welche auf der einen Seite eine Vertiefung aufweist, die das Gehäuse eines aktiven Elementes bildet, und auf deren der Vertiefung gegenüberliegenden Seite passive Elemente aufgebracht sind.
  • Unter integrierter Schaltungsanordnung wird eine Bauweise verstanden. welche eine Mikrominiaturisierung nicht nur der aktiven, sondern auch der passiven Elemente wie Widerstände, Spulen oder Kondensatoren gestattet. Die Mikrominiaturisierung der passiven Elemente wird durch Aufbringen von Metallfilmen oder dielektrischen Filmen auf Trägerplatten im Hochvakuum oder in einer Gasatmosphäre mittels Kathodenzerstäubung erzielt. Dabei entstehen gleichzeitig die die passiven Elemente verbindenden elektrischen Zuleitungen, so daß die Herstellung weiterer Zwischenverbindungen durch Einlöten von Zuleitungsdrähten entfällt. Die Mikrominiaturisierung erlaubt nicht nur eine Verkleinerung des gesamten Systems, sonder erhöht auch die Zuverlässigkeit der Anordnung.
  • Bei der Herstellung der passiven Elemente sowie der Zuleitungen wird beispielsweise nach einem bekannten Verfahren auf eine Glasplatte Silber im Hochvakuum aufgedampft und anschließend auf diesen Silberbelag Tantal gestäubt. Die integrierte Schaltungsanordnung kann dann mit Ausnahme der aktiven Elemente aus den sich dabei ergebenden Schichten herausgearbeitet werden. Die aktiven Elemente werden dagegen nach Fertigstellung der passiven Elemente und der Zuleitungen in die aufgebrachte Schaltung eingesetzt. Dies geschieht z. B. durch Löten oder Schweißen.
  • Der Nachteil dieses bekannten Verfahrens, bei dem die aktiven und passiven Elemente durch einen Löt-oder Schweißprozeß miteinander verbunden werden, besteht darin, daß es äußerst schwierig ist, an den ungefähr 5000 AE dicken aufgedämpften Metallschichten überhaupt zu löten. Daneben ergeben sich auch durch die zusätzlichen Schweiß- oder Lötverbindungspunkte nicht selten unnötige Fehlerquellen.
  • Aufgabe der Erfindung ist es, diese Nachteile zu vermeiden.
  • Zur Lösung dieser Aufgabe werden bei einem Verfahren zur Herstellung einer integrierten Schaltungsanordnung, bestehend aus einer isolierenden Trägerplatte, welche auf einer Seite eine Vertiefung aufweist, erfindungsgemäß in die Trägerplatte innerhalb der Vertiefung elektrisch leitende Stifte, die zur Befestigung und Kontaktierung des aktiven Elementes dienen, eingebracht, und die auf der der Vertiefung gegenüberliegenden Oberfläche überstehenden Teile der Stifte werden abgeschliffen, und schließlich werden auf diese die Stirnflächen der Stifte enthaltenden Oberflächenteile Metallfilme aufgedampft oder aufgestäubt, die gleichzeitig die passiven Elemente der integrierten Schaltungsanordnung verbinden und/oder bilden.
  • Als elektrisch leitende Stifte eignen sich z. B. Metallstifte. die an den Verbindungsstellen durch die Trägerplatte bzw. durch Bohrungen in der Trägerplatte hindurchgesteckt werden. Die Befestigung der aktiven Elemente erfolgt gleichzeitig mit der Herstellung der elektrisch leitenden Verbindung, indem z. B. bei Halbleiteranordnungen der Halbleiterkristall auf einen Metallstift aufgelötet wird. Eine solche Lötung ergibt dann gleichzeitig einen Elektrodenanschluß, der natürlich auch so hergestellt werden kann, daß das Halbleiterelement zuvor auf eine Metallplatte aufgebracht und der Metallstift nicht mit dem Halbleiterkristall. sondern mit dieser Platte verlötet wird. Diese Methode empfiehlt sich besonders beim Einbau von z. B. Koaxialtransistoren. während bei z. B. Mesatransistoren der Kollektoranschluß direkt auf den Metallstift aufgelötet wird.
  • Es sind bereits in der sogenannten Mikromodultechnik Trägerplatten bekanntgeworden, die ähnlich den nach dem erfindungsgemäßen Herstellungsverfahren hergestellten integrierten Schaltungsanordnungen auf der einen Seite eine Vertiefung aufweisen, in welcher ein aktives Element eingesetzt ist, und deren elektrische Zuleitungen die Trägerplatte durchdringen. Diese nach der Mikromodultechnik hergestellten Platten tragen aber nur entweder passive oder nur ein aktives Schaltelement. Die Zuleitungsdrähte des aktiven Elementes werden bei diesen bekannten Mikromodulplatten durch Löcher in der Trägerplatte hindurchgesteckt und festgelötet und dann mit einer weiteren Lötverbindung mit den Kontakten der Mikromodulplatte verbunden, die dann mit gesonderten, die passiven Elemente tragenden Platten verbunden werden. Nach dieser bekannten Mikromodultechnik ist es aber nicht möglich, integrierte Schaltungsanordnungen, die zusätzliche zum aktiven Element auch die passiven Elemente auf einer Platte vereinigen, aufzubauen, da es, wie schon in der Einleitung beschrieben, unmöglich oder nur unter großen Schwierigkeiten möglich ist, mittels Schweiß- und Lötverbindungen die aktiven und passiven Elemente miteinander zu verbinden.
  • Die wesentlichsten Vorteile des erfindungsgemäßen Herstellungsverfahrens sind daher, daß die Kontaktierung der aktiven Elemente und ihre Verbindung mit den passiven Elementen der integrierten Schaltungsanordnung äußerst einfach ist, die Zahl der Verbindungsstellen sowie die Verbindungselemente auf ein Minimum herabgesetzt ist und daß auf Schweiß-, Löt- oder Kompressionstechniken verzichtet werden kann. Insbesondere ermöglichen diese genannten Vorteile des erfindungsgemäßen Herstellungsverfahrens die Herstellung von viel kleiner und enger aufgebauten mikrominiaturisierten Schaltungen, als sie nach der Mikromodultechnik bekannt sind, da Löt- oder Schweißverbindungen nur bis zu einer vorgegebenen Mindestgröße noch herstellbar sind.
  • Die Erfindung bietet die Möglichkeit, sowohl eingekapselte als auch nicht eingekapselte aktive Elemente zu verwenden.
  • Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. Als Trägerplatte zum Aufbau der integrierten Schaltungsanordnung kann beispielsweise nach der Figur eine Keramikplatte 1 verwendet werden, die zur Unterbringung des aktiven Elementes 2 auf ihre Untereite mit einer Vertiefung 3 versehen ist. Das aktive Element 2 besteht im Ausführungsbeispiel aus einem Transistor vom Mesatyp.
  • Zur Herstellung einer elektrisch leitenden Verbindung zwischen den Elektroden des Mesatransistors und den auf der gegenüberliegenden Oberfläche aufzudampfenden passiven Elementen ist die Trägerplatte mit Bohrungen versehen, in die die Metallstifte 4, 5 und 6 eingesetzt sind.
  • Die Länge des mittleren Metallstiftes 5 ist dabei gleich der Tiefe der Bohrungen. Der Halbleiterkörper des Mesatransistors 2 ist unmittelbar auf den Metallstift 5 aufgelötet. Es besteht aber auch die Möglichkeit, zur Herstellung des Kollektoranschlusses den Halbleiterkristall zuvor auf eine Metallplatte aufzubringen und dann diese auf den Metallsift 5 aufzulöten. Die Metallstifte 4 und 6 sind dagegen länger bemessen als der Metallstift 5, da sie eine elektrisch leitende Verbindung mit den weiter entfernten Elektroden 7 und 8 des Mesatransistors ergeben sollen. Durch das Auflöten des Halbleiterkristalls auf den Metallstift 5 wird nicht nur der Kollektor des Transistors kontaktiert, sondern gleichzeitig eine Befestigung des Halbleiterkristalls erreicht.
  • Da der Mesatransistor im Ausführungsbeispiel im ungekapselten Zustand in die Vertiefung der Trägerplatte eingebracht und mit dem Metallstift 5 verlötet ist, wird zur Herstellung eines vakuumdichten Ab- schlusses auf die Trägerplatte 1 eine Abdeckplatte 15 aufgebracht, die einen Einfluß der äußeren Atmosphäre auf das Halbleiterelement verhindert.
  • Die Metallstifte werden im allgemeinen vor dem Verlöten verzinnt. Die Verlötung der Metallstifte mit den Elektroden des Mesatransistors erfolgt durch einen Erwärmungsprozeß unter Verwendung der Elektrodenzuleitungen 9 und 10. Die Temperatur beträgt dabei ungefähr 100 bis 150° C.
  • Es ist wichtig, die mit einem Schaltungsfilm zu versehende Oberfläche der Trägerplatte vor dem Aufbringen der Schicht zu polieren und überstehende Teile der Metallstifte abzuschleifen. Die Elemente 11, 12,13 und 14 der integrierenden Schaltungsanordnung werden dann auf die polierte Oberfläche durch Kathodenzerstäubung oder Aufdampfen aufgebracht. Es besteht aber auch die Möglichkeit, umgekehrt zu verfahren und zuerst die integrierende Schaltung auf die Trägerplatte aufzubringen und erst nachher die aktiven Elemente einzusetzen.

Claims (5)

  1. PATENTANSPRÜCHE: 1. Verfahren zur Herstellung einer integrierten Schaltungsanordnung, bestehend aus einer isolierenden Trägerplatte, welche auf der einen Seite eine Vertiefung aufweist, die das Gehäuse eines aktiven Elementes bildet, und auf deren der Vertiefung gegenüberliegenden Seite passive Elemente aufgebracht sind, dadurch gekennzeichnet, daß in die Trägerplatte (1) innerhalb der Vertiefung (3) elektrisch leitende Stifte (4, 5, 6), die zur Befestigung und Kontaktierung des aktiven Elementes (2) dienen, eingebracht werden, daß die auf der der Vertiefung (3) gegenüberliegenden Oberfläche überstehenden Teile der Stifte (4, 5, 6) abgeschliffen werden und daß schließlich auf diese die Stirn flächen der Stifte (4, 5, 6) enthaltenden Oberflächenteile Metallfilme (11, 12, 13) aufgedampft oder aufgestäubt werden, die gleichzeitig die passiven Elemente der integrierten Schaltungsanordnung verbinden und/oder bilden.
  2. 2. Verfahren zur Herstellung einer integrierten Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als elektrisch leitende Stifte (4, 5, 6) Metallstifte verwendet werden und daß die Länge der Metallstifte verschieden bemessen wird.
  3. 3. Verfahren zur Herstellung einer integrierten Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß bei der Verwendung von Transistoren als aktives Element (3) Metallstifte (4, 5, 6) verwendet werden, wobei die Länge des mittleren Metallstiftes (5) gleich der Tiefe der Bohrung ist, während die beiden anderen Stifte (4, 6) länger bemessen sind.
  4. 4. Verfahren zur Herstellung einer integrierten Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterkristall (2) auf den mittleren Metallstift (5) aufgelötet wird und daß die beiden anderen Metallstifte (4, 6) mit den weiteren Elektroden des Transistors (2) durch Zwischenleitungen (9, 10) verbunden werden.
  5. 5. Verfahren zur Herstellung einer integrierten Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die isolierende Trägerplatte (1) mehrere Vertiefungen (3) eingebracht werden, in welche aktive Elemente (2) eingesetzt werden. In Betracht gezogene Druckschritten: Französische Patentschrift Nr. 1099 888; USA.-Patentschrift Nr. 2 884 612; »Funkschau«, 1959, Heft 16, S. 375.
DET20412A 1961-07-08 1961-07-08 Verfahren zur Herstellung einer integrierten Schaltungsanordnung Pending DE1156457B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DET20412A DE1156457B (de) 1961-07-08 1961-07-08 Verfahren zur Herstellung einer integrierten Schaltungsanordnung
GB25478/62A GB953503A (en) 1961-07-08 1962-07-03 An integrated circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET20412A DE1156457B (de) 1961-07-08 1961-07-08 Verfahren zur Herstellung einer integrierten Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE1156457B true DE1156457B (de) 1963-10-31

Family

ID=7549685

Family Applications (1)

Application Number Title Priority Date Filing Date
DET20412A Pending DE1156457B (de) 1961-07-08 1961-07-08 Verfahren zur Herstellung einer integrierten Schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE1156457B (de)
GB (1) GB953503A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1265256B (de) * 1965-11-04 1968-04-04 Siemens Ag Verfahren zur Herstellung einer Duennschichtbaugruppe der Elektronik
DE3402538A1 (de) * 1984-01-26 1985-08-01 Robert Bosch Gmbh, 7000 Stuttgart Waermeableitende befestigung
DE3912893A1 (de) * 1989-04-19 1990-10-25 Siemens Ag Als mikropack montierte halbleiteranordnung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500428A (en) * 1967-08-30 1970-03-10 Gen Electric Microwave hybrid microelectronic circuit module
GB2204184A (en) * 1987-04-29 1988-11-02 Stanley Bracey Mounting electronic components on substrates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1099888A (fr) * 1953-05-07 1955-09-12 Philips Nv Support isolant muni d'un câblage
US2884612A (en) * 1953-08-06 1959-04-28 Du Mont Allen B Lab Inc Electrical panel assembly for dip soldering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1099888A (fr) * 1953-05-07 1955-09-12 Philips Nv Support isolant muni d'un câblage
US2884612A (en) * 1953-08-06 1959-04-28 Du Mont Allen B Lab Inc Electrical panel assembly for dip soldering

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1265256B (de) * 1965-11-04 1968-04-04 Siemens Ag Verfahren zur Herstellung einer Duennschichtbaugruppe der Elektronik
DE3402538A1 (de) * 1984-01-26 1985-08-01 Robert Bosch Gmbh, 7000 Stuttgart Waermeableitende befestigung
DE3912893A1 (de) * 1989-04-19 1990-10-25 Siemens Ag Als mikropack montierte halbleiteranordnung

Also Published As

Publication number Publication date
GB953503A (en) 1964-03-25

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE1640457C2 (de)
DE2745027A1 (de) Elektrischer verbinder
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE1156457B (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE1943933A1 (de) Gedruckte Schaltung
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE2143027C3 (de) Halterung für ein HF-Halbleiterbauelement
DE1416437B2 (de) Trägerplatte für mikrominiaturisierte Schaltelemente und Verfahren zu ihrer Herstellung
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE3522168A1 (de) Verfahren zum erden oder masseverbinden von planaren bauelementen und integrierten schaltkreisen sowie nach diesem verfahren erhaltenes erzeugnis
DE2003423C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE1539111B2 (de) Halbleiterbauelement
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE2534783A1 (de) Elektrooptische anzeigeeinrichtung und verfahren zu ihrer herstellung
DE1514886C3 (de) Halbleiteranordnung
DE2835017A1 (de) Verfahren zur herstellung von ueberspannungsableitern
DE3147948A1 (de) "anordnung mit integrierten schaltungen"
DE1227965B (de) Mikrominiaturisierte Schaltungsanordnung
DE1225305B (de) Integrierte Halbleiterbauelementenanordnung bzw. Festkoerperschaltung
DE2317005C2 (de) Steuerbares Halbleiterbauelement
DE1416437C (de) Trägerplatte für mikrominiaturisierte Schaltelemente und Verfahren zu ihrer Herstellung