DE1131324B - Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren - Google Patents

Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren

Info

Publication number
DE1131324B
DE1131324B DEP18023A DEP0018023A DE1131324B DE 1131324 B DE1131324 B DE 1131324B DE P18023 A DEP18023 A DE P18023A DE P0018023 A DEP0018023 A DE P0018023A DE 1131324 B DE1131324 B DE 1131324B
Authority
DE
Germany
Prior art keywords
heated
germanium
nickel
rectifiers
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP18023A
Other languages
English (en)
Inventor
John Isaac Carasso
Eric Alfred Speight
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Original Assignee
POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND filed Critical POSTAL ADMINISTRATION UNITED KINGDOM GREAT BRITAIN & NORTHERN IRELAND
Publication of DE1131324B publication Critical patent/DE1131324B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/917—Deep level dopants, e.g. gold, chromium, iron or nickel

Description

Die Erfindung betrifft ein Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren, bei welchem dem Legierungsmaterial ein eine erhöhte Rekombination der Ladungsträger bewirkendes Element zugesetzt wird.
Bei aus Germanium aufgebauten Halbleiteranordnungen wurde die Lebensdauer der Minoritätsträger durch Einführung von bestimmten chemischen Verunreinigungen in das Germanium verringert. Die zur Erhöhung der Rekombinationsgeschwindigkeit der Träger wirksamste Verunreinigung stellt nach dem jetzigen Stand der Kenntnisse Nickel dar.
Ein Verfahren, um kleine Mengen einer Verunreinigung in das Germanium einzubringen, besteht darin, diesen Zusatz direkt der Schmelze zuzusetzen, aus der sich der Germanium-Kristall bilden soll. Ferner ist bereits ein Verfahren zur beliebigen Verringerung des Sperrwiderstandes einer Legierungselektrode vorgeschlagen, bed dem die Legierungselektrode aus einem mit dem aus Germanium, Silizium oder anderen Halbleitern bestehenden Halbleiterkörper legierenden Grundmaterial hergestellt und ihr ein Element bestimmter Wirkungsweise in bestimmter Dosierung zugesetzt wird. Das Zusatzelement wird hierbei der Schmelze des Legierungsmaterials zugesetzt. Nach einer weiteren bekannten Methode wird die Verunreinigung in engen Kontakt mit der Germanium-Oberfläche gebracht, etwa durch galvanische Aufbringung einer dünnen Schicht; anschließend wird dieses Zweistoffsystem bei solcher Temperatur und in solchem Zeitraum getempert, daß der Zusatzstoff in das Germanium diffundiert. Diese bekanntgewordenen Verfahren können keine befriedigenden Resultate geben, insbesondere dann nicht, wenn es sich bei dem Zusatzstoff um Nickel handelt, da die erforderliche genaue Dosierung des Zusatzes nicht erreicht werden kann, so daß sich auch bei diesen bekannten Verfahren unerwünschte Nebeneffekte ergeben. So kann sich beispielsweise bei einer Diode der Widerstand in der Durchlaßrichtung verstärkt oder in der Sperrichtung verringert werden, was sich als erheblicher technischer Nachteil darstellt. Das erfindungsgemäße Verfahren vermeidet diese nachteiligen, auf Grund ungenauer Dosierung des Zusatzes sich ergebenden Nebeneffekte, da es eine genaue Dosierung in der Zugabe des Zusatzmittels ermöglicht. Das Legierungsverfahren eignet sich vor allem für die Herstellung von Halbleiterbauelementen mit einer hohen Grenzfrequenz.
Das erfindungsgemäße Legierungsverfahren besteht darin, daß das Legierungsmaterial mit einem Überzug des Zusatzelementes versehen und dann von dem Legierungsverfahren
zur Herstellung von Gleichrichtern
und Transistoren
Anmelder:
Postal Administration of the United Kingdom of Great Britain and Northern Ireland
represented by
Her Majesty's Postmaster General, London
Vertreter: Dipl.-Ing. H. Marsch, Patentanwalt,
Schwelm, Westfalendamm 10
Beanspruchte Priorität:
Großbritannien vom 23. Februar 1956 (Nr. 5706)
John Isaac Carasso und Eric Alfred Speight,
London,
sind als Erfinder genannt worden
einzulegierenden Material ein angemessenes Stück abgeschnitten und in einer nicht oxydierenden Atmosphäre zwecks Bildung einer Kugel erhitzt wird und daß die Kugel anschließend auf den Halbleiter aufgebracht und in einer nicht oxydierenden Atmosphäre auf eine Temperatur von 600 bis 850° C erhitzt wird. Bei Germanium als Halbleitermaterial und Indium als Legierungssubstanz ist Nickel für den genannten Zweck brauchbar. Das Indium wird zweckmäßig z. B. in Form einer flachen Scheibe mit Nickel elektroplattiert, wobei die Dicke der Nickelschicht 0,1 bis 1,0 % der Dicke der Indiumschicht beträgt; der in Kugelform übergeführte Abschnitt wird in Berührung mit dem; Germanium ,in einer Wasserstoffatmosphäre 1 bis 15 Minuten lang erhitzt und dann schnell auf Raumtemperatur abgekühlt. Bei diesem Verfahren diffundiert in das z. B. η-leitende Stück Germanium eine ausreichende Menge des Nickels aus dem nickelhaltigen Indium ein. Danach besteht die Anordnung aus einem Stück Germanium, dessen η-leitender Grundkörper zumindest in unmittelbarer Nähe der p-leitenden Rekristallisationszone von Nickel-Atomen durchsetzt ist. Der Halbleiterkörper wird anschließend an der Gegenseite mit einem nicht
209 60W331
gleichrichtenden Anschluß dadurch versehen, daß er mit einem auf diese Seite aufgebrachten Stückchen Lot und eine Elektrode erhitzt wird, wobei die Temperatur unter der bei der ersten Temperung erreichten bleibt.
Zweckmäßig wird für das erfindungsgemäße Legierungsverfahren das mit dem Überzug zu versehende Legierungsmaterial in Form eines Stabes oder Drahtes verwendet. Solche Indiumdrähte können von 25 bis 100 Mikron Durchmesser haben. Die Drähte werden mit organischen Lösungsmitteln entfettet durch kurzzeitiges Eintauchen in eine Lösung von gleichen Teilen konzentrierter Salpeter- und Salzsäure, gebeizt, gewaschen und mit einem dünnen Nickelüberzug versehen, dessen Dicke 0,1 bis 1 % des Drahtdurchmessers beträgt. Dieser Überzug wird nach den üblichen Methoden aufgebracht. Der nikkelplattierte Indiumdraht wird sodann in Stücke gewünschten Gewichts (für die meisten Anwendungen in der Schwachstrom-Technik 0,1 bis 10 mg) zerschnitten, die durch Erhitzen auf 850° C in einer reinen Wasserstoff-Atmosphäre in Kugelform übergeführt werden. Eine solche Indium-Nickel-Kugel wird auf ein Stück Germanium aufgebracht und auf die gewünschte Temperatur zwischen 600 und 850° C je nach dem Widerstand des Germaniums und der gewünschten Lebensdauer der Träger erhitzt. Nach 1 bis 15 Minuten wird die Anordnung dann schnell auf Zimmertemperatur abgekühlt. Die Gegenseite des Germaniumkörpers erhält dann einen nicht gleichrichtenden metallischen Kontakt durch Aufbringen eines Antimon-Lots in Form eines Drahtes mit einem Durchmesser von 25 bis 50 Mikron.
Mit dem Lot wird ein Draht oder eine Scheibe aus Nickel oder Kovar ausgelötet. Die beiden Elektroden werden dann in bekannter Weise mit Zuführungen versehen, und anschließend wird das ganze Bauelement durch chemische oder elektrolytische Behandlung mit einem Außenschutz umgeben.
Eine Anzahl Halbleiter-Dioden, die gemäß dem Verfahren nach der Erfindung bei 740° C behandelt wurden und bei denen Germanium mit einem spezifischen Widerstand von etwa 2 Ohm cm zum Einsatz gelangte, zeigte einen durchschnittlichen Sättigungsstrom von 3 Mikroampere, während andere Dioden, die bei 600° C nach den bisher bekannten Methoden legiert wurden, einen durchschnittlichen Sättigungsstrom von nur 0,3 Mikroampere aufwiesen. Da der spezifische Widerstand des Materials durch die Behandlung nicht wesentlich geändert wird, ist offensichtlich, daß eine beträchtliche Herabsetzung der Lebensdauer der Minoritätsträger bei den Elementen der bei 740° C legierten Partie gegenüber denen der anderen Gruppe stattgefunden hatte. Diese Reduktion scheint etwa zwei Größenordnungen zu betragen, soweit sich auf diese sehr kleinen Lebensdauern die Theorie von W. Shockley (Bell System Technical Journal, 88, 1949, S. 101) quantitativ anwenden läßt.

Claims (3)

PATENTANSPRÜCHE:
1. Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren, bei welchem dem Legierungsmaterial ein eine erhöhte Rekombination der Ladungsträger bewirkendes Element zugesetzt wird, dadurch gekennzeichnet, daß das Legierungsmaterial mit einem Überzug dieses Elementes versehen und dann von dem einzulegierenden Material ein angemessenes Stück abgeschnitten und in einer nicht oxydierenden Atmosphäre zwecks Bildung einer Kugel erhitzt wird und daß die Kugel anschließend auf einen Halbleiterkörper aufgebracht und in einer nicht oxydierenden Atmosphäre auf eine Temperatur von 600 bis 850° C erhitzt wird,
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus Germanium besteht, daß Indium mit Nickel elektroplattiert wird, wobei die Dicke der Nickelschicht 0,1 bis 1% der Dicke der Indiumschicht beträgt, und daß der in Kugelform übergeführte Abschnitt in Kontakt mit dem Germanium in einer Wasserstoffatmosphäre 1 bis 15 Minuten lang erhitzt und danach schnell auf Raumtemperatur abgekühlt wird.
3. Verfahren nach den Ansprüchen 1 und 2, gekennzeichnet durch die Verwendung eines mit dem Überzug zu versehenden Legierungsmaterials in Form eines Stabes oder Drahtes.
In Betracht gezogene Druckschriften:
»Bell Laboratories Record«, Juli 1955, S. 260 bis 263;
»Electronics«, Oktober 1953, S. 134.
© 209 609/331 6.
DEP18023A 1956-02-23 1957-02-22 Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren Pending DE1131324B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB5706/56A GB864222A (en) 1956-02-23 1956-02-23 Improvements in or relating to methods for the production of semi-conductor junctiondevices

Publications (1)

Publication Number Publication Date
DE1131324B true DE1131324B (de) 1962-06-14

Family

ID=9801108

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP18023A Pending DE1131324B (de) 1956-02-23 1957-02-22 Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren

Country Status (4)

Country Link
US (1) US2993817A (de)
DE (1) DE1131324B (de)
FR (1) FR1167168A (de)
GB (1) GB864222A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3188252A (en) * 1961-11-20 1965-06-08 Trw Semiconductors Inc Method of producing a broad area fused junction in a semiconductor body
CN102921666B (zh) * 2012-11-21 2014-12-17 南京熊猫电子股份有限公司 消除电容式触摸屏蚀刻残留溶液的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2829422A (en) * 1952-05-21 1958-04-08 Bell Telephone Labor Inc Methods of fabricating semiconductor signal translating devices
NL178757B (nl) * 1952-06-02 British Steel Corp Werkwijze en inrichting voor het continu produceren van een metaalstrook uit metaalpoeder.
US2774695A (en) * 1953-02-27 1956-12-18 Bell Telephone Labor Inc Process of fabricating germanium single crystals
US2778802A (en) * 1954-04-26 1957-01-22 Battelle Development Corp Intermetallic compounds of groups iii and v metals containing small amounts of nickel, cobalt or iron
US2813233A (en) * 1954-07-01 1957-11-12 Bell Telephone Labor Inc Semiconductive device
NL199100A (de) * 1955-07-21
US2827436A (en) * 1956-01-16 1958-03-18 Bell Telephone Labor Inc Method of improving the minority carrier lifetime in a single crystal silicon body
BE557039A (de) * 1956-04-27
US2842831A (en) * 1956-08-30 1958-07-15 Bell Telephone Labor Inc Manufacture of semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
FR1167168A (fr) 1958-11-21
US2993817A (en) 1961-07-25
GB864222A (en) 1961-03-29

Similar Documents

Publication Publication Date Title
DE1187326B (de) Verfahren zur Herstellung einer Silizium-Schaltdiode
DE1146982B (de) Verfahren zur Herstellung von Halbleiterzonen mit genauer Dicke zwischen flaechenhaften PN-UEbergaengen in einkristallinen Halbleiterkoerpern von Halbleiterbauelementen,insbesondere von Dreizonentransistoren
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1105067B (de) Halbleiteranordnung aus Siliciumcarbid und Verfahren zu deren Herstellung
DE1128924B (de) Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1279848B (de) Verfahren zum grossflaechigen Kontaktieren eines einkristallinen Siliziumkoerpers
DE1071847B (de) Verfahren zur Herstellung einer im wesentlichen nicht gleichrichtenden flächenhaften Elektrode an dem Halbleiterkörper einer Halbleiteranordnung durch Legierung
DE1238105B (de) Verfahren zum Herstellen von pn-UEbergaengen in Silizium
DE1106875B (de) Halbleiteranordnung mit einem halbleitenden Koerper aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1521057B2 (de) Verfahren zum Kontaktieren einer Halbleiterzone
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE1131324B (de) Legierungsverfahren zur Herstellung von Gleichrichtern und Transistoren
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1193766B (de) Verfahren zur Stabilisierung der durch AEtzen erzielten Sperreigenschaften von Halbleiteranordnungen
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE1044287B (de) Legierungsverfahren zur Herstellung von Halbleiter-anordnungen mit p-n-UEbergaengen
DE1257527B (de) Verfahren zum Aufbringen einer aus einer Legierung bestehenden Schicht auf ein Traegermaterial
AT219659B (de) Halbleitendes Elektrodensystem und Verfahren zu dessen Herstellung
DE1266510B (de) Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einem Kontakt und Verfahren zum Herstellen
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1264618C2 (de) Spitzendiode mit einem federnden molybdaen- oder wolfram-draht und verfahren zu deren herstellung
DE1218621B (de) Siliziumgleichrichterelement mit einem kreisscheibenfoermigen Siliziumplaettchen