-
Technisches Gebiet
-
Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung.
-
Die vorliegende Anmeldung beansprucht die Priorität der am 15. September 2021 eingereichten japanischen Anmeldung Nr.
2021- 150 122 , und der gesamte Inhalt der japanischen Anmeldung ist hier durch Bezugnahme aufgenommen.
-
Stand der Technik
-
Es wird eine Siliziumkarbid-Halbleitervorrichtung, deren Ziel es ist, den dielektrischen Durchbruch eines Isolierfilms unter einem Gate-Pad zu unterdrücken, offenbart (z.B. Patentdokument 1).
-
Dokumente gemäß dem Stand der Technik
-
Patentdokumente
-
-
Zusammenfassung der Erfindung
-
Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst:
- ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche;
- eine Zwischenschicht-Isolierschicht, die die erste Hauptfläche abdeckt; und
- ein Gate-Pad und ein Source-Pad, die auf der Zwischenschicht-Isolierschicht vorgesehen sind,
- wobei das Siliziumkarbid-Substrat in Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche umfasst:
- ein erstes Gebiet, das eine Vielzahl von Einheitszellen enthält,
- ein zweites Gebiet, das das Gate-Pad überlappt, und
- ein drittes Gebiet, das an das zweite Gebiet angrenzt,
- wobei jede der Vielzahl von Einheitszellen umfasst:
- einen Driftbereich mit einem ersten Leitfähigkeitstyp,
- ein Körpergebiet mit einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet,
- ein Source-Gebiet, das auf der ersten Hauptfläche vorgesehen ist, durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist,
- ein auf der ersten Hauptfläche vorgesehenes Kontaktgebiet, das elektrisch mit dem Körpergebiet verbunden ist und den zweiten Leitfähigkeitstyp aufweist,
- eine Gate-Elektrode, die elektrisch mit dem Gate-Pad verbunden ist, und
- einen Gate-Isolierfilm, der zwischen der Gate-Elektrode und dem Driftbereich, dem Körpergebiet und dem Source-Gebiet vorgesehen ist,
- wobei das zweite Gebiet ein erstes Halbleitergebiet mit dem zweiten Leitfähigkeitstyp enthält,
- wobei das dritte Gebiet ein zweites Halbleitergebiet mit dem zweiten Leitfähigkeitstyp enthält,
- wobei das erste Halbleitergebiet und das zweite Halbleitergebiet auf der ersten Hauptfläche aneinandergrenzen,
- wobei in der Zwischenschicht-Isolierschicht ein erstes Kontaktloch, das das Source-Gebiet und das Kontaktgebiet erreicht, und ein zweites Kontaktloch, das das zweite Halbleitergebiet erreicht, ausgebildet sind, und
- wobei das Source-Pad mit dem Source-Gebiet und dem Kontaktgebiet über das erste Kontaktloch elektrisch verbunden ist,
über das zweite Kontaktloch elektrisch mit dem zweiten Halbleitergebiet verbunden ist, und
in einem Querschnitt, in einer Richtung parallel zu der ersten Hauptfläche, eine zweite Abmessung in einer kurzen Richtung des zweiten Kontaktlochs größer ist als eine erste Abmessung in einer kurzen Richtung des ersten Kontaktlochs.
-
Kurze Beschreibung der Zeichnungen
-
- [1] 1 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt;
- [2] 2 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
- [3] 3 ist eine Draufsicht, die einen Bereich 221 in 1 und 2 in perspektivischer Ansicht eines Passivierungsfilms, eines Gate-Pads und eines Source-Pads darstellt;
- [4] 4 ist eine Draufsicht, die eine Konfiguration einer ersten Hauptfläche des Siliziumkarbidsubstrats in dem Bereich 221 in 1 und 2 darstellt;
- [5] 5 ist eine Draufsicht, die einen Bereich 222 in den 1 und 2 in perspektivischer Ansicht eines Passivierungsfilms, eines Gate-Pads und eines Source-Pads darstellt;
- [6] 6 ist eine Draufsicht, die den Bereich 222 in den 1 und 2 in perspektivischer Ansicht eines Passivierungsfilms, eines Gate-Pads und eines Source-Pads darstellt;
- [7] ist eine Querschnittsansicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
- [8] 8 ist eine Querschnittsansicht, die eine Konfiguration einer Einheitszelle darstellt;
- [9] 9 ist eine Querschnittsansicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt;
- [10] 10 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt;
- [11] 11 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
- [12] 12 ist eine Querschnittsansicht (Teil 1), die die Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt;
- [13] 13 ist eine Querschnittsansicht (Teil 2), die die Siliziumkarbid-Halbleiteranordnung gemäß der dritten Ausführungsform darstellt;
- [14] 14 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt;
- [15] 15 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt;
- [16] 16 ist eine Querschnittsansicht, die die Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt;
- [17] 17 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform darstellt;
- [18] 18 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der fünften Ausführungsform darstellt;
- [19] 19 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt;
- [20] 20 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der sechsten Ausführungsform darstellt;
- [21] 21 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer siebten Ausführungsform zeigt;
- [22] 22 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der siebten Ausführungsform darstellt;
- [23] 23 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer achten Ausführungsform zeigt;
- [24] 24 ist eine Draufsicht, die eine Konfiguration einer ersten Hauptfläche eines Siliziumkarbidsubstrats in einem Bereich 223 in 23 zeigt;
- [25] 25 ist eine Querschnittsansicht (Teil 1), die die Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform zeigt;
- [26] 26 ist eine Querschnittsansicht (Teil 2), die die Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform zeigt;
- [27] 27 ist eine Querschnittsansicht (Teil 3), die die Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform zeigt; und
- [28] 28 ist eine Draufsicht, die ein Modifikationsbeispiel eines ersten Gebiets darstellt.
-
Ausführungsformen zur Durchführung der Erfindung
-
Durch die vorliegende Erfindung zu lösende Probleme
-
In der in Patentdokument 1 beschriebenen Siliziumkarbid-Halbleitervorrichtung neigt eine Zwischenschicht-Isolierschicht dazu, eine elektrische Feldkonzentration zu erzeugen, wenn eine Überspannung auftritt. Eine solche elektrische Feldkonzentration kann zu einem Durchbruch führen.
-
Die vorliegende Erfindung hat zum Ziel, eine Siliziumkarbid-Halbleitervorrichtung bereitzustellen, die die elektrische Feldkonzentration in einer Zwischenschicht-Isolierschicht verringern kann.
-
Wirkung der vorliegenden Erfindung
-
Gemäß der vorliegenden Erfindung kann die elektrische Feldkonzentration in einer Zwischenschicht-Isolierschicht verringert werden.
-
Im Folgenden werden Ausführungsformen beschrieben.
-
Beschreibung der Ausführungsformen der vorliegenden Erfindung
-
Zunächst werden die Ausführungsformen der vorliegenden Erfindung aufgezählt und beschrieben. In einer kristallographischen Beschreibung in der vorliegenden Beschreibung und in den Zeichnungen wird eine individuelle Orientierung mit [], eine Gruppenorientierung mit <>, eine individuelle Ebene mit () und eine Gruppenebene mit {} bezeichnet. Obwohl ein negativer kristallographischer Index normalerweise durch ein „-“ (Balken) vor der Zahl ausgedrückt wird, wird in der vorliegenden Beschreibung ein negatives Vorzeichen vor der Zahl hinzugefügt.
- (1) Eine Siliziumkarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst:
- ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche;
- eine Zwischenschicht-Isolierschicht, die die erste Hauptfläche abdeckt; und
- ein Gate-Pad und ein Source-Pad, die auf der Zwischenschicht-Isolierschicht vorgesehen sind,
- wobei das Siliziumkarbid-Substrat in Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche umfasst:
- ein erstes Gebiet, das eine Vielzahl von Einheitszellen enthält,
- ein zweites Gebiet, das das Gate-Pad überlappt, und
- ein drittes Gebiet, das an das zweite Gebiet angrenzt,
- wobei jede der Vielzahl von Einheitszellen umfasst:
- einen Driftbereich mit einem ersten Leitfähigkeitstyp,
- ein Körpergebiet mit einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet,
- ein Source-Gebiet, das auf der ersten Hauptfläche vorgesehen ist, durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist,
- ein auf der ersten Hauptfläche vorgesehenes Kontaktgebiet, das elektrisch mit dem Körpergebiet verbunden ist und den zweiten Leitfähigkeitstyp aufweist,
- eine Gate-Elektrode, die elektrisch mit dem Gate-Pad verbunden ist, und
- einen Gate-Isolierfilm, der zwischen der Gate-Elektrode und dem Driftbereich, dem Körpergebiet und dem Source-Gebiet vorgesehen ist,
- wobei das zweite Gebiet ein erstes Halbleitergebiet mit dem zweiten Leitfähigkeitstyp enthält,
- wobei das dritte Gebiet ein zweites Halbleitergebiet mit dem zweiten Leitfähigkeitstyp enthält,
- wobei das erste Halbleitergebiet und das zweite Halbleitergebiet auf der ersten Hauptfläche aneinandergrenzen,
- wobei in der Zwischenschicht-Isolierschicht ein erstes Kontaktloch, das das Source-Gebiet und das Kontaktgebiet erreicht, und ein zweites Kontaktloch, das das zweite Halbleitergebiet erreicht, ausgebildet sind, und
- wobei das Source-Pad mit dem Source-Gebiet und dem Kontaktgebiet über das erste Kontaktloch elektrisch verbunden ist,
über das zweite Kontaktloch elektrisch mit dem zweiten Halbleitergebiet verbunden ist, und
in einem Querschnitt, in einer Richtung parallel zu der ersten Hauptfläche, eine zweite Abmessung in einer kurzen Richtung des zweiten Kontaktlochs größer ist als eine erste Abmessung in einer kurzen Richtung des ersten Kontaktlochs.
-
Es wird das dritte Gebiet, das an das zweite Gebiet angrenzt, gebildet, und das erste Halbleitergebiet und das zweite Halbleitergebiet grenzen auf der ersten Hauptfläche aneinander. Darüber hinaus ist in einem Querschnitt in einer Richtung parallel zur ersten Hauptfläche die zweite Abmessung in der kurzen Richtung des zweiten Kontaktlochs größer als die erste Abmessung in der kurzen Richtung des ersten Kontaktlochs. Daher kann der Kontaktwiderstand zwischen dem Source-Pad und dem zweiten Halbleitergebiet verringert werden, und selbst wenn ein Spannungsstoß bzw. eine Überspannung auftritt, kann die elektrische Feldkonzentration in der Zwischenschicht-Isolierschicht im zweiten Gebiet verringert werden.
-
[2] Gemäß Punkt [1] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass das Kontaktgebiet und das zweite Halbleitergebiet auf der ersten Hauptfläche aneinandergrenzen.
-
In diesem Fall ist es einfach, das Kontaktgebiet und das zweite Halbleitergebiet auf demselben Potential zu halten.
-
[3] Gemäß Punkt [1] oder [2] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass er ferner umfasst:
- ein aktives Gebiet, das die Vielzahl von Einheitszellen enthält; und
- ein Abschlussgebiet, das um das aktive Gebiet herum vorgesehen ist,
- wobei das Abschlussgebiet ein drittes Halbleitergebiet mit dem zweiten Leitfähigkeitstyp enthält,
- wobei in Draufsicht in einer Richtung senkrecht zur ersten Hauptseite das zweite Halbleitergebiet zwischen dem Gate-Pad und dem Abschlussgebiet vorgesehen ist und ein viertes Halbleitergebiet enthält, das an das erste Halbleitergebiet und das dritte Halbleitergebiet auf der ersten Hauptseite angrenzt,
- wobei eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem dritten Halbleitergebiet geringer ist als eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem vierten Halbleitergebiet, und
- wobei das zweite Kontaktloch ein drittes Kontaktgebiet aufweist, das das vierte Gebiet erreicht.
- In diesem Fall kann die elektrische Feldkonzentration in der Zwischenschicht-Isolierschicht abgeschwächt werden.
-
[4] Gemäß Punkt [3] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass er ferner umfasst:
- einen Feldisolierfilm, der zwischen der Zwischenschicht-Isolierschicht und dem ersten Halbleitergebiet, dem vierten Halbleitergebiet und dem dritten Halbleitergebiet vorgesehen ist,
- wobei ein viertes Kontaktloch, das das vierte Halbleitergebiet erreicht, in dem Feldisolierfilm ausgebildet ist,
- wobei die Zwischenschicht-Isolierschicht mit dem vierten Halbleitergebiet innerhalb des vierten Kontaktlochs in Kontakt ist, und
- wobei das dritte Kontaktloch innerhalb des vierten Kontaktlochs angeordnet ist.
-
In diesem Fall kann die elektrische Feldkonzentration auf der Zwischenschicht-Isolierschicht weiter verringert werden.
-
[5] Gemäß Punkt [3] oder [4] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass er ferner umfasst:
- einen Source-Runner, der elektrisch mit dem Source-Pad verbunden ist und elektrisch mit dem vierten Halbleitergebiet durch das dritte Kontaktloch verbunden ist,
- wobei in einem Querschnitt in einer Richtung parallel zu der ersten Hauptfläche eine Seitenfläche des Source-Runners auf einer von dem Gate-Pad abgewandten Seite auf einer Grenzlinie zwischen dem dritten Halbleitergebiet und dem vierten Halbleitergebiet positioniert ist oder im Vergleich zu der Grenzlinie näher an dem Gate-Pad positioniert ist.
- In diesem Fall kann die elektrische Feldkonzentration in der Zwischenschicht-Isolierschicht unterhalb des Source-Runners leicht gemildert werden.
-
[6] Gemäß einem der Punkte [3] bis [5] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass er ferner umfasst:
- einen ersten Gate-Runner, der elektrisch mit dem Gate-Pad verbunden ist, sich in einer ersten Richtung parallel zu der ersten Hauptfläche erstreckt und im Vergleich zu dem Gate-Pad näher an dem Abschlussgebiet angeordnet ist; und
- einen zweiten Gate-Runner, der elektrisch mit dem Gate-Pad verbunden ist, sich in der ersten Richtung erstreckt, von dem ersten Gate-Runner getrennt ist und im Vergleich zu dem Gate-Pad näher an dem Abschlussgebiet angeordnet ist,
- wobei das vierte Halbleitergebiet in Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche zwischen dem ersten Gate-Runner und dem zweiten Gate-Runner vorgesehen ist und ein fünftes Halbleitergebiet enthält, das an das erste Halbleitergebiet auf der ersten Hauptfläche angrenzt, und
- wobei das zweite Kontaktloch ein fünftes Kontaktgebiet enthält, das das fünfte Halbleitergebiet erreicht.
- In diesem Fall kann in der Nähe des Gate-Pads der Kontaktwiderstand zwischen dem Source-Pad und dem vierten Halbleitergebiet weiter verringert werden.
-
[7] Gemäß einem der Punkte [3] bis [5] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass er ferner umfasst:
- einen dritten Gate-Runner, der elektrisch mit dem Gate-Pad verbunden ist, sich in einer ersten Richtung parallel zu der ersten Hauptfläche erstreckt und im Vergleich zu dem Gate-Pad näher an dem Abschlussgebiet angeordnet ist,
- wobei in Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche das vierte Halbleitergebiet zwischen dem Gate-Pad und dem dritten Gate-Runner vorgesehen ist und ein sechstes Halbleitergebiet enthält, das an das erste Halbleitergebiet auf der ersten Hauptfläche angrenzt, und
- wobei das zweite Kontaktloch ein sechstes Kontaktgebiet enthält, das das sechste Halbleitergebiet erreicht.
- In diesem Fall kann der Freiheitsgrad bei der Anordnung des Gate-Pads vergrößert werden.
-
[8] Gemäß einem der Punkte [3] bis [7] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass sich die Vielzahl von Einheitszellen in einer ersten Richtung parallel zur ersten Hauptfläche erstreckt und in einer zweiten Richtung senkrecht zur ersten Richtung angeordnet ist,
wobei das Gate-Pad in Draufsicht in einer Richtung senkrecht zu der ersten Hauptfläche eine rechteckige ebene Form mit der ersten Richtung als Längsrichtung aufweist,
wobei das zweite Halbleitergebiet ein siebtes Halbleitergebiet enthält, das an einer Position vorgesehen ist, die das Gate-Pad mit dem vierten Halbleitergebiet in der zweiten Richtung sandwichartig verbindet, und
das zweite Kontaktloch ein siebtes Kontaktgebiet enthält, das ein siebtes Halbleitergebiet erreicht.
In diesem Fall kann der Kontaktwiderstand zwischen dem Source-Pad und dem zweiten Halbleitergebiet weiter reduziert werden.
-
[9] Gemäß Punkt [8] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass in einem Querschnitt in einer Richtung parallel zur ersten Hauptfläche gesehen, eine dritte Abmessung in einer kurzen Richtung des dritten Kontaktlochs gleich einer vierten Abmessung in einer kurzen Richtung des siebten Kontaktlochs ist.
-
In diesem Fall fließt tendenziell ein in dem ersten Halbleitergebiet erzeugter Strom gleichmäßig in Richtung des dritten Kontaktlochs und des siebten Kontaktlochs.
-
[10] Gemäß Punkt [8] oder [9] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass eine fünfte Abmessung in der ersten Richtung des dritten Kontaktlochs größer ist als eine sechste Abmessung in der ersten Richtung des Gate-Pads.
In diesem Fall lässt sich der Kontaktwiderstand leichter verringern.
-
[11] Gemäß einem der Punkte [8] bis [10] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass das Siliziumkarbid-Substrat in Draufsicht eine rechteckige Form mit einer ersten Seite und einer zweiten Seite, die parallel zueinander sind, und einer dritten Seite und einer vierten Seite, die senkrecht zu der ersten Seite und der zweiten Seite sind, aufweist,
und wobei der Siliziumkarbid-Halbleiter ferner umfasst:
- einen vierten Gate-Runner, der sich entlang der ersten Seite erstreckt;
- einen fünften Gate-Runner, der sich entlang der zweiten Seite erstreckt; und
- einen sechsten Gate-Runner, der sich von dem Gate-Pad in Richtung der vierten Seite zwischen dem vierten Gate-Runner und dem fünften Gate-Runner erstreckt,
- wobei der vierte Gate-Runner, der fünfte Gate-Runner und der sechste Gate-Runner elektrisch mit dem Gate-Pad verbunden sind.
- In diesem Fall wird die Gate-Spannung leichter gleichmäßig von den vierten, fünften und sechsten Gate-Runnern an die jeweiligen Einheitszellen angelegt.
-
[12] Gemäß Punkt [11] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass eine siebte Abmessung in der ersten Richtung eines Teils des siebten Kontaktlochs zwischen dem vierten Gate-Runner und dem sechsten Gate-Runner in Draufsicht größer als oder gleich 1/2 eines Abstands zwischen dem vierten Gate-Runner und dem sechsten Gate-Runner ist.
-
In diesem Fall ist eine Abmessung in der ersten Richtung der Einheitszelle, die auf einer Verlängerungslinie des siebten Kontaktlochs an einem Abschnitt zwischen dem vierten Gate-Runner und dem sechsten Gate-Runner angeordnet ist, kleiner oder gleich 1/2 des Abstands zwischen dem vierten Gate-Runner und dem sechsten Gate-Runner. Daher kann die Gate-Spannung an diese Einheitszelle im Wesentlichen mit demselben Pegel wie an die anderen Einheitszellen angelegt werden.
-
[13] Gemäß Punkt [11] oder [12] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass eine achte Abmessung in der ersten Richtung eines Teils des siebten Kontaktlochs zwischen dem fünften Gate-Runner und dem sechsten Gate-Runner in Draufsicht größer als oder gleich 1/2 eines Abstands zwischen dem fünften Gate-Runner und dem sechsten Gate-Runner ist.
-
In diesem Fall ist eine Abmessung in der ersten Richtung der Einheitszelle, die auf einer Verlängerungslinie des siebten Kontaktlochs an einem Abschnitt zwischen dem fünften Gate-Runner und dem sechsten Gate-Runner angeordnet ist, kleiner als oder gleich 1/2 des Abstands zwischen dem fünften Gate-Runner und dem sechsten Gate-Runner. Daher kann die Gate-Spannung an diese Einheitszelle im Wesentlichen mit demselben Pegel wie an die anderen Einheitszellen angelegt werden.
-
[14] Gemäß einem der Punkte [11] bis [13] kann der Siliziumkarbid-Halbleiter so konfiguriert sein, dass unter einer Vielzahl von Einheitszellen, die im Vergleich zum siebten Halbleitergebiet näher an der vierten Seite positioniert sind, ein Teil der Einheitszellen, die nahe der dritten Seite positioniert sind, im Vergleich zu den anderen Einheitszellen in der zweiten Richtung weiter vom sechsten Gate-Runner entfernt sind.
-
In diesem Fall kann die elektrische Feldkonzentration in der Nähe des sechsten Gate-Runners verringert werden.
-
[Ausführungsformen der vorliegenden Erfindung]
-
Im Folgenden werden Ausführungsformen der vorliegenden Erfindung im Detail beschrieben, jedoch ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt. Es ist zu beachten, dass in der vorliegenden Beschreibung und in den Zeichnungen Elemente, die im Wesentlichen die gleiche funktionale Konfiguration aufweisen, mit den gleichen Bezugszeichen gekennzeichnet sind, um doppelte Beschreibungen zu vermeiden. In der vorliegenden Beschreibung und den Zeichnungen sind die X1-X2-Richtung, die Y1-Y2-Richtung und die Z1-Z2-Richtung zueinander orthogonale Richtungen. Eine Ebene, die die X1-X2-Richtung und die Y1-Y2-Richtung einschließt, wird als XY-Ebene bezeichnet, eine Ebene, die die Y1-Y2-Richtung und die Z1-Z2-Richtung einschließt, wird als YZ-Ebene bezeichnet, und eine Ebene, die die Z1-Z2-Richtung und die X1-X2-Richtung einschließt, wird als ZX-Ebene bezeichnet. Der Einfachheit halber wird die Z1-Z2-Richtung als die vertikale Richtung, die Z1-Seite als die Oberseite und die Z2-Seite als die Unterseite definiert. Darüber hinaus betrifft die Draufsicht eine Ansicht eines Objekts von der Z1-Seite aus, und eine ebene Form betrifft eine Ansicht des Objekts von der Z1-Seite aus.
-
(Erste Ausführungsform)
-
Es wird eine erste Ausführungsform beschrieben. Die erste Ausführungsform bezieht sich auf einen so genannten vertikalen MOSFET (Siliziumkarbid-Halbleitervorrichtung). 1 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. 2 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. 3 ist eine Draufsicht, die einen Bereich 221 in 1 und 2 in Draufsicht auf einen Passivierungsfilm, ein Gate-Pad und ein Source-Pad darstellt. 4 ist eine Draufsicht, die eine Konfiguration einer ersten Hauptfläche eines Siliziumkarbid-Substrats in dem Bereich 221 in 2 zeigt. 5 ist eine Draufsicht, die einen Bereich 222 in 2 in perspektivischer Ansicht eines Passivierungsfilms, eines Gate-Pads und eines Source-Pads zeigt. 6 ist eine Draufsicht, die den Bereich 222 in 2 in perspektivischer Ansicht eines Passivierungsfilms, eines Gate-Pads und eines Source-Pads zeigt. 7 ist eine Querschnittsansicht, die die Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. 7 entspricht einer Querschnittsansicht entlang der Linie VII-VII in 1 und 2. 8 ist eine Querschnittsansicht, die eine Konfiguration einer Einheitszelle zeigt. In 7 und 8 ist kein Passivierungsfilm dargestellt.
-
Wie in 1 bis 8 dargestellt, umfasst ein MOSFET 201 gemäß der ersten Ausführungsform ein Siliziumkarbid-Substrat 10, einen Gate-Isolierfilm 63, eine Gate-Elektrode 51, eine Zwischenschicht-Isolierschicht 44, eine Kontaktelektrode 52, einen Passivierungsfilm 80 und eine Drain-Elektrode 53. Der MOSFET 201 umfasst ferner ein Gate-Pad 61, ein Source-Pad 62, einen Gate-Runner (Gate-Verdrahtung) 61A, einen Gate-Runner 61B, einen Gate-Runner 61C, einen Gate-Runner 61D, einen Gate-Runner 61E und einen Source-Runner (Source-Verdrahtung) 62C. Das Siliziumkarbid-Substrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 20 und eine epitaktische Siliziumkarbid-Schicht 30 auf dem einkristallinen Siliziumkarbid-Einkristallsubstrat 20. Das Siliziumkarbid-Substrat 10 umfasst eine erste Hauptfläche 1 und eine zweite Hauptfläche 2, die der ersten Hauptfläche 1 gegenüberliegt. Die Siliziumkarbid-Epitaxieschicht 30 bildet die erste Hauptfläche 1, und das Siliziumkarbid-Einkristallsubstrat 20 bildet die zweite Hauptfläche 2. Das Siliziumkarbid-Einkristallsubstrat 20 und die Siliziumkarbid-Epitaxieschicht 30 bestehen beispielsweise aus hexagonalem Siliziumkarbid des Polytyps 4H. Das Siliziumkarbid-Einkristallsubstrat 20 enthält beispielsweise n-Verunreinigungen wie Stickstoff (N) und weist eine n-Leitfähigkeit auf (erster Leitfähigkeitstyp).
-
Die erste Hauptfläche 1 ist eine Oberfläche, auf der die {0001}-Fläche oder die {0001}-Fläche um einen Abweichungswinkel von 8° oder weniger in die Abweichungsrichtung geneigt ist. Vorzugsweise ist die erste Hauptfläche 1 eine Oberfläche, auf der die (000-1)-Fläche oder die (000-1)-Fläche um einen Abweichungswinkel von 8° oder weniger in eine Abweichungsrichtung geneigt ist. Die Abweichungsrichtung kann beispielsweise eine <11-20>-Richtung oder eine <1-100>-Richtung sein. Der Abweichungswinkel kann beispielsweise größer als oder gleich 1° oder größer als oder gleich 2° sein. Der Abweichungswinkel kann kleiner als oder gleich 6° oder kleiner als oder gleich 4° sein.
-
In der Draufsicht hat das Siliziumkarbid-Substrat 10 eine rechteckige Form mit einer ersten Seite 91 und einer zweiten Seite 92, die parallel zueinander verlaufen, und einer dritten Seite 93 und einer vierten Seite 94, die senkrecht zu der ersten Seite 91 und der zweiten Seite 92 ausgebildet sind. Die erste Seite 91 und die zweite Seite 92 sind parallel zur Y1-Y2-Richtung, und die dritte Seite 93 und die vierte Seite 94 sind parallel zur X1-X2-Richtung. Die erste Seite 91 liegt auf der X2-Seite der zweiten Seite 92, und die zweite Seite 92 liegt auf der X1-Seite der ersten Seite 91. Die dritte Seite 93 befindet sich auf der Y1-Seite der vierten Seite 94, und die vierte Seite 94 befindet sich auf der Y2-Seite der dritten Seite 93.
-
Das Siliziumkarbid-Substrat 10 umfasst ein aktives Gebiet 41 und ein Abschlussgebiet 42, das in Draufsicht um das aktive Gebiet 41 herum vorgesehen ist.
-
Das aktive Gebiet 41 umfasst ein erstes Gebiet 101, ein zweites Gebiet 102 und ein drittes Gebiet 103. Das erste Gebiet 101 ist ein Bereich, in dem mehrere Einheitszellen 40 angeordnet sind. Das zweite Gebiet 102 ist ein Bereich, der das Gate-Pad 61 in Draufsicht überlappt. Die Einheitszellen 40 sind in der Y1-Y2-Richtung angeordnet, wobei die X1-X2-Richtung die Längsrichtung ist. Die Abmessungen der jeweiligen Einheitszellen 40 in der Y1-Y2-Richtung sind gleich. Jede der Einheitszellen 40 umfasst ein Paar Gate-Gräben und eine Gate-Elektrode. Die Einheitszellen 40 sind so angeordnet, dass sie in der Y1-Y2-Richtung regelmäßige Abstände P1 aufweisen. Die X1-X2-Richtung ist ein Beispiel für eine erste Richtung, und die Y1-Y2-Richtung ist ein Beispiel für eine zweite Richtung.
-
Die Siliziumkarbid-Epitaxieschicht 30 umfasst im Wesentlichen einen Driftbereich 31, ein Körpergebiet 32, ein Source-Gebiet 33, ein Kontaktgebiet 34, ein eingebettetes Gebiet 35, ein eingebettetes Randabschlusserweiterungs-(JTE)-Gebiet 36 und ein JTE-Oberflächengebiet 37. Der Driftbereich 31 befindet sich zwischen dem aktiven Gebiet 41 und dem Abschlussgebiet 42. Das Körpergebiet 32, das Source-Gebiet 33, das Kontaktgebiet 34 und das eingebettete Gebiet 35 befinden sich im aktiven Gebiet 41. Das eingebettete JTE-Gebiet 36 und das JTE-Oberflächengebiet 37 befinden sich im Abschlussgebiet 42. Ein Teil des Kontaktgebiets 34 und des eingebetteten Gebiets 35 kann auch im Abschlussgebiet 42 vorgesehen sein.
-
Der Driftbereich 31 ist auf dem Siliziumkarbid-Einkristallsubstrat 20 vorgesehen. Der Driftbereich 31 ist im Vergleich zum Siliziumkarbid-Einkristallsubstrat 20 näher an der ersten Hauptfläche 1 angeordnet. Der Driftbereich 31 kann an das Siliziumkarbid-Einkristallsubstrat 20 angrenzen. Der Driftbereich 31 enthält beispielsweise n-Verunreinigungen, wie Stickstoff oder Phosphor (P), und hat einen n-Leitfähigkeitstyp.
-
Das Körpergebiet 32 ist auf dem Driftbereich 31 vorgesehen. Das Körpergebiet 32 enthält zum Beispiel p-Verunreinigungen wie Aluminium (Al) und hat einen p-Leitfähigkeitstyp (zweiter Leitfähigkeitstyp). Das Körpergebiet 32 ist im Vergleich zum Driftbereich 31 näher an der ersten Hauptfläche 1 positioniert. Der Driftbereich 31 ist im Vergleich zum Körpergebiet 32 näher an der zweiten Hauptfläche 2 positioniert. Das Körpergebiet 32 grenzt an den Driftbereich 31.
-
Das Source-Gebiet 33 ist auf dem Körpergebiet 32 vorgesehen. Das Source-Gebiet 33 ist durch das Körpergebiet 32 von dem Driftbereich 31 getrennt. Das Source-Gebiet 33 enthält beispielsweise n-Verunreinigungen wie Stickstoff oder Phosphor und hat einen n-Leitfähigkeitstyp. Das Source-Gebiet 33 ist im Vergleich zum Körpergebiet 32 näher an der ersten Hauptfläche 1 positioniert. Das Körpergebiet 32 ist im Vergleich zum Source-Gebiet 33 näher an der zweiten Hauptfläche 2 positioniert. Das Source-Gebiet 33 grenzt an das Körpergebiet 32. Das Source-Gebiet 33 bildet einen Teil der ersten Hauptfläche 1. Das Source-Gebiet 33 ist mit einem Gate-Isolierfilm 43 abgedeckt. Das Source-Gebiet 33 steht in direktem Kontakt mit dem Gate-Isolierfilm 43.
-
Das Kontaktgebiet 34 enthält beispielsweise p-Verunreinigungen, wie Aluminium, und hat einen p-Leitfähigkeitstyp. Die p-Verunreinigungskonzentration im Kontaktgebiet 34 ist höher als z.B. die p-Verunreinigungskonzentration im Körpergebiet 32. Das Kontaktgebiet 34 durchdringt das Source-Gebiet 33 und das Körpergebiet 32. Das Kontaktgebiet 34 steht in Kontakt mit dem Körpergebiet 32. Das Kontaktgebiet 34 bildet einen Teil der ersten Hauptfläche 1.
-
Wie in 8 dargestellt, ist im ersten Gebiet 101 ein Gate-Graben 5, der durch eine Seitenfläche 3 und eine Bodenfläche 4 abgegrenzt ist, auf der ersten Hauptfläche 1 vorgesehen. Die Seitenfläche 3 durchdringt das Source-Gebiet 33 und das Körpergebiet 32, um den Driftbereich 31 zu erreichen. Die Bodenfläche 4 grenzt an die Seitenfläche 3 an. Das Source-Gebiet 33, das Körpergebiet 32 und der Driftbereich 31 stehen mit der Seitenfläche 3 in Kontakt. Die Bodenfläche 4 befindet sich im Driftbereich 31. Die Bodenfläche 4 ist beispielsweise eine Ebene parallel zur zweiten Hauptfläche 2. Der Winkel θ1 der Seitenfläche 3 in Bezug auf eine Ebene, die die Bodenfläche 4 einschließt, beträgt beispielsweise 45° bis 65°. Der Winkel θ1 kann z. B. größer oder gleich 50° sein. Der Winkel θ1 kann z. B. kleiner oder gleich 60° sein. Die Seitenfläche 3 umfasst vorzugsweise eine {0-33-8}-Fläche. Die {0-33-8}-Fläche ist eine Kristallfläche, die eine ausgezeichnete Mobilität bietet.
-
In der Draufsicht erstreckt sich der Gate-Graben 5 in der X1-X2-Richtung parallel zur ersten Hauptfläche 1. Darüber hinaus sind in Draufsicht mehrere Gate-Gräben 5 in regelmäßigen Abständen in der Y1-Y2-Richtung vorgesehen. Die Gate-Gräben 5 sind im zweiten Gebiet 102 und im dritten Gebiet 103 nicht vorgesehen.
-
Das eingebettete Gebiet 35 enthält z.B. p-Verunreinigungen wie Aluminium und hat einen p-Leitfähigkeitstyp. Das eingebettete Gebiet 35 ist im Vergleich zum Kontaktgebiet 34 näher an der zweiten Hauptfläche 2 positioniert. Das Kontaktgebiet 34 liegt näher an der ersten Hauptfläche 1 als das eingebettete Gebiet 35. Das eingebettete Gebiet 35 ist in Kontakt mit dem Kontaktgebiet 34. Das eingebettete Gebiet 35 ist an einer Position ausgebildet, die tiefer liegt als der Gate-Graben 5. Die obere Endfläche des eingebetteten Gebiets 35 liegt näher an der zweiten Hauptfläche 2 als an der Bodenfläche 4 des Gate-Grabens 5.
-
Das eingebettete JTE-Gebiet 36 steht mit dem eingebetteten Gebiet 35 in einer Richtung parallel zur ersten Hauptfläche 1 in Kontakt. Das eingebettete JTE-Gebiet 36 ist in Draufsicht ringförmig ausgebildet. Das eingebettete JTE-Gebiet 36 enthält z. B. p-Verunreinigungen wie Aluminium und hat einen p-Leitfähigkeitstyp. Das eingebettete JTE-Gebiet 36 ist von der ersten Hauptfläche 1 und der zweiten Hauptfläche 2 getrennt. Die obere Endfläche des eingebetteten JTE-Gebietes 36 ist in Kontakt mit der unteren Endfläche des Kontaktgebietes 34.
-
Das JTE-Oberflächengebiet 37 steht mit dem Kontaktgebiet 34 in einer Richtung parallel zu der ersten Hauptfläche 1 in Kontakt. Das JTE-Oberflächengebiet 37 ist in Draufsicht ringförmig ausgebildet. Das JTE-Oberflächengebiet 37 enthält z. B. p-Verunreinigungen wie Aluminium und hat einen p-Leitfähigkeitstyp. Das JTE-Oberflächengebiet 37 befindet sich oberhalb des eingebetteten JTE-Gebiets 36. Das JTE-Oberflächengebiet 37 ist vom eingebetteten JTE-Gebiet 36 getrennt. Das JTE-Oberflächengebiet 37 ist im Vergleich zum eingebetteten JTE-Gebiet 36 näher an der ersten Hauptfläche 1 angeordnet. Das eingebettete JTE-Gebiet 36 liegt näher an der zweiten Hauptfläche 2 als das JTE-Oberflächengebiet 37. Das JTE-Oberflächengebiet 37 bildet die erste Hauptfläche 1. Ein Teil des Driftbereichs 31 befindet sich zwischen dem JTE-Oberflächengebiet 37 und dem eingebetteten JTE-Gebiet 36. Beispielsweise ist die p-Verunreinigungskonzentration im JTE-Oberflächengebiet 37 an der Oberfläche geringer als die p-Verunreinigungskonzentration im Kontaktgebiet 34. Das JTE-Oberflächengebiet 37 ist ein Beispiel für das dritte Halbleitergebiet 113.
-
Der Gate-Isolierfilm 43 ist z.B. ein Oxidfilm. Der Gate-Isolierfilm 43 ist z.B. aus einem siliziumdioxidhaltigen Material gebildet. Der Gate-Isolierfilm 43 ist in Kontakt mit der Seitenfläche 3 und der Bodenfläche 4. Der Gate-Isolierfilm 43 steht in Kontakt mit dem Driftbereich 31 auf der Bodenfläche 4. Der Gate-Isolierfilm 43 steht in Kontakt mit dem Source-Gebiet 33, dem Körpergebiet 32 und dem Driftbereich 31 auf der Seitenfläche 3. Der Gate-Isolierfilm 43 kann in Kontakt mit dem Source-Gebiet 33, dem Kontaktgebiet 34 und dem JTE-Oberflächengebiet 37 auf der ersten Hauptfläche 1 stehen.
-
Die Gate-Elektrode 51 ist auf dem Gate-Isolierfilm 43 vorgesehen. Die Gate-Elektrode 51 wird beispielsweise aus Polysilizium (Poly-Si) gebildet, das leitende Verunreinigungen enthält. Ein Teil der Gate-Elektrode 51 ist innerhalb des Gate-Grabens 5 angeordnet. Ein Teil der Gate-Elektrode 51 ist oberhalb der ersten Hauptfläche 1 angeordnet.
-
Die Zwischenschicht-Isolierschicht 44 ist in Kontakt mit der Gate-Elektrode 51 und dem Gate-Isolierfilm 43 vorgesehen. Die Zwischenschicht-Isolierschicht 44 ist zum Beispiel eine Oxidschicht. Die Zwischenschicht-Isolierschicht 44 besteht zum Beispiel aus einem siliziumdioxidhaltigen Material. Die Zwischenschicht-Isolierschicht 44 isoliert elektrisch die Gate-Elektrode 51, die Kontaktelektrode 52 und das Source-Pad 62.
-
In der Zwischenschicht-Isolierschicht 44 sind Kontaktlöcher 70 für das Gate ausgebildet. Durch die Kontaktlöcher 70 wird die Gate-Elektrode 51 aus der Zwischenschicht-Isolierschicht 44 freigelegt.
-
Das Gate-Pad 61 ist auf der Zwischenschicht-Isolierschicht 44 vorgesehen und steht mit der Gate-Elektrode 51 im Kontaktloch 70 in Kontakt. Das Gate-Pad 61 besteht aus einem Material, das z.B. Aluminium enthält.
-
In der Zwischenschicht-Isolierschicht 44 und dem Gate-Isolierfilm 43 sind Kontaktlöcher 71 für die Source ausgebildet. Durch das Kontaktloch 71 werden das Source-Gebiet 33 und das Kontaktgebiet 34 im ersten Gebiet 101 von der Zwischenschicht-Isolierschicht 44 und dem Gate-Isolierfilm 43 freigelegt. Das Kontaktloch 71 ist ein Beispiel für ein erstes Kontaktloch.
-
In der Zwischenschicht-Isolierschicht 44 und dem Gate-Isolierfilm 43 sind Kontaktlöcher 72 ausgebildet. Durch das Kontaktloch 72 werden die Kontaktgebiete 34 im dritten Gebiet 103 von der Zwischenschicht-Isolierschicht 44 und dem Gate-Isolierfilm 43 freigelegt. Ein Teil des Source-Gebiets 33 kann durch das Kontaktloch 72 freigelegt werden. In einem Querschnitt, der in einer Richtung parallel zur ersten Hauptfläche 1 betrachtet wird, ist eine Abmessung W2 in der kurzen Richtung des Kontaktlochs 72 größer als eine Abmessung W1 in der kurzen Richtung des Kontaktlochs 71. Die Abmessung W1 ist eine Abmessung des Kontaktlochs 71 in der Y1-Y2-Richtung, und die Abmessung W2 ist eine Abmessung des Kontaktlochs 72 in der Y1-Y2-Richtung. Das Kontaktloch 72 ist ein Beispiel für ein zweites Kontaktloch. Die Abmessung W1 ist ein Beispiel für eine erste Abmessung, und die Abmessung W2 ist ein Beispiel für eine zweite Abmessung.
-
Die Kontaktelektrode 52 steht mit dem Source-Gebiet 33 und dem Kontaktgebiet 34 im Kontaktloch 71 in Kontakt. Die Kontaktelektrode 52 besteht aus einem Material, das z. B. Nickelsilicid (NiSi) enthält. Die Kontaktelektrode 52 kann aus einem Material gebildet werden, das Titan, Aluminium und Silizium enthält. Die Kontaktelektrode 52 hat einen ohmschen Kontakt mit dem Source-Gebiet 33 und dem Kontaktgebiet 34.
-
Das Source-Pad 62 ist auf der Zwischenschicht-Isolierschicht 44 vorgesehen und steht mit der Kontaktelektrode 52 im Kontaktloch 71 in Kontakt. Das Source-Pad 62 besteht aus einem Material, das z. B. Aluminium enthält. Das Source-Pad 62 kann eine Sperrmetallschicht (nicht dargestellt) enthalten, die die Oberfläche der Zwischenschicht-Isolierschicht 44 abdeckt. Wie in 1 dargestellt, kann das Source-Pad 62 die Source-Pads 62A und 62B umfassen. Beispielsweise ist das Source-Pad 62A auf der X2-Seite des Siliziumkarbid-Substrats 10 relativ zu seiner Mitte in der X1-X2-Richtung angeordnet, und das Source-Pad 62B ist auf der X1-Seite des Siliziumkarbid-Substrats 10 relativ zu seiner Mitte in der X1-X2-Richtung angeordnet.
-
Das Gate-Pad 61 ist auf der Y1-Seite des Source-Pads 62 positioniert, und die ebene Form des Gate-Pads 61 ist rechteckig. Beispielsweise ist die Abmessung des Gate-Pads 61 in der X1-X2-Richtung größer als die in der Y1-Y2-Richtung. Das Source-Pad 62 befindet sich auf der Y2-Seite des Gate-Pads 61, und die ebene Form des Source-Pads 62 ist rechteckig. Der Abstand von der ersten Seite 91 des Gate-Pads 61 ist im Wesentlichen der gleiche wie der Abstand von der zweiten Seite 92. Der Abstand von der dritten Seite 93 des Gate-Pads 61 ist kleiner als der Abstand von der vierten Seite 94. Der Abstand von der ersten Seite 91 des Source-Pads 62 ist im Wesentlichen der gleiche wie der Abstand von der zweiten Seite 92. Der Abstand von der dritten Seite 93 des Source-Pads 62 ist größer als der Abstand von der vierten Seite 94. Die Abmessung des Gate-Pads 61 in der X1-X2-Richtung kann kleiner sein als die Abmessung des Source-Pads 62 in der X1-X2-Richtung, und die Abmessung des Gate-Pads 61 in der Y1-Y2-Richtung kann kleiner sein als die Abmessung des Source-Pads 62 in der Y1-Y2-Richtung. Das Source-Pad 62 ist so angeordnet, dass es eine Mittellinie aufweist, die das Siliziumkarbid-Substrat 10 in der Y1-Y2-Richtung in Draufsicht in zwei Teile unterteilt.
-
Der Gate-Runner 61A erstreckt sich entlang der ersten Seite 91 in der Y1-Y2-Richtung. Der Gate-Runner 61B erstreckt sich entlang der zweiten Seite 92 in der Y1-Y2-Richtung. Die Gate-Runner 61C und 61D sind mit dem Gate-Pad 61 verbunden. Die Gate-Runner 61C und 61D erstrecken sich entlang der dritten Seite 93 in X1-X2-Richtung. Der Gate-Runner 61C befindet sich auf der X2-Seite des Gate-Pads 61, und der Gate-Runner 61D befindet sich auf der X1-Seite des Gate-Pads 61. Ein Ende des Gate-Runners 61A auf der Y1-Seite ist mit einem Ende des Gate-Runners 61C auf der X2-Seite verbunden. Ein Ende des Gate-Runners 61B auf der Y1-Seite ist mit einem Ende des Gate-Runners 61D auf der X1-Seite verbunden. Der Gate-Runner 61A ist auf der X2-Seite des Source-Pads 62A positioniert, und der Gate-Runner 61B ist auf der X1-Seite des Source-Pads 62B positioniert. Auf diese Weise grenzt das Gate-Pad 61 an die Gate-Runner 61C und 61D, der Gate-Runner 61A grenzt an den Gate-Runner 61C und der Gate-Runner 61B grenzt an den Gate-Runner 61D. Die Gate-Runner 61A und 61B sind vom Gate-Pad 61 in der Richtung X1-X2 getrennt. Der Gate-Runner 61 E ist mit dem Gate-Pad 61 verbunden und erstreckt sich in der Y1-Y2-Richtung zwischen dem Source-Pad 62A und dem Source-Pad 62B. Die Gate-Runner 61A, 61B, 61C, 61D und 61E bestehen im Wesentlichen aus dem gleichen Material wie das Gate-Pad 61. Der Gate-Runner 61C ist ein Beispiel für einen ersten Gate-Runner, und der Gate-Runner 61D ist ein Beispiel für einen zweiten Gate-Runner. Der Gate-Runner 61A ist ein Beispiel für einen vierten Gate-Runner, der Gate-Runner 61B ist ein Beispiel für einen fünften Gate-Runner, und der Gate-Runner 61E ist ein Beispiel für einen sechsten Gate-Runner.
-
Der Source-Runner 62C ist so vorgesehen, dass er in Draufsicht außerhalb des Source-Pads 62, der Gate-Runner 61A, 61B, 61C und 61D eine ringförmige Form aufweist. Der Source-Runner 62C ist mit dem Source-Pad 62 verbunden und grenzt an das Source-Pad 62 an. Der Source-Runner 62C besteht im Wesentlichen aus demselben Material wie das Source-Pad 62. Ein Kontaktloch für den Source-Runner 62C ist ringförmig in der Zwischenschicht-Isolierschicht 44 und dem Gate-Isolierfilm 43 ausgebildet, und der Source-Runner 62C ist durch das ringförmige Kontaktloch elektrisch mit dem Kontaktgebiet 34 verbunden. Es ist vorteilhaft, dass in einem Querschnitt in einer Richtung parallel zur ersten Hauptfläche 1 die Seitenfläche 64 des Source-Runners 62C auf einer vom Gate-Pad 61 abgewandten Seite auf einer Grenzlinie zwischen dem Kontaktgebiet 34 und dem JTE-Oberflächengebiet 37 oder näher am Gate-Pad 61 im Vergleich zu dieser Grenzlinie positioniert ist. Dies liegt daran, dass die elektrische Feldkonzentration auf der Zwischenschicht-Isolierschicht 44 unterhalb des Source-Runners 62C leicht abgeschwächt werden kann.
-
Der Passivierungsfilm 80 deckt das Gate-Pad 61, das Source-Pad 62 und die Zwischenschicht-Isolierschicht 44 ab. Der Passivierungsfilm 80 steht in Kontakt mit dem Gate-Pad 61, dem Source-Pad 62 und der Zwischenschicht-Isolierschicht 44. Der Passivierungsfilm 80 deckt auch die Gate-Runner 61A, 61B, 61C, 61D und 61E sowie den Source-Runner 62C ab. Der Passivierungsfilm 80 steht auch in Kontakt mit den Gate-Runnern 61A, 61B, 61C, 61D und 61E sowie dem Source-Runner 62C. Der Passivierungsfilm 80 besteht aus einem Material, das z. B. Siliziumnitrid oder Polyimid enthält. Eine Öffnung 81 zum Freilegen eines Teils der oberen Fläche des Gate-Pads 61 und eine Öffnung 82 zum Freilegen eines Teils der oberen Fläche des Source-Pads 62 sind in dem Passivierungsfilm 80 ausgebildet.
-
Die Drain-Elektrode 53 ist in Kontakt mit der zweiten Hauptfläche 2. Die Drain-Elektrode 53 ist in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 20 auf der zweiten Hauptfläche 2. Die Drain-Elektrode 53 ist elektrisch mit dem Driftbereich 31 verbunden. Die Drain-Elektrode 53 besteht aus einem Material, das z. B. Nickelsilizid enthält. Die Drain-Elektrode 53 kann auch aus einem Material bestehen, das Titan, Aluminium und Silizium enthält. Die Drain-Elektrode 53 steht in ohmschem Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 20. Zwischen dem Siliziumkarbid-Einkristallsubstrat 20 und dem Driftbereich 31 kann eine Pufferschicht vorgesehen sein, die n-Verunreinigungen wie Stickstoff enthält und einen n-Leitfähigkeitstyp aufweist.
-
Das zweite Gebiet 102 ist auf der Z2-Seite des Gate-Pads 61 angeordnet. Das dritte Gebiet 103 grenzt an das zweite Gebiet 102 an. Das dritte Gebiet 103 umfasst ein viertes Gebiet 104 und ein siebtes Gebiet 107. Das vierte Gebiet 104 befindet sich auf der Z2-Seite des Gate-Runners 61C, der Z2-Seite des Gate-Runners 61D und in Draufsicht auf der Y1-Seite des Gate-Pads 61, des Gate-Runners 61C und des Gate-Runners 61D. Das siebte Gebiet 107 befindet sich in Draufsicht auf der Y2-Seite des Gate-Pads 61. Das erste Gebiet 101 befindet sich in Draufsicht auf der Y2-Seite des siebten Gebiets 107 und auf der Y2-Seite der Gate-Runner 61C und 61D. Das erste Gebiet 101 ist in der X1-X2-Richtung von der Umgebung des Gate-Runners 61A in Richtung der Umgebung des Gate-Runners 61B ausgebildet.
-
Wie zuvor beschrieben, ist der Gate-Graben 5 in dem ersten Gebiet 101 ausgebildet, nicht jedoch in dem zweiten Gebiet 102 und dem dritten Gebiet 103. Das Source-Gebiet 33 befindet sich ebenfalls im ersten Gebiet 101, jedoch nicht im zweiten Gebiet 102 und im dritten Gebiet 103. Daher wird im zweiten Gebiet 102 und im dritten Gebiet 103 die erste Hauptfläche 1 durch das Kontaktgebiet 34 gebildet. Das Kontaktgebiet 34 im ersten Gebiet 101, das Kontaktgebiet 34 im zweiten Gebiet 102 und das Kontaktgebiet 34 im dritten Gebiet 103 grenzen auf der ersten Hauptfläche 1 aneinander. In der vorliegenden Ausführungsform ist das Source-Gebiet 33 zwischen den in Y1-Y2-Richtung benachbarten Gate-Gräben 5 vorgesehen. Jede der Einheitszellen 40 umfasst ein Paar von Gate-Gräben 5 und eine Gate-Elektrode 51, und mehrere Einheitszellen 40 sind im ersten Gebiet 101 in regelmäßigen Abständen P1 in der Y1-Y2-Richtung angeordnet. Das Kontaktgebiet 34 im zweiten Gebiet 102 ist ein Beispiel für das erste Halbleitergebiet 111, und das Kontaktgebiet 34 im dritten Gebiet 103 ist ein Beispiel für das zweite Halbleitergebiet 112. Das Kontaktgebiet 34 im vierten Gebiet 104 ist ein Beispiel für das vierte Halbleitergebiet 114, und das Kontaktgebiet 34 im siebten Gebiet 107 ist ein Beispiel für das siebte Halbleitergebiet 117.
-
Auf der Z1-Seite des ersten Gebiets 101 sind die in der Zwischenschicht-Isolierschicht 44 ausgebildeten Source-Kontaktlöcher 71 so angeordnet, dass sie regelmäßige Abstände P2 aufweisen, die gleich den Abständen P1 in der Y1-Y2-Richtung sind.
-
Auf der Z1-Seite des zweiten Gebiets 102 sind die Gate-Kontaktlöcher 70 in der Zwischenschicht-Isolierschicht 44 ausgebildet, aber die Kontaktlöcher 71 und 72 sind nicht ausgebildet. Die Gate-Kontaktlöcher 70 sind auch in einem Teil der Zwischenschicht-Isolierschicht 44 zwischen den Gate-Runnern 61A, 61B, 61C, 61D und 61E und der Gate-Elektrode 51 ausgebildet.
-
Auf der Z1-Seite des dritten Gebietes 103 umfasst das Kontaktloch 72 ein Kontaktloch 73, das das Kontaktgebiet 34 im vierten Gebiet 104 erreicht, und ein Kontaktloch 77, das das Kontaktgebiet 34 im siebten Gebiet 107 erreicht. In einem Querschnitt, der in einer Richtung parallel zur ersten Hauptfläche 1 betrachtet wird, sind eine Abmessung W3 in der kurzen Richtung des Kontaktlochs 73 und eine Abmessung W7 in der kurzen Richtung des Kontaktlochs 77 größer als eine Abmessung W1 in der kurzen Richtung des Kontaktlochs 71. Die Abmessung W3 ist eine Abmessung des Kontaktlochs 73 in der Y1-Y2-Richtung, und die Abmessung W7 ist eine Abmessung des Kontaktlochs 77 in der Y1-Y2-Richtung. Die Abmessung W3 kann gleich der Abmessung W7 sein. Das Kontaktloch 73 ist ein Beispiel für ein drittes Kontaktloch, und das Kontaktloch 77 ist ein Beispiel für ein siebtes Kontaktloch. Die Abmessung W3 ist ein Beispiel für eine dritte Abmessung, und die Abmessung W7 ist ein Beispiel für eine vierte Abmessung. Das Kontaktloch 73 ist Teil des Kontaktlochs für den Source-Runner 62C.
-
Im Kontaktloch 73 und im Kontaktloch 77 ist die Kontaktelektrode 52 in Kontakt mit dem Kontaktgebiet 34. Die Kontaktelektrode 52 hat einen ohmschen Kontakt mit dem Kontaktgebiet 34. Das Source-Pad 62 steht mit der Kontaktelektrode 52 auch im Kontaktloch 77 in Kontakt. Der Source-Runner 62C steht im Kontaktloch 73 mit der Kontaktelektrode 52 in Kontakt.
-
In der ersten Ausführungsform ist ein an das zweite Gebiet 102 angrenzendes drittes Gebiet 103 vorgesehen, und das Kontaktgebiet 34 ist zusammenhängend in dem zweiten Gebiet 102 und dem dritten Gebiet 103 angeordnet. Darüber hinaus ist in einem Querschnitt in einer Richtung parallel zur ersten Hauptfläche 1 die Abmessung W2 in der kurzen Richtung des Kontaktlochs 72 größer als die Abmessung W1 in der kurzen Richtung des Kontaktlochs 71. Daher kann der Kontaktwiderstand zwischen dem Source-Pad 62 und dem Kontaktgebiet 34 reduziert werden, und selbst wenn eine Überspannung auftritt, kann die elektrische Feldkonzentration auf der Zwischenschicht-Isolierschicht 44 im zweiten Gebiet 102 reduziert werden.
-
Da das Kontaktgebiet 34 in Kontakt mit dem JTE-Oberflächengebiet 37 steht, kann außerdem selbst in dem Fall, in dem eine große Spannung zwischen der Drain-Elektrode 53 und dem Source-Runner 62C angelegt wird, die elektrische Feldkonzentration auf der Zwischenschicht-Isolierschicht 44 unterhalb des Source-Runners 62C reduziert werden.
-
Ferner umfasst in der vorliegenden Ausführungsform das dritte Gebiet 103 das vierte Gebiet 104 und das siebte Gebiet 107. Obwohl das dritte Gebiet 103 nur eines der beiden Gebiete, nämlich das vierte Gebiet 104 oder das siebte Gebiet 107, umfassen kann, kann durch die Einbeziehung sowohl des vierten Gebiets 104 als auch des siebten Gebiets 107 der Kontaktwiderstand zwischen dem Source-Pad 62 und dem Kontaktgebiet 34 weiter verringert werden. Darüber hinaus neigt in dem Fall, in dem die Abmessung W3 in der kurzen Richtung des Kontaktlochs 73 gleich der Abmessung W7 in der kurzen Richtung des Kontaktlochs 77 ist, ein an dem Kontaktgebiet 34 in dem zweiten Gebiet 102 erzeugter Strom dazu, gleichmäßig zu dem Kontaktloch 73 und dem Kontaktloch 77 zu fließen.
-
Da sich die Gate-Runner 61A, 61B und 61E in der Y1-Y2-Richtung erstrecken, kann die Gate-Spannung von den Gate-Runnern 61A, 61B und 61E leicht gleichmäßig an jede der Einheitszellen 40 angelegt werden.
-
Da das Kontaktgebiet 34 im ersten Gebiet 101 und das Kontaktgebiet 34 im dritten Gebiet 103 aneinandergrenzen, können diese Gebiete leicht auf das gleiche Potential gesteuert werden.
-
Es ist zu beachten, dass vorteilhafterweise eine Abmessung L1 in der X1-X2-Richtung des Kontaktlochs 73 größer ist als eine Abmessung L2 in der X1-X2-Richtung des Gate-Pads 61. Dies liegt daran, dass es einfacher ist, den Kontaktwiderstand im vierten Gebiet 104 zu reduzieren. Die Abmessung L1 ist ein Beispiel für eine fünfte Abmessung, und die Abmessung L2 ist ein Beispiel für eine sechste Abmessung.
-
Darüber hinaus ist es vorteilhaft, dass eine Abmessung L3 in der X1-X2-Richtung eines Teils des Kontaktlochs 77 zwischen den Gate-Runnern 61A und 61E in Draufsicht größer oder gleich 1/2 des Abstands zwischen den Gate-Runnern 61A und 61E ist. In diesem Fall ist eine Abmessung in der X1-X2-Richtung der Einheitszelle 40, die auf einer Verlängerungslinie des Kontaktlochs 77 an einem Abschnitt zwischen dem Gate-Runner 61A und dem Gate-Runner 61E liegt, kleiner oder gleich 1/2 des Abstands zwischen dem Gate-Runner 61A und dem Gate-Runner 61E. Daher kann die Gate-Spannung an dieser Einheitszelle 40 im Wesentlichen in gleicher Höhe wie an den anderen Einheitszellen 40 angelegt werden. Die Abmessung L3 ist ein Beispiel für eine siebte Abmessung.
-
In ähnlicher Weise ist es vorteilhaft, dass eine Abmessung L4 in der X1-X2-Richtung eines Teils des Kontaktlochs 77 zwischen den Gate-Runnern 61B und 61E in Draufsicht größer als oder gleich 1/2 des Abstands zwischen den Gate-Runnern 61B und 61E ist. In diesem Fall ist eine Abmessung in der X1-X2-Richtung der Einheitszelle 40, die auf einer Verlängerungslinie des Kontaktlochs 77 an einem Abschnitt zwischen dem Gate-Runner 61B und dem Gate-Runner 61E angeordnet ist, kleiner als oder gleich 1/2 des Abstands zwischen dem Gate-Runner 61B und dem Gate-Runner 61E. Daher kann die Gate-Spannung an dieser Einheitszelle 40 im Wesentlichen in gleicher Höhe wie an den anderen Einheitszellen 40 angelegt werden. Die Abmessung L4 ist ein Beispiel für eine achte Abmessung.
-
(Zweite Ausführungsform)
-
Als nächstes wird eine zweite Ausführungsform beschrieben. Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform vor allem dadurch, dass sie einen Feldisolierfilm aufweist. 9 ist eine Querschnittsansicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt. Wie in 7 entspricht 9 einer Querschnittsansicht entlang der Linie VII-VII in den 1 und 2. In 9 ist der Passivierungsfilm nicht dargestellt.
-
Wie in 9 dargestellt, umfasst ein MOSFET 202 gemäß der zweiten Ausführungsform einen Feldisolierfilm 45. Der Feldisolierfilm 45 ist auf dem zweiten Gebiet 102, dem vierten Gebiet 104 und dem Abschlussgebiet 42 vorgesehen. Im Feldisolierfilm 45 ist auf der Y1-Seite relativ zum Gate-Pad 61 und den Gate-Runnern 61C und 61D in Draufsicht ein Kontaktloch 74 ausgebildet, das das Kontaktgebiet 34 im vierten Gebiet 104 erreicht. Die Zwischenschicht-Isolierschicht 44 ist auf dem Feldisolierfilm 45 oberhalb des zweiten Gebiets 102, des vierten Gebiets 104 und des Abschlussgebiets 42 vorgesehen. Die Zwischenschicht-Isolierschicht 44 befindet sich auch innerhalb des Kontaktlochs 74. Innerhalb des Kontaktlochs 74 befindet sich der Gate-Isolierfilm 43 zwischen der Zwischenschicht-Isolierschicht 44 und dem Kontaktgebiet 34. Das Kontaktloch 73 ist kleiner als das Kontaktloch 74 und befindet sich innerhalb des Kontaktlochs 74. Oberhalb des zweiten Gebiets 102 befindet sich die Gate-Elektrode 51 auf dem Feldisolierfilm 45. Das Kontaktloch 74 ist ein Beispiel für ein viertes Kontaktloch.
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der ersten Ausführungsform.
-
Gemäß der zweiten Ausführungsform kann durch das Vorsehen des Feldisolierfilms 45 die elektrische Feldkonzentration in der Zwischenschicht-Isolierschicht 44 stärker entschärft werden.
-
(Dritte Ausführungsform)
-
Als nächstes wird eine dritte Ausführungsform beschrieben. Die dritte Ausführungsform unterscheidet sich von der ersten Ausführungsform hauptsächlich durch die Anordnung des Gate-Pads 61. 10 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt. 11 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt. 12 und 13 sind Querschnittsansichten, die die Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform zeigen. 12 entspricht einer Querschnittsansicht entlang einer Linie XII-XII in 10 und 11. 13 entspricht einer Querschnittsansicht entlang einer Linie XIII-XIII in den 10 und 11. In 12 und 13 ist kein Passivierungsfilm dargestellt.
-
Wie in den 10 bis 13 dargestellt ist, ist in einem MOSFET 203 gemäß der dritten Ausführungsform das Gate-Pad 61 zwar in Kontakt mit den Gate-Runnern 61C und 61D, aber das Gate-Pad 61 ist auf der Y2-Seite relativ zu den Gate-Runnern 61C und 61D angeordnet. Daher befindet sich kein Gate-Pad 61 zwischen den Gate-Runnern 61C und 61D. Die Gate-Runner 61C und 61D sind voneinander getrennt.
-
Das vierte Gebiet 104 umfasst ein fünftes Gebiet 105, das in Draufsicht zwischen den Gate-Runnern 61C und 61D vorgesehen ist. Das fünfte Gebiet 105 grenzt an das zweite Gebiet 102 auf der ersten Hauptfläche 1 an. Mit anderen Worten, das Kontaktgebiet 34 im vierten Gebiet 104 umfasst das Kontaktgebiet 34 zwischen dem Gate-Runner 61C und dem Gate-Runner 61D in Draufsicht. Das Kontaktgebiet 34 zwischen dem Gate-Runner 61C und dem Gate-Runner 61D grenzt in Draufsicht an das Kontaktgebiet 34 im zweiten Gebiet 102 auf der ersten Hauptfläche 1 an. Das Kontaktgebiet 34 im fünften Gebiet 105 ist ein Beispiel für ein fünftes Halbleitergebiet 115.
-
Das Kontaktloch 72 umfasst ein Kontaktloch 75, das in Draufsicht zwischen dem Gate-Runner 61C und dem Gate-Runner 61D in das Kontaktgebiet 34 reicht. In der Draufsicht ist das Kontaktloch 75 auf der Y1-Seite des Gate-Pads 61 angeordnet und zwischen dem Gate-Runner 61C und dem Gate-Runner 61D positioniert. In einem Querschnitt in einer Richtung parallel zur ersten Hauptfläche 1 ist eine Abmessung W5 in der kurzen Richtung des Kontaktlochs 75 größer als die Abmessung W1 in der kurzen Richtung des Kontaktlochs 71. Das Kontaktloch 75 kann ein Teil des Kontaktlochs 73 sein. Die Abmessung W5 kann größer sein als die Abmessung W3 des anderen Teils des Kontaktlochs 73. Das Kontaktloch 75 ist ein Beispiel für ein fünftes Kontaktloch.
-
Im Kontaktloch 75 steht die Kontaktelektrode 52 in Kontakt mit dem Kontaktgebiet 34. Die Kontaktelektrode 52 hat einen ohmschen Kontakt mit dem Kontaktgebiet 34. Das Source-Pad 62 ist ebenfalls in Kontakt mit der Kontaktelektrode 52 im Kontaktloch 75.
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der ersten Ausführungsform.
-
Auch die dritte Ausführungsform bringt im Wesentlichen die gleichen Effekte wie die erste Ausführungsform. Darüber hinaus kann in der Nähe des Gate-Pads 61 der Kontaktwiderstand zwischen dem mit dem Source-Pad 62 verbundenen Source-Runner 62C und dem Kontaktgebiet 34 im vierten Gebiet 104 weiter verringert werden.
-
(Vierte Ausführungsform)
-
Als nächstes wird eine vierte Ausführungsform beschrieben. Die vierte Ausführungsform unterscheidet sich von der ersten Ausführungsform hauptsächlich in der Anordnung des Gate-Pads 61. 14 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform zeigt. 15 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform zeigt. 16 ist eine Querschnittsansicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt. 16 entspricht einer Querschnittsansicht entlang einer Linie XVI-XVI in 14 und 15. In 16 ist der Passivierungsfilm nicht dargestellt.
-
Wie in den 14 bis 16 dargestellt ist, enthält ein MOSFET 204 gemäß der vierten Ausführungsform einen Gate-Runner 61F anstelle der Gate-Runner 61C und 61D. Der Gate-Runner 61F erstreckt sich entlang der dritten Seite 93 in der X1-X2-Richtung. Ein Ende des Gate-Runners 61A auf der Y1-Seite ist mit einem Ende des Gate-Runners 61F auf der X2-Seite verbunden. Ein Ende des Gate-Runners 61B auf der Y1-Seite ist mit einem Ende des Gate-Runners 61F auf der X1-Seite verbunden. Das Gate-Pad 61 ist in Y1-Y2-Richtung vom Gate-Runner 61F getrennt. Der MOSFET 204 umfasst ferner einen Gate-Runner 61G. Der Gate-Runner 61G erstreckt sich in der Y1-Y2-Richtung, um den Gate-Runner 61F und das Gate-Pad 61 zu verbinden. Die Gate-Runner 61F und 61G bestehen im Wesentlichen aus dem gleichen Material wie das Gate-Pad 61. Der Gate-Runner 61F ist ein Beispiel für einen dritten Gate-Runner,
-
Das vierte Gebiet 104 umfasst ein sechstes Gebiet 106, das sich in Draufsicht zwischen dem Gate-Pad 61 und dem Gate-Runner 61F befindet. Das sechste Gebiet 106 grenzt an das zweite Gebiet 102 auf der ersten Hauptfläche 1 an. Mit anderen Worten, das Kontaktgebiet 34 im vierten Gebiet 104 umfasst in Draufsicht einen Abschnitt zwischen dem Gate-Pad 61 und dem Gate-Runner 61F. Das Kontaktgebiet 34 zwischen dem Gate-Pad 61 und dem Gate-Runner 61F grenzt in Draufsicht an das Kontaktgebiet 34 im zweiten Gebiet 102 auf der ersten Hauptfläche 1 an. Das Kontaktgebiet 34 im sechsten Gebiet 106 ist ein Beispiel für ein sechstes Halbleitergebiet 116.
-
Das Kontaktloch 72 umfasst ein Kontaktloch 76, das in Draufsicht zwischen dem Gate-Pad 61 und dem Gate-Runner 61F in das Kontaktgebiet 34 reicht. In der Draufsicht ist das Kontaktloch 76 auf der Y1-Seite des Gate-Pads 61 und auf der Y2-Seite des Gate-Runners 61F angeordnet. In einem Querschnitt, der in einer Richtung parallel zur ersten Hauptfläche 1 betrachtet wird, ist eine Abmessung W6 in der kurzen Richtung des Kontaktlochs 76 größer als die Abmessung W1 in der kurzen Richtung des Kontaktlochs 71. Das Kontaktloch 76 ist ein Beispiel für ein sechstes Kontaktloch.
-
Im Kontaktloch 76 ist die Kontaktelektrode 52 in Kontakt mit dem Kontaktgebiet 34. Die Kontaktelektrode 52 steht in ohmschem Kontakt mit dem Kontaktgebiet 34. Das Source-Pad 62 ist ebenfalls in Kontakt mit der Kontaktelektrode 52 im Kontaktloch 76.
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der ersten Ausführungsform.
-
Auch die vierte Ausführungsform bringt im Wesentlichen die gleichen Effekte wie die erste Ausführungsform. Darüber hinaus kann gemäß der vierten Ausführungsform der Freiheitsgrad der Anordnung des Gate-Pads 61 erhöht werden.
-
(Fünfte Ausführungsform)
-
Als nächstes wird eine fünfte Ausführungsform beschrieben. Die fünfte Ausführungsform unterscheidet sich von der vierten Ausführungsform hauptsächlich durch die Anordnung des Gate-Pads 61. 17 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der fünften Ausführungsform zeigt. 18 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der fünften Ausführungsform zeigt.
-
Wie in 17 und 18 dargestellt ist, enthält ein MOSFET 205 gemäß der fünften Ausführungsform nicht den Gate-Runner 61G, und der Gate-Runner 61E ist mit dem Gate-Runner 61F verbunden. Darüber hinaus ist das Gate-Pad 61 auf der X2-Seite des Gate-Runners 61E vorgesehen und nicht auf der X1-Seite. Wie in der vierten Ausführungsform umfasst das Kontaktloch 72 das Kontaktloch 76, das das Kontaktgebiet 34 zwischen dem Gate-Pad 61 und dem Gate-Runner 61F in Draufsicht erreicht (siehe 16).
-
Die anderen Elemente sind im Wesentlichen die gleichen wie bei der vierten Ausführungsform.
-
Auch die fünfte Ausführungsform erzielt im Wesentlichen die gleichen Effekte wie die vierte Ausführungsform.
-
(Sechste Ausführungsform)
-
Als nächstes wird eine sechste Ausführungsform beschrieben. Die sechste Ausführungsform unterscheidet sich von der fünften Ausführungsform hauptsächlich durch die Anordnung des Gate-Pads 61. 19 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der sechsten Ausführungsform zeigt. 20 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der sechsten Ausführungsform darstellt.
-
Wie in 19 und 20 dargestellt, ist in einem MOSFET 206 gemäß der sechsten Ausführungsform das Gate-Pad 61 in Kontakt mit dem Gate-Runner 61A, nicht mit dem Gate-Runner 61E. Wie bei der vierten Ausführungsform schließt das Kontaktloch 72 das Kontaktgebiet 76 ein, das in Draufsicht zwischen dem Gate-Pad 61 und dem Gate-Runner 61F liegt (siehe 16).
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der fünften Ausführungsform.
-
Auch die sechste Ausführungsform erzielt im Wesentlichen die gleichen Effekte wie die fünfte Ausführungsform.
-
(Siebte Ausführungsform)
-
Als nächstes wird eine siebte Ausführungsform beschrieben. Die siebte Ausführungsform unterscheidet sich von der sechsten Ausführungsform hauptsächlich in der Anordnung des Gate-Pads 61. 21 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der siebten Ausführungsform zeigt. 22 ist ein Diagramm, das die jeweiligen Bereiche in einem Siliziumkarbid-Substrat in der Siliziumkarbid-Halbleitervorrichtung gemäß der siebten Ausführungsform darstellt.
-
Wie in 21 und 22 dargestellt, ist in einem MOSFET 207 gemäß der siebten Ausführungsform das Gate-Pad 61 in Kontakt mit den Gate-Runnern 61E und 61A. Das Gate-Pad 61 ist auf der Y2-Seite relativ zum Gate-Runner 61F angeordnet. Auf der X2-Seite des Gate-Runners 61F ist das Gate-Pad 61 daher nicht vorhanden. Auf der X2-Seite des Gate-Runners 61F ist die Abmessung des Kontaktlochs 73 in der kurzen Richtung größer als die Abmessung in der kurzen Richtung in anderen Abschnitten. Es ist zu beachten, dass das Kontaktloch 72 möglicherweise nicht das Kontaktloch 76 umfasst.
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der sechsten Ausführungsform.
-
Die siebte Ausführungsform erzielt im Wesentlichen die gleichen Effekte wie die sechste Ausführungsform.
-
(Achte Ausführungsform)
-
Als nächstes wird eine achte Ausführungsform beschrieben. Die achte Ausführungsform unterscheidet sich von der ersten Ausführungsform vor allem in der Ausgestaltung des Kontaktgebiets 34 auf der Y2-Seite des zweiten Gebiets 102. 23 ist eine Draufsicht, die eine Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform zeigt. 24 ist eine Draufsicht, die eine Konfiguration der ersten Hauptfläche eines Siliziumkarbidsubstrats in einem Bereich 223 in 23 zeigt. 25 bis 27 sind Querschnittsansichten, die die Siliziumkarbid-Halbleitervorrichtung gemäß der achten Ausführungsform zeigen. 25 entspricht einer Querschnittsansicht entlang einer Linie XXV-XXV in 24. 26 entspricht einer Querschnittsansicht entlang einer Linie XXVI-XXVI in 24. 27 entspricht einer Querschnittsansicht entlang einer Linie XXVII-XXVII in 24. In den 25 bis 27 ist der Passivierungsfilm nicht dargestellt.
-
Wie in den 23 bis 27 dargestellt, sind in einem MOSFET 208 gemäß der achten Ausführungsform unter mehreren Einheitszellen 40, die im Vergleich zum siebten Gebiet 107 näher an der vierten Seite 94 positioniert sind, einige der näher an der dritten Seite 93 positionierten Einheitszellen 40 im Vergleich zu den anderen Einheitszellen 40 in der X1-X2-Richtung weiter vom Gate-Runner 61E entfernt. Beispielsweise ist an einer Position, die näher an der vierten Seite 94 als am siebten Gebiet 107 (der Y2-Seite) liegt, unter den mehreren Gate-Gräben 5, die in der Y1-Y2-Richtung ausgerichtet sind, eine erste Grabengruppe 5A einiger der Gate-Gräben 5, die auf der Y1-Seite positioniert sind, in Draufsicht weiter von dem Gate-Runner 61E entfernt als eine zweite Grabengruppe 5B der anderen Gate-Gräben 5, die auf der Y2-Seite positioniert sind, relativ zu der ersten Grabengruppe 5A. In der Draufsicht ist eine Abmessung in der X1-X2-Richtung des Kontaktgebiets 34 zwischen der ersten Grabengruppe 5A und dem Gate-Runner 61 E größer als eine Abmessung in der X1-X2-Richtung des Kontaktgebiets 34 zwischen der zweiten Grabengruppe 5B und dem Gate-Runner 61E.
-
Die anderen Elemente sind im Wesentlichen die gleichen wie in der ersten Ausführungsform.
-
Auch die achte Ausführungsform erzielt im Wesentlichen die gleichen Effekte wie die erste Ausführungsform. Darüber hinaus kann gemäß der achten Ausführungsform die elektrische Feldkonzentration in der Zwischenschicht-Isolierschicht 44 in der Nähe des Gate-Runners 61E der ersten Grabengruppe 5A reduziert werden.
-
(Modifiziertes Beispiel für das erste Gebiet)
-
Im Folgenden wird ein Modifikationsbeispiel für das erste Gebiet beschrieben. In diesem Modifikationsbeispiel ist die Konfiguration der Einheitszelle anders als in der ersten Ausführungsform. 28 ist eine Draufsicht, die das modifizierte Beispiel des ersten Gebiets zeigt. Wie 4 zeigt 28 die Konfiguration der ersten Hauptfläche des Siliziumkarbidsubstrats.
-
In diesem Modifikationsbeispiel sind in dem ersten Gebiet 101 mehrere Gate-Gräben 5 zwischen zwei benachbarten Gate-Runnern in X1-X2-Richtung ausgebildet. Darüber hinaus ist in dem ersten Gebiet 101 das Kontaktgebiet 34 zwischen den benachbarten Gate-Gräben 5 in X1-X2-Richtung vorgesehen und erstreckt sich in Y1-Y2-Richtung.
-
Zuvor wurden die Ausführungsformen detailliert beschrieben, jedoch sind diese nicht auf bestimmte Ausführungsformen beschränkt und können innerhalb des in den Ansprüchen beschriebenen Umfangs auf verschiedene Weise modifiziert und geändert werden.
-
Bezugszeichenliste
-
- 1
- Erste Hauptfläche
- 2
- Zweite Hauptfläche
- 3
- Seitenfläche
- 4
- Bodenfläche
- 5
- Gate-Graben
- 5A
- Erste Grabengruppe
- 5B
- Zweite Grabengruppe
- 10
- Siliziumkarbid-Substrat
- 20
- Siliziumkarbid-Einkristallsubstrat
- 30
- Siliziumkarbid-Epitaxieschicht
- 31
- Driftbereich
- 32
- Körpergebiet
- 33
- Source-Gebiet
- 34
- Kontaktgebiet
- 35
- Eingebettetes Gebiet
- 36
- Eingebettetes JTE-Gebiet
- 37
- JTE-Oberflächengebiet (drittes Halbleitergebiet)
- 40
- Einheitszelle
- 41
- Aktives Gebiet
- 42
- Abschlussgebiet
- 43
- Gate-Isolierfilm
- 44
- Zwischenschicht-Isolierschicht
- 45
- Feldisolierfilm
- 51
- Gate-Elektrode
- 52
- Kontaktelektrode
- 53
- Drain-Elektrode
- 61
- Gate-Pad
- 61A, 61B, 61C, 61D, 61E, 61F, 61G
- Gate-Runner
- 62, 62A, 62B
- Source-Pad
- 62C
- Source-Runner
- 63
- Gate-Isolierfilm
- 64
- Seitenfläche
- 70, 71, 72, 73, 74, 75, 76, 77
- Kontaktloch
- 80
- Passivierungsfilm
- 81, 82
- Öffnung
- 91
- Erste Seite
- 92
- Zweite Seite
- 93
- Dritte Seite
- 94
- Vierte Seite
- 101
- Erstes Gebiet
- 102
- Zweites Gebiet
- 103
- Drittes Gebiet
- 104
- Viertes Gebiet
- 105
- Fünftes Gebiet
- 106
- Sechstes Gebiet
- 107
- Siebtes Gebiet
- 111
- Erstes Halbleitergebiet
- 112
- Zweites Halbleitergebiet
- 113
- Drittes Halbleitergebiet
- 114
- Viertes Halbleitergebiet
- 115
- Fünftes Halbleitergebiet
- 116
- Sechstes Halbleitergebiet
- 117
- Siebtes Halbleitergebiet
- 201, 202, 203, 204, 205, 206, 207, 208
- MOSFET
- 221, 222, 223
- Bereich
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- JP 2021150122 [0002]
- WO 2018055719 [0004]
