DE112020006240T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112020006240T5
DE112020006240T5 DE112020006240.6T DE112020006240T DE112020006240T5 DE 112020006240 T5 DE112020006240 T5 DE 112020006240T5 DE 112020006240 T DE112020006240 T DE 112020006240T DE 112020006240 T5 DE112020006240 T5 DE 112020006240T5
Authority
DE
Germany
Prior art keywords
region
silicon carbide
contact
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020006240.6T
Other languages
English (en)
Inventor
Yu Saitoh
Takeyoshi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112020006240T5 publication Critical patent/DE112020006240T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Siliziumkarbid-Halbleitervorrichtung, die ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche aufweist. Ein Gate-Graben ist in der ersten Hauptfläche vorgesehen. Der Gate-Graben ist durch Seitenflächen und eine Bodenfläche definiert. Die Seitenflächen durchdringen das Source-Gebiet und das Körpergebiet und erreichen den Driftbereich. Die Bodenfläche ist mit den Seitenflächen verbunden. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zur ersten Hauptfläche. Das Siliziumkarbidsubstrat umfasst ferner einen elektrischen Feldrelaxationsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der elektrische Feldrelaxationsbereich zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Verbindungsbereich einen Kontaktbereich mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In einer Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche sind der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Linie angeordnet, die sich in der ersten Richtung erstreckt, und der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Linie.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Siliziumkarbid-Halbleitervorrichtung.
  • Diese Anmeldung beansprucht die Priorität der am 20. Dezember 2019 eingereichten japanischen Patentanmeldung Nr. 2019-230976 , deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • Stand der Technik
  • Als eine der Siliziumkarbid-Halbleitervorrichtungen ist ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) vom Graben-Typ bekannt, bei dem ein Bereich zur Abschirmung des elektrischen Feldes unterhalb eines auf einer Hauptfläche gebildeten Gate-Grabens vorgesehen ist (z. B. Patentdokumente 1 und 2).
  • Dokumente des Stands der Technik
  • Patentdokumente
    • [Patentdokument 1] Ungeprüfte japanische Patentanmeldung Veröffentlichung Nr. 2014-41990
    • [Patentdokument 2] Ungeprüfte japanische Patentanmeldung Veröffentlichung Nr. 2012-169385
  • Zusammenfassung der Erfindung
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die gegenüber der ersten Hauptfläche liegt. Das Siliziumkarbidsubstrat umfasst einen Driftbereich, der einen ersten Leitfähigkeitstyp aufweist, ein Körpergebiet, das einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, wobei das Körpergebiet auf dem Driftbereich vorgesehen ist, ein Source-Gebiet, das den ersten Leitfähigkeitstyp aufweist, wobei das Source-Gebiet auf dem Körpergebiet vorgesehen ist, um vom Driftbereich getrennt zu sein, und einen Kontaktbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Kontaktbereich auf dem Körpergebiet vorgesehen ist. Ein Gate-Graben ist in der ersten Hauptfläche vorgesehen. Der Gate-Graben ist durch Seitenflächen und eine Bodenfläche definiert. Die Seitenflächen durchdringen das Source-Gebiet und das Körpergebiet, um den Driftbereich zu erreichen. Die Bodenfläche ist mit den Seitenflächen verbunden. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zu der ersten Hauptfläche. Die Siliziumkarbid-Halbleitervorrichtung enthält ferner eine Source-Elektrode, die mit dem Source-Gebiet und dem Kontaktbereich verbunden ist. Das Siliziumkarbidsubstrat enthält ferner einen elektrischen Feldrelaxationsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der elektrische Feldrelaxationsbereich zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Verbindungsbereich den Kontaktbereich mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In einer Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche sind der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Linie angeordnet, die sich in der ersten Richtung erstreckt, und der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Linie.
  • Figurenliste
    • 1 ist eine perspektivische Querschnittsansicht (Teil 1), die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform zeigt;
    • 2 ist eine perspektivische Querschnittsansicht (Teil 2) der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform;
    • 3 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 4 ist eine Querschnittsansicht (Teil 1), die die Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 5 ist eine Querschnittsansicht (Teil 2), die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 6 ist eine Querschnittsansicht (Teil 3), die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 7 ist eine Querschnittsansicht (Teil 4), die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 8 ist eine Querschnittsansicht (Teil 5), die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 9A ist eine Querschnittsansicht (Teil 1), die ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 9B ist eine Querschnittsansicht (Teil 2), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 9C ist eine Querschnittsansicht (Teil 3), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 9D ist eine Querschnittsansicht (Teil 4), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 9E ist eine Querschnittsansicht (Teil 5), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10A ist eine Querschnittsansicht (Teil 6), die das Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10B ist eine Querschnittsansicht (Teil 7), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10C ist eine Querschnittsansicht (Teil 8), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10D ist eine Querschnittsansicht (Teil 9), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10E ist eine Querschnittsansicht (Teil 10), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10F ist eine Querschnittsansicht (Teil 11), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 10G ist eine Querschnittsansicht (Teil 12), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform illustriert;
    • 11A ist eine Querschnittsansicht (Teil 13), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11B ist eine Querschnittsansicht (Teil 14), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11C ist eine Querschnittsansicht (Teil 15), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11D ist eine Querschnittsansicht (Teil 16), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11E ist eine Querschnittsansicht (Teil 17), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11F ist eine Querschnittsansicht (Teil 18), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 11G ist eine Querschnittsansicht (Teil 19), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform illustriert;
    • 11H ist eine Querschnittsansicht (Teil 20), die das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform illustriert;
    • 12 ist eine Querschnittsansicht, die die Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß einem ersten modifizierten Beispiel der Ausführungsform zeigt;
    • 13 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß einem zweiten modifizierten Beispiel der Ausführungsform zeigt;
    • 14 ist eine Querschnittsansicht, die eine Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel der Ausführungsform zeigt;
    • 15 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß einem dritten modifizierten Beispiel der Ausführungsform zeigt;
    • 16 ist eine Querschnittsansicht, die eine Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem dritten modifizierten Beispiel der Ausführungsform zeigt;
    • 17 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß einem vierten modifizierten Ausführungsbeispiel zeigt; und
    • 18 ist eine Querschnittsansicht, die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem vierten modifizierten Ausführungsbeispiel zeigt.
  • Ausführungsform der Erfindung
  • [Die durch die vorliegende Erfindung zu lösenden Probleme]
  • In einer herkömmlichen Siliziumkarbid-Halbleitervorrichtung mit einem Bereich zur Abschirmung eines elektrischen Feldes ist die Rückkopplungskapazität groß und die Leitung zwischen einer Source-Elektrode und dem Bereich zur Abschirmung des Feldes blockiert, so dass der Schaltverlust groß ist.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung bereitzustellen, die eine Rückkopplungskapazität und Schaltverluste reduzieren kann.
  • [Wirkung der vorliegenden Erfindung]
  • Gemäß der vorliegenden Erfindung können die Rückkopplungskapazität und die Schaltverluste reduziert werden.
  • Im Folgenden werden Ausführungsformen beschrieben.
  • [Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Zunächst wird eine Ausführungsform der vorliegenden Erfindung beschrieben. In der folgenden Beschreibung werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet und ihre Beschreibung wird nicht wiederholt. In der kristallographischen Beschreibung in der vorliegenden Beschreibung wird die individuelle Orientierung durch [], die gemeinsamen Orientierungen durch <>, die individuelle Ebene durch () und die gemeinsamen Ebenen durch {} gekennzeichnet. Ein negativer kristallographischer Index wird normalerweise durch ein „-“-Zeichen (einen Balken) über der Zahl ausgedrückt, wobei jedoch in der vorliegenden Beschreibung ein negatives Vorzeichen vor die Zahl gesetzt wird.
  • [1] Eine Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Das Siliziumkarbidsubstrat umfasst einen Driftbereich, der einen ersten Leitfähigkeitstyp aufweist, ein Körpergebiet, das einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, wobei das Körpergebiet auf dem Driftbereich vorgesehen ist, ein Source-Gebiet, das den ersten Leitfähigkeitstyp aufweist, wobei das Source-Gebiet auf dem Körpergebiet so vorgesehen ist, dass es vom Driftbereich getrennt ist, und einen Kontaktbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Kontaktbereich auf dem Körpergebiet vorgesehen ist. Ein Gate-Graben ist in der ersten Hauptfläche vorgesehen. Der Gate-Graben ist durch Seitenflächen und eine Bodenfläche definiert. Die Seitenflächen durchdringen das Source-Gebiet und das Körpergebiet und erreichen den Driftbereich. Die Bodenfläche ist mit den Seitenflächen verbunden. Der Gate-Graben erstreckt sich in einer ersten Richtung parallel zu der ersten Hauptfläche. Die Siliziumkarbid-Halbleitervorrichtung enthält femer eine Source-Elektrode, die mit dem Source-Gebiet und dem Kontaktbereich verbunden ist. Das Siliziumkarbidsubstrat enthält femer einen elektrischen Feldrelaxationsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der elektrische Feldrelaxationsbereich zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt, und einen Verbindungsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Verbindungsbereich den Kontaktbereich mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet. In einer Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche sind der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Linie angeordnet, die sich in der ersten Richtung erstreckt, und der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Linie.
  • Der Kontaktbereich und der elektrische Feldrelaxationsbereich sind durch den Verbindungsbereich elektrisch verbunden. Der Kontaktbereich ist elektrisch mit der Source-Elektrode verbunden. Somit ist der elektrische Feldrelaxationsbereich elektrisch mit der Source-Elektrode verbunden. Daher kann die Rückkopplungskapazität reduziert werden und die Ladungsträger können effizient von der Source-Elektrode dem elektrischen Feldrelaxationsbereich zugeführt werden, und der Schaltverlust kann durch Beschleunigung eines Vorgangs in der Verarmungsschicht, die sich vom elektrischen Feldrelaxationsgebiet zum Driftbereich erstreckt, während des Schaltvorgangs reduziert werden. Darüber hinaus sind der Gate-Graben und der elektrische Feldrelaxationsbereich auf der virtuellen Leitung angeordnet, und der Verbindungsbereich ist in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Linie. Daher ist es unwahrscheinlich, dass der Verbindungsbereich den Stromfluss entlang eines Teils der Seitenfläche des Gate-Grabens, der parallel zur ersten Richtung verläuft, behindert. Daher kann beim Einschalten ein ausreichend hoher Strom erzielt werden.
  • [2] Gemäß Punkt [1] ist die Vielzahl von Gate-Gräben so vorgesehen, dass sie die virtuelle Linie in regelmäßigen Abständen überlappt, und der Verbindungsbereich kann zwischen benachbarten Gate-Gräben in der ersten Richtung in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche vorgesehen werden. Der Verbindungsbereich ist zwischen den benachbarten Gate-Gräben in der ersten Richtung in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche vorgesehen, so dass ein großer Verbindungsbereich leicht erhalten und der elektrische Widerstand im Verbindungsbereich leicht reduziert werden kann.
  • [3] Gemäß Punkt [2] sind femer ein Gate-Isolierfilm, der mit den Seitenflächen und der Bodenfläche in Kontakt steht, eine Gate-Elektrode, die auf dem Gate-Isolierfilm vorgesehen ist, um den Gate-Isolierfilm zwischen der Gate-Elektrode und dem Siliziumkarbidsubstrat sandwichartig aufzunehmen, und ein Zwischenschicht-Isolierfilm, der vorgesehen ist, um die Gate-Elektrode zu bedecken, enthalten. In der Draufsicht in Richtung senkrecht zur ersten Hauptfläche hat der Kontaktbereich einen ersten Bereich und einen zweiten Bereich. Der erste Bereich ist so vorgesehen, dass er in einer zweiten Richtung senkrecht zur ersten Richtung von dem Zwischenschicht-Isolierfilm beabstandet ist. Der zweite Bereich befindet sich zwischen den benachbarten Gate-Gräben in der ersten Richtung. Die Source-Elektrode ist mit dem ersten Bereich verbunden, und die erste Abmessung des ersten Bereichs in der ersten Richtung kann größer sein als die zweite Abmessung des zweiten Bereichs in der ersten Richtung. Die erste Abmessung ist größer als die zweite Abmessung, so dass ein Bereich, in dem ein Strom fließt, wenn er eingeschaltet wird, weitgehend erhalten werden kann, während der Kontaktwiderstand zwischen dem ersten Bereich und der Source-Elektrode reduziert wird.
  • [4] Gemäß Punkt [3] kann die erste Abmessung ein oder mehr und sechs oder weniger Mal die zweite Abmessung betragen. Die erste Abmessung ist ein oder mehr und sechs oder weniger Mal die zweite Abmessung, so dass ein Bereich, in dem ein Strom fließt, wenn er eingeschaltet wird, weitgehend erhalten werden kann, während der Kontaktwiderstand zwischen dem ersten Bereich und der Source-Elektrode reduziert wird, und ferner kann der Kontaktwiderstand zwischen dem Source-Gebiet und der Source-Elektrode niedrig gehalten werden.
  • [5] Gemäß Punkt [3] oder [4] sind das Source-Gebiet und der erste Bereich abwechselnd in der ersten Richtung vorgesehen, und die erste Abmessung kann größer sein als die dritte Abmessung des Source-Gebiets in der ersten Richtung. Die erste Abmessung ist größer als die dritte Abmessung, so dass sowohl der Kontaktwiderstand zwischen dem ersten Bereich und der Source-Elektrode als auch der Kontaktwiderstand zwischen dem Source-Gebiet und der Source-Elektrode niedrig gehalten werden kann.
  • [6] Gemäß Punkt [3] oder [4] sind das Source-Gebiet und der erste Bereich abwechselnd in der ersten Richtung vorgesehen, und die erste Abmessung kann das 0,2-fache oder mehr und das 0,6-fache oder weniger einer Summe aus der ersten Abmessung und einer dritten Abmessung des Source-Gebiets in der ersten Richtung sein. Die erste Abmessung ist 0,2 oder größer und 0,6 oder kleiner als die Summe der ersten Abmessung und der dritten Abmessung, so dass sowohl der Kontaktwiderstand zwischen dem ersten Bereich und der Source-Elektrode als auch der Kontaktwiderstand zwischen dem Source-Gebiet und der Source-Elektrode niedrig gehalten werden kann.
  • [7] Gemäß Punkt [3] bis [6] kann der zweite Bereich von dem Zwischenschicht-Isolierfilm freigelegt sein, und die Source-Elektrode kann auch mit dem zweiten Bereich verbunden sein. Die Source-Elektrode ist auch mit dem zweiten Bereich verbunden, so dass der Übergangswiderstand zwischen dem Kontaktbereich und der Source-Elektrode weiter reduziert werden kann.
  • [8] Gemäß Punkt [3] bis [7] kann der erste Bereich des Kontaktbereichs auf jeder Seite des Gate-Grabens in der zweiten Richtung vorgesehen sein. Der erste Bereich des Kontaktbereichs ist auf jeder Seite des Gate-Grabens in der zweiten Richtung vorgesehen, so dass der elektrische Widerstand zwischen der Source-Elektrode und dem elektrischen Feldrelaxationsbereich leicht unterdrückt wird.
  • [9] Gemäß Punkt [3) bis [7] kann der erste Bereich des Kontaktbereichs auf nur einer Seite des Gate-Grabens in der zweiten Richtung vorgesehen sein. Der erste Bereich des Kontaktbereichs ist nur auf einer Seite des Gate-Grabens in der zweiten Richtung vorgesehen, so dass ein Kontaktloch auf der Seite, auf der der erste Bereich nicht vorgesehen ist, schmaler sein kann als ein Kontaktloch auf der Seite, auf der der erste Bereich vorgesehen ist, und somit der Zellenabstand in der zweiten Richtung leicht verengt wird.
  • [10] Gemäß Punkt [1] bis [9] kann die erste effektive Verunreinigungskonzentration des zweiten Leitfähigkeitstyps im Kontaktbereich höher sein als die zweite effektive Verunreinigungskonzentration des zweiten Leitfähigkeitstyps im Verbindungsbereich. Die erste effektive Konzentration ist höher als die zweite effektive Konzentration, so dass der Leckstrom leicht unterdrückt wird, während der Kontaktwiderstand zwischen dem Kontaktbereich und der Source-Elektrode unterdrückt wird.
  • [11] Gemäß Punkt [1] bis [10] können die Seitenflächen des Gate-Grabens eine {0-33-8}-Ebene enthalten. Die Seitenflächen umfassen eine {0-33-8}-Ebene, so dass eine gute Ladungsträgermobilität an den Seitenflächen des Gate-Grabens erzielt werden kann, wodurch der Kanalwiderstand reduziert wird.
  • [Ausführungsform der vorliegenden Erfindung]
  • Die Ausführungsform der vorliegenden Erfindung bezieht sich auf einen sogenannten vertikalen MOSFET. 1 und 2 sind perspektivische Querschnittsansichten, die eine Struktur einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zeigen. 2 zeigt einen Teil der inneren Strukturder Siliziumkarbid-Halbleitervorrichtung in einer perspektivischen Ansicht. 3 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform zeigt. 4 bis 8 sind Querschnittsansichten, die die Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß der Ausführungsform veranschaulichen. 4 entspricht einer Querschnittsansicht entlang der Linien IV-IV in 3, 7 und 8. 5 entspricht einer Querschnittsansicht entlang der V-V-Linien in den 3, 7 und 8. 6 entspricht einer Querschnittsansicht entlang der Linien VI-VI in den 3, 7 und 8. 7 entspricht einer Querschnittsansicht entlang der Linien VII-VII in den 3, 4, 5 und 6. 8 entspricht einer Querschnittsansicht entlang der Linien VIII-VIII in den 3, 4, 5 und 6.
  • Wie in den 1 bis 8 dargestellt, umfasst ein MOSFET 100 gemäß der vorliegenden Ausführungsform in erster Linie ein Siliziumkarbidsubstrat 10, einen Gate-Isolierfilm 81, eine Gate-Elektrode 82, einen Zwischenschicht-Isolierfilm 83, eine Source-Elektrode 60, eine Drain-Elektrode 70, einen Sperrmetallfilm 84 und einen Passivierungsfilm 85. Das Siliziumkarbidsubstrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 50 und eine Siliziumkarbid-Epitaxieschicht 40 auf dem Siliziumkarbid-Einkristallsubstrat 50. Das Siliziumkarbidsubstrat 10 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2, die der ersten Hauptfläche 1 gegenüberliegt. Die Siliziumkarbid-Epitaxieschicht 40 bildet die erste Hauptfläche 1, und das Siliziumkarbid-Einkristallsubstrat 50 bildet die zweite Hauptfläche 2. Das Siliziumkarbid-Einkristallsubstrat 50 und die Siliziumkarbid-Epitaxieschicht 40 bestehen beispielsweise aus hexagonalem Siliziumkarbid vom Polytyp 4H. Das Siliziumkarbid-Einkristallsubstrat 50 enthält eine n-Verunreinigung wie Stickstoff (N) und ist ein n-Typ (ein erster Leitfähigkeitstyp). Die maximale Abmessung der ersten Hauptfläche 1 des Siliziumkarbidsubstrats 10 beträgt beispielsweise 100 mm oder mehr, vorzugsweise 150 mm oder mehr.
  • Die erste Hauptfläche 1 ist die {0001}-Ebene oder eine Ebene, in der die {0001}-Ebene in einer Versatzrichtung um einen Versatzwinkel von 8° oder weniger geneigt ist. Vorzugsweise ist die erste Hauptfläche 1 die (000-1)-Ebene oder eine Fläche, in der die Ebene (000-1) in der Versatzrichtung um einen Versatzwinkel von 8° oder weniger geneigt ist. Die Versatzrichtung kann zum Beispiel die <11-20>-Richtung oder die <1-100>-Richtung sein. Der Versatzwinkel kann z. B. 1° oder mehr oder 2° oder mehr betragen. Der Versatzwinkel kann 6° oder weniger oder 4° oder weniger betragen.
  • Die Siliziumkarbid-Epitaxieschicht 40 weist in erster Linie einen Driftbereich 11, ein Körpergebiet 12, ein Source-Gebiet 13, einen elektrischen Feldrelaxationsbereich 16, einen Verbindungsbereich 17 und einen Kontaktbereich 18 auf.
  • Der Driftbereich 11 enthält eine n-Verunreinigung, wie Stickstoff oder Phosphor (P), und ist ein n-Leitfähigkeitstyp. Der Driftbereich 11 hat beispielsweise einen dritten Bereich 11C, einen vierten Bereich 11D und einen fünften Bereich 11E.
  • Das Körpergebiet 12 ist auf dem Driftbereich 11 vorgesehen. Das Körpergebiet 12 enthält eine p-Verunreinigung, wie Aluminium (AI), und ist ein p-Leitfähigkeitstyp (ein zweiter Leitfähigkeitstyp). Die effektive p-Verunreinigungskonzentration im Körpergebiet 12 ist größer als oder gleich 5 × 1017 cm-3. Der Kurzkanaleffekt (der Durchschlag) kann dadurch verursacht werden, dass sich ein Verarmungsgebiet von einem pn-Übergangsbereich zu einem Kanalgebiet ausbreitet und dass sich das Verarmungsgebiet im gesamten Kanalgebiet ausbreitet. Durch Erhöhung der effektiven p-Verunreinigungskonzentration im Körpergebiet 12 kann die Ausbreitung der im Kanalgebiet gebildeten Verarmungsschicht verringert werden. Die Dicke des Körpergebiets 12 kann z. B. weniger als 0,7 µm betragen. Die effektive p-Verunreinigungskonzentration im Körpergebiet 12 beträgt z. B. etwa 1 × 1018 cm-3.
  • Das Source-Gebiet 13 ist auf dem Körpergebiet 12 vorgesehen, um vom Driftbereich 11 durch das Körpergebiet 12 getrennt zu sein. Das Source-Gebiet 13 enthält eine n-Verunreinigung, wie Stickstoff oder Phosphor, und ist ein n-Leitfähigkeitstyp. Das Source-Gebiet 13 bildet die erste Hauptfläche 1. Die effektive n-Verunreinigungskonzentration im Source-Gebiet 13 kann höher sein als die effektive p-Verunreinigungskonzentration im Körpergebiet 12. Die effektive n-Verunreinigungskonzentration im Source-Gebiet 13 beträgt beispielsweise etwa 1 × 1019 cm-3.
  • Der Kontaktbereich 18 enthält eine p-Verunreinigung wie Aluminium und ist ein p-Leitfähigkeitstyp. Der Kontaktbereich 18 bildet die erste Hauptfläche 1. Der Kontaktbereich 18 hat beispielsweise einen ersten Bereich 18A und einen zweiten Bereich 18B. Die effektive p-Verunreinigungskonzentration im Kontaktbereich 18 ist höher als die effektive p-Verunreinigungskonzentration im Körpergebiet 12 und die effektive p-Verunreinigungskonzentration im Verbindungsbereich 17. Der Kontaktbereich 18 durchdringt das Source-Gebiet 13 und kommt mit dem Körpergebiet 12 in Kontakt. Die effektive p-Verunreinigungskonzentration im Kontaktbereich 18 beträgt z. B. 1 × 1018 cm-3 oder mehr und 1 × 1020 cm-3 oder weniger.
  • In der ersten Hauptfläche 1 ist ein durch Seitenflächen 3 und eine Bodenfläche 4 definierter Gate-Graben 5 vorgesehen. Die Seitenflächen 3 durchdringen das Source-Gebiet 13, das Körpergebiet 12 und den Driftbereich 11, um den elektrischen Feldrelaxationsbereich 16 zu erreichen. Die Bodenfläche 4 schließt an die Seitenflächen 3 an. Die Bodenfläche 4 befindet sich auf dem elektrischen Feldrelaxationsbereich 16. Die Bodenfläche 4 ist beispielsweise eine Ebene parallel zur zweiten Hauptfläche 2. Der Winkel θ1 der Seitenfläche 3 relativ zu einer Ebene, die die Bodenfläche 4 einschließt, beträgt beispielsweise 45° oder mehr und 65° oder weniger. Der Winkel θ1 kann z. B. 50° oder größer sein. Der Winkel θ1 kann z. B. 60° oder weniger betragen. Die Seitenflächen 3 weisen vorzugsweise die {0-33-8}-Ebene auf. Die {0-33-8}-Ebene ist eine kristalline Ebene mit hervorragender Ladungsträgermobilität.
  • Insbesondere, wie in 3 dargestellt, überlappt der Gate-Graben 5 in einer Draufsicht in einer Richtung senkrecht zur ersten Hauptfläche 1 eine virtuelle Linie L1, die sich in einer ersten Richtung parallel zur ersten Hauptfläche 1 erstreckt. In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 ist der Gate-Graben 5 auf der virtuellen Linie L1 angeordnet. Auf der virtuellen Linie L1 sind in konstanten Abständen mehrere Gate-Gräben 5 vorgesehen. Zusätzlich sind in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 mehrere Gate-Gräben 5 in einer zweiten Richtung senkrecht zur ersten Richtung in konstanten Abständen angeordnet. Mehrere Gate-Gräben 5 können beispielsweise in einem Array vorgesehen werden.
  • Der elektrische Feldrelaxationsbereich 16 enthält eine p-Verunreinigung, wie z. B. AI, und weist den p-Leitfähigkeitstyp auf. Der elektrische Feldrelaxationsbereich 16 befindet sich zwischen der Bodenfläche 4 des Gate-Grabens 5 und der zweiten Hauptfläche 2. Eine obere Endfläche des elektrischen Feldrelaxationsbereichs 16 umfasst zum Beispiel die Bodenfläche 4 des Gate-Grabens 5. Ein Teil der oberen Endfläche des elektrischen Feldrelaxationsbereichs 16 liegt einem Teil einer unteren Endfläche des Körpergebiets 12 gegenüber. Der elektrische Feldrelaxationsbereich 16 überlappt wie der Gate-Graben 5 die virtuelle Linie L1 in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1. In der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 befindet sich der elektrische Feldrelaxationsbereich 16 auf der virtuellen Linie L1. Auf der virtuellen Linie L1 kann der elektrische Feldrelaxationsbereich 16 üblicherweise für mehrere Gate-Gräben 5 vorgesehen werden. Zusätzlich sind in der Draufsicht in Richtung senkrecht zur ersten Hauptfläche 1 mehrere elektrische Feldrelaxationsbereiche 16 in der zweiten Richtung senkrecht zur ersten Richtung in konstanten Abständen vorgesehen. Mehrere elektrische Feldrelaxationsbereiche 16 können in Streifen angeordnet sein. Die effektive p-Verunreinigungskonzentration im elektrischen Feldrelaxationsbereich 16 beträgt beispielsweise 5 × 1017 cm-3 oder mehr und 5 × 1018 cm-3 oder weniger.
  • Der dritte Bereich 11C des Driftbereichs 11 ist zwischen dem Körpergebiet 12 und dem elektrischen Feldrelaxationsbereich 16 eingebettet. Der dritte Bereich 11C steht sowohl mit dem Körpergebiet 12 als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt. Der dritte Bereich 11C befindet sich näher an der zweiten Hauptfläche 2 als das Körpergebiet 12. Der dritte Bereich 11C befindet sich näher an der ersten Hauptfläche 1 als der elektrische Feldrelaxationsbereich 16. Die effektive n-Verunreinigungskonzentration im dritten Bereich 11C beträgt beispielsweise 5×1015 cm-3 oder mehr und 5×1016 cm-3 oder weniger.
  • Der vierte Bereich 11D befindet sich näher an der zweiten Hauptfläche 2 als der dritte Bereich 11C. Der vierte Bereich 11D ist mit dem dritten Bereich 11C verbunden. Der vierte Bereich 11D kommt in einer Richtung parallel zur zweiten Hauptfläche 2 in Kontakt mit dem elektrischen Feldrelaxationsbereich 16. Der vierte Bereich 11D und der elektrische Feldrelaxationsbereich 16 können sich in einer Ebene parallel zur zweiten Hauptfläche 2 befinden. Die effektive n-Verunreinigungskonzentration im vierten Bereich 11D kann höher sein als die effektive n-Verunreinigungskonzentration im dritten Bereich 11C. Die effektive n-Verunreinigungskonzentration im vierten Bereich 11D beträgt beispielsweise 5×1016 cm-3 oder mehr und 5×1017 cm-3 oder weniger.
  • Der fünfte Bereich 11E befindet sich näher an der zweiten Hauptfläche 2 als der vierte Bereich 11D. Der fünfte Bereich 11E ist mit dem vierten Bereich 11D verbunden. Der fünfte Bereich 11E steht in Kontakt mit dem elektrischen Feldrelaxationsbereich 16. Der fünfte Bereich 11E liegt näher an der zweiten Hauptfläche 2 als der elektrische Feldrelaxationsbereich 16. Der fünfte Bereich 11E kann zwischen dem vierten Bereich 11D und dem Siliziumkarbid-Einkristallsubstrat 50 eingebettet sein. Der fünfte Bereich 11E kann mit dem Siliziumkarbid-Einkristallsubstrat 50 verbunden sein. Die effektive n-Verunreinigungskonzentration im fünften Bereich 11E kann geringer sein als die effektive n-Verunreinigungskonzentration im vierten Bereich 11D. Die effektive n-Verunreinigungskonzentration im fünften Bereich 11E beträgt beispielsweise 5 × 1015 cm-3 oder mehr und 5 × 1016 cm-3 oder weniger.
  • Der Gate-Isolierfilm 81 ist z. B. eine Oxidschicht. Der Gate-Isolierfilm 81 besteht aus einem Material, das z. B. Siliziumdioxid enthält. Der Gate-Isolierfilm 81 ist in Kontakt mit den Seitenflächen 3 und der Bodenfläche 4. Der Gate-Isolierfilm 81 steht in Kontakt mit dem elektrischen Feldrelaxationsbereich 16 an der Bodenfläche 4. Der Gate-Isolierfilm 81 steht in Kontakt mit dem Source-Gebiet 13, dem Körpergebiet 12 und dem Driftbereich 11 an der Seitenfläche 3. Der Gate-Isolierfilm 81 kann mit dem Source-Gebiet 13 an der ersten Hauptfläche 1 in Kontakt sein.
  • Die Gate-Elektrode 82 ist auf dem Gate-Isolierfilm 81 angebracht. Die Gate-Elektrode 82 wird aus Polysilizium (Poly-Si) gebildet, das beispielsweise eine leitende Verunreinigung enthält. Die Gate-Elektrode 82 ist innerhalb des Gate-Grabens 5 angeordnet. Ein Teil der Gate-Elektrode 82 kann auf der ersten Hauptfläche 1 angeordnet sein.
  • Der Zwischenschicht-Isolierfilm 83 ist in Kontakt mit der Gate-Elektrode 82 und dem Gate-Isolierfilm 81. Der Zwischenschicht-Isolierfilm 83 wird aus einem Material gebildet, das beispielsweise Siliziumdioxid enthält. Der Zwischenschicht-Isolierfilm 83 isoliert die Gate-Elektrode 82 elektrisch von der Source-Elektrode 60. Ein Teil des Zwischenschicht-Isolierfilms 83 kann im Inneren des Gate-Grabens 5 vorgesehen sein.
  • Der Zwischenschicht-Isolierfilm 83 überlappt in der Draufsicht die virtuelle Linie L1 in der Richtung senkrecht zur ersten Hauptfläche 1, ebenso wie der Gate-Graben 5 und der elektrische Feldrelaxationsbereich 16. Auf der virtuellen Linie L1 kann der Zwischenschicht-Isolierfilm 83 in der Regel für mehrere Gate-Gräben 5 vorgesehen werden. In der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 sind im Zwischenschicht-Isolierfilm 83 und im Gate-Isolierfilm 81 in der zweiten Richtung in konstanten Abständen Kontaktlöcher 90 ausgebildet. Das Kontaktloch 90 ist so vorgesehen, dass der Gate-Graben 5 in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 zwischen den in der zweiten Richtung benachbarten Kontaktlöchern 90 angeordnet ist. Das Kontaktloch 90 erstreckt sich in der ersten Richtung. Durch das Kontaktloch 90 sind das Source-Gebiet 13 und der Kontaktbereich 18 von dem Zwischenschicht-Isolierfilm 83 und dem Gate-Isolierfilm 81 freigelegt. Die Abmessung des Kontaktlochs 90 in der zweiten Richtung kann z. B. 1 µm oder weniger betragen.
  • Wie in 3 dargestellt, ist insbesondere der erste Bereich 18A des Kontaktbereichs 18 durch das Kontaktloch 90 von dem Zwischenschicht-Isolierfilm 83 freigelegt. Der erste Bereich 18A kann zwischen den in der zweiten Richtung benachbarten Gate-Gräben 5 vorgesehen sein. Der erste Bereich 18A und das Source-Gebiet 13 können abwechselnd in der ersten Richtung zwischen zwei in der zweiten Richtung benachbarten Gate-Gräben 5 vorgesehen werden. Beispielsweise kann der erste Bereich 18A in der Nähe des Endes des Gate-Grabens 5 in der ersten Richtung und das Source-Gebiet 13 in der Nähe der Mitte des Gate-Grabens 5 in der ersten Richtung vorgesehen sein. Der erste Bereich 18A ist auf jeder Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen. Der erste Bereich 18A und das Source-Gebiet 13 können von allen Kontaktlöchern 90 freigelegt werden.
  • Der zweite Bereich 18B ist zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 vorgesehen. Der zweite Bereich 18B ist mit einem Zwischenschicht-Isolierfilm 83 und dem Sperrmetalifilm 84 bedeckt. Der zweite Bereich 18B ist in der zweiten Richtung mit dem ersten Bereich 18A verbunden. Der erste Bereich 18A und der zweite Bereich 18B sind abwechselnd in der zweiten Richtung vorgesehen. Zum Beispiel ist die erste Abmessung Wp1 des ersten Bereichs 18A in der ersten Richtung größer als die zweite Abmessung Wp2 des zweiten Bereichs 18B in der ersten Richtung.
  • Der Verbindungsbereich 17 enthält eine p-Verunreinigung, wie z. B. AI, und weist den p-Leitfähigkeitstyp auf. Der Verbindungsbereich 17 verbindet den Kontaktbereich 18 elektrisch mit dem elektrischen Feldrelaxationsbereich 16. Der Verbindungsbereich 17 steht auf der virtuellen Linie L1 in Kontakt mit dem elektrischen Feldrelaxationsbereich 16. Der Verbindungsbereich 17 steht in Kontakt mit dem Körpergebiet 12 oder dem Kontaktbereich 18. Der Verbindungsbereich 17 kann sowohl mit dem Körpergebiet 12 als auch mit dem Kontaktbereich 18 in Kontakt sein. Der Verbindungsbereich 17 ist zwischen dem elektrischen Feldrelaxationsbereich 16 und dem Kontaktbereich 18 angeordnet. Der Verbindungsbereich 17 ist näher an der zweiten Hauptfläche 2 angeordnet als der Kontaktbereich 18. Der Verbindungsbereich 17 ist näher an der ersten Hauptfläche 1 angeordnet als der elektrische Feldrelaxationsbereich 16. Beispielsweise ist der Verbindungsbereich 17 in der Richtung senkrecht zur zweiten Hauptfläche 2 zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 angeordnet und kann sowohl mit dem zweiten Bereich 18B als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt sein. Wenn der Verbindungsbereich 17 zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 in der Richtung senkrecht zur zweiten Hauptfläche 2 angeordnet ist und sowohl mit dem zweiten Bereich 18B als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt steht, wird der Reihenwiderstand zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 verringert. Die effektive p-Verunreinigungskonzentration im Verbindungsbereich 17 kann im Wesentlichen gleich der effektiven p-Verunreinigungskonzentration im elektrischen Feldrelaxationsbereich 16 sein. Die effektive p-Verunreinigungskonzentration im Verbindungsbereich 17 beträgt beispielsweise 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger.
  • Unter der Annahme, dass die in der ersten Richtung angeordneten mehreren Gate-Gräben 5 eine einzige Gate-Graben-Anordnung sind, kann davon ausgegangen werden, dass die Gate-Graben-Anordnung durch den zweiten Bereich 18B und den Verbindungsbereich 17 in mehrere Gate-Gräben 5 getrennt ist.
  • Der Sperrmetallfilm 84 bedeckt die Oberseite und die Seitenflächen des Zwischenschicht-Isolierfilms 83 und die Seitenflächen des Gate-Isolierfilms 81. Der Sperrmetallfilm 84 steht sowohl mit dem Zwischenschicht-Isolierfilm 83 als auch mit dem Gate-Isolierfilm 81 in Kontakt. Der Sperrmetallfilm 84 besteht aus einem Material, das z. B. Titannitrid (TiN) enthält.
  • Die Source-Elektrode 60 ist in Kontakt mit der ersten Hauptfläche 1. Die Source-Elektrode 60 umfasst eine Kontaktelektrode 61 und eine Source-Verdrahtung 62. Die Kontaktelektrode 61 steht in Kontakt mit dem Source-Gebiet 13 und dem ersten Bereich 18A des Kontaktbereichs 18 an der ersten Hauptfläche 1. Die Kontaktelektrode 61 besteht aus einem Material, das z. B. Nickelsilicid (NiSi) enthält. Die Kontaktelektrode 61 kann aus einem Material gebildet werden, das Titan (Ti), AI und Si enthält. Die Kontaktelektrode 61 bildet einen ohmschen Übergang mit dem Source-Gebiet 13 und dem ersten Bereich 18A des Kontaktbereichs 18. Die Source-Verdrahtung 62 bedeckt die Oberseite und die Seitenflächen des Sperrmetallfilms 84 und die Oberseite der Kontaktelektrode 61. Die Source-Verdrahtung 62 steht sowohl mit dem Sperrmetallfilm 84 als auch mit der Kontaktelektrode 61 in Kontakt. Die Source-Verdrahtung 62 besteht aus einem Material, das z. B. AI enthält.
  • Der Passivierungsfilm 85 bedeckt die Oberseite der Source-Verdrahtung 62. Der Passivierungsfilm 85 steht in Kontakt mit der Source-Verdrahtung 62. Der Passivierungsfilm 85 besteht aus einem Material, das z. B. Polyimid enthält.
  • Die Drain-Elektrode 70 ist in Kontakt mit der zweiten Hauptfläche 2. Die Drain-Elektrode 70 steht an der zweiten Hauptfläche 2 in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 50. Die Drain-Elektrode 70 ist elektrisch mit dem Driftbereich 11 verbunden. Die Drain-Elektrode 70 besteht aus einem Material, das z. B. NiSi enthält. Die Drain-Elektrode 70 kann auch aus einem Material gebildet sein, das Ti, AI und Si enthält. Die Drain-Elektrode 70 bildet einen ohmschen Übergang mit dem Siliziumkarbid-Einkristallsubstrat 50.
  • Die obere Endfläche des elektrischen Feldrelaxationsbereichs 16 kann von der Bodenfläche 4 in der Richtung senkrecht zur zweiten Hauptfläche 2 beabstandet sein. In diesem Fall kann sich die Bodenfläche 4 beispielsweise im Driftbereich 11 befinden und die Seitenflächen 3 können das Source-Gebiet 13 und das Körpergebiet 12 durchdringen, um den Driftbereich 11 zu erreichen. Der dritte Bereich 11C kann sich beispielsweise zwischen der oberen Endfläche des elektrischen Feldrelaxationsbereichs 16 und der Bodenfläche 4 befinden.
  • Zwischen dem Siliziumkarbid-Einkristallsubstrat 50 und dem fünften Bereich 11E kann eine Pufferschicht vorgesehen sein, die eine n-Verunreinigung wie Stickstoff enthält und den n-Leitfähigkeitstyp aufweist. Die effektive n-Verunreinigungskonzentration in der Pufferschicht kann höher sein als die effektive n-Verunreinigungskonzentration im fünften Bereich 11E.
  • Als nächstes wird ein Verfahren zur Herstellung des MOSFETs 100 gemäß der Ausführungsform beschrieben. 9A bis 9E, 10A bis 10G und 11A bis 11H sind Querschnittsansichten, die das Verfahren zur Herstellung des MOSFETs 100 gemäß der Ausführungsform zeigen. 9A bis 9E zeigen Änderungen des in 4 dargestellten Querschnitts und des in 6 dargestellten Querschnitts. 10A bis 10G zeigen Änderungen des in 4 dargestellten Querschnitts. Die 11A bis 11 H zeigen die Änderungen des in 6 dargestellten Querschnitts.
  • Zunächst wird, wie in 9A dargestellt, ein Schritt zur Herstellung des Siliziumkarbid-Einkristallsubstrats 50 durchgeführt. Das Siliziumkarbid-Einkristallsubstrat 50 wird beispielsweise durch Schneiden eines Siliziumkarbidblocks (nicht dargestellt), der durch das Sublimationsverfahren hergestellt wurde, hergestellt. Die Pufferschicht (nicht dargestellt) kann auf dem Siliziumkarbid-Einkristallsubstrat 50 gebildet werden. Die Pufferschicht kann durch chemische Dampfabscheidung (CVD) gebildet werden, z. B. mit einem Gemisch aus Silan (SiH4) und Propan (C3H8) als Ausgangsgas und z. B. mit Wasserstoff (H2) als Trägergas. Während des Epitaxiewachstums der Pufferschicht kann eine n-Verunreinigung, z. B. Stickstoff, in die Pufferschicht eingebracht werden.
  • Als nächstes wird, wie ebenfalls in 9A dargestellt, ein Schritt zur Bildung der ersten Epitaxieschicht 21 durchgeführt. Beispielsweise wird die erste Epitaxieschicht 21 auf dem Siliziumkarbid-Einkristallsubstrat 50 durch CVD gebildet, wobei z. B. ein Gemisch aus Silan und Propan als Ausgangsgas und z. B. Wasserstoff als Trägergas verwendet wird. Während des Epitaxiewachstums wird eine n-Verunreinigung, z. B. Stickstoff, in die erste Epitaxieschicht 21 eingebracht. Die erste Epitaxieschicht 21 weist den n-Leitfähigkeitstyp auf. Die effektive n-Verunreinigungskonzentration in der ersten Epitaxieschicht 21 kann niedriger sein als die effektive n-Verunreinigungskonzentration in der Pufferschicht.
  • Als nächstes wird, wie in 9B dargestellt, ein Schritt zur Bildung des elektrischen Feldrelaxationsbereichs 16 durchgeführt. Beispielsweise kann eine Maskenschicht (nicht dargestellt) mit Öffnungen in einem Bereich, in dem der Bereich der elektrischen Feldrelaxation 16 gebildet wird, gebildet werden. Anschließend wird ein p-Verunreinigungsion, z. B. ein Aluminiumion, das einen p-Typ verleihen kann, in die erste Epitaxieschicht 21 implantiert. Dadurch wird der elektrischen Feldrelaxationsbereich 16 gebildet.
  • Als nächstes wird, wie in 9C dargestellt, ein Schritt zur Bildung des vierten Bereichs 11D durchgeführt. Zum Beispiel wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung auf einem Bereich, in dem der vierte Bereich 11D gebildet wird, d.h. ein Bereich auf einer Seite des elektrischen Feldrelaxationsbereichs 16 in der Richtung parallel zur zweiten Hauptfläche 2, aufgebracht. Als nächstes wird ein n-Verunreinigungsion wie Stickstoff, das einen n-Typ verleihen kann, in die erste Epitaxieschicht 21 implantiert. Dadurch wird der vierte Bereich 11D gebildet. In der ersten Epitaxieschicht 21 bilden ein Teil auf einem Siliziumkarbid-Einkristallsubstrat 50 auf der Seite des elektrischen Feldrelaxationsbereichs 16 und ein Teil auf einem Siliziumkarbid-Einkristallsubstrat 50 auf der Seite des vierten Bereichs 11D den fünften Bereich 11E. Die effektive n-Verunreinigungskonzentration im vierten Bereich 11D ist höher als die effektive n-Verunreinigungskonzentration im fünften Bereich 11E.
  • Als nächstes wird, wie in 9D dargestellt, ein Schritt zur Bildung der zweiten Epitaxieschicht 22 durchgeführt. Die zweite Epitaxieschicht 22 wird auf der ersten Epitaxieschicht 21 durch CVD gebildet, wobei beispielsweise ein Gemisch aus Silan und Propan als Ausgangsgas und Wasserstoff als Trägergas verwendet wird. Während des Epitaxiewachstums wird eine n-Verunreinigung wie Stickstoff in die zweite Epitaxieschicht 22 eingebracht. Die zweite Epitaxieschicht 22 weist den n-Leitfähigkeitstyp auf. Die Dicke der zweiten Epitaxieschicht 22 beträgt z. B. 0,8 µm oder mehr und 1,2 µm oder weniger. Die effektive n-Verunreinigungskonzentration in der zweiten Epitaxieschicht 22 ist zum Beispiel geringer als die effektive n-Verunreinigungskonzentration im vierten Bereich 11D.
  • Als nächstes wird, wie in 9E dargestellt, ein Schritt zur Bildung des Körpergebiets 12 durchgeführt. Ein p-Verunreinigungsion, wie z. B. ein Aluminiumion, das einen p-Typ verleihen kann, wird in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Dadurch wird das Körpergebiet 12 gebildet.
  • Als nächstes wird, wie ebenfalls in 9E dargestellt, ein Schritt zur Bildung des Source-Gebiets 13 durchgeführt. Ein n-Verunreinigungsion wie Phosphor, das einen n-Typ verleihen kann, wird in die gesamte Oberfläche der zweiten Epitaxieschicht 22 implantiert. Dadurch wird das Source-Gebiet 13 gebildet.
  • Als nächstes wird, wie in 11A dargestellt, ein Schritt zur Bildung des Verbindungsbereichs 17 durchgeführt. Zum Beispiel wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich, in dem der Verbindungsbereich 17 gebildet wird, gebildet. Als Nächstes wird ein p-Verunreinigungsion, z. B. ein Aluminiumion, das einen p-Typ verleihen kann, in das Source-Gebiet 13, das Körpergebiet 12 und den dritten Bereich 11C implantiert. Dadurch wird der Verbindungsbereich 17 gebildet, der in Kontakt mit dem Körpergebiet 12 und dem elektrischen Feldrelaxationsbereich 16 steht.
  • Als nächstes wird, wie in 11B dargestellt, ein Schritt zur Bildung des Kontaktbereichs 18 durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung in einem Bereich, in dem der Kontaktbereich 18 gebildet wird, gebildet. Anschließend wird ein p-Verunreinigungsion, z. B. ein Aluminiumion, das einen p-Typ verleihen kann, in den Verbindungsbereich 17 implantiert. Dadurch wird der Kontaktbereich 18 gebildet, der in Kontakt mit dem Körpergebiet 12 und dem Verbindungsbereich 17 steht.
  • Als nächstes wird ein Aktivierungsglühschritt durchgeführt, um die in das Siliziumkarbidsubstrat 10 implantierten Verunreinigungsionen zu aktivieren. Die Temperatur beim Aktivierungsglühen beträgt vorzugsweise 1500°C oder mehr und 1900°C oder weniger, zum Beispiel etwa 1700°C. Die Dauer des Aktivierungsglühens beträgt z. B. etwa 30 Minuten. Die Atmosphäre des Aktivierungsglühens ist vorzugsweise eine Inertgasatmosphäre, z. B. eine Ar-Atmosphäre.
  • Als nächstes wird, wie in 10A dargestellt, ein Schritt zur Bildung des Gate-Grabens 5 durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung an einer Position, an der der Gate-Graben 5 in der ersten Hauptfläche 1, die durch das Source-Gebiet 13 und den Kontaktbereich 18 gebildet wird, ausgebildet. Die Maskenschicht wird verwendet, um einen Teil des Source-Gebiets 13, einen Teil des Körpergebiets 12 und einen Teil des Driftbereichs 11 durch Ätzen zu entfernen. Als Ätzverfahren kann z. B. das reaktive lonenätzen, insbesondere das reaktive lonenätzen mit induktiv gekoppeltem Plasma, verwendet werden. Konkret kann das reaktive lonenätzen mit induktiv gekoppeltem Plasma verwendet werden, bei dem z. B. Schwefelhexafluorid (SF6) oder ein Gemisch aus SF6 und Sauerstoff (O2) als reaktives Gas verwendet wird. Durch das Ätzen wird eine Vertiefung (nicht dargestellt) gebildet, deren Seiten im Wesentlichen senkrecht zur ersten Hauptfläche 1 verlaufen und deren Boden durchgängig zu den Seiten und im Wesentlichen parallel zur ersten Hauptfläche 1 in einem Bereich liegt, in dem der Gate-Graben 5 gebildet werden soll.
  • Als nächstes wird das thermische Ätzen in der Vertiefung durchgeführt. Das thermische Ätzen kann in einem Zustand, in dem die Maskenschicht auf der ersten Hauptfläche 1 gebildet ist, beispielsweise durch Erhitzen in einer Atmosphäre durchgeführt werden, die ein reaktives Gas enthält, das mindestens eine oder mehrere Arten von Halogenatomen enthält. Das mindestens eine oder die mehreren Halogenatome umfassen mindestens entweder ein Chloratom (Cl) oder ein Fluoratom (F). Die Atmosphäre umfasst zum Beispiel Chlor (Cl2), Bortrichlorid (BCl3), SF6 oder Tetrafluormethan (CF4). Als reaktives Gas wird z. B. ein Gemisch aus einem Chlorgas und einem Sauerstoffgas verwendet, und das thermische Ätzen wird mit einer Wärmebehandlungstemperatur von z. B. 800 °C bis 900 °C durchgeführt. Dabei kann das reaktive Gas neben dem zuvor beschriebenen Chlorgas und Sauerstoffgas auch ein Trägergas enthalten. Als Trägergas kann beispielsweise ein Stickstoffgas, ein Argongas oder ein Heliumgas verwendet werden.
  • Durch das zuvor beschriebene thermische Ätzen wird der Gate-Graben 5 in der ersten Hauptfläche 1 des Siliziumkarbidsubstrats 10 gebildet. Der Gate-Graben 5 wird durch die Seitenflächen 3 und die Bodenfläche 4 definiert. Die Seitenfläche 3 wird durch das Source-Gebiet 13, das Körpergebiet 12 und den Driftbereich 11 gebildet. Die Bodenfläche 4 wird durch den elektrischen Feldrelaxationsbereich 16 gebildet. Der Winkel θ1 zwischen der Seitenfläche 3 und einer Ebene, die die Bodenfläche 4 einschließt, beträgt z. B. 45° oder mehr und 65° oder weniger. Anschließend wird die Maskenschicht von der ersten Hauptfläche 1 entfernt.
  • Als nächstes wird, wie in 10B und 11C dargestellt, ein Schritt zur Bildung des Gate-Isolierfilms 81 durchgeführt. Beispielsweise wird eine thermische Oxidation des Siliziumkarbidsubstrats 10 durchgeführt, so dass der Gate-Isolierfilm 81, der in Kontakt mit dem Source-Gebiet 13, dem Körpergebiet 12, dem Driftbereich 11, dem elektrischen Feldrelaxationsbereich 16 und dem Kontaktbereich 18 steht, gebildet wird. Insbesondere wird das Siliziumkarbidsubstrat 10 in einer sauerstoffhaltigen Atmosphäre erhitzt, beispielsweise bei einer Temperatur von 1300°C oder mehr und 1400°C oder weniger. Dadurch bildet sich der Gate-Isolierfilm 81, der mit der ersten Hauptfläche 1, den Seitenflächen 3 und der Bodenfläche 4 in Kontakt steht.
  • Als Nächstes kann das Siliziumkarbidsubstrat 10 in einer Stickoxid-(NO)-Gasatmosphäre einer Wärmebehandlung (einem NO-Glühschritt) unterzogen werden. Beim NO-Glühen wird das Siliziumkarbidsubstrat 10 z. B. etwa eine Stunde lang bei einer Temperatur von 1100 °C oder mehr und 1400 °C oder weniger gehalten. Dadurch werden Stickstoffatome in einen Grenzflächenbereich zwischen dem Gate-Isolierfilm 81 und dem Körpergebiet 12 eingebracht. Dadurch wird die Bildung der Grenzflächenebene im Grenzflächenbereich unterdrückt, so dass die Kanalbeweglichkeit verbessert werden kann.
  • Als nächstes wird, wie in 10C und 11D dargestellt, ein Schritt zur Bildung der Gate-Elektrode 82 durchgeführt. Die Gate-Elektrode 82 wird auf dem Gate-Isolierfilm 81 ausgebildet. Die Gate-Elektrode 82 wird beispielsweise durch chemische Niederdruck-Dampfabscheidung (LP-CVD) hergestellt. Die Gate-Elektrode 82 ist so ausgebildet, dass sie dem Source-Gebiet 13, dem Körpergebiet 12 und dem Driftbereich 11 gegenüberliegt.
  • Als nächstes wird, wie in 10D und 11E dargestellt, ein Schritt zur Bildung des Zwischenschicht-Isolierfilms 83 durchgeführt. Insbesondere wird der Zwischenschicht-Isolierfilm 83 so ausgebildet, dass er die Gate-Elektrode 82 bedeckt und in Kontakt mit dem Gate-Isolierfilm 81 steht. Der Zwischenschicht-Isolierfilm 83 wird z. B. durch CVD hergestellt. Der Zwischenschicht-Isolierfilm 83 besteht aus einem Material, das z. B. Siliziumdioxid enthält. Ein Teil des Zwischenschicht-Isolierfilms 83 kann innerhalb des Gate-Grabens 5 gebildet werden.
  • Als nächstes wird, wie in 10E und 11F dargestellt, ein Schritt zur Bildung des Sperrmetalifilms 84, der Kontaktelektrode 61 und der Drain-Elektrode 70 durchgeführt. Zum Beispiel wird das Ätzen durchgeführt, um das Kontaktloch 90 in dem Zwischenschicht-Isolierfilm 83 und dem Gate-Isolierfilm 81 zu bilden, so dass das Source-Gebiet 13 und der erste Bereich 18A in dem Kontaktloch 90 von dem Zwischenschicht-Isolierfilm 83 und dem Gate-Isolierfilm 81 freigelegt werden. Als Nächstes wird der Sperrmetallfilm 84 gebildet, die die oberen und seitlichen Oberflächen des Zwischenschicht-Isolierfilms 83 und die seitlichen Oberflächen des Gate-Isolierfilms 81 bedeckt. Der Sperrmetallfilm 84 besteht aus einem Material, das z. B. TiN enthält. Der Sperrmetallfilm 84 wird z. B. durch Sputtern und reaktives lonenätzen (RIE) hergestellt. Als Nächstes wird ein Metallfilm für die Kontaktelektrode 61 (nicht dargestellt), die mit dem Source-Gebiet 13 und dem ersten Bereich 18A an der ersten Hauptfläche 1 in Kontakt steht, gebildet. Die Metallschicht für die Kontaktelektrode 61 wird z. B. durch Sputtern hergestellt. Die Metallschicht für die Kontaktelektrode 61 wird aus einem Material gebildet, das beispielsweise Ni enthält. Als Nächstes wird ein Metallfilm für die Drain-Elektrode 70 (nicht dargestellt) gebildet, der mit dem Siliziumkarbid-Einkristallsubstrat 50 an der zweiten Hauptfläche 2 in Kontakt steht. Die Metallschicht für die Drain-Elektrode 70 wird z. B. durch Sputtern hergestellt. Die Metallschicht für die Drain-Elektrode 70 wird aus einem Material gebildet, das z. B. Ni enthält.
  • Als nächstes wird ein Legierungsglühschritt durchgeführt. Der Metallfilm für die Kontaktelektrode 61 und der Metallfilm für die Drain-Elektrode 70 werden z.B. bei einer Temperatur von 900°C oder mehr und 1100°C oder weniger für etwa 5 Minuten gehalten. Dies bewirkt, dass zumindest ein Teil des Metallfilms für die Kontaktelektrode 61 und zumindest ein Teil des Metallfilms für die Drain-Elektrode 70 mit dem im Siliziumkarbidsubstrat 10 enthaltenen Silizium zu Silizid reagieren. Dadurch wird die Kontaktelektrode 61, die einen ohmschen Übergang mit dem Source-Gebiet 13 und dem ersten Bereich 18A bildet, und die Drain-Elektrode 70, die einen ohmschen Übergang mit dem Siliziumkarbid-Einkristallsubstrat 50 bildet, gebildet. Die Kontaktelektrode 61 kann aus einem Material gebildet werden, das Ti, AI und Si enthält. Die Drain-Elektrode 70 kann aus einem Material gebildet werden, das Ti, AI und Si enthält.
  • Als nächstes wird, wie in 10F und 11G dargestellt, ein Schritt zur Bildung der Source-Verdrahtung 62 durchgeführt. Insbesondere wird die Source-Verdrahtung 62, die die Kontaktelektrode 61 und den Sperrmetallfilm 84 bedeckt, gebildet. Die Source-Verdrahtung 62 wird z. B. durch Sputter-Abscheidung und RIE gebildet. Die Source-Verdrahtung 62 besteht aus einem Material, das z. B. Aluminium enthält. Wie beschrieben, wird die Source-Elektrode 60 mit der Kontaktelektrode 61 und der Source-Verdrahtung 62 gebildet.
  • Als nächstes wird, wie in 10G und 11H dargestellt, ein Schritt zur Bildung des Passivierungsfilms 85 durchgeführt. Insbesondere wird der Passivierungsfilm 85, der die Source-Verdrahtung 62 bedeckt, gebildet. Der Passivierungsfilm 85 wird aus einem Material gebildet, das beispielsweise Polyimid enthält. Der Passivierungsfilm 85 wird zum Beispiel durch ein Beschichtungsverfahren hergestellt. Der Passivierungsfilm 85 kann durch Plasma-CVD gebildet werden.
  • Auf diese Weise wird der MOSFET 100 gemäß der Ausführungsform so wie beschrieben fertiggestellt.
  • Als nächstes wird die Funktionsweise des MOSFET gemäß der vorliegenden Ausführungsform beschrieben.
  • In dem MOSFET 100 gemäß der vorliegenden Ausführungsform sind der Kontaktbereich 18 und der elektrische Feldrelaxationsbereich 16 über den Verbindungsbereich 17 elektrisch verbunden. Der Kontaktbereich 18 ist elektrisch mit der Source-Elektrode 60 verbunden. Somit ist der elektrische Feldrelaxationsbereich 16 elektrisch mit der Source-Elektrode 60 verbunden. Daher kann der Ladungsträger von der Source-Elektrode 60 zum elektrischen Feldrelaxationsbereich 16 geleitet werden, um die Rückkopplungskapazität zu verringern. Durch die Verringerung der Rückkopplungskapazität werden Schaltverluste verringert und die Schaltgeschwindigkeit verbessert.
  • Darüber hinaus sind der Gate-Graben 5 und der elektrische Feldrelaxationsbereich 16 auf der virtuellen Linie L1 angeordnet. Das heißt, der Gate-Graben 5 und der elektrische Feldrelaxationsbereich 16 überlappen die virtuelle Linie L1. Dann ist der Verbindungsbereich 17 in Kontakt mit dem elektrischen Feldrelaxationsbereich 16 auf der virtuellen Linie L1. Daher ist es unwahrscheinlich, dass der Verbindungsbereich 17 einen Drain-Strom verhindert, der entlang eines Abschnitts der Seitenfläche 3 fließt, der parallel zur ersten Richtung verläuft, d. h. ein Abschnitt der Seitenfläche 3, der von einem Ende des Gate-Grabens 5 in der ersten Richtung beabstandet ist. Daher kann im eingeschalteten Zustand ein ausreichender Drain-Strom erzielt werden.
  • Der Verbindungsbereich 17 ist in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 vorgesehen. Der Verbindungsbereich 17 kann so vorgesehen werden, dass er den Gate-Graben 5 in der Draufsicht in der Richtung senkrecht zur ersten Hauptfläche 1 überlappt, aber wenn er zwischen den Gate-Gräben 5 vorgesehen ist, kann das Volumen des Verbindungsbereichs 17 zunehmen und der elektrische Widerstand am Verbindungsbereich 17 kann reduziert werden. Außerdem kann der Drain-Strom auch in einem Bereich zwischen dem Gate-Graben 5 und dem zweiten Bereich 18B in der ersten Richtung fließen, wenn sich das Source-Gebiet 13, das Körpergebiet 12 und der Driftbereich 11 zwischen dem Ende des Gate-Grabens 5 in der ersten Richtung und dem zweiten Bereich 18B befinden.
  • In der vorliegenden Ausführungsform ist ein Halbleiterbereich, der in der Nähe eines oberen Endes des Gate-Grabens 5 vorgesehen ist, das n-Source-Gebiet 13. Obwohl der p-Kontaktbereich 18 in der Nähe des oberen Endes des Gate-Grabens 5 vorgesehen sein kann, ist der Gate-Isolierfilm 81 auf dem p-Kontaktbereich 18 wahrscheinlich dünner als auf dem n-Source-Gebiet 13. Außerdem konzentriert sich das elektrische Feld leicht in der Nähe des oberen Endes des Gate-Grabens 5. Der Halbleiterbereich, der in der Nähe des oberen Endes des Gate-Grabens 5 vorgesehen ist, ist das n-Source-Gebiet 13, so dass der dicke Gate-Isolierfilm 81 leicht gebildet wird und somit der elektrische Durchbruch des Gate-Isolierfilms 81, der durch die Konzentration des elektrischen Feldes in der Nähe des oberen Endes des Gate-Grabens 5 verursacht wird, verhindert werden kann.
  • Der erste Bereich 18A ist auf jeder Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen.
  • Somit kann im Vergleich zu einem Fall, in dem der erste Bereich 18A nur auf einer Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen ist, der elektrische Widerstand zwischen der Source-Elektrode 60 und dem elektrischen Feldrelaxationsbereich 16 reduziert werden.
  • Der Verbindungsbereich 17 ist zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 in der Richtung senkrecht zur zweiten Hauptfläche 2 angeordnet und steht sowohl mit dem zweiten Bereich 18B als auch mit dem elektrischen Feldrelaxationsbereich 16 in Kontakt, so dass der Reihenwiderstand zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 verringert werden kann.
  • Die erste effektive p-Verunreinigungskonzentration im Kontaktbereich 18 ist vorzugsweise höher als die zweite effektive p-Verunreinigungskonzentration im Verbindungsbereich 17. Die erste effektive Konzentration ist hoch, so dass der Kontaktwiderstand zwischen dem Kontaktbereich 18 und der Kontaktelektrode 61 verringert werden kann. Wenn die zweite effektive Konzentration so hoch ist wie die erste effektive Konzentration, fließt tendenziell ein Leckstrom aufgrund der Einführung von Kristalldefekten.
  • Die erste Abmessung Wp1 des ersten Bereichs 18A in der ersten Richtung ist vorzugsweise größer als die zweite Abmessung Wp2 des zweiten Bereichs 18B in der ersten Richtung. Die Kontaktelektrode 61 bildet einen ohmschen Übergang mit dem ersten Bereich 18A, so dass mit zunehmender erster Abmessung Wp1 der Übergangswiderstand zwischen dem ersten Bereich 18A und der Kontaktelektrode 61 verringert wird. In Bezug auf das Vorstehende ist der zweite Bereich 18B zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 vorgesehen, so dass, wenn die zweite Abmessung Wp2 so groß ist wie die erste Abmessung Wp1, ein Bereich, in dem der Drain-Strom fließt, eingeengt wird, und somit ein ausreichender Drain-Strom nicht ohne weiteres erreicht werden kann. Die erste Abmessung Wp1 ist größer als die zweite Abmessung Wp2, so dass ein großer Bereich, in dem der Drain-Strom fließt, wenn er eingeschaltet ist, erreicht werden kann, während der Kontaktwiderstand zwischen dem ersten Bereich 18A und der Source-Elektrode 60 reduziert wird. Daher ist die erste Abmessung Wp1 vorzugsweise größer als die zweite Abmessung Wp2.
  • Zum Beispiel ist die erste Abmessung Wp1 vorzugsweise das 1-Fache oder mehr und das 6-Fache oder weniger der zweiten Abmessung Wp2. Wenn die erste Abmessung Wp1 größer als das 6-fache der zweiten Abmessung Wp2 ist, wird ein Bereich, in dem die Kontaktelektrode 61 einen ohmschen Übergang mit dem Source-Gebiet 13 innerhalb des Kontaktlochs 90 bildet, klein, und der Kontaktwiderstand zwischen dem Source-Gebiet 13 und der Kontaktelektrode 61 kann zunehmen. Die erste Abmessung Wp1 ist das 1-Fache oder mehr und das 6-Fache oder weniger der zweiten Abmessung Wp2, so dass ein breiter Bereich, in dem der Drain-Strom beim Einschalten fließt, erhalten werden kann, während der Kontaktwiderstand zwischen dem ersten Bereich 18A und der Source-Elektrode 60 reduziert wird, und der Kontaktwiderstand zwischen dem Source-Gebiet 13 und der Source-Elektrode 60 weiter reduziert werden kann. Daher ist die erste Abmessung Wp1 vorzugsweise das 2-fache oder mehr und das 5-fache oder weniger der zweiten Abmessung Wp2.
  • So ist beispielsweise die erste Abmessung Wp1 vorzugsweise größer als die dritte Abmessung Wn des Source-Gebiets 13 in der ersten Richtung. Im Allgemeinen sind p-Verunreinigungen weniger aktiv als n-Verunreinigungen. Die erste Abmessung Wp1 ist größer als die dritte Abmessung Wn, so dass der Übergangswiderstand zwischen dem ersten Bereich 18A und der Kontaktelektrode 61 und der Übergangswiderstand zwischen dem Source-Gebiet 13 und der Kontaktelektrode 61 jeweils niedrig gehalten werden können.
  • Beispielsweise ist die erste Abmessung Wp1 vorzugsweise 0,2 oder größer und 0,6 oder kleiner als die Summe Wch der ersten Abmessung Wp1 und der dritten Abmessung Wh. Wenn die erste Abmessung Wp1 weniger als das 0,2-fache der Summe Wch beträgt, kann der Kontaktwiderstand zwischen dem ersten Bereich 18A und der Kontaktelektrode 61 zu hoch sein. Ist die erste Abmessung Wp1 größer als das 0,6-fache der Summe Wch, kann der Kontaktwiderstand zwischen dem Source-Gebiet 13 und der Kontaktelektrode 61 zu hoch sein. Die erste Abmessung Wp1 ist 0,2 mal oder größer und 0,6 mal oder kleiner die Summe Wch, so dass der Übergangswiderstand zwischen dem ersten Bereich 18A und der Kontaktelektrode 61 und der Übergangswiderstand zwischen dem Source-Gebiet 13 und der Kontaktelektrode 61 jeweils niedrig gehalten werden können. Vorzugsweise ist die erste Abmessung Wp1 0,3 mal oder größer und 0,6 mal oder weniger die Summe Wch.
  • Dadurch, dass die {0-33-8}-Ebene in der Seitenfläche 3 des Gate-Grabens 5 enthalten ist, kann eine ausgezeichnete Kanalbeweglichkeit erreicht und der Kanalwiderstand verringert werden.
  • [Erstes modifiziertes Beispiel]
  • Als nächstes wird ein erstes modifiziertes Beispiel der Ausführungsform beschrieben. Das erste modifizierte Beispiel unterscheidet sich von derAusführungsform vor allem durch die Form des Gate-Grabens. 12 ist eine Querschnittsansicht, die eine Konfiguration eines MOSFETs (Siliziumkarbid-Halbleitervorrichtung) gemäß dem ersten modifizierten Beispiel der Ausführungsform zeigt. 12 zeigt einen Querschnitt, wie der Querschnitt entlang der Linie IV-IV in 3.
  • Wie in 12 dargestellt, ist in einem MOSFET 110 des ersten modifizierten Beispiels der Gate-Graben 5 ein vertikaler Graben. Das heißt, der Winkel θ1 der Seitenfläche 3 gegenüber der Ebene mit der Bodenfläche 4 kann 90° betragen. Andere Strukturen sind im Wesentlichen die gleichen wie bei der Ausführungsform.
  • Gemäß einem solchen ersten modifizierten Beispiel kann im Wesentlichen die gleiche Wirkung wie bei der Ausführungsform erzielt werden.
  • [Zweites modifiziertes Beispiel]
  • Als nächstes wird ein zweites modifiziertes Beispiel der Ausführungsform beschrieben. Das zweite modifizierte Beispiel unterscheidet sich von der Ausführungsform in erster Linie durch die Position des ersten Bereichs 18A. 13 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß dem zweiten modifizierten Ausführungsbeispiel zeigt. 14 ist eine Querschnittsansicht, die eine Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem zweiten modifizierten Beispiel zeigt. 14 entspricht der Querschnittsansicht entlang der Linie XIV-XIV in 13.
  • In einem MOSFET 120 gemäß dem zweiten modifizierten Beispiel, wie in 13 und 14 dargestellt, ist der erste Bereich 18A nur auf einer Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen. Ein Kontaktloch 91 und ein Kontaktloch 92 sind in dem Zwischenschicht-Isolierfilm 83 ausgebildet. Das Kontaktloch 91 und das Kontaktloch 92 sind abwechselnd in der zweiten Richtung angeordnet. Der erste Bereich 18A kann in einem freiliegenden Abschnitt der ersten Hauptfläche 1 am Kontaktloch 91 vorgesehen sein, ist aber nicht unbedingt in einem freiliegenden Abschnitt der ersten Hauptfläche 1 am Kontaktloch 92 vorgesehen. Der erste Bereich 18A und das Source-Gebiet 13 können vom Kontaktloch 91 aus freigelegt werden. Es kann auch nur das Source-Gebiet 13 durch das Kontaktloch 92 freigelegt werden. Innerhalb des Kontaktlochs 91 bildet die Kontaktelektrode 61 einen ohmschen Übergang sowohl mit dem Source-Gebiet 13 als auch mit dem ersten Bereich 18A. Innerhalb des Kontaktlochs 92 bildet die Kontaktelektrode 61 einen ohmschen Übergang mit dem Source-Gebiet 13. Die anderen Strukturen sind im Wesentlichen die gleichen wie in der Ausführungsform.
  • Das zweite modifizierte Beispiel kann auch die Rückkopplungskapazität verringern und durch Verringerung der Rückkopplungskapazität Schaltverluste verringern und die Schaltgeschwindigkeit verbessern. Das zweite modifizierte Beispiel kann auch einen ausreichenden Drain-Strom sicherstellen. Das zweite modifizierte Beispiel kann auch den elektrischen Durchbruch des Gate-Isolierfilms 81 aufgrund der Konzentration des elektrischen Feldes in der Nähe des oberen Endes des Gate-Grabens 5 verhindern. Das zweite modifizierte Beispiel kann auch den Reihenwiderstand zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 verringern.
  • [Drittes modifiziertes Beispiel]
  • Als nächstes wird ein drittes modifiziertes Beispiel der Ausführungsform beschrieben. Das dritte modifizierte Beispiel unterscheidet sich von der Ausführungsform in erster Linie durch die Struktur des Kontaktbereichs 18. 15 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß dem dritten modifizierten Ausführungsbeispiel zeigt. 16 ist eine Querschnittsansicht, die eine Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem dritten modifizierten Beispiel zeigt. 16 entspricht der Querschnittsansicht entlang der Linie XVI-XVI in 15.
  • In einem MOSFET 140 gemäß dem dritten modifizierten Beispiel, wie in 15 und 16 dargestellt, bildet der erste Bereich 18A den Kontaktbereich 18, und der zweite Bereich 18B ist nicht im Kontaktbereich 18 enthalten. Unterhalb des Zwischenschicht-Isolierfilms 83 und des Sperrmetallfilms 84 zwischen den in der ersten Richtung benachbarten Gate-Gräben 5 kann der Verbindungsbereich 17 die erste Hauptfläche 1 bilden. Der Verbindungsbereich 17 kann in Kontakt mit der Gate-Isolierfilm 81 und der Sperrmetallfilm 84 stehen. Andere Strukturen sind im Wesentlichen die gleichen wie bei der Ausführungsform.
  • Das dritte modifizierte Beispiel kann auch die Rückkopplungskapazität verringern und durch Verringerung der Rückkopplungskapazität Schaltverluste verringern und die Schaltgeschwindigkeit verbessern. Das dritte modifizierte Beispiel kann auch einen ausreichenden Drain-Strom sicherstellen. Das dritte modifizierte Beispiel kann auch den elektrischen Durchbruch des Gate-Isolierfilms 81 aufgrund der Konzentration des elektrischen Feldes in der Nähe des oberen Endes des Gate-Grabens 5 verhindern. Das dritte modifizierte Beispiel kann auch den elektrischen Widerstand zwischen der Source-Elektrode 60 und dem elektrischen Feldrelaxationsbereich 16 im Vergleich zu dem Fall verringern, in dem der erste Bereich 18A nur auf einer Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen ist.
  • [Viertes modifiziertes Beispiel]
  • Als nächstes wird ein viertes modifiziertes Beispiel der Ausführungsform beschrieben. Das vierte modifizierte Beispiel unterscheidet sich von der Ausführungsform in erster Linie durch die Struktur des Gate-Grabens 5. 17 ist ein Diagramm, das die Struktur eines Zwischenschicht-Isolierfilms und einer ersten Hauptfläche einer Siliziumkarbid-Halbleitervorrichtung gemäß dem vierten modifizierten Ausführungsbeispiel zeigt. 18 ist eine Querschnittsansicht, die eine Struktur der Siliziumkarbid-Halbleitervorrichtung gemäß dem vierten modifizierten Beispiel zeigt. 18 entspricht der Querschnittsansicht entlang der Linie XVIII-XVIII in 17.
  • In einem MOSFET 150 gemäß dem vierten modifizierten Beispiel, wie in 17 und 18 dargestellt, sind mehrere Gate-Gräben 5, die in der Ausführungsform auf der virtuellen Linie L1 angeordnet sind, miteinander verbunden, um den Gate-Graben 5A zu bilden. Der zweite Bereich 18B und der Verbindungsbereich 17 sind auf jeder Seite des Gate-Grabens 5A in der zweiten Richtung vorgesehen. Der zweite Bereich 18B und der Verbindungsbereich 17 können in Kontakt mit der Seitenfläche 3 stehen. Andere Strukturen sind im Wesentlichen die gleichen wie in der Ausführungsform.
  • Das vierte modifizierte Beispiel reduziert auch die Rückkopplungskapazität und kann die Schaltverluste reduzieren und die Schaltgeschwindigkeit verbessern, indem es die Rückkopplungskapazität reduziert. Das vierte modifizierte Beispiel kann auch einen ausreichenden Drain-Strom sicherstellen. Das vierte modifizierte Beispiel kann auch den elektrischen Widerstand zwischen der Source-Elektrode 60 und dem elektrischen Feldrelaxationsbereich 16 im Vergleich zu dem Fall verringern, in dem der erste Bereich 18A nur auf einer Seite des Gate-Grabens 5 in der zweiten Richtung vorgesehen ist. Das vierte modifizierte Beispiel kann auch den Reihenwiderstand zwischen dem zweiten Bereich 18B und dem elektrischen Feldrelaxationsbereich 16 verringern.
  • In der Beschreibung der zuvor beschriebenen Ausführungsform und der Bezugsbeispiele wird der n-Typ als der erste Leitfähigkeitstyp und der p-Typ als der zweite Leitfähigkeitstyp bezeichnet. Der p-Typ kann jedoch auch als der erste Leitfähigkeitstyp und der n-Typ als der zweite Leitfähigkeitstyp bezeichnet werden. Die zuvor beschriebene Ausführungsform und die Bezugsbeispiele wurden unter Bezugnahme auf den MOSFET als Beispiel für die Siliziumkarbid-Halbleitervorrichtungen beschrieben. Bei dem Siliziumkarbid-Halbleitervorrichtung kann es sich jedoch beispielsweise auch um einen Bipolartransistor mit isoliertem Gate (IGBT) handeln. Die effektive p-Verunreinigungskonzentration und die effektive n-Verunreinigungskonzentration in den zuvor beschriebenen jeweiligen Verunreinigungsgebieten kann z. B. mit dem Rasterkapazitätsmikroskop (SCM) oder mittels Sekundärionen-Massenspektrometrie (SIMS) gemessen werden. Die Lage der Grenzfläche zwischen dem p-Gebiet und dem n-Gebiet (d. h. die pn-Übergangsgrenzfläche) kann z. B. mittels SCM oder SIMS bestimmt werden. Die Verteilung der effektiven Konzentration des Majoritätsladungsträgers im Stromspreizungsbereich kann auf der Grundlage der Verteilung der Dicke der Verarmungsschicht bestimmt werden, die z. B. durch den pn-Übergang zwischen dem Stromspreizungsbereich und dem Körpergebiet erzeugt wird, ohne dass die effektive Konzentration gemessen wird. Die Dicke der Verarmungsschicht kann z. B. mittels SCM oder SIMS ermittelt werden.
  • Die Ausführungsform wurde zuvor im Detail beschrieben, wobei diese jedoch nicht auf die konkrete Ausführungsform beschränkt ist. Es können verschiedene Änderungen und Modifikationen innerhalb des Geltungsbereichs der Ansprüche vorgenommen werden.
  • Bezugszeichenliste
    • 1
    Erste Hauptfläche
    2
    Zweite Hauptfläche
    3
    Seitenfläche
    4
    Bodenfläche
    5, 5A T
    Gate-Graben
    10
    Siliziumkarbidsubstrat
    11
    Driftbereich
    11C
    Dritter Bereich
    11D
    Vierter Bereich
    11E
    Fünfter Bereich
    12
    Körpergebiet
    13
    Source-Gebiet
    16
    Elektrisches Feldrelaxationsgebiet
    17
    Verbindungsbereich
    18
    Kontaktbereich
    18A
    Erster Bereich
    18B
    Zweiter Bereich
    21
    Erste Epitaxieschicht
    22
    Zweite Epitaxieschicht
    40
    Siliziumkarbid-Epitaxieschicht
    50
    Siliziumkarbid-Einkristallsubstrat
    60
    Source-Elektrode
    61
    Kontaktelektrode
    62
    Source-Verdrahtung
    70
    Drain-Verdrahtung
    81
    Gate-Isolierfilm
    82
    Gate-Elektrode
    83
    Zwischenschicht-Isolierfilm
    84
    Sperrmetallfilm
    85
    Passivierungsfilm
    90, 91, 92
    Kontaktloch
    100, 110, 120, 140, 150
    Siliziumkarbid-Halbleitervorrichtung (MOSFET)
    Wp1
    Erste Abmessung
    Wp2
    Zweite Abmessung
    Wn
    Dritte Abmessung
    Wch
    Summe
    θ1
    Winkel
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019230976 [0002]
    • JP 201441990 [0003]
    • JP 2012169385 [0003]

Claims (11)

  1. Siliziumkarbid-Halbleitervorrichtung, die ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche umfasst, wobei das Siliziumkarbidsubstrat enthält: einen Driftbereich, der einen ersten Leitfähigkeitstyp aufweist; ein Körpergebiet, das einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, wobei das Körpergebiet auf dem Driftbereich vorgesehen ist; ein Source-Gebiet, das den ersten Leitfähigkeitstyp aufweist, wobei das Source-Gebiet auf dem Körpergebiet vorgesehen ist, um von dem Driftbereich getrennt zu sein, und einen Kontaktbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Kontaktbereich auf dem Körpergebiet vorgesehen ist, wobei ein Gate-Graben in der ersten Hauptfläche vorgesehen ist, wobei der Gate-Graben durch Seitenflächen und eine Bodenfläche definiert ist, wobei die Seitenflächen das Source-Gebiet und das Körpergebiet durchdringen, um den Driftbereich zu erreichen, wobei die Bodenfläche mit den Seitenflächen verbunden ist und der Gate-Graben sich in einer ersten Richtung parallel zu der ersten Hauptfläche erstreckt, wobei die Siliziumkarbid-Halbleitervorrichtung ferner eine Source-Elektrode umfasst, die mit dem Source-Gebiet und dem Kontaktbereich verbunden ist, wobei das Siliziumkarbidsubstrat femer umfasst: einen elektrischen Feldrelaxationsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der elektrische Feldrelaxationsbereich zwischen der Bodenfläche und der zweiten Hauptfläche vorgesehen ist und sich in der ersten Richtung erstreckt; und einen Verbindungsbereich, der den zweiten Leitfähigkeitstyp aufweist, wobei der Verbindungsbereich den Kontaktbereich mit dem elektrischen Feldrelaxationsbereich elektrisch verbindet, wobei in einer Draufsicht in einer Richtung senkrecht zu der ersten Hauptfläche der Gate-Graben und der elektrische Feldrelaxationsbereich auf einer virtuellen Linie angeordnet sind, die sich in der ersten Richtung erstreckt, und der Verbindungsbereich in Kontakt mit dem elektrischen Feldrelaxationsbereich auf der virtuellen Linie ist.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei eine Vielzahl der Gate-Gräben vorgesehen ist, um die virtuelle Linie in konstanten Abständen zu überlappen, und wobei der Verbindungsbereich zwischen benachbarten Gate-Gräben unter der Vielzahl von Gate-Gräben vorgesehen ist, wobei die benachbarten Gate-Gräben in der Draufsicht in der ersten Richtung benachbart sind.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 2, femer umfassend: einen Gate-Isolierfilm, der in Kontakt mit den Seitenflächen und der Bodenfläche steht; eine Gate-Elektrode, die auf dem Gate-Isolierfilm vorgesehen ist, um den Gate-Isolierfilm zwischen der Gate-Elektrode und dem Siliziumkarbidsubstrat sandwichartig aufzunehmen; und einen Zwischenschicht-Isolierfilm, der die Gate-Elektrode bedeckt, wobei in der Draufsicht in der Richtung senkrecht zu der ersten Richtung der Kontaktbereich einen ersten Bereich und einen zweiten Bereich aufweist, wobei der erste Bereich so vorgesehen ist, dass er von dem Zwischenschicht-Isolierfilm in einer zweiten Richtung senkrecht zu der ersten Richtung beabstandet ist, und der zweite Bereich zwischen den benachbarten Gate-Gräben vorgesehen ist, wobei die Source-Elektrode mit dem ersten Bereich verbunden ist, und wobei eine erste Abmessung des ersten Bereichs in der ersten Richtung größer ist als eine zweite Abmessung des zweiten Bereichs in der ersten Richtung.
  4. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3, wobei die erste Abmessung ein oder mehr und sechs oder weniger Mal die zweite Abmessung beträgt.
  5. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3 oder 4, wobei das Source-Gebiet und der erste Bereich abwechselnd in der ersten Richtung vorgesehen sind, und wobei die erste Abmessung größer ist als eine dritte Abmessung des Source-Gebiets in der ersten Richtung.
  6. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3 oder 4, wobei das Source-Gebiet und der erste Bereich abwechselnd in der ersten Richtung vorgesehen sind, und wobei die erste Abmessung das 0,2-fache oder mehr und das 0,6-fache oder weniger einer Summe aus der ersten Abmessung und einer dritten Abmessung des Source-Gebiets in der ersten Richtung beträgt.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 6, wobei der zweite Bereich von dem Zwischenschicht-Isolierfilm freigelegt ist, und wobei die Source-Elektrode auch mit dem zweiten Bereich verbunden ist.
  8. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 7, wobei der erste Bereich des Kontaktbereichs auf jeder Seite des Gate-Grabens in der zweiten Richtung vorgesehen ist.
  9. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 7, wobei der erste Bereich des Kontaktbereichs nur auf einer Seite des Gate-Grabens in der zweiten Richtung vorgesehen ist.
  10. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei eine erste effektive Verunreinigungskonzentration vom zweiten Leitfähigkeitstyp im Kontaktbereich höher ist als eine zweite effektive Verunreinigungskonzentration vom zweiten Leitfähigkeitstyp im Verbindungsbereich.
  11. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Seitenflächen des Gate-Grabens eine {0-33-8}-Ebene aufweisen.
DE112020006240.6T 2019-12-20 2020-11-20 Siliziumkarbid-Halbleitervorrichtung Pending DE112020006240T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019230976 2019-12-20
JP2019-230976 2019-12-20
PCT/JP2020/043436 WO2021124800A1 (ja) 2019-12-20 2020-11-20 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112020006240T5 true DE112020006240T5 (de) 2022-10-06

Family

ID=76477271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006240.6T Pending DE112020006240T5 (de) 2019-12-20 2020-11-20 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20220384566A1 (de)
JP (1) JPWO2021124800A1 (de)
CN (1) CN114503283A (de)
DE (1) DE112020006240T5 (de)
WO (1) WO2021124800A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167147A1 (ja) * 2022-03-04 2023-09-07 住友電気工業株式会社 炭化珪素半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169385A (ja) 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP2014041990A (ja) 2012-07-25 2014-03-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776610B2 (ja) * 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6587265B2 (ja) * 2016-04-14 2019-10-09 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169385A (ja) 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP2014041990A (ja) 2012-07-25 2014-03-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Also Published As

Publication number Publication date
WO2021124800A1 (ja) 2021-06-24
CN114503283A (zh) 2022-05-13
JPWO2021124800A1 (de) 2021-06-24
US20220384566A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013002213T5 (de) Halbleitereinrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112015000352T5 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112016006723T5 (de) Halbleitereinrichtung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
DE112017003957T5 (de) Halbleiterelement