DE112020002493T5 - Fat-tree adaptive leitweglenkung - Google Patents

Fat-tree adaptive leitweglenkung Download PDF

Info

Publication number
DE112020002493T5
DE112020002493T5 DE112020002493.8T DE112020002493T DE112020002493T5 DE 112020002493 T5 DE112020002493 T5 DE 112020002493T5 DE 112020002493 T DE112020002493 T DE 112020002493T DE 112020002493 T5 DE112020002493 T5 DE 112020002493T5
Authority
DE
Germany
Prior art keywords
switch
port
ports
global
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020002493.8T
Other languages
English (en)
Inventor
Abdulla M. Bataineh
Thomas Court
Edwin L. Froese
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of DE112020002493T5 publication Critical patent/DE112020002493T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/021—Ensuring consistency of routing table updates, e.g. by using epoch numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/028—Dynamic adaptation of the update intervals, e.g. event-triggered updates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/12—Shortest path evaluation
    • H04L45/122—Shortest path evaluation by minimising distances, e.g. by selecting a route with minimum of number of hops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/12—Shortest path evaluation
    • H04L45/123—Evaluation of link metrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/12—Shortest path evaluation
    • H04L45/125—Shortest path evaluation based on throughput or bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/16—Multipoint routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/20—Hop count for routing purposes, e.g. TTL
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/38—Flow based routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/42—Centralised routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/46—Cluster building
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • H04L45/566—Routing instructions carried by the data packet, e.g. active networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/70—Routing based on monitoring results
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/7453—Address table lookup; Address filtering using hashing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/11—Identifying congestion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H04L47/122—Avoiding congestion; Recovering from congestion by diverting traffic away from congested entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/12—Avoiding congestion; Recovering from congestion
    • H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/18—End to end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/20—Traffic policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/22—Traffic shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2466—Traffic characterised by specific attributes, e.g. priority or QoS using signalling traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2483—Traffic characterised by specific attributes, e.g. priority or QoS involving identification of individual flows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H04L47/263—Rate modification at the source after receiving feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H04L47/323—Discarding or blocking control packets, e.g. ACK packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/39—Credit based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/621—Individual queue per connection or flow, e.g. per VC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/6235—Variable service order
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6255—Queue scheduling characterised by scheduling criteria for service slots or service orders queue load conditions, e.g. longest queue first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/626—Queue scheduling characterised by scheduling criteria for service slots or service orders channel conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/629—Ensuring fair share of resources, e.g. weighted fair queuing [WFQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/76—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/76—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions
    • H04L47/762—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions triggered by the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/78—Architectures of resource allocation
    • H04L47/781—Centralised allocation of resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/80—Actions related to the user profile or the type of traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3018—Input queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9005—Buffering arrangements using dynamic buffer space allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9021—Plurality of buffers per packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9036—Common buffer combined with individual queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3808—Network interface controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)
  • Advance Control (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

Es werden Systeme und Verfahren bereitgestellt, um Daten effizient durch ein Netzwerk zu leiten, das eine Vielzahl von Schaltern aufweist, die in einer Fat-Tree-Topologie konfiguriert sind, mit den folgenden Schritten: Empfangen einer Datenübertragung, die eine Vielzahl von Paketen umfasst, an einem Randanschluss des Netzwerks, und Leiten der Datenübertragung durch das Netzwerk mit Leitweglenkungsentscheidungen auf der Grundlage einer Leitweglenkungstabelle, wobei die Leitweglenkungstabelle Einträge enthält, um Leitweglenkungsentscheidungen auf der Grundlage einer zielbasierten Hash-Funktion zu treffen.

Description

  • Erklärung der Rechte der Regierung
  • Die hier beschriebene(n) Erfindung(en) wurde(n) mit Unterstützung der US-Regierung im Rahmen eines oder mehrerer der unten aufgeführten Verträge gemacht. Die U.S.-Regierung hat bestimmte Rechte an diesen Erfindungen.
    Titel des Vertrags Kunde/Agentur Vertragsreferenz
    FastForward-2 Lawrence Livermore National Security, LLC/Abteilung für Energie Untervertrag B609229 unter dem Hauptvertrag DE-AC52-07NA27344
    BeePresent Beschaffungsamt Maryland H98230-15-D-0020; Lieferauftrag 003
    SeaBiscuit Beschaffungsamt Maryland II98230-14-C-0758
    PathForward Lawrence Livermore National Security, LLC/Abteilung für Energie Untervertrag B620872 im Rahmen des Hauptvertrags DE-AC52-07NA27344
    DesignForward Die Regenten der Universität von Kalifornien / Energieministerium Untervertrag 7078453 unter Hauptvertrag DE-AC02-05CII11231
    EntwurfVorwärts-2 Die Regenten der Universität von Kalifornien / Energieministerium Untervertrag 7216357 unter Hauptvertrag DE-AC02-05CII11231
  • Verwandte Anwendungen
  • Diese Anmeldung beansprucht die Vorteile der am 23. Mai 2019 eingereichten vorläufigen US-Patentanmeldung Nr. 62/852273 mit dem Titel „Netzwerk-Switch“, der am 23. Mai 2019 eingereichten vorläufigen US-Patentanmeldung Nr. 62/852203 mit dem Titel „Netzwerk-Schnittstellen-Controller“ und der am 23. Mai 2019 eingereichten vorläufigen US-Patentanmeldung Nr. 62/852289 mit dem Titel „Netzwerk-Computersystem“, deren Offenbarungen durch Bezugnahme in vollem Umfang für alle Zwecke hierin aufgenommen sind.
  • Hintergrund
  • Netzwerk-Switches werden häufig in Computerumgebungen als Werkzeug für die Netzwerkkommunikation eingesetzt. Netzwerk-Switches können zum Beispiel über eine Netzwerkschnittstelle (NIC) mit anderen Komponenten verbunden werden. Bessere Kommunikationsmethoden und Systeme, die diese Netzwerk-Switches implementieren, werden für eine verbesserte Kommunikation in sich verändernden Netzwerkumgebungen benötigt.
  • Figurenliste
  • Die vorliegende Offenbarung wird in Übereinstimmung mit einer oder mehreren verschiedenen Ausführungsformen unter Bezugnahme auf die folgenden Figuren im Detail beschrieben. Die Figuren dienen lediglich der Veranschaulichung und stellen lediglich typische oder beispielhafte Ausführungsformen dar.
    • zeigt ein Beispielnetz, in dem verschiedene Ausführungsformen implementiert werden können.
    • zeigt ein Beispiel für ein Schaltsystem, das Flusskanäle in Übereinstimmung mit verschiedenen Ausführungsformen ermöglicht.
    • zeigt Kreuzschienen, die in einem Beispiel für einen Kreuzschienenschalter gemäß verschiedenen Ausführungsformen implementiert sind.
    • zeigt eine Beispiel-Kachelmatrix, die den Anschlüssen des Beispiel-Kantenvermittlungssystems von in Übereinstimmung mit verschiedenen Ausführungsformen entspricht.
    • zeigt ein Beispiel für eine Kachel, die die Kachelmatrix von in Übereinstimmung mit verschiedenen Ausführungsformen bildet.
    • zeigt eine beispielhafte Implementierung einer Warteschlange für das Alter in Übereinstimmung mit verschiedenen Ausführungsformen.
    • und sind Blockdiagramme einer beispielhaften FRF-Komponente, die an jedem Anschluss des beispielhaften Kantenschaltsystems von implementiert ist.
    • zeigt ein Beispiel für die Routenauswahl gemäß verschiedenen Ausführungsformen.
    • zeigt ein Beispiel für die Aktualisierung lokaler und globaler Lastwerte und deren Verwendung in Übereinstimmung mit verschiedenen Ausführungsformen.
    • zeigt ein Beispiel für ein Verfahren zur effizienten Weiterleitung von Daten durch ein Netzwerk in Übereinstimmung mit einigen Ausführungsformen.
    • zeigt ein Beispiel einer Computerkomponente, die verwendet werden kann, um Fat-Tree-Routing in Übereinstimmung mit einer Ausführungsform der offengelegten Technologie zu bewirken
    • zeigt ein Beispiel für eine dreistufige Fat-Tree-Topologie in Übereinstimmung mit einigen Ausführungsformen.
    • zeigt ein Beispiel für einen Fat-Tree mit einem Verbindungsausfall zwischen den Switches der ersten und zweiten Ebene gemäß einigen Ausführungsformen.
    • zeigt ein Beispiel für einen Verbindungsausfall auf einer höheren Ebene in der Topologie in Übereinstimmung mit einigen Ausführungsformen.
    • zeigt ein Beispiel für einen ausgefallenen Schalter gemäß einigen Ausführungsformen.
    • ist ein Beispiel für eine Computerkomponente, die zur Implementierung verschiedener Merkmale der in der vorliegenden Offenbarung beschriebenen Ausführungsformen verwendet werden kann.
  • Die Abbildungen sind nicht erschöpfend und beschränken die vorliegende Offenbarung nicht auf die genaue Form, die offengelegt wird.
  • Detaillierte Beschreibung
  • Wenn mehrere Switches in einer Fat-Tree-Topologie konfiguriert sind, wurde festgestellt, dass minimale Routing-Techniken weniger effizient sind. Dies gilt insbesondere, wenn der Verkehr im gesamten Netz gleichmäßig ist. Um dies zu verbessern, werden minimale Routing-Techniken durch eine Hash-basierte Routing-Methode ersetzt. Genauer gesagt enthält die Routing-Tabelle eine Hash-Funktion, die auf dem Zielort basiert, um Routing-Entscheidungen zu treffen.
  • zeigt ein Beispiel für ein Netzwerk 100 mit einer Vielzahl von Switches, das auch als „Switch Fabric“ bezeichnet werden kann. Wie in dargestellt, kann das Netzwerk 100 Switches 102, 104, 106, 108 und 110 umfassen. Jeder Switch kann eine eindeutige Adresse oder ID innerhalb der Switch-Fabric 100 haben. Verschiedene Arten von Geräten und Netzwerken können mit einer Switch-Fabric verbunden werden. Beispielsweise kann ein Speicherarray 112 über den Switch 110 mit der Switch Fabric 100 verbunden werden; ein InfiniBand (IB) basiertes HPC-Netzwerk 114 kann über den Switch 108 mit der Switch Fabric 100 verbunden werden; eine Anzahl von Endhosts, wie z. B. Host 116, kann über den Switch 104 mit der Switch Fabric 100 verbunden werden; und ein IP/Ethernet-Netzwerk 118 kann über den Switch 102 mit der Switch Fabric 100 verbunden werden. Beispielsweise kann ein Switch wie Switch 102 802.3-Rahmen (einschließlich der eingekapselten IP-Nutzdaten) über Ethernet-Geräte wie Netzwerkschnittstellenkarten (NICs), Switches, Router oder Gateways empfangen. IPv4- oder IPv6-Pakete, speziell für das Netzwerk 100 formatierte Frames usw. können ebenfalls empfangen und durch die Switch-Fabric 100 zu einem anderen Switch, z. B. Switch 110, transportiert werden. Auf diese Weise ist das Netz 100 in der Lage, mehrere Arten von Datenverkehr gleichzeitig zu verarbeiten. Im Allgemeinen kann ein Switch über Edge-Ports und Fabric-Ports verfügen. Ein Edge-Port kann mit einem Gerät verbunden werden, das sich außerhalb der Fabric befindet. Ein Fabric-Port kann über eine Fabric-Verbindung mit einem anderen Switch innerhalb der Fabric verbunden werden.
  • Normalerweise kann der Verkehr über einen Eingangsport eines Edge-Switches in die Switch-Fabric 100 eingespeist werden und die Switch-Fabric 100 über einen Ausgangsport eines anderen (oder desselben) Edge-Switches verlassen. Ein Ingress-Edge-Switch kann injizierte Datenpakete in Flows gruppieren, die durch Flow-IDs identifiziert werden können. Das Konzept eines Datenflusses ist nicht auf ein bestimmtes Protokoll oder eine bestimmte Schicht (wie Schicht-2 oder Schicht-3 im OSI-Referenzmodell) beschränkt. Ein Datenfluss kann z. B. dem Datenverkehr mit einer bestimmten Quell-Ethernet-Adresse, dem Datenverkehr zwischen einer Quell-IP-Adresse und einer Ziel-IP-Adresse, dem Datenverkehr, der einem TCP- oder UDP-Port/IP-5-Tupel entspricht (Quell- und Ziel-IP-Adresse, Quell- und Ziel-TCP- oder -UDP-Portnummer und IP-Protokollnummer), oder dem Datenverkehr, der von einem auf einem Endhost laufenden Prozess oder Thread erzeugt wird, zugeordnet werden. Mit anderen Worten: Ein Fluss kann so konfiguriert werden, dass er Daten zwischen beliebigen physischen oder logischen Einheiten zuordnet. Die Konfiguration dieser Zuordnung kann per Fernzugriff oder lokal am Ingress Edge Switch vorgenommen werden.
  • Beim Empfang von injizierten Datenpaketen kann der Ingress-Edge-Switch dem Datenstrom eine Flow-ID zuweisen. Diese Flow-ID kann in einem speziellen Header enthalten sein, den der Ingress Edge Switch zur Verkapselung der injizierten Pakete verwenden kann. Darüber hinaus kann der Ingress-Edge-Switch auch die ursprünglichen Header-Felder eines injizierten Pakets untersuchen, um die entsprechende Adresse des Egress-Edge-Switch zu ermitteln, und diese Adresse als Zieladresse in den Einkapselungs-Header aufnehmen. Beachten Sie, dass die Flow-ID ein lokal signifikanter Wert sein kann, der für eine Verbindung spezifisch ist, und dass dieser Wert nur für einen bestimmten Eingangsport auf einem Switch eindeutig sein kann. Wenn das Paket an den Next-Hop-Switch weitergeleitet wird, tritt das Paket in eine andere Verbindung ein, und die Flow-ID kann entsprechend aktualisiert werden. Da die Pakete eines Flusses mehrere Verbindungen und Switches durchlaufen, können die diesem Fluss entsprechenden Flow-IDs eine eindeutige Kette bilden. Das heißt, dass an jedem Switch, bevor ein Paket den Switch verlässt, die Flow-ID des Pakets auf eine Flow-ID aktualisiert werden kann, die von der ausgehenden Verbindung verwendet wird. Diese Eins-zu-Eins-Zuordnung zwischen den Fluss-IDs kann am Ingress-Edge-Switch beginnen und am Egress-Edge-Switch enden. Da die Fluss-IDs nur innerhalb einer eingehenden Verbindung eindeutig sein müssen, kann ein Switch eine große Anzahl von Flüssen aufnehmen. Wenn eine Fluss-ID beispielsweise 11 Bits lang ist, kann ein Eingangsanschluss bis zu 2048 Flüsse unterstützen. Darüber hinaus kann das Match-Muster (ein oder mehrere Header-Felder eines Pakets), das zur Zuordnung zu einem Datenfluss verwendet wird, eine größere Anzahl von Bits enthalten. Ein 32-Bit langes Abgleichmuster, das mehrere Felder in einem Paketkopf enthalten kann, kann beispielsweise 2^32 verschiedene Kopffeldmuster abbilden. Wenn eine Fabric über N Ingress-Edge-Ports verfügt, kann eine Gesamtzahl von N*2^32 identifizierbaren Flows unterstützt werden.
  • Ein Switch kann jedem Datenfluss eine eigene, dedizierte Eingangswarteschlange zuweisen. Diese Konfiguration ermöglicht es dem Switch, den Grad der Überlastung einzelner Datenströme zu überwachen und zu verwalten und eine Blockierung der Warteschlange zu verhindern, die auftreten könnte, wenn ein gemeinsamer Puffer für mehrere Datenströme verwendet wird. Wenn ein Paket an den Ziel-Egress-Switch geliefert wird, kann der Egress-Switch eine Bestätigung (ACK) in Upstream-Richtung über denselben Datenpfad an den Ingress-Edge-Switch zurücksenden. Da dieses ACK-Paket denselben Datenpfad durchläuft, können die Switches entlang des Pfades die Zustandsinformationen erhalten, die mit der Zustellung des entsprechenden Datenflusses verbunden sind, indem sie die Menge der ausstehenden, unbestätigten Daten überwachen. Diese Zustandsinformationen können dann verwendet werden, um ein flussspezifisches Verkehrsmanagement durchzuführen, um den Zustand des gesamten Netzes und eine faire Behandlung der Flüsse zu gewährleisten. Wie weiter unten näher erläutert, kann die Switch Fabric durch diese Warteschlangenbildung pro Datenfluss in Kombination mit flussspezifischen Zustellungsbestätigungen eine effektive, schnelle und genaue Staukontrolle durchführen. Im Gegenzug kann die Switch Fabric den Datenverkehr mit einer deutlich verbesserten Netzwerkauslastung bereitstellen, ohne dass es zu Überlastungen kommt.
  • Flows können dynamisch oder „on the fly“ je nach Bedarf eingerichtet und freigegeben werden. Insbesondere kann ein Fluss von einem Edge-Switch eingerichtet werden (z. B. wird die Zuordnung von Fluss-ID zu Paketkopf hergestellt), wenn ein Datenpaket am Switch ankommt und diesem Paket noch keine Fluss-ID zugewiesen wurde. Während dieses Paket das Netz durchläuft, können Flow-IDs an jedem Switch, den das Paket durchläuft, zugewiesen werden, und es kann eine Kette von Flow-IDs vom Eingang bis zum Ausgang gebildet werden. Nachfolgende Pakete, die zum selben Fluss gehören, können auf dem Datenpfad dieselben Fluss-IDs verwenden. Wenn Pakete an den Ziel-Egress-Switch zugestellt und ACK-Pakete von den Switches entlang des Datenpfads empfangen werden, kann jeder Switch seine Zustandsinformationen in Bezug auf die Menge der ausstehenden, nicht quittierten Daten für diesen Fluss aktualisieren. Wenn die Eingangswarteschlange eines Switches für diesen Datenfluss leer ist und es keine weiteren unbestätigten Daten gibt, kann der Switch die Fluss-ID freigeben (d. h. diesen Flusskanal freigeben) und die Fluss-ID für andere Flüsse wiederverwenden. Durch diesen datengesteuerten dynamischen Mechanismus für die Einrichtung und den Abbau von Datenflüssen wird eine zentrale Verwaltung der Datenflüsse überflüssig, und das Netz kann schnell auf Änderungen der Verkehrsmuster reagieren.
  • Beachten Sie, dass sich die hier beschriebene Netzwerkarchitektur von Software-definierten Netzwerken (SDN) unterscheidet, die in der Regel das OpenFlow-Protokoll verwenden. In SDN werden Switches von einem zentralen Netzwerk-Controller konfiguriert, und Pakete werden auf der Grundlage eines oder mehrerer Felder in den Headern der Schicht 2 (Datenverbindungsschicht, z. B. Ethernet), Schicht 3 (Netzwerkschicht, z. B. IP) oder Schicht 4 (Transportschicht, z. B. TCP oder UDP) weitergeleitet. Im SDN wird eine solche Header-Feld-Suche an jedem Switch im Netzwerk durchgeführt, und es gibt keine schnelle, auf der Flow-ID basierende Weiterleitung, wie sie in den hier beschriebenen Netzwerken erfolgt. Da die OpenFlow-Header-Feld-Suche mit ternärem inhaltsadressierbarem Speicher (TCAM) durchgeführt wird, können die Kosten für solche Suchvorgänge hoch sein. Da die Konfiguration der Header-Feld-Zuordnung von der zentralen Steuereinheit vorgenommen wird, ist der Auf- und Abbau jeder Zuordnungsbeziehung relativ langsam und kann eine beträchtliche Menge an Steuerverkehr erfordern. Infolgedessen kann die Reaktion eines SDN-Netzwerks auf verschiedene Netzwerksituationen, wie z. B. eine Überlastung, langsam sein. Im Gegensatz dazu können in dem hier beschriebenen Netzwerk die Flows dynamisch auf der Grundlage der Verkehrsnachfrage auf- und abgebaut werden, und die Pakete können mit einer Flow-ID fester Länge weitergeleitet werden. Mit anderen Worten: Flusskanäle können datengesteuert und dezentral verwaltet (d. h. eingerichtet, überwacht und abgebaut) werden, ohne dass ein zentraler Controller eingreifen muss. Darüber hinaus kann die auf der Fluss-ID basierende Weiterleitung die Menge des verwendeten TCAM-Speicherplatzes reduzieren, so dass eine viel größere Anzahl von Flüssen untergebracht werden kann.
  • Nehmen wir an, dass die Speichermatrix 112 Daten über TCP/IP an den Host 116 senden soll (siehe das Beispiel in ). Während des Betriebs kann die Speichermatrix 112 das erste Paket mit der IP-Adresse des Hosts 116 als Zieladresse und einem vorbestimmten TCP-Port, der im TCP-Header angegeben ist, senden. Wenn dieses Paket die Vermittlungsstelle 110 erreicht, kann der Paketprozessor am Eingangsport der Vermittlungsstelle 110 ein TCP/IP-5-Tupel dieses Pakets identifizieren. Der Paketprozessor der Vermittlungsstelle 110 kann auch feststellen, dass dieses 5-Tupel derzeit keiner Fluss-ID zugeordnet ist, und kann diesem 5-Tupel eine neue Fluss-ID zuweisen. Darüber hinaus kann die Vermittlungsstelle 110 den Ausgangs-Switch, d. h. den Switch 104, für dieses Paket auf der Grundlage der IP-Adresse des Ziels (d. h. des Hosts 116) bestimmen (vorausgesetzt, die Vermittlungsstelle 110 weiß, dass der Host 116 mit dem Switch 104 verbunden ist). Anschließend kann der Switch 110 das empfangene Paket mit einem Fabric-Header einkapseln, der die neu zugewiesene Flow-ID und die Fabric-Adresse des Switches 104 angibt. Switch 110 kann dann die Weiterleitung des eingekapselten Pakets an Switch 104 auf der Grundlage einer Fabric-Weiterleitungstabelle planen, die von allen Switches in Fabric 100 unter Verwendung eines Routing-Algorithmus wie Link State oder Distance Vector berechnet werden kann.
  • Beachten Sie, dass die oben beschriebenen Vorgänge im Wesentlichen mit Leitungsgeschwindigkeit und mit geringer Pufferung und Verzögerung durchgeführt werden können, wenn das erste Paket empfangen wird. Nachdem das erste Paket verarbeitet und für die Übertragung eingeplant wurde, können nachfolgende Pakete desselben Datenflusses von der Vermittlungsstelle 110 noch schneller verarbeitet werden, da dieselbe Datenfluss-ID verwendet wird. Darüber hinaus können die Flusskanäle so gestaltet werden, dass die Zuweisung, der Abgleich und die Freigabe von Flusskanälen im Wesentlichen die gleichen Kosten verursachen. So können beispielsweise eine bedingte Zuweisung eines Flusskanals auf der Grundlage einer Nachschlageübereinstimmung und eine separate, unabhängige Freigabe eines anderen Flusskanals fast in jedem Taktzyklus gleichzeitig durchgeführt werden. Das bedeutet, dass die Erzeugung und Kontrolle der Flusskanäle fast keinen zusätzlichen Overhead zur regulären Weiterleitung von Paketen bedeutet. Der Staukontrollmechanismus hingegen kann die Leistung einiger Anwendungen um mehr als drei Größenordnungen verbessern.
  • An jeder Vermittlungsstelle entlang des Datenpfads (einschließlich der Vermittlungsstellen 110, 106 und 104) kann ein dedizierter Eingangspuffer für diesen Datenfluss bereitgestellt werden, und die Menge der übertragenen, aber nicht quittierten Daten kann verfolgt werden. Wenn das erste Paket den Switch 104 erreicht, kann der Switch 104 feststellen, dass die Ziel-Fabric-Adresse im Fabric-Header des Pakets mit seiner eigenen Adresse übereinstimmt. Daraufhin kann der Switch 104 das Paket aus dem Fabric-Header entkapseln und das entkapselte Paket an den Host 116 weiterleiten. Außerdem kann der Switch 104 ein ACK-Paket erzeugen und dieses ACK-Paket an den Switch 110 zurücksenden. Da dieses ACK-Paket denselben Datenpfad durchläuft, können die Switches 106 und 110 jeweils ihre eigenen Statusinformationen für die unbestätigten Daten für diesen Fluss aktualisieren.
  • Im Allgemeinen kann eine Überlastung des Netzes dazu führen, dass sich die Netzpuffer füllen. Wenn ein Netzpuffer voll ist, sollte der Verkehr, der den Puffer passieren will, idealerweise verlangsamt oder gestoppt werden. Andernfalls könnte der Puffer überlaufen, und die Pakete könnten verworfen werden. In herkömmlichen Netzen erfolgt die Staukontrolle in der Regel von Ende zu Ende am Rand. Es wird davon ausgegangen, dass der Kern des Netzes nur als „dumme Röhre“ fungiert, deren Hauptzweck die Weiterleitung des Datenverkehrs ist. Ein solches Netzdesign leidet oft unter einer langsamen Reaktion auf Überlastungen, da Überlastungsinformationen oft nicht schnell an die Edge-Geräte gesendet werden können und die daraus resultierenden Maßnahmen der Edge-Geräte die Überlastung nicht immer wirksam beseitigen können. Diese langsame Reaktion schränkt wiederum die Auslastung des Netzes ein, denn um das Netz staufrei zu halten, muss der Netzbetreiber häufig die Gesamtmenge des in das Netz eingespeisten Verkehrs begrenzen. Außerdem ist eine Ende-zu-Ende-Überlastungskontrolle in der Regel nur dann wirksam, wenn das Netz nicht bereits überlastet ist. Sobald das Netz stark überlastet ist, würde eine Ende-zu-Ende-Überlastungssteuerung nicht mehr funktionieren, da die Überlastungsmeldungen selbst überlastet sein können (es sei denn, für das Senden von Überlastungssteuerungsmeldungen wird ein separates Netz der Steuerungsebene verwendet, das sich vom Netz der Datenebene unterscheidet).
  • Im Gegensatz dazu können die Flusskanäle verhindern, dass eine solche Überlastung innerhalb der Switch-Fabric entsteht. Der Flow-Channel-Mechanismus kann erkennen, wenn ein Fluss einen gewissen Grad an Überlastung erfährt, und als Reaktion darauf neue Pakete desselben Flusses verlangsamen oder daran hindern, in die Fabric zu gelangen. Im Gegenzug können diese neuen Pakete in einer Flow-Channel-Warteschlange am Edge-Port zwischengespeichert werden und werden erst dann in die Fabric gelassen, wenn Pakete für denselben Flow die Fabric am Edge-Zielport verlassen. Durch diesen Prozess kann der Gesamtpufferbedarf dieses Flusses innerhalb der Fabric auf eine Menge begrenzt werden, die nicht dazu führt, dass die Fabric-Puffer zu voll werden.
  • Mit Flow Channels verfügen die Switches über einigermaßen genaue Statusinformationen über die Menge der ausstehenden Daten im Transit innerhalb der Fabric. Diese Zustandsinformationen können für alle Ströme an einem Ingress-Edge-Port aggregiert werden. Dies bedeutet, dass die Gesamtmenge der von einem Ingress-Edge-Port eingespeisten Daten bekannt ist. Folglich kann der Flow-Channel-Mechanismus eine Grenze für die Gesamtdatenmenge in der Fabric festlegen. Wenn alle Edge-Ports diese Begrenzung anwenden, kann die Gesamtmenge der Paketdaten in der gesamten Fabric gut kontrolliert werden, was wiederum verhindern kann, dass die gesamte Fabric gesättigt wird. Die Flusskanäle können auch den Fortschritt eines einzelnen überlasteten Flusses innerhalb der Fabric verlangsamen, ohne andere Flüsse zu verlangsamen. Mit dieser Funktion können Pakete von einem Stau-Hotspot ferngehalten werden, während gleichzeitig verhindert wird, dass die Puffer voll werden, und freier Pufferplatz für nicht zusammenhängenden Verkehr gewährleistet wird.
  • zeigt einen Beispiel-Switch 202 (bei dem es sich um eine Ausführungsform eines oder mehrerer der Switches 102, 104, 106, 108 und 110 handeln kann), der zur Erstellung einer Switch-Fabric, z. B. der Switch-Fabric 100 von , verwendet werden kann. In diesem Beispiel kann ein Switch 202 eine Reihe von Kommunikationsanschlüssen, wie z. B. Anschluss 220, umfassen. Jeder Port kann einen Sender und einen Empfänger enthalten. Der Switch 202 kann auch einen Prozessor 204, eine Speichervorrichtung 206 und einen Logikblock 208 für die Flusskanalumschaltung enthalten. Der Logikblock 208 für die Flusskanalumschaltung kann mit allen Kommunikationsanschlüssen verbunden sein und kann außerdem einen Kreuzschienenschalter 210, einen EFCT-Logikblock 212, einen IFCT-Logikblock 214 und einen OFCT-Logikblock 216 umfassen.
  • Der Kreuzschienenschalter 210 umfasst Kreuzschienen, die so konfiguriert werden können, dass sie Datenpakete und Steuerpakete (wie ACK-Pakete) zwischen den Kommunikationsanschlüssen weiterleiten. Der EFCT-Logikblock 212 kann von einem Edge-Link empfangene Pakete verarbeiten und die empfangenen Pakete auf der Grundlage eines oder mehrerer Header-Felder in den Paketen entsprechenden Flüssen zuordnen. Darüber hinaus kann der EFCT-Logikblock 212 FGFC-Ethernet-Frames zusammenstellen, die an einen Endhost übermittelt werden können, um die von einzelnen Prozessen oder Threads eingespeiste Datenmenge zu steuern. Der IFCT-Logikblock 214 kann den IFCT enthalten und verschiedene Flusssteuerungsmethoden als Reaktion auf Steuerpakete durchführen, wie z. B. ACKs zur Endpunkt-Stau-Benachrichtigung und auf Fabric-Link-Kredit basierende Flusssteuerungs-ACKs. Der OFCT-Logikblock 216 kann eine Speichereinheit enthalten, die die OFCT speichert und mit dem IFCT-Logikblock eines anderen Switches kommuniziert, um die Fluss-ID eines Pakets zu aktualisieren, wenn das Paket an einen Next-Hop-Switch weitergeleitet wird.
  • In einer Ausführungsform ist der Switch 202 ein anwendungsspezifischer integrierter Schaltkreis (ASIC), der 64 Netzwerkanschlüsse bereitstellen kann, die entweder mit 100 Gbit/s oder 200 Gbit/s für einen Gesamtdurchsatz von 12,8 Tbps arbeiten können. Jeder Netzwerk-Edge-Port kann IEEE 802.3-Ethernet und auf Optimized-IP basierende Protokolle sowie Portals unterstützen, ein erweitertes Frame-Format, das höhere Raten kleiner Nachrichten unterstützt. Ethernet-Frames können auf der Grundlage ihrer L2-Adresse überbrückt oder auf der Grundlage ihrer L3-Adresse (1Pv4//1Pv6) weitergeleitet werden. Optimized-IP-Frames können nur einen L3 (1Pv4/1Pv6)-Header haben und werden geroutet. Spezialisierte NIC-Unterstützung kann für das erweiterte Portals-Frame-Format verwendet werden und kann direkt auf das Fabric-Format des Netzwerks 100 abgebildet werden, z. B. ein Fabric-Format, das bestimmte Steuer- und Statusfelder zur Unterstützung einer Multi-Chip-Fabric bereitstellt, wenn Switches/Switch-Chips, wie Switches 102, 104, 106, 108 und 110, verbunden sind und miteinander kommunizieren. Wie bereits angedeutet, kann ein auf Flusskanälen basierender Staukontrollmechanismus von solchen Switches verwendet werden und auch hohe Übertragungsraten für kleine Pakete (z. B. mehr als 1,2 Milliarden Pakete pro Sekunde pro Port) erreichen, um den Anforderungen von HPC-Anwendungen gerecht zu werden.
  • Der Switch 202 kann systemweite Quality of Service (QoS)-Klassen bereitstellen und steuern, wie die Netzwerkbandbreite verschiedenen Verkehrsklassen und verschiedenen Anwendungsklassen zugewiesen wird, wobei eine einzelne privilegierte Anwendung auf mehr als eine Verkehrsklasse zugreifen kann. Bei Konflikten um die Netzwerkbandbreite wählen die Arbitratoren die weiterzuleitenden Pakete auf der Grundlage ihrer Verkehrsklasse und der für diese Klasse verfügbaren Credits aus. Netzwerk 100 kann minimale und maximale Bandbreiten für jede Verkehrsklasse unterstützen. Wenn eine Klasse ihre Mindestbandbreite nicht ausschöpft, können andere Klassen die ungenutzte Bandbreite nutzen, aber keine Klasse kann mehr als die ihr zugewiesene Höchstbandbreite erhalten. Die Möglichkeit, die Bandbreite zu verwalten, bietet die Möglichkeit, Netzwerkressourcen sowie CPUs und Speicherbandbreite einer bestimmten Anwendung zuzuweisen.
  • Zusätzlich zur Unterstützung von QoS-Klassen führt der Switch 202 eine auf dem Flusskanal basierende Staukontrolle durch und kann die Anzahl der Netzwerksprünge, z. B. in einem Netzwerk mit einer Libellen-Topologie, von fünf auf drei Netzwerksprünge reduzieren. Das Design des Switches 202, das weiter unten ausführlicher beschrieben wird, kann die Netzwerkkosten und den Stromverbrauch reduzieren und die Verwendung innovativer adaptiver Routing-Algorithmen erleichtern, die die Anwendungsleistung verbessern. Eine durch eine Vielzahl von Switches, wie z. B. eine Vielzahl von Switches 202, geschaffene Struktur kann auch beim Aufbau von Fat-Tree-Netzwerken verwendet werden, z. B. beim Aufbau eines Speichersubsystems zur Integration mit Netzwerken und Software von Drittanbietern. Darüber hinaus ermöglicht die Verwendung von Switch 202 eine feinkörnige adaptive Leitweglenkung unter Beibehaltung einer geordneten Paketzustellung. In einigen Ausführungsformen kann der Switch 202 so konfiguriert werden, dass er den Header eines Pakets von einem Eingangsport an einen Ausgangsport sendet, bevor die vollständige Datennutzlast eintrifft, so dass die Lastmetrik des Ausgangsports künftige Lasten widerspiegeln kann, wodurch die vom Switch 202 getroffenen adaptiven Routing-Entscheidungen verbessert werden.
  • Der Kreuzschienenschalter 210 kann aus separaten, verteilten Kreuzschienen bestehen, die Daten/Datenelemente zwischen Eingangs- und Ausgangsports weiterleiten. In einigen Ausführungsformen und wie in dargestellt, gibt es fünf verteilte Kreuzschienen, einschließlich einer Anforderungs-Kreuzschiene 210a, einer Erteilungs-Kreuzschiene 210b, einer Kredit-Kreuzschiene 210c, einer Ack-Kreuzschiene 210e und einer Daten-Kreuzschiene 210d zwischen Eingangsanschluss 220b und Ausgangsanschluss 220c.
  • Die Anforderungs-Kreuzschiene 210a wird verwendet, um Anforderungen von einem Eingang an eine gezielte Ausgangswarteschlange zu senden. Grant crossbar 210b wird verwendet, um einen Grant zurück an den Eingang zu senden, um eine Anforderung zu erfüllen. Insbesondere gibt die Grant-Kreuzschiene 210b einen Zeiger zurück, der anzeigt, wo sich ein Paket in einem Eingangspuffer befindet. Es sollte beachtet werden, dass ein Grant zurückgegeben wird, wenn in der Ausgabe Platz für das entsprechende Paket vorhanden ist. Grant crossbar 210b kann optional auch eine Gutschrift für angeforderten Platz in der Ausgabe zurückgeben. Es ist zu beachten, dass die Gewährung zurückgegeben wird, wenn es einen Landeplatz für ein Paket am Ausgang gibt, z. B. einen Ausgangsanschluss 220c, so dass Pakete nicht blockiert werden können (obwohl sie vorübergehend um Ressourcen konkurrieren können).
  • Es sollte klar sein, dass in Übereinstimmung mit verschiedenen Ausführungsformen ein Kreditprotokoll verwendet werden kann, um zu garantieren, dass es einen Landeplatz für eine Anforderung am Ausgang gibt. Dementsprechend kann ein Guthaben-Querbalken 210c verwendet werden, um Guthaben für angeforderten Platz in der Ausgabe zurückzugeben.
  • Eine Datenkreuzschiene 210d wird verwendet, um gewährte Pakete von einem Eingangspuffer zu einem gezielten Ausgangspuffer zu übertragen. Eine Ack-Kreuzschiene 210e dient der Weiterleitung von Ack-Paketen von den Ausgangsanschlüssen 220c zu den Eingangsanschlüssen 220b. Die Acks werden entsprechend einem in einer Ausgangsflusskanaltabelle gespeicherten Zustand gesteuert.
  • Es sollte klar sein, dass die Daten-Kreuzschiene 210d Multitakt-Pakete mit Kopfzeilen und Daten bewegt, während die anderen vier Kreuzschienen (Anforderungs-Kreuzschiene 210a, Erteilungs-Kreuzschiene 210b, Kredit-Kreuzschiene 210c und Ack-Kreuzschiene 210e) nur Kopfzeilen von Paketen mit einem Takt bewegen. Alle fünf Kreuzschienen verwenden dieselbe Architektur mit Zeilen- und Spaltenbussen innerhalb einer 8 x 4-Matrix von 32 Dual-Port-Kacheln (wie unten beschrieben).
  • Zurück zu : Der Schalter 202 kann eine Vielzahl von Sende-/Empfangsports haben, z. B. Port 220. Die Vielzahl der Anschlüsse kann in einer Kachelmatrix strukturiert sein. zeigt ein Beispiel für eine solche Kachelmatrix 300. In einer Ausführungsform umfasst die Kachelmatrix 300 32 Kacheln, von denen jede zwei Ports umfasst, die zur Implementierung der Crossbar-Umschaltung zwischen den Ports und zur Bereitstellung der folgenden Elemente verwendet werden: eine Serializer/De-Serializer (SERDES)-Schnittstelle zwischen dem Kern des Schalters 202 und externen seriellen Hochgeschwindigkeitssignalen zum Treiben der Signale vom Schalter 202; eine Media Access Control (MAC)-Unterschichtschnittstelle zur Physical Coding Sublayer (PCS); eine PCS-Schnittstelle zwischen dem SERDES und der Ethernet-MAC-Funktion; eine Link Level Retry (LLR)-Funktion, die auf einer paketweisen Basis arbeitet und geordnete Sätze verwendet, um Initialisierungssequenzen, Acks und Nacks zu liefern; und einen Ingress Transforms-Block zum Konvertieren zwischen verschiedenen Frame-Fabric-Formaten. Jede Kachel enthält einen Kreuzschienenschalter wie den Kreuzschienenschalter 210 für jede der Kreuzschienen (210a-210e).
  • Jeder Kreuzschienenschalter 210 hat sechzehn Eingangsanschlüsse 220b, einen für jeden Anschluss in seiner Reihe, und acht Ausgangsanschlüsse 220c, einen für jeden Anschluss in seiner Spalte. Zeilenbusse können von jeder Quelle in einer Zeile zu allen acht Kreuzschienen in dieser Zeile geführt werden (one-to-all). Die Arbitrierung kann an der Kreuzschiene von den sechzehn Zeilenbussen in dieser Zeile zu den acht Spaltenbussen in einer bestimmten Spalte durchgeführt werden. An jeder 16 × 8-Kreuzschiene kann für jeden der Zeilenbusse eine Pufferung vorgesehen werden, um Pakete während der Zeiten aufzufangen, in denen ein Spaltenbus umkämpft ist. In einigen Ausführungsformen wird ein Nicht-Jumbo-Paket von einem Zeilenbus ferngehalten, es sei denn, es ist Platz für das gesamte Paket im Eingangspuffer der Zielkreuzschiene. Aufgrund von Flächenbeschränkungen dürfen Jumbo-Pakete auch dann übertragen werden, wenn nicht genügend Platz vorhanden ist (der Crossbar-Eingangspuffer ist nur so groß, dass ein Nicht-Jumbo-Paket darin versenkt werden kann), wobei der Zeilenbus so lange blockiert wird, bis das Paket die Arbitrierung gewinnt und Platz frei wird, wenn es auf einen Spaltenbus übertragen wird.
  • Spaltenbusse werden von einer bestimmten Kreuzschiene zu jedem Zielanschluss innerhalb einer Spalte geführt (all-to-all). Jedes Ziel kann eine weitere Arbitrationsebene zwischen den Spaltenbussen der vier Zeilen haben. Mit sechzehn Zeilenbussen, die acht Kreuzschienen ansteuern und jeweils acht Spaltenbusse versorgen, ergibt sich ein 4-facher Geschwindigkeitszuwachs zwischen Zeilen und Spalten. Jede Reihe hat identische Verbindungen, wobei die Verbindungen von einem zu allen Reihenbussen für eine einzelne Reihe in Reihenbussen dargestellt sind. Jede Kachel hat je nach Crossbar eine Verzögerung von einem (request, grant, credit) oder zwei (data, ack) Takten pro Kachel. Dies ergibt eine maximale Verzögerung von sieben oder vierzehn Takten, um zwischen der Spalte ganz links und der Spalte ganz rechts zu gelangen. Kreditrückgaben, die über die Kredit-Kreuzschiene 210c geleitet werden, haben eine Verzögerung von einem Takt pro Kachel und können daher maximal sieben Takte bis zur vollständigen Übertragung benötigen.
  • Es sollte beachtet werden, dass jede Spalte identische Verbindungen mit den All-to-All-Spaltenbus-Verbindungen für eine einzelne Spalte haben kann, und dass es eine Verzögerung von zwei Takten pro Kachel geben kann, was zu einer Verzögerung von sechs Takten führt, um von der obersten Zeile zur untersten Zeile zu gelangen. Es sollte auch klar sein, dass sowohl Zeilen- als auch Spaltenbusse das oben erwähnte kreditbasierte Protokoll verwenden, um zu bestimmen, wann sie in der Lage sind zu senden. Im Falle von Zeilenbussen verwaltet der Quellanschluss die Anzahl der Guthaben für die Eingangspuffer der Kreuzschienen innerhalb dieser Zeile. Bei der Daten-Kreuzschiene ist darauf zu achten, wann ein Paket auf einen Zeilenbus gehen darf. Wenn Zuwendungen, die auf einen bestimmten Crossbar-Eingangspuffer abzielen, alle über eine einzige Warteschlange laufen, muss vor Beginn der Paketübertragung Platz für das Paket am Anfang der Warteschlange geschaffen werden. Wenn die Zuwendungen auf mehrere Warteschlangen verteilt sind, wird eine Paketübertragung erst dann gestartet, wenn im Puffer Platz für ein ganzes Paket maximaler Größe vorhanden ist, um zu verhindern, dass kleine Pakete große Pakete verdrängen. Auf diese Weise wird eine einmal begonnene Paketübertragung auf einem Zeilenbus erst dann beendet, wenn das gesamte Paket übertragen wurde. Dementsprechend sind die Eingangspuffer der Kreuzschienen so konfiguriert, dass sie groß genug sind, um die maximale Paketgröße plus zusätzlichen Platz für den ungünstigsten Fall eines Roundtrips (Paketversand bis Kreditrückgabe) zu verarbeiten. Dies ist bei Jumbo-Paketen nicht der Fall. Um Pufferfläche zu sparen, sind die Crossbar-Eingangspuffer nur tief genug, um eine MTU ohne Jumbo-Größe (1500 Byte) zu verarbeiten, wobei ein Jumbo-Paket einen Zeilenbus blockieren kann, während es darauf wartet, Zugriff auf den gewünschten Spaltenbus zu erhalten.
  • Bei Spaltenbussen verwaltet jede Kreuzschiene die Anzahl der Guthaben für die Eingangspuffer an jedem Zielanschluss in dieser Spalte. Im Gegensatz zu Zeilenbussen ist es nicht erforderlich, dass für ein Paket maximaler Größe Guthaben verfügbar sind, bevor die Übertragung dieses Pakets auf einem Spaltenbus beginnt. Einzelne Wörter des Pakets werden übertragen, wenn Guthaben verfügbar wird. Daher muss der Eingangspuffer am Zielort für jeden Spaltenbus nur so groß sein, dass er die ungünstigste Latenzzeit für den Hin- und Rückweg (Paket zu Guthaben) abdeckt.
  • zeigt detaillierter eine Beispielimplementierung von zwei Anschlüssen, z. B. den Anschlüssen 0 und 1, die von Kachel 0 verwaltet werden, zusammen mit einem Kreuzschienenschalter 210, der eine Reihe von Zeilenbussen und Spaltenkanälen mit Kreuzschienen pro Kachel umfasst. Auf diese Weise hat jeder Anschluss seinen eigenen Reihenbus, der über seine Reihe kommuniziert, und jede Kachel hat die bereits erwähnte 16 x 8-Kreuzschiene, die für Eckumkehrungen verwendet wird, und einen Satz von acht Spaltenkanälen, die die acht in dieser Spalte enthaltenen Anschlüsse versorgen. Mit anderen Worten: Jeder Kreuzschienenschalter 210 hat sechzehn Zeilenbus-Eingangspuffer und acht mögliche Ziele. Damit die Daten z. B. vom Eingangsanschluss 17 zum Ausgangsanschluss 52 gelangen, werden sie vom Eingangsanschluss 17 entlang eines Zeilenbusses geleitet, durchlaufen eine lokale Kreuzschiene, die eine 16-zu-8-Arbitrierung darstellt, und gelangen dann über einen Spaltenkanal zum Ausgangsanschluss 52. Bezogen auf die gesamte Leitweglenkung durch alle verteilten Kreuzschienen ist die interne Bandbreite viermal größer als die externe Bandbreite, was dazu führt, dass bei der Leitweglenkung nahezu jeder beliebigen Permutation des Datenverkehrs durch den Switch 202 mit dem Eingang Schritt gehalten werden kann.
  • Zwischen den sechzehn Quellen für jedes Ziel kann ein faires Round-Robin-Verfahren angewendet werden. Sobald eine Quelle die Arbitrierung für die Datenkreuzschiene 210d gewonnen hat, behält sie die Kontrolle über den Zielspaltenbus, bis das gesamte Paket gesendet wurde. Jeder Ausgang gewährt eine begrenzte Menge an Paketnutzlast, so dass zu erwarten ist, dass der Wettbewerb um einen bestimmten Spaltenbus bei größeren Paketen recht begrenzt sein sollte. Aus diesem Grund wird erwartet, dass eine Round-Robin-Arbitrierung selbst bei möglicherweise großen Unterschieden in der Paketgröße zwischen den Anforderern ausreichend ist.
  • Die Teile des Switches 202, die mit den Ausgangsfunktionen verbunden sind, arbeiten im Allgemeinen mit Frames im Switch-Fabric-Format und haben einen Fabric-Header, auch z. B. für einen Frame, der an einem Ethernet-Port innerhalb eines einzelnen Switches 202 ankommt und sich darauf stützt.
  • Die Ausgangskontrolle der Alterswarteschlange ist für die Annahme von Anforderungen von allen Eingangsanschlüssen, z. B. den Eingangsanschlüssen 220b, über die Anforderungsquerleiste 210a, die Pufferung der Anforderungen, die Unterscheidung zwischen ihnen nach Verkehrsklassen unter Verwendung eines Traffic Shapers und die Weiterleitung der Anforderungen an die OFCT 216 zur Gewährung über die Gewährungsquerleiste 210b verantwortlich. Die Pufferung der Alterswarteschlange wird so verwaltet, dass jeder Eingang genügend Platz für den Datenfluss hat, während ein Eingang mit mehreren Datenflüssen, die auf einen bestimmten Ausgang abzielen, mehr Platz beanspruchen kann. Insbesondere wird der Platz in der Alterswarteschlange durch die Ausgabesteuerung verwaltet. Die Alterswarteschlange/Ausgabesteuerung kann auch für die Verwaltung des Zugriffs auf die Verbindung zuständig sein, und zwar entweder mit Hilfe einer kreditbasierten Flusskontrolle für einen angeschlossenen Eingangspuffer oder einer pausenbasierten Flusskontrolle für Nicht-Fabric-Verbindungen. Wenn ein Paket von der Warteschlange für das Alter freigegeben wird, wird es auf die Verbindung übertragen. Darüber hinaus verfügt die Alterungswarteschlange über einen Pfad, der es Paketen, die an einem bestimmten Anschluss, z. B. einem der Eingangsanschlüsse 220b, initiiert wurden (z. B. Wartungs- oder Verkleinerungspakete), ermöglicht, sich um Ressourcen an dem betreffenden Anschluss zu bemühen.
  • Die Anfragen kommen über einen Spaltenbus von jeder Zeile der Matrix 30 in den Ausgangssteuerblock. Jeder Spaltenbus speist ein unabhängiges FIFO (z. B. ein First-in-First-out-Schieberegister oder einen Puffer), wobei der Platz im FIFO über Kredite verwaltet wird. Die FIFOs können so bemessen sein (24 tief), dass sie einen Umlauf plus zusätzlichen Platz abdecken, damit Anforderungen aus den Querschienen 210a-210e herausgeschoben werden können und ein Blockieren des Kopfes der Zeile verhindert wird. Vor dem Schreiben in ein FIFO kann eine Anforderung auf einen gültigen Fehlerkorrekturcode (ECC) geprüft werden. Weist die ECC-Prüfung entweder einen Multi-Bit-Fehler (MBE) oder einen Single-Bit-Fehler (SBE) im Zielfeld auf (d. h. die Anforderung wurde an den falschen Anschluss weitergeleitet), wird die Anforderung als ungültig betrachtet und mit einer Fehlermarkierung verworfen.
  • Die LRU-Arbitrierung (Least Recently Used) kann zwischen den Spaltenbus-FIFOs durchgeführt werden, um zu entscheiden, welcher FIFO an die Alterswarteschlangenverwaltung weitergeleitet wird. Wenn Anforderungen aus jedem FIFO entfernt werden, werden Guthaben an die entsprechende Kreuzschiene zurückgegeben. Die Zeile, mit der ein eingehender Spaltenbus korrespondiert, kann sowohl davon abhängen, wo in der Matrix sich die Kachel befindet, als auch davon, in welcher Hälfte der Kachel sich der Block befindet.
  • Der Ausgabepuffer (OBUF) stellt Anforderungen an den Ausgabesteuerungsblock, um Reduzierungs- und Wartungspakete über eine Verbindung zu senden. Diesen Anforderungen kann die höchste Priorität eingeräumt werden. Ein FIFO mit 8 Speicherplätzen kann verwendet werden, um diese Reduktions-/Wartungspaketanforderungen zu puffern, während sie auf Ressourcen warten. Reduktionspakete brauchen keine Flusskanäle zu verwenden, und Wartungspakete können Loopback verwenden, um einen Fluss zu erzeugen, so dass die Überprüfung der Verfügbarkeit von Flusskanälen oder das Durchlaufen des OFCT zur Erzeugung eines Grant nicht erforderlich ist. Reduzierungs- und Wartungspakete müssen auch keinen Platz im Ausgangspuffer verwenden, so dass keine Überprüfung des Platzes erforderlich ist. Stattdessen kann eine Prüfung auf den Eingangspuffer des Linkpartners durchgeführt werden. Falls zulässig, kann eine Shaping Queue (SQ) oder ein virtueller Kanal (VC) gewährt werden, wodurch die Gewährung von Grant aus dem Age-Queue-Pfad in diesem Zyklus blockiert wird.
  • Die Größe des nächsten zu verarbeitenden Auftrags aus dem Ausgabepuffer wird mit max_frame_size abgeglichen. Übersteigt sie diese Einstellung, wird der Auftrag nicht verarbeitet und ein Fehlerflag gesetzt. Dies hat zur Folge, dass der Ausgabepuffer-Anforderungspfad blockiert wird, bis ein Warm-Reset durchgeführt wird. Das Fehlerflag bleibt gesetzt, bis der Reset erfolgt ist. Die Bedingung kann auch aufgehoben werden, indem die Einstellung von max_frame_size auf einen Wert erhöht wird, der über der Größe der blockierten Ausgabepufferanforderung liegt. Die für den Vergleich verwendete Größe kann die in der Ausgabepufferanforderung angegebene Größe sein (die eine auf der Leitung verwendete 4-Byte-Rahmenprüfsumme (FCS) enthalten kann).
  • Jedem Eingang kann ein fester Platz in der Warteschlange für das Alter zugewiesen werden. Dieser Platz in der Warteschlange ist groß genug, um einen Platz für jede SQ/VC zu reservieren, mit genügend zusätzlichem Platz, um einen Request/Credit Roundtrip abzudecken. Es obliegt der Eingabe, den ihr zugewiesenen Platz für ihre SQs/VCs zu verwalten. Diese Zuweisung (fixed_al/oc) ist über ein Steuer- und Statusregister (CSR) in jeder Eingangswarteschlange (INQ) programmierbar und kann z. B. im Bereich von 64-96 Speicherplätzen liegen. Der verbleibende Platz in der Warteschlange (8K- 64*fixed_al/oc) kann ein gemeinsam genutzter Platz sein, der für alle Eingänge zur Verfügung steht. Der gemeinsam genutzte Speicherplatz kann von der Ausgabe verwaltet werden, indem eingehende Anfragen bei ihrem Eintreffen vom statischen in den gemeinsam genutzten Speicherplatz verschoben werden, sofern im gemeinsam genutzten Speicherplatz Platz vorhanden ist, vorbehaltlich der Grenzen pro Eingabe. Wenn eine Anforderung in den gemeinsam genutzten Bereich verschoben wird, wird ein Guthaben zurückgegeben, z. B. sofort über die Guthaben-Kreuzschiene 210c, wobei die Anforderung in der Warteschlange als im gemeinsam genutzten Bereich befindlich markiert wird.
  • Wird eine Anfrage bewilligt, so wird der gemeinsam genutzte Speicherplatz gutgeschrieben, wenn er als gemeinsam genutzter Speicherplatz markiert ist. Wenn sie nicht als gemeinsam genutzter Speicherplatz gekennzeichnet ist, wird die Anfrage als Nutzung des statischen Speicherplatzes betrachtet und ein Guthaben wird mit der Gewährung an die Eingabe zurückgegeben.
  • Aufgrund von Konflikten in der Credit-Crossbar 210c ist es möglich, dass Credits nicht in jeder Taktperiode gesendet werden. Dementsprechend bietet ein FIFO einen Puffer für diese vorübergehenden Unterbrechungen. Der Platz in diesem FIFO wird benötigt, bevor eine Anforderung von der Anforderungskreuzschiene übernommen wird. Ein FIFO mit einer Tiefe von 32 Speicherplätzen kann verwendet werden, um die Wahrscheinlichkeit eines Rückstaus in die Anforderungskreuzschiene 210a zu begrenzen. Der gemeinsam genutzte Raum kann Grenzen dafür haben, wie viel Platz eine Eingabe (von einem Eingangsanschluss 220b) einnehmen kann. Diese Grenzen können als Prozentsatz des verfügbaren Platzes festgelegt werden. Ist der Grenzwert beispielsweise auf 50 % festgelegt, hat ein aktiver Eingangsanschluss Zugriff auf 50 % des Pufferspeichers, bei zwei aktiven Eingangsanschlüssen erhält jeder 37,5 % ((space_used_by_I + pace_Ieft*.5)/2 = (50 %+50 %*.5)/2), bei drei aktiven Eingangsanschlüssen erhält jeder 29,2 % ((space_used_by_2 + space_left*.5)/3 = (75 %+25 %*.5)/3), usw. Darüber hinaus kann der gesamte von den aktiven Eingangsanschlüssen belegte Platz auf die angegebene Gesamtzahl (50%, 75%, 87,5%) begrenzt werden. Somit kann der jedem Eingangsanschluss 220b zugewiesene Platz dynamisch variieren, je nachdem, wie viele Eingangsanschlüsse gerade aktiv sind. Die Hinzufügung eines aktiven Eingangsanschlusses führt dazu, dass andere aktive Eingangsanschlüsse ihren Platz aufgeben, der dann von dem neuen Eingang eingenommen wird.
  • Da eine Teilung in Hardware nicht einfach zu bewerkstelligen ist, kann die oben erwähnte Funktion zur Verwaltung der Guthaben in der Warteschlange als Nachschlagetabelle 310 mit 64 Einträgen 312 implementiert werden. Die Anzahl der derzeit aktiven Eingänge in den Alterswarteschlangen 320 indiziert 315 die Nachschlagetabelle 310. Die Werte 314 in der Nachschlagetabelle 310 spiegeln den Grenzwert für die Anzahl der gemeinsam genutzten Speicherplätze wider, die ein Eingang einnehmen kann, sowie den Gesamtspeicherplatz, den er als Ganzes verbrauchen kann. Es liegt also an der Software, die Werte 314 in der Nachschlagetabelle 310 zu programmieren, je nachdem, wie viel gemeinsam genutzter Speicherplatz insgesamt vorhanden ist und welchen Prozentsatz jeder Eingangsanschluss einnehmen darf. Wenn mehr Eingangsanschlüsse 220b aktiv werden, wird jedem Eingangsanschluss 220b weniger Platz zugestanden, und der insgesamt verfügbare Platz nimmt zu. Eingehende Anfragen von den Eingangsanschlüssen 220b, die diesen Grenzwert überschreiten oder insgesamt den Grenzwert für den Gesamtspeicherplatz überschreiten, dürfen keinen weiteren gemeinsamen Speicherplatz beanspruchen. Um die Anzahl der aktiven Eingangsanschlüsse 220b in den Alterswarteschlangen zu verfolgen, wird ein Satz von 64 Zählern 316 (einer für jeden Eingangsanschluss) verwendet. Diese Zähler werden hochgezählt, wenn eine Anforderung in die Alterswarteschlangen 320 gestellt wird, und sie werden heruntergezählt, wenn sie herausgenommen werden (d. h. wenn sie gewährt werden). Ein Zähler für die Anzahl der von Null verschiedenen Zählerstände 319 wird als Index in der Nachschlagetabelle 310 verwendet. Um den gemeinsam genutzten Speicherplatz zu verwalten, kann außerdem ein zusätzlicher Satz von 64 Zählern 318 verwendet werden, um die aktuelle Nutzung des gemeinsam genutzten Speicherplatzes durch jeden Eingang zu verfolgen. Es kann auch ein einziger Zähler 334 vorhanden sein, der zur Verfolgung der Gesamtnutzung des gemeinsam genutzten Speicherplatzes verwendet werden kann. Diese Zähler werden mit den aktuellen Quoten verglichen, um festzustellen, ob eine Anfrage den gemeinsam genutzten Speicherplatz nutzen darf oder nicht. Die Zähler 316, 318 können z. B. 13 Bit breit sein, um den maximalen Wert eines Objekts, der etwas weniger als 8K betragen kann, ausreichend zu erfassen.
  • Die Warteschlangen 320 können einen einzigen Speicher-RAM 321 mit 8K Speicherplätzen verwenden. Diese Speicherplätze können dynamisch 32 separaten Warteschlangen zugewiesen werden (eine für jede SQ/VC), wobei jede aus einer verknüpften Liste von Speicherplätzen innerhalb des RAM 321 besteht. Dadurch kann jede SQ/VC je nach Bedarf mehr Platz beanspruchen.
  • Es kann eine Alterswarteschlange 320 mit einem vorderen Zeiger 322 erstellt werden, der auf den Anfang der Warteschlange zeigt, und einem nächsten Zeiger 324 für jede Position, der auf das nächste Element in der Warteschlange zeigt. Die letzte Position in der Warteschlange kann durch einen hinteren Zeiger 326 angezeigt werden. Die Elemente werden vom Anfang der Warteschlange entnommen und am Ende der Warteschlange eingefügt. Zusätzlich zu den oben genannten Datenstrukturen verfügt jede Warteschlange über ein FIFO 328 mit Einträgen an ihrem Kopf. Diese FIFOs 328 können sicherstellen, dass eine Warteschlange bei jedem Takt eine Anforderung mit einer Lesezugriffszeit von mehreren Takten aus dem Anforderungs-RAM 321 erhalten kann. Wenn eine neue Anforderung eintrifft und das Kopf-FIFO 328 für diese Warteschlange nicht voll ist, umgeht sie das Anforderungs-RAM 321 und kann direkt in das Kopf-FIFO 328 geschrieben werden. Sobald Anforderungen für eine bestimmte Alterswarteschlange in den Anforderungs-RAM 321 geschrieben werden, werden nachfolgende Anforderungen ebenfalls in den Anforderungs-RAM 321 geschrieben, um die Ordnung aufrechtzuerhalten. Der Bypass-Pfad kann wieder verwendet werden, wenn sich keine weiteren Anforderungen für diese Alterswarteschlange im Anforderungs-RAM 321 befinden und Platz im Kopf-FIFO 328 vorhanden ist. Wenn eine Anforderung aus einem Kopf-FIFO 328 gelesen wird und sich entsprechende Anforderungen in der Warteschlange im Anforderungs-RAM 321 befinden, wird eine DeQueue eingeleitet. Es kann jeweils ein Kopf-FIFO 328 gelesen werden, so dass pro Taktperiode ein einziger Dequeue-Vorgang ausgelöst werden kann. Es kann eine Logik enthalten sein, um die verschiedenen Wettlaufbedingungen zwischen einer laufenden oder bevorstehenden Enqueue-Operation und dem Lesen eines Head-FIFO 328 zu behandeln.
  • Der oben erwähnte ECC-Schutz, der im Age-Queue-RAM 321 verwendet wird, kann auf die FIFOs 328 ausgedehnt werden, um die Datenweg-Flops zu schützen. Die resultierende Struktur kann 8K Flops umfassen (32 Warteschlangen x 5 tief x SQ-Bits breit). Bei der Generierung des ECC kann die Nummer der Warteschlange des Alters in die Berechnung einbezogen (aber nicht gespeichert) werden, um die Verwaltung der freien Liste zusätzlich zu überprüfen. Bei der Überprüfung der ECC kann die Anforderung als fehlerhaft angesehen werden, wenn in den Bits der Warteschlangennummer ein MBE oder ein SBE vorhanden ist.
  • Ein freier Listen-RAM kann ein einfaches FIFO sein, das mit Zeigern auf alle 8K-Einträge initialisiert wird, wenn ein Reset durchgeführt wird. Es kann eine Zählung vorgenommen werden, um zu verfolgen, wie viele Einträge in der freien Liste gültig sind. Wenn Einträge entnommen werden, werden sie von der Vorderseite des FIFO gepoppt und verwendet. Wenn Einträge zurückgegeben werden, werden sie an die Rückseite des FIFO geschoben. Eine bestimmte Anzahl von Einträgen (z. B. drei Einträge) am Kopf der freien Liste kann in Flops gehalten werden, damit sie für einen schnellen Zugriff verfügbar sind. Wie bei den Kopf-FIFOs für die Alterswarteschlangen wird ECC durch die Flops getragen, um Schutz zu bieten. Die resultierende Struktur kann minimale Flops haben (57 = 3 tief x 19 Bit breit).
  • Um die volle Leistung für kleine Pakete zu erreichen, unterstützen Age-Warteschlangen sowohl ein Enqueue als auch ein Dequeue pro Taktperiode. Die Operationen in den Datenstrukturen für eine Enqueue-Operation werden im Folgenden erläutert und können sich unterscheiden, je nachdem, ob die zu schreibende Warteschlange leer ist oder nicht.
  • In einigen Fällen ist ein gleichzeitiger Enqueue- und Dequeue-Vorgang in einer bestimmten Warteschlange leicht zu handhaben, da sie separate Felder verwenden und aktualisieren. Einige spezielle Szenarien können auftreten, z. B. wenn eine Dequeue-Operation die Alterswarteschlange leert. Um dieses Szenario zu behandeln, wird logischerweise zuerst eine Dequeue-Operation durchgeführt, gefolgt von einer Enqueue-Operation. Dementsprechend wird ein Leer-Kennzeichen als gesetzt angesehen, wenn die Warteschlange durch die Dequeue-Operation geleert wird, und dann durch die Enqueue-Operation gelöscht.
  • Die oben erwähnte Arbitrierung kann zwischen Anforderungen durchgeführt werden, die vorbehaltlich der Verwaltung des Eingangspuffers, des Ausgangspuffers und der Flusskanalquoten gewährt werden dürfen. Die Arbitrierung kann auch angehalten werden, wenn keine Guthaben für den OFCT-Eingangs-FIFO vorhanden sind. In einigen Ausführungsformen kann die Arbitrierung auf zwei Ebenen durchgeführt werden. Erstens kann die Traffic Shaping Arbitration zur Arbitrierung zwischen den SQs verwendet werden. Eine Deficit-Round-Robin-Arbitration kann zur Arbitrierung zwischen VCs innerhalb einer bestimmten SQ verwendet werden. Die Traffic Shaping Arbitration kann eine Reihe von Token Buckets verwenden, um die Bandbreite jeder SQ wie folgt zu steuern: acht Leaf Buckets, eines für jede SQ, vier Branch Buckets und ein Head Bucket.
  • Die Schlichtung kann in drei Gruppen unterteilt werden, wobei die erste Gruppe die höchste Priorität hat, gefolgt von einer zweiten Gruppe, die wiederum von einer dritten Gruppe gefolgt wird. Für die erste und zweite Gruppe kann die Schlichtung unter den in Frage kommenden SQs auf die gleiche Weise erfolgen. Zwischen den SQs für jede der acht Prioritätsstufen kann eine x8-Rundlauf-Schlichtung durchgeführt werden (acht parallele Rundlauf-Schlichtungen). Zwischen den Prioritätsstufen kann eine feste Arbitrierung durchgeführt werden. Die Arbitrage der Gruppe 3 hat beispielsweise keine Prioritäten und ist daher einfach eine einzige x8-Rundlauf-Arbitrage.
  • Bei der Schlichtung in der ersten Gruppe ergibt sich die Priorität für jeden aus der Einstellung in den Blattbereichen. Für die Arbitrierung in der zweiten Gruppe ergibt sich die Priorität aus der Einstellung in den Zweigen der Blattbereiche. In allen Fällen sind die Bereiche, die als für diese Gruppe in Frage kommend geprüft werden, auch die Bereiche, aus denen Paketgrößen-Token bezogen werden, wenn die Anfrage die Schlichtung gewinnt.
  • Bei der Auswahl der Alterswarteschlange 320 können Pakete klassifiziert werden, um die SQ auszuwählen, an die ihre Anfrage weitergeleitet wird. Dadurch kann der mit einer Anwendung verbundene Verkehr anders gestaltet werden als der Verkehr, der von einer anderen Anwendung oder einer anderen Verkehrsklasse stammt. Dies kann an den Edge-Ports, die mit einer Netzwerkkarte verbunden sind, von Nutzen sein, da die Anwendungen so konfiguriert sind, dass sie einen Teil der Ressourcen des Knotens nutzen, und ihnen dementsprechend ein Teil der Netzwerkbandbreite zugewiesen wird. Gemäß einer Ausführungsform erfolgt diese Klassifizierung durch Einteilung der Pakete in eine Verkehrsklassenkennung (FTAG), z. B. einen 4-Bit-Code, der Teil des Fabric-Frame-Headers ist, und eine VLAN-ID (VNI), wenn das Paket in die Fabric eintritt. Die FTAG und VNI können dann verwendet werden, wenn das Paket die Fabric verlässt, um die Shaping-Warteschlange auszuwählen.
  • Ein Konfigurationsregister kann verwendet werden, um FTAGs auf SQs abzubilden. Diese Konfiguration stimmt mit der entsprechenden Konfiguration in der Eingangswarteschlange überein. Wenn der Ausgangspuffer Guthaben von Verbindungspartnern anfordert oder zurückgibt, wandelt er eine bestimmte FTAG in eine SQ um. Für die Paketinjektion befindet sich die FTAG in R_TF _OBUF _CFG_PFG_TX_CTRL. Bei der Testerzeugung ist die FTAG im Teststeuerungsregister zu finden. Wenn die Reduktionsmaschine (RED) eine Kreditrückgabe anfordert, befindet sich die FTAG im rei_cdt/tog. Wenn ein Reduktionsrahmen aus dem Ausgabestrom entfernt wird und Guthaben des Verbindungspartners zurückgegeben werden müssen, ist die FTAG im Rahmenkopf zu finden.
  • Was die hier erörterten SQs betrifft, so kann jede Alterswarteschlange 320 32 SQs 330 haben, die durch {SQ, VC} adressiert werden. Die 3-Bit-SQ 330 kann als Formgebungsfunktion betrachtet werden, und die VC wählt eine von vier Warteschlangen innerhalb dieser Formgebungsfunktion aus. Bei Ethernet-Egress-Ports (Edge-Ports) wird der VC zur Vermeidung von Deadlocks nicht benötigt. Dementsprechend können alle 32 SQs 330 verfügbar sein. In einem solchen Szenario kann die SQ 330 ausgewählt werden, indem die SQ-Basis aus R_TF _OBUF _CFG_FTAG_SQ_MAP zu den unteren Bits der VNI addiert wird. Die 5-Bit-Summe legt die {SQ,VC} fest, die an die Alterswarteschlange zu senden ist. Es ist zu beachten, dass bei der Injektion von Frames an einem Egress-Port keine VNI verfügbar ist und daher direkt eine SQ-Basis verwendet werden kann. Bei Fabric Links wird die SQ 330 aus den oberen drei Bits der SQ Base entnommen. Die VC kann aus dem Frame-Header entnommen werden, wenn Guthaben für Reduktionsframes zurückgegeben werden, oder aus der entsprechenden Steuer-CSR (R_TF _OBUF _CFG_TEST_CTRL oder R_TF _OBUF _CFG_PFG_TX_CTRL), wenn Frames injiziert werden.
  • Die Verwaltung des Eingangspuffers eines Verbindungspartners kann von der Art des Geräts abhängen, an das die Verbindung angeschlossen ist. Geräte wie der Switch 202 können eine kreditbasierte Flusskontrolle verwenden, bei der jeder Kredit eine Speicherzelle im Eingangspuffer darstellt. Andere Geräte können eine Standard-Ethernet-Pause oder eine auf Prioritätspausen basierende Flusssteuerung verwenden. Anfragen, die als lokal beendet gekennzeichnet sind (lac term set), müssen die Flusssteuerung des Eingangspuffers des Verbindungspartners nicht berücksichtigen und brauchen keine zugehörigen Zähler zu aktualisieren. Der Speicherplatz des Verbindungspartners muss nicht berücksichtigt werden, wenn sich die Verbindung im Entleerungszustand befindet.
  • Für die kreditbasierte Flusskontrolle kann der Linkpartner-Eingangspuffer in acht Pufferklassen unterteilt werden. Jeder SQ 330 kann einer dieser 8 Pufferklassen zugewiesen werden. Für jede der Pufferklassen werden Guthaben verwaltet, wobei jedes Guthaben 32 Byte Speicherplatz im Link-Partner-Eingangspuffer darstellt. Damit die auf Guthaben basierende Flusskontrolle mit verschiedenen Geräten (Switch, erweiterte NIC) arbeiten kann, die jeweils unterschiedliche Zellengrößen haben können, ist die Zellengröße ein programmierbarer Wert in Einheiten von 32 Byte.
  • Es kann zwei Sätze von VCs geben, wobei jeder SQ 330 einem Satz zugewiesen ist. Für jeden VC kann eine maximale Rahmengröße an Speicherplatz reserviert werden, und jeder VC-Satz kann eine andere maximale Rahmengröße haben. Der verbleibende Teil des Link-Partner-Eingangspuffers ist gemeinsam genutzter dynamischer Speicherplatz, der von jeder SQ/VC genutzt werden kann, vorbehaltlich der Grenzen pro VC und Pufferklasse.
  • Die Größe, die mit der Anforderung kommt, stellt die Größe des Pakets auf der Leitung dar, die einen 4-Byte-FCS enthält. Diese wird beim Link-Partner in eine interne 2-Byte-FCS umgewandelt, bevor das Paket in den Eingangspuffer des Link-Partners geschrieben wird, so dass die Gutschrift diesen Unterschied berücksichtigen muss, der ein Faktor an der Grenze der Zellengröße sein kann. Bei einer Zelle mit einer Größe von 96 Byte wird beispielsweise für eine Zelle mit einer Größe von 97 oder 98 Byte eine einzelne Zelle benötigt. Um zu wissen, wann dies der Fall ist, enthält die Anfrage einen Korrekturterm, der wie folgt berechnet wird: req.len_correct= (byte_Ien % 16) == 1 oder 2.
  • Eine weitere Validierung dieses Begriffs ist erforderlich, um ihn in eine beliebige Zellgrößengrenze umzuwandeln. Er ist gültig, wenn die Länge die Zellgröße knapp überschreitet. Damit kann der validierte Term fen_correct wie folgt bestimmt werden: len_correct = (((16-Byte-Größe)% (2*32-Byte-Zellengröße))== 1) & req. len correct
  • Ein Beispiel dafür, wie diese Werte für einige Zellen- und Paketgrößen funktionieren, ist in der folgenden Tabelle dargestellt:
  • Länge Korrekte Berechnung
  • Größe (Bytes) Anfrage len_korrekt Größe (16B-Einheiten) Zellengröße (32B-Einheiten) len_korrekt Modulo-Ergebnis len_korrekt Genommener Kredit
    64 0 4 2 0 0 2
    65 1 5 2 1 1 2
    66 1 5 2 1 1 2
    67 0 5 2 1 0 3
    96 0 6 3 0 0 3
    97 1 7 3 1 1 3
    9B 1 7 3 1 1 3
    99 0 7 3 1 0 4
    128 0 8 4 0 0 4
    129 1 9 4 1 I 4
    130 1 9 4 1 1 4
    131 0 9 4 1 0 5
  • Die mit der Anfrage gelieferte Größe verwendet 8-Byte-Einheiten, und die Zellengröße des Link-Partner-Eingabepuffers ist ein Vielfaches von 32 Byte (32 * y, wobei y = Zellengröße aus dem CSR). Zunächst wird die 8-Byte-Größe in eine 16-Byte-Größe umgewandelt (ROUNDUP((8-Byte-Größe)/2)). Auch die Zellengröße wird in 16-Byte-Einheiten umgerechnet (2*y). Mathematisch lässt sich die Anzahl der Zellen, die eine Anfrage benötigt, wie folgt berechnen: ROUNDDN(((I6-Byte-Größe)+ 2*y - 1 - len_correct)/(2*y)) = Anzahl der Zellen
  • Eine Teilung ist zwar in der Hardware möglich, kann aber aus zeitlichen Gründen nicht im kritischen Pfad der Arbitrierung durchgeführt werden. Stattdessen wird eine alternative Kreditverwaltung verwendet. Das heißt, die Guthaben werden in Einheiten von 32 Bytes gehalten. Wenn eine Anfrage die Schlichtung gewinnt, wird die Anzahl der in Anspruch genommenen Guthaben um den maximalen Fehlerterm (2 * y-1) nach folgender Berechnung angepasst ROUNDDN(((I6-Byte-Größe)+ 2*y - 1)/2) = maximal benötigte 32-Byte-Credits. Da diese Berechnung das für das Paket benötigte Guthaben überschätzt, muss im nächsten Takt eine Modulo-Operation (X = (16-Byte-Größe) MOD 2*y, y = 32-Byte-Zellengröße aus dem CSR) durchgeführt werden, um den tatsächlichen Restwert zu ermitteln. Dieser Wert wird zusammen mit dem len - correct term zur Anpassung des Kreditzählers verwendet. Die Formel, mit der der Anpassungswert (adf_val) für X erstellt wird, lautet: Wenn (X == 0) adj_val = y - 1 sonst wenn (X == 1 und fen_correct) adj_val = y sonst adj_val = ROUNDDN((X-1)/2)
  • Die nachstehende Tabelle zeigt ein Beispiel für ein Anforderungsguthaben für 96-Byte-Zellen, das die über mehrere Paketlängen hinweg verwendeten Werte für die 96-Byte-Zellen des Schaltereingangspuffers (y = 3) angibt.
  • Beispiel für eine Kreditanfrage für 96-Byte-Zellen
  • Paketgröße (Bytes) Paketgröße (16-Byte-Einheiten) Genommener Kredit ModuloResult len_korrekt adj_val Korrigierte Kreditaufnahme
    48 3 4 3 0 1 3
    64 4 4 4 0 1 3
    80 5 5 5 0 2 3
    96 6 5 0 0 2 3
    97 7 6 1 1 3 3
    98 7 6 1 1 3 3
    99 7 6 1 0 0 6
    128 8 6 2 0 0 6
  • Wenn eine Anfrage gefiltert wird, bevor sie an den Eingangspuffer des Linkpartners weitergeleitet wird, gibt die Logik des Ausgangspuffers die SQ und VC zurück, so dass sie verwendet werden können, um die Guthaben an die entsprechenden Guthabenzähler zurückzugeben. Es ist keine Größe erforderlich, da die Paketgröße immer die gleiche ist, nämlich die Länge eines Reduktionsrahmens (69 Byte oder 16 Byte Größe= 5).
  • Die lokale (Master-)Seite der Verbindung führt eine Zählung der Anzahl der von jedem VC über beide Sätze gesendeten Pakete (insgesamt 8), eine Zählung der an jeden VC gesendeten Paketmenge (in 3 2-Byte-Mengen) (4) und eine Zählung der für jede Pufferklasse gesendeten Paketmenge (in 32-Byte-Mengen) (8). Der Link-Partner (Slave) der Verbindung behält den gleichen Satz von Zählungen bei, wobei diese regelmäßig über die Verbindung gesendet werden. Der Unterschied zwischen den Zählungen auf der Master- und der Slave-Seite besteht in einer Zählung der Anzahl der Pakete im Eingangspuffer des Link-Partners von jedem VC über beide Sätze hinweg sowie in einer Zählung des derzeit von jedem VC und jeder Pufferklasse belegten Platzes (in 32-Byte-Mengen). Außerdem wird die Gesamtmenge des von allen Paketen belegten Platzes gezählt. Eine Zusammenfassung der Zähler lautet wie folgt: master_vcx_cnt[4]/slave_vcx_cnt[4] - Master- und Slave-Zähler für die Anzahl der Pakete, die an jeden VC im Satz X gesendet wurden; master_vcy_cnt[4]/slave_vcy_cnt[4] - Master- und Slave-Zähler für die Anzahl der Pakete, die an jeden VC im Satz Y gesendet wurden; master_bc_cnt[8]/slave_bc_cnt[8] - Master- und Slave-Zählungen des von jeder Pufferklasse belegten Platzes in Einheiten von 32 Byte; master_vc_cnt[4]/slave_vc_cnt[4] - Master- und Slave-Zählungen des von jedem VC belegten Speicherplatzes in Einheiten von 32 Byte; master- tot- cnt/slave- tot - cnt - Master- und Slave-Zählungen des insgesamt belegten Speicherplatzes in Einheiten von 32 Byte.
  • Alle Zähler werden bei einem Warm-Reset auf Null gesetzt. Sie werden auch auf Null gesetzt, wenn sich die Verbindung im Entleerungszustand befindet oder wenn das CSR-Bit DBG_RESET zum Löschen ihres Zustands gesetzt ist. Der Ausgangspufferfilter lenkt ein Reduktionspaket auf einen anderen Weg als den zum Eingangspuffer des Link-Partners. In diesem Fall kann ein Signal zusammen mit dem SQ und VC des Pakets zurückgegeben werden. Auch hier ist die Länge nicht erforderlich, da die Größe dieser Pakete festgelegt ist. Diese Information wird verwendet, um die entsprechenden Master Credit Counts anzupassen.
  • Eine Anfrage darf an der Arbitrierung teilnehmen, wenn entweder ihre VC-Anzahl 0 ist (was anzeigt, dass ihr ein statisch zugewiesener Slot zur Verfügung steht) oder im dynamischen Bereich Platz für einen Rahmen maximaler Größe ist (vorbehaltlich der angestrebten Pufferklasse und VC-Grenzen). Es kann einen einzigen programmierbaren Wert für die maximale Rahmengröße geben, der für alle VCs und SQs verwendet wird. Die Anforderungsvalidierung für den Eingangspufferspeicher kann mit Hilfe der kreditbasierten Flusskontrolle erfolgen.
  • Die kreditbasierte Flusskontrolle kann zur Aufteilung eines dynamischen Raums auf zwei voneinander unabhängige Arten verwendet werden: erstens auf der Grundlage eines Limits, wie viel dynamischen Raum jeder der vier VCs einnehmen kann, und zweitens auf der Grundlage eines Limits, wie viel dynamischen Raum jede der acht Pufferklassen einnehmen kann. In beiden Fällen werden die Grenzen als Prozentsatz des verfügbaren Platzes festgelegt. Für ein bestimmtes Paket sollte sowohl in seinem Ziel-VC als auch in seiner Pufferklasse Platz zur Verfügung stehen. Wenn z. B. für jeden Bereich ein Limit von 50 % festgelegt ist, hat ein aktiver Bereich Zugriff auf 50 % des Pufferbereichs, bei zwei aktiven Bereichen erhält jeder Bereich 37,5 % ((50+50*.5)/2), bei drei aktiven Bereichen erhält jeder Bereich 29,2 % ((75+25*.5)/3) und so weiter. Außerdem kann der Gesamtplatz, der von den aktiven Plätzen belegt wird, auf die angegebene Gesamtzahl (50%, 75%, 87,5%) begrenzt werden. Dementsprechend variiert der jedem Platz zugewiesene Platz dynamisch je nachdem, wie viele Plätze gerade aktiv sind. Wenn ein zusätzlicher Platz aktiv wird, müssen die anderen aktiven Plätze einen Teil ihres Platzes abgeben, der dann von dem neuen Platz eingenommen wird.
  • Wie die oben beschriebene Teilungsfunktion ist auch diese Funktion als Nachschlagetabelle implementiert. Für den VC-Speicherplatz gibt es in diesem Beispiel 16 Einträge, wobei jeder Eintrag den für jeden VC verfügbaren Speicherplatz sowie den insgesamt für alle VCs verfügbaren Speicherplatz angibt. Für die Pufferklassen kann es 256 Einträge geben, wobei jeder Eintrag den für jede Pufferklasse verfügbaren Platz sowie den für alle Pufferklassen insgesamt verfügbaren Platz angibt. Der Platz wird jeweils in 2048-Byte-Einheiten angegeben. Die Tiefe jeder Tabelle reicht aus, um alle Kombinationen aktiver Mitglieder (VCs oder Pufferklassen) abzudecken, wobei jede eine unabhängige Einstellung für ihre Prozentsätze haben kann. Damit ist es Sache der Software, die Werte in der Tabelle zu programmieren, je nachdem, wie viel dynamischer Speicherplatz insgesamt zur Verfügung steht und welchen Prozentsatz jedes Mitglied über alle möglichen Kombinationen hinweg einnehmen darf. Je mehr davon aktiv werden, desto weniger Platz wird ihnen zugestanden und desto mehr Platz ist insgesamt verfügbar. Anfragen nach Speicherplatz, die über diesem Grenzwert oder insgesamt über dem Gesamtgrenzwert liegen, dürfen keinen weiteren dynamischen Speicherplatz beanspruchen.
  • Eine VC- oder Pufferklasse gilt als aktiv, wenn sie entweder eine Anforderung in einer Alterungswarteschlange hat oder wenn sie ausstehende Gutschriften für Linkpartner-Eingangspufferplätze hat. Nehmen wir als Beispiel an, es gibt nur 4 Räume (Tabelle mit 16 Einträgen) mit den Prozentsätzen SPACE0(50%), SPACE1(40%), SPACE2(30%), SPACE3(10%) und einem dynamischen Gesamtraum von 16KB. Daraus ergeben sich die in der nachstehenden Beispieltabelle für den Pufferspeicher angegebenen Werte in Mengen von 16 Bytes.
  • Beispiel für Pufferraum
  • Index RAUM3 RAUM2 RAUM1 RAUM0 Insgesamt
    0 K.A. K.A. K.A. K.A. K.A.
    1 K.A. K.A. K.A. 512 512
    2 K.A. K.A. 410 K.A. 410
    3 K.A. K.A. 319 398 717
    4 K.A. 307 K.A. K.A. 307
    5 K.A. 250 K.A. 416 666
    6 K.A. 255 339 K.A. 594
    7 K.A. 202 270 337 809
    8 102 K.A. K.A. K.A. 102
    9 94 K.A. K.A. 469 563
    10 94 K.A. 377 K.A. 471
    11 75 K.A. 299 374 748
    12 95 284 K.A. K.A. 379
    13 78 234 K.A. 389 701
    14 80 239 319 K.A. 638
    15 79 236 315 394 1024
  • Als Beispiel werden die Werte in der Zeile für Index 7 wie folgt berechnet: Gesamt%= 0.5 + (1-0.5)*0.4 + (1-0.5-(1-0.5)*0.4)*0.3 = 0.79; SPACEO = (0.5/(0.5+0.4+0.3))*0.79*1024 = 337; SPACEI = (0.4/(0.5+0.4+0.3))*0.79*1024 = 270; SPACE2 = (0.3/(0.5+0.4+0.3))*0.79*1024 = 202; Gesamt= 337 + 270 + 202 = 809
  • Wie oben erwähnt und unter Bezugnahme auf , können Switches, wie z. B. der Switch 202, verwendet werden, um eine Switch-Fabric zu erstellen, wobei die Switch-Ports 220 so konfiguriert werden können, dass sie entweder als Edge-Ports oder als Fabric-Ports arbeiten. Wie bereits erwähnt, kann der Switch 202 verschiedene Netzwerktopologien unterstützen, einschließlich, aber nicht beschränkt auf, z. B. Libellen- und Fat-Tree-Topologien. Netzwerke können aus einem oder mehreren Slices bestehen, die jeweils die gleiche Gesamttopologie aufweisen, obwohl sich die Slices in Bezug auf ihre Zusammensetzung unterscheiden können. Die Knoten sind mit einem oder mehreren Ports in jeder Slices verbunden. Wenn ein Netz mehrere Slices hat und ein Knoten mit mehr als einem Slice verbunden ist, wird angenommen, dass der Knoten in jedem Slice an der gleichen Stelle angeschlossen ist.
  • Das Routing in der Switch-Fabric kann durch eine in Switch 202 implementierte Fabric-Routing-Funktion (FRF) gesteuert werden. Ein Beispiel für eine FRF-Komponente 400 ist in den und dargestellt. Es versteht sich, dass eine separate Instanz der FRF-Komponente 400 innerhalb der Eingangslogik für jeden Port des Switches 202 implementiert werden kann. Die von der FRF-Komponente 400 getroffenen Routing-Entscheidungen können auf diejenigen Frames angewendet werden, die nicht bereits Teil eines etablierten Flusses sind. Es ist zu beachten, dass die FRF-Komponente 400 nicht notwendigerweise weiß, ob ein bestimmter Rahmen mit einem Fluss verbunden ist oder nicht, sondern vielmehr eine unabhängige Weiterleitungsentscheidung für jeden an einem Eingangsport präsentierten Rahmen trifft. Die FRF-Komponente 400 kann Filter, Tabellen, Schaltkreise und/oder Logik, wie z. B. Auswahlschaltkreise/Logik, umfassen, um die Weiterleitung von Daten durch eine Switch-Fabric, wie hier beschrieben, zu bewirken. Wie dargestellt, umfasst die FRF-Komponente 400 mindestens: eine minimale Ports-Auswahlkomponente 402 (die eine minimale Tabellenkomponente 402A umfasst), verschiedene Ports-Filter (Filter für zugelassene Ports, Filter für betriebsbereite Ports, Filter für belegte Ports); eine Komponente 402B zur Unterscheidung bevorzugter Ports; Komponenten/Logik 402C zur pseudozufälligen Auswahl nach unten; Ausnahmetabellen 404 (einschließlich einer Ausnahmelistentabelle 404A); eine Komponente 406 für betriebsbereite Ports, die eine globale Fehlertabelle 406A umfasst; und eine Routing-Algorithmus-Tabelle 408. Wie in dargestellt, kann die FRF-Komponente 400 ferner Folgendes umfassen: eine Komponente 410 zur Auswahl nicht-minimaler Ports, die eine lokale Komponente 410A zur nicht-minimalen Auswahl und eine globale Komponente 410B zur nicht-minimalen Auswahl umfasst; und eine Ausgangslogikkomponente 412, die eine adaptive Auswahlkomponente oder Logik 412A umfasst. Die FRF-Komponente 400 umfasst weitere Komponenten, die hier beschrieben werden.
  • Insbesondere bestimmt die FRF-Komponente 400 einen bevorzugten Port zur Weiterleitung jedes Frames, der am Eingangsport präsentiert wird, basierend auf: der Ziel-Fabric-Adresse (DFA) eines empfangenen Frames; dem aktuellen Routing-Status des Frames (wo sich der Frame auf seinem Pfad befindet und den Pfad bzw. die Pfade, die er genommen hat, um seinen aktuellen Routing-Status zu erreichen); dem Switch-Fabric-Routing-Algorithmus und der Konfiguration; und Lastmetriken, die mit den möglichen Ausgangsports verbunden sind, um Filter für belegte Ports zu verwenden.
  • Die FRF-Komponente 400 kann eine Routing-Algorithmus-Tabelle 408 enthalten, die als softwarekonfigurierbare Tabelle ausgeführt sein kann, die auf der Grundlage des aktuellen Routing-Zustands des Rahmens gültige Auswahlmöglichkeiten bestimmt. Gültige Entscheidungen sind beispielsweise, ob ein lokaler minimaler, globaler minimaler, lokaler nicht-minimaler oder globaler nicht-minimaler Pfad für den nächsten Hop des Frames gewählt werden darf. Der Routing-Status enthält Informationen wie den VC, auf dem der Frame empfangen wurde, und ob er sich in der Quell-, der Ziel- oder einer Zwischengruppe befindet. Die Routing-Algorithmus-Tabelle 408 bestimmt zusammen mit der adaptiven Auswahlfunktion oder -logik 412A (siehe unten) auch den VC, der für den nächsten Sprung des Rahmens verwendet werden soll.
  • Als Beispiel wird das Frame-Routing mit Unicast-DFAs beschrieben. Es ist jedoch zu beachten, dass die DFA der Routing-Anforderung entweder im Unicast- oder im Multicast-Format vorliegen kann. Das Unicast-Format kann ein 9-Bit-Global-ID-Feld (global_id), ein 5-Bit-Switch-ID-Feld (switch_id) und ein 6-Bit-Endpunkt-ID-Feld (endpoint_id) enthalten. Die globale ID kann eine Gruppe innerhalb des Netzes eindeutig identifizieren. Sie identifiziert insbesondere die letzte Gruppe, an die der Rahmen zugestellt werden muss. Die Switch-ID identifiziert eindeutig einen Switch innerhalb der durch die globale ID identifizierten Gruppe. Das Feld Endpunkt-ID identifiziert zusammen mit der globalen ID und der Switch-ID den Endpunkt, der mit dem Rand des Netzes verbunden ist und an den der Rahmen zugestellt werden soll. Dieses Feld wird einem Port oder einer Reihe von Ports auf dem Switch zugeordnet, der durch die globale ID und die Switch-ID identifiziert wird.
  • Das Multicast-Format enthält ein 13-Bit-Multicast-ID-Feld (multicast_id). Dieses Feld wird von der FRF-Komponente 400 auf eine Reihe von Ports am aktuellen Switch abgebildet, an die der Rahmen weitergeleitet werden soll.
  • Aus diesen Informationen ermittelt die FRF-Komponente 400 einen aktualisierten Routing-Status für den Frame, der dann in den Frame übertragen wird. Um beispielsweise das Routing in einer Dragonfly-Topologie zu realisieren, kann der aktuelle Status eines Rahmens aus dem VC des Rahmens (wie oben beschrieben) ermittelt werden. Basierend auf algorithmischen Switch Fabric Routing-Regeln, die für die Switch Fabric spezifiziert sind (deren Auswahl weiter unten beschrieben wird), bestimmt die FRF-Komponente 400 einen bestimmten VC, der für den nächsten Hop des Frames verwendet wird, um Deadlocks zu vermeiden. Zusätzliche Routing-Statusinformationen können abhängig davon bereitgestellt werden, wo sich der Frame auf seinem Weg befindet, z. B. ob der Frame in seiner Quellgruppe, in einer Zwischengruppe oder in seiner Zielgruppe ist. Es sei darauf hingewiesen, dass die FRF-Komponente 400 eine Port-Filterung durchführt (die weiter unten ausführlicher beschrieben wird), indem sie Filter für zugelassene Ports, Filter für in Betrieb befindliche Ports, Filter für besetzte Ports usw. verwendet, um festzustellen, ob ein bevorzugter Port, an den ein Rahmen weitergeleitet werden soll, derzeit fehlerhaft, besetzt, nicht vorhanden usw. ist.
  • Der Schalter 202 verteilt die Lastinformationen zwischen den Schaltern. Die FRF-Komponente 400 empfängt die Lastmessung von und von ihrem zugehörigen Ausgangsanschluss. Die FRF-Komponente 400 empfängt von ihrem zugehörigen Eingangsport zusammengefasste Lastinformationen für einen benachbarten Switch. Jede FRF-Komponente 400 tauscht Lastinformationen mit allen anderen FRF-Instanzen innerhalb desselben Switches aus. Die FRF-Komponente 400 liefert zusammengefasste Lastinformationen an ihren zugehörigen Ausgangsanschluss zur Weiterleitung an einen benachbarten Switch. Durch den Lastverteilungsmechanismus erfährt jede FRF-Komponente 400 die an jedem Ausgangsanschluss ihres Switches gemessene Last. Außerdem erfährt jeder FRF die zusammengefassten Lastinformationen für alle benachbarten Switches.
  • Es ist zu beachten, dass die FRF-Komponente 400 das Multicasting von Rahmen unterstützen kann. Wenn ein Multicast-DFA empfangen wird, bestimmt die FRF-Komponente 400 eine Reihe von Anschlüssen, an die der mit dem Multicast-DFA verbundene Rahmen weitergeleitet werden soll. Der Satz von Ports kann durch Zugriff auf eine Nachschlagetabelle bestimmt werden, die softwarekonfigurierte Multicast-Fabric-Adressen auf Ausgangsports abbildet. Dies kann dazu beitragen, Probleme im Zusammenhang mit doppelten Multicast-Rahmenkopien zu vermeiden.
  • Wie bereits erwähnt, wird der Multicast-Verkehr auf der Grundlage der Konfiguration der Multicast-Weiterleitungstabellen statisch weitergeleitet. Genauer gesagt, identifiziert die Multicast-Tabelle die Ports des aktuellen Switches, an die Kopien des Multicast-Pakets weitergeleitet werden sollen. Dadurch wird implizit auch die Anzahl der zu diesem Zeitpunkt erzeugten Kopien bestimmt, da für jedes an einem Port empfangene Multicast-Paket nur eine Kopie an jeden anderen Port weitergeleitet wird, der laut Multicast-Tabelle eine Kopie benötigt. Um die doppelte Zustellung von Multicast-Paketen zu verhindern, entfernen Multicast-Weiterleitungsfilter Kopien des Multicast-Pakets abhängig von der Quellgruppe, aus der das Multicast-Paket stammt.
  • zeigt ein Beispiel für einen Routenauswahlprozess, der eine Abwärtsselektion von Portkandidaten und eine adaptive Routenauswahl auf der Grundlage der Last beinhaltet. Die FRF-Komponente 400 berücksichtigt drei Kategorien von Kandidatenanschlüssen, an die ein Rahmen weitergeleitet werden kann: bevorzugte Kandidatenanschlüsse für den minimalen Pfad 502, nicht bevorzugte Kandidatenanschlüsse für den minimalen Pfad 504 und Kandidatenanschlüsse für den nicht minimalen Pfad 506. Je nachdem, wo sich ein Rahmen auf seinem Weg befindet, sind nicht-minimale Pfadkandidaten-Ports entweder globale nicht-minimale Pfadkandidaten-Ports oder lokale nicht-minimale Pfadkandidaten-Ports.
  • Die Filterung kann auf die drei Kategorien von Portkandidaten angewandt werden, z. B. auf die Filterung von Betriebsports, nutzbaren Ports und belegten Ports. Die hier angewandte Port-Filterung kann verwendet werden, um die Menge der gültigen Ports, die als Pfadkandidaten in Frage kommen, zu reduzieren, indem abwesende und/oder fehlerhafte Ports identifiziert und aus der Betrachtung entfernt werden.
  • Operative Portfilterung (oder nicht-operative Portfilterung) kann sich auf die Entfernung nicht-operativer Ports aus Portsätzen beziehen, die als Kandidaten für das Routing in Betracht gezogen werden, z. B. bevorzugte Minimalpfad-Kandidatenports 502, nicht-bevorzugte Minimalpfad-Kandidatenports 504 und Nicht-Minimalpfad-Kandidatenports 506. Das heißt, der Switch 202 kann bestimmte Ports als nicht betriebsfähig identifizieren. Diese nicht betriebsbereiten Ports können in einer Maske für nicht betriebsbereite Ports angegeben werden. Es sei darauf hingewiesen, dass in einigen Ausführungsformen die Software erzwingen kann, dass zusätzliche Ports des Switches 202 als nicht betriebsfähig eingestuft werden, indem sie einen nicht betriebsfähigen Port-CSR verwendet, z. B. wenn ein oder mehrere Ports aufgrund geplanter Wartungsarbeiten abgeschaltet werden sollen.
  • Bei der Filterung nutzbarer (oder unbrauchbarer) Ports können Portkandidaten herausgefiltert werden, die normalerweise akzeptabel wären, aber beispielsweise aufgrund von Fehlern innerhalb des Netzes 100 unakzeptabel/unbrauchbar geworden sind, um einen oder mehrere Ziel-Switches, Zielgruppen (von Switches) usw. zu erreichen, aber weiterhin akzeptabel oder nutzbar sind, um einen oder mehrere andere Ziel-Switches zu erreichen. In einigen Ausführungsformen kann die globale Fehlertabelle 406A verwendet werden, um globale Minimalpfad-Portkandidaten und globale Nicht-Minimalpfad-Portkandidaten in Abhängigkeit von einer Zielgruppe des weitergeleiteten Rahmens zu blockieren. So können beispielsweise Portkandidaten, die zu einer Zwischengruppe (von Switches) ohne Konnektivität zu einer bestimmten Zielgruppe (von Switches) führen, bei der Weiterleitung von Frames zu dieser Zielgruppe nicht berücksichtigt werden, obwohl dieselben Portkandidaten nicht unbedingt für andere Zielgruppen gesperrt werden müssen. Die globale Fehlertabelle 406A kann über das Feld global_id der DFA des Rahmens ermittelt oder indiziert werden.
  • In einigen Ausführungsformen kann eine Ausnahmeliste, die in der Ausnahmelistentabelle 404A geführt wird, verwendet werden, um Portkandidaten in Abhängigkeit von der Zielgruppe oder dem Switch, an den der Rahmen weitergeleitet wird, bedingt auszuschließen. Es ist zu beachten, dass die Ausnahmelistentabelle 440A dazu verwendet werden kann, bevorzugte globale Mindestpfad-Ports zu identifizieren. Dementsprechend wird die Ausnahmelistentabelle 404A zum Ausschluss von Anschlusskandidaten verwendet, wenn sie nicht zur Ermittlung bevorzugter globaler Mindestpfadanschlüsse eingesetzt wird.
  • Es sollte beachtet werden, dass das Wissen darüber, welche Ports in einem benachbarten Switch besetzt sind, verwendet werden kann, um zu bestimmen, ob die Ports, die mit einem benachbarten Switch verbunden sind, schlechte Kandidaten für den Empfang eines weitergeleiteten Rahmens sind, basierend darauf, ob der benachbarte Switch den Rahmen anschließend an einen Port weiterleiten muss, der bereits besetzt ist. Bei der Prüfung von Ports, die für das globale Minimal-Routing in Frage kommen, sind die mit einem benachbarten Switch verbundenen Ports beispielsweise schlechte Kandidaten, wenn die globalen Ports des benachbarten Switches, die mit der Zielgruppe des Frames verbunden sind, alle belegt sind, wobei sich globale Ports auf Ports beziehen, die mit anderen Switches verbunden sind, die zu einer anderen Gruppe von Switches gehören. Ähnlich verhält es sich, wenn in der Zielgruppe die mit einem benachbarten Switch verbundenen Ports als Kandidaten für das lokale nicht-minimale Routing in Frage kommen, wenn die lokalen Ports des benachbarten Switches, die mit dem Ziel-Switch des Rahmens verbunden sind, alle besetzt sind.
  • Dementsprechend kann die FRF-Komponente 400 eine Filterung nach ausgelasteten Ports durchführen, indem sie Masken für ausgelastete Ports verwendet, um stark belastete Ports von der Betrachtung als Kandidatenports auszuschließen. Es ist zu beachten, dass in einigen Ausführungsformen stark ausgelastete Ports aus der Betrachtung entfernt werden, wenn andere, nicht stark ausgelastete Kandidatenports vorhanden sind. Andernfalls, wenn keine nicht stark belasteten Ports vorhanden sind, werden die stark belasteten Ports durch die Filterung nach Auslastung nicht aus der Betrachtung entfernt. Die FRF-Komponente 400 verwaltet vier Masken für ausgelastete Ports, d. h. Ports, deren Last einen softwaredefinierten Schwellenwert überschreitet: Maske für ausgelastete Ports des lokalen Switches; globale Maske für nicht minimal ausgelastete globale Ports; globale Maske für nicht minimal ausgelastete lokale Ports; Maske für ausgelastete Ports des entfernten Switches. Die Informationen aus diesen Masken werden zwischen den Switches ausgetauscht, um den entfernten Switch zu füllen.
  • Eine lokale Switch Busy Port Maske kann sowohl auf Minimal Path Candidate Ports als auch auf lokale Non-Minimal Path Candidate Ports angewendet werden. Der FRF generiert eine 64-Bit Is_busy_port_mask, indem er die local_load jedes Ports mit einem softwaredefinierten Schwellenwert vergleicht. Ports, deren Auslastung höher ist als dieser Schwellenwert, werden in dieser Maske als besetzt markiert.
  • Eine globale Maske für einen nicht-minimal ausgelasteten Port kann auf globale Ports globaler nicht-minimaler Pfadkandidaten angewendet werden. Der FRF erzeugt eine 64-Bit gnmbgp_mask, indem er die gnmgp_Ioad jedes Ports mit einem softwaredefinierten Schwellenwert vergleicht. Ports, deren Auslastung höher ist als dieser Schwellenwert, werden in dieser Maske als beschäftigt markiert.
  • Eine globale Maske für einen nicht-minimal ausgelasteten lokalen Port kann auf lokale Ports von globalen nicht-minimal ausgelasteten Pfadkandidaten angewendet werden. Der FRF erzeugt eine 64-Bit gnmblp_mask, indem er die gnmlp_load jedes Ports mit einem softwaredefinierten Schwellenwert vergleicht. Ports, deren Auslastung höher ist als dieser Schwellenwert, werden in dieser Maske als besetzt markiert.
  • Eine zielgruppenabhängige Busy-Port-Maske, die aus einer globalen Busy-Port-Tabelle eines entfernten Switches gewonnen wird, kann auf globale Minimalpfad-Kandidaten-Ports angewendet werden. Wenn ein Rahmen in seiner Zielgruppe weitergeleitet wird, kann dementsprechend eine zielschalterabhängige Busy-Port-Maske, die aus einer lokalen Busy-Port-Tabelle des entfernten Schalters gewonnen wird, auf lokale Kandidaten-Ports für nicht-minimale Pfade angewendet werden.
  • Nach Anwendung der oben erwähnten Filter- oder Abwärtsselektionsstufe kann sich ein Satz von überlebenden Pfadkandidaten-Ports 508 ergeben. Das heißt, dass eine reduzierte Anzahl von Portkandidaten ermittelt werden kann, nachdem nicht funktionsfähige und unbrauchbare Portkandidaten entfernt wurden, die stark belastet sind, so dass ein Satz von Portkandidaten übrig bleibt. In einigen Ausführungsformen wird ein Pseudo-Zufallsauswahlverfahren verwendet, um die Anzahl der überlebenden Pfadkandidaten-Ports 508 weiter auf eine bestimmte Schwellenanzahl von Ports zu reduzieren, die jeder Kategorie von Kandidaten-Ports zugeordnet sind (bevorzugte minimale Pfadkandidaten-Ports, nicht-bevorzugte minimale Pfadkandidaten-Ports und nicht-minimale Pfadkandidaten-Ports). In einigen Ausführungsformen kann diese Schwellenanzahl von Kandidatenanschlüssen vier Kandidatenanschlüsse pro Kategorie betragen. Wenn die Mindestanzahl der Kandidatenhäfen nicht erreicht wird, werden keine Kandidatenhäfen aus dieser Kategorie in Betracht gezogen.
  • In einigen Ausführungsformen kann diese pseudozufällige Auswahl (oder Abwärtsauswahl) von Kandidatenports gewichtet werden. Das heißt, dass jedem Anschluss gemäß der CSR-Konfiguration Gewichtungen, z. B. zwischen 0 und 15, zugewiesen werden können. Mit dieser Gewichtung kann die Wahrscheinlichkeit, mit der einzelne Kandidatenports ausgewählt werden, so beeinflusst werden, dass Ports mit einer höheren Gewichtung eine größere Chance haben, ausgewählt zu werden. Beispielsweise führt eine Gewichtung von 15 dazu, dass ein Anschluss mit 15-facher Wahrscheinlichkeit im Pseudo-Zufallsauswahlverfahren ausgewählt wird. In einigen Ausführungsformen können die Portkandidaten auf der Grundlage der ihnen zugewiesenen Gewichte in vier Gruppen (GW1, GW2, GW4, GW8) gefiltert werden, wobei ein Portkandidat je nach zugewiesenem Gewicht zu mehreren Gruppen gehören kann (z. B, ein Portkandidat mit der Gewichtung 1 gehört nur zu einer Gruppe, während ein Portkandidat mit der Gewichtung 5 zu zwei Gruppen gehört (GW1 und GW4, d. h. 1 + 4 = 5) und ein Portkandidat mit der Gewichtung 15 zu allen vier Gruppen gehört (Gw1, GW2, GW4, GW8, d. h. 1 + 2 + 4 + 8 = 15). Die Anzahl der Portkandidaten in jeder Gruppe kann bestimmt werden (nW1, nW2, nW4, nW8), und die Pseudo-Zufallsauswahl wird auf jede Gruppe angewendet, um einen Portkandidaten aus jeder Gruppe auszuwählen (cW1, cW2, cW4, cW8). Das Gewicht jeder Gruppe kann zusammen mit ihrem Gesamtgewicht berechnet werden: wW1 = nW1; wW2 = 2*nW2; wW4 = 4*nW4; wW8 = 8*nws; wtotal= wW1+wW2+wW4+wW8. Eine fünfte Pseudo-Zufallsauswahl kann durchgeführt werden, um eine Zahl j aus dem Bereich 0 ... Wtotal - 1. Einer der Kandidaten cW1, cW2, cW4, cW8 wird auf der Grundlage des Wertes von j wie folgt als der nach unten gewählte Kandidatenanschluss ausgewählt: Wenn j < wW1, wähle cW1; wenn j < wW1 + wW2, wähle cW2; wenn j < wW1 + wW2 + wW4, wähle cW4; sonst wähle cW8.
  • Die Anzahl der Ports in jeder Gruppe kann von Anfrage zu Anfrage aufgrund des sich ändernden Betriebsstatus und der Auslastung variieren und kann auch von der Konfiguration der globalen Fehlertabelle 406A abhängig sein. Sie kann auch von der Art des Ports abhängen, an dem die Routing-Anforderung durchgeführt wird, d. h. z. B. von einem Edge-Port oder einem lokalen Port. Unter der Annahme, dass sich Betriebszustand und Last nicht zu schnell ändern und dass die Konfiguration der globalen Fehlertabelle 406A für verschiedene global_id-Werte nicht stark variieren sollte, wird der zuvor erzeugte Wert jedes Pseudozufallsgenerators einfach als Offset für die Vorspannung seines nächsten Wertes verwendet. Wenn ein Offset-Wert außerhalb des Bereichs liegt (> n - 1), wird er durch Abschneiden der oberen Bits in den Bereich gebracht. mgnm = 4 Kandidaten-Ports werden durch den Pseudo-Zufallsauswahlprozess erzeugt. Jeder Kandidat kann durch ein separates Exemplar der oben beschriebenen gewichteten Pseudo-Zufallsabwärtsauswahllogik 410C erzeugt werden.
  • Es ist zu beachten, dass ein und derselbe Portkandidat von mehr als einer der Instanzen/Iterationen der gewichteten Pseudo-Zufallsauswahllogik 410C ausgewählt werden kann, wodurch sich die Anzahl der ausgewählten Portkandidaten verringert. Die Wahrscheinlichkeit, dass ein und derselbe Portkandidat von mehr als einem der mgnm = 4 globalen, nicht-minimalen, gewichteten Pseudo-Zufallsselektoren ausgewählt wird, sinkt mit zunehmender Anzahl der zur Auswahl stehenden Portkandidaten. Im Zusammenhang mit einer Libellen-Topologie und einem Netz mit voller globaler Bandbreite gibt es an einem Edge-Port in der Quellgruppe potenziell etwa 48 mögliche globale nicht-minimale Kandidaten-Ports: 16 globale Ports und 32 lokale Ports. Wenn ein lokaler Hop genommen wurde, ist der nächste Hop ein globaler Hop, wodurch sich die Anzahl der Kandidaten-Ports auf etwa 16 reduziert. Wenn das Netz jedoch so verjüngt ist, dass es nur ein Viertel der vollen globalen Bandbreite unterstützt, stehen nach einem lokalen Hop möglicherweise nur vier globale Kandidaten zur Auswahl. Die Wahrscheinlichkeit der Auswahl von vier eindeutigen globalen nichtminimalen Kandidaten-Ports zeigt die Wahrscheinlichkeit der Auswahl von vier eindeutigen Kandidaten-Ports bei einer unterschiedlichen Anzahl von möglichen Kandidaten. Die Wahrscheinlichkeit der Auswahl von n eindeutigen globalen nichtminimalen Kandidaten-Ports zeigt die Wahrscheinlichkeit, dass eine unterschiedliche Anzahl der vier ausgewählten Kandidaten eindeutig ist, wenn nur 16, 8 oder 4 Kandidaten-Ports zur Auswahl stehen.
  • Die FRF-Komponente 400 kann die empfangenen Busy-Port-Masken des entfernten Switches verwenden, um die oben erwähnte globale Busy-Port-Tabelle des entfernten Switches mit Busy-Port-Masken zu generieren, die Ports identifizieren, die mit benachbarten Switches verbunden sind, die als globale Minimalpfad-Kandidaten auf der Grundlage der Zielgruppe, zu der der Frame geroutet wird, vermieden werden sollten. In ähnlicher Weise können die empfangenen „Remote Switch Busy Port“-Masken auch verwendet werden, um die oben erwähnte „Remote Switch Busy Local Port“-Tabelle mit „Busy Port“-Masken zu erstellen, die Ports identifizieren, die mit benachbarten Switches verbunden sind, die als lokale Kandidaten für nicht-minimale Pfade vermieden werden sollten, wenn in der Zielgruppe geroutet wird, basierend auf dem Ziel-Switch, zu dem der Rahmen geroutet wird.
  • Die rs_busy_port_masks werden verwendet, um die Eignung benachbarter Switches (ob die Ports benachbarter Switches besetzt oder ruhig sind) für das Erreichen bestimmter Zielgruppen über globale minimale Pfade und bestimmter Ziel-Switches über lokale nicht-minimale Pfade oder über lokale minimale Pfade zu beurteilen. Jede FRF-Instanz, die einem lokalen Port oder einem globalen Port entspricht, kann so konfiguriert werden, dass sie eine 64-Bit-Maske rs_busy_port_mask erzeugt. Die generierte Maske wird an den mit diesem Port verbundenen Partner-Switch übermittelt. Ebenso kann der Partner-Switch eine rs_busy_port_mask generieren und zurücksenden.
  • Jede FRF-Instanz kommuniziert die rs_busy_port_mask, die sie von ihrem Partner-Switch erhalten hat, an alle anderen FRF-Instanzen im Switch über den Port-Status-Ring (der die Kacheln eines Switches verbindet und Status- und Lastinformationen zwischen den Ports des Switches kommuniziert). Jede FRF-Instanz erfasst alle rs_busy_port_masks, so dass alle FRF-Instanzen den Remote Busy Port Status erfahren, der von allen benachbarten Switches bereitgestellt wird. Jede FRF-Instanz verwendet die rs_busy_port_masks, die sie empfängt, um die Tabellen der belegten Ports zu erstellen, die in der Remote Switch Busy Global Port (RSBGP)-Tabelle und der Remote Switch Busy Local Port (RSBLP)-Tabelle beschrieben sind.
  • Die Generierung der rs_busy_port_mask erfolgt in zwei Schritten. Im ersten Schritt wird die local_Ioad jedes Anschlusses mit einer per Software konfigurierbaren Zwischenmaske verglichen, die alle einzeln belegten Anschlüsse enthält. Diese Zwischenmaske wird gebildet, wenn der Status eines jeden Anschlusses von der Ringschnittstelle für den Anschlussstatus empfangen wird. Ports, die als nicht betriebsbereit eingestuft werden, werden in der Zwischenmaske ebenfalls als beschäftigt erfasst. Im zweiten Schritt wird die Link-Bündelung berücksichtigt, so dass ein Port nur dann in der rs_busy_port_mask als besetzt markiert wird, wenn er und alle anderen Ports, die Teil desselben Bündels sind, in der Zwischenmaske als besetzt markiert sind. Entweder sind alle Ports, die zum selben Bundle gehören, in der rs_busy_port_mask als besetzt markiert, oder keiner. Globale Ports, die Teil desselben Bundles sind, verbinden sich alle mit derselben entfernten Gruppe. Lokale Ports, die Teil desselben Bundles sind, verbinden sich alle mit demselben entfernten Switch innerhalb der aktuellen Gruppe.
  • Da die rs_busy_port_masks verwendet werden, um festzustellen, ob der Switch, der die Maske erzeugt hat, ein guter Kandidat für das Routing eines Frames zu einer anderen Gruppe oder zu einem anderen Switch in der aktuellen Gruppe ist, wird die Bündelung verwendet, um eine konsistente Ansicht der Eignung des erzeugenden Switches zu liefern, wenn der Besetzt-Status über seine Links, die mit der Zielgruppe oder dem Ziel-Switch in der aktuellen Gruppe verbunden sind, inkonsistent ist. Der Grund für die hier beschriebene Behandlung der Bündelung ist, dass der Switch, der die rs_busy_port_mask generiert, ein Kandidat für das Erreichen der Zielgruppe oder des Ziel-Switches in der aktuellen Gruppe bleibt, solange er mindestens eine Verbindung zur Zielgruppe oder zum Switch hat, die nicht besetzt ist; das adaptive Routing an dem Switch, der die rs_busy port_mask generiert hat, sollte den Frame an die nicht besetzte Verbindung weiterleiten.
  • Die Ports müssen entweder in der CSR für gebündelte Ports oder in der CSR für nicht gebündelte Ports enthalten sein (beide sind Teil der statischen Beschreibung der Verkabelung), damit sie in der rs_busy port_mask als besetzt markiert werden können. Der zweite Schritt wird bei jedem Rahmen durchgeführt, der vom Portstatusring empfangen wird. Die gebündelten Portmasken werden gescannt, um die Bündel und die darin enthaltenen Ports zu identifizieren. Darüber hinaus wird die Maske der nicht gebündelten Ports konsultiert, um alle anderen Ports zu identifizieren, die nicht zu einem Bündel gehören, deren Besetzt-Status aber ebenfalls in die generierte rs_busy_port_mask aufgenommen werden sollte.
  • Bei der Berechnung der rs_busy_port_mask wird ein anderer softwaredefinierter Schwellenwert verwendet, da die Übermittlung und Verarbeitung der rs_busy_port_mask und die Zustellung eines Rahmens, der dieser Maske unterliegt, an den entfernten Switch, der die Maske generiert hat, eine größere Latenzzeit erfordert. Wegen der größeren Latenzzeit kann es sinnvoll sein, von einem Port eine höhere Auslastung zu verlangen, bevor er als so ausgelastet gilt, dass er nicht mehr für den Empfang zusätzlicher Frames von einem entfernten Switch in Frage kommt. Ein ausgelasteter entfernter Anschluss sollte so ausgelastet sein, dass er während der gesamten Zeit, die für den Empfang eines Rahmens, der der Maske unterliegt, erforderlich ist, ausgelastet bleibt.
  • Die oben erwähnte RSBGP-Tabelle speichert die Masken der belegten Ports, indiziert durch die Zielgruppe (global_id). Auch hier wird die RSBGP-Tabelle bei der Auswertung globaler Minimalpfade verwendet, die aus einem Sprung zu einem benachbarten Switch bestehen, der einen globalen Port hat, der mit der Zielgruppe verbunden ist, um Ports des aktuellen Switches herauszufiltern, die für das Erreichen der Zielgruppe schlecht geeignet sind, weil der oder die entsprechenden globalen Ports des benachbarten Switches, die von den herausgefilterten Ports des aktuellen Switches erreicht werden, zu stark belastet sind.
  • Die RSBLP-Tabelle speichert belegte Port-Masken, die nach dem Ziel-Switch (switch_id) indiziert sind, und kann wiederum bei der Auswertung lokaler nicht-minimaler Pfade verwendet werden, die aus einem lokalen Hop zu einem benachbarten Switch gefolgt von einem weiteren lokalen Hop zum Ziel-Switch bestehen. Für Topologien wie Fat-Tree, bei denen ein lokaler Minimalpfad aus einem lokalen Hop zu einem benachbarten Switch, gefolgt von einem weiteren lokalen Hop zum Ziel-Switch, bestehen kann, kann die RSBLP-Tabelle auch bei der Auswertung von lokalen Minimalpfaden verwendet werden. Die RSBLP-Tabelle wird verwendet, um Ports des aktuellen Switches herauszufiltern, die für die indirekte Erreichung des Ziel-Switches ungeeignet sind, weil der Port oder die Ports des benachbarten Switches, die mit dem Ziel-Switch verbunden sind, zu stark belastet sind.
  • Es ist zu beachten, dass auf die RSBGP-Tabelle und die RSBLP-Tabelle nie für dieselbe Routing-Anfrage zugegriffen wird. Auf erstere wird zugegriffen, wenn ein Frame geroutet wird, der nicht in der Zielgruppe ist, und auf letztere wird nur zugegriffen, wenn ein Frame geroutet wird, der in der Zielgruppe ist. Daher sind beide in demselben Speicher implementiert, der als Remote Switch Busy Port bezeichnet wird
  • Unter der Voraussetzung, dass es mindestens einen gültigen Kandidaten-Port gibt, dürfen die verschiedenen Busy-Port-Filter (Busy Ports Filter, Local Non-Minimal (LN) Busy Port Filter, Global Non-Minimal (GN) Busy Port Filter) nicht alle Kandidaten-Ports gemeinsam blockieren. Wenn es brauchbare Portkandidaten gibt, werden sie zugelassen, auch wenn sie „schlecht“ sind, wenn es keine bessere Wahl gibt. Andernfalls wird eine leere Routenantwort für die Routing-Anfrage erzeugt, wenn tatsächlich Routen verfügbar sind.
  • Um zu verhindern, dass eine falsche Antwort auf eine leere Route erzeugt wird, werden die erste Stufe des Filters für belegte Anschlüsse des bevorzugten und des nicht bevorzugten minimalen Pfads ( und die erste Stufe des Filters für belegte Anschlüsse des lokalen nicht minimalen Pfads ( werden alle deaktiviert, wenn die folgenden Bedingungen alle zutreffen: Kein Kandidat überlebt die erste Stufe des Filters für belegte Ports des bevorzugten minimalen Pfads (Busy Ports Filter); kein Kandidat überlebt die erste Stufe des Filters für belegte Ports des nicht bevorzugten minimalen Pfads (Busy Ports Filter); kein Kandidat überlebt die erste Stufe des Filters für belegte Ports des lokalen nicht-minimalen Pfads (Local Non-Minimal (LN) Busy Port Filter); und kein Kandidat überlebt den Filter für belegte Ports des globalen nichtminimalen Pfads (Global NonMinimal (GN) Busy Port Filter).
  • Es ist zu beachten, dass es keine Kandidaten-Ports für den minimalen Pfad gibt, wenn das minimale Routing deaktiviert ist (Filter für zulässige Ports). Lokale Nicht-Minimalpfad-Kandidaten-Ports gibt es nur, wenn das lokale Nicht-Minimalpfad-Routing aktiviert ist (Kandidat Lokale Nicht-Minimalpfad-Ports). Globale Nicht-Minimalpfad-Kandidaten gibt es nur, wenn das globale Nicht-Minimalpfad-Routing aktiviert ist (Candidate Global Non-Minimal Path Ports). Lokales und globales nichtminimales Routing sind in der Regel nicht beide gleichzeitig aktiviert. Wenn die erste Stufe der Filter für belegte Ports des bevorzugten und des nicht-bevorzugten minimalen Pfads sowie der Filter für belegte Ports des lokalen nicht-minimalen Pfads aufgrund der oben beschriebenen Bedingungen deaktiviert sind, sind die einzigen Kandidaten-Ports, die in einer adaptiven Auswahlstufe (wie unten beschrieben) zu sehen sind, schlechte Kandidaten, da es sich um Ports handelt, die zu anderen Switches führen, deren Ports (die mit der Zielgruppe oder dem Ziel-Switch verbunden sind) stark belastet sind. Dies liegt daran, dass dies die einzigen Kandidaten-Ports sind, die von den deaktivierten Filtern blockiert wurden, und dass es ohne diese deaktivierten Filter keine anderen Kandidaten gibt.
  • Die adaptive Auswahlphase wählt zwischen diesen verbleibenden/überlebenden Kandidaten-Ports, die alle schlecht sind, auf der Grundlage ihrer verzerrten lokalen Last (lokale Last und Lastwertauswahl), obwohl ihre lokale Last nicht unbedingt den Grund für ihre schlechte Qualität widerspiegelt. Ihr schlechter Charakter kann das Ergebnis einer hohen Downstream-Last auf bestimmten Ports der anderen Switches sein, die von diesen Kandidatenports erreicht werden. Da die adaptive Auswahlphase möglicherweise nicht erkennen kann, wie schlecht diese Kandidaten sind, kann die hier beschriebene Koordination zwischen den verschiedenen Busy-Port-Filtern genutzt werden. Wenn jeder Busy-Port-Filter unabhängig voneinander entscheidet, ob er seine RSBGP- und RSBLP-Tabellen-basierten Filter deaktiviert oder nicht, könnten Situationen wie die folgende auftreten. Der nicht bevorzugte Minimalpfad-Filter für belegte Häfen könnte einen oder mehrere Kandidaten erzeugen, die nicht schlecht sind, ohne dass eine seiner Filterstufen deaktiviert ist. Der bevorzugte Minimal Path Busy Port Filter könnte nur einen oder mehrere Kandidatenports erzeugen, wenn beide Filterstufen deaktiviert werden. Somit sind alle Kandidaten-Ports, die er erzeugen kann, schlecht. In der adaptiven Auswahlphase werden die nach unten selektierten, nicht schlechten, nicht bevorzugten Minimalpfad-Kandidatenports mit den nach unten selektierten, schlechten, bevorzugten Minimalpfad-Kandidatenports verglichen. Der adaptiven Auswahlstufe fehlt jedoch der Überblick darüber, wie schlecht die Kandidaten für den bevorzugten Minimalpfad sind, so dass sie möglicherweise einen schlechten Kandidaten für den bevorzugten Minimalpfad gegenüber einem nicht schlechten Kandidaten für den nicht bevorzugten Minimalpfad auswählt.
  • Eine Alternative zu dem hier beschriebenen Koordinierungsmechanismus der Filter für besetzte Ports wäre, dass alle Filter für besetzte Ports unabhängig voneinander agieren, aber dass die Filter für besetzte Ports auf dem minimalen Pfad und die lokalen Filter für besetzte Ports auf dem nichtminimalen Pfad jeweils ein Signal an die adaptive Auswahlstufe weiterleiten, um anzuzeigen, ob ihre jeweiligen Portkandidaten aufgrund besetzter Ports an nachgeschalteten Switches eine schlechte Wahl sind. Wenn dies der Fall ist, kann die adaptive Auswahlfunktion die Priorität ihrer Portkandidaten zugunsten anderer Ports aufheben. Das Ergebnis wäre das gleiche wie die hier beschriebene Koordinierung zwischen den verschiedenen Filtern für besetzte Anschlüsse.
  • Wie in dargestellt, kann eine lastbasierte adaptive Auswahl an den verbleibenden Pfadkandidaten-Ports 510 durchgeführt werden, die nach dem von der FRF-Komponente 400 durchgeführten Pseudo-Zufallsauswahlprozess übrig bleiben. Die adaptive Auswahlphase führt zu einem einzigen, am wenigsten belasteten Portkandidaten 512, an den ein Rahmen weitergeleitet werden kann, wobei die aktuelle Belastung der Portkandidaten, die die Pseudozufallsauswahl nach unten überlebt haben (überlebende Portkandidaten 508), verglichen wird, um den am wenigsten belasteten Portkandidaten aus dieser verbleibenden Gruppe von Portkandidaten zu bestimmen.
  • In einigen Ausführungsformen werden bevorzugte Minimalpfad-Kandidatenports gegenüber nicht bevorzugten Minimalpfad-Kandidatenports und Minimalpfad-Kandidatenports gegenüber Nicht-Minimalpfad-Kandidatenports bevorzugt ausgewählt. Um diese bevorzugte Auswahl zu erreichen, kann vor der Durchführung des adaptiven Auswahlvergleichs ein Vorspannungswert zur Last jedes Portkandidaten hinzugefügt werden. Der verwendete Bias-Wert kann mit Hilfe von CSRs konfiguriert werden und kann je nach Art des Pfades, auf den er angewendet wird (d. h. nicht bevorzugt minimal, bevorzugt minimal und nicht minimal), der Verkehrsklasse des weitergeleiteten Rahmens und der Position des Rahmens auf seinem Pfad variieren. Beispielsweise können Rahmen, die zu einer Verkehrsklasse mit niedriger Latenz gehören, stärker auf minimale Pfade ausgerichtet sein als Rahmen in anderen Verkehrsklassen, um eine größere Wahrscheinlichkeit zu haben, Anforderungen oder Bedürfnisse mit niedriger Latenz zu erfüllen. Frames können auch zunehmend auf Minimalpfad-Routen ausgerichtet sein, je näher die Frames an ihrem Ziel sind.
  • Jeder vorzeichenbehaftete Lastwert (9 Bit breit) wird durch Addition eines vorzeichenlosen (8 Bit breiten) Vorspannungswertes zu einem vorzeichenlosen (8 Bit breiten) Port-Lastwert ermittelt. Um den Vorspannungswert und den Typ des Lastwerts zu bestimmen, der für jeden Kandidaten gilt, werden in den vorangehenden Stufen der minimalen und nicht minimalen Portauswahl die Kandidatenports in drei verschiedene Kategorien unterteilt. Die Vorspannungswerte werden aus einer per Software konfigurierbaren Tabelle, der Vorspannungstabelle 414A, entnommen (im Folgenden ausführlicher beschrieben). Die Art des für jeden Port zu verwendenden Lastwerts wird bestimmt und führt zu minimal bevorzugten Kandidaten-Ports (zu denen Edge-Port-Kandidaten gehören, falls vorhanden), nicht-minimalen Kandidaten-Ports (entweder globale oder lokale nicht-minimale Kandidaten, je nach Konfiguration der Routing-Algorithmus-Tabelle 408), wobei ein Satz globaler nicht-minimaler Kandidaten-Ports sowohl globale als auch lokale Ports enthalten kann, während ein Satz lokaler nicht-minimaler Kandidaten-Ports nur lokale Ports enthält. Je nach dem Punkt, an dem die Routing-Anforderung durchgeführt wird, kann eine Kategorie entlang des Pfades zwischen den Edge-Ports der Quelle und des Ziels keine Kandidaten enthalten. Am Ziel-Switch z. B. enthält bei typischer Konfiguration nur die minimale nicht bevorzugte Kategorie Kandidaten für Unicast-Verkehr.
  • Damit sich die Vorspannung auf dem Weg eines Telegramms zu seinem Ziel ändern kann und die Vorspannung vom FTag des Telegramms abhängt, werden die Einträge in der Vorspannungstabelle 414A sowohl durch den Punkt des Telegramms auf seinem Weg (z. B. an der Quellgruppe, an einer Zwischengruppe, an der Zielgruppe) als auch durch seine FTag-Vorspannungsklasse indiziert. Die FTag-Bias-Klasse ist ein vom FTag-Wert des Rahmens abgeleiteter Wert. Jeder Eintrag in der Bias-Tabelle enthält drei Bias-Werte: einen für minimal bevorzugte Kandidatenports, einen für nicht bevorzugte minimale Kandidatenports und einen für nicht minimale Kandidatenports.
  • In einigen Ausführungsformen ist auch eine Vorspannungsübersteuerung implementiert, bei der, wenn der aus der Vorspannungstabelle 414A ermittelte Vorspannungswert einer Kandidatenkategorie der maximal mögliche Vorspannungswert ist, diese Kategorie anders behandelt wird, als dies bei anderen Vorspannungswerten der Fall wäre. Insbesondere werden Ports, auf die der maximale Vorspannungswert angewandt wird, unabhängig von ihrer Auslastung nie ausgewählt, es sei denn, es stehen keine anderen Möglichkeiten zur Verfügung. Wird jedoch der maximal mögliche Vorspannungswert auf alle verfügbaren Anschlüsse angewandt, wird der verfügbare Anschluss mit der geringsten Vorspannungslast gewählt; die unterschiedliche Behandlung, die mit dem maximal möglichen Vorspannungswert verbunden ist, wird in diesem Fall außer Kraft gesetzt.
  • Insbesondere stellen die Auslastungswerte die Auslastung der Ports des Switches 202 dar und werden bei der Auswertung der auslastungsbasierten Portmasken und beim Vergleich der Kandidatenports während des adaptiven Routenauswahlprozesses verwendet. Lastbasierte Portmasken werden in den Filtern für ausgelastete Ports verwendet, um Ports, die aufgrund der aktuellen Auslastung nicht in Frage kommen, aus der Menge der in Frage kommenden Ports zu entfernen. Es gibt eine Reihe verschiedener Arten von Lastwerten, die innerhalb des Switches verwendet werden, und einige werden an benachbarte Switch-Geräte übermittelt. Diese Lastwerte werden in den folgenden Abschnitten beschrieben, wobei zu beachten ist, dass veranschaulicht, wie die Lastwerte gemessen, übermittelt und verwendet werden.
  • Es werden mehrere Lastmetriken berechnet und verwendet, um zu bestimmen, an welchen Anschluss ein Rahmen weitergeleitet werden soll, wenn es mehr als einen Anschluss gibt, an den der Rahmen weitergeleitet werden kann. Die Lastmetriken werden auch bei der Erstellung von Busy-Port-Masken verwendet, die, wie oben beschrieben, dazu dienen, stark ausgelastete Ports aus der Betrachtung herauszunehmen.
  • Es werden hier fünf Lastmetriken beschrieben: lokale Last, Gruppenlast, globale nicht-minimale globale Portlast, mittlere globale Last und globale nichtminimale lokale Portlast.
  • Was die lokale Last betrifft, so wird die Last jedes Ausgangsports eines Schalters (z. B. der Ausgangsports 220c des Schalters 202) kontinuierlich bewertet und der entsprechenden FRF-Instanz als 8-Bit-Wert local_load zur Verfügung gestellt. Größere Werte stehen für eine höhere Last. Die aktuelle Last, die an jedem Ausgangsanschluss vorhanden ist, wird vom Output Control Age Queue Block gemessen. Die Ausgangsanschlusslast wird von jeder Alterswarteschlangeninstanz an die FRF-Instanz (der FRF-Komponente 400) weitergegeben, die mit der Eingangsseite desselben Anschlusses verbunden ist. Der dem FRF bereitgestellte Lastwert ist ein 8-Bit-Wert, der als local_load bezeichnet wird. Die Alterswarteschlange bestimmt die lokale Last auf der Grundlage einer Kombination aus der Menge des anstehenden Datenverkehrs, der darauf wartet, über diesen Anschluss abgewickelt zu werden, und der Menge des Datenverkehrs, der auf der gegenüberliegenden Seite der Verbindung im Eingangspuffer des Switch-Geräts des Link-Partners ansteht. Die Berechnung und Konfiguration von local_load wird später durchgeführt. Jede FRF-Instanz verteilt den local_load-Wert, den sie von ihrer zugehörigen age queue-Instanz erhält, an alle anderen FRF-Instanzen. Auf diese Weise erfährt jede FRF-Instanz die aktuelle local_load eines jeden Ausgangsports.
  • Wenn die Port-Loads von Kandidaten-Ports verglichen werden, um den besten Port für die Weiterleitung eines Frames zu bestimmen, wird der local_load-Wert des Ports für Ports verwendet, die für das Minimalpfad-Routing in Frage kommen, und für Ports, die für das lokale Nicht-Minimalpfad-Routing in Frage kommen.
  • Die Gruppenlast ist ein Maß dafür, wie geeignet eine Libellengruppe für die Verwendung als Zwischengruppe in einem globalen nicht-minimalen Pfad ist. Der 8-Bit-Wert für die Gruppenlast wird nicht von einem Switch, wie z. B. dem Switch 202, berechnet, sondern ist softwarekonfigurierbar. Die Software könnte bei der Ableitung des group_Ioad-Werts ein Maß für die Netzinjektionslast verwenden, die auf der Eingangsseite der Edge-Ports der Gruppe vorhanden ist, oder den group_Ioad-Wert auf der Grundlage einer Richtlinie bestimmen, die die Verwendung bestimmter Gruppen als nichtminimale Zwischengruppen verhindert, vielleicht auf der Grundlage der in den Gruppen laufenden Aufträge oder Dienste. Der Wert group_Ioad soll also repräsentativ für den Umfang des lokalen Verkehrs innerhalb einer Gruppe sein.
  • Ein Netzverwaltungs-Stack setzt den group_load-Wert durch regelmäßiges Schreiben in einen CSR. Der per Software konfigurierte Wert für die Gruppenauslastung wird über globale Links kommuniziert. FRF-Instanzen, die mit globalen Links verbunden sind, leiten den group_load-Wert, den sie von ihrem Link-Partner in der Gruppe auf der gegenüberliegenden Seite des Links erhalten, an alle anderen FRF-Instanzen im Switch weiter. Auf diese Weise erfährt jede FRF-Instanz die Gruppenlastwerte der Gruppen am gegenüberliegenden Ende jeder der vom Switch abgeschlossenen globalen Links.
  • Bei der globalen nichtminimalen globalen Portauslastung (gnmgp_Ioad) handelt es sich um eine Metrik, mit der die Eignung eines globalen Ports für die Weiterleitung eines Rahmens an die Zwischengruppe, die von der mit dem globalen Port verbundenen globalen Verbindung erreicht wird, beurteilt wird. Die gnmgp_load ist nominell gleich dem Maximum aus dem local_load-Wert des globalen Ports und dem group_Ioad-Wert, der von der Gruppe empfangen wird, die von der globalen Verbindung erreicht wird. Durch das Feld G-NMGP _EN_ GRP LD in CSRR _ TF _ FRF_CFG-_LOAD_CTRL kann jedoch die Komponente group_load ausgeschlossen werden.
  • Wenn die Port-Loads von Kandidaten-Ports verglichen werden, um den besten Port für die Weiterleitung eines Frames zu bestimmen, wird der gnmgp_Ioad-Wert des Ports für globale Ports verwendet, die für globales Non-Minimal-Path-Routing in Frage kommen.
  • Die mittlere globale Last (mean_global_load) ist für die Beurteilung der Eignung eines Switches für das Erreichen einer Zwischengruppe, die direkt mit diesem Switch verbunden ist, vorgesehen. Der mean_global_load-Wert ist ein 8-Bit-Wert, der dem arithmetischen Mittelwert der gnmgpJoad-Werte aller globalen Ports des Switches entspricht. Ports, die entweder von der Hardware oder der Software als nicht betriebsbereit eingestuft werden, werden von der Berechnung ausgeschlossen. Die in die mean_global_load-Berechnung einzubeziehenden Ports werden aus den globalen Ports CSR R TF FRF CFG GNM ermittelt.
  • Wenn für einen Port, dessen Last in die Berechnung der mittleren_globalen_Last einfließt, kein group_load-Wert vom Port-Statusring empfangen wird, weil entweder keine Verbindungspartnerdaten für diesen Port empfangen werden oder weil die empfangenen Verbindungspartnerdaten keine globalen Verbindungsdaten sind, basiert der Beitrag dieses Ports zur mittleren_globalen_Last ausschließlich auf der lokalen Last dieses Ports. Es sollte klar sein, dass der oben erwähnte Portstatusring Status- und Lastinformationen zwischen den Ports eines Switches (z. B. Eingangs- und Ausgangsports 220b bzw. 220c des Switches 202) übermittelt. Der berechnete mean_global_load-Wert wird über lokale Verbindungen kommuniziert. FRF-Instanzen, die mit lokalen Verbindungen verbunden sind, leiten den mean_global_Ioad-Wert, den sie von ihrem Link-Partner im lokalen Switch auf der gegenüberliegenden Seite der Verbindung erhalten, an alle anderen FRF-Instanzen in einem Switch weiter. Auf diese Weise erfährt jede FRF-Instanz die mean_global_load-Werte der lokalen Switches am gegenüberliegenden Ende jeder der lokalen Verbindungen, die von der Vermittlungsstelle abgeschlossen werden, und kann diese Werte bei der globalen nicht-minimalen Pfadauswahl verwenden.
  • Globale nicht-minimale lokale Portauslastungsmetriken werden von jeder FRF-Instanz berechnet, unter Verwendung des Portstatusrings zwischen den Ports in einem Switch verteilt und zwischen Switches verteilt. Die globale nicht-minimale lokale Portauslastung ist eine Metrik zur Beurteilung der Eignung eines lokalen Ports für die Weiterleitung eines Rahmens an eine Zwischengruppe eines globalen nichtminimalen Pfads. Die globale nicht-minimale lokale Portauslastung berücksichtigt sowohl die Auslastung des lokalen Ports als auch die Eignung des lokalen Gruppen-Switches, mit dem der Port verbunden ist, um eine Zwischengruppe zu erreichen. Der gnmlp_Ioad-Wert eines Ports ist gleich dem Maximum aus der local_load des Ports und der mean_global_load, die vom Partner-Switch des Ports gemeldet wird. Durch Softwarekonfiguration ist es möglich, die Komponente mean_global_load zu entfernen, so dass die gnmlp_Ioad eines Ports einfach gleich seiner local-load wird.
  • Der gnmlp_Ioad-Wert ist ein 8-Bit-Wert. Der berechnete gnmlp_load-Wert basiert auf den Werten local_load und mean_global_load, die über den Port-Status-Ring verteilt werden. Jede FRF-Instanz berechnet den gnmlpJoad-Wert für alle Ports ihres Switches, an denen Linkpartnerdaten für eine lokale Verbindung empfangen werden. Wenn vom Partner-Switch eines Ports keine Laststatusinformationen empfangen werden, wird der gnmlp_Ioad-Wert für diesen Port gleich dem local_load-Wert des Ports gesetzt.
  • Für Ports, an denen Linkpartnerdaten für eine globale Verbindung empfangen werden, wird der gnmlp_Ioad-Wert des Ports auf den für gnmgp_load berechneten Wert gesetzt. Dies ist ein Nebeneffekt einer Implementierungsoptimierung, bei der für gnmgp_Ioad und gnmlp_Ioad derselbe Speicherplatz verwendet wird, da für jeden gegebenen Port höchstens einer der beiden Werte gültig ist. Die globale nicht-minimale lokale Portlast-Metrik wird nicht an Ports verwendet, an denen globale Link-Partner-Daten empfangen werden.
  • veranschaulicht beispielhafte Lastmessungen und wie die Lastmessung zwischen Schaltern in einer Gruppe ausgetauscht werden kann. zeigt eine Gruppe von Schaltern, z. B. Gruppe 1, die die Schalter 602, 604 und 606 umfasst, von denen jeder eine Ausführungsform des Schalters 202 ( ) sein kann. Gruppenlastwerte können, wie oben erwähnt, über globale Verbindungen ausgetauscht werden, und wie dargestellt, werden Gruppenlastwerte von jedem der Schalter 602, 604 und 606 von anderen Gruppen/Schaltern in der Switch-Fabric übertragen/empfangen. Innerhalb der Gruppe 1 tauschen die Switches 602, 604 und 606 mean_global_load-Werte und rs_busy_port_masks aus. Wie bereits erwähnt, erfasst jede FRF-Instanz alle rs_busy_port_masks, so dass alle FRF-Instanzen den Remote-Busy-Port-Status erfahren, der von allen benachbarten Switches bereitgestellt wird. Switch 602 empfängt auch gnmlp_Ioad-Werte, die am Ausgang lokaler Ports gemessen werden, basierend auf local_load an diesem Port und mean_global_Ioad, das vom Link-Partner gemeldet wird. Darüber hinaus empfängt der Switch 602 die am Ausgang aller Ports gemessenen local_load-Werte. Es ist zu beachten, dass diese Last- und Maskenwerte über die Verbindungen zwischen den angeschlossenen Switches symmetrisch von jedem Switch zum anderen gesendet werden.
  • Der in den vorangegangenen Unterabschnitten beschriebene Fabric-Routing-Prozess wird für jeden empfangenen Rahmen durchgeführt. Der Switch bestimmt je nach den Ordnungsanforderungen des Datenverkehrs, ob er ein paketweises adaptives Routing (unter Verwendung dieses Wertes) oder ein flussbasiertes adaptives Routing (bei dem dieser Wert für das erste Paket in jedem Fluss verwendet wird) durchführt.
  • Wie hier beschrieben, unterstützt ein Switch, wie z. B. der Switch 202, das Routing über minimale und nicht-minimale Pfade in einem Netzwerk. In einigen Ausführungsformen kann das Netzwerk, wie oben angedeutet, eine Libellen-Topologie aufweisen. Das Dragonfly-Routing ist hierarchisch und unterscheidet zwischen lokalen Zielen (die sich in derselben Gruppe wie die Quelle befinden) und globalen Zielen. In einem Dragonfly-Netzwerk leitet ein Switch also zu einer Zielgruppe und dann zu einem Switch innerhalb dieser Gruppe, wobei zwei Tabellen verwendet werden, anstatt zu einzelnen Zielen über eine große Tabelle.
  • Es sollte klar sein, dass die minimalen Pfade auf dem Ziel basieren. Wenn eine Ziel-NIC lokal ist, wird ein Ausgangsport ausgewählt, der mit dem Ziel-Switch verbunden ist. Befindet sich das Ziel in einer anderen Gruppe, wird das Paket an einen Switch innerhalb der lokalen Gruppe weitergeleitet, der mit der Zielgruppe verbunden ist. In einem großen System gibt es vielleicht nur einen solchen Pfad, aber in einem kleinen System gibt es wahrscheinlich viele, von denen einige mit dem Eingangs-Switch und andere mit Switches an anderen Stellen innerhalb seiner Gruppe verbunden sind. Der Eingangsschalter wählt zwischen ihnen aus.
  • Die für das Minimalpfad-Routing in Frage kommenden Ports werden in bevorzugte und nicht bevorzugte Ports unterteilt, wobei die bevorzugten Ports zu einem Pfad mit weniger Sprüngen führen können. Bei nicht-minimalen Pfaden werden die Pakete über einen zwischengeschalteten Switch geleitet, der als Root-Switch bezeichnet wird. Root-Switches werden je nach den Ordnungsanforderungen des Verkehrs paketweise oder flussweise ausgewählt.
  • Nicht-minimaler Verkehr wird „nach oben“ zum Root-Switch und dann minimal „nach unten“ zum Ziel geleitet. In einigen Ausführungsformen werden zwischengeschaltete Root-Switches nach dem Zufallsprinzip ausgewählt, um die Last gleichmäßig zu verteilen. Das Netz, z. B. das Netz 100, bietet die Möglichkeit, die Auswahl der Zwischengruppen zu steuern, so dass der Datenverkehr in Richtung der Zwischengruppen geleitet wird, von denen bekannt ist, dass sie wenig belastet sind, oder weg von denen, die eine bestimmte Funktion haben oder bekanntermaßen stark belastet sind. Root-Switches können über alle Gruppen verteilt sein, wobei ein nicht-minimaler Pfad einen Root-Switch in der Quellgruppe, der Zielgruppe oder einer beliebigen Zwischengruppe erkennen kann. Globale nicht-minimale Routen nehmen einen indirekten Weg über einen Root-Switch in einer Zwischengruppe. Diese Pfade erfordern zwei globale Hops, einen von der Quellgruppe zu einer Zwischengruppe und einen von der Zwischengruppe zur Zielgruppe. Globale nicht-minimale Pfade erfordern bis zu drei lokale Sprünge, einen in jeder Gruppe. Die maximale Pfadlänge beträgt fünf Switch-to-Switch-Hops, unabhängig von der Systemgröße.
  • Die minimale Leitweglenkung ist zu bevorzugen, da die Wege kürzer sind und somit die Belastung des Netzes geringer ist. Minimalrouting allein führt jedoch bei einigen Verkehrsmustern zu einer schlechten Leistung, z. B. wenn alle Knoten in einer Gruppe mit Knoten in einer anderen Gruppe kommunizieren. Um eine gute Leistung in einem breiten Spektrum von Verkehrsmustern zu erreichen, ist eine Mischung aus minimalem und nichtminimalem Routing erforderlich.
  • Bei jedem Hop entlang des Pfades eines Frames werden die Routing-Modi, die verwendet werden können, um den Frame entlang seines nächsten Hop weiterzuleiten, durch die Konfiguration der FRF-Routing-Algorithmus-Tabelle 408 gesteuert. Wenn ein Frame an einem Switch-Eingangsport empfangen wird, werden die Arten von Pfaden bestimmt, über die der Frame weitergeleitet werden kann: lokal minimal, global minimal, lokal nicht-minimal und global nicht-minimal. Die Menge der Ausgangsports, an die der Rahmen weitergeleitet werden kann, wird durch die Art der an diesem Punkt zulässigen Pfade bestimmt.
  • Welche Arten von Pfaden zulässig sind, hängt davon ab, wo sich der Rahmen auf seiner Reise zwischen den Eingangs- und Ausgangsports des Netzes befindet. Die Pfadarten sind wie folgt. Lokale Minimalpfade wählen Verbindungen, die direkt mit dem Ziel-Switch des Rahmens verbunden sind, und können verwendet werden, wenn sich der Rahmen in seiner Zielgruppe befindet. Globale Minimalpfade können verwendet werden, wenn sich der Frame nicht in seiner Zielgruppe befindet, und wählen entweder globale Links, die direkt mit der Zielgruppe des Frames verbunden sind, oder lokale Links, die mit einem Switch verbunden sind, der funktionierende globale Links hat, die direkt mit der Zielgruppe des Frames verbunden sind. Lokale nicht-minimale Pfade können verwendet werden, wenn sich der Frame in seiner Zielgruppe befindet, oder wenn der Frame in einer Zwischengruppe ist. Lokale nicht-minimale Pfade wählen lokale Verbindungen, die mit anderen Switches in der Gruppe verbunden sind, ohne Rücksicht auf das Ziel des Frames. Befindet sich der Frame in der Zielgruppe, muss es möglich sein, den Ziel-Switch des Frames innerhalb eines weiteren Sprungs zu erreichen, nachdem man den lokalen nicht-minimalen Sprung genommen hat. In einer Zwischengruppe muss es möglich sein, einen Switch mit einer funktionierenden globalen Verbindung, die zur Zielgruppe des Rahmens führt, innerhalb eines weiteren Sprungs zu erreichen, nachdem man den lokalen nicht-minimalen Sprung genommen hat. Lokale Links, die zu Switches führen, bei denen dies nicht möglich ist, dürfen nicht ausgewählt werden.
  • Globale nicht-minimale Pfade können verwendet werden, wenn sich der Frame in seiner Quellgruppe und nicht in seiner Zielgruppe befindet. Globale nicht-minimale Pfade wählen entweder globale Links, die mit anderen Gruppen verbunden sind, oder lokale Links, die mit anderen Switches in der Quellgruppe verbunden sind, ohne Rücksicht auf das Ziel des Frames. Globale Links dürfen nur ausgewählt werden, wenn sie mit einer Gruppe verbunden sind, die über funktionierende Links mit der Zielgruppe des Frames verbunden ist. Ebenso dürfen lokale Links nur dann ausgewählt werden, wenn sie mit Switches verbunden sind, die über globale Links verfügen, die ihrerseits eine gültige globale nicht-minimale Pfadwahl darstellen.
  • Das adaptive Routing wählt zwischen minimalen und nicht-minimalen Pfaden (wie oben beschrieben) entsprechend ihrer aktuellen Auslastung.
  • Beim Minimalrouting werden in der Zielgruppe, aber nicht am Ziel-Switch, lokale Minimalrouten erzeugt, indem das switch_id-Feld der Ziel-Fabric-Adresse in einer lokalen Switch-Minimal-Tabelle nachgeschlagen wird ( . Die Suche liefert eine Reihe gültiger Verbindungen. Die lokale Switch-Minimaltabelle enthält 128 Einträge mit jeweils 64 Bits, wobei jedes Bit für einen möglichen Ausgangsanschluss steht. Am Ziel-Switch wird die Auswahl des Ausgangsports oder der Ports durch Nachschlagen im Feld endpoint_id der Ziel-Fabric-Adresse in der lokalen Port-Minimal-Tabelle getroffen. Die Suche liefert eine Reihe gültiger Verbindungen. Die Minimaltabelle des lokalen Anschlusses enthält 64 Einträge mit jeweils 64 Bits, wobei jedes Bit einen möglichen Ausgangsanschluss darstellt.
  • Globale Minimalrouten werden generiert, indem das Feld global_id der Fabric-Zieladresse in einer globalen Minimaltabelle nachgeschlagen wird ( . Die Suche liefert einen Satz gültiger Verbindungen. Die globale Minimaltabelle enthält 512 Einträge mit jeweils 64 Bit, wobei jedes Bit für einen möglichen Ausgangsanschluss steht.
  • Lokale Minimalpfade bestehen aus höchstens einem Switch-to-Switch-Sprung, vom Quell-Switch zum Ziel-Switch, die beide in derselben Gruppe liegen. Es kann mehrere solcher Pfade geben. Lokale nicht-minimale Pfade führen über zwei Switch-to-Switch-Sprünge, vom Quell-Switch zu einem Zwischen-Switch, dem so genannten Root-Switch, und von dort zum Ziel-Switch. Es gibt viele solcher Pfade.
  • Globale Minimalpfade benötigen einen globalen Hop von der Quellgruppe zur Zielgruppe. Es gibt höchstens einen lokalen Hop in jeder der Quell- und Zielgruppen. Globale Minimalpfade erfordern unabhängig von der Systemgröße maximal drei Switch-to-Switch-Sprünge.
  • In bestimmten Systemkonfigurationen, in denen es mehrere globale Verbindungen gibt, die eine Quellgruppe mit einer Zielgruppe verbinden, kann es zu einer Verzerrung kommen, so dass der Anteil des in die Quellgruppe eingespeisten Verkehrs, der auf jede der globalen Verbindungen verteilt wird, nicht gleich ist. Betrachten wir als Beispiel den Fall von Switch A, B und C, die alle zur Gruppe X gehören, wobei Switch B drei globale Links hat, die ihn mit der Gruppe V verbinden, und Switch C zwei globale Links, die ihn mit der Gruppe V verbinden. Wenn der am Switch A eingespeiste Verkehr, der für die Gruppe V bestimmt ist, gleichmäßig auf Switch B und C verteilt wird, wird jeder der beiden globalen Links von Switch C stärker belastet als jeder der drei globalen Links von Switch B.
  • Um der Verzerrung entgegenzuwirken, kann die globale Minimaltabelle in mehrere Blöcke unterteilt werden, von denen jeder in der Lage ist, einen gültigen Satz globaler Routing-Entscheidungen für eine beliebige Zielgruppe zu erzeugen. Der Block, der für die Bearbeitung der Anfrage verwendet wird, wird von der FRF pseudozufällig für jeden Rahmen ausgewählt. Innerhalb jeder Blockinstanz der Globalen Minimaltabelle wird nur eine Teilmenge der möglichen Kandidatenports, die zum Erreichen der Zielgruppe verwendet werden können, ausgefüllt. Die Teilmenge wird so gewählt, dass sie der Verzerrung entgegenwirkt. Die bestückten Teilmengen können über die verschiedenen Blockinstanzen hinweg variiert werden, so dass alle möglichen Kandidaten-Ports genutzt werden können.
  • Ein globaler Minimalpfad zwischen einem Edge-Port in einer Gruppe und einem Edge-Port in einer anderen Gruppe kann einen, zwei oder drei Sprünge über Fabric-Links erfordern. Ein Sprung, wenn der Switch mit dem Ingress-Edge-Port in der Quellgruppe über einen globalen Link direkt mit dem Switch mit dem Egress-Edge-Port in der Zielgruppe verbunden ist. Zwei Sprünge, wenn der Rahmen eine globale Verbindung zwischen den beiden Gruppen durchläuft, die direkt mit dem Eingangs-Switch in der Quellgruppe oder mit dem Ausgangs-Switch in der Zielgruppe verbunden ist. In diesem Fall ist auch ein Hop über eine lokale Verbindung entweder in der Quell- oder in der Zielgruppe erforderlich. Schließlich sind drei Sprünge erforderlich, wenn der Rahmen eine globale Verbindung durchläuft, die weder mit dem Eingangs-Switch in der Quellgruppe noch mit dem Ausgangs-Switch in der Zielgruppe direkt verbunden ist. In diesem Fall ist sowohl in der Quell- als auch in der Zielgruppe ebenfalls ein Hop über eine lokale Verbindung erforderlich. Der lokale Link-Hop in der Quellgruppe bringt den Frame vom Ingress-Switch zum Quellgruppen-Switch, der mit dem globalen Link verbunden ist. Der lokale Link-Hop in der Zielgruppe bringt den Frame vom Zielgruppen-Switch, der mit dem globalen Link verbunden ist, zum Egress-Switch.
  • Bei der Identifizierung von Ports, die für einen Minimalpfad in Frage kommen, ist der FRF in der Lage, die Kandidaten in eine Gruppe bevorzugter und eine Gruppe nicht bevorzugter Ports einzuteilen. Die bevorzugten Ports sind diejenigen, die einen globalen Minimalpfad ermöglichen, der zwei oder weniger Fabric Link Hops erfordert. Die nicht bevorzugten Ports sind alle Kandidaten für einen minimalen Pfad, die nicht als bevorzugt eingestuft sind. Die Verwendung bevorzugter Pfade, sofern verfügbar und nicht zu stark belastet, reduziert die durchschnittliche Belastung der lokalen Fabric-Links des Systems, da sie die durchschnittliche Anzahl der pro Frame durchlaufenen lokalen Fabric-Links verringert. Die Verwendung eines bevorzugten Pfads kann auch die End-to-End-Latenzzeit des Frames verringern.
  • Bei der lokalen nicht-minimalen Leitweglenkung kann jede lokale Verbindung ein Kandidat sein. Einige lokale Verbindungen müssen jedoch unter Umständen ausgeschlossen werden, wenn sie zu einem Switch führen, von dem aus das Ziel aufgrund von Link- oder Switch-Ausfällen im System nicht erreicht werden kann. Ein CSR steuert, welche Ports für das lokale Non-Minimal Path Routing in Frage kommen.
  • Beim globalen nicht-minimalen Routing kann im Allgemeinen jede globale Verbindung ein Kandidat sein. Darüber hinaus kann im Allgemeinen jede lokale Verbindung, die einen Switch mit funktionsfähigen globalen Verbindungen erreicht, ein Kandidat sein. Es kann jedoch sein, dass einige Links nicht berücksichtigt werden können, wenn sie zu einem Switch oder einer Gruppe führen, von der aus die Zielgruppe aufgrund von Link- oder Switch-Ausfällen innerhalb des Systems nicht erreicht werden kann. CSRs steuern, welche Ports für das globale Nonminimal Path Routing in Frage kommen.
  • Wenn bei der Auswahl eines Portkandidaten für das globale nicht-minimale Routing alle Portkandidaten, sowohl die globalen als auch die lokalen, mit gleicher Wahrscheinlichkeit ausgewählt werden, wird bei vielen Systemkonfigurationen der globale nicht-minimale Verkehr nicht gleichmäßig auf die globalen Verbindungen, die die Gruppe verlassen, verteilt. Betrachten wir zum Beispiel die Situation von drei Switches, A, B und C innerhalb einer Gruppe, bei der jeder Switch mit jedem anderen Switch durch vier lokale Links verbunden ist und Switch A und Switch B jeweils 14 globale Links und Switch C 16 globale Links abschließen. Wenn es gleich wahrscheinlich ist, dass er zu einer dieser Verbindungen geleitet wird, dann erhält jede globale Verbindung, die von Switch B abgeschlossen wird, nur 4/14 (4 lokale Verbindungen, die 14 globale Verbindungen erreichen) des Verkehrs, der zu jeder globalen Verbindung, die von Switch A abgeschlossen wird, geleitet wird, und jede globale Verbindung, die von Switch C abgeschlossen wird, erhält 4/16 (4 lokale Verbindungen, die 16 globale Verbindungen erreichen).
  • Um dieser potenziellen Verzerrung bei der Verteilung von global nichtminimalem Verkehr auf die globalen Verbindungen einer Gruppe entgegenzuwirken, kann bei der pseudozufälligen Auswahl der globalen nichtminimalen Portkandidaten auf die kleine Anzahl von Ports, die an der adaptiven Routing-Phase teilnehmen, eine Gewichtung auf jeden der Portkandidaten angewendet werden, so dass einige mit größerer Wahrscheinlichkeit den Auswahlprozess überstehen als andere.
  • Das adaptive Routing wählt zwischen diesen minimalen und nichtminimalen Pfaden auf der Grundlage ihrer Auslastung. Der adaptiv geroutete Verkehr beginnt auf einem minimalen Pfad und wird auf einen nicht-minimalen Pfad umgeleitet, wenn die Last auf dem minimalen Pfad hoch ist (dies wird als progressives adaptives Routing bezeichnet). Solche Pfade werden als „divergent“ bezeichnet.
  • Ein nicht-minimaler Pfad kann am Einspeisepunkt oder am Ausgangsrouter in einer Quellgruppe gewählt werden. Ein lokaler nicht-minimaler Pfad kann innerhalb der Quellgruppe, einer Zwischengruppe oder einer Zielgruppe genommen werden, wenn diese als Zwischengruppe ausgewählt wurde. Dragonfly-Routing-Algorithmen erlauben einen nicht-minimalen Pfad sowohl in der Zwischen- als auch in der Zielgruppe (man denke an den Fall, dass der gesamte an den globalen Ports eines bestimmten Routers eingehende Verkehr für die NICs eines anderen Routers in der Gruppe bestimmt ist). Im Allgemeinen ist der nicht-minimale Verkehr jedoch so gut verteilt, dass dies nicht passiert, aber ein zusätzlicher Hop in der Zielgruppe kann immer noch von Vorteil sein, wenn ein Fehler auf einer lokalen Verbindung vorliegt. Nachdem das Paket die Zwischengruppe erreicht hat, kann es entweder eine minimale Route zur Zielgruppe oder eine lokale nicht-minimale Route zu einem Switch mit einem Pfad zur Zielgruppe nehmen.
  • Auch diese Entscheidung wird auf der Grundlage der Auslastung getroffen. Nachdem das Paket einen Sprung innerhalb der Zwischengruppe gemacht hat, muss es die Wurzel erkennen und einen minimalen Pfad zum Ziel nehmen. Adaptive Entscheidungen werden auf der Grundlage der Last und einer Tendenz zu bevorzugten, minimalen oder nicht-minimalen Pfaden getroffen. Ein Routing-Algorithmus, wie oben beschrieben, erhöht die Vorliebe für minimale Pfade, je näher ein Paket am Ziel ist. Dieser Algorithmus bevorzugt einen direkten Weg über die Zwischengruppe, sofern die Last gering ist.
  • Restricted Routing wird an anderen Punkten als Injection und Root Detection eingesetzt, um zu verhindern, dass Pakete in die Richtung zurückfließen, aus der sie gekommen sind. In einem Switch werden Fälle, in denen ein Paket einen Hop von den Punkten der Injection und der Root-Erkennung gemacht hat, erkannt und sichergestellt, dass ein globaler Port genommen wird. Beim lokalen Minimal-Routing kommt das Paket, nachdem es einen Hop von der Root genommen hat, an einem Switch an, der mit der Ziel-NIC verbunden ist. Beim globalen Minimal-Routing kommt das Paket nach einem Hop vom Einspeisepunkt an einem Switch mit einem globalen Link an, der genommen werden muss. In der Zwischengruppe dürfen die Pakete einen lokalen Hop am Einspeisepunkt machen, nachdem sie den Root erkannt haben. Nach diesem Hop kommt das Paket bei einem Switch an, der mit der Zielgruppe verbunden ist; dieser Pfad muss genommen werden.
  • Bei der Weitergabe von Informationen von Switch zu Switch ist es notwendig, sofortige Entscheidungen über den nächsten Schritt auf dem Pfad zu treffen. Die Entscheidungen werden anhand von Informationen getroffen, die aus dem lokalen Status und von benachbarten Switches übermittelt werden. Die Verwendung von Informationen aus vielen verschiedenen Quellen ermöglicht genauere/effizientere Entscheidungen. Dazu gehören auch Informationen von Nachbarn.
  • Frühere Systeme übermittelten Informationen über die durchschnittliche Last von Switch zu Switch. Allerdings sind detailliertere Informationen von verwandten oder benachbarten Switches hilfreicher. Im aktuellen Switch-ASIC kann eine Reihe von Werten Informationen enthalten, die den Status von Ausgangsports verwandter/nachbarschaftlicher Switches anzeigen. Durch die Weitergabe dieser Werte können wesentlich bessere Routing-Entscheidungen getroffen werden. In einem Beispiel wird ein Flag von benachbarten Switches zurückgegeben, wobei das Flag ein Bit für jeden Ausgangsanschluss hat. Bei einem Switch mit 64 Ausgängen würde beispielsweise ein 64-Bit-Flag übertragen. Dies ist viel genauer als die einfache Weitergabe eines globalen Durchschnittswerts für benachbarte Anschlüsse.
  • Netzwerk-Switches unterstützen Fat-Tree-Netze mit zwei oder drei Stufen. In einem typischen System enthalten Teilbaumstrukturen auf Schrankebene zwischen 32 und 256 Endpunkte, die durch eine oder zwei Stufen von Switches verbunden sind. In einem Netzwerk mit voller Bandbreite hat jede Stufe von Switches die gleiche Anzahl von Links zu den Endpunkten und zu den höheren Stufen von Switches.
  • Die Teilbäume sind über Core-Switches verbunden, wobei jeder Core-Switch mit allen Teilbäumen verbunden ist. In einem Netz mit voller Bandbreite und N Endpunkten pro Teilbaum gibt es N Uplinks von den Teilbäumen zum Core-Switch.
  • Die oberste Stufe (ein Core-Switch) hat 64 Down-Links. In einem Fat-Tree mit voller Bandbreite haben die unteren Stufen 32 Up-Links und 32 Down-Links. In einem Tapered Fat-Tree können die unteren Stufen 48 oder mehr Down-Links und 16 oder weniger Up-Links haben. Die Palette der unterstützten Fat-Tree-Topologien ist in der folgenden Tabelle aufgeführt. Beachten Sie, dass die Anzahl der Knoten pro Switch mit der Anzahl der Stufen und der Verjüngung variiert, im Vergleich zu einer Konstante von 16 bei Dragonfly.
  • Tabelle: Maximale Anzahl von Endpunkten für Fat-Tree-Konfigurationen.
    Etappen Geometrie Schalter in jeder Stufe Maximale Anzahl von Endpunkten pro Switch Kegel
    1 641 64 64.0 Keine
    2 64×32 32 : 64 2048 21.3 Keine
    2 64×48 16 : 64 3072 38.4 1:3
    3 64×32×32 1024 : 2048 : 2048 65536 12.8 Keine
    3 64×48×32 512 : 2048 : 3072 98304 17.4 1:3:3
    3 64×48×48 256 : 1024 : 3072 147456 33.9 1:3:9
  • zeigt ein Beispiel für ein Verfahren zur effizienten Weiterleitung von Daten durch ein Netzwerk in Übereinstimmung mit einigen Ausführungsformen. In diesem Beispiel verfügt das Netzwerk über eine Vielzahl von Switches, die in einer Fat-Tree-Topologie konfiguriert sind. Für das Routing ist eine Routing-Tabelle vorgesehen, die Einträge enthält, um Routing-Entscheidungen auf der Grundlage einer zielbasierten Hash-Funktion zu treffen. Bei Operation 706 empfängt das Netzwerk eine Datenübertragung, die eine Vielzahl von Paketen an einem Edge-Port des Netzwerks umfasst. Bei Operation 708 greift der Switch auf eine Routing-Tabelle zu, um das Routing für die Datenübertragung zu bestimmen. In Operation 710 wird die Route auf der Grundlage der Routing-Tabelle ausgewählt. Die Routing-Tabelle enthält Einträge, um Routing-Entscheidungen auf der Grundlage einer zielbasierten Hash-Funktion zu treffen. Bei Vorgang 712 leitet das System die Datenübertragung durch das Netzwerk mit Routing-Entscheidungen auf der Grundlage der Routing-Tabelle.
  • zeigt ein Beispiel einer Rechnerkomponente 800, die verwendet werden kann, um ein Fat-Tree-Routing gemäß einer Ausführungsform der offengelegten Technologie zu realisieren. Bei der Rechnerkomponente 800 kann es sich zum Beispiel um einen Server-Computer, einen Controller oder eine andere ähnliche Rechnerkomponente handeln, die Daten verarbeiten kann. In der Beispielimplementierung von umfasst die Rechnerkomponente 800 einen Hardwareprozessor 802 und ein maschinenlesbares Speichermedium 804. Bei dem Hardwareprozessor 802 kann es sich um eine oder mehrere Zentraleinheiten (CPUs), halbleiterbasierte Mikroprozessoren und/oder andere Hardwarevorrichtungen handeln, die zum Abrufen und Ausführen von im maschinenlesbaren Speichermedium 804 gespeicherten Anweisungen geeignet sind. Der Hardware-Prozessor 802 kann Befehle, wie die Befehle 806-812, abrufen, dekodieren und ausführen, um Prozesse oder Operationen zum Zusammenführen lokaler Parameter zu steuern, um Schwarmlernen in einem Blockchain-Kontext unter Verwendung homomorpher Verschlüsselung zu bewirken. Alternativ oder zusätzlich zum Abrufen und Ausführen von Befehlen kann der Hardware-Prozessor 802 einen oder mehrere elektronische Schaltkreise enthalten, die elektronische Komponenten zum Ausführen der Funktionalität eines oder mehrerer Befehle enthalten, z. B. ein feldprogrammierbares Gate-Array (FPGA), einen anwendungsspezifischen integrierten Schaltkreis (ASIC) oder andere elektronische Schaltkreise.
  • In verschiedenen Ausführungsformen werden ausgewählte Funktionen an einem Rand des Netzes (d. h. an einem Ingress-Port oder Edge-Port) hinzugefügt. Am Edge-Port wird eine Übersetzungsfunktion ausgeführt, um die Pakete als LAG-Pakete oder ECMP-Pakete zu klassifizieren. Die Kopfzeilen der empfangenen Pakete werden geparst und Felder in den Kopfzeilen, wie z. B. Zieladressen, werden mit einer Reihe von Werten verglichen, die in einer Übersetzungstabelle gespeichert sind. Einige dieser Werte können mit einer LAG verbunden sein oder Übersetzungen sein, die für eine ECMP-Implementierung eingerichtet wurden. Wenn eine Übereinstimmung mit einer dieser Übersetzungsregeln auftritt, wird eine Suche in einer zugehörigen Übersetzungstabelle durchgeführt, die anzeigt, dass die LAG/ECMP-Funktion benötigt wird, und außerdem einen Basiszeiger und einen Breitenwert zurückgibt, die von der LAG/ECMP-Funktion verwendet werden. Eine konfigurierbare Kombination der geparsten Header-Felder wird in eine Verteilungsfunktion eingespeist, die einen Hash-Wert erzeugt. Dieser Hash-Verteilungswert kann die MAC-Adresse, die IP-Adresse und/oder die Port-Adresse des Paket-Headers unter Verwendung einer CRC-Funktion (Cyclic Redundancy Check) kombinieren, um diese Felder zu einer 16-Bit-Zahl mit einer gleichmäßigen Verteilung zu komprimieren. Dieser 16-Bit-Hash-Wert wird mit dem Breitenwert multipliziert. Die oberen Bits des Multiplikationsergebnisses (Bits 16 und darüber) liegen im Bereich von 0 bis (Breite - 1). Da die unteren 16 Bits des Multiplikationsergebnisses nicht benötigt werden, kann ein synthetischer Parallelmultiplikator den größten Teil des Hardware-Multiplikator-Arrays wegoptimieren. Die oberen Bits des Ergebnisses werden zum Basiszeiger addiert, um einen Index in einer anderen Tabelle zu bilden, die Zielportadressen speichert. Bei diesen Zielportadressen handelt es sich um die Mitgliedsports der LAG oder um gültige Zielports für das ECMP-Protokoll. Die Systemsoftware lädt alle LAG/ECMP-Zielportadressen direkt in diese Tabelle, wobei jede LAG/ECMP-Konfiguration die Einträge in dieser endgültigen Nachschlagetabelle von ihrem jeweiligen Basiszeiger bis zu ihrem Basiszeiger + Breite - 1 verwendet.
  • Ein maschinenlesbares Speichermedium, wie das maschinenlesbare Speichermedium 804, kann ein beliebiges elektronisches, magnetisches, optisches oder anderes physikalisches Speichergerät sein, das ausführbare Anweisungen enthält oder speichert. So kann das maschinenlesbare Speichermedium 804 beispielsweise ein Random Access Memory (RAM), ein nichtflüchtiges RAM (NVRAM), ein elektrisch löschbarer, programmierbarer Festspeicher (EEPROM), ein Speichergerät, eine optische Platte oder Ähnliches sein. In einigen Ausführungsformen kann das maschinenlesbare Speichermedium 804 ein nicht-transitorisches Speichermedium sein, wobei der Begriff „nicht-transitorisch“ nicht die transitorischen Übertragungssignale umfasst. Wie unten im Detail beschrieben, kann das maschinenlesbare Speichermedium 804 mit ausführbaren Befehlen kodiert sein, z. B. mit den Befehlen 806-812.
  • Der Hardware-Prozessor 802 kann den Befehl 806 ausführen, um eine Datenübertragung mit mehreren Paketen an einem Edge-Port des Netzwerks zu empfangen. Der Hardware-Prozessor 802 kann den Befehl 808 ausführen, um auf eine Routing-Tabelle zuzugreifen, um das Routing für die Datenübertragung zu bestimmen. Der Hardwareprozessor 802 kann die Anweisung 810 ausführen, um die Route auf der Grundlage der Routing-Tabelle auszuwählen. Die Routing-Tabelle enthält Einträge, um Routing-Entscheidungen auf der Grundlage einer zielbasierten Hash-Funktion zu treffen. Der Hardware-Prozessor 802 kann die Anweisung 812 ausführen, um die Datenübertragung durch das Netzwerk mit Routing-Entscheidungen auf der Grundlage der Routing-Tabelle zu leiten.
  • Der Switch unterstützt Fat-Tree-Netzwerke mit zwei oder drei Stufen. Die oberste Stufe (Spine Switch) hat 64 Downlinks. In einem Fat-Tree mit voller Bandbreite haben die unteren Stufen 32 Up-Links und 32 Down-Links. In einem Tapered Fat-Tree können die unteren Stufen 48 oder mehr Down-Links und 16 oder weniger Up-Links haben. Beachten Sie, dass die Anzahl der Knoten pro Switch mit der Anzahl der Stufen und der Verjüngung variiert, im Vergleich zu einer Konstante von 16 bei Dragonfly. Tabelle 3 Switch Fat Tree Netzwerke
    Etappen Geometrie Schalter in jeder Stufe Maximale Anzahl von Knotenpunkten Knotenpunkte pro Schalter Kegel
    1 64 1 64 64.0 Keine
    2 64x32 32:64 2048 21.3 Keine
    2 64x48 16:64 3072 38.4 1:3
    3 64x32x32 1024:2048:2048 65536 12.8 Keine
    3 64x48x32 512:2048:3072 98304 17.4 1:3:3
    3 64x48x48 256:1024:3072 147456 33.9 1:3:9
  • Die Geometrie ist die Anzahl der Abwärtsverbindungen pro Schalter in jeder Stufe: E oder S × E oder S × M × E, wobei S, M, E die Anzahl der Down-Links jedes Spine-, Middle- , Edge-Switches ist. Switches in jeder Stufe: E oder S:E oder S:M:E, wobei S, M, E die Anzahl der Switches in den Spine-, Middle- und Edge-Stufen ist. Taper ist das Verhältnis von Up-Links pro Switch zu Down-Links pro Switch, „none“ bedeutet, dass die Anzahl der Up-Links gleich der Anzahl der Down-Links für alle Stufen ist. EU:ED oder MU:MD:ED, wobei MU, MD, EU, ED für mittlere Aufwärtsverbindungen, mittlere Abwärtsverbindungen, Randaufwärtsverbindungen und Randabwärtsverbindungen stehen. Da jede Aufwärtsverbindung des Edge Switch 912 mit einer Abwärtsverbindung des Middle Switch verbunden ist, ist EU= MD.
  • Das Fat-Tree-Routing kann mit Hilfe der Minimaltabellen durchgeführt werden. Frames werden adaptiv von den Leaf-Switches zu den Spine-Switches und dann deterministisch nach unten zum Ziel geleitet.
  • zeigt ein Beispiel für eine dreistufige Fat-Tree-Topologie gemäß einigen Ausführungsformen. Die unterste Ebene der Switches stellt Edge Switches 912 dar, die mit Edge Links 913 verbunden sind. Die mittleren Schalter 916 sind über lokale Verbindungen 915 mit den Randschaltern 912 verbunden. Die Spine-Switches 918 sind über globale Links 917 mit den mittleren Switches 916 verbunden.
  • Die Anzahl der Rückenschalter pro Gruppe ist gleich der Anzahl der mittleren Schalter pro Gruppe innerhalb der Gruppen, die die mittleren und Randschalter enthalten. Sie ist daher abhängig von der Verjüngung, die an den Randschaltern vorgenommen wird. Hier: 32 ohne Verjüngung. Die maximale Anzahl der mittleren Schalter pro Gruppe hängt von der Verjüngung an den Randschaltern ab. Hier 32 ohne Verjüngung und 16 mit 3 Edge Links pro Edge Switch Up-Link. Die maximale Anzahl der Edge-Switches pro Gruppe hängt von der Verjüngung ab, die an den mittleren Switches implementiert ist. Hier 32 ohne Verjüngung und 48 mit 3 Down-Links pro Middle-Switch-Up-Link.
  • Die Gruppen werden aus den miteinander verbundenen Edge Switches 912 und Middle Switches 916 gebildet. Innerhalb dieser Gruppen wird lokales Routing verwendet. Globales Routing leitet die Rahmen an die richtige Gruppe weiter. Bei kleinen Systemen werden die Gruppen aus den Endpunkten der einzelnen Leaf-Switches gebildet. Die Tabellen in und zeigen die globalen Routen für die Switches auf der linken Seite der Abbildung. Down-Einträge zeigen an, dass ein bestimmter Down-Link genommen werden muss, um zu einer Gruppe, einem lokalen Switch oder einem Endpunkt zu gelangen. Up-Einträge zeigen an, dass jeder der Up-Links verwendet werden kann, um einen bestimmten lokalen Switch oder eine Gruppe zu erreichen. Der Up-Eintrag enthält normalerweise alle Up-Links, obwohl einer oder mehrere weggelassen werden können, um die Weiterleitung zu fehlerhaften Komponenten innerhalb des Netzes zu vermeiden. Wenn mehrere Links angegeben sind, kann eine adaptive Auswahl getroffen werden.
  • Dieses Schema unterstützt alle dreistufigen Netze, die in Switch Fat Tree Networks gezeigt werden (siehe Tabelle 3). Zweistufige Netze können durch lokales Online-Routing innerhalb einer einzigen Gruppe gebildet werden.
  • Die Fabric-Routing-Konfiguration eines Switch-Geräts hängt von der Anzahl der Stufen im Fat-Tree-Netzwerk und von der Stufe innerhalb des Netzwerks ab, auf der sich das Gerät befindet. In den folgenden Unterabschnitten wird beschrieben, wie Switch zur Unterstützung von Fat-Trees mit drei, zwei und einer Stufe verwendet werden kann. Die Routing-Funktionalität, die Switch für das Dragonfly-Routing bereitstellt, kann auch auf andere Netzwerktopologien einschließlich Fat-Tree angewendet werden.
  • Wie bereits erwähnt, werden in einem Fat-Tree-Netz die unteren Gruppen aus den Sätzen von Edge-Level-Switches 912 und Middle-Level-Switches 916 gebildet, die miteinander verbunden sind. Die Schalter auf der Rückgrat-Ebene sind ebenfalls in Gruppen (Rückgrat-Gruppen) organisiert, wobei die Anzahl der Schalter pro Rückgrat-Gruppe gleich der Anzahl der mittleren Schalter 916 pro unterer Gruppe und die Anzahl der Rückgrat-Gruppen gleich der Anzahl der Aufwärtsverbindungen pro mittlerem Schalter ist. Diese Organisation weist die folgenden Merkmale auf.
  • Jeder Randschalter 912 ist mit jedem mittleren Schalter 916 innerhalb seiner Gruppe verbunden und umgekehrt.
  • Jeder mittlere Switch 916 ist mit einem Switch in jeder Stachelgruppe verbunden.
  • Jeder Spine-Switch 918 ist mit allen unteren Gruppen verbunden. Daher ist jede untere Gruppe auch mit allen Spine-Switches verbunden.
  • Die maximale Anzahl der unteren Gruppen entspricht der Anzahl der Down-Links pro Spine-Switch: 64. Die maximale Anzahl der Rückgratgruppen entspricht der Anzahl der Aufwärtsverbindungen pro mittlerem Switch: 32, wenn es keine Verjüngung an den mittleren Switches gibt, weniger, wenn es eine Verjüngung gibt. Daher beträgt die maximale Anzahl von Gruppen aller Typen 96.
  • Die maximale Anzahl der Randschalter 912 pro unterer Gruppe ist gleich der Anzahl der Abwärtsverbindungen pro mittlerer Weiche: 32, wenn es keine Verjüngung an den mittleren Weichen gibt, aber bis zu 63 bei größtmöglicher Verjüngung. Die maximale Anzahl der mittleren Schalter 916 pro Gruppe ist gleich der Anzahl der Aufwärtsverbindungen pro Randschalter: 32, wenn es keine Verjüngung an den Randschaltern gibt, weniger, wenn es eine Verjüngung gibt. Die maximale Anzahl der Zungen pro unterer Gruppe ist also 95.
  • Die maximale Anzahl der Schalter pro Rückengruppe entspricht der Anzahl der mittleren Schalter 916 pro Bodengruppe: 32, wenn es keine Verjüngung an den Randschaltern gibt, weniger, wenn es eine Verjüngung gibt.
  • Fast der gesamte Verkehr innerhalb des Fat-Tree-Netzes wird voraussichtlich von einem Edge-Port zum anderen geleitet.
  • Alle Varianten von dreistufigen Fat-Tree-Netzen können mit sieben signifikanten Bits für die global_id und die switch_id implementiert werden.
    • global_id-Werte zwischen 0 und 63 (einschließlich) werden zur Identifizierung der unteren Gruppen verwendet.
    • global_id-Werte zwischen 64 und 127 (einschließlich) werden zur Identifizierung der Wirbelsäulengruppen verwendet.
    • switch_id-Werte zwischen 0 und 63 (einschließlich) werden zur Identifizierung der Randschalter 912 innerhalb der unteren Gruppen verwendet.
    • switch_id-Werte zwischen 64 und 127 (einschließlich) werden zur Identifizierung der mittleren Schalter 916 innerhalb der unteren Gruppen verwendet.
    • switch_id-Werte zwischen 64 und 127 (einschließlich) werden zur Identifizierung der Switches innerhalb der Spine-Gruppen verwendet.
  • Zur Unterstützung des In-Band-Verwaltungsverkehrs zwischen lokalen Verwaltungsprozessoren (LMPs), die über das gesamte Netzwerk verteilt sind, möglicherweise an jedem Switch im Netzwerk, kann der Switch so konfiguriert werden, dass der Verkehr von jedem Port eines beliebigen Switches im Netzwerk zu jedem Port eines beliebigen Switches im Netzwerk geleitet werden kann.
  • Um die Weiterleitung von Management-Datenverkehr an bestimmte Spine-Switches zu unterstützen, muss der Switch-Id-Wert jedes Spine-Switches mit dem Switch-Id-Wert aller Middle-Switches 916, mit denen er verbunden ist, identisch sein. Diese Einschränkung ergibt sich, weil es keine direkte Verbindung zwischen den Spine-Switches gibt. Die Down-Links der Edge-Switches 912 sind natürlich als Edge-Links konfiguriert. Die Verbindungen, die die Switches innerhalb einer unteren Gruppe miteinander verbinden, sind die Up-Links der Edge-Switches 912 und die Down-Links der Middle-Switches. Diese Links sind als lokale Links konfiguriert. Die Uplinks der mittleren Switches und alle Links der Spine-Switches sind als globale Links konfiguriert.
  • Wenn sich ein Frame bereits in seiner Zielgruppe befindet, wird beim Routing zwischen Edge-Switches das lokale Routing verwendet, um den Frame zu seinem Ziel-Switch innerhalb der Gruppe und zu seinem Egress-Port des Ziel-Switches zu leiten. Befindet sich ein Frame nicht in seiner Zielgruppe, wird das globale Routing verwendet, um den Frame zu seiner Zielgruppe zu leiten.
  • Für die lokale Leitweglenkung zu einem Edge-Switch wird bei einem Edge-Switch 912 in der Zielgruppe, aber nicht am Ziel-Edge-Switch, die minimale Leitweglenkung unter Verwendung der Local Switch Table durch die Routing Algorithm Table aktiviert. Ein Eintrag in der lokalen Switch-Tabelle, der dem Ziel-Switch entspricht, wird zur Auswahl von Aufwärtsverbindungskandidaten verwendet. Wenn keine Fehler innerhalb des Netzes vorliegen und der Ziel-Switch ein anderer Edge-Switch ist, sind alle Uplinks Kandidaten.
  • Bei einem mittleren Switch 916 in der Zielgruppe wird das minimale Routing unter Verwendung der Local Switch Table durch die Routing Algorithm Table aktiviert. Der Eintrag in der lokalen Vermittlungstabelle, der dem Zielschalter entspricht, wird zur Auswahl der in Frage kommenden Abwärtsverbindungen verwendet. Liegen keine Fehler vor, die zu einer fehlenden Verbindung zwischen dem mittleren Switch 916 und dem Ziel-Edge-Switch 918 führen, besteht die Menge der Kandidaten nur aus der oder den Verbindungen, die direkt mit dem Ziel-Edge-Switch verbunden sind.
  • Am Ziel-Switch wird über die Routing-Algorithmus-Tabelle ein minimales Routing unter Verwendung einer lokalen Port-Tabelle aktiviert. Der Eintrag in der Local Port Table, der der endpoint_id in der Destination Fabric Address (DFA) des Rahmens entspricht, wird zur Auswahl des Ausgangsports des Rahmens bzw. einer Reihe von Kandidaten für Ausgangsports verwendet.
  • Beim globalen Routing zu einem Edge-Switch 912 muss der Rahmen an einem Edge-Switch 912 in einer Gruppe, die nicht die Zielgruppe ist, an einen Uplink des Edge-Switch 912 geleitet werden. Liegen keine Störungen innerhalb des Netzes vor, kann der Rahmen an eine beliebige Aufwärtsverbindung weitergeleitet werden. Für die Auswahl der in Frage kommenden Aufwärtsverbindungen kann entweder die globale minimale oder die globale nicht-minimale Leitweglenkung verwendet werden. Beim globalen nicht-minimalen Routing basiert die adaptive Auswahl zwischen den Uplinks des Edge-Switches auf der GNMLP-Last (Global Non-Minimal Local Port) des Links. Dies hat den Vorteil, dass die mittlere Auslastung der Uplinks der mittleren Switches (globale Links) bei der Wahl des Uplinks des Edge-Switches 912 berücksichtigt werden kann. Auf diese Weise werden die mittleren Switches, deren Uplinks weniger stark belastet sind, bevorzugt.
  • Um das globale nicht-minimale Routing an einem Edge-Port zu aktivieren, muss das globale nicht-minimale Routing in der Routing-Algorithmus-Tabelle des Ports aktiviert werden. Die Maske, die steuert, welche lokalen Ports für das globale nicht-minimale Routing in Frage kommen, muss so konfiguriert werden, dass die zulässigen Aufwärtsverbindungen ausgewählt werden. Sind keine Fehler im Netz vorhanden, sind alle Aufwärtsverbindungen erlaubt. Bei Fat-Tree-Netzen sollte der adaptive Routing-Bias für die nicht-minimale Port-Auswahl genauso konfiguriert werden wie für die minimale Port-Auswahl.
  • Bei einem Downlink (lokaler Port) eines mittleren Switches wird das minimale Routing unter Verwendung der Globalen Tabelle durch die Routing-Algorithmus-Tabelle aktiviert. Der Eintrag in der globalen Tabelle, der der Zielgruppe entspricht, wird für die Auswahl von Aufwärtsverbindungs-Kandidaten verwendet. Wenn keine Fehler im Netz vorliegen, sind alle Aufwärtsverbindungen (alle globalen Verbindungen) Kandidaten für das Routing zu einer unteren Gruppe.
  • An einem Spine-Switch wird das minimale Routing unter Verwendung der Globalen Tabelle durch die Routing-Algorithmus-Tabelle aktiviert. Der Eintrag in der Globalen Tabelle, der der Zielgruppe entspricht, wird für die Auswahl von Downlink-Kandidaten konfiguriert. Handelt es sich bei der Zielgruppe um eine untere Gruppe, besteht die Menge der in Frage kommenden Downlinks nur aus dem oder den Downlinks, die direkt mit der Zielgruppe verbunden sind.
  • Beim Erreichen des Aufwärts-Links eines mittleren Switches 916 der Zielgruppe wird das lokale Routing verwendet, um den Rahmen zu seinem Ziel-Switch und Egress-Port zu leiten.
  • Für das Routing zu oder von einem Nicht-Edge-Switch können Frames zwischen den Verwaltungsprozessoren in jedem der Switches mit denselben Mechanismen geroutet werden.
  • Für die Anwendung der RSBP-Funktionalität (Remote Switch Busy Port) bietet der Switch einen Mechanismus, der es ermöglicht, dass die Last an den Ports benachbarter Switches die Routing-Entscheidungen des aktuellen Switches beeinflusst. Dies kann in Situationen genutzt werden, in denen der aktuelle Switch die Wahl hat, über welchen benachbarten Switch er routen soll, um eine bestimmte Zielgruppe oder einen bestimmten Ziel-Switch zu erreichen. Bestimmte benachbarte Switches können vermieden werden, wenn ihre Verbindungen zur Zielgruppe oder zum Ziel-Switch stark belastet sind.
  • Innerhalb des dreistufigen Fat-Tree-Netzes gibt es zwei Stellen, an denen die RSBP-Funktionalität vorteilhaft eingesetzt werden kann:
  • RSBP-Anwendung beim Routing zwischen unteren Gruppen. Bei einem mittleren Switch 916 und der globalen Weiterleitung zu einer anderen unteren Gruppe können bestimmte Spine-Switches vermieden werden, wenn ihre Verbindungen zur Zielgruppe stark belastet sind.
  • RSBP-Anwendung bei der Leitweglenkung zwischen Edge-Switches. Bei einem Edge-Switch 912 und der lokalen Weiterleitung zu einem anderen Edge-Switch 912 innerhalb derselben Gruppe können bestimmte mittlere Switches 916 vermieden werden, wenn ihre Verbindungen zum Ziel-Edge-Switch 912 stark belastet sind.
  • Ein zweistufiges Fat-Tree-Netz kann als eine einzige der in dargestellten unteren Gruppen implementiert werden. Die mittleren Switches 916 in sind die Spine-Switches in einem zweistufigen Netz. Diese Organisation weist die folgenden Merkmale auf.
  • Jeder Edge-Switch (912) ist mit jedem Spine-Switch (916) verbunden (und umgekehrt).
  • Die maximale Anzahl der Edge Switches 912 entspricht der Anzahl der Down-Links pro Spine (Middle) Switch: 64. Rückgrat-(Mittel-)Schalter haben keine Aufwärtsverbindungen.
  • Die maximale Anzahl der Spine-Switches (mittlere Switches) entspricht der Anzahl der Aufwärtsverbindungen pro Edge-Switch: 32, wenn es keine Verjüngung an den Edge-Switches gibt, weniger, wenn es eine Verjüngung gibt. Die maximale Anzahl von Switches im Netz beträgt 96.
  • In einem zweistufigen Fat-Tree-Netz sind die Down-Links der Edge-Switches 912 natürlich als Edge-Links konfiguriert. Die Aufwärtsverbindungen der Edge Switches 912 und die Abwärtsverbindungen der Spine Switches sind als lokale Verbindungen konfiguriert.
  • Das Routing für das zweistufige Netz wird mit einem minimalen Routing implementiert, bei dem die Local Switch Table für das Routing zwischen den Switches und die Local Port Table für die Identifizierung des Egress Ports nach Erreichen des Ziel-Switches verwendet wird. Die Routing-Konfiguration ist eine Untermenge derjenigen, die für dreistufige Netzwerke erforderlich ist.
  • Ein einstufiges Fat-Tree-Netz besteht aus einem einzigen Switch-Gerät. Alle 64 Ports können als Edge-Ports 912 verwendet werden. Das Routing zwischen den Ports wird über die minimale lokale Porttabelle realisiert.
  • Es wird nun beschrieben, wie Rahmen mit Unicast- und sw_port-DFAs geroutet werden. Die Routing-Algorithmus-Tabelle ist eine per Software konfigurierbare Tabelle, die auf der Grundlage des aktuellen Routing-Status des Rahmens gültige Entscheidungen trifft. Gültige Entscheidungen sind z. B., ob ein lokaler minimaler, globaler minimaler, lokaler nicht-minimaler oder globaler nicht-minimaler Pfad für den nächsten Hop des Frames gewählt werden darf. Der Routing-Status umfasst Informationen wie den VC, auf dem der Rahmen empfangen wurde, und ob er sich in der Quell-, Ziel- oder Zwischengruppe befindet.
  • Wenn der Eintrag in der Routing-Algorithmus-Tabelle, der dem aktuellen Routing-Zustand des Rahmens entspricht, deaktiviert ist, gilt der Rahmen als unerwartet und der Fehler EMPTY ROUTE_UF wird gemeldet. Routing-Algorithmus-Tabelleneinträge gelten als deaktiviert, wenn sie weder minimales noch nicht-minimales Routing zulassen.
  • Die Routing-Algorithmus-Tabelle bestimmt zusammen mit der Funktion Adaptive Select auch den VC, der für den nächsten Hop des Frames verwendet wird. Diese Tabelle ist als ECC-geschützter Speicher mit 64 Wörtern und 13 Bits (plus ECC) pro Wort implementiert.
  • Es gibt drei Minimaltabellen: min_global, min_local_switch und min_local_port, die zusammen als Minimaltabellen bezeichnet werden. Sie werden verwendet, um die Ports zu bestimmen, die für die Weiterleitung des Rahmens über einen minimalen Pfad verwendet werden können. Da immer nur auf eine dieser Tabellen zugegriffen wird, sind alle im selben Speicher implementiert, wobei jeder Tabelle bestimmte Adressbereiche innerhalb des Speichers zugewiesen sind. Die Tabelle min_global wird durch das DFA-Feld global_id indiziert. Die Tabelle min_local_switch wird durch das DFA-Feld switch_id indiziert. Die Tabelle min_local_port wird durch das DFA-Feld endpoint_id indiziert.
  • Die Konfiguration der Routing-Algorithmus-Tabelle bestimmt, wann jede Tabelle verwendet wird; min global soll jedoch verwendet werden, wenn der Rahmen noch nicht an seiner Zielgruppe angekommen ist, um globale Ports zu identifizieren, die direkt mit der Zielgruppe verbunden sind, und lokale Ports, die mit einem Switch in der aktuellen Gruppe verbunden sind, der einen oder mehrere globale Ports hat, die mit der Zielgruppe verbunden sind. In ähnlicher Weise soll min local switch verwendet werden, wenn der Rahmen in der Zielgruppe, aber nicht im Ziel-Switch angekommen ist, um lokale Ports zu identifizieren, die verwendet werden können, um den Ziel-Switch zu erreichen. min_local_port schließlich soll verwendet werden, wenn der Rahmen am Ziel-Switch angekommen ist, um Edge-Ports zu identifizieren, die eine Verbindung zum Endpunktgerät herstellen.
  • Der FRF-Entwurf unterstützt die Möglichkeit, dass mehrere Edge-Ports desselben Switch-Geräts mit demselben DFA korrespondieren. Wenn mehrere Edge-Ports in der Tabelle min_local_port aktiviert sind, wählt die nachgeschaltete Port-Auswahllogik adaptiv einen auf der Grundlage der Belastung und der Pseudo-Zufallsauswahl aus, genau wie bei der Aktivierung mehrerer Ports in den Tabellen min local_ switch oder min global.
  • Wenn die min_global Tabelle verwendet wird, um einen Frame zu routen, können je nach Konfiguration des Feldes RAND_ BITS in CSR R_TF FRF CFG_GMIN_TABLE_BLKS (Abschnitt 9.7.5.33 in der SDG) bis zu vier der oberen Adressbits der min_global Tabelle pseudozufällig gesetzt werden, anstatt durch die global_id im DFA des zu routenen Frames bestimmt zu werden. Diese Funktionalität ermöglicht die Implementierung einer Gewichtung, so dass einige Ports mit größerer Wahrscheinlichkeit ausgewählt werden als andere.
  • Das Format der Ausgabe dieser Tabellen ist ein 64 Bit breites Bitfeld, wobei jedes Bit einem anderen Ausgangsport des aktuellen Switches entspricht. Bits, die gesetzt sind, identifizieren gültige Kandidatenports, an die der Rahmen weitergeleitet werden kann.
  • Die Minimaltabellen sind als ECC-geschützter Speicher von 704 (512 min_global + 128 min_local_switch +64 min_local_port) Wörtern mit 64 Bit (plus ECC) pro Wort implementiert.
  • Bei Ausfällen in Fat-Tree-Netzen wird die logische Topologie des Netzes nicht geändert, aber die Routing-Konfigurationen werden so geändert, dass die Pfade, die der Verkehr nehmen kann, so begrenzt werden, dass die fehlende Komponente umgangen wird. Aus der Sicht des Verkehrs im Netz ist es nicht erforderlich, die Routing-Updates atomar durchzuführen; der Verkehr kann weiter fließen, während die Routing-Konfiguration geändert wird.
  • zeigt ein Beispiel für einen Fat-Tree mit einem Verbindungsausfall zwischen den Switches der ersten und zweiten Ebene gemäß einigen Ausführungsformen. Das in gezeigte Netz ist nur halb so breit, wie es sein könnte, wenn die oberste Ebene der Switches ebenfalls vier Anschlüsse hätte, wie die mittlere Ebene. Die Tabellen 1032 zeigen, wie das Routing für die linke Spalte der Switches (Gruppe 0) auf der Grundlage eines Schemas konfiguriert würde, das die Adresse eines Endpunkts in lokale und Gruppenkomponenten unterteilt, wobei die lokale Komponente für das Routing zum spezifischen Endpunkt verwendet wird, wenn dieser bereits in der Zielgruppe ist, und die Gruppenkomponente für das Routing zur Zielgruppe, wenn diese nicht in der Zielgruppe ist. Dieses Adressierungsschema ist auch mit der Dragonfly-Topologie kompatibel.
  • Normalerweise kann beim Routing nach oben jede nach oben gerichtete Verbindung gewählt werden. Diese freie Wahl bei der Aufwärtsverbindung wurde in den Tabellen einfach als „nach oben“ dargestellt. Beim Rückweg nach unten ist die Auswahl der Abwärtsverbindung je nach Ziel eingeschränkt, wie in den Tabellen dargestellt.
  • Bei einem Ausfall muss die Auswahl nach oben eingeschränkt werden, um zu verhindern, dass ein nach unten gerichtetes Paket an einem Punkt ankommt, an dem es die ausgefallene Komponente nutzen muss. Nehmen wir in an, dass die Verbindung zwischen Switch 1,2 und Switch 2,3 ausgefallen ist. Unter der Annahme, dass es keine funktionierenden Verbindungen mehr zwischen diesem Switch-Paar gibt, muss verhindert werden, dass abwärts gerichteter Verkehr, der zu Switch 2,3 führt, bei Switch 1,2 ankommt. Dies wird erreicht, indem die Wahl der Aufwärtsverbindung für den für Switch 2,3 (Gruppe 3) bestimmten Verkehr an den anderen Switches in derselben Ebene der Topologie selektiv eingeschränkt wird. In der Abbildung ist dies durch die gestrichelten Linien dargestellt; die Switches 2,0, 2,1 und 2,2 müssen für den Verkehr in Richtung Gruppe 3 andere als die gestrichelten Links verwenden. Der Verkehr in Richtung der anderen Gruppen kann jeden der Aufwärtslinks verwenden.
  • Die Möglichkeit, die Auswahl der Verbindung auf der Grundlage der Zielgruppe einzuschränken, wäre natürlich in Routing-Strukturen vorhanden, die für die Unterstützung von Dragonfly-Routing ausgelegt sind; dies ist keine spezielle Funktionalität, die nur zur Unterstützung der Fehlerbehandlung in Fat-Tree-Netzen erforderlich wäre.
  • In wird ein Beispiel für einen Verbindungsausfall auf einer höheren Ebene in der Topologie gemäß einigen Ausführungsformen beschrieben. Angenommen, die Verbindung zwischen Schalter 0,2 und 1,2 ist ausgefallen. Wenn es keine funktionierenden Verbindungen mehr zwischen diesem Schalterpaar gibt, muss verhindert werden, dass abwärts gerichteter Verkehr, der zum Schalter 1,2 führt, am Schalter 0,2 ankommt. Ähnlich wie im vorangegangenen Beispiel wird dies erreicht, indem die Wahl der Aufwärtsverbindung für den für Switch 1,2 (der über den Gruppen 2 und 3 liegt) bestimmten Verkehr an den anderen Switches in derselben Ebene der Topologie wie 1,2, die von Switches oberhalb von Switch 1,2 erreicht werden können, selektiv eingeschränkt wird. In dem in der Abbildung gezeigten Netz ist dies nur Schalter 1,0; Schalter 1,0 muss den für die Gruppen 2 und 3 bestimmten Verkehr auf andere als die gestrichelten Verbindungen beschränken.
  • Die Behandlung des Ausfalls eines Switches entspricht im Wesentlichen der Behandlung, die für den Ausfall aller mit dem Switch verbundenen Abwärtsverbindungen erforderlich ist. Betroffen sind die Schalter in der Ebene unterhalb des ausgefallenen Schalters. zeigt ein Beispiel für einen ausgefallenen Schalter gemäß einigen Ausführungsformen.
  • Nachfolgend sehen Sie eine Tabelle für das Routing von getriebenen Libellen.
    Satz B Ziel Gruppe In Src Gruppe Gruppe Kumpel h Wechselspiel Hafen Typ Rcvd vc
    0 1 1 0 Kante es ist mir egal
    0 1 1 1 Kante es ist mir egal
    0 1 1 0 Lokales 0
    0 1 1 1 Lokales 0
    0 1 1 1 Lokales 1
    0 1 0 N/A47 Kante es ist mir egal
    48Q 1 0 NIA Lokales 0
    Q 1 0 NIA Lokales 1
    soo 1 0 NIA Lokales 0
    0 1 0 NIA Lokales 1
    0 0 0 NIA Global 0
    s10 0 0 NIA Global 1
    0 0 0 NIA Lokales 1
    0 0 0 NIA Lokales 2
    Ausgänge46
    Global bevorzugt Aktivieren Ausnahmen Freigabe Min Aktivieren Sie NM Restrict GM Restrict GNM VCA (lokal) VC B (global)
    Nein 0 Lokaler Lokales 0 0 0 0
    Nein 0 Lokaler Hafen Deaktivier 0 0 0 0
    Nein 0 Lokaler Deaktivier 0 0 1 1
    Nein 0 Lokaler Hafen Deaktivier 0 0 0 0
    Nein 0 Lokaler Hafen Deaktivier 0 0 1 1
    Ja 1 Global Global 0 0 0 0
    Ja 0 Global Global 0 1 1 0
    Ja 0 Global Deaktivie 1 1 1 1
    Nicht- 1 Global Global 0 1 1 0
    Nicht- 1 Global Deaktivier 1 1 1 1
    Ja 1 Global Lokales 0 0 1 1
    Ja 1 Global Deaktivier 0 0 2 2
    Ja 0 Global Deaktivier 0 0 2 1
    Ja 0 Global Deaktivier 1 1 2 2
  • Die folgenden Eingaben und Ausgaben der Routing-Algorithmus-Tabelle beschreiben die Eingaben und Ausgaben der Routing-Algorithmus-Tabelle.
    Überschrift der Spalte Mnemonik Eingang/ Ausgang Beschreibung
    Satz B Ziel Gruppe SET_B_DSTJ;RP Eingabe Die global_id in der Fabric-Zieladresse des Frames kann als für die eine oder die andere von zwei verschiedenen Gruppen (A oder B) bestimmt eingestuft werden. Die Klassifizierung basiert auf einem Mustervergleich. Der Routing-Algorithmus kann je nach Art der Gruppe, für die der Rahmen bestimmt ist, variiert werden.
    In Src-Gruppe, Gruppenspiel I!\I_SRC_GRP, GROUP_M.ATCH Eingabe Ein Rahmen kann sich entweder in seiner Quellgruppe, seiner Zielgruppe, in beiden gleichzeitig oder in keiner von beiden befinden. Die Entscheidung, ob sich ein Frame in seiner Quell- und/oder Zielgruppe befindet, basiert auf dem Vergleich der global_ids, die in der Source-Fabric-Adresse und der Destination-Fabric-Adresse des Frames enthalten sind, mit der global_id
    Wechselspiel S\NITCH_MA.TCH Eingabe Dieses Feld zeigt an, ob das switch_id-Feld in der Fabric-Zieladresse des Frames mit der switch_id des aktuellen Switches übereinstimmt, an dem die Routing-Entscheidung getroffen wird.
    Hafen Typ keine (inhärent) Eingabe Der Eingang Port Type gibt den Typ des Ports an, an dem der Rahmen empfangen wurde und an dem die aktuelle Routing-Entscheidung getroffen wird. Innerhalb der Implementierung verfügt jeder Anschluss über eine eigene Kopie der Routing-Algorithmus-Tabelle; daher ist der Anschlusstyp inhärent in der Art und Weise,
    Stufe wechseln keine (inhärent) Eingabe Dieser Eingang identifiziert die Position des Switches innerhalb der Netztopologie, an der diese Konfiguration vorgenommen wird. Innerhalb der Implementierung hat jeder Port eines jeden Switches seine eigene Kopie der Routing-Algorithmus-Tabelle;
    Rcvd VC RCV_VC Eingabe Dieser Eingang identifiziert den virtuellen Kanal, auf dem der Rahmen empfangen wurde.
    Global bevorzugt GLOBAL_PR ÄFERENZIER T Ausgabe Gibt an, ob die Auswahl des globalen Ports für den minimalen Pfad gegenüber der Auswahl des lokalen Ports für den minimalen Pfad bevorzugt werden soll. Die Auswahlmöglichkeiten werden in Tabelle 10.1 auf Seite 90S aufgezählt und ausführlich beschrieben.
    Ausnahme aktivieren ENA8I.EJXC PT N Ausgabe Gibt an, ob die Verwendung der Ausnahmetabellen zur Erkennung von Ausnahmeports aktiviert werden soll. Je nach beschriebener Konfiguration können die Ausnahmetabellen entweder zur Erkennung von Ports verwendet werden, die für das Routing des aktuellen Frames nicht verwendet werden dürfen, oder zur Erkennung von Minimalpfad-Ports, die im
    Freigabe Min ENA8L..E_MI! \I Ausgabe Gibt den minimalen Routing-Modus an. Global bedeutet, dass die globale Minimalpfadtabelle konsultiert wird, die zur Identifizierung von globalen und / oder lokalen Ports verwendet wird, wenn sie sich nicht in der Zielgruppe befinden. Local Switch bedeutet, dass die Minimalpfadtabelle des lokalen Switches konsultiert wird, die verwendet wird, wenn
    NM freigeben ENABLE_NM Ausgabe Gibt den Modus für nicht-minimales Routing an. Global bedeutet, lokale und globale Ports zu aktivieren, die für globales nicht-minimales Pfad-Routing verwendet werden können. Lokal bedeutet, lokale Ports zu aktivieren, die für lokales nicht-minimales Pfad-Routing verwendet werden können. Lokal bedingt bedeutet, dass lokale Ports, die für lokales nicht-minimales Pfad-Routing
    GM einschränken RESTRICT_GM Ausgabe Wenn diese Option aktiviert ist, wird die Menge der Ports, die für das globale minimale Routing aktiviert sind, auf globale Ports beschränkt. Die Konfiguration bestimmt, welche Ports als globale Ports eingestuft werden.
    GNM einschränken RESTRIC:T_GNM Ausgabe Wenn diese Option aktiviert ist, wird die Menge der Ports, die für das globale nicht-minimale Routing aktiviert sind, auf globale Ports beschränkt. Die beschriebene Konfiguration bestimmt, welche Ports als globale Ports eingestuft werden.
    VCA, VC B VC_A,VC_B Ausgabe Je nach dem für die Weiterleitung des Rahmens gewählten endgültigen Port kann einer von zwei VCs (A oder B) für den nächsten Hop des Rahmens verwendet werden. Die in dieser Tabelle dargestellte Konfiguration geht davon aus, dass VC A für lokale (und Edge-) Ports und VC B für globale Ports verwendet wird. Die gewählte
  • zeigt ein Blockdiagramm eines beispielhaften Computersystems 1300, in dem verschiedene der hier beschriebenen Ausführungsformen implementiert werden können. Das Computersystem 1300 umfasst einen Bus 1302 oder einen anderen Kommunikationsmechanismus zur Übermittlung von Informationen, einen oder mehrere Hardware-Prozessoren 1304, die mit dem Bus 1302 gekoppelt sind, um Informationen zu verarbeiten. Bei dem/den Hardware-Prozessor(en) 1304 kann es sich zum Beispiel um einen oder mehrere Allzweck-Mikroprozessoren handeln.
  • Das Computersystem 1300 umfasst auch einen Hauptspeicher 1306, wie z. B. einen Speicher mit wahlfreiem Zugriff (RAM), einen Cache und/oder andere dynamische Speichergeräte, die mit dem Bus 1302 verbunden sind, um Informationen und Anweisungen zu speichern, die vom Prozessor 1304 ausgeführt werden sollen. Der Hauptspeicher 1306 kann auch zum Speichern von temporären Variablen oder anderen Zwischeninformationen während der Ausführung von Befehlen verwendet werden, die vom Prozessor 1304 ausgeführt werden sollen. Wenn solche Befehle in Speichermedien gespeichert werden, auf die der Prozessor 1304 zugreifen kann, wird das Computersystem 1300 zu einer Spezialmaschine, die so angepasst ist, dass sie die in den Befehlen angegebenen Operationen ausführt.
  • Das Computersystem 1300 umfasst außerdem einen Festwertspeicher (ROM) 1308 oder ein anderes statisches Speichergerät, das mit dem Bus 1302 verbunden ist, um statische Informationen und Anweisungen für den Prozessor 1304 zu speichern. Ein Speichergerät 1310, wie z. B. eine Magnetplatte, eine optische Platte oder ein USB-Stick (Flash-Laufwerk) usw., ist vorgesehen und mit dem Bus 1302 verbunden, um Informationen und Anweisungen zu speichern.
  • Das Computersystem 1300 kann über den Bus 1302 mit einer Anzeige 1312, z. B. einer Flüssigkristallanzeige (LCD) (oder einem Berührungsbildschirm), verbunden sein, um einem Computerbenutzer Informationen anzuzeigen. Ein Eingabegerät 1314, einschließlich alphanumerischer und anderer Tasten, ist mit dem Bus 1302 gekoppelt, um Informationen und Befehlsauswahlen an den Prozessor 1304 zu übermitteln. Eine andere Art von Benutzereingabegerät ist die Cursorsteuerung 1316, wie z. B. eine Maus, ein Trackball oder Cursorrichtungstasten zur Übermittlung von Richtungsinformationen und Befehlsauswahlen an den Prozessor 1304 und zur Steuerung der Cursorbewegung auf dem Display 1312. In einigen Ausführungsformen können die gleichen Richtungsinformationen und Befehlsauswahlen wie bei der Cursorsteuerung über den Empfang von Berührungen auf einem Touchscreen ohne Cursor implementiert werden.
  • Das Computersystem 1300 kann ein Benutzerschnittstellenmodul zur Implementierung einer grafischen Benutzeroberfläche enthalten, das in einem Massenspeichergerät als ausführbare Softwarecodes gespeichert werden kann, die von dem/den Computergerät(en) ausgeführt werden. Dieses und andere Module können beispielsweise Komponenten wie Softwarekomponenten, objektorientierte Softwarekomponenten, Klassenkomponenten und Aufgabenkomponenten, Prozesse, Funktionen, Attribute, Prozeduren, Unterprogramme, Segmente von Programmcode, Treiber, Firmware, Mikrocode, Schaltkreise, Daten, Datenbanken, Datenstrukturen, Tabellen, Arrays und Variablen umfassen.
  • Im Allgemeinen kann sich der hier verwendete Begriff „Komponente“, „Engine“, „System“, „Datenbank“, „Datenspeicher“ und dergleichen auf eine in Hardware oder Firmware verkörperte Logik oder auf eine Sammlung von Softwareanweisungen beziehen, die möglicherweise Ein- und Ausstiegspunkte haben und in einer Programmiersprache wie z. B. Java, C oder C++ geschrieben sind. Eine Softwarekomponente kann kompiliert und zu einem ausführbaren Programm verknüpft werden, in einer dynamischen Link-Bibliothek installiert werden oder in einer interpretierten Programmiersprache wie BASIC, Perl oder Python geschrieben sein. Es ist klar, dass Softwarekomponenten von anderen Komponenten oder von sich selbst aus aufgerufen werden können und/oder als Reaktion auf erkannte Ereignisse oder Unterbrechungen aufgerufen werden können. Softwarekomponenten, die für die Ausführung auf Computergeräten konfiguriert sind, können auf einem computerlesbaren Medium, wie z. B. einer Compact Disc, einer digitalen Videodisc, einem Flash-Laufwerk, einer Magnetplatte oder einem anderen greifbaren Medium, oder als digitaler Download bereitgestellt werden (und können ursprünglich in einem komprimierten oder installierbaren Format gespeichert sein, das vor der Ausführung eine Installation, Dekomprimierung oder Entschlüsselung erfordert). Ein solcher Softwarecode kann teilweise oder vollständig in einem Speicher des ausführenden Computergeräts zur Ausführung durch das Computergerät gespeichert werden. Softwareanweisungen können in Firmware, wie z. B. einem EPROM, eingebettet sein. Darüber hinaus können die Hardwarekomponenten aus verbundenen Logikeinheiten wie Gattern und Flipflops und/oder aus programmierbaren Einheiten wie programmierbaren Gatteranordnungen oder Prozessoren bestehen.
  • Das Computersystem 1300 kann die hierin beschriebenen Techniken unter Verwendung von kundenspezifischer festverdrahteter Logik, einem oder mehreren ASICs oder FPGAs, Firmware und/oder Programmlogik implementieren, die in Kombination mit dem Computersystem bewirkt oder programmiert, dass das Computersystem 1300 eine Spezialmaschine ist. Gemäß einer Ausführungsform werden die hierin beschriebenen Techniken vom Computersystem 1300 als Reaktion auf den/die Prozessor(en) 1304 ausgeführt, der/die eine oder mehrere Sequenzen von einem oder mehreren Befehlen ausführt/ausführen, die im Hauptspeicher 1306 enthalten sind. Solche Anweisungen können in den Hauptspeicher 1306 von einem anderen Speichermedium, wie z. B. der Speichervorrichtung 1310, eingelesen werden. Die Ausführung der im Hauptspeicher 1306 enthaltenen Befehlssequenzen veranlasst den/die Prozessor(en) 1304, die hier beschriebenen Prozessschritte durchzuführen. In alternativen Ausführungsformen können fest verdrahtete Schaltungen anstelle von oder in Kombination mit Softwareanweisungen verwendet werden.
  • Der Begriff „nichtflüchtige Medien“ und ähnliche Begriffe, wie sie hier verwendet werden, beziehen sich auf alle Medien, die Daten und/oder Befehle speichern, die eine Maschine in einer bestimmten Weise arbeiten lassen. Solche nichtflüchtigen Medien können nichtflüchtige Medien und/oder flüchtige Medien umfassen. Zu den nichtflüchtigen Medien gehören beispielsweise optische oder magnetische Festplatten, wie die Speichervorrichtung 1310. Zu den flüchtigen Medien gehören dynamische Speicher, wie der Hauptspeicher 1306. Zu den gängigen Formen nichtflüchtiger Medien gehören beispielsweise Disketten, flexible Platten, Festplatten, Solid-State-Laufwerke, Magnetbänder oder andere magnetische Datenspeichermedien, CD-ROMs, andere optische Datenspeichermedien, physische Medien mit Lochmustern, RAM, PROM und EPROM, FLASH-EPROM, NVRAM, andere Speicherchips oder -kassetten sowie deren vernetzte Versionen.
  • Nicht-transitorische Medien unterscheiden sich von Übertragungsmedien, können aber in Verbindung mit ihnen verwendet werden. Übertragungsmedien sind an der Übertragung von Informationen zwischen nicht-transitorischen Medien beteiligt. Zu den Übertragungsmedien gehören beispielsweise Koaxialkabel, Kupferdraht und Glasfaserkabel, einschließlich der Drähte, die den Bus 1302 bilden. Übertragungsmedien können auch in Form von Schall- oder Lichtwellen auftreten, wie sie bei der Datenkommunikation über Funk und Infrarot erzeugt werden.
  • Das Computersystem 1300 umfasst auch eine Kommunikationsschnittstelle 1318, die mit dem Bus 1302 verbunden ist. Die Netzwerkschnittstelle 1318 stellt eine Zwei-Wege-Datenkommunikationsverbindung zu einer oder mehreren Netzwerkverbindungen her, die mit einem oder mehreren lokalen Netzwerken verbunden sind. Bei der Kommunikationsschnittstelle 1318 kann es sich beispielsweise um eine ISDN-Karte (Integrated Services Digital Network), ein Kabelmodem, ein Satellitenmodem oder ein Modem handeln, um eine Datenkommunikationsverbindung zu einer entsprechenden Art von Telefonleitung herzustellen. Ein weiteres Beispiel: Die Netzwerkschnittstelle 1318 kann eine LAN-Karte (Local Area Network) sein, um eine Datenkommunikationsverbindung zu einem kompatiblen LAN (oder einer WAN-Komponente für die Kommunikation mit einem WAN) herzustellen. Es können auch drahtlose Verbindungen implementiert werden. In jeder dieser Implementierungen sendet und empfängt die Netzwerkschnittstelle 1318 elektrische, elektromagnetische oder optische Signale, die digitale Datenströme mit verschiedenen Informationstypen übertragen.
  • Eine Netzverbindung ermöglicht in der Regel die Datenkommunikation über ein oder mehrere Netze zu anderen Datengeräten. So kann eine Netzverbindung beispielsweise eine Verbindung über ein lokales Netz zu einem Host-Computer oder zu Datengeräten eines Internetdienstanbieters (ISP) herstellen. Der ISP wiederum bietet Datenkommunikationsdienste über das weltweite Paketdatenkommunikationsnetz an, das heute gemeinhin als „Internet“ bezeichnet wird. Sowohl das lokale Netz als auch das Internet verwenden elektrische, elektromagnetische oder optische Signale, die digitale Datenströme übertragen. Die Signale in den verschiedenen Netzwerken und die Signale auf der Netzwerkverbindung und über die Kommunikationsschnittstelle 1318, die die digitalen Daten zum und vom Computersystem 1300 übertragen, sind Beispiele für Übertragungsmedien.
  • Das Computersystem 1300 kann über das/die Netzwerk(e), die Netzwerkverbindung und die Kommunikationsschnittstelle 1318 Nachrichten senden und Daten, einschließlich Programmcode, empfangen. In dem Internet-Beispiel könnte ein Server einen angeforderten Code für ein Anwendungsprogramm über das Internet, den ISP, das lokale Netzwerk und die Kommunikationsschnittstelle 1318 übertragen.
  • Der empfangene Code kann vom Prozessor 1304 ausgeführt werden, sobald er empfangen wird, und/oder in der Speichervorrichtung 1310 oder einem anderen nichtflüchtigen Speicher zur späteren Ausführung gespeichert werden.
  • Jeder der in den vorstehenden Abschnitten beschriebenen Prozesse, Methoden und Algorithmen kann in Code-Komponenten verkörpert und vollständig oder teilweise durch diese automatisiert werden, die von einem oder mehreren Computersystemen oder Computerprozessoren mit Computerhardware ausgeführt werden. Das eine oder die mehreren Computersysteme oder Computerprozessoren können auch so betrieben werden, dass sie die Ausführung der entsprechenden Vorgänge in einer „Cloud Computing“-Umgebung oder als „Software as a Service“ (SaaS) unterstützen. Die Prozesse und Algorithmen können teilweise oder vollständig in anwendungsspezifischen Schaltkreisen implementiert sein. Die verschiedenen oben beschriebenen Merkmale und Verfahren können unabhängig voneinander verwendet oder auf verschiedene Weise kombiniert werden. Verschiedene Kombinationen und Unterkombinationen sollen in den Anwendungsbereich dieser Offenlegung fallen, und bestimmte Verfahrens- oder Prozessblöcke können in einigen Implementierungen weggelassen werden. Die hier beschriebenen Methoden und Prozesse sind auch nicht auf eine bestimmte Reihenfolge beschränkt, und die damit verbundenen Blöcke oder Zustände können in anderen geeigneten Reihenfolgen, parallel oder auf andere Weise ausgeführt werden. Blöcke oder Zustände können zu den offengelegten Beispielen hinzugefügt oder aus ihnen entfernt werden. Die Ausführung bestimmter Operationen oder Prozesse kann auf Computersysteme oder Computerprozessoren verteilt werden, die sich nicht nur in einer einzigen Maschine befinden, sondern über eine Reihe von Maschinen verteilt sind.
  • Wie hierin verwendet, kann eine Schaltung in jeder Form von Hardware, Software oder einer Kombination davon implementiert werden. Beispielsweise können ein oder mehrere Prozessoren, Controller, ASICs, PLAs, PALs, CPLDs, FPGAs, logische Komponenten, Software-Routinen oder andere Mechanismen implementiert werden, um eine Schaltung zu bilden. Bei der Implementierung können die verschiedenen hier beschriebenen Schaltungen als diskrete Schaltungen implementiert werden, oder die beschriebenen Funktionen und Merkmale können teilweise oder insgesamt auf eine oder mehrere Schaltungen aufgeteilt werden. Auch wenn verschiedene Merkmale oder Funktionselemente einzeln als getrennte Schaltungen beschrieben oder beansprucht werden, können diese Merkmale und Funktionen von einer oder mehreren gemeinsamen Schaltungen gemeinsam genutzt werden, und eine solche Beschreibung soll nicht voraussetzen oder implizieren, dass getrennte Schaltungen erforderlich sind, um diese Merkmale oder Funktionen zu implementieren. Wenn eine Schaltung ganz oder teilweise mit Software implementiert ist, kann diese Software so implementiert werden, dass sie mit einem Computer- oder Verarbeitungssystem arbeitet, das in der Lage ist, die in Bezug auf sie beschriebene Funktionalität auszuführen, wie z. B. das Computersystem 1300.
  • Wie hierin verwendet, kann der Begriff „oder“ sowohl im einschließenden als auch im ausschließenden Sinne verstanden werden. Darüber hinaus ist die Beschreibung von Ressourcen, Vorgängen oder Strukturen im Singular nicht so zu verstehen, dass der Plural ausgeschlossen wird. Bedingte Ausdrücke, wie z. B. „kann“, „könnte“, „könnte“ oder „darf“, sollen im Allgemeinen vermitteln, dass bestimmte Ausführungsformen bestimmte Merkmale, Elemente und/oder Schritte einschließen, während andere Ausführungsformen diese nicht einschließen, es sei denn, es ist ausdrücklich etwas anderes angegeben oder im Zusammenhang mit der Verwendung anders zu verstehen.
  • Die in diesem Dokument verwendeten Begriffe und Ausdrücke sowie deren Abwandlungen sind, sofern nicht ausdrücklich etwas anderes angegeben ist, nicht als einschränkend, sondern als offen zu verstehen. Adjektive wie „konventionell“, „traditionell“, „normal“, „Standard“, „bekannt“ und Begriffe mit ähnlicher Bedeutung sind nicht so zu verstehen, dass sie den beschriebenen Gegenstand auf einen bestimmten Zeitraum oder auf einen zu einem bestimmten Zeitpunkt verfügbaren Gegenstand beschränken, sondern sollten so verstanden werden, dass sie konventionelle, traditionelle, normale oder Standardtechnologien umfassen, die jetzt oder zu einem beliebigen Zeitpunkt in der Zukunft verfügbar oder bekannt sein können. Das Vorhandensein erweiternder Wörter und Ausdrücke wie „eine oder mehrere“, „mindestens“, „aber nicht beschränkt auf“ oder ähnliche Ausdrücke in einigen Fällen ist nicht so zu verstehen, dass der engere Fall beabsichtigt oder erforderlich ist, wenn solche erweiternden Ausdrücke nicht vorhanden sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/852273 [0002]
    • US 62/852203 [0002]
    • US 62/852289 [0002]

Claims (14)

  1. Verfahren zur effizienten Leitweglenkung von Daten durch ein Netzwerk mit einer Vielzahl von Schaltern, die in einer Fat-Tree-Topologie konfiguriert sind, umfassend: Empfangen einer Datenübertragung, die eine Vielzahl von Paketen umfasst, an einem Edge-Port des Netzes, und Routing der Datenübertragung durch das Netzwerk mit Routing-Entscheidungen auf der Grundlage einer Routing-Tabelle, wobei die Routing-Tabelle Einträge enthält, um Routing-Entscheidungen auf der Grundlage einer zielbasierten Hash-Funktion zu treffen.
  2. Verfahren nach Anspruch 1, wobei die Hash-Funktion einen Hash eines Headers eines Pakets aus der Vielzahl der Pakete umfasst.
  3. Verfahren nach Anspruch 1, wobei die Hash-Funktion einen Hash von mindestens einer Quelladresse und einer Zieladresse eines Pakets aus der Vielzahl der Pakete umfasst.
  4. Verfahren nach Anspruch 1, wobei die Routing-Tabelle durch Eingabe einer Kombination der geparsten Header-Felder in eine Verteilungsfunktion zur Erzeugung eines Hash-Wertes erstellt wird.
  5. Verfahren nach Anspruch 1, wobei der Hash-Wert mindestens zwei der MAC-Adresse, IP-Adresse und Port-Adresse des Paket-Headers kombiniert.
  6. Verfahren nach Anspruch 5, wobei die Kombination die Verwendung einer CRC-Funktion (Cyclic Redundancy Check) umfasst, um die MAC-Adresse und/oder die IP-Adresse und/oder die Portadresse des Paketkopfes zu einem 16-Bit-Hash-Wert zu komprimieren.
  7. Verfahren nach Anspruch 6 umfasst ferner die Multiplikation des 16-Bit-Hash-Wertes mit einem Breitenwert.
  8. Verfahren nach Anspruch 6, das ferner das Addieren der oberen Bits eines Ergebnisses der Multiplikation zu einem Basiszeiger umfasst, um einen Index in der Leitwegtabelle zu bilden.
  9. Schalter, bestehend aus: einen Eingangsanschluss eines Schalters zum Empfang einer Datenübertragung, die ein Paket umfasst; eine Vielzahl von Ausgangsanschlüssen, von denen ein Ausgangsanschluss zum Senden der Datenübertragung ausgewählt werden soll; eine Routing-Tabelle innerhalb des Switches, um den oder die Ausgangsanschlüsse des Switches zu identifizieren, an den/die die Datenübertragung weitergeleitet werden soll; und einen Kreuzschienenschalter, der zwischen den Eingangsanschluss und die mehreren Ausgangsanschlüsse geschaltet ist, um das Paket an den identifizierten Ausgangsanschluss oder die identifizierten Ausgangsanschlüsse weiterzuleiten; wobei die Datenübertragung auf der Grundlage eines Eintrags in der Routing-Tabelle zu dem ausgewählten Ausgangsanschluss oder den ausgewählten Ausgangsanschlüssen geleitet wird, wobei der Eintrag Routing-Entscheidungen auf der Grundlage einer zielbasierten Hash-Funktion bewirkt.
  10. Schalter nach Anspruch 9, wobei die Hash-Funktion einen Hash eines Headers des Pakets umfasst.
  11. Schalter nach Anspruch 9, wobei die Hash-Funktion einen Hash von mindestens einer der Quell- und Zieladressen des Pakets umfasst.
  12. Schalter nach Anspruch 9, wobei die Routing-Tabelle durch Einspeisen einer Kombination der geparsten Header-Felder in eine Verteilungsfunktion zur Erzeugung eines Hash-Wertes erstellt wird.
  13. Schalter nach Anspruch 9, wobei der Hash-Wert eine Kombination aus mindestens zwei der MAC-Adresse, IP-Adresse und Port-Adresse des Paketkopfes umfasst.
  14. Schalter nach Anspruch 13, wobei die Kombination die Verwendung einer CRC-Funktion (Cyclic Redundancy Check) umfasst, um die MAC-Adresse und/oder die IP-Adresse und/oder die Port-Adresse des Paket-Headers zu einem 16-Bit-Hash-Wert zu komprimieren.
DE112020002493.8T 2019-05-23 2020-03-23 Fat-tree adaptive leitweglenkung Pending DE112020002493T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962852289P 2019-05-23 2019-05-23
US201962852203P 2019-05-23 2019-05-23
US201962852273P 2019-05-23 2019-05-23
US62/852,273 2019-05-23
US62/852,203 2019-05-23
US62/852,289 2019-05-23
PCT/US2020/024192 WO2020236264A1 (en) 2019-05-23 2020-03-23 Fat tree adaptive routing

Publications (1)

Publication Number Publication Date
DE112020002493T5 true DE112020002493T5 (de) 2022-04-28

Family

ID=73458112

Family Applications (18)

Application Number Title Priority Date Filing Date
DE112020002496.2T Pending DE112020002496T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten host-speicherzugriffs von einer netzwerkschnittstellensteuerung (nic)
DE112020002491.1T Pending DE112020002491T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der dynamischen befehlsverwaltung in einer netzwerkschnittstellensteuerung (nic)
DE112020002481.4T Pending DE112020002481T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der selbststeuerung von reduktionsmotoren
DE112020002510.1T Pending DE112020002510T5 (de) 2019-05-23 2020-03-23 Verfahren und system zur gewährleistung von fairness zwischen anwendungen beim netzeintritt
DE112020002499.7T Pending DE112020002499T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines datengesteuerten intelligenten netzes mit kreditbasierter flusskontrolle pro fluss
DE112020002494.6T Pending DE112020002494T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung von tracer-paketen in einem datengesteuerten intelligenten netz
DE112020002490.3T Pending DE112020002490T5 (de) 2019-05-23 2020-03-23 Verfahren und system zur gewährleistung der fairness beim netzaustritt zwischen anwendungen
DE112020002498.9T Pending DE112020002498T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung einer effizienten paketweiterleitung in einer netzwerkschnittstellensteuerung (nic)
DE112020002501.2T Pending DE112020002501T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten lastausgleichs in einer netzwerkschnittstellensteuerung (nic)
DE112020002500.4T Pending DE112020002500T5 (de) 2019-05-23 2020-03-23 System und verfahren zur durchführung einer fliegenden reduktion in einem netz
DE112020002528.4T Active DE112020002528B4 (de) 2019-05-23 2020-03-23 Algorithmen für die verwendung von lastinformationen von benachbarten knoten beim adaptiven routing
DE112020002754.6T Pending DE112020002754T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten nachrichtenabgleichs in einer netzwerkschnittstellensteuerung (nic)
DE112020002512.8T Pending DE112020002512T5 (de) 2019-05-23 2020-03-23 Systeme und verfahren zur verkehrsklassenbezogenen leitweglenkung
DE112020002509.8T Pending DE112020002509T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der effizienten paketinjektion in einen ausgangspuffer in einer netzwerkschnittstellensteuerung (nic)
DE112020002497.0T Pending DE112020002497T5 (de) 2019-05-23 2020-03-23 System und verfahren zur dynamischen zuweisung von reduktionsmotoren
DE112020002484.9T Pending DE112020002484T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der feinkörnigen flusssteuerung in einer netzwerkschnittstellensteuerung (nic)
DE112020002493.8T Pending DE112020002493T5 (de) 2019-05-23 2020-03-23 Fat-tree adaptive leitweglenkung
DE112020002495.4T Pending DE112020002495T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der betriebsverwaltung in einer netzwerkschnittstellensteuerung (nic) für beschleuniger

Family Applications Before (16)

Application Number Title Priority Date Filing Date
DE112020002496.2T Pending DE112020002496T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten host-speicherzugriffs von einer netzwerkschnittstellensteuerung (nic)
DE112020002491.1T Pending DE112020002491T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der dynamischen befehlsverwaltung in einer netzwerkschnittstellensteuerung (nic)
DE112020002481.4T Pending DE112020002481T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der selbststeuerung von reduktionsmotoren
DE112020002510.1T Pending DE112020002510T5 (de) 2019-05-23 2020-03-23 Verfahren und system zur gewährleistung von fairness zwischen anwendungen beim netzeintritt
DE112020002499.7T Pending DE112020002499T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines datengesteuerten intelligenten netzes mit kreditbasierter flusskontrolle pro fluss
DE112020002494.6T Pending DE112020002494T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung von tracer-paketen in einem datengesteuerten intelligenten netz
DE112020002490.3T Pending DE112020002490T5 (de) 2019-05-23 2020-03-23 Verfahren und system zur gewährleistung der fairness beim netzaustritt zwischen anwendungen
DE112020002498.9T Pending DE112020002498T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung einer effizienten paketweiterleitung in einer netzwerkschnittstellensteuerung (nic)
DE112020002501.2T Pending DE112020002501T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten lastausgleichs in einer netzwerkschnittstellensteuerung (nic)
DE112020002500.4T Pending DE112020002500T5 (de) 2019-05-23 2020-03-23 System und verfahren zur durchführung einer fliegenden reduktion in einem netz
DE112020002528.4T Active DE112020002528B4 (de) 2019-05-23 2020-03-23 Algorithmen für die verwendung von lastinformationen von benachbarten knoten beim adaptiven routing
DE112020002754.6T Pending DE112020002754T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung eines effizienten nachrichtenabgleichs in einer netzwerkschnittstellensteuerung (nic)
DE112020002512.8T Pending DE112020002512T5 (de) 2019-05-23 2020-03-23 Systeme und verfahren zur verkehrsklassenbezogenen leitweglenkung
DE112020002509.8T Pending DE112020002509T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der effizienten paketinjektion in einen ausgangspuffer in einer netzwerkschnittstellensteuerung (nic)
DE112020002497.0T Pending DE112020002497T5 (de) 2019-05-23 2020-03-23 System und verfahren zur dynamischen zuweisung von reduktionsmotoren
DE112020002484.9T Pending DE112020002484T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der feinkörnigen flusssteuerung in einer netzwerkschnittstellensteuerung (nic)

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112020002495.4T Pending DE112020002495T5 (de) 2019-05-23 2020-03-23 System und verfahren zur erleichterung der betriebsverwaltung in einer netzwerkschnittstellensteuerung (nic) für beschleuniger

Country Status (5)

Country Link
US (62) US20220329521A1 (de)
EP (11) EP3949290A4 (de)
CN (29) CN113728596A (de)
DE (18) DE112020002496T5 (de)
WO (43) WO2020236272A1 (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108704B2 (en) 2018-12-04 2021-08-31 Nvidia Corp. Use of stashing buffers to improve the efficiency of crossbar switches
WO2020236272A1 (en) 2019-05-23 2020-11-26 Cray Inc. System and method for facilitating fine-grain flow control in a network interface controller (nic)
WO2021016410A1 (en) * 2019-07-25 2021-01-28 Maxlinear, Inc. Multiple ports with different baud rate over a single serdes
CN112511323B (zh) * 2019-09-16 2022-06-14 华为技术有限公司 处理网络拥塞的方法和相关装置
US11240151B2 (en) 2019-12-10 2022-02-01 Juniper Networks, Inc. Combined input and output queue for packet forwarding in network devices
US20230120869A1 (en) * 2020-03-05 2023-04-20 Nippon Telegraph And Telephone Corporation Network management systems, edge devices, network management devices, and programs
WO2021214847A1 (ja) * 2020-04-21 2021-10-28 日本電信電話株式会社 ネットワーク設定装置、方法及びプログラム
US11616734B2 (en) * 2020-07-08 2023-03-28 Hughes Network Systems, Llc Home network resource management
US11693800B2 (en) * 2020-07-13 2023-07-04 EMC IP Holding Company LLC Managing IO path bandwidth
US11737021B2 (en) * 2020-08-28 2023-08-22 Qualcomm Incorporated Low-latency enhancements for a wireless network
US11444860B2 (en) * 2020-09-24 2022-09-13 Cisco Technology, Inc. Automating and extending path tracing through wireless links
DE102021121105A1 (de) * 2020-09-28 2022-03-31 Samsung Electronics Co., Ltd. Intelligente ablagespeichervorrichtung
US20210281618A1 (en) * 2020-11-12 2021-09-09 Intel Corporation System, apparatus, and method for streaming input/output data
US20220166718A1 (en) * 2020-11-23 2022-05-26 Pensando Systems Inc. Systems and methods to prevent packet reordering when establishing a flow entry
GB2601732A (en) * 2020-11-25 2022-06-15 Metaswitch Networks Ltd Packet processing
US20210149821A1 (en) * 2020-12-23 2021-05-20 Intel Corporation Address translation technologies
US11729088B2 (en) * 2020-12-30 2023-08-15 Arteris, Inc. Broadcast switch system in a network-on-chip (NoC)
US11611512B2 (en) * 2020-12-30 2023-03-21 Arris Enterprises Llc System to dynamically detect and enhance classifiers for low latency traffic
CN114844836A (zh) * 2021-01-30 2022-08-02 华为技术有限公司 处理网络拥塞的方法、装置和设备
WO2022176370A1 (ja) * 2021-02-18 2022-08-25 パナソニックＩｐマネジメント株式会社 通信システム、スレーブ、コントローラ、および、通信方法
WO2022174444A1 (zh) * 2021-02-22 2022-08-25 华为技术有限公司 一种数据流传输方法、装置及网络设备
US12050944B2 (en) * 2021-05-04 2024-07-30 Xilinx, Inc. Network attached MPI processing architecture in smartnics
US12040988B2 (en) * 2021-05-25 2024-07-16 Google Llc Acknowledgement coalescing module utilized in content addressable memory (CAM) based hardware architecture for data center networking
US12095653B2 (en) * 2021-06-15 2024-09-17 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks
US11870682B2 (en) 2021-06-22 2024-01-09 Mellanox Technologies, Ltd. Deadlock-free local rerouting for handling multiple local link failures in hierarchical network topologies
US20220417176A1 (en) * 2021-06-23 2022-12-29 Nvidia Corporation Crossbar multipathing for multicast performance in tiled switches
US11677672B2 (en) 2021-06-25 2023-06-13 Cornelis Newtorks, Inc. Telemetry-based load-balanced fine-grained adaptive routing in high-performance system interconnect
US11637778B2 (en) 2021-06-25 2023-04-25 Cornelis Newtorks, Inc. Filter with engineered damping for load-balanced fine-grained adaptive routing in high-performance system interconnect
CN115695560A (zh) * 2021-07-23 2023-02-03 伊姆西Ip控股有限责任公司 内容分发方法、电子设备和计算机程序产品
US11714765B2 (en) * 2021-07-23 2023-08-01 Hewlett Packard Enterprise Development Lp System and method for implementing a network-interface-based allreduce operation
US11665113B2 (en) * 2021-07-28 2023-05-30 Hewlett Packard Enterprise Development Lp System and method for facilitating dynamic triggered operation management in a network interface controller (NIC)
US11729099B2 (en) * 2021-07-30 2023-08-15 Avago Technologies International Sales Pte. Limited Scalable E2E network architecture and components to support low latency and high throughput
WO2023027693A1 (en) * 2021-08-24 2023-03-02 Zeku, Inc. Serializer / deserializer forward flow control
US11824791B2 (en) * 2021-09-08 2023-11-21 Nvidia Corporation Virtual channel starvation-free arbitration for switches
CN113630331B (zh) * 2021-10-11 2021-12-28 北京金睛云华科技有限公司 全流量存储回溯分析系统中父子连接的处理方法
CN115987891A (zh) * 2021-10-14 2023-04-18 南京航空航天大学 一种数据中心网络混合流量的在线路由和调度方法
US11968115B2 (en) * 2021-10-31 2024-04-23 Avago Technologies International Sales Pte. Limited Method for verifying data center network performance
EP4187868A1 (de) * 2021-11-24 2023-05-31 INTEL Corporation Lastausgleich und netzwerkrichtlinienleistung durch eine paketverarbeitungspipeline
US11765103B2 (en) * 2021-12-01 2023-09-19 Mellanox Technologies, Ltd. Large-scale network with high port utilization
US11985067B2 (en) * 2021-12-10 2024-05-14 Nokia Solutions And Networks Oy Flowlet switching using memory instructions
US20230208874A1 (en) * 2021-12-28 2023-06-29 Centurylink Intellectual Property Llc Systems and methods for suppressing denial of service attacks
US20230229599A1 (en) * 2022-01-18 2023-07-20 Nvidia Corporation Multicast and reflective memory behavior for memory model consistency
US11770215B2 (en) * 2022-02-17 2023-09-26 Nvidia Corp. Transceiver system with end-to-end reliability and ordering protocols
CN114401226B (zh) * 2022-02-21 2024-02-27 李超 一种流媒体数据的路由流量控制方法及系统
WO2023177704A1 (en) * 2022-03-16 2023-09-21 F5, Inc. Multi-destination dma for packet broadcast
US20230318969A1 (en) * 2022-03-31 2023-10-05 Lenovo (United States) Inc. Optimizing network load in multicast communications
CN117014376A (zh) * 2022-04-28 2023-11-07 华为技术有限公司 拥塞流识别方法、装置、设备及计算机可读存储介质
US12061939B2 (en) * 2022-05-25 2024-08-13 Meta Platforms, Inc. Chip-to-chip interconnect with a layered communication architecture
US11799929B1 (en) * 2022-05-27 2023-10-24 Hewlett Packard Enterprise Development Lp Efficient multicast control traffic management for service discovery
CN115622933A (zh) * 2022-09-07 2023-01-17 天翼数字生活科技有限公司 一种路由分发方法、装置和设备
US20240094910A1 (en) * 2022-09-19 2024-03-21 Microsoft Technology Licensing, Llc Round Robin Arbitration Using Random Access Memory
US20240214325A1 (en) * 2022-12-22 2024-06-27 Juniper Networks, Inc. Dynamic resource reservation protocol resource handling and deadlock avoidance
CN116698283B (zh) * 2023-06-09 2024-08-23 浙江加力仓储设备股份有限公司 载荷重心偏移的智能监测系统及其方法
CN116662016B (zh) * 2023-07-25 2023-10-20 太平金融科技服务（上海）有限公司 端口切换方法、装置、计算机设备、存储介质和程序产品
CN117061423B (zh) * 2023-10-09 2024-01-23 苏州元脑智能科技有限公司 一种胖树网络的多机路由方法、装置、系统及存储介质
CN118118423B (zh) * 2024-04-30 2024-07-23 四川凝思软件有限公司 网络通信方法、装置、计算机设备以及存储介质
CN118473998B (zh) * 2024-07-11 2024-09-24 北京数渡信息科技有限公司 一种PCIe交换芯片的端口拥塞监测方法

Family Cites Families (610)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807118A (en) 1987-01-14 1989-02-21 Hewlett-Packard Company Method for handling slot requests over a network
US5138615A (en) 1989-06-22 1992-08-11 Digital Equipment Corporation Reconfiguration system and method for high-speed mesh connected local area network
US5457687A (en) 1993-09-02 1995-10-10 Network Equipment Technologies, Inc. Method and apparatus for backward explicit congestion notification (BECN) in an ATM network
US5754120A (en) * 1995-12-21 1998-05-19 Lucent Technologies Network congestion measurement method and apparatus
US5937436A (en) 1996-07-01 1999-08-10 Sun Microsystems, Inc Network interface circuit including an address translation unit and flush control circuit and method for checking for invalid address translations
US5983332A (en) 1996-07-01 1999-11-09 Sun Microsystems, Inc. Asynchronous transfer mode (ATM) segmentation and reassembly unit virtual address translation unit architecture
US6493347B2 (en) 1996-12-16 2002-12-10 Juniper Networks, Inc. Memory organization in a switching device
US6026075A (en) * 1997-02-25 2000-02-15 International Business Machines Corporation Flow control mechanism
US6112265A (en) 1997-04-07 2000-08-29 Intel Corportion System for issuing a command to a memory having a reorder module for priority commands and an arbiter tracking address of recently issued command
US5960178A (en) 1997-08-08 1999-09-28 Bell Communications Research, Inc. Queue system and method for point-to-point message passing having a separate table for storing message state and identifier of processor assigned to process the message
US6226680B1 (en) 1997-10-14 2001-05-01 Alacritech, Inc. Intelligent network interface system method for protocol processing
US7237036B2 (en) * 1997-10-14 2007-06-26 Alacritech, Inc. Fast-path apparatus for receiving data corresponding a TCP connection
US6434620B1 (en) * 1998-08-27 2002-08-13 Alacritech, Inc. TCP/IP offload network interface device
US7133940B2 (en) 1997-10-14 2006-11-07 Alacritech, Inc. Network interface device employing a DMA command queue
US6230252B1 (en) 1997-11-17 2001-05-08 Silicon Graphics, Inc. Hybrid hypercube/torus architecture
US5970232A (en) 1997-11-17 1999-10-19 Cray Research, Inc. Router table lookup mechanism
US6545981B1 (en) 1998-01-07 2003-04-08 Compaq Computer Corporation System and method for implementing error detection and recovery in a system area network
US6563835B1 (en) * 1998-02-20 2003-05-13 Lucent Technologies Inc. Call processing arrangement for ATM switches
US6714553B1 (en) 1998-04-15 2004-03-30 Top Layer Networks, Inc. System and process for flexible queuing of data packets in network switching
US6490276B1 (en) * 1998-06-29 2002-12-03 Nortel Networks Limited Stackable switch port collapse mechanism
US6321276B1 (en) 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
JP4451566B2 (ja) 1998-10-30 2010-04-14 バーネットエックス インコーポレーティッド 保証されたシステム可用性を有する安全な通信のためのアジル・ネットワーク・プロトコル
US6246682B1 (en) 1999-03-05 2001-06-12 Transwitch Corp. Method and apparatus for managing multiple ATM cell queues
US6615282B1 (en) 1999-05-21 2003-09-02 Intel Corporation Adaptive messaging
US6424591B1 (en) * 1999-05-28 2002-07-23 Advanced Micro Devices, Inc. Network interface supporting fifo-type and SRAM-type accesses to internal buffer memory
US6674720B1 (en) 1999-09-29 2004-01-06 Silicon Graphics, Inc. Age-based network arbitration system and method
US6542941B1 (en) 1999-09-30 2003-04-01 Intel Corporation Efficient command delivery and data transfer
US7076630B2 (en) * 2000-02-08 2006-07-11 Mips Tech Inc Method and apparatus for allocating and de-allocating consecutive blocks of memory in background memo management
US6977930B1 (en) * 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US7545755B2 (en) 2000-03-03 2009-06-09 Adtran Inc. Routing switch detecting change in session identifier before reconfiguring routing table
US6735173B1 (en) 2000-03-07 2004-05-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing data items within a packet switching system
US6728211B1 (en) * 2000-03-07 2004-04-27 Cisco Technology, Inc. Method and apparatus for delaying packets being sent from a component of a packet switching system
US6633580B1 (en) 2000-03-07 2003-10-14 Sun Microsystems N×N crossbar packet switch
WO2001069851A2 (en) 2000-03-13 2001-09-20 The Trustees Of Columbia University In The City Of New York Method and apparatus for allocation of resources
US7215637B1 (en) 2000-04-17 2007-05-08 Juniper Networks, Inc. Systems and methods for processing packets
US6894974B1 (en) 2000-05-08 2005-05-17 Nortel Networks Limited Method, apparatus, media, and signals for controlling packet transmission rate from a packet source
US20020146022A1 (en) * 2000-05-31 2002-10-10 Van Doren Stephen R. Credit-based flow control technique in a modular multiprocessor system
US8619793B2 (en) * 2000-08-21 2013-12-31 Rockstar Consortium Us Lp Dynamic assignment of traffic classes to a priority queue in a packet forwarding device
US6985956B2 (en) 2000-11-02 2006-01-10 Sun Microsystems, Inc. Switching system
US6910148B1 (en) 2000-12-07 2005-06-21 Nokia, Inc. Router and routing protocol redundancy
US7127056B2 (en) 2000-12-26 2006-10-24 Nortel Networks Limited Dynamic adaptation to congestion in connection-oriented networks
US6732212B2 (en) 2001-02-14 2004-05-04 Fujitsu Limited Launch raw packet on remote interrupt
WO2002084509A1 (en) 2001-02-24 2002-10-24 International Business Machines Corporation A novel massively parrallel supercomputer
CA2438195C (en) 2001-02-24 2009-02-03 International Business Machines Corporation Optimized scalabale network switch
EP1249972A1 (de) * 2001-04-09 2002-10-16 Telefonaktiebolaget L M Ericsson (Publ) Verfahren zum Steuern eines Warteschlangenpuffers
US20020152328A1 (en) 2001-04-11 2002-10-17 Mellanox Technologies, Ltd. Network adapter with shared database for message context information
US6687781B2 (en) 2001-05-01 2004-02-03 Zettacom, Inc. Fair weighted queuing bandwidth allocation system for network switch port
US7260104B2 (en) 2001-12-19 2007-08-21 Computer Network Technology Corporation Deferred queuing in a buffered switch
US7042842B2 (en) 2001-06-13 2006-05-09 Computer Network Technology Corporation Fiber channel switch
US7218637B1 (en) 2001-07-20 2007-05-15 Yotta Networks, Llc System for switching data using dynamic scheduling
US7382787B1 (en) * 2001-07-30 2008-06-03 Cisco Technology, Inc. Packet routing and switching device
WO2003019861A2 (en) 2001-08-21 2003-03-06 Telefonaktiebolaget Lm Ericsson (Publ) Multicast in point-to-point packet-switched oriented networks
US7415531B2 (en) 2001-08-22 2008-08-19 Mips Technologies, Inc. Method and apparatus for predicting characteristics of incoming data packets to enable speculative processing to reduce processor latency
US7152128B2 (en) 2001-08-24 2006-12-19 Intel Corporation General input/output architecture, protocol and related methods to manage data integrity
US7464180B1 (en) 2001-10-16 2008-12-09 Cisco Technology, Inc. Prioritization and preemption of data frames over a switching fabric
US7110360B1 (en) * 2001-11-05 2006-09-19 Juniper Networks, Inc. Credit-based flow control over unreliable links
US7092401B2 (en) 2001-11-15 2006-08-15 International Business Machines Corporation Apparatus and method for managing work and completion queues using head and tail pointers with end-to-end context error cache for reliable datagram
US7457297B2 (en) 2001-11-16 2008-11-25 Enterasys Networks, Inc. Methods and apparatus for differentiated services over a packet-based network
US6698003B2 (en) 2001-12-06 2004-02-24 International Business Machines Corporation Framework for multiple-engine based verification tools for integrated circuits
US7023856B1 (en) 2001-12-11 2006-04-04 Riverstone Networks, Inc. Method and system for providing differentiated service on a per virtual circuit basis within a packet-based switch/router
US20030126280A1 (en) * 2001-12-31 2003-07-03 Maxxan Systems, Inc. XON/XOFF flow control for computer network
JP3875107B2 (ja) 2002-01-10 2007-01-31 株式会社エヌ・ティ・ティ・ドコモ パケット交換システム、パケット交換方法、ルーティング装置、パケットデータ及びその生成方法
JP2003244196A (ja) 2002-02-20 2003-08-29 Fujitsu Ltd 負荷分散制御をするルータ及びネットワーク制御装置
US8626957B2 (en) 2003-08-22 2014-01-07 International Business Machines Corporation Collective network for computer structures
US7245620B2 (en) 2002-03-15 2007-07-17 Broadcom Corporation Method and apparatus for filtering packet data in a network device
US7782776B2 (en) 2002-03-15 2010-08-24 Broadcom Corporation Shared weighted fair queuing (WFQ) shaper
US7181531B2 (en) 2002-04-30 2007-02-20 Microsoft Corporation Method to synchronize and upload an offloaded network stack connection with a network stack
TW201101752A (en) * 2002-05-10 2011-01-01 Interdigital Tech Corp Cognitive flow control based on channel quality conditions
US7283558B2 (en) 2002-06-04 2007-10-16 Lucent Technologies Inc. Distributed weighted fair arbitration and forwarding
US7376755B2 (en) * 2002-06-11 2008-05-20 Pandya Ashish A TCP/IP processor and engine using RDMA
US7191249B1 (en) 2002-06-14 2007-03-13 Juniper Networks, Inc. Packet prioritization systems and methods using address aliases
BR0215746B1 (pt) 2002-06-19 2015-02-10 Ericsson Telefon Ab L M Arquitetura de acionador de dispositivo de rede, sistema e método para habilitar acesso de espaço de núcleo de sistema operacional como também acesso de espaço de usuário para um controlador de interface de rede (nic), e, método para habilitar acesso entre o espaço de núcleo de sistema operacional e um controlador de interface de rede (nic) como também entre o espaço de usuário e o dito nic
US7649882B2 (en) 2002-07-15 2010-01-19 Alcatel-Lucent Usa Inc. Multicast scheduling and replication in switches
US20040019895A1 (en) * 2002-07-29 2004-01-29 Intel Corporation Dynamic communication tuning apparatus, systems, and methods
US8700724B2 (en) 2002-08-19 2014-04-15 Broadcom Corporation System and method for transferring data over a remote direct memory access (RDMA) network
US20040049580A1 (en) 2002-09-05 2004-03-11 International Business Machines Corporation Receive queue device with efficient queue flow control, segment placement and virtualization mechanisms
US7206858B2 (en) 2002-09-19 2007-04-17 Intel Corporation DSL transmit traffic shaper structure and procedure
US8478811B2 (en) 2002-10-08 2013-07-02 Netlogic Microsystems, Inc. Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip
US7327678B2 (en) 2002-10-18 2008-02-05 Alcatel Lucent Metro ethernet network system with selective upstream pause messaging
US8270423B2 (en) 2003-07-29 2012-09-18 Citrix Systems, Inc. Systems and methods of using packet boundaries for reduction in timeout prevention
US7269180B2 (en) 2002-11-04 2007-09-11 World Wide Packets, Inc. System and method for prioritizing and queuing traffic
CN1260915C (zh) 2002-11-19 2006-06-21 华为技术有限公司 一种城域网传输设备的流量控制方法
US8103788B1 (en) 2002-11-19 2012-01-24 Advanced Micro Devices, Inc. Method and apparatus for dynamically reallocating buffers for use in a packet transmission
US7317718B1 (en) 2002-12-06 2008-01-08 Juniper Networks, Inc. Flexible counter update and retrieval
US7397797B2 (en) 2002-12-13 2008-07-08 Nvidia Corporation Method and apparatus for performing network processing functions
US7441267B1 (en) 2003-03-19 2008-10-21 Bbn Technologies Corp. Method and apparatus for controlling the flow of data across a network interface
US7660908B2 (en) 2003-05-01 2010-02-09 International Business Machines Corporation Implementing virtual packet storage via packet work area
US7573827B2 (en) 2003-05-06 2009-08-11 Hewlett-Packard Development Company, L.P. Method and apparatus for detecting network congestion
JP4175185B2 (ja) 2003-06-06 2008-11-05 日本電気株式会社 ネットワーク情報記録装置
US20050108518A1 (en) 2003-06-10 2005-05-19 Pandya Ashish A. Runtime adaptable security processor
US20050058130A1 (en) * 2003-08-04 2005-03-17 Christ Chris B. Method and apparatus for assigning data traffic classes to virtual channels in communications networks
US7483374B2 (en) 2003-08-05 2009-01-27 Scalent Systems, Inc. Method and apparatus for achieving dynamic capacity and high availability in multi-stage data networks using adaptive flow-based routing
US8050180B2 (en) 2003-10-31 2011-11-01 Brocade Communications Systems, Inc. Network path tracing method
EP1528478A1 (de) * 2003-11-03 2005-05-04 Sun Microsystems, Inc. Allgemeines Adressierungsverfahren für fern-firekt-speicherzugrifffähige Geräte
US7613184B2 (en) 2003-11-07 2009-11-03 Alcatel Lucent Method and apparatus for performing scalable selective backpressure in packet-switched networks using internal tags
US20050108444A1 (en) 2003-11-19 2005-05-19 Flauaus Gary R. Method of detecting and monitoring fabric congestion
US7441006B2 (en) 2003-12-11 2008-10-21 International Business Machines Corporation Reducing number of write operations relative to delivery of out-of-order RDMA send messages by managing reference counter
US20050129039A1 (en) * 2003-12-11 2005-06-16 International Business Machines Corporation RDMA network interface controller with cut-through implementation for aligned DDP segments
US7912979B2 (en) * 2003-12-11 2011-03-22 International Business Machines Corporation In-order delivery of plurality of RDMA messages
US7385985B2 (en) * 2003-12-31 2008-06-10 Alcatel Lucent Parallel data link layer controllers in a network switching device
WO2005069559A1 (ja) * 2004-01-15 2005-07-28 Matsushita Electric Industrial Co., Ltd. 動的ネットワーク管理装置及び動的ネットワーク管理方法
US7774461B2 (en) 2004-02-18 2010-08-10 Fortinet, Inc. Mechanism for determining a congestion metric for a path in a network
JP4521206B2 (ja) * 2004-03-01 2010-08-11 株式会社日立製作所 ネットワークストレージシステム、コマンドコントローラ、及びネットワークストレージシステムにおけるコマンド制御方法
GB0404696D0 (en) * 2004-03-02 2004-04-07 Level 5 Networks Ltd Dual driver interface
DE602005003652D1 (de) 2004-03-05 2008-01-17 Xytratex Technology Ltd Verfahren zur stauverwaltung eines netzwerks, zeichengabeprotokoll, vermittlung, endstation und netzwerk
US7286853B2 (en) 2004-03-24 2007-10-23 Cisco Technology, Inc. System and method for aggregating multiple radio interfaces into a single logical bridge interface
US8081566B1 (en) 2004-04-19 2011-12-20 Rockstar BIDCO, LLP Method and apparatus for indicating congestion in a source routed network
US7826457B2 (en) * 2004-05-11 2010-11-02 Broadcom Corp. Method and system for handling out-of-order segments in a wireless system via direct data placement
US7672243B2 (en) 2004-06-04 2010-03-02 David Mayhew System and method to identify and communicate congested flows in a network fabric
US7639616B1 (en) * 2004-06-08 2009-12-29 Sun Microsystems, Inc. Adaptive cut-through algorithm
US7483442B1 (en) 2004-06-08 2009-01-27 Sun Microsystems, Inc. VCRC checking and generation
US20050281282A1 (en) * 2004-06-21 2005-12-22 Gonzalez Henry J Internal messaging within a switch
US7453810B2 (en) 2004-07-27 2008-11-18 Alcatel Lucent Method and apparatus for closed loop, out-of-band backpressure mechanism
US20060067347A1 (en) 2004-09-29 2006-03-30 Uday Naik Cell-based queue management in software
US8353003B2 (en) 2004-10-01 2013-01-08 Exelis Inc. System and method for controlling a flow of data a network interface controller to a host processor
US7633869B1 (en) 2004-10-18 2009-12-15 Ubicom, Inc. Automatic network traffic characterization
US7593329B2 (en) 2004-10-29 2009-09-22 Broadcom Corporation Service aware flow control
US7620071B2 (en) 2004-11-16 2009-11-17 Intel Corporation Packet coalescing
US7826481B2 (en) * 2004-11-30 2010-11-02 Broadcom Corporation Network for supporting advance features on legacy components
DE602004023770D1 (de) 2004-12-03 2009-12-03 Ericsson Telefon Ab L M Zwerkknoten
US7673164B1 (en) * 2004-12-13 2010-03-02 Massachusetts Institute Of Technology Managing power in a parallel processing environment
US7831749B2 (en) 2005-02-03 2010-11-09 Solarflare Communications, Inc. Including descriptor queue empty events in completion events
US7562366B2 (en) 2005-02-03 2009-07-14 Solarflare Communications, Inc. Transmit completion event batching
US7464174B1 (en) 2005-03-07 2008-12-09 Pericom Semiconductor Corp. Shared network-interface controller (NIC) using advanced switching (AS) turn-pool routing field to select from among multiple contexts for multiple processors
US7643420B2 (en) 2005-03-11 2010-01-05 Broadcom Corporation Method and system for transmission control protocol (TCP) traffic smoothing
BRPI0608941B1 (pt) 2005-03-31 2019-08-20 Telefonaktiebolaget Lm Ericsson (Publ) Método e sistema para prover segurança de dados para um protocolo de transporte confiável que suporta fornecimento ordenado de dados bem como fornecimento não ordenado de dados, receptor, transmissor, e, alocador de protocolo de segurança
JP4791530B2 (ja) * 2005-04-13 2011-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイス及びフロー制御方法
US7856026B1 (en) 2005-06-28 2010-12-21 Altera Corporation Configurable central memory buffered packet switch module for use in a PLD
US7733891B2 (en) 2005-09-12 2010-06-08 Zeugma Systems Inc. Methods and apparatus to support dynamic allocation of traffic management resources in a network element
US8045454B2 (en) 2005-09-12 2011-10-25 Cisco Technology, Inc. Multimedia data flow dropping
US7430559B2 (en) 2005-09-21 2008-09-30 Microsoft Corporation Generalized idempotent requests
EP2363807B1 (de) 2005-09-21 2020-03-25 Xilinx, Inc. Adressverschlüsselung/Steuerung der Geschwindigkeit
US8660137B2 (en) 2005-09-29 2014-02-25 Broadcom Israel Research, Ltd. Method and system for quality of service and congestion management for converged network interface devices
US7941537B2 (en) * 2005-10-03 2011-05-10 Genband Us Llc System, method, and computer-readable medium for resource migration in a distributed telecommunication system
US7953002B2 (en) 2005-11-10 2011-05-31 Broadcom Corporation Buffer management and flow control mechanism including packet-based dynamic thresholding
US7873048B1 (en) * 2005-12-02 2011-01-18 Marvell International Ltd. Flexible port rate limiting
US7889762B2 (en) * 2006-01-19 2011-02-15 Intel-Ne, Inc. Apparatus and method for in-line insertion and removal of markers
US7376807B2 (en) 2006-02-23 2008-05-20 Freescale Semiconductor, Inc. Data processing system having address translation bypass and method therefor
US7664904B2 (en) 2006-03-10 2010-02-16 Ricoh Company, Limited High speed serial switch fabric performing mapping of traffic classes onto virtual channels
US20070237082A1 (en) * 2006-03-31 2007-10-11 Woojong Han Techniques for sharing connection queues and performing congestion management
US8509077B2 (en) 2006-04-05 2013-08-13 Xyratex Technology Limited Method for congestion management of a network, a switch, and a network
US20070242611A1 (en) 2006-04-13 2007-10-18 Archer Charles J Computer Hardware Fault Diagnosis
US7620791B1 (en) 2006-04-14 2009-11-17 Tilera Corporation Mapping memory in a parallel processing environment
US7577820B1 (en) 2006-04-14 2009-08-18 Tilera Corporation Managing data in a parallel processing environment
US7733781B2 (en) 2006-04-24 2010-06-08 Broadcom Corporation Distributed congestion avoidance in a network switching system
US7596628B2 (en) 2006-05-01 2009-09-29 Broadcom Corporation Method and system for transparent TCP offload (TTO) with a user space library
US20070268825A1 (en) * 2006-05-19 2007-11-22 Michael Corwin Fine-grain fairness in a hierarchical switched system
US8082289B2 (en) * 2006-06-13 2011-12-20 Advanced Cluster Systems, Inc. Cluster computing support for application programs
US7693072B2 (en) 2006-07-13 2010-04-06 At&T Intellectual Property I, L.P. Method and apparatus for configuring a network topology with alternative communication paths
US7836274B2 (en) 2006-09-05 2010-11-16 Broadcom Corporation Method and system for combining page buffer list entries to optimize caching of translated addresses
US7624105B2 (en) 2006-09-19 2009-11-24 Netlogic Microsystems, Inc. Search engine having multiple co-processors for performing inexact pattern search operations
US7839786B2 (en) 2006-10-06 2010-11-23 International Business Machines Corporation Method and apparatus for routing data in an inter-nodal communications lattice of a massively parallel computer system by semi-randomly varying routing policies for different packets
US7587575B2 (en) 2006-10-17 2009-09-08 International Business Machines Corporation Communicating with a memory registration enabled adapter using cached address translations
US7978599B2 (en) * 2006-11-17 2011-07-12 Cisco Technology, Inc. Method and system to identify and alleviate remote overload
US8045456B1 (en) * 2006-11-27 2011-10-25 Marvell International Ltd. Hierarchical port-based rate limiting
CN101715575A (zh) * 2006-12-06 2010-05-26 弗森多系统公司（dba弗森-艾奥） 采用数据管道管理数据的装置、系统和方法
US20080147881A1 (en) 2006-12-19 2008-06-19 Krishnamurthy Rajaram B System and method for placing computation inside a network
CN101563908B (zh) * 2006-12-19 2013-01-09 国际商业机器公司 分析网络流的装置和方法
US20080155154A1 (en) * 2006-12-21 2008-06-26 Yuval Kenan Method and System for Coalescing Task Completions
US7975120B2 (en) 2006-12-27 2011-07-05 Freescale Semiconductor, Inc. Dynamic allocation of message buffers
US9049095B2 (en) 2006-12-29 2015-06-02 Alcatel Lucent Methods and devices for providing ingress routing in selective randomized load balancing
JP4259581B2 (ja) * 2007-02-07 2009-04-30 日立電線株式会社 スイッチングハブおよびｌａｎシステム
US7933282B1 (en) 2007-02-08 2011-04-26 Netlogic Microsystems, Inc. Packet classification device for storing groups of rules
US7916718B2 (en) 2007-04-19 2011-03-29 Fulcrum Microsystems, Inc. Flow and congestion control in switch architectures for multi-hop, memory efficient fabrics
US7864792B2 (en) 2007-04-20 2011-01-04 Cray, Inc. Load balancing for communications within a multiprocessor computer system
US7925795B2 (en) * 2007-04-30 2011-04-12 Broadcom Corporation Method and system for configuring a plurality of network interfaces that share a physical interface
US20080298248A1 (en) 2007-05-28 2008-12-04 Guenter Roeck Method and Apparatus For Computer Network Bandwidth Control and Congestion Management
US10389736B2 (en) * 2007-06-12 2019-08-20 Icontrol Networks, Inc. Communication protocols in integrated systems
US8331387B2 (en) 2007-06-22 2012-12-11 Broadcom Corporation Data switching flow control with virtual output queuing
US8199648B2 (en) 2007-07-03 2012-06-12 Cisco Technology, Inc. Flow control in a variable latency system
US8478834B2 (en) 2007-07-12 2013-07-02 International Business Machines Corporation Low latency, high bandwidth data communications between compute nodes in a parallel computer
US7936772B2 (en) 2007-07-13 2011-05-03 International Business Machines Corporation Enhancement of end-to-end network QoS
US8161540B2 (en) 2007-07-27 2012-04-17 Redshift Internetworking, Inc. System and method for unified communications threat management (UCTM) for converged voice, video and multi-media over IP flows
US20140173731A1 (en) * 2007-07-27 2014-06-19 Redshift Internetworking, Inc. System and Method for Unified Communications Threat Management (UCTM) for Converged Voice, Video and Multi-Media Over IP Flows
US7783627B2 (en) * 2007-07-30 2010-08-24 International Business Machines Corporation Database retrieval with a unique key search on a parallel computer system
US8121038B2 (en) 2007-08-21 2012-02-21 Cisco Technology, Inc. Backward congestion notification
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8543534B2 (en) 2007-09-11 2013-09-24 Oracle International Corporation Concurrency in event processing networks for event server
CN101399746B (zh) 2007-09-26 2011-03-16 华为技术有限公司 报文路由方法、系统、设备和选择备份资源的方法、系统
CN101431466B (zh) 2007-11-09 2011-04-06 华为技术有限公司 快速重路由方法及标签交换路由器
US7782869B1 (en) 2007-11-29 2010-08-24 Huawei Technologies Co., Ltd. Network traffic control for virtual device interfaces
US9519540B2 (en) * 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US8014278B1 (en) 2007-12-17 2011-09-06 Force 10 Networks, Inc Adaptive load balancing between ECMP or LAG port group members
US8160085B2 (en) 2007-12-21 2012-04-17 Juniper Networks, Inc. System and method for dynamically allocating buffers based on priority levels
US7779148B2 (en) 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US8219778B2 (en) * 2008-02-27 2012-07-10 Microchip Technology Incorporated Virtual memory interface
US8249072B2 (en) 2009-03-12 2012-08-21 Oracle America, Inc. Scalable interface for connecting multiple computer systems which performs parallel MPI header matching
CN102084628B (zh) 2008-04-24 2014-12-03 马维尔国际有限公司 通信量管理器和用于通信量管理器的方法
US8040799B2 (en) 2008-05-15 2011-10-18 International Business Machines Corporation Network on chip with minimum guaranteed bandwidth for virtual communications channels
GB2460070B (en) 2008-05-15 2010-10-13 Gnodal Ltd A method of data delivery across a network
US7562168B1 (en) * 2008-05-29 2009-07-14 International Business Machines Corporation Method of optimizing buffer usage of virtual channels of a physical communication link and apparatuses for performing the same
US20100188993A1 (en) * 2009-01-28 2010-07-29 Gregory G. Raleigh Network tools for analysis, design, testing, and production of services
GB2461132B (en) 2008-06-27 2013-02-13 Gnodal Ltd Method of data delivery across a network
GB2462492B (en) * 2008-08-14 2012-08-15 Gnodal Ltd A multi-path network
US20100049942A1 (en) 2008-08-20 2010-02-25 John Kim Dragonfly processor interconnect network
US8755396B2 (en) 2008-09-11 2014-06-17 Juniper Networks, Inc. Methods and apparatus related to flow control within a data center switch fabric
US7996484B2 (en) 2008-12-11 2011-08-09 Microsoft Corporation Non-disruptive, reliable live migration of virtual machines with network data reception directly into virtual machines' memory
US8103809B1 (en) 2009-01-16 2012-01-24 F5 Networks, Inc. Network devices with multiple direct memory access channels and methods thereof
US20100183024A1 (en) 2009-01-21 2010-07-22 Brocade Communications Systems, Inc Simplified rdma over ethernet and fibre channel
US8510496B1 (en) 2009-04-27 2013-08-13 Netapp, Inc. Scheduling access requests for a multi-bank low-latency random read memory device
US8255475B2 (en) 2009-04-28 2012-08-28 Mellanox Technologies Ltd. Network interface device with memory management capabilities
US8170062B2 (en) * 2009-04-29 2012-05-01 Intel Corporation Packetized interface for coupling agents
EP2441005A2 (de) 2009-06-09 2012-04-18 Martin Vorbach System und verfahren für einen zwischenspeicher in einem multikernprozessor
JP4688946B2 (ja) 2009-06-15 2011-05-25 富士通株式会社 スイッチ及びアドレス学習方法
WO2010151099A1 (en) 2009-06-26 2010-12-29 Telekom Malaysia Berhad Method and system for service-based regulation of traffic flow to customer premises devices
US8605584B2 (en) 2009-07-02 2013-12-10 Qualcomm Incorporated Transmission of control information across multiple packets
US8175107B1 (en) 2009-08-18 2012-05-08 Hewlett-Packard Development Company, L.P. Network routing based on MAC address subnetting
CN101651625B (zh) 2009-09-03 2011-09-21 中兴通讯股份有限公司 多业务恢复的选路装置及选路方法
CN102577275B (zh) * 2009-09-10 2016-05-04 日本电气株式会社 中继控制设备、中继控制系统、中继控制方法
US20110103391A1 (en) * 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
KR101638061B1 (ko) 2009-10-27 2016-07-08 삼성전자주식회사 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법
US8953603B2 (en) 2009-10-28 2015-02-10 Juniper Networks, Inc. Methods and apparatus related to a distributed switch fabric
US8443151B2 (en) 2009-11-09 2013-05-14 Intel Corporation Prefetch optimization in shared resource multi-core systems
TWI416336B (zh) 2009-11-10 2013-11-21 Realtek Semiconductor Corp 可共享緩衝器的網路介面卡與緩衝器共享方法
US8625604B2 (en) 2009-12-01 2014-01-07 Polytechnic Institute Of New York University Hash-based prefix-compressed trie for IP route lookup
CN101729609B (zh) 2009-12-03 2012-02-22 北京交通大学 一种向量交换实现方法
US9054996B2 (en) 2009-12-24 2015-06-09 Juniper Networks, Inc. Dynamic prioritized fair share scheduling scheme in over-subscribed port scenario
US8719543B2 (en) 2009-12-29 2014-05-06 Advanced Micro Devices, Inc. Systems and methods implementing non-shared page tables for sharing memory resources managed by a main operating system with accelerator devices
US8285915B2 (en) 2010-01-13 2012-10-09 International Business Machines Corporation Relocating page tables and data amongst memory modules in a virtualized environment
US8280671B2 (en) * 2010-01-29 2012-10-02 Microsoft Corporation Compressive data gathering for large-scale wireless sensor networks
US8295284B1 (en) * 2010-02-02 2012-10-23 Cisco Technology, Inc. Dynamic, conditon-based packet redirection
US8544026B2 (en) 2010-02-09 2013-09-24 International Business Machines Corporation Processing data communications messages with input/output control blocks
US8923131B2 (en) * 2010-02-16 2014-12-30 Broadcom Corporation Traffic management in a multi-channel system
US8862682B2 (en) 2010-02-17 2014-10-14 Emulex Corporation Accelerated sockets
US8325723B1 (en) * 2010-02-25 2012-12-04 Integrated Device Technology, Inc. Method and apparatus for dynamic traffic management with packet classification
US9001663B2 (en) 2010-02-26 2015-04-07 Microsoft Corporation Communication transport optimized for data center environment
US20110225297A1 (en) 2010-03-11 2011-09-15 International Business Machines Corporation Controlling Access To A Resource In A Distributed Computing System With A Distributed Access Request Queue
US8971345B1 (en) 2010-03-22 2015-03-03 Riverbed Technology, Inc. Method and apparatus for scheduling a heterogeneous communication flow
US8606979B2 (en) * 2010-03-29 2013-12-10 International Business Machines Corporation Distributed administration of a lock for an operational group of compute nodes in a hierarchical tree structured network
US8379642B2 (en) * 2010-04-26 2013-02-19 International Business Machines Corporation Multicasting using a multitiered distributed virtual bridge hierarchy
EP2564561B1 (de) 2010-04-30 2019-07-31 Hewlett-Packard Enterprise Development LP Verfahren zur weiterleitung von datenpaketen in einem fat-tree-netzwerk
EP2569916B1 (de) 2010-05-09 2016-01-20 Citrix Systems Inc. Systeme und verfahren zur zuweisung von dienstklassen zu netzwerkverbindungen entsprechend virtuellen kanälen
US8335157B2 (en) 2010-05-17 2012-12-18 Cisco Technology, Inc. Adaptive queue-management
US8489859B2 (en) 2010-05-28 2013-07-16 International Business Machines Corporation Performing a deterministic reduction operation in a compute node organized into a branched tree topology
US8949577B2 (en) * 2010-05-28 2015-02-03 International Business Machines Corporation Performing a deterministic reduction operation in a parallel computer
US9065773B2 (en) 2010-06-22 2015-06-23 Juniper Networks, Inc. Methods and apparatus for virtual channel flow control associated with a switch fabric
US8898324B2 (en) 2010-06-24 2014-11-25 International Business Machines Corporation Data access management in a hybrid memory server
US8719455B2 (en) 2010-06-28 2014-05-06 International Business Machines Corporation DMA-based acceleration of command push buffer between host and target devices
JP5498889B2 (ja) * 2010-08-06 2014-05-21 アラクサラネットワークス株式会社 パケット中継装置および輻輳制御方法
EP2606575B1 (de) * 2010-08-19 2018-05-30 Telefonaktiebolaget LM Ericsson (publ) Verfahren und vorrichtung zur auswahl des transportformats in einem drahtlosen kommunikationssystem
US8982694B2 (en) * 2010-09-01 2015-03-17 Telefonaktiebolaget L M Ericsson (Publ) Localized congestion exposure
US20120102506A1 (en) 2010-10-20 2012-04-26 Microsoft Corporation Web service patterns for globally distributed service fabric
JP5913912B2 (ja) 2010-11-05 2016-04-27 インテル コーポレイション Ｄｒａｇｏｎｆｌｙプロセッサ相互接続ネットワークにおける革新的な適応型ルーティング
JP5860670B2 (ja) * 2010-11-05 2016-02-16 インテル コーポレイション Ｄｒａｇｏｎｆｌｙプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング
US8473783B2 (en) * 2010-11-09 2013-06-25 International Business Machines Corporation Fault tolerance in distributed systems
US8533285B2 (en) * 2010-12-01 2013-09-10 Cisco Technology, Inc. Directing data flows in data centers with clustering services
US8996644B2 (en) 2010-12-09 2015-03-31 Solarflare Communications, Inc. Encapsulated accelerator
WO2012078157A1 (en) * 2010-12-09 2012-06-14 Intel Corporation Method and apparatus for managing application state in a network interface controller in a high performance computing system
US9047178B2 (en) * 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
EP2652623B1 (de) * 2010-12-13 2018-08-01 SanDisk Technologies LLC Vorrichtung, system, und verfahren für einen auto-commit-speicher
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9008113B2 (en) * 2010-12-20 2015-04-14 Solarflare Communications, Inc. Mapped FIFO buffering
US8462632B1 (en) 2010-12-28 2013-06-11 Amazon Technologies, Inc. Network traffic control
US8780896B2 (en) 2010-12-29 2014-07-15 Juniper Networks, Inc. Methods and apparatus for validation of equal cost multi path (ECMP) paths in a switch fabric system
US20120170462A1 (en) 2011-01-05 2012-07-05 Alcatel Lucent Usa Inc. Traffic flow control based on vlan and priority
KR20120082739A (ko) 2011-01-14 2012-07-24 한국과학기술원 멀티 라디오 모바일 애드혹 네트워크에서의 링크 품질 기반 라우팅 방법
DE102011009518B4 (de) 2011-01-26 2013-09-12 Ruprecht-Karls-Universität Heidelberg Schaltungsanordnung für Verbindungsschnittstelle
US8467294B2 (en) * 2011-02-11 2013-06-18 Cisco Technology, Inc. Dynamic load balancing for port groups
US8776207B2 (en) * 2011-02-16 2014-07-08 Fortinet, Inc. Load balancing in a network with session information
US20120213118A1 (en) 2011-02-18 2012-08-23 Lindsay Steven B Method and system for network interface controller (nic) address resolution protocol (arp) batching
US8982688B2 (en) * 2011-03-09 2015-03-17 Cray Inc Congestion abatement in a network interconnect
US9032089B2 (en) * 2011-03-09 2015-05-12 Juniper Networks, Inc. Methods and apparatus for path selection within a network based on flow duration
US8953442B2 (en) * 2011-03-09 2015-02-10 Cray Inc. Congestion detection in a network interconnect
US9716659B2 (en) 2011-03-23 2017-07-25 Hughes Network Systems, Llc System and method for providing improved quality of service over broadband networks
JP5200197B2 (ja) 2011-03-28 2013-05-15 パナソニック株式会社 中継器、中継器の制御方法、およびプログラム
US8644157B2 (en) 2011-03-28 2014-02-04 Citrix Systems, Inc. Systems and methods for handling NIC congestion via NIC aware application
WO2012130264A1 (en) 2011-03-29 2012-10-04 Nec Europe Ltd. User traffic accountability under congestion in flow-based multi-layer switches
US8677031B2 (en) 2011-03-31 2014-03-18 Intel Corporation Facilitating, at least in part, by circuitry, accessing of at least one controller command interface
US9154400B2 (en) 2011-05-10 2015-10-06 Cray Inc. Dynamically updating routing information while avoiding deadlocks and preserving packet order after a configuration change
US9225628B2 (en) 2011-05-24 2015-12-29 Mellanox Technologies Ltd. Topology-based consolidation of link state information
US8804752B2 (en) 2011-05-31 2014-08-12 Oracle International Corporation Method and system for temporary data unit storage on infiniband host channel adaptor
US9716592B1 (en) * 2011-06-10 2017-07-25 Google Inc. Traffic distribution over multiple paths in a network while maintaining flow affinity
US8553683B2 (en) 2011-07-05 2013-10-08 Plx Technology, Inc. Three dimensional fat tree networks
US11636031B2 (en) 2011-08-11 2023-04-25 Pure Storage, Inc. Optimized inline deduplication
US8711867B2 (en) * 2011-08-26 2014-04-29 Sonics, Inc. Credit flow control scheme in a router with flexible link widths utilizing minimal storage
US8694994B1 (en) 2011-09-07 2014-04-08 Amazon Technologies, Inc. Optimization of packet processing by delaying a processor from entering an idle state
US8713240B2 (en) * 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US20130083660A1 (en) 2011-10-03 2013-04-04 Cisco Technology, Inc. Per-Group ECMP for Multidestination Traffic in DCE/TRILL Networks
US8811183B1 (en) 2011-10-04 2014-08-19 Juniper Networks, Inc. Methods and apparatus for multi-path flow control within a multi-stage switch fabric
US9065745B2 (en) * 2011-10-06 2015-06-23 International Business Machines Corporation Network traffic distribution
US8831010B1 (en) * 2011-10-20 2014-09-09 Google Inc. Providing routing information for weighted multi-path routing
US9143467B2 (en) 2011-10-25 2015-09-22 Mellanox Technologies Ltd. Network interface controller with circular receive buffer
WO2013060378A1 (en) 2011-10-28 2013-05-02 Telecom Italia S.P.A. Apparatus and method for selectively delaying network data flows
EP2592871B1 (de) 2011-11-11 2014-05-28 Itron, Inc. Leitung von Kommunikationen basierend auf der Verknüpfungsqualität
US8966457B2 (en) * 2011-11-15 2015-02-24 Global Supercomputing Corporation Method and system for converting a single-threaded software program into an application-specific supercomputer
US8948175B2 (en) 2011-11-18 2015-02-03 Ciena Corporation Selecting a link of a link group based on contents of a concealed header
US9065749B2 (en) 2011-11-21 2015-06-23 Qualcomm Incorporated Hybrid networking path selection and load balancing
WO2013095437A1 (en) 2011-12-21 2013-06-27 Intel Corporation System and method for intelligently flushing data from a processor into a memory subsystem
US9055114B1 (en) 2011-12-22 2015-06-09 Juniper Networks, Inc. Packet parsing and control packet classification
US8996840B2 (en) * 2011-12-23 2015-03-31 International Business Machines Corporation I/O controller and method for operating an I/O controller
US9467512B2 (en) * 2012-01-17 2016-10-11 Intel Corporation Techniques for remote client access to a storage medium coupled with a server
US9176885B2 (en) * 2012-01-23 2015-11-03 International Business Machines Corporation Combined cache inject and lock operation
US8908682B2 (en) * 2012-02-02 2014-12-09 International Business Machines Corporation Switch discovery protocol for a distributed fabric system
US8868735B2 (en) 2012-02-02 2014-10-21 Cisco Technology, Inc. Wide area network optimization
US8767772B2 (en) 2012-02-03 2014-07-01 Apple Inc. System and method for scheduling packet transmission on a client device
US9007901B2 (en) 2012-02-09 2015-04-14 Alcatel Lucent Method and apparatus providing flow control using on-off signals in high delay networks
US9960872B2 (en) 2012-03-08 2018-05-01 Marvell International Ltd. Systems and methods for performing a soft-block of a queue based on a size of a remaining period of a guard band
US9088496B2 (en) 2012-03-16 2015-07-21 Brocade Communications Systems, Inc. Packet tracing through control and data plane operations
US9264382B2 (en) 2012-05-11 2016-02-16 Oracle International Corporation System and method for routing traffic between distinct infiniband subnets based on fat-tree routing
CN104303472B (zh) 2012-05-15 2018-03-16 马维尔国际贸易有限公司 以太网包的扩展优先级
US10936591B2 (en) 2012-05-15 2021-03-02 Microsoft Technology Licensing, Llc Idempotent command execution
US9875204B2 (en) 2012-05-18 2018-01-23 Dell Products, Lp System and method for providing a processing node with input/output functionality provided by an I/O complex switch
US9898317B2 (en) 2012-06-06 2018-02-20 Juniper Networks, Inc. Physical path determination for virtual network packet flows
US8817807B2 (en) 2012-06-11 2014-08-26 Cisco Technology, Inc. System and method for distributed resource control of switches in a network environment
US8989049B2 (en) 2012-06-15 2015-03-24 Cisco Technology, Inc. System and method for virtual portchannel load balancing in a trill network
JP2014007681A (ja) 2012-06-27 2014-01-16 Hitachi Ltd ネットワークシステム、および、その管理装置、そのスイッチ
ES2395955B2 (es) * 2012-07-05 2014-01-22 Universidad De Cantabria Método de encaminamiento adaptativo en redes jerárquicas
WO2014022492A1 (en) 2012-07-31 2014-02-06 Huawei Technologies Co., Ltd. A method to allocate packet buffers in a packet transferring system
US9635121B2 (en) 2012-08-06 2017-04-25 Paypal, Inc. Systems and methods for caching HTTP post requests and responses
US9049137B1 (en) 2012-08-06 2015-06-02 Google Inc. Hash based ECMP load balancing with non-power-of-2 port group sizes
US9705804B2 (en) 2012-08-30 2017-07-11 Sonus Networks, Inc. Opportunistic wireless resource utilization using dynamic traffic shaping
CN103259727B (zh) * 2012-08-31 2016-12-28 杭州华三通信技术有限公司 一种报文转发方法及设备
US9350665B2 (en) 2012-08-31 2016-05-24 Cisco Technology, Inc. Congestion mitigation and avoidance
US9424214B2 (en) 2012-09-28 2016-08-23 Mellanox Technologies Ltd. Network interface controller with direct connection to host memory
US9049233B2 (en) 2012-10-05 2015-06-02 Cisco Technology, Inc. MPLS segment-routing
JP5995279B2 (ja) * 2012-10-24 2016-09-21 日本電気株式会社 ネットワーク機器、方法、及びプログラム
US9215093B2 (en) 2012-10-30 2015-12-15 Futurewei Technologies, Inc. Encoding packets for transport over SDN networks
CN102932203B (zh) 2012-10-31 2015-06-10 东软集团股份有限公司 异构平台间的深度报文检测方法及装置
US9424228B2 (en) 2012-11-01 2016-08-23 Ezchip Technologies Ltd. High performance, scalable multi chip interconnect
US9286620B2 (en) 2012-11-05 2016-03-15 Broadcom Corporation Annotated tracing for data networks
JP5958293B2 (ja) 2012-11-14 2016-07-27 富士通株式会社 通信方法、通信プログラム、および、ノード装置
US9577918B2 (en) * 2012-11-19 2017-02-21 Cray Inc. Increasingly minimal bias routing
US8989017B2 (en) 2012-12-14 2015-03-24 Intel Corporation Network congestion management by packet circulation
US9094321B2 (en) 2013-01-03 2015-07-28 International Business Machines Corporation Energy management for communication network elements
US9154438B2 (en) 2013-01-24 2015-10-06 Cisco Technology, Inc. Port-based fairness protocol for a network element
US9460178B2 (en) 2013-01-25 2016-10-04 Dell Products L.P. Synchronized storage system operation
US9634940B2 (en) * 2013-01-31 2017-04-25 Mellanox Technologies, Ltd. Adaptive routing using inter-switch notifications
US9544220B2 (en) * 2013-02-05 2017-01-10 Cisco Technology, Inc. Binary search-based approach in routing-metric agnostic topologies for node selection to enable effective learning machine mechanisms
US9705957B2 (en) 2013-03-04 2017-07-11 Open Garden Inc. Virtual channel joining
US11966355B2 (en) 2013-03-10 2024-04-23 Mellanox Technologies, Ltd. Network adapter with a common queue for both networking and data manipulation work requests
US10275375B2 (en) * 2013-03-10 2019-04-30 Mellanox Technologies, Ltd. Network interface controller with compression capabilities
US9053012B1 (en) 2013-03-15 2015-06-09 Pmc-Sierra, Inc. Systems and methods for storing data for solid-state memory
US9769074B2 (en) 2013-03-15 2017-09-19 International Business Machines Corporation Network per-flow rate limiting
US9253096B2 (en) 2013-03-15 2016-02-02 International Business Machines Corporation Bypassing congestion points in a converged enhanced ethernet fabric
US9444748B2 (en) 2013-03-15 2016-09-13 International Business Machines Corporation Scalable flow and congestion control with OpenFlow
US9407460B2 (en) * 2013-03-20 2016-08-02 Marvell World Trade Ltd. Cut-through processing for slow and fast ports
US9692706B2 (en) 2013-04-15 2017-06-27 International Business Machines Corporation Virtual enhanced transmission selection (VETS) for lossless ethernet
US9571402B2 (en) 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US9075557B2 (en) * 2013-05-15 2015-07-07 SanDisk Technologies, Inc. Virtual channel for data transfers between devices
US9712334B2 (en) * 2013-05-21 2017-07-18 Brocade Communications Systems, Inc. Efficient multicast topology construction in a routed network
US9788210B2 (en) 2013-06-11 2017-10-10 Sonus Networks, Inc. Methods and systems for adaptive buffer allocations in systems with adaptive resource allocation
US9405724B2 (en) 2013-06-28 2016-08-02 Intel Corporation Reconfigurable apparatus for hierarchical collective networks with bypass mode
US9294403B2 (en) 2013-06-28 2016-03-22 Intel Corporation Mechanism to control resource utilization with adaptive routing
US9674098B2 (en) 2013-07-02 2017-06-06 Intel Corporation Credit flow control for ethernet
US9344349B2 (en) * 2013-07-12 2016-05-17 Nicira, Inc. Tracing network packets by a cluster of network controllers
US9282041B2 (en) * 2013-07-16 2016-03-08 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Congestion profiling of computer network devices
US9467522B2 (en) 2013-07-19 2016-10-11 Broadcom Corporation Ingress based headroom buffering for switch architectures
US9781041B2 (en) 2013-07-24 2017-10-03 Dell Products Lp Systems and methods for native network interface controller (NIC) teaming load balancing
US9356868B2 (en) * 2013-08-23 2016-05-31 Broadcom Corporation Congestion detection and management at congestion-tree roots
KR101571978B1 (ko) 2013-08-28 2015-11-25 주식회사 케이티 멀티 플로우 그룹핑에 기반한 대역폭 제공 방법
US9509550B2 (en) 2013-08-30 2016-11-29 Microsoft Technology Licensing, Llc Generating an idempotent workflow
KR102119112B1 (ko) * 2013-09-17 2020-06-29 삼성전자 주식회사 트래픽 품질 제어 방법 및 장치
US10261813B2 (en) 2013-09-25 2019-04-16 Arm Limited Data processing system for dispatching tasks from a plurality of applications to a shared resource provided by an accelerator
US9276771B1 (en) * 2013-09-27 2016-03-01 Google Inc. Lossless multipath table compression
US9239804B2 (en) 2013-10-03 2016-01-19 Advanced Micro Devices, Inc. Back-off mechanism for a peripheral page request log
US20150103667A1 (en) * 2013-10-13 2015-04-16 Mellanox Technologies Ltd. Detection of root and victim network congestion
US10089220B1 (en) 2013-11-01 2018-10-02 Amazon Technologies, Inc. Saving state information resulting from non-idempotent operations in non-volatile system memory
US9740606B1 (en) 2013-11-01 2017-08-22 Amazon Technologies, Inc. Reliable distributed messaging using non-volatile system memory
EP3605971B1 (de) 2013-11-05 2021-10-13 Cisco Technology, Inc. Netzwerk-fabric-überlagerung
CN104639470B (zh) * 2013-11-14 2019-05-31 中兴通讯股份有限公司 流标识封装方法及系统
US9674042B2 (en) 2013-11-25 2017-06-06 Amazon Technologies, Inc. Centralized resource usage visualization service for large-scale network topologies
US9762497B2 (en) 2013-11-26 2017-09-12 Avago Technologies General Ip (Singapore) Pte. Ltd. System, method and apparatus for network congestion management and network resource isolation
US9419908B2 (en) 2013-11-27 2016-08-16 Cisco Technology, Inc. Network congestion management using flow rebalancing
US9311044B2 (en) 2013-12-04 2016-04-12 Oracle International Corporation System and method for supporting efficient buffer usage with a single external memory interface
US10158538B2 (en) 2013-12-09 2018-12-18 Nicira, Inc. Reporting elephant flows to a network controller
US9455915B2 (en) 2013-12-12 2016-09-27 Broadcom Corporation Hierarchical congestion control with congested flow identification hardware
US9648148B2 (en) 2013-12-24 2017-05-09 Intel Corporation Method, apparatus, and system for QoS within high performance fabrics
US9495204B2 (en) 2014-01-06 2016-11-15 International Business Machines Corporation Constructing a logical tree topology in a parallel computer
US9513926B2 (en) 2014-01-08 2016-12-06 Cavium, Inc. Floating mask generation for network packet flow
KR102171348B1 (ko) * 2014-01-08 2020-10-29 삼성전자주식회사 어플리케이션 검출 방법 및 장치
US9391844B2 (en) 2014-01-15 2016-07-12 Dell Products, L.P. System and method for network topology management
CN104811396A (zh) * 2014-01-23 2015-07-29 中兴通讯股份有限公司 一种负荷均衡的方法及系统
JP2015146115A (ja) * 2014-02-03 2015-08-13 富士通株式会社 演算処理装置、情報処理装置及び演算処理装置の制御方法
US9753883B2 (en) 2014-02-04 2017-09-05 Netronome Systems, Inc. Network interface device that maps host bus writes of configuration information for virtual NIDs into a small transactional memory
US9628382B2 (en) * 2014-02-05 2017-04-18 Intel Corporation Reliable transport of ethernet packet data with wire-speed and packet data rate match
KR102093296B1 (ko) * 2014-02-11 2020-03-25 한국전자통신연구원 시간 확정적으로 대용량 경로를 전환하는 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
US9584637B2 (en) 2014-02-19 2017-02-28 Netronome Systems, Inc. Guaranteed in-order packet delivery
CA2882446A1 (en) 2014-02-21 2015-08-21 Coho Data, Inc. Methods, systems and devices for parallel network interface data structures with differential data storage service capabilities
US9294385B2 (en) * 2014-03-03 2016-03-22 International Business Machines Corporation Deadlock-free routing in fat tree networks
KR101587379B1 (ko) 2014-03-04 2016-01-20 주식회사 케이티 큐 사이즈의 동적 제어 방법 및 이를 수행하는 장치
US9762488B2 (en) 2014-03-06 2017-09-12 Cisco Technology, Inc. Segment routing extension headers
US9838500B1 (en) 2014-03-11 2017-12-05 Marvell Israel (M.I.S.L) Ltd. Network device and method for packet processing
US9325641B2 (en) 2014-03-13 2016-04-26 Mellanox Technologies Ltd. Buffering schemes for communication over long haul links
US9727503B2 (en) 2014-03-17 2017-08-08 Mellanox Technologies, Ltd. Storage system and server
US9552045B2 (en) 2014-03-20 2017-01-24 Intel Corporation Method, apparatus, and system for controlling power consumption of unused hardware of a link interface
US20160154756A1 (en) 2014-03-31 2016-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd Unordered multi-path routing in a pcie express fabric environment
US9846658B2 (en) * 2014-04-21 2017-12-19 Cisco Technology, Inc. Dynamic temporary use of packet memory as resource memory
CN103973482A (zh) * 2014-04-22 2014-08-06 南京航空航天大学 具有全局通信事务管理能力的容错片上网络系统及方法
US10142220B2 (en) 2014-04-29 2018-11-27 Hewlett Packard Enterprise Development Lp Efficient routing in software defined networks
US10031857B2 (en) 2014-05-27 2018-07-24 Mellanox Technologies, Ltd. Address translation services for direct accessing of local memory over a network fabric
US10261814B2 (en) 2014-06-23 2019-04-16 Intel Corporation Local service chaining with virtual machines and virtualized containers in software defined networking
GB201411366D0 (en) * 2014-06-26 2014-08-13 Univ Warwick Controlling packet flow in a network
US9330433B2 (en) * 2014-06-30 2016-05-03 Intel Corporation Data distribution fabric in scalable GPUs
US9930097B2 (en) * 2014-07-03 2018-03-27 Qualcomm Incorporated Transport accelerator systems and methods
US9519605B2 (en) 2014-07-08 2016-12-13 International Business Machines Corporation Interconnection network topology for large scale high performance computing (HPC) systems
US9369397B1 (en) * 2014-07-16 2016-06-14 Juniper Networks, Inc. Apparatus to achieve quality of service (QoS) without requiring fabric speedup
US9699067B2 (en) 2014-07-22 2017-07-04 Mellanox Technologies, Ltd. Dragonfly plus: communication over bipartite node groups connected by a mesh network
US10257083B2 (en) 2014-08-29 2019-04-09 Cisco Technology, Inc. Flow cache based mechanism of packet redirection in multiple border routers for application awareness
US9742855B2 (en) 2014-09-04 2017-08-22 Mellanox Technologies, Ltd. Hybrid tag matching
US20170251394A1 (en) 2014-09-10 2017-08-31 Telefonaktiebolaget Lm Ericsson (Publ) Explicit Congestion Notification Marking of User Traffic
US9960958B2 (en) 2014-09-16 2018-05-01 CloudGenix, Inc. Methods and systems for controller-based network topology identification, simulation and load testing
US9882814B2 (en) * 2014-09-25 2018-01-30 Intel Corporation Technologies for bridging between coarse-grained and fine-grained load balancing
US9548872B2 (en) 2014-09-26 2017-01-17 Dell Products, Lp Reducing internal fabric congestion in leaf-spine switch fabric
CN105900061B (zh) 2014-10-22 2018-01-16 华为技术有限公司 对象存储系统中的业务流控制方法、控制器和系统
US9722932B1 (en) * 2014-10-28 2017-08-01 Amazon Technologies, Inc. Packet path selection using shuffle sharding
US10033641B2 (en) 2014-11-06 2018-07-24 Juniper Networks, Inc. Deterministic and optimized bit index explicit replication (BIER) forwarding
US10153967B2 (en) 2014-11-06 2018-12-11 Juniper Networks, Inc. Deterministic and optimized bit index explicit replication (BIER) forwarding
GB2532052A (en) 2014-11-07 2016-05-11 Ibm NC-SI port controller
GB2532053A (en) 2014-11-07 2016-05-11 Ibm NC-SI port controller
US10148738B2 (en) 2014-11-12 2018-12-04 Zuora, Inc. System and method for equitable processing of asynchronous messages in a multi-tenant platform
US10050896B2 (en) 2014-11-14 2018-08-14 Cavium, Inc. Management of an over-subscribed shared buffer
US9219787B1 (en) * 2014-11-26 2015-12-22 Ensighten, Inc. Stateless cookie operations server
US10003544B2 (en) 2014-12-11 2018-06-19 Futurewei Technologies, Inc. Method and apparatus for priority flow and congestion control in ethernet network
US9369200B1 (en) * 2014-12-18 2016-06-14 Juniper Networks, Inc. Network controller having predictable analytics and failure avoidance in packet-optical networks
US10148575B2 (en) 2014-12-22 2018-12-04 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive load balancing in packet processing
US9800508B2 (en) 2015-01-09 2017-10-24 Dell Products L.P. System and method of flow shaping to reduce impact of incast communications
WO2016122637A1 (en) 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Non-idempotent primitives in fault-tolerant memory
US9894000B2 (en) 2015-01-30 2018-02-13 Huawei Technologies Co., Ltd Method for forwarding data packets in a network and programmable ingress and egress nodes therefore
US9894013B2 (en) 2015-02-03 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Early queueing network device
US20160241474A1 (en) * 2015-02-12 2016-08-18 Ren Wang Technologies for modular forwarding table scalability
US9594521B2 (en) 2015-02-23 2017-03-14 Advanced Micro Devices, Inc. Scheduling of data migration
US10341221B2 (en) 2015-02-26 2019-07-02 Cisco Technology, Inc. Traffic engineering for bit indexed explicit replication
US10009270B1 (en) 2015-03-01 2018-06-26 Netronome Systems, Inc. Modular and partitioned SDN switch
KR102583750B1 (ko) 2015-03-03 2023-09-26 오팡가 네트웍스, 인크. 데이터 흐름을 페이스 조정하기 위한 시스템 및 방법
US10033574B2 (en) 2015-03-20 2018-07-24 Oracle International Corporation System and method for efficient network reconfiguration in fat-trees
WO2016153506A1 (en) 2015-03-25 2016-09-29 Hewlett Packard Enterprise Development Lp Fast failover recovery in software defined networks
EP3211534B1 (de) 2015-03-27 2020-03-11 Huawei Technologies Co., Ltd. Datenverarbeitungsverfahren, speicherverwaltungseinheit und speichersteuerungsvorrichtung
US10469368B2 (en) 2015-03-28 2019-11-05 Intel Corporation Distributed routing table system with improved support for multiple network topologies
US10305772B2 (en) 2015-03-30 2019-05-28 Mellanox Technologies, Ltd. Using a single work item to send multiple messages
US9444769B1 (en) * 2015-03-31 2016-09-13 Chelsio Communications, Inc. Method for out of order placement in PDU-oriented protocols
US9876698B2 (en) 2015-04-09 2018-01-23 International Business Machines Corporation Interconnect congestion control in a storage grid
US9948561B2 (en) * 2015-04-14 2018-04-17 Cisco Technology, Inc. Setting delay precedence on queues before a bottleneck link based on flow characteristics
US10180792B1 (en) * 2015-04-30 2019-01-15 Seagate Technology Llc Cache management in data storage systems
US9842083B2 (en) * 2015-05-18 2017-12-12 Red Hat Israel, Ltd. Using completion queues for RDMA event detection
US10033638B1 (en) * 2015-05-29 2018-07-24 Netronome Systems, Inc. Executing a selected sequence of instructions depending on packet type in an exact-match flow switch
US10158712B2 (en) * 2015-06-04 2018-12-18 Advanced Micro Devices, Inc. Source-side resource request network admission control
US9847936B2 (en) * 2015-06-25 2017-12-19 Intel Corporation Apparatus and method for hardware-accelerated packet processing
US9674090B2 (en) 2015-06-26 2017-06-06 Microsoft Technology Licensing, Llc In-line network accelerator
US9888095B2 (en) 2015-06-26 2018-02-06 Microsoft Technology Licensing, Llc Lightweight transport protocol
US9942171B2 (en) 2015-07-02 2018-04-10 Arista Networks, Inc. Network data processor having per-input port virtual output queues
KR102430187B1 (ko) * 2015-07-08 2022-08-05 삼성전자주식회사 RDMA NVMe 디바이스의 구현 방법
EP3323227B1 (de) * 2015-07-16 2020-06-03 Telefonaktiebolaget LM Ericsson (PUBL) Wiederherstellen eines mpls-ringnetzwerks
US9626232B2 (en) 2015-07-23 2017-04-18 Arm Limited Event queue management
US9830273B2 (en) 2015-07-30 2017-11-28 Netapp, Inc. Deduplicated host cache flush to remote storage
US10009277B2 (en) 2015-08-04 2018-06-26 Mellanox Technologies Tlv Ltd. Backward congestion notification in layer-3 networks
US20170048144A1 (en) 2015-08-13 2017-02-16 Futurewei Technologies, Inc. Congestion Avoidance Traffic Steering (CATS) in Datacenter Networks
US10630553B2 (en) * 2015-08-18 2020-04-21 Walmart Apollo, Llc Bandwidth throttling
US9749266B2 (en) 2015-08-28 2017-08-29 International Business Machines Corporation Coalescing messages using a network interface controller
US10284383B2 (en) * 2015-08-31 2019-05-07 Mellanox Technologies, Ltd. Aggregation protocol
EP3345353B1 (de) * 2015-09-02 2021-11-03 Telefonaktiebolaget LM Ericsson (publ) Handhabung der bestätigung in drahtlosen ad-hoc-funknetzwerken
US10193824B2 (en) 2015-09-06 2019-01-29 RISC Networks, LLC Systems and methods for intelligent application grouping
CN106559336B (zh) 2015-09-24 2020-04-03 新华三技术有限公司 应用于sdn中的路径倒换方法、转发表项下发方法和装置
US20170093770A1 (en) 2015-09-25 2017-03-30 Intel Corporation Technologies for receive side message inspection and filtering
US10120809B2 (en) 2015-09-26 2018-11-06 Intel Corporation Method, apparatus, and system for allocating cache using traffic class
US10216533B2 (en) 2015-10-01 2019-02-26 Altera Corporation Efficient virtual I/O address translation
US10652112B2 (en) * 2015-10-02 2020-05-12 Keysight Technologies Singapore (Sales) Pte. Ltd. Network traffic pre-classification within VM platforms in virtual processing environments
US10423625B2 (en) 2015-10-08 2019-09-24 Samsung Sds America, Inc. Exactly-once semantics for streaming analytics in non-idempotent output operations
US10282103B1 (en) * 2015-11-09 2019-05-07 Seagate Technology Llc Method and apparatus to delete a command queue
US10063481B1 (en) 2015-11-10 2018-08-28 U.S. Department Of Energy Network endpoint congestion management
US20170153852A1 (en) * 2015-11-30 2017-06-01 Mediatek Inc. Multi-port memory controller capable of serving multiple access requests by accessing different memory banks of multi-bank packet buffer and associated packet storage design
JP6244349B2 (ja) * 2015-12-17 2017-12-06 アンリツ株式会社 移動端末試験装置とそのフロー制御閾値の設定方法
US10423568B2 (en) 2015-12-21 2019-09-24 Microsemi Solutions (U.S.), Inc. Apparatus and method for transferring data and commands in a memory management environment
US10135711B2 (en) * 2015-12-22 2018-11-20 Intel Corporation Technologies for sideband performance tracing of network traffic
US20170187587A1 (en) * 2015-12-26 2017-06-29 David Keppel Technologies for inline network traffic performance tracing
US10498654B2 (en) * 2015-12-28 2019-12-03 Amazon Technologies, Inc. Multi-path transport design
US9959214B1 (en) * 2015-12-29 2018-05-01 Amazon Technologies, Inc. Emulated translation unit using a management processor
US9985903B2 (en) 2015-12-29 2018-05-29 Amazon Technologies, Inc. Reliable, out-of-order receipt of packets
US9985904B2 (en) 2015-12-29 2018-05-29 Amazon Technolgies, Inc. Reliable, out-of-order transmission of packets
CN106936713B (zh) * 2015-12-30 2020-02-21 华为技术有限公司 一种标签管理方法，数据流处理方法及设备
US9977745B2 (en) * 2016-01-05 2018-05-22 Knuedge, Inc. Flow control through packet router
US10616118B2 (en) * 2016-01-28 2020-04-07 Oracle International Corporation System and method for supporting aggressive credit waiting in a high performance computing environment
WO2017146621A1 (en) * 2016-02-25 2017-08-31 Telefonaktiebolaget Lm Ericsson (Publ) Back-pressure control in a telecommunications network
US10447578B1 (en) * 2016-03-02 2019-10-15 Innovium, Inc. Redistribution policy engine
US10250530B2 (en) * 2016-03-08 2019-04-02 Mellanox Technologies Tlv Ltd. Flexible buffer allocation in a network switch
US10175891B1 (en) * 2016-03-15 2019-01-08 Pavilion Data Systems, Inc. Minimizing read latency for solid state drives
US10079782B2 (en) 2016-03-31 2018-09-18 Mellanox Technologies Tlv Ltd. Facilitating communication of data packets using credit-based flow control
US10120814B2 (en) 2016-04-01 2018-11-06 Intel Corporation Apparatus and method for lazy translation lookaside buffer (TLB) coherence
US9985891B2 (en) 2016-04-07 2018-05-29 Oracle International Corporation Congestion management in distributed systems using autonomous self-regulation
US10461864B2 (en) 2016-04-14 2019-10-29 Calix, Inc. Channel bonding techniques in a network
JP6750985B2 (ja) 2016-04-15 2020-09-02 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 通信装置および通信方法
US10454830B2 (en) 2016-05-05 2019-10-22 City University Of Hong Kong System and method for load balancing in a data network
US11507064B2 (en) 2016-05-09 2022-11-22 Strong Force Iot Portfolio 2016, Llc Methods and systems for industrial internet of things data collection in downstream oil and gas environment
US10387074B2 (en) * 2016-05-23 2019-08-20 Mellanox Technologies Tlv Ltd. Efficient use of buffer space in a network switch
CN107493238A (zh) * 2016-06-13 2017-12-19 华为技术有限公司 一种网络拥塞控制方法、设备及系统
US10430374B2 (en) 2016-06-29 2019-10-01 Mellanox Technologies, Ltd. Selective acknowledgement of RDMA packets
US10331590B2 (en) 2016-06-30 2019-06-25 Intel Corporation Graphics processing unit (GPU) as a programmable packet transfer mechanism
US10305805B2 (en) 2016-07-01 2019-05-28 Intel Corporation Technologies for adaptive routing using aggregated congestion information
US10432532B2 (en) 2016-07-12 2019-10-01 Cisco Technology, Inc. Dynamically pinning micro-service to uplink port
US20180026878A1 (en) * 2016-07-24 2018-01-25 Mellanox Technologies Tlv Ltd. Scalable deadlock-free deterministic minimal-path routing for dragonfly networks
US10419808B2 (en) 2016-09-08 2019-09-17 Gvbb Holdings S.A.R.L. System and method for scalable physical layer flow of packetized media streams
US10715446B2 (en) 2016-09-12 2020-07-14 Huawei Technologies Co., Ltd. Methods and systems for data center load balancing
US10061613B1 (en) 2016-09-23 2018-08-28 Amazon Technologies, Inc. Idempotent task execution in on-demand network code execution systems
US10623526B2 (en) 2016-10-03 2020-04-14 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Dynamically configuring multi-mode hardware components based on workload requirements
US10936533B2 (en) * 2016-10-18 2021-03-02 Advanced Micro Devices, Inc. GPU remote communication with triggered operations
US12058015B2 (en) 2016-10-21 2024-08-06 Forward Networks, Inc. Systems and methods for an interactive network analysis platform
US10397058B2 (en) * 2016-10-31 2019-08-27 Cisco Technology, Inc. Full path diversity for virtual acess point (VAP) enabled networks
US10656972B2 (en) 2016-11-10 2020-05-19 International Business Machines Corporation Managing idempotent operations while interacting with a system of record
US10425327B2 (en) 2016-11-10 2019-09-24 Argela Yazilim Ve Bilisim Teknolojileri San Ve Tic. A.S. System and method for routing in software defined networks using a flow header
US10084687B1 (en) * 2016-11-17 2018-09-25 Barefoot Networks, Inc. Weighted-cost multi-pathing using range lookups
US10423511B2 (en) 2016-11-29 2019-09-24 International Business Machines Corporation Packet flow tracing in a parallel processor complex
US20180150256A1 (en) 2016-11-29 2018-05-31 Intel Corporation Technologies for data deduplication in disaggregated architectures
US10452573B2 (en) * 2016-12-06 2019-10-22 Hewlett Packard Enterprise Development Lp Scripted arbitration circuit
US10171369B2 (en) 2016-12-22 2019-01-01 Huawei Technologies Co., Ltd. Systems and methods for buffer management
US10394784B2 (en) * 2016-12-22 2019-08-27 Intel Corporation Technologies for management of lookup tables
US11474736B2 (en) 2016-12-29 2022-10-18 Intel Corporation Network interface controller with non-volatile random access memory write packet log
US10320677B2 (en) 2017-01-02 2019-06-11 Microsoft Technology Licensing, Llc Flow control and congestion management for acceleration components configured to accelerate a service
US10326696B2 (en) 2017-01-02 2019-06-18 Microsoft Technology Licensing, Llc Transmission of messages by acceleration components configured to accelerate a service
US10454835B2 (en) 2017-01-20 2019-10-22 Google Llc Device and method for scalable traffic shaping with a time-indexed data structure
US10284472B2 (en) 2017-01-24 2019-05-07 Cisco Technology, Inc. Dynamic and compressed trie for use in route lookup
US10498672B2 (en) 2017-01-30 2019-12-03 Mellanox Technologies, Ltd. Mechanism for distributing MPI tag matching
US10992568B2 (en) 2017-01-31 2021-04-27 Vmware, Inc. High performance software-defined core network
US10402355B2 (en) 2017-02-08 2019-09-03 Texas Instruments Incorporated Apparatus and mechanism to bypass PCIe address translation by using alternative routing
US10389646B2 (en) 2017-02-15 2019-08-20 Mellanox Technologies Tlv Ltd. Evading congestion spreading for victim flows
US10404619B1 (en) 2017-03-05 2019-09-03 Barefoot Networks, Inc. Link aggregation group failover for multicast
US10237206B1 (en) 2017-03-05 2019-03-19 Barefoot Networks, Inc. Equal cost multiple path group failover for multicast
US10360149B2 (en) 2017-03-10 2019-07-23 Oracle International Corporation Data structure store in persistent memory
EP3379793A1 (de) * 2017-03-22 2018-09-26 Mitsubishi Electric R&D Centre Europe B.V. Asynchroner rahmenzeitplaner mit effizienter unterstützung zur fragmentierung
US10084712B1 (en) * 2017-03-23 2018-09-25 Verizon Patent And Licensing Inc. Real-time traffic analysis over mobile networks
US10419329B2 (en) 2017-03-30 2019-09-17 Mellanox Technologies Tlv Ltd. Switch-based reliable multicast service
WO2018176393A1 (en) 2017-03-31 2018-10-04 Intel Corporation Techniques for virtual machine transfer and resource management
US10579412B2 (en) * 2017-04-07 2020-03-03 Nec Corporation Method for operating virtual machines on a virtualization platform and corresponding virtualization platform
US10476629B2 (en) 2017-05-02 2019-11-12 Juniper Networks, Inc. Performing upper layer inspection of a flow based on a sampling rate
EP3941153B1 (de) * 2017-05-05 2023-06-07 Samsung Electronics Co., Ltd. Datenübertragungsverfahren und netzwerkausrüstung zur unterstützung einer pdcp-duplizierungsfunktion
CN108809847B (zh) * 2017-05-05 2021-11-19 华为技术有限公司 实现负载均衡的方法、装置和网络系统
US10423357B2 (en) 2017-05-18 2019-09-24 Avago Technologies International Sales Pte. Limited Devices and methods for managing memory buffers
US20180341494A1 (en) 2017-05-26 2018-11-29 Intel Corporation Accelerating network security monitoring
US10862617B2 (en) * 2017-05-30 2020-12-08 Marvell Asia Pte, Ltd. Flowlet scheduler for multicore network processors
US10534546B2 (en) * 2017-06-13 2020-01-14 Western Digital Technologies, Inc. Storage system having an adaptive workload-based command processing clock
US10608797B2 (en) * 2017-06-16 2020-03-31 Ofinno, Llc Distributed unit connection issue
US10499376B2 (en) * 2017-06-16 2019-12-03 Kt Corporation Methods for managing resource based on open interface and apparatuses thereof
WO2018236867A2 (en) * 2017-06-19 2018-12-27 Intel Corporation CONTROL PANEL AND USER PLANE SEPARATION IN NEW RADIO (NR) SYSTEMS
CN109218215B (zh) * 2017-06-29 2021-11-19 华为技术有限公司 一种报文传输的方法和网络设备
US11362968B2 (en) 2017-06-30 2022-06-14 Intel Corporation Technologies for dynamic batch size management
US10353833B2 (en) 2017-07-11 2019-07-16 International Business Machines Corporation Configurable ordering controller for coupling transactions
US10467159B2 (en) 2017-07-14 2019-11-05 Arm Limited Memory node controller
US10541866B2 (en) 2017-07-25 2020-01-21 Cisco Technology, Inc. Detecting and resolving multicast traffic performance issues
US9853900B1 (en) 2017-08-07 2017-12-26 Mellanox Technologies Tlv Ltd. Using consistent hashing for ECMP routing
KR102380619B1 (ko) * 2017-08-11 2022-03-30 삼성전자 주식회사 이동 통신 시스템 망에서 혼잡 제어를 효율적으로 수행하는 방법 및 장치
US10498631B2 (en) 2017-08-15 2019-12-03 Hewlett Packard Enterprise Development Lp Routing packets using distance classes
US10374943B2 (en) * 2017-08-16 2019-08-06 Hewlett Packard Enterprise Development Lp Routing packets in dimensional order in multidimensional networks
US20190058663A1 (en) 2017-08-18 2019-02-21 Futurewei Technologies, Inc. Flowlet-Based Load Balancing
US10693787B2 (en) 2017-08-25 2020-06-23 Intel Corporation Throttling for bandwidth imbalanced data transfers
US20190044809A1 (en) 2017-08-30 2019-02-07 Intel Corporation Technologies for managing a flexible host interface of a network interface controller
US11522797B2 (en) * 2017-08-30 2022-12-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for tracing packets in software defined networks
JP6897434B2 (ja) * 2017-08-31 2021-06-30 富士通株式会社 情報処理システム、情報処理装置及び情報処理プログラム
US11194753B2 (en) 2017-09-01 2021-12-07 Intel Corporation Platform interface layer and protocol for accelerators
JP6833644B2 (ja) 2017-09-13 2021-02-24 株式会社東芝 転送装置、転送方法及びプログラム
US10880204B1 (en) * 2017-09-26 2020-12-29 Amazon Technologies, Inc. Low latency access for storage using multiple paths
US10789011B2 (en) 2017-09-27 2020-09-29 Alibaba Group Holding Limited Performance enhancement of a storage device using an integrated controller-buffer
WO2019068017A1 (en) * 2017-09-29 2019-04-04 Fungible, Inc. RESILIENT NETWORK COMMUNICATION USING SELECTIVE PULVER FLOW SPRAY BY MULTIPATH PATH
US10904367B2 (en) 2017-09-29 2021-01-26 Fungible, Inc. Network access node virtual fabrics configured dynamically over an underlay network
US10200279B1 (en) 2017-10-03 2019-02-05 Amer Omar Aljaedi Tracer of traffic trajectories in data center networks
US20190108332A1 (en) 2017-10-06 2019-04-11 Elwha Llc Taint injection and tracking
CN109660463A (zh) 2017-10-11 2019-04-19 华为技术有限公司 一种拥塞流识别方法及网络设备
US11502948B2 (en) 2017-10-16 2022-11-15 Mellanox Technologies, Ltd. Computational accelerator for storage operations
CN112202685A (zh) 2017-11-06 2021-01-08 华为技术有限公司 报文转发方法、转发设备和网络设备
US10841243B2 (en) 2017-11-08 2020-11-17 Mellanox Technologies, Ltd. NIC with programmable pipeline
CN109936510B (zh) 2017-12-15 2022-11-15 微软技术许可有限责任公司 多路径rdma传输
KR101850749B1 (ko) 2017-12-18 2018-04-20 주식회사 에프아이시스 멀티 코어 기반 nic에서 동적 패킷 버퍼 할당 방법
US10552344B2 (en) 2017-12-26 2020-02-04 Intel Corporation Unblock instruction to reverse page block during paging
US11157336B2 (en) 2017-12-30 2021-10-26 Intel Corporation Technologies for extending triggered operations
US11277350B2 (en) 2018-01-09 2022-03-15 Intel Corporation Communication of a large message using multiple network interface controllers
AU2019222503B2 (en) * 2018-02-15 2023-08-17 Vitec, Inc. Distribution and playback of media content
US10986021B2 (en) 2018-03-06 2021-04-20 International Business Machines Corporation Flow management in networks
US11082347B2 (en) * 2018-03-26 2021-08-03 Nvidia Corporation Techniques for reducing congestion in a computer network
US10789194B2 (en) 2018-03-26 2020-09-29 Nvidia Corporation Techniques for efficiently synchronizing data transmissions on a network
CN110324249B (zh) 2018-03-28 2023-05-26 清华大学 一种蜻蜓网络架构及其组播路由方法
US20190044827A1 (en) 2018-03-30 2019-02-07 Intel Corporatoin Communication of a message using a network interface controller on a subnet
US20190044872A1 (en) 2018-03-30 2019-02-07 Intel Corporation Technologies for targeted flow control recovery
US10567307B2 (en) 2018-04-27 2020-02-18 Avago Technologies International Sales Pte. Limited Traffic management for high-bandwidth switching
US10887231B2 (en) * 2018-05-18 2021-01-05 Juniper Networks, Inc. Packet fragment forwarding without reassembly
US10789200B2 (en) * 2018-06-01 2020-09-29 Dell Products L.P. Server message block remote direct memory access persistent memory dialect
EP3808041A1 (de) * 2018-06-14 2021-04-21 Nokia Solutions and Networks Oy Flussspezifische schnelle umleitung von source-routed-paketen
US11374865B2 (en) * 2018-07-02 2022-06-28 Marvell Israel (M.I.S.L) Ltd. Group specific load balancing in network devices
US10958587B2 (en) 2018-07-24 2021-03-23 Intel Corporation Transmission latency reduction
US20190114195A1 (en) 2018-08-22 2019-04-18 Intel Corporation Virtual device composition in a scalable input/output (i/o) virtualization (s-iov) architecture
US11102129B2 (en) 2018-09-09 2021-08-24 Mellanox Technologies, Ltd. Adjusting rate of outgoing data requests for avoiding incast congestion
US11444886B1 (en) 2018-09-21 2022-09-13 Marvell Asia Pte Ltd Out of order packet buffer selection
US10802828B1 (en) 2018-09-27 2020-10-13 Amazon Technologies, Inc. Instruction memory
US10820057B2 (en) 2018-11-07 2020-10-27 Nvidia Corp. Scalable light-weight protocols for wire-speed packet ordering
CN112955869A (zh) 2018-11-08 2021-06-11 英特尔公司 功能即服务（faas）系统增强
US11108704B2 (en) 2018-12-04 2021-08-31 Nvidia Corp. Use of stashing buffers to improve the efficiency of crossbar switches
US11416749B2 (en) 2018-12-11 2022-08-16 Amazon Technologies, Inc. Execution synchronization and tracking
US10754816B2 (en) 2018-12-21 2020-08-25 Intel Corporation Time sensitive networking device
US11025564B2 (en) 2019-02-22 2021-06-01 Microsoft Technology Licensing, Llc RDMA transport with hardware integration and out of order placement
US11068412B2 (en) 2019-02-22 2021-07-20 Microsoft Technology Licensing, Llc RDMA transport with hardware integration
US11805065B2 (en) 2019-02-27 2023-10-31 Intel Corporation Scalable traffic management using one or more processor cores for multiple levels of quality of service
US11743240B2 (en) 2019-03-08 2023-08-29 Intel Corporation Secure stream protocol for serial interconnect
US10951428B2 (en) * 2019-03-28 2021-03-16 Juniper Networks, Inc. Reliable multicast using a redundant unicast overlay network
WO2020200307A1 (zh) * 2019-04-04 2020-10-08 华为技术有限公司 数据包标记方法及设备、数据传输系统
US10970238B2 (en) 2019-04-19 2021-04-06 Intel Corporation Non-posted write transactions for a computer bus
US11099891B2 (en) * 2019-04-22 2021-08-24 International Business Machines Corporation Scheduling requests based on resource information
US11088967B2 (en) 2019-04-26 2021-08-10 Intel Corporation Shared resources for multiple communication traffics
US10922250B2 (en) 2019-04-30 2021-02-16 Microsoft Technology Licensing, Llc Monitoring and steering service requests to acceleration components
US10931588B1 (en) * 2019-05-10 2021-02-23 Innovium, Inc. Network switch with integrated compute subsystem for distributed artificial intelligence and other applications
US10740243B1 (en) 2019-05-13 2020-08-11 Western Digital Technologies, Inc. Storage system and method for preventing head-of-line blocking in a completion path
US20200364088A1 (en) * 2019-05-16 2020-11-19 Nvidia Corporation Resource sharing by two or more heterogeneous processing cores
WO2020236272A1 (en) * 2019-05-23 2020-11-26 Cray Inc. System and method for facilitating fine-grain flow control in a network interface controller (nic)
US11381515B2 (en) 2019-06-28 2022-07-05 Intel Corporation On-demand packet queuing in a network device
US11128561B1 (en) 2019-07-29 2021-09-21 Innovium, Inc. Auto load balancing
US11057318B1 (en) * 2019-08-27 2021-07-06 Innovium, Inc. Distributed artificial intelligence extension modules for network switches
CN110601888B (zh) 2019-09-10 2020-11-06 清华大学 一种时间敏感网络中确定性故障检测与定位方法及系统
US11797539B2 (en) 2019-09-12 2023-10-24 Oracle International Corporation Accelerated building and probing of hash tables using symmetric vector processing
GB2587653B (en) * 2019-10-03 2023-04-26 Samsung Electronics Co Ltd Flow control
US11178042B2 (en) * 2019-10-14 2021-11-16 Red Hat, Inc. Protocol and state analysis in a dynamic routing network
US11256655B2 (en) 2019-11-19 2022-02-22 Oracle International Corporation System and method for providing bandwidth congestion control in a private fabric in a high performance computing environment
US11451493B2 (en) 2021-01-06 2022-09-20 Mellanox Technologies, Ltd. Connection management in a network adapter
US20220311711A1 (en) * 2021-09-23 2022-09-29 Intel Corporation Congestion control based on network telemetry

Also Published As

Publication number Publication date
US20220224628A1 (en) 2022-07-14
US20240113961A1 (en) 2024-04-04
WO2020236261A1 (en) 2020-11-26
US20240039836A1 (en) 2024-02-01
US20240121182A1 (en) 2024-04-11
WO2020236280A1 (en) 2020-11-26
WO2020236259A1 (en) 2020-11-26
CN113728596A (zh) 2021-11-30
US11876702B2 (en) 2024-01-16
US20240348539A1 (en) 2024-10-17
WO2020236291A1 (en) 2020-11-26
US20240121180A1 (en) 2024-04-11
EP3942749A2 (de) 2022-01-26
WO2020236262A2 (en) 2020-11-26
US20220231962A1 (en) 2022-07-21
US20220191127A1 (en) 2022-06-16
CN113728593A (zh) 2021-11-30
CN113874848A (zh) 2021-12-31
US11863431B2 (en) 2024-01-02
CN113785543A (zh) 2021-12-10
DE112020002495T5 (de) 2022-04-28
US20220210081A1 (en) 2022-06-30
US20220239587A1 (en) 2022-07-28
US20220191128A1 (en) 2022-06-16
US20220210058A1 (en) 2022-06-30
EP3942422A1 (de) 2022-01-26
US20240106736A1 (en) 2024-03-28
CN114073054A (zh) 2022-02-18
WO2020236300A1 (en) 2020-11-26
US20220200897A1 (en) 2022-06-23
US20240348538A1 (en) 2024-10-17
CN113692725A (zh) 2021-11-23
CN113728595A (zh) 2021-11-30
EP3942398A1 (de) 2022-01-26
WO2020236273A1 (en) 2020-11-26
US12003411B2 (en) 2024-06-04
US20220210055A1 (en) 2022-06-30
WO2020236272A1 (en) 2020-11-26
WO2020236267A1 (en) 2020-11-26
CN113728594A (zh) 2021-11-30
US20240323113A1 (en) 2024-09-26
EP3949290A4 (de) 2023-05-31
WO2020236302A1 (en) 2020-11-26
DE112020002510T5 (de) 2022-03-10
US11882025B2 (en) 2024-01-23
US12040969B2 (en) 2024-07-16
US11973685B2 (en) 2024-04-30
EP3942758A4 (de) 2023-05-31
US20220214975A1 (en) 2022-07-07
WO2020236296A1 (en) 2020-11-26
WO2020236264A9 (en) 2021-01-21
CN113728597A (zh) 2021-11-30
CN113711173A (zh) 2021-11-26
EP3942759A4 (de) 2023-04-05
DE112020002754T5 (de) 2022-03-31
US12058033B2 (en) 2024-08-06
WO2020236289A1 (en) 2020-11-26
WO2020236299A1 (en) 2020-11-26
US11818037B2 (en) 2023-11-14
DE112020002500T5 (de) 2022-04-14
EP3942763A4 (de) 2023-08-09
WO2020236262A3 (en) 2021-02-04
WO2020236281A1 (en) 2020-11-26
WO2020236285A1 (en) 2020-11-26
WO2020236287A1 (en) 2020-11-26
US20220245072A1 (en) 2022-08-04
US20220232111A1 (en) 2022-07-21
WO2020236298A1 (en) 2020-11-26
WO2020236275A1 (en) 2020-11-26
DE112020002501T5 (de) 2022-08-11
US20240314063A1 (en) 2024-09-19
US11962490B2 (en) 2024-04-16
CN113748652A (zh) 2021-12-03
US11750504B2 (en) 2023-09-05
US20240259301A1 (en) 2024-08-01
WO2020236278A1 (en) 2020-11-26
US20220200900A1 (en) 2022-06-23
US20220206956A1 (en) 2022-06-30
US12021738B2 (en) 2024-06-25
US20220217073A1 (en) 2022-07-07
US20220255884A1 (en) 2022-08-11
US20220197845A1 (en) 2022-06-23
US20220214934A1 (en) 2022-07-07
DE112020002484T5 (de) 2022-04-28
CN113728592A (zh) 2021-11-30
US20240323114A1 (en) 2024-09-26
US20240171506A1 (en) 2024-05-23
US11848859B2 (en) 2023-12-19
US20240291750A1 (en) 2024-08-29
WO2020236297A1 (en) 2020-11-26
US20220217096A1 (en) 2022-07-07
CN113728315A (zh) 2021-11-30
DE112020002497T5 (de) 2022-04-28
WO2020236283A1 (en) 2020-11-26
US20220200912A1 (en) 2022-06-23
US20240250898A1 (en) 2024-07-25
US20220353199A1 (en) 2022-11-03
DE112020002498T5 (de) 2022-04-28
US20220210054A1 (en) 2022-06-30
US20220217094A1 (en) 2022-07-07
EP3942758A1 (de) 2022-01-26
CN113767599A (zh) 2021-12-07
CN113767598A (zh) 2021-12-07
US20220210094A1 (en) 2022-06-30
US11968116B2 (en) 2024-04-23
DE112020002496T5 (de) 2022-04-28
CN113748648A (zh) 2021-12-03
US20220224639A1 (en) 2022-07-14
WO2020236282A1 (en) 2020-11-26
US20230046350A1 (en) 2023-02-16
EP3942749A4 (de) 2023-06-07
DE112020002528T5 (de) 2022-03-24
US20220182309A1 (en) 2022-06-09
US20240160584A1 (en) 2024-05-16
WO2020236279A1 (en) 2020-11-26
US11991072B2 (en) 2024-05-21
CN113711549A (zh) 2021-11-26
EP3942755A1 (de) 2022-01-26
EP3942757A4 (de) 2023-05-31
WO2020236271A1 (en) 2020-11-26
WO2020236290A1 (en) 2020-11-26
US11876701B2 (en) 2024-01-16
US20220197838A1 (en) 2022-06-23
DE112020002494T5 (de) 2022-04-28
US11792114B2 (en) 2023-10-17
WO2020236286A1 (en) 2020-11-26
CN113711550A (zh) 2021-11-26
WO2020236270A1 (en) 2020-11-26
EP3942754A1 (de) 2022-01-26
US11855881B2 (en) 2023-12-26
EP3942398A4 (de) 2023-04-05
CN113711547A (zh) 2021-11-26
US11757764B2 (en) 2023-09-12
US11777843B2 (en) 2023-10-03
CN113767600A (zh) 2021-12-07
US20220231965A1 (en) 2022-07-21
WO2020236295A1 (en) 2020-11-26
CN113711548A (zh) 2021-11-26
CN113748647A (zh) 2021-12-03
CN113767601A (zh) 2021-12-07
US12058035B2 (en) 2024-08-06
WO2020236266A1 (en) 2020-11-26
US20240121181A1 (en) 2024-04-11
US20220311544A1 (en) 2022-09-29
WO2020236294A1 (en) 2020-11-26
EP3942422A4 (de) 2022-11-16
DE112020002509T5 (de) 2022-03-03
WO2020236284A1 (en) 2020-11-26
EP3949290A1 (de) 2022-02-09
CN113711551A (zh) 2021-11-26
WO2020236269A1 (en) 2020-11-26
US11916781B2 (en) 2024-02-27
DE112020002481T5 (de) 2022-04-28
CN113728599A (zh) 2021-11-30
US20220217076A1 (en) 2022-07-07
EP3942757A1 (de) 2022-01-26
WO2020236277A1 (en) 2020-11-26
WO2020236264A1 (en) 2020-11-26
WO2020236301A1 (en) 2020-11-26
DE112020002490T5 (de) 2022-04-28
US20220166705A1 (en) 2022-05-26
US11765074B2 (en) 2023-09-19
WO2020236258A1 (en) 2020-11-26
EP3942755A4 (de) 2023-05-31
WO2020236265A1 (en) 2020-11-26
US20220197831A1 (en) 2022-06-23
US12058032B2 (en) 2024-08-06
US11784920B2 (en) 2023-10-10
WO2020236288A1 (en) 2020-11-26
US20220200923A1 (en) 2022-06-23
US20220217078A1 (en) 2022-07-07
US20220329521A1 (en) 2022-10-13
WO2020236276A1 (en) 2020-11-26
EP3942747A4 (de) 2023-05-24
DE112020002491T5 (de) 2022-04-28
US20220210092A1 (en) 2022-06-30
US11799764B2 (en) 2023-10-24
CN113785536A (zh) 2021-12-10
US11916782B2 (en) 2024-02-27
EP3942763A1 (de) 2022-01-26
US20230396533A1 (en) 2023-12-07
US20240259302A1 (en) 2024-08-01
US20240171507A1 (en) 2024-05-23
DE112020002512T5 (de) 2022-02-17
CN113785541A (zh) 2021-12-10
WO2020236268A1 (en) 2020-11-26
DE112020002528B4 (de) 2024-10-17
WO2020236293A1 (en) 2020-11-26
US20230370364A1 (en) 2023-11-16
US20220200913A1 (en) 2022-06-23
US20220217079A1 (en) 2022-07-07
DE112020002499T5 (de) 2022-08-25
WO2020236292A1 (en) 2020-11-26
US20220217090A1 (en) 2022-07-07
US11902150B2 (en) 2024-02-13
CN113692581A (zh) 2021-11-23
CN113728598A (zh) 2021-11-30
US11929919B2 (en) 2024-03-12
EP3942759A1 (de) 2022-01-26
US11899596B2 (en) 2024-02-13
US12034633B2 (en) 2024-07-09
EP3942747A1 (de) 2022-01-26
EP3942754A4 (de) 2023-05-31
US20220214919A1 (en) 2022-07-07
US20220229800A1 (en) 2022-07-21
US11757763B2 (en) 2023-09-12
US11985060B2 (en) 2024-05-14
WO2020236274A1 (en) 2020-11-26
US20240121179A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
DE112020002493T5 (de) Fat-tree adaptive leitweglenkung
DE60031515T2 (de) Netzwerkvermittlung
DE60127794T2 (de) Gebundene Netzschalterkonfiguration
DE112012002080B4 (de) Switching-Netzwerk-Architektur gemäss dem Distributed Fabric Protocol (DFP)
DE602005006070T2 (de) Interner Lastausgleich in einem Datenschalter mit verteiltem Netzwerkprozess
DE69730392T2 (de) Verbindungsmatrix basierte Multikosten-Leitweglengkung
DE60126222T2 (de) Verbundene Netzvermittlungskonfiguration
DE60133352T2 (de) Gebundene Netzvermittlungskonfiguration
DE60126223T2 (de) Anordnung zur Verbindung von Netzvermittlungsstellen
DE202015009244U1 (de) Routing von Datenverkehr innerhalb von und zwischen autonomen Systemen
DE112013001426B4 (de) Dynamische Optimierung einer Multicast-Baumhierarchie für einen verteilten Switch
DE202015009259U1 (de) Präfix-orientierte reduzierung von multipath-gruppen nach gewichteten kosten
DE102020105776A1 (de) Kostengünstige Überlastungsisolierung für verlustfreies Ethernet
DE112017003501T5 (de) Scheduling von downstream-datenverkehr einer virtuellen ccap
DE602005005291T2 (de) Erweiterbare Pipelinearchitektur für ein Netzwerkgerät
DE60215416T2 (de) Zeigerbasierte binäre Suchmaschine und dafür geeignetes Verfahren
DE60217988T2 (de) System und Verfahren zum zeitschlitzbasierten Erlernen und Durchsuchen von ARL Tabellen mit Blockierung der Einfügung
DE102021108581B4 (de) Nicht isolierte topologien in computernetzwerkumgebungen
DE112018002716B4 (de) Virtuelles Kanalrouting
EP4064644A2 (de) Kommunikationsverfahren in einem network-on-chip
DE60036292T2 (de) Architektur zur gruppenbasierten vermittlung
DE60037424T2 (de) Vereinigte Tabelle zur L2-, L3-, L4-Vermittlung und Filterung
US20240356836A1 (en) Deadlock-free multicast routing on a dragonfly network
DE112011103578B4 (de) Verfahren und System zum Übertragen von Datenpaketen in einem Netzwerk

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R081 Change of applicant/patentee

Owner name: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP, SPR, US

Free format text: FORMER OWNER: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP, HOUSTON, TX, US

R082 Change of representative

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB - PATENT- , DE

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE