DE112019006219T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112019006219T5
DE112019006219T5 DE112019006219.0T DE112019006219T DE112019006219T5 DE 112019006219 T5 DE112019006219 T5 DE 112019006219T5 DE 112019006219 T DE112019006219 T DE 112019006219T DE 112019006219 T5 DE112019006219 T5 DE 112019006219T5
Authority
DE
Germany
Prior art keywords
gate
semiconductor device
source
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019006219.0T
Other languages
English (en)
Inventor
Naoki Tega
Digh Hisamoto
Takeru Suto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE112019006219T5 publication Critical patent/DE112019006219T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine abnorme Wärmeerzeugung eines Leistungs-MOSFETs erfasst, um die Zuverlässigkeit einer Halbleitervorrichtung zu verbessern. Dazu sind in einem Leistungs-MOSFET, der eine Drain-Elektrode auf der Seite einer rückseitigen Fläche eines Halbleitersubstrats und eine Source-Kontaktstelle auf der Seite einer Hauptfläche des Halbleitersubstrats aufweist, zwei Gate-Kontaktstellen, die elektrisch mit einer Gate-Kontaktstelle verbunden sind, die mit einer Gate-Elektrode des Leistungs-MOSFETs verbunden ist, auf der Seite der Hauptfläche des Halbleitersubstrats ausgebildet. Ferner ist ein Voltmeter vorgesehen, das parallel zu zwei jeweiligen Stromwegen geschaltet ist, welche die beiden Gate-Kontaktstellen und einen Gate-Treiber verbinden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ist insbesondere auf eine Halbleitervorrichtung mit einem MOSFET anwendbar.
  • Technischer Hintergrund
  • Leistungshalbleiterelemente müssen einen niedrigen Einschaltwiderstand und einen niedrigen Schaltverlust zusätzlich zu einer hohen Durchbruchspannung aufweisen, Silicium(Si)-Leistungselemente, die gegenwärtig hauptsächlich verwendet werden, nähern sich jedoch theoretischen Leistungsgrenzen. Die elektrische Isolations-Durchbruchfeldstärke von Siliciumcarbid (SiC) ist um etwa eine Zehnerpotenz höher als jene von Si. Daher kann verglichen mit einem Si-Leistungselement die Dicke einer eine Durchbruchspannung aushaltenden Driftschicht auf etwa 1/10 verringert werden und nimmt die Störstellenkonzentration der Driftschicht um etwa das 100Fache zu, wodurch der Widerstand eines Elements theoretisch um drei Zehnerpotenzen oder mehr verringert werden kann. Weil die Bandlücke von SiC ferner etwa drei Mal größer ist als jene von Si, kann SiC auch bei hohen Temperaturen arbeiten. Daher wird erwartet, dass ein SiC-Halbleiterelement besser funktioniert als ein Si-Halbleiterelement.
  • Patentliteratur 1 (ungeprüfte japanische Patentanmeldungsveröffentlichung 2016-046279) beschreibt, dass mehrere Gate-Kontaktstellen in einer Elektrodenfläche eines Leistungshalbleiterelements gebildet werden.
  • Zitatliste
  • Patentliteratur
  • PTL 1: Ungeprüfte japanische Patentanmeldungsveröffentlichung Nr. 2016-046279
  • Kurzfassung der Erfindung
  • Technisches Problem
  • Bei einem MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren, MOS-Feldeffekttransistoren) aufweisenden Leistungshalbleiterelement tritt das Risiko auf, dass sich die Last infolge charakteristischer Variationen des inneren MOSFETs oder dergleichen konzentriert, so dass eine Zerstörung infolge eines thermischen Durchgehens hervorgerufen wird. Andererseits gibt es Verfahren zum Überwachen des Werts eines Source-Stroms, es ist jedoch schwierig, eine kleine Stromänderung infolge einer Temperaturänderung von Rauschen zu unterscheiden und zu erfassen. Ferner ist auch ein Verfahren zum Erfassen einer Temperaturänderung durch Anordnen eines Thermistors an der Seite eines Halbleiterchips bekannt, es tritt jedoch das Problem auf, dass es eine geringe Genauigkeit aufweist.
  • Andere Probleme und neuartige Merkmale werden anhand der Beschreibung der vorliegenden Patentschrift und der anliegenden Zeichnungen verständlich werden.
  • Lösung des Problems
  • Nachfolgend wird eine typische der in der vorliegenden Anmeldung offenbarten Ausführungsformen kurz beschrieben.
  • Eine Halbleitervorrichtung gemäß der typischen Ausführungsform umfasst einen Halbleiterchip, der einen MOSFET und eine erste und eine zweite Gate-Kontaktstelle auf der Seite seiner Hauptfläche aufweist, ein erstes Voltmeter, das parallel zu einer ersten Verdrahtung geschaltet ist, die außerhalb des Halbleiterchips bereitgestellt ist und elektrisch mit der ersten Gate-Kontaktstelle verbunden ist, und ein zweites Voltmeter, das parallel zu einer zweiten Verdrahtung geschaltet ist, die außerhalb des Halbleiterchips bereitgestellt ist und elektrisch mit der zweiten Gate-Kontaktstelle verbunden ist.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß einer typischen Ausführungsform kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden. Insbesondere kann verhindert werden, dass die Halbleitervorrichtung durch Wärmeerzeugung zerstört wird.
  • Figurenliste
  • Es zeigen
    • 1 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine erste Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 2 einen Schaltplan der Halbleitervorrichtung, worin die erste Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 3 einen Schaltplan einer Halbleitervorrichtung, worin eine erste Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 4 einen Schaltplan einer Halbleitervorrichtung, worin eine zweite Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 5 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine dritte Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 6 einen Schaltplan der Halbleitervorrichtung, worin die dritte Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 7 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine vierte Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 8 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine fünfte Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 9 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine sechste Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 10 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine siebte Modifikation der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 11 einen typischen Schaltplan einer Halbleitervorrichtung, worin eine zweite Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 12 einen Schaltplan der Halbleitervorrichtung, worin die zweite Ausführungsform der vorliegenden Erfindung dargestellt ist,
    • 13 eine Draufsicht der Halbleitervorrichtung, worin die zweite Ausführungsform der vorliegenden Erfindung dargestellt ist, und
    • 14 eine Schnittansicht entlang einer Linie A-A aus 13.
  • Beschreibung von Ausführungsformen
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung detailliert mit Bezug auf die Zeichnungen beschrieben. Es sei bemerkt, dass in allen Zeichnungen zur Beschreibung der Ausführungsformen Elemente, welche die gleiche Funktion aufweisen, mit den gleichen Bezugszahlen bezeichnet sind, und dass auf eine wiederholte Beschreibung von ihnen verzichtet wird. Auch wird in den Ausführungsformen die Beschreibung gleicher oder ähnlicher Teile grundsätzlich nicht wiederholt, es sei denn, dass dies besonders nötig ist.
  • Ferner repräsentieren die Zeichen „-‟ und „+“ die relativen Konzentrationen von Störstellen, deren Leitfähigkeitstyp ein n-Typ oder ein p-Typ ist. Beispielsweise nimmt im Fall der n-Störstelle die Störstellenkonzentration in der Reihenfolge „n-“, „n“ und „n+“ zu.
  • (Erste Ausführungsform)
  • <Aufbau der Halbleitervorrichtung>
  • Nachstehend wird die Struktur einer Halbleitervorrichtung gemäß der vorliegenden ersten Ausführungsform anhand der 1 und 2 beschrieben. 1 ist ein typischer Schaltplan der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 2 ist ein Schaltplan der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. In 1 sind eine Draufsicht eines Halbleiterchips, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bildet, und eines Gate-Treibers dargestellt. Auch sind in 1 nur Gate-Kontaktstellen und eine Gate-Elektrode als den Halbleiterchip bildende Teile dargestellt.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform weist mehrere in einer Hauptfläche eines mit einem MOSFET (Leistungs-MOSFET) versehenen Halbleiterchips bereitgestellte Gate-Kontaktstellen auf und erkennt beim Auftreten einer abnormen Wärmeerzeugung im Halbleiterchip diese anhand einer Potentialdifferenz oder einer Signalwellenform zwischen der Gate-Kontaktstelle, um zu verhindern, dass der Halbleiterchip zerstört wird.
  • Der in 1 in einer Draufsicht dargestellte Halbleiterchip 1 gemäß der vorliegenden Ausführungsform ist in seinem zentralen Teil mit einem MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor, MOS-Feldeffekttransistor) versehen. Ein MOSFET ist eine Art eines MISFETs (Metall-Isolator-Halbleiter-Feldeffekttransistor). Der MOSFET ist ein vertikaler MOSFET mit jeweils auf der Seite einer Hauptfläche (oberen Fläche) eines Halbleitersubstrats bereitgestellten Source-Gebieten, jeweils auf der Seite einer rückseitigen Fläche (unteren Fläche) entgegengesetzt zur Hauptfläche des Halbleitersubstrats bereitgestellten Drain-Gebieten und einer auf der Hauptfläche des Halbleitersubstrats bereitgestellten Gate-Elektrode GE1. Eine konkrete Struktur eines MOSFETs wird später unter Verwendung von 14 in einer zweiten Ausführungsform beschrieben. Das Halbleitersubstrat besteht aus SiC (Siliciumcarbid). Eine Siliciumcarbid-Halbleitervorrichtung, die ein SiC-Substrat verwendet, wird hier beispielhaft beschrieben, das Halbleitersubstrat kann jedoch auch ein Si(Silicium)-Substrat sein.
  • Die Form des Halbleiterchips 1 ist bei Betrachtung in einer Draufsicht rechteckig. Die Gate-Elektrode GE1 aus einem auf dem Halbleitersubstrat gebildeten Polysiliciumfilm bedeckt im Wesentlichen die gesamte Hauptfläche mit Ausnahme eines Außenrandabschnitts des Halbleiterchips 1. Die Gate-Elektrode GE1 weist jedoch beispielsweise mehrere in einer Draufsicht betrachtet zickzackförmige Öffnungen auf. Die Source-Gebiete sind in der von der Gate-Elektrode GE1 innerhalb dieser Öffnungen freigelegten Hauptfläche des Halbleitersubstrats ausgebildet. Beim Betrieb des Leistungs-MOSFETs fließen Elektronen von den Source-Gebieten durch einen Kanal im Halbleitersubstrat, der sich über einen Gate-Isolierfilm in der Nähe der Gate-Elektrode GE1 befindet, zu den Drain-Gebieten, wodurch ein Strom durch den Leistungs-MOSFET fließt. Das heißt, dass um die jeweiligen Source-Gebiete in den mehreren zickzackförmig bereitgestellten Öffnungen Stromwege existieren. Insbesondere kann der Halbleiterchip 1 als MOSFET angesehen werden. Tatsächlich weist der Halbleiterchip 1 jedoch einen Aufbau auf, bei dem mehrere MOSFETs (Einheitszellen), die durch jeweilige dieser mehreren Source-Gebiete gebildet sind, parallel verbunden sind. Der Leistungs-MOSFET gemäß der vorliegenden Ausführungsform (Leistungshalbleiterelement) wird durch eine verhältnismäßig hohe Spannung angesteuert und weist eine hohe Durchbruchspannung auf.
  • Die Gate-Elektrode GE1 ist auf einem Zwischenschicht-Isolierfilm (nicht dargestellt) ausgebildet, der die Gate-Elektrode GE1 bedeckt, und elektrisch mit jeweiligen von zwei voneinander getrennten Gate-Kontaktstellen GP1 und GP2 verbunden. Jede der Gate-Kontaktstellen GP1 und GP2 ist ein leitender Anschlussteil (Elektrodenkontaktstelle) zum Anschließen (Bonden) eines Bonddrahts oder dergleichen und besteht hauptsächlich beispielsweise aus Al (Aluminium). Der Bonddraht dient der elektrischen Verbindung des Halbleiterchips 1 und einer sich außerhalb des Halbleiterchips 1 befindenden Vorrichtung. Der größte Teil der von den Gate-Kontaktstellen GP1 und GP2 freigelegten Hauptfläche des Halbleiterchips 1 ist mit Source-Kontaktstellen bedeckt, die sich in einer Entfernung von den Gate-Kontaktstellen GP1 und GP2 befinden (siehe 13), in 1 wird jedoch auf die Darstellung der Source-Kontaktstellen verzichtet. Ferner ist die rückseitige Fläche des Halbleitersubstrats, wenngleich dies in der Zeichnung nicht dargestellt ist, mit einer Drain-Elektrode bedeckt, die elektrisch mit den Drain-Gebieten verbunden ist.
  • Jede der Gate-Kontaktstellen GP1 und GP2 ist elektrisch mit einem Gate-Treiber 2 verbunden, der sich außerhalb des Halbleiterchips 1 befindet. Der Gate-Treiber 2 ist eine ein kapazitives Gate ansteuernde Gate-Treibereinheit. Das heißt, dass die Aufgabe des Gate-Treibers 2 darin besteht, eine Signalverstärkung oder dergleichen auf der Grundlage eines von einer Steuerschaltung (einer Befehlssteuereinheit: siehe 3), die mit dem Gate-Treiber 2 verbunden ist, erzeugten Gate-Impulssignals auszuführen und dann eine Spannung (einen Spannungsimpuls) an die Gate-Elektrode GE1 anzulegen, um den Leistungs-MOSFET dadurch ein- und auszuschalten. Mit anderen Worten besteht die Aufgabe des Gate-Treibers 2 darin, elektrische Ladungen nach dem Einschalten des Leistungs-MOSFETs in die Gate-Elektrode GE1 zu injizieren und sie nach dem Ausschalten des Leistungs-MOSFETs aus der Gate-Elektrode GE1 abzuführen.
  • Wenn der gesamte Halbleiterchip 1 als MOSFET betrachtet wird, kann er als ein im Schaltplan aus 2 dargestellter Transistor Q1 repräsentiert werden. Wie in 2 dargestellt ist, ist ein Knoten S des Transistors Q1 mit einer Source-Elektrode verbunden, ist ein Knoten D mit einer Drain-Elektrode verbunden und sind Knoten G1 und G2 mit einer Gate-Elektrode verbunden. Hier entspricht der Knoten S beispielsweise der Source-Kontaktstelle, entspricht der Knoten D der Drain-Elektrode auf der Seite der rückseitigen Fläche des Halbleiterchips, entspricht der Knoten G1 der Gate-Kontaktstelle GP1 (siehe 1) und entspricht der Knoten G2 der Gate-Kontaktstelle GP2 (siehe 1).
  • Der Gate-Treiber 2 ist durch den Knoten G1 elektrisch mit der Gate-Elektrode verbunden und ferner durch den Knoten G2 elektrisch mit der Gate-Elektrode verbunden. Bei dieser Konfiguration können der Gate-Treiber 2 und Verdrahtungen, die sich jeweils vom Gate-Treiber 2 zu den Knoten G1 und G2 erstrecken, gemeinsam als ein effektiver Gate-Treiber angesehen werden. Das heißt, dass der Gate-Treiber 2 und die Verdrahtungen in getrennten Schaltungsblöcken dargestellt sind, sie jedoch bei Bedarf integriert werden und als ein Halbleiterchip oder eine Schaltung oder dergleichen ausgebildet werden können.
  • Einer der beiden Anschlüsse eines Voltmeters (Potentialmessteils) 4 zum Messen des Potentials des Knotens G1 (Gate-Kontaktstelle GP1) ist mit einem Verbindungsweg (einem Stromweg, einem Spannungsanlegeweg oder einer Verdrahtung) zwischen dem Gate-Treiber 2 und dem Knoten G1 verbunden. Ebenso ist der andere der beiden Anschlüsse des Voltmeters (Potentialmessteils) 4 zum Messen des Potentials des Knotens G2 (Gate-Kontaktstelle GP2) mit einem Verbindungsweg (einem Stromweg, einem Spannungsanlegeweg oder einer Verdrahtung) zwischen dem Gate-Treiber 2 und dem Knoten G2 verbunden. Das heißt, dass das Voltmeter 4 geschaltet ist, um zwischen einem Punkt (Knoten) in der Mitte des Verbindungswegs zwischen dem Gate-Treiber 2 und dem Knoten G1 und einem Punkt (Knoten) in der Mitte des Verbindungswegs zwischen dem Gate-Treiber 2 und dem Knoten G2 zu verknüpfen. Das Voltmeter 4 wird verwendet, um eine Potentialdifferenz zwischen den Knoten G1 und G2 oder eine Verzögerung in der Spannungswellenform von jedem der Knoten G1 und G2 zu erfassen. Das heißt, dass das Voltmeter 4 ein Potentialdifferenz-Messteil oder ein Wellenform-Messteil ist. Die Gate-Elektrode besteht aus Polysilicium (einem Leiter) mit einer hohen Störstellenkonzentration, weist jedoch einen Widerstand auf.
  • Eines der Hauptmerkmale der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform besteht darin, dass die beiden mit dem Gate des Leistungs-MOSFETs verbundenen Gate-Kontaktstellen auf der Hauptflächenseite des Halbleiterchips ausgebildet sind und dass die Halbleitervorrichtung den Messteil zum Messen der Potentiale oder Wellenformen dieser Gate-Kontaktstellen aufweist.
  • <Einzelheiten von Verbesserungsmöglichkeiten>
  • Die jeweils mit dem Leistungs-MOSFET versehenen mehreren Halbleiterchips sind innerhalb eines beispielsweise einen Wechselrichter bildenden Moduls montiert. Die Eigenschaften dieser mehreren Halbleiterchips können infolge der Genauigkeit des Herstellungsprozesses usw. voneinander abweichen. Ferner können die Eigenschaften selbst zwischen den Einheitszellen der mehreren den Halbleiterchip bildenden MOSFETs variieren. In diesen Fällen besteht das Risiko, dass beim Steuern eines hohen Stroms unter Verwendung der Leistungs-MOSFETs dieser Strom zwischen den Halbleiterchips im Modul verteilt wird, wodurch ein thermisches Durchgehen auftritt, wenn die Last auf einige Halbleiterchips konzentriert wird, so dass diese zerstört werden können. Daher ist es zur Verwirklichung eines sehr zuverlässigen und sehr effizienten Moduls unter Verwendung des Leistungs-MOSFETs wirksam, den Betriebszustand des Leistungs-MOSFETs zu überwachen und das Ergebnis zu einer Treiberschaltung zurückzuführen. Wenn das Auftreten eines Überstroms oder einer abnormen Wärmeerzeugung erkannt wird, wird die Treiberspannung für den entsprechenden Halbleiterchip verringert oder wird der entsprechende Halbleiterchip ganz von der Schaltung getrennt, ohne ihn zu betreiben, wodurch ein Modul sowie ein das Modul verwendendes Fahrzeug usw. geschützt werden können.
  • Zur Überwachung des Leistungs-MOSFETs wird ein Verfahren, bei dem Leistungsleitungen zur Messung von Strömen unterteilt werden, oder ein Verfahren, bei dem ein Source-Potential des Halbleiterchips geteilt und entnommen wird und ein Treiberstrom gemessen (erfasst) wird, erwogen. Bei diesen Verfahren treten Herausforderungen auf, die darin bestehen, dass eine kleine Änderung für einen hohen durch die Leistungsleitung fließenden Strom erfasst werden muss. Das heißt, dass es bei einem MOSFET mit einer hohen Durchbruchspannung erforderlich ist, ein hohes Signal zu entnehmen, um zu verhindern, dass ein benötigtes Signal in Rauschen begraben wird. Bei diesen Verfahren ergeben sich das Problem der Verringerung der Antriebskraft und das Problem der Erhöhung des Stromverbrauchs, weil der Teil des Treiberstroms für die Überwachung verwendet wird. Ferner gibt es auch ein Verfahren, bei dem ein Thermistor außerhalb des Halbleiterchips als Vorrichtung installiert wird, die eine Temperaturänderung im Halbleiterchip erfasst, wobei es jedoch schwierig ist, die Temperaturänderung mit hoher Genauigkeit zu erfassen.
  • Es ist demgemäß erforderlich, ein thermisches Durchgehen des Leistungs-MOSFETs zu verhindern, während die Verringerung der Antriebskraft begrenzt wird, und dadurch eine Verschlechterung der Zuverlässigkeit der Halbleitervorrichtung zu verhindern, indem sie vor Zerstörung geschützt wird. In dieser Hinsicht gibt es Verbesserungsmöglichkeiten für den Leistungs-MOSFET.
  • Vorteilhafte Wirkungen der vorliegenden Ausführungsform>
  • Weil die in 1 dargestellte Gate-Elektrode GE1 elektrisch vom Kanal isoliert ist und eine hohe Eingangsimpedanz aufweist, wird der Widerstand der Gate-Elektrode als vernachlässigbar angesehen, wenn die Gate-Elektrode beim Betrieb der Vorrichtung durch Ersatzschaltbildsymbole ausgedrückt wird. Andererseits wird gemäß der vorliegenden Ausführungsform der Widerstand der Gate-Elektrode beachtet. Wenn der physikalische Widerstand berücksichtigt wird, weist das Gate in den Ersatzschaltbildsymbolen des Leistungs-MOSFETs einen in 2 dargestellten Widerstand auf. Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist so aufgebaut, dass die Gate-Verdrahtung an beiden Enden des Widerstands mit den jeweiligen Knoten G1 und G2 verbunden ist.
  • Beim MOSFET ist der Widerstandswert eines die Gate-Elektrode bildenden Materials temperaturabhängig. Wenn die Temperatur der Gate-Elektrode GE1 ansteigt, nimmt ihr Widerstandswert beispielsweise ab. Demgemäß kann die Temperatur des Kanals unter der Gate-Elektrode GE1 durch Messen des Widerstands zwischen den beiden Gate-Kontaktstellen GP1 und GP2 erkannt werden (siehe 1). Ein Gate-Widerstand kann beispielsweise gemessen werden, indem bewirkt wird, dass ein Gleichstrom zwischen den Gate-Kontaktstellen GP1 und GP2 fließt und eine Potentialdifferenz zwischen den Gate-Kontaktstellen GP1 und GP2 unter Verwendung des Voltmeters 4 erfasst wird.
  • Wie später in der dritten bis siebten Modifikation und einer zweiten Ausführungsform beschrieben wird, fließt jedoch kein Strom zwischen den Gate-Kontaktstellen GP1 und GP2, wenn jede von ihnen mit einer getrennten Gate-Elektrode im selben Chip verbunden ist, wobei es jedoch möglich ist, eine Temperaturänderung des Leistungs-MOSFETs durch Anlegen der Spannung an die jeweiligen Gate-Kontaktstellen GP1 und GP2 zu erfassen.
  • Das heißt, dass, wenn in einem Teil des Halbleiterchips beim Anlegen einer Spannung an jede der Gate-Kontaktstellen GP1 und GP2 unabhängig davon, ob die Gate-Elektroden, mit denen die jeweiligen Gate-Kontaktstellen GP1 und GP2 verbunden sind, elektrisch miteinander verbunden sind, eine hohe Wärmeerzeugung auftritt, eine Potentialdifferenz zwischen den Gate-Kontaktstellen GP1 und GP2 und eine Differenz der Geschwindigkeit der Übertragung der Spannungswellenform auftreten. Dies liegt daran, dass bei einer Erzeugung von Wärme am Kanal im Teil des Halbleiterchips der Widerstandswert der dadurch erwärmten Gate-Elektrode verringert wird und die für das Injizieren und Extrahieren elektrischer Ladungen benötigte Zeit kürzer wird.
  • Selbst in einem Fall, in dem jede der Gate-Kontaktstellen GP1 und GP2 mit einer Gate-Elektrode verbunden ist, wird die Gate-Elektrode tatsächlich in einen ersten Teil, der hauptsächlich von der Gate-Kontaktstelle GP1 mit einem Potential versehen wird, und einen zweiten Teil, der hauptsächlich von der Gate-Kontaktstelle GP2 mit einem Potential versehen wird, unterteilt. Das heißt, dass davon ausgegangen werden kann, dass der in 2 dargestellte Transistor Q1 in einen ersten Transistor, der die mit der Gate-Kontaktstelle GP1 verbundene Gate-Elektrode (den ersten Teil) aufweist, und einen zweiten Transistor, der die mit der Gate-Kontaktstelle GP2 verbundene Gate-Elektrode (den zweiten Teil) aufweist, unterteilt ist. Der erste und der zweite Teil sind in Kontakt miteinander zu einem Stück integriert und bilden eine Gate-Elektrode.
  • Wenn demgemäß beispielsweise der erste Teil der Gate-Elektrode eine hohe Temperatur annimmt, akkumulieren sich elektrische Ladungen leicht verglichen mit dem zweiten Teil, so dass das Potential der Gate-Kontaktstelle GP1 schneller ansteigt als jenes der Gate-Kontaktstelle GP2. Wenn die Spannung der Gate-Kontaktstelle GP2 1 V beträgt, wird beispielsweise davon ausgegangen, dass das Potential der Gate-Kontaktstelle GP1 zu 1,5 V wird. Dies bedeutet, dass die Spannungswellenform (die Impulswellenform, die aus dem Leistungs-MOSFET austritt) der Gate-Kontaktstelle GP2 gegenüber der Spannungswellenform (der Impulswellenform, die aus dem Leistungs-MOSFET austritt) der Gate-Kontaktstelle GP1 verzögert wird.
  • Mit anderen Worten nimmt die Gate-Kontaktstelle GP1, die mit dem ersten Teil der Gate-Elektrode verbunden ist, welche eine verhältnismäßig hohe Temperatur aufweist, einen kleineren Verzögerungsbetrag (eine kleinere Zeitdifferenz) der aus dem Leistungs-MOSFET austretenden Wellenform gegenüber der Ausgangswellenform des Gate-Treibers 2 an als die Gate-Kontaktstelle GP2, die mit dem zweiten Teil der Gate-Elektrode verbunden ist, die eine verhältnismäßig niedrige Temperatur aufweist.
  • Falls die jeweiligen Spannungen der Knoten G1 und G2 durch das in 2 dargestellte Voltmeter 4 überwacht werden, kann die abnorme Erzeugung von Wärme an der Gate-Elektrode demgemäß erfasst werden, indem eine erzeugte Potentialdifferenz zwischen den Knoten G1 und G2 oder das Auftreten einer Verzögerung der Spannungswellenform erfasst wird. Der Widerstandswert der Gate-Elektrode, die Temperatur der Gate-Elektrode und die Temperatur des Kanals können jeweils durch Anwenden der Potentialdifferenz oder der zeitlichen Differenz der Wellenform auf mehrere Daten, d. h. eine durch Experimente usw. erhaltene Nachschlagetabelle, beurteilt werden. Ferner kann auch der Stromwert des Halbleiterchips anhand des Widerstandswerts gemessen (berechnet) werden.
  • Wenn ein abnormer Anstieg der Temperatur oder des Überstroms oder dergleichen im Halbleiterchip erfasst wird, wird die Treiberspannung für den entsprechenden Halbleiterchip demgemäß verringert oder wird der entsprechende Halbleiterchip von der Schaltung getrennt, so dass ein Modul und ein das Modul verwendendes Fahrzeug usw. vor einer Zerstörung, einem Brand usw. geschützt werden können. Dadurch kann die Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Es sei bemerkt, dass die zu messende Wellenform eine Stromwellenform sein kann, wenngleich hier die Messung einer Spannungsdifferenz oder der Spannungswellenform durch die Verwendung des Voltmeters 4 beschrieben wurde. Das heißt, dass an Stelle des in 2 dargestellten Voltmeters 4 ein in Reihe mit den jeweiligen Verdrahtungen, die sich vom Gate-Treiber 2 zu den Knoten G1 und G2 erstrecken, geschaltetes Strommessgerät bereitgestellt wird, um die Stromwellenform zu überwachen, wodurch auch ein Temperaturanstieg erfasst werden kann. Hier werden der Gate-Treiber 2, das Voltmeter 4 und die jeweiligen Verdrahtungen, die sich vom Gate-Treiber 2 zu den Knoten G1 und G2 erstrecken, außerhalb des Moduls installiert, in dem sich die jeweiligen Halbleiterchips 1 (siehe 1) befinden.
  • Ferner kann, weil kein Treiberstrom in der Gate-Elektrode des Leistungs-MOSFETs fließt, der Durchmesser des mit jeder Gate-Kontaktstelle verbundenen Bonddrahts verhältnismäßig gering sein. Dadurch ist die Fläche der Gate-Kontaktstelle kleiner als jene der Source-Kontaktstelle. Daher ist es selbst dann, wenn wie gemäß der vorliegenden Ausführungsform eine kleine Gate-Kontaktstelle GP2 verwendet wird, nicht erforderlich, den Halbleiterchip zu vergrößern und den Treiberstrom mit der Verkleinerung der Source-Kontaktstelle zu verringern. Das heißt, dass die für ein Messgebiet benötigte Fläche verringert werden kann. Insbesondere weist der Leistungs-MOSFET, bei dem SiC verwendet wird, eine höhere Kristalldetektionsdichte auf als der MOSFET, bei dem Si verwendet wird, und nimmt die Herstellungsausbeute ab, wenn die Chipfläche vergrößert wird. Gemäß der vorliegenden Ausführungsform können die ausgezeichneten Durchbruchspannungs- und Verluststromeigenschaften von SiC ausgenutzt werden, indem die Halbleiterchips parallel zum Modul angeordnet werden, ohne dass die Fläche jedes Halbleiterchips vergrößert wird.
  • Zusätzlich ist die Erfassung von Schwankungen, d. h. ihre Messung, einfach, weil die Spannung und der Strom der Gate-Elektrode beide verglichen mit der Spannung und dem Strom der Source-Elektrode eine geringe Amplitude aufweisen.
  • <Erste Modifikation>
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform kann mehrere Halbleiterchips aufweisen. In diesem Fall können die Spannungen oder Wellenformen von zwei oder mehr in jedem der mehreren Halbleiterchips bereitgestellten Gate-Kontaktstellen überwacht werden und ein Temperaturanstieg im Halbleiterchip durch Vergleichen zwischen den Halbleiterchips erfasst werden.
  • 3 zeigt eine Konfiguration zum Steuern jedes Gate-Treibers durch ein Signal von einer Befehlssteuereinheit. 3 ist ein Schaltplan einer Halbleitervorrichtung als erste Modifikation der vorliegenden Ausführungsform. In 3 ist eine Konfiguration dargestellt, bei der zwei Gate-Treiber 2 in Bezug auf zwei Transistoren Q1 und Q2 (zwei Halbleiterchips) bereitgestellt sind. Jeder der beiden Gate-Treiber 2 ist mit einer Befehlssteuereinheit 3 verbunden. Die Source-Elektrode von jedem der Transistoren Q1 und Q2 ist mit dem Gate-Treiber 2 verbunden. Ein Voltmeter (Potentialmessteil) 6 ist parallel zu einer Verdrahtung geschaltet, welche die Source-Elektrode (das Source-Gebiet) und den Gate-Treiber 2 elektrisch verbindet. Ein Source-Potential kann unter Verwendung des Voltmeters 6 gemessen werden. Wenngleich dies nicht dargestellt ist, ist wie bei der in 2 dargestellten Konfiguration ein Voltmeter 4 zwischen Verdrahtungen, welche die Gate-Treiber 2 und die Knoten G1 und G2 der jeweiligen Transistoren Q1 und Q2 verbinden, geschaltet.
  • Hier kann das vorstehende Beispiel als effektive Gate-Treiber einschließlich der Befehlssteuereinheit 3 und der mehreren Gate-Treiber 2 angesehen werden. Mit einem Startsignal von der Befehlssteuereinheit 3 legen die Gate-Treiber 2 Gate-Spannungen für die Transistoren Q1 und Q2 an. Weil das Gate-Potential in Bezug auf eine Source-Spannung gesteuert wird, meldet jeder Gate-Treiber 2 den Abschluss seines Betriebs als Rückkopplungssignal an die Befehlssteuereinheit 3 zurück. Die Temperatur innerhalb des Chips kann anhand einer Nachfolge-Verzögerungszeit des Source-Potentials in Bezug auf ein Signal jedes der Knoten G1 und G2 erfasst werden. Es sei bemerkt, dass, wie unter Verwendung der 1 und 2 beschrieben, die Temperatur innerhalb des Chips ausschließlich unter Verwendung des Voltmeters 4, ohne das Voltmeter 6 zu verwenden, erfasst werden kann.
  • Bei der vorliegenden Modifikation kann der Übergang von Temperaturschwankungen zwischen den Chips durch Vergleichen der Änderungen der Verzögerungszeiten der jeweiligen Wellenformen der beiden Leistungs-MOSFETs erfasst werden und kann das Auftreten der Verschlechterung in jedem Halbleiterchip herausgefunden werden.
  • <Zweite Modifikation>
  • Wie in 4 dargestellt ist, kann die Anzahl der Halbleiterchips (Transistoren) drei oder mehr betragen. 4 ist ein Schaltplan einer Halbleitervorrichtung als zweite Modifikation der vorliegenden Ausführungsform.
  • Hier werden beispielsweise vier Transistoren Q1 bis Q4 parallel betrieben. Das heißt, dass jeweilige Source-Elektroden der Transistoren Q1 bis Q4 elektrisch miteinander verbunden sind und jeweilige Drain-Elektroden der Transistoren Q1 bis Q4 elektrisch miteinander verbunden sind. Die mit jeweiligen Gates der Transistoren Q1 bis Q4 verbundenen Knoten G1 und G2 sind alle mit einem Gate-Treiber 2 verbunden. Dementsprechend können mehrere Halbleiterchips mit einem Gate-Treiber 2 verbunden werden. Wenngleich dies in der Zeichnung nicht dargestellt ist, ist ein Voltmeter 4 wie bei der in 2 dargestellten Konfiguration parallel zwischen die Gate-Treiber 2 und die Knoten G1 und G2 der jeweiligen Transistoren Q1 bis Q4 verbindende Verdrahtungen geschaltet. Ferner ist der Gate-Treiber 2 mit einer Befehlssteuereinheit 3 verbunden.
  • Weil sich die Last am Halbleiterchip 2 mit einer hohen Wärmeerzeugung konzentriert, können Operationen in der Art eines Verringerns einer Treiberspannung ausgeführt werden, um die Last gleichmäßig zu machen, falls ein Temperaturanstieg erfasst werden kann. Ferner können, wenn eine abnorme Wärmeerzeugung erkannt wird, auch die Ansteuerung des Leistungs-MOSFETs und sein Betrieb unterbrochen werden. Wenn die mehreren Halbleiterchips parallel betrieben werden, kann durch die vorliegende Modifikation demgemäß ein System mit einer hohen Zuverlässigkeit bereitgestellt werden. Hier werden wie bei der ersten Modifikation die Spannungen oder Wellenformen der Knoten G1 und G2 zwischen den Halbleiterchips verglichen, wodurch es möglich ist, den Halbleiterchip zu erkennen, in dem eine abnorme Wärmeerzeugung auftritt.
  • <Dritte Modifikation>
  • Unter Verwendung der 1 und 2 wurde die Verbindung der beiden in einem Halbleiterchip bereitgestellten Gate-Kontaktstellen mit einer Gate-Elektrode beschrieben, die beiden Gate-Kontaktstellen können jedoch auch mit zwei Gate-Elektroden verbunden werden, die innerhalb des Halbleiterchips getrennt bereitgestellt sind.
  • Das heißt, dass, wie in 5 dargestellt ist, eine Gate-Elektrode GE2, mit der die Gate-Kontaktstelle GP1 verbunden ist, und eine Gate-Elektrode GE3, mit der die Gate-Kontaktstelle GP2 verbunden ist, voneinander getrennt werden können. 5 ist ein typischer Schaltplan, der eine Halbleitervorrichtung gemäß einer dritten Modifikation der vorliegenden Ausführungsform zeigt. Die im Halbleiterchip 11 enthaltenen Gate-Elektroden GE2 und GE3 sind voneinander isoliert und werden verwendet, um Einheitszellen getrennter MOSFETs anzusteuern.
  • 6 zeigt einen Schaltplan eines Transistors in der Halbleitervorrichtung gemäß der vorliegenden Modifikation. Wie in 6 dargestellt ist, ist eine einen Transistor Q5 bildende Gate-Elektrode anders als der in 2 dargestellte Transistor Q1 zweigeteilt.
  • Wie in 5 dargestellt ist, sind die Gate-Kontaktstellen GP1 und GP2 jeweils mit getrennten Gate-Treibern 2 verbunden, jede der Gate-Kontaktstellen GP1 und GP2 kann jedoch wie bei der in 1 dargestellten Konfiguration mit einem einzigen Gate-Treiber 2 verbunden sein. Ferner können die Gate-Kontaktstellen GP1 und GP2 bei von der vorliegenden Modifikation verschiedenen Ausführungsformen wie bei der vorliegenden Modifikation mit den getrennten Gate-Treibern 2 verbunden sein. Die Gate-Treiber 2 sind mit einer Befehlssteuereinheit 3 verbunden. Wenngleich dies in der Zeichnung nicht dargestellt ist, ist ein Voltmeter 4 wie bei der in 2 dargestellten Konfiguration parallel zwischen die Gate-Treiber 2 und die Gate-Kontaktstellen GP1 und GP2 verbindende Verdrahtungen geschaltet.
  • Hier geschieht der Vergleich der Spannung oder Wellenform innerhalb desselben Halbleiterchips 11, wenn die Erzeugung von Wärme im die Gate-Elektrode GE2 aufweisenden MOSFET oder im die Gate-Elektrode GE3 aufweisenden MOSFET innerhalb des Halbleiterchips 11 auftritt. Weil jeder MOSFET im selben Halbleiterchip 11 geringe charakteristische Schwankungen aufweist und die Vorrichtungsparameter fast gleich sind, kann die Erzeugung von Wärme daher mit hoher Genauigkeit erfasst werden.
  • <Vierte Modifikation>
  • Wie in 7 dargestellt ist, weist jede der Gate-Elektroden GE2 und GE3, die jeweils mit Gate-Kontaktstellen GP1 und GP2 verbunden sind, eine kammförmige flache Form auf. Kammzahnteile der Gate-Elektroden GE2 und GE3 können so eingerichtet werden, dass sie ineinander eingreifen. Das heißt, dass jede der Gate-Elektroden GE2 und GE3 mehrere vorstehende Teile aufweist, die sich entlang einer Seite eines rechteckigen Halbleiterchips 12 erstrecken. Die vorstehenden Teile sind zu mehreren in Querrichtung angeordnet. Die vorstehenden Teile der Gate-Elektroden GE2 und GE3 sind alternierend in Querrichtung angeordnet. 7 ist ein typischer Schaltplan einer Halbleitervorrichtung gemäß einer vierten Modifikation der vorliegenden Ausführungsform. In 7 ist die Gate-Elektrode GE3 schraffiert, um die Zeichnung leicht verständlich zu machen.
  • Demgemäß sind die vorstehenden Teile (Gate-Verdrahtungen) für alle getrennten Teile in Gebiete für die Gate-Elektroden GE2 und GE3 unterteilt, wodurch eine Temperaturänderung überwacht werden kann und Eingangssignale für jeweilige innerhalb des Halbleiterchips 12 angrenzende MOSFETs getrennt gesteuert werden können. Beispielsweise kann ein effektives weiches Schalten durch eine leichte Verschiebung eines Eingangsimpulses verwirklicht werden. Das weiche Schalten bezieht sich darauf, dass verhindert wird, dass das Ansteigen und das Abfallen einer Impulswellenform steil werden, wodurch beispielsweise das Erzeugen von Rauschen verhindert wird.
  • <Fünfte Modifikation>
  • Wie in 8 dargestellt ist, können die mit den Gate-Kontaktstellen GP1 bzw. GP2 verbundenen Gate-Elektroden GE2 und GE3 durch einen Widerstand 7 miteinander verbunden werden, wenn sie voneinander getrennt sind. 8 ist ein typischer Schaltplan einer Halbleitervorrichtung gemäß einer fünften Modifikation der vorliegenden Ausführungsform. Der in einem Halbleiterchip 13 bereitgestellte Widerstand 7 ist beispielsweise ein mit den Gate-Elektroden GE2 und GE3 integrierter Polysiliciumfilm oder dergleichen und weist eine geringere Dicke auf als die Gate-Elektroden GE2 und GE3.
  • Selbst wenn die unterteilten Gate-Elektroden GE2 und GE3 mit einem starken Widerstand verbunden sind, werden dadurch demgemäß die Spannungen und Wellenformen oder dergleichen der Gate-Kontaktstellen GP1 und GP2 nicht beeinflusst und kann das gleiche Potential in einem Gleichgewichtszustand an alle Gate-Elektroden GE2 und GE3 angelegt werden, so dass ein stabiler Betrieb erfolgen kann.
  • <Sechste Modifikation>
  • Wie in 9 dargestellt ist, ist die Gate-Elektrode GE2, wenn die mit den Gate-Kontaktstellen GP1 und GP2 verbundenen Gate-Elektroden GE2 und GE3 voneinander getrennt sind, im Zentrum des Halbleiterchips 14 angeordnet und kann veranlasst werden, dass die ringförmige Gate-Elektrode GE3 den Außenrand der Gate-Elektrode GE2 umgibt. 9 ist ein typischer Schaltplan einer Halbleitervorrichtung gemäß einer sechsten Modifikation der vorliegenden Ausführungsform. Es sei bemerkt, dass die Gate-Kontaktstelle GP1 und die Gate-Elektrode GE2 hier voneinander getrennt sind, jedoch sie miteinander verbindende Verdrahtungen (nicht dargestellt) innerhalb des Halbleiterchips 14 bereitgestellt sind.
  • Bei einem vertikalen Leistungs-MOSFET bewirkt ein so genannter Abschlussteil am Außenrand des Halbleiterchips 14 leicht eine Verschlechterung oder dergleichen, weil sich das elektrische Feld von jenem im zentralen Teil des Halbleiterchips 14 unterscheidet. Daher kann ein effektiver Chipbetrieb durch Vergleichen des Außenrandteils des Halbleiterchips 14 mit seinem zentralen Teil ausgeführt werden.
  • <Siebte Modifikation>
  • Wie in 10 dargestellt ist, können die Gate-Kontaktstellen GP1 und GP2, wenn die jeweils mit den Gate-Kontaktstellen GP1 und GP2 verbundenen Gate-Elektroden GE2 und GE3 voneinander getrennt sind, nahe beieinander angeordnet werden. 10 ist ein typischer Schaltplan einer Halbleitervorrichtung gemäß einer siebten Modifikation der vorliegenden Ausführungsform.
  • Wenn die Gate-Elektroden GE2 und GE3 entlang einer Seite eines rechteckigen Halbleiterchips 15 angeordnet sind, werden die Gate-Kontaktstellen GP1 und GP2 daher in der Nähe der einen Seite des Halbleiterchips 15 angeordnet. Folglich können die Abstände für das Verlegen einer Verdrahtung von einem Gate-Treiber zur Gate-Kontaktstelle GP1 und einer Verdrahtung vom Gate-Treiber zur Gate-Kontaktstelle GP2 angeglichen werden, so dass effektive differenzielle Eigenschaften erhalten werden können.
  • Das heißt, dass, wenn mehrere Halbleiterchips 15 Seite an Seite innerhalb eines Moduls angeordnet sind, Verdrahtungen, die den Gate-Elektroden GE2 und GE3 jedes Halbleiterchips 15 Strom zuführen, entlang einer vorgegebenen Seite des Halbleiterchips 15 angeordnet sind. Daher ist es zum Angleichen der Längen der die Verdrahtungen und die Gate-Kontaktstellen GP1 und GP2 verbindenden Bonddrähte wirksam, die Gate-Kontaktstellen GP1 und GP2 wie gemäß der vorliegenden Modifikation nahe einer Seite des Halbleiterchips 15 anzuordnen.
  • (Zweite Ausführungsform)
  • Gemäß der vorliegenden zweiten Ausführungsform wird unter Verwendung der 11 bis 14 ein Fall beschrieben, in dem in einem Halbleiterchip, in dem ein Leistungs-MOSFET und ein Source-Messelement vermischt montiert sind, eine Gate-Kontaktstelle, die mit einer Gate-Elektrode des Leistungs-MOSFETs verbunden ist, und eine Gate-Kontaktstelle, die mit einer Gate-Elektrode eines Source-Messelements verbunden ist, ausgebildet sind. 11 ist ein typischer Schaltplan einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 12 ist ein Schaltplan der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 13 ist eine Draufsicht der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 14 ist eine Schnittansicht der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 14 ist eine Schnittansicht entlang einer Linie A-A aus 13.
  • Wie in 11 dargestellt ist, ist ein Halbleiterchip 16, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bildet, mit einem Source-Messelement versehen. Das heißt, dass der Halbleiterchip 16 ein Element eines Hauptkörperteils, das als Leistungs-MOSFET mit einer Gate-Elektrode GE4 betrieben wird, und ein Source-Messelement mit einer Gate-Elektrode GE5, das zur Erfassung eines Überstroms verwendet wird, aufweist. Die Gate-Elektrode GE4 bedeckt den größten Teil der Hauptfläche des Halbleiterchips 16, und die Gate-Elektrode GE5 bedeckt ein verhältnismäßig kleines Gebiet an der Ecke der Hauptfläche des Halbleiterchips 16. Das Source-Messelement ist in einem Gebiet ausgebildet, das in einer Draufsicht die Gate-Elektrode GE5 überlappt. Daher ist ein Strom, der durch das Source-Messelement fließt, das aus einer kleinen Anzahl von Einheitszellen besteht, kleiner als ein Strom, der durch das Element des Hauptkörperteils des Leistungs-MOSFETs fließt, das aus einer großen Anzahl von Einheitszellen besteht. Insbesondere beträgt zu einer normalen Betriebszeit der Betrag des durch das Source-Messelement fließenden Stroms etwa 1/1000 bis 1/10000 des Betrags des durch das Element des Hauptkörperteils fließenden Stroms. Das heißt, dass der Treiberstrom des Source-Messelements kleiner ist als jener des Elements des Hauptkörperteils.
  • Voneinander getrennte Gate-Kontaktstellen GP1 und GP2 sind auf der Seite der Hauptfläche des Halbleiterchips 16 ausgebildet. Die Gate-Kontaktstelle GP1 ist elektrisch mit der Gate-Elektrode GE4 verbunden, und die Gate-Kontaktstelle GP2 ist elektrisch mit der Gate-Elektrode GE5 verbunden. Jede der Gate-Kontaktstellen GP1 und GP2 ist mit einem Gate-Treiber 2 verbunden. Ein Schaltplan einer solchen Konfiguration ist in 12 dargestellt.
  • Wie in 12 dargestellt ist, weist ein Transistor Q6, der das Element des Hauptkörperteils und das Source-Messelement aufweist, einen Knoten S, der mit seiner Source-Elektrode verbunden ist, und einen Knoten D, der mit seiner Drain-Elektrode verbunden ist, auf. Ferner weist der Transistor Q6 einen Knoten G1, der mit seiner Gate-Elektrode (der in 11 dargestellten Gate-Elektrode GE4) verbunden ist, und einen Knoten G2, der mit seiner das Source-Messelement bildenden Gate-Elektrode (der in 11 dargestellten Gate-Elektrode GE5) verbunden ist, auf.
  • Einer der beiden Anschlüsse eines Voltmeters (Potentialmessteils) 4 zum Messen des Potentials des Knotens G1 (Gate-Kontaktstelle GP1) ist mit einem Verbindungsweg zwischen dem Gate-Treiber 2 und dem Knoten G1 verbunden. Ebenso ist der andere der beiden Anschlüsse des Voltmeters (Potentialmessteils) 4 zum Messen des Potentials des Knotens G2 (Gate-Kontaktstelle GP2) mit einem Verbindungsweg zwischen dem Gate-Treiber 2 und dem Knoten G2 verbunden.
  • Demgemäß ähneln der Punkt der Bildung der beiden Gate-Kontaktstellen auf der Hauptflächenseite des Halbleiterchips und der Punkt des Bereitstellens des Messteils zum Messen der Potentiale oder Wellenformen dieser Gate-Kontaktstellen der ersten Ausführungsform.
  • Die Source-Elektrode des Transistors Q6 ist durch einen Knoten SS zusätzlich zu einem ein Source-Potential zuführenden Teil (Knoten S) mit einer Strommesseinheit (Strommess-Überwachungseinrichtung) 8 verbunden. Das heißt, dass die Strommesseinheit 8 in Reihe mit der Source-Elektrode des Transistors Q6 geschaltet ist. Insbesondere ist die Strommesseinheit 8 in Reihe über eine Source-Kontaktstelle SP2 (siehe 13) mit einem einen MOSFET bildenden Source-Gebiet geschaltet, wobei es sich um ein Source-Messelement handelt. Die Strommesseinheit 8 ist mit dem Gate-Treiber 2 verbunden. Der Strommessteil 8 misst den Wert des zwischen der Source- und der Drain-Elektrode des Source-Messelements fließenden Stroms und befindet sich außerhalb des Halbleiterchips 16 (siehe 11).
  • Wie in 13 dargestellt ist, sind die Source-Kontaktstellen SP1 und SP2 und die Gate-Kontaktstellen GP1 und GP2, die jeweils in einer Draufsicht getrennt sind, auf der Hauptfläche des Halbleiterchips 16 ausgebildet. Die Source-Kontaktstelle SP1 ist elektrisch mit der Source-Elektrode verbunden, die das Element des Hauptkörperteils des Leistungs-MOSFETs bildet, und die Source-Kontaktstelle SP2 ist elektrisch mit der Source-Elektrode verbunden, die das Source-Messelement bildet. Der in 12 dargestellte Knoten S entspricht der Source-Kontaktstelle SP1, und der in 12 dargestellte Knoten SS entspricht der Source-Kontaktstelle SP2. Weil der durch das Source-Messelement fließende Strom kleiner ist als der durch das Element des Hauptkörperteils fließende Strom, ist der Durchmesser eines mit der Source-Kontaktstelle SP2 verbundenen Bonddrahts geringer als jener eines mit der Source-Kontaktstelle SP1 verbundenen Bonddrahts. Daher ist die Fläche der Source-Kontaktstelle SP2 kleiner als jene der Source-Kontaktstelle SP1.
  • Wie in 14 dargestellt ist, teilen sich das Element des Hauptkörperteils des Leistungs-MOSFETs und das Source-Messelement ein Drain-Gebiet und eine Drain-Elektrode. In 14 ist das Source-Messelement als in eine unterbrochene Linie eingeschlossen dargestellt. Das heißt, dass der Halbleiterchip 16 (siehe 11) gemäß der vorliegenden Ausführungsform ein SiC-Substrat 17 aufweist, wobei es sich um ein n+-Halbleitersubstrat handelt. Eine Epitaxieschicht (Halbleiterschicht) 18, die eine aus SiC bestehende n--Driftschicht aufweist, welche eine niedrigere Störstellenkonzentration als das SiC-Substrat 17 aufweist, ist auf dem SiC-Substrat 17 ausgebildet. Die Epitaxieschicht 18 ist in Kontakt mit der oberen Fläche (Hauptfläche) des SiC-Substrats 17 ausgebildet. Ein laminiertes Halbleitersubstrat, das aus dem Substrat 17 und der Epitaxieschicht 18 besteht, weist einen Zellbereich 1A, in dem das Element des Hauptkörperteils des Leistungs-MOSFETs ausgebildet ist, und einen Source-Messbereich 1B, der mit dem Source-Messelement versehen ist, auf. Im Zellbereich 1A und im Source-Messbereich 1B ist eine Zellstruktur mehrerer n-Kanal-MOSFETs in der oberen Fläche der Epitaxieschicht 18 ausgebildet. Das laminierte Halbleitersubstrat enthält einen n-Störstoff (beispielsweise Stickstoff (N) oder Phosphor (P)).
  • Eine Drain-Elektrode 28 ist auf der Seite der rückseitigen Fläche entgegengesetzt zur Hauptfläche des Halbleiterchips 16 ausgebildet (siehe 11). Insbesondere ist ein Drain-Gebiet, wobei es sich um ein n+-Halbleitergebiet handelt, in der rückseitigen Fläche (unteren Fläche) des SiC-Substrats 17 ausgebildet. Die Drain-Elektrode 28 ist in Kontakt mit der unteren Fläche des Drain-Gebiets ausgebildet.
  • Im Zellbereich 1A und im Source-Messbereich 1B sind mehrere p-Halbleitergebiete (p-Wannengebiete, p-Bodygebiete) 19 in einer vorgegebenen Tiefe von der oberen Fläche der Epitaxieschicht 18 ausgebildet. Das heißt, dass mehrere p-Halbleitergebiete 19 Seite an Seite in vorgegebenen Abständen innerhalb der Epitaxieschicht 18, einschließlich der oberen Fläche der Epitaxieschicht 18, ausgebildet sind. Das p-Halbleitergebiet 19 ist ein Gebiet, in das ein p-Störstoff (beispielsweise Aluminium (AI) oder Bor (B)) eingebracht wurde. Ein Source-Gebiet 20, wobei es sich um ein n+-Halbleitergebiet handelt, ist in einer vorgegebenen Tiefe von der oberen Fläche der Epitaxieschicht 18 innerhalb jedes p-Halbleitergebiets 19 ausgebildet. Das Source-Gebiet 20 ist ein Halbleitergebiet, in das ein n-Störstoff (beispielsweise Stickstoff (N) oder Phosphor (P)) eingebracht wurde.
  • Ferner ist eine Potentialfixierschicht 21, wobei es sich um ein p+-Halbleitergebiet handelt, in einer vorgegebenen Tiefe von der oberen Fläche der Epitaxieschicht 18 innerhalb jedes p-Halbleitergebiets 19 ausgebildet. Die Potentialfixierschicht 21 dient dazu, das Potential des p-Halbleitergebiets 19 zu fixieren, und seine Tiefe ähnelt im Wesentlichen jener des Source-Gebiets 20. Jede Potentialfixierschicht 21 steht in Kontakt mit dem um die Potentialfixierschicht 21 ausgebildeten p-Halbleitergebiet 19. Die Potentialfixierschicht 21 ist ein Halbleitergebiet, in das ein P-Störstoff (beispielsweise Aluminium (AI) oder Bor (B) eingebracht wurde. Die Störstellenkonzentration der Potentialfixierschicht 21 ist höher als jene des p-Halbleitergebiets 19. Die Potentialfixierschicht 21 und das Source-Gebiet 20 sind flacher ausgebildet als das p-Halbleitergebiet 19.
  • Mehrere Einheitszellen 29, die jeweils aus dem p-Halbleitergebiet 19, dem Source-Gebiet 20 und der Potentialfixierschicht 21 bestehen, sind in der oberen Fläche der Epitaxieschicht 18 des Zellbereichs 1A ausgebildet. Mehrere Einheitszellen 30, die jeweils aus dem p-Halbleitergebiet 19, dem Source-Gebiet 20 und der Potentialfixierschicht 21 bestehen, sind in der oberen Fläche der Epitaxieschicht 18 des Source-Messbereichs 1B ausgebildet. Die mehreren Einheitszellen 29 und 30 sind jeweils voneinander getrennt. Eine Gate-Elektrode 22A ist auf der Epitaxieschicht 18 zwischen den über einen Gate-Isolierfilm einander benachbarten Einheitszellen 29 ausgebildet. Eine Gate-Elektrode 22B ist auf der Epitaxieschicht 18 zwischen den über den Gate-Isolierfilm einander benachbarten Einheitszellen 30 ausgebildet. Die obere Fläche des p-Halbleitergebiets 19, in dem ein Kanal ausgebildet ist, ist mit der Gate-Elektrode 22A oder 22B bedeckt.
  • Die obere Fläche des Endes des Gate-Isolierfilms und die seitlichen und oberen Flächen der Gate-Elektroden 22A bzw. 22B sind mit einem Zwischenschicht-Isolierfilm 23 bedeckt. In 14 sind der Gate-Isolierfilm und der Zwischenschicht-Isolierfilm 23 als ein integrierter Isolierfilm dargestellt. Die Gate-Elektrode 22A entspricht der in 11 dargestellten Gate-Elektrode GE4, und die Gate-Elektrode 22B entspricht der in 11 dargestellten Gate-Elektrode GE5.
  • Ein laminierter Film, der aus dem Gate-Isolierfilm, den Gate-Elektroden 22A und 22B und dem Zwischenschicht-Isolierfilm 23 besteht, weist Öffnungen (Durchgangslöcher) auf, die jeweils die obere Fläche jeder der Einheitszellen 29 und 30 erreichen. Die Potentialfixierschicht 21 und das Source-Gebiet 20 sind an den unteren Teilen der Öffnungen von der laminierten Schicht freigelegt.
  • Ein Kontaktstecker (leitender Verbindungsteil), der das Innere der Öffnung begräbt, ist über eine Silicidschicht (nicht dargestellt) elektrisch mit dem Source-Gebiet 20 und der Potentialfixierschicht 21, die am unteren Teil in jeder Öffnung des Zwischenschicht-Isolierfilms 23 des Zellbereichs 1A von der laminierten Schicht freigelegt ist, d. h. seinem Kontaktloch, verbunden. Ebenso ist ein Kontaktstecker (leitender Verbindungsteil), der das Innere der Öffnung begräbt, über eine Silicidschicht (nicht dargestellt) elektrisch mit dem Source-Gebiet 20 und der Potentialfixierschicht 21, die am unteren Teil in der Öffnung des Zwischenschicht-Isolierfilms 23 des Source-Messbereichs 1B vom laminierten Film freigelegt ist, d. h. seinem Kontaktloch, verbunden.
  • Jeder der mehreren in die mehreren Öffnungen im Zellbereich 1A eingebetteten Kontaktstecker ist mit einer auf dem Zwischenschicht-Isolierfilm 23 ausgebildeten Source-Elektrode (Metallelektrode) 24 integriert. Jeder der mehreren in die mehreren Öffnungen des Source-Messbereichs 1B eingebetteten Kontaktstecker ist mit einer auf dem Zwischenschicht-Isolierfilm 23 ausgebildeten Source-Elektrode (Metallelektrode) 25 integriert. Eine obere Fläche der Source-Elektrode 24 bildet beispielsweise die Source-Kontaktstelle SP1 (siehe 13), und eine obere Fläche der Source-Elektrode 25 bildet beispielsweise die Source-Kontaktstelle SP2 (siehe 13).
  • Eine Öffnung ist im Zwischenschicht-Isolierfilm 23 auf der Gate-Elektrode 22B ausgebildet. Ein Kontaktstecker, der mit einer auf dem Zwischenschicht-Isolierfilm 23 im Source-Messbereich 1B ausgebildeten Gate-Metallelektrode 26 integriert ist, ist in die Öffnung eingebettet. Die Gate-Elektrode 22 und die Gate-Metallelektrode 26 sind durch den Kontaktstecker elektrisch verbunden. Eine obere Fläche der Gate-Metallelektrode 26 bildet beispielsweise die in 13 dargestellte Gate-Kontaktstelle GP2. Ebenso ist in einem nicht dargestellten Teil des Zellbereichs 1A eine elektrisch mit der Gate-Elektrode 22A verbundene Gate-Metallelektrode auf dem Zwischenschicht-Isolierfilm 23 ausgebildet. Eine obere Fläche der Gate-Metallelektrode bildet beispielsweise die in 13 dargestellte Gate-Kontaktstelle GP1. Jede der Source-Elektroden 24 und 25 und der Gate-Metallelektrode 26 ist durch einen auf dem Zwischenschicht-Isolierfilm 23 gebildeten Passivierungsfilm 27 isoliert.
  • Der im Zellbereich 1A des Halbleiterchips gemäß der vorliegenden Ausführungsform ausgebildete MOSFET (MOS-Feldeffekttransistor) weist zumindest die Gate-Elektrode 22A, das Source-Gebiet 20 und das Drain-Gebiet im SiC-Substrat 17 auf. Ferner weist der MOSFET, der das im Source-Messbereich 1B des Halbleiterchips gemäß der vorliegenden Ausführungsform gebildete Source-Messelement ist, zumindest die Gate-Elektrode 22B, das Source-Gebiet 20 und das Drain-Gebiet im SiC-Substrat 17 auf. Das heißt, dass mehrere Einheitszellen des MOSFETs, die jeweils den gleichen Aufbau aufweisen, jeweils im Zellbereich 1A und im Source-Messbereich 1B ausgebildet sind. Die Anzahl der im Zellbereich 1A parallel geschalteten MOSFET-Einheitszellen ist jedoch größer als die Anzahl der im Source-Messbereich 1B parallel geschalteten MOSFET-Einheitszellen.
  • Beim Betrieb des MOSFETs wird eine vorgegebene Spannung an die Gate-Elektroden 22A und 22B angelegt, um den MOSFET einzuschalten, wodurch ein Stromfluss von der auf einem hohen Potential liegenden Drain-Elektrode zur auf einem niedrigen Potential liegenden Source-Elektrode hervorgerufen wird. Ein Kanalgebiet des MOSFETs ist oberhalb des p-Halbleitergebiets 19 ausgebildet. Das heißt, dass der Strom beim Ansteuern des MOSFETs von der Drain-Elektrode 28 durch das Innere der Epitaxieschicht 18, durch das Gebiet im P-Halbleitergebiet 19 direkt unterhalb der jeweiligen Gate-Elektroden 22A und 22B und in jedes Source-Gebiet 20 fließt. In einem Normalzustand fließt ein Strom von etwa 50 A durch den MOSFET im Zellbereich 1A und fließt ein Strom von etwa 1µA oder 1mA durch den das Source-Messelement bildenden MOSFET.
  • Das Source-Messelement dient dem Erkennen des Auftretens eines Überstroms im in 12 dargestellten Transistor Q6. Das heißt, dass, wenn beispielsweise infolge eines Kurzschlusses oder dergleichen eine hohe Spannung (beispielsweise 400 V) an die Drain-Elektrode des Transistors Q6 angelegt wird, so dass ein Überstrom (beispielsweise 2000 A) zwischen der Source- und der Drain-Elektrode des Leistungs-MOSFETs fließt, auch ein durch das Source-Messelement fließender kleiner Strom ansteigt. Wenn dabei versucht wird, einen Überstrom von etwa 2000 A direkt zu erkennen, wird eine dazu dienende Vorrichtung durch den Überstrom zerstört. Daher wird die Erhöhung des kleinen Stroms des Source-Messelements durch die Strommesseinheit 8 erfasst, so dass das Auftreten des Überstroms im Element des Hauptkörperteils des Transistors Q6 erkannt (vorweggenommen) werden kann und Gegenmaßnahmen in der Art eines Trennens des Transistors Q6 von der Schaltung ergriffen werden können. Hierdurch können ein Halbleiterchip, ein den Halbleiterchip aufweisendes Modul, ein das Modul verwendendes Fahrzeug usw. vor Zerstörung, Entzündung usw. geschützt werden.
  • Wenn der Überstrom jedoch durch den Halbleiterchip fließt, wobei der Halbleiterchip abnormal Wärme erzeugt, fließt der Strom leichter durch das Element des Hauptkörperteils des Leistungs-MOSFETs als wenn die Wärmeerzeugung des Halbleiterchips gering ist. Weil das Source-Messelement vom Element des Hauptkörperteils getrennt ist, ist der Temperaturanstieg infolge der Selbsterwärmung dabei kleiner als beim Element des Hauptkörperteils mit einem infolge seiner Selbsterwärmung hohen Temperaturanstieg. Daher ergibt sich das Problem, dass selbst dann, wenn der Überstrom durch den Wärme erzeugenden Halbleiterchip fließt, der Betrag der Erhöhung des kleinen Stroms im Source-Messelement klein ist, so dass das Auftreten des Überstroms nicht genau erkannt werden kann. Ein solches Problem ergibt sich beispielsweise in dem Fall, in dem nur eine Gate-Kontaktstelle im Halbleiterchip ausgebildet ist und die Spannung von der Gate-Kontaktstelle der Gate-Elektrode jedes Elements des Hauptkörperteils und des Source-Messelements zugeführt wird.
  • Dementsprechend sind gemäß der vorliegenden Ausführungsform die mit der Gate-Elektrode des Elements des Hauptkörperteils verbundene Gate-Kontaktstelle GP1, die mit der Gate-Elektrode des Source-Messelements verbundene Gate-Kontaktstelle GP2 und das in 12 dargestellte Voltmeter 4 wie in 11 dargestellt bereitgestellt. Dadurch können die Temperatur des Elements des Hauptkörperteils und die Temperatur des Source-Messelements durch die durch das Voltmeter 4 erhaltene Spannung oder Wellenform überwacht werden.
  • Die Beziehung zwischen den Beträgen von Änderungen der Ströme des Elements des Hauptkörperteils und des Source-Messelements in Abhängigkeit von der Beziehung zwischen den Temperaturen des Elements des Hauptkörperteils und des Source-Messelements kann anhand einer Anzahl durch Experimente oder dergleichen erhaltener Daten (einer Nachschlagetabelle) entnommen werden. Wenn erkannt wird, dass die Temperatur des Hauptkörperteils oder die Temperatur des Source-Messelements abnorm hoch ist, können diese Temperaturen demgemäß auf die Nachschlagetabelle angewendet werden, um das Vorhandensein oder Nichtvorhandensein eines Überstroms im Element des Hauptkörperteils anhand des Betrags der Erhöhung des Stroms des Source-Messelements zu beurteilen. Demgemäß wird die Temperatur des Halbleiterchips anhand der durch das Voltmeter 4 erhaltenen Spannung oder Wellenform vorhergesagt und wird ferner eine Temperaturkompensations-Rückkopplung im Source-Messelement ausgeführt, wodurch der Überstrom im Halbleiterchip genau erfasst werden kann. Das heißt, dass die Genauigkeit der Erfassung des Überstroms durch das Source-Messelement verbessert wird. Dadurch kann die Zuverlässigkeit der Halbleitervorrichtung verbessert werden.
  • Ferner wird der Halbleiterchip gemäß der vorliegenden Ausführungsform für einen dreischichtigen Wechselrichter verwendet, der beispielsweise Teil eines dreischichtigen Motors ist. In diesem Fall wird eine PWM(Pulsbreitenmodulations)-Steuereinheit mit dem dreischichtigen Wechselrichter verbunden. Die PWM-Steuereinheit sendet ein Gate-Signal (Pulssignal) zum Gate von jedem von beispielsweise sechs Leistungs-MOSFETs (Halbleiterchips), die Teil des dreischichtigen Wechselrichters sind, um seinen Betrieb zu steuern. Ferner wird davon ausgegangen, dass der dreischichtige Wechselrichter mit einem Motor (einer Last) verbunden ist und dass ein Hall-Element zur Stromerfassung in der Mitte eines Wegs zur Zuführung eines Stroms von jedem Halbleiterchip zum Motor bereitgestellt ist. Das Hall-Element ist ein sehr genaues Stromerfassungselement zum Verhindern, dass ein Überstrom durch den Motor fließt und dass der Motor abnorm arbeitet. Wenn das Hall-Element einen abnormen Strom erfasst, geschieht eine Rückmeldung an die PWM-Steuereinheit, um die Drehung des Motors zu steuern.
  • In diesem Fall wird der Überstrom durch die Verwendung des Source-Messelements und des Hall-Elements doppelt erfasst. Das Hall-Element ist jedoch verhältnismäßig kostspielig. Dementsprechend können die Kosten des dreischichtigen Motors erheblich verringert werden, indem es fortgelassen wird, und kann auch seine Größe verringert werden.
  • Weil gemäß der vorliegenden Ausführungsform die Genauigkeit der Stromerfassung durch das Source-Messelement verbessert werden kann, kann ein abnormer Betrieb des dreischichtigen Motors infolge eines Überstroms durch die Verwendung des Source-Messelements verhindert werden. Dementsprechend kann das Hall-Element fortgelassen werden und können die Kosten des dreischichtigen Motors verringert werden und der dreischichtige Motor verkleinert werden.
  • Wenngleich die von den vorliegenden Erfindern gemachte Erfindung vorstehend auf der Grundlage der Ausführungsformen spezifisch beschrieben wurde, ist sie nicht auf die Ausführungsformen beschränkt und kann innerhalb des Schutzumfangs auf verschiedene Arten modifiziert werden, ohne von ihrem Gedanken abzuweichen.
  • Wenngleich in der Beschreibung beispielsweise die Bildung zweier Gate-Kontaktstellen auf der Hauptflächenseite jedes Halbleiterchips gemäß der ersten und zweiten Ausführungsform beschrieben wurde, kann die Anzahl der Gate-Kontaktstellen auch drei betragen oder größer sein. Im Fall der zweiten Ausführungsform können beispielsweise die mit dem Source-Messelement verbundene Gate-Kontaktstelle und die mit dem Element des Hauptkörperteils verbundenen beiden Gate-Kontaktstellen gebildet werden.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann weit verbreitet in Halbleitervorrichtungen verwendet werden, die jeweils MOSFETs aufweisen.
  • Bezugszeichenliste
    • 2
    Gate-Treiber,
    4
    Voltmeter,
    D, G1, G2, S
    Knoten,
    GE1 bis GE5
    Gate-Elektrode,
    GP1, GP2
    Gate-Kontaktstelle,
    Q1 bis Q6
    Transistor,
    SP1, SP2
    Source-Kontaktstelle.

Claims (13)

  1. Halbleitervorrichtung, welche Folgendes aufweist: einen Halbleiterchip, der eine erste Gate-Kontaktstelle und eine zweite Gate-Kontaktstelle in einer Hauptfläche aufweist, eine erste Verdrahtung, die außerhalb des Halbleiterchips bereitgestellt ist und elektrisch mit der ersten Gate-Kontaktstelle verbunden ist, eine zweite Verdrahtung, die außerhalb des Halbleiterchips bereitgestellt ist und elektrisch mit der zweiten Gate-Kontaktstelle verbunden ist, und ein erstes Voltmeter, das zwischen die erste und die zweite Verdrahtung geschaltet ist, wobei der Halbleiterchip Folgendes aufweist: ein Substrat eines ersten Leitfähigkeitstyps, ein Source-Gebiet eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps, das in einer oberen Fläche des Substrats ausgebildet ist, ein Drain-Gebiet des zweiten Leitfähigkeitstyps, das in einer unteren Fläche des Substrats ausgebildet ist, eine erste Gate-Elektrode, die auf dem Substrat ausgebildet ist und elektrisch mit der ersten Gate-Kontaktstelle verbunden ist, und eine zweite Gate-Elektrode, die auf dem Substrat ausgebildet ist und elektrisch mit der zweiten Gate-Kontaktstelle verbunden ist, wobei die erste Gate-Elektrode, das Source-Gebiet und das Drain-Gebiet einen ersten Feldeffekttransistor bilden und wobei die zweite Gate-Elektrode, das Source-Gebiet und das Drain-Gebiet einen zweiten Feldeffekttransistor bilden.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Strommesseinheit in Reihe mit dem Source-Gebiet geschaltet ist, das den zweiten Feldeffekttransistor bildet.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die erste Gate-Kontaktstelle, die zweite Gate-Kontaktstelle, eine erste Source-Kontaktstelle und eine zweite Source-Kontaktstelle in der Hauptfläche des Halbleiterchips ausgebildet sind, die erste Source-Kontaktstelle elektrisch mit dem Source-Gebiet des ersten Feldeffekttransistors verbunden ist, die zweite Source-Kontaktstelle elektrisch mit dem Source-Gebiet des zweiten Feldeffekttransistors verbunden ist und die Fläche der ersten Source-Kontaktstelle größer als jene der zweiten Source-Kontaktstelle ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei der Treiberstrom des zweiten Feldeffekttransistors kleiner ist als jener des ersten Feldeffekttransistors und der zweite Feldeffekttransistor ein Source-Messelement bildet.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die erste und die zweite Gate-Elektrode elektrisch miteinander verbunden sind.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die erste und die zweite Gate-Elektrode über ein resistives Element elektrisch miteinander verbunden sind.
  7. Halbleitervorrichtung nach Anspruch 5, wobei die erste und die zweite Gate-Elektrode miteinander integriert sind.
  8. Halbleitervorrichtung nach Anspruch 1, welche ferner eine Gate-Treibereinheit aufweist, wobei die Gate-Treibereinheit über die erste Verdrahtung elektrisch mit der ersten Gate-Kontaktstelle verbunden ist und die Gate-Treibereinheit über die zweite Verdrahtung elektrisch mit der zweiten Gate-Kontaktstelle verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, welche ferner eine Befehlssteuereinheit aufweist, welche die Gate-Treibereinheit steuert, wobei mehrere Halbleiterchips über die Gate-Treibereinheit elektrisch mit der Befehlssteuereinheit verbunden sind.
  10. Halbleitervorrichtung nach Anspruch 8, wobei ein zweites Voltmeter parallel zu einer Verdrahtung geschaltet ist, welche die Gate-Treibereinheit und das Source-Gebiet elektrisch verbindet.
  11. Halbleitervorrichtung nach Anspruch 1, wobei eine planare Form sowohl der ersten als auch der zweiten Gate-Elektrode kammförmig ist und die erste und die zweite Gate-Elektrode so angeordnet sind, dass wechselseitige kammförmige Teile ineinander eingreifen.
  12. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Gate-Elektrode ringförmig ausgebildet ist, so dass sie den Außenrand der ersten Gate-Elektrode umgibt.
  13. Halbleitervorrichtung nach Anspruch 1, wobei das Substrat Siliciumcarbid enthält.
DE112019006219.0T 2019-03-04 2019-10-17 Halbleitervorrichtung Pending DE112019006219T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-038144 2019-03-04
JP2019038144A JP7030734B2 (ja) 2019-03-04 2019-03-04 半導体装置
PCT/JP2019/040859 WO2020179121A1 (ja) 2019-03-04 2019-10-17 半導体装置

Publications (1)

Publication Number Publication Date
DE112019006219T5 true DE112019006219T5 (de) 2021-08-26

Family

ID=72337855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019006219.0T Pending DE112019006219T5 (de) 2019-03-04 2019-10-17 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11967624B2 (de)
JP (1) JP7030734B2 (de)
DE (1) DE112019006219T5 (de)
WO (1) WO2020179121A1 (de)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945445A (en) * 1988-09-29 1990-07-31 Gentron Corporation Current sense circuit
GB9204434D0 (en) * 1992-02-27 1992-04-15 Sec Dep For The Defence Differential amplifier
JP5674530B2 (ja) 2010-09-10 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置の制御装置
JP5990401B2 (ja) 2012-05-29 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
EP2887787A3 (de) 2013-12-13 2015-08-19 Hitachi, Ltd. Kühlstruktur für Heizelement und Leistungswandler
JP2015115523A (ja) * 2013-12-13 2015-06-22 株式会社日立製作所 電力変換装置用半導体装置および電力変換装置
JP2016012670A (ja) * 2014-06-30 2016-01-21 株式会社デンソー 半導体モジュール
JP6165689B2 (ja) 2014-08-20 2017-07-19 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP6439460B2 (ja) * 2015-01-23 2018-12-19 株式会社デンソー 駆動装置
JP2016145774A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子の試験方法
DE102015106688B4 (de) * 2015-04-29 2020-03-12 Infineon Technologies Ag Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten

Also Published As

Publication number Publication date
US11967624B2 (en) 2024-04-23
JP7030734B2 (ja) 2022-03-07
WO2020179121A1 (ja) 2020-09-10
JP2020145211A (ja) 2020-09-10
US20220115512A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
DE69525824T2 (de) Zusammengesetzter Leistungs-MOSFET
DE102008045410B4 (de) Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
DE102010008617B4 (de) Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors
DE3821065C3 (de) Integrierte Schaltung mit einem Leistungs-MOSFET und einer Überlastschutzschaltung
DE10229625B4 (de) Halbleitereinrichtung
DE69610068T2 (de) Halbleiter-versorgungseinrichtung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102010022316A1 (de) Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE10361714B4 (de) Halbleiterbauelement
DE102014112823B4 (de) Halbleiterschalter mit integriertem Temperatursensor
DE112013005295T5 (de) Halbleitervorrichtung
DE112013007439B4 (de) Halbleiteranordnung
DE102011056937A1 (de) Die-Gehäuse
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE102014106294A1 (de) Halbleitervorrichtung
DE102008056388A1 (de) Halbleitervorrichtung und die Halbleitervorrichtung aufweisende Inverterschaltung
DE112015004684T5 (de) Halbleitermodul
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
DE102019213509A1 (de) Halbleitervorrichtung
WO2009141347A1 (de) Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
DE69825095T2 (de) Elektronische Temperaturmessvorrichtung und elektronisches Schaltungsgerät dieselbe enthaltend
DE102006005033B4 (de) Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed