DE112018005785T5 - Optische maskenprüfung - Google Patents

Optische maskenprüfung Download PDF

Info

Publication number
DE112018005785T5
DE112018005785T5 DE112018005785.2T DE112018005785T DE112018005785T5 DE 112018005785 T5 DE112018005785 T5 DE 112018005785T5 DE 112018005785 T DE112018005785 T DE 112018005785T DE 112018005785 T5 DE112018005785 T5 DE 112018005785T5
Authority
DE
Germany
Prior art keywords
layout
optical
semiconductor
photomask
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018005785.2T
Other languages
English (en)
Inventor
Peter Shawn Fetterolf
Michael Guillorn
Daniel Corliss
Neylon Derren Dunn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112018005785T5 publication Critical patent/DE112018005785T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70125—Use of illumination settings tailored to particular mask patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Eine Ausführungsform der Erfindung kann ein Verfahren zum Sicherstellen enthalten, dass ein Halbleiter-Layout fehlerfrei ist. Das Verfahren kann Analysieren eines Fotomasken-Layouts für einen Halbleiterschaltkreis umfassen. Die Fotomaske kann ein elektrisches Schaltungs-Layout, das zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen enthalten, auf denen sich kein elektrisches Schaltungs-Layout befindet. Das Verfahren kann Einfügen eines optischen Layouts in die freien Flächen des Fotomasken-Layouts für den Halbleiterschaltkreis umfassen. Das optische Layout kann bekannte optische Muster zum Prüfen des Layouts eines Halbleiterschaltkreises haben. Gemäß einer Ausführungsform der Erfindung kann das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt sein. Gemäß einer anderen Ausführungsform der Erfindung kann das optische Layout eine oder mehrere Fotomaskenschichten aufweisen und das elektrische Schaltungs-Layout überdecken. Gemäß einer anderen Ausführungsform der kann das optische Layout Abdeckformen aufweisen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Herstellung von Halbleitermasken und insbesondere optische Prüfung von Halbleitermasken.
  • Halbleiter-Fotomasken dienen dem Definieren von Schaltkreismustern für die Übergangs- und Verbindungsschichten. Das Fotomasken-Layout (photomask design) enthält auch freie Flächen zwischen den Schaltkreis-Layouts für die Übergangs- und Verbindungsschichten. Je größer die auf einer Fotomaske verfügbare freie Fläche ist, desto größer ist die Möglichkeit, durch Dritte weitere Schaltkreiselemente in das Fotomasken-Layout einzufügen.
  • KU RZDARSTELLU NG
  • Eine Ausführungsform der Erfindung kann ein Verfahren zum Sicherstellen umfassen, dass ein Halbleiter-Layout fehlerfrei ist. Das Verfahren kann Analysieren eines Fotomasken-Layouts für einen Halbleiterschaltkreis umfassen. Die Fotomaske kann ein elektrisches Schaltungs-Layout, das zum Betreiben der Halbleiterschaltung erforderlich ist, und freie Flächen enthalten, die kein elektrisches Schaltungs-Layout enthalten. Das Verfahren kann Einfügen einer optischen Struktur in die freien Flächen des Fotomasken-Layouts für den Halbleiterschaltkreis umfassen. Das optische Layout kann bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises haben. Gemäß einer Ausführungsform der Erfindung kann das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt sein. Gemäß einer anderen Ausführungsform der Erfindung kann das optische Layout eine oder mehrere Fotomaskenschichten aufweisen und das elektrische Schaltungs-Layout überdecken. Gemäß einer anderen Ausführungsform der Erfindung kann das optische Layout Abdeckformen aufweisen.
  • Eine andere Ausführungsform der Erfindung kann Analysieren eines oder mehrerer Fotomasken-Layouts in Bezug auf eine Mehrzahl von Halbleiterschaltkreisen umfassen. Das Fotomasken-Layout kann ein elektrisches Schaltungs-Layout, das zum Betreiben jeder einzelnen aus der Mehrzahl Halbleiterschaltkreise erforderlich ist, und freie Flächen zwischen den Layouts der Mehrzahl Halbleiterschaltkreise haben. Die freien Flächen haben gegebenenfalls kein elektrisches Schaltungs-Layout. Das Verfahren kann Einfügen eines optischen Layouts in die freien Flächen eines oder mehrerer Fotomasken-Layouts für die Halbleiterschaltkreise umfassen. Das optische Layout kann bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises haben.
  • Eine weitere Ausführungsform der Erfindung kann eine Halbleiterstruktur enthalten. Die Halbleiterstruktur kann einen elektrischen Schaltkreis enthalten, der zum Betreiben des Halbleiterschaltkreises erforderlich ist. Die Halbleiterstruktur kann freie Flächen enthalten, auf denen sich kein elektrischer Schaltkreis befindet. Die Halbleiterstruktur kann ein optisches Muster enthalten, das in den freien Flächen des elektrischen Schaltkreises gebildet ist und zum Prüfen des Layouts des Halbleiterschaltkreises dient.
  • Figurenliste
  • Die folgende detaillierte Beschreibung, die nur als Beispiel dient und nicht als Beschränkung ausschließlich dasselbe zu verstehen ist, ist am besten in Verbindung mit den beiliegenden Zeichnungen verständlich, wobei:
    • 1 ein Ablaufplan eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zum optischen Prüfen der Maske auf Fehlerfreiheit ist, die während der Halbleiterfertigung verwendet wurde;
    • 2a eine Draufsicht einer Fotomaske für einen Halbleiter gemäß einer Ausführungsform der vorliegenden Erfindung ist;
    • 2b ein beispielhaftes optischen Fingerabdruck-Layout (fingerprint design) gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2c ein beispielhaftes optischen Fingerabdruck-Layout gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2d eine Draufsicht eines Halbleiter-Layouts für eine erste Abscheidungsschicht mit einem optischen Fingerabdruck gemäß einer Ausführungsform der vorliegenden Erfindung ist;
    • 2e eine Draufsicht eines Halbleiter-Layouts für eine zweite Abscheidungsschicht mit einem optischen Fingerabdruck gemäß einer Ausführungsform der vorliegenden Erfindung ist; und
    • 2f eine Draufsicht eines Halbleiter-Layouts für eine erste und eine zweite Abscheidungsschicht mit einem optischen Fingerabdruck gemäß einer Ausführungsform der vorliegenden Erfindung ist.
  • Elemente der Figuren sind nicht unbedingt maßstabsgerecht und sollen keine speziellen Parameter der Erfindung verdeutlichen. Zur Klarheit und zum einfacheren Veranschaulichen können einzelne Elemente vergrößert dargestellt sein. Genaue Abmessungen sind der detaillierten Beschreibung zu entnehmen. Die Zeichnungen sollen nur typische Ausführungsformen der Erfindung darstellen und sind deshalb nicht als Einschränkung des Schutzumfangs der Erfindung zu verstehen. In den Zeichnungen sind gleiche Elemente durch gleiche Zeichnungsnummern bezeichnet.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Beschreibung wird unter Bezugnahme auf die beiliegenden Zeichnungen bereitgestellt, um ein umfassendes Verständnis beispielhafter Ausführungsformen der Erfindung zu fördern, die durch die Ansprüche und deren Entsprechungen definiert sind. Die Beschreibung enthält verschiedene spezielle Details, um das Verständnis zu fördern, jedoch sind diese nur als Beispiel anzusehen. Demgemäß ist dem Fachmann einsichtig, dass an den hierin beschriebenen Ausführungsformen verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne vom Schutzumfang und Wesensgehalt der Erfindung abzuweichen. Außerdem können aus Gründen der Klarheit und Kürze allgemein bekannte Funktionen und Konstruktionen weggelassen werden.
  • Die in der folgenden Beschreibung verwendeten Begriffe und Wörter sind nicht auf die in der Literatur angegebenen Bedeutungen beschränkt, sondern werden verwendet, um ein klares und einheitliches Verständnis der Erfindung zu ermöglichen. Demgemäß sollte dem Fachmann offensichtlich sein, dass die folgende Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung nur zum Veranschaulichen und nicht zum Einschränken der Erfindung auf die durch die beiliegenden Ansprüche und deren Entsprechungen definierte Erfindung bereitgestellt wird.
  • Es sollte klar sein, dass die Einzahlformen „ein“, „eine“ und „der, die, das“ auch die Mehrzahlformen enthalten, sofern aus dem Zusammenhang nicht eindeutig anderes hervorgeht. Somit enthält ein Verweis auf „eine Komponentenfläche“ einen Verweis auf eine oder mehrere derartige Flächen, sofern aus dem Zusammenhang nicht eindeutig anderes hervorgeht.
  • Um der Bedeutung der Darstellung der vorliegenden Erfindung gerecht zu werden, sind in der folgenden detaillierten Beschreibung gegebenenfalls einige in der Technik bekannte Verarbeitungs- oder Arbeitsschritte aus Gründen der Darstellung und Veranschaulichung miteinander kombiniert und in manchen Fällen unter Umständen nicht ausführlich beschrieben worden. In anderen Fällen sind gegebenenfalls einige in der Technik bekannte Verarbeitungs- oder Arbeitsschritte gar nicht beschrieben worden. Es sollte klar sein, dass in der folgenden Beschreibung die Aufmerksamkeit stärker auf die charakteristischen Merkmale oder Elemente verschiedener Ausführungsformen der vorliegenden Erfindung gelenkt wird.
  • Ausführungsformen der Erfindung betreffen allgemein Verfahren zum optischen Prüfen der Verwendung einer Fotomaske in der Halbleiterfertigung. Mit Halbleiter-Fotomasken werden Schaltkreismuster für die Übergangs- und Verbindungsschichten definiert. Fotomasken enthalten auch freie Flächen zwischen den Schaltkreismustern für die Übergangs- und Verbindungsschichten und um diese herum, die es Dritten ermöglichen, unerwünschte zusätzliche Schaltkreiselemente hinzuzufügen. Die vorliegende Erfindung verwendet einen Algorithmus zum Analysieren der freien Flächen auf einer Fotomaske und entwickelt ein auf die Fotomaske aufzubringendes optisches Muster, um die freien Flächen zu nutzen. Das optische Muster kann unter einem Mikroskop und/oder unter Verwendung einer Lichtquelle betrachtet werden. Somit wird durch die vorliegende Erfindung das Hinzufügen unerwünschter Schaltkreiselemente in das Layout eines Halbleiters verhindert, indem ein optisch sichtbares Muster zum Belegen der freien Flächen in einem Fotomasken- Layout bereitgestellt wird.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung ausführlich unter Bezugnahme auf die beiliegenden Figuren beschrieben.
  • 1 ist ein Ablaufplan eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zum optischen Prüfen der fehlerfreien Maske, die während der Halbleiterfertigung verwendet wurde. Gemäß 1 umfasst das Verfahren 100 einen Schritt 110 zum Entwerfen einer Fotomaske; einen Schritt 112 zum Ausführen eines Algorithmus; einen Schritt 114 zum Einfügen eines optischen Fingerabdrucks in die freien Flächen der Fotomaske; einen Schritt 116 zum Verbessern der Fotomaske unter Verwendung der optischen Nahbereichskorrektur; einen Schritt 118 zum Erstellen einer Maske; einen Schritt 120 zum Erstellen eines Wafers; einen Schritt 122 zum Testen der optischen Muster des Wafers; einen Schritt 124 zum Vergleichen der optischen Muster des Wafers mit bekannten optischen Mustern des optischen Fingerabdruck-Layouts; einen Schritt 126 zum Prüfen des Wafers, wenn die optischen Muster übereinstimmen; und einen Schritt 128 zum Aussondern des Wafers, wenn die optischen Muster nicht übereinstimmen. Die in 1 aufgeführten Schritte des Verfahrens 100 sind in den 2a bis f dargestellt.
  • In Schritt S110, der in Verbindung mit 2a beschrieben wird, wird eine Fotomaske 210 entworfen, durch die ein Layout einer Abscheidungsschicht 212 für Verbindungsschichten in einem Halbleiter-Chip 214 definiert wird. Das Layout der Fotomaske 210 kann freie Flächen 216, d.h. unstrukturierte Bereiche, zwischen den Schaltkreisstrukturen für die Übergangs- und Verbindungsschichten für jeden Halbleiter-Chip 214 und um diese herum enthalten. Die Fotomaske 210 kann auch eine Schnittfuge 218, d.h. eine freie Fläche zwischen einem oder mehreren Layouts von Halbleiter-Chips 214, enthalten, an denen die Halbleiter-Chips 214 eines Wafers auseinandergeschnitten werden. Es sollte einsichtig sein, dass jeder Halbleiter-Chip 214 unter Verwendung mehrerer verschiedener Fotomasken 210 entworfen wird, wobei durch jede Fotomaske 210 Schaltkreisstrukturen in einer Abscheidungsschicht 212 definiert werden, die übereinander gestapelt sind.
  • In Schritt S112, der in Verbindung mit den 2b bis c beschrieben wird, wird ein Fingerabdruck-Algorithmus ausgeführt, um einen optischen Fingerabdruck 220 zu entwerfen, der in die verfügbare freie Fläche 216 des Layouts der Halbleiter-Chips 214 auf der Fotomaske 210 passt. Zum Beispiel kann der Fingerabdruck-Algorithmus die freie Fläche 216 des Layouts der zu druckenden Objekte, die Größen der zu druckenden entworfenen Objekte und die kritischen Aspekte der für die Halbleiter-Chips 214 auf der Fotomaske 210 zu druckenden entworfenen Objekte analysieren und ein optisches Layout berechnen, das in die freie Fläche 216 passt. Der Fingerabdruck-Algorithmus kann alle Fotomasken 210 analysieren, die bei der Fertigung des Halbleiter-Chips 214 verwendet werden, um einen optischen Fingerabdruck 220 zu erzeugen. Der Fingerabdruck-Algorithmus kann das Überdecken und Anordnen der erzeugten Auffüllstrukturen des Layouts des optischen Fingerabdrucks 220 zwischen Schichten des optischen Fingerabdrucks 220 berücksichtigen, um sicherzustellen, dass sie während und nach der Fertigung in Bezug auf die eingefügte Struktur auf Richtigkeit getestet und/oder visuell bewertet werden können. Zum Beispiel zeigt der in den 2b bis c veranschaulichte optische Fingerabdruck 220 ein Layout eines optischen Fingerabdrucks für mehrere übereinander geschichtete Fotomasken 210, d.h. Strukturen für aufeinanderfolgende Abscheidungsschichten 212. Gemäß einer Ausführungsform der Erfindung kann der Fingerabdruck-Algorithmus absichtlich bestimmte Überlagerungs/Kontakt-Punkte zwischen Schichten in dem optischen Fingerabdruck 220 weglassen. Zum Beispiel kann der Fingerabdruck-Algorithmus, ohne darauf beschränkt zu sein, einen Abdeckform-Ansatz verwenden, um die Gleichmäßigkeit und Anordnung absichtlich weggelassener Formen innerhalb des Schaltkreis-Layouts des optischen Fingerabdrucks 220 zu ermitteln. Die Abdeckform-Definitionen können auf die Auffüll-Definition und den Fingerabdruck-Algorithmus beschränkt und gegebenenfalls nicht durch die nachfolgenden Fertigungsschritte genutzt werden, sodass sie geschützt bleiben und ermöglichen können, dass die individuellen Entwürfe der Abdeckformen optisch erkannt werden.
  • Bei dem optischen Fingerabdruck 220 kann es sich um ein Layout mit Gräben handeln, die in die Abscheidungsschicht 212 des Halbleiter-Chips 214 geätzt werden sollen. Gemäß einer anderen Ausführungsform der Erfindung kann der optische Fingerabdruck 220 auch so entworfen werden, dass er in die Schnittfuge 218 auf der Fotomaske 210 der Layouts für die Halbleiter-Chips 214 passt.
  • Bei dem in Verbindung mit den 2d bis f beschriebenen Schritt S114 wird der optische Fingerabdruck 220 in die freie Fläche 216 des Layouts der Fotomaske 210 eingefügt. 2d veranschaulicht eine erste Fotomaske 210a, die einer ersten Abscheidungsschicht des Halbleiter-Chips 214 mit einem ersten optischen Fingerabdruck 220a entspricht. 2e veranschaulicht eine zweite Fotomaske 210b, die einer zweiten Abscheidungsschicht des Halbleiter-Chips 214 mit einem zweiten optischen Fingerabdruck 220b entspricht. 2f veranschaulicht einen Halbleiter-Chip 214 mit den Layouts für die erste Abscheidungsschicht mit dem optischen Fingerabdruck 220a und eine zweite Abscheidungsschicht mit dem optischen Fingerabdruck 220b mit einem Überlappungsbereich 222. Es dürfte einsichtig sein, dass der Halbleiter-Chip 214 aus vielen Abscheidungsschichten 212 bestehen kann, wobei jede Abscheidungsschicht 212 ein einzigartiges Layout und einen einzigartigen optischen Fingerabdruck 220 hat. Ferner dürfte einsichtig sein, dass der Halbleiter-Chip 214 mit den Abscheidungsschichten 212 mit dem optischen Fingerabdruck 220 viele Überlappungsbereiche 222 haben kann. Die Überlappungsbereiche 222 können einzigartige Muster haben, die unter Verwendung einer Lichtquelle oder eines Mikroskops betrachtet werden können, beispielsweise, ohne darauf beschränkt zu sein, ein Moire-Muster.
  • In Schritt S116 kann die Fotomaskenstruktur, die das Layout des Halbleiterschaltkreises und das Layout des optischen Fingerabdrucks 220 enthält, wahlweise unter Verwendung der optischen Nahbereichskorrektur verbessert werden. Bei der optischen Nahbereichskorrektur handelt es sich um eine fotolithografische Verbesserungstechnik zum Ausgleichen von Bildfehlern aufgrund von Beugung und Verarbeitungsfehlern.
  • In Schritt S118 wird eine Fotomaske gemäß dem Fotomasken-Layout erstellt, der den optischen Fingerabdruck 220 enthält, und unter Verwendung der Fotomaske wird in Schritt S120 ein Wafer hergestellt. Die in die Abscheidungsschicht 212 des Halbleiter-Chips 214 zu ätzenden Gräben können ja nach der Abscheidungsschicht 212 Metall und/oder Silicium enthalten. Die Halbleiterfertigung gliedert sich zum Beispiel in mehrere Stufen, darunter EOL-Prozesse (Front-End-Of-Line, Herstellung der aktiven Bauelemente), MOL-Prozesse (Middle-Of-The-Line, Zwischenbearbeitung) und BEOL-Prozesse (Back-End-Of-The-Line, Endbearbeitng). Bei in FEOL-Prozessen erzeugten Abscheidungsschichten 212 können die Gräben mit einer Form von Silicium wie polykristallines Silicium oder amorphes Silicium, ohne darauf beschränkt zu sein, oder einem Metall wie Kupfer, Aluminium oder Wolfram, ohne darauf beschränkt zu sein, gefüllt werden. Bei in MOL- oder BEOL-Prozessen erzeugten Abscheidungsschichten 212 können die Gräben mit einem Metall wie Kupfer, Aluminium oder Wolfram, ohne darauf beschränkt zu sein, gefüllt werden. Gemäß einer Ausführungsform der Erfindung können die Schritte S110 bis S120 so lange wiederholt werden, bis alle Abscheidungsschichten 212 des Halbleiter-Chips 214 vollständig sind.
  • In Schritt S122 wird der Wafer optisch analysiert, um zu bestätigen, dass ein fehlerfreies Fotomasken-Layout verwendet wurde. Zum Beispiel können die Gräben der verschiedenen Abscheidungsschichten 212 des optischen Fingerabdrucks 220 ein charakteristisches Überlappungsmuster haben. Zum Beispiel können Überlappungsbereiche 222x Moire-Muster bilden. Der Wafer kann unter Verwendung einer Lichtquelle zum Beleuchten des Halbleiter-Chips 214 analysiert werden, darunter, ohne darauf beschränkt zu sein, mit einer Ultraviolett- (UV-) Lichtquelle. Gemäß einer Ausführungsform der Erfindung kann der Wafer unter Verwendung eines Mikroskops analysiert werden. Der Wafer kann optisch analysiert werden, nachdem jede Abscheidungsschicht 212 abgeschieden worden ist. Gemäß einer Ausführungsform der Erfindung kann der Wafer analysiert werden, nachdem zwei oder mehr Abscheidungsschichten212 des Halbleiter-Chips 214 abgeschieden worden sind.
  • In Schritt S124 werden die optischen Muster des Wafers mit den bekannten optischen Mustern des optischen Fingerabdrucks 220 verglichen. Wenn die optischen Muster des Wafers mit den bekannten optischen Mustern des optischen Fingerabdrucks 220 übereinstimmen, wird der Wafer in Schritt S126 freigegeben. Wenn die optischen Muster des Wafers nicht mit den bekannten optischen Mustern des optischen Fingerabdrucks 220 übereinstimmen, wird der Wafer in Schritt S128 ausgesondert. Gemäß einer Ausführungsform der Erfindung kann der Wafer mit bekannten Entwürfen von Abdeckformen verglichen werden.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung sind zum Veranschaulichen vorgelegt worden, erheben jedoch nicht den Anspruch auf Vollständigkeit oder Einschränkung auf die offenbarten Ausführungsformen. Dem Fachmann sind viele Modifikationen und Varianten offensichtlich, ohne vom Schutzumfang und Wesensgehalt der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendeten Begriffe wurden gewählt, um die Grundgedanken der Ausführungsform, die praktische Anwendung oder die technische Verbesserung gegenüber handelsüblichen Technologien bestmöglich zu erläutern oder anderen Fachleuten das Verständnis der hierin offenbarten Ausführungsformen zu ermöglichen. Deshalb soll die vorliegende Erfindung nicht auf die ausschließlich auf die beschriebenen und veranschaulichten Formen und Einzelheiten beschränkt sein, vielmehr sollen diese innerhalb des Schutzumfangs der beiliegenden Ansprüche liegen.

Claims (25)

  1. Verfahren zum Sicherstellen, dass ein Halbleiter-Layout fehlerfrei ist, wobei das Verfahren umfasst: Analysieren eines oder mehrerer Fotomasken-Layouts für einen Halbleiterschaltkreis, wobei die Fotomasken-Layouts ein elektrisches Schaltungs-Layout, das zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen haben, wobei sich auf den freien Flächen kein elektrisches Schaltungs-Layout befindet; und Einfügen eines optischen Layouts in die freien Flächen des einen oder der mehreren Fotomaskenentwürfe für den Halbleiterschaltkreis, wobei das optische Layout ein oder mehrere bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises hat und wobei das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt ist.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Erstellen des Halbleiterschaltkreises gemäß dem Fotomasken-Layout; Analysieren des Halbleiterschaltkreises in Bezug auf das eine oder die mehreren optischen Muster des optischen Layouts; und Freigeben des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts übereinstimmen.
  3. Verfahren nach Anspruch 2, das ferner umfasst: Aussondern des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts nicht übereinstimmen.
  4. Verfahren nach Anspruch 1, wobei das eine oder die mehreren bekannten optischen Muster ein Moire-Muster aufweisen.
  5. Verfahren nach Anspruch 1, wobei das optische Layout eine oder mehrere Fotomaskenschichten aufweist.
  6. Verfahren zum Sicherstellen, dass ein Halbleiter-Layout fehlerfrei ist, wobei das Verfahren umfasst: Analysieren eines oder mehrerer Fotomaskenentwürfe für einen Halbleiterschaltkreis, wobei das Fotomasken-Layout ein elektrisches Schaltungs-Layout, das zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen hat, wobei sich auf den freien Flächen kein elektrisches Schaltungs-Layout befindet; und Einfügen eines optischen Layouts in die freien Flächen des einen oder der mehreren Fotomasken-Layouts für den Halbleiterschaltkreis, wobei das optische Layout ein oder mehrere bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises hat und wobei das optische Layout eine oder mehrere Fotomaskenschichten aufweist und das elektrische Schaltungs-Layout überdecken kann.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Erstellen des Halbleiterschaltkreises gemäß dem Fotomasken-Layout; Analysieren des Halbleiterschaltkreises in Bezug auf das eine oder mehrere bekannte optische Muster des optischen Layouts; und Freigeben des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts übereinstimmen.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Aussondern des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts nicht übereinstimmen.
  9. Verfahren nach Anspruch 6, wobei das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt ist.
  10. Verfahren nach Anspruch 6, wobei das eine oder die mehreren bekannten optischen Muster ein Moire-Muster aufweisen können.
  11. Verfahren zum Sicherstellen, dass ein Halbleiter-Layout fehlerfrei ist, wobei das Verfahren umfasst: Analysieren eines oder mehrerer Fotomasken-Layouts für einen Halbleiterschaltkreis, wobei das Fotomasken-Layout ein elektrisches Schaltungs-Layout, das zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen hat, wobei sich auf den freien Flächen kein elektrisches Schaltungs-Layout befindet; und Einfügen eines optischen Layouts in die freien Flächen des einen oder der mehreren Fotomasken-Layouts, wobei das optische Layout ein oder mehrere bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises hat und wobei das optische Layout Abdeckformen aufweist.
  12. Verfahren nach Anspruch 11, das ferner umfasst: Erstellen eines Halbleiterschaltkreises gemäß dem Fotomasken-Layout; Analysieren des Halbleiterschaltkreises in Bezug auf das eine oder die mehreren bekannten optischen Muster des optischen Layouts; und Freigeben des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts übereinstimmen.
  13. Verfahren nach Anspruch 11, wobei das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt ist.
  14. Verfahren nach Anspruch 11, wobei das eine oder die mehreren bekannten optischen Muster ein Moire-Muster aufweisen können.
  15. Verfahren nach Anspruch 11, wobei die Abdeckformen Bereiche ohne Schaltkreis-Layout und ohne optisches Layout aufweisen.
  16. Verfahren zum Sicherstellen, dass ein Halbleiter-Layout fehlerfrei ist, wobei das Verfahren umfasst: Analysieren eines oder mehrerer Fotomasken-Layouts für eine Mehrzahl Halbleiterschaltkreise, wobei das Fotomasken-Layout ein elektrisches Schaltungs-Layout, das zum Betreiben jedes einzelnen aus der Mehrzahl Halbleiterschaltkreise erforderlich ist, und freie Flächen zwischen den Entwürfen für die Mehrzahl Halbleiterschaltkreise hat, wobei sich auf den freien Flächen kein elektrisches Schaltungs-Layout befindet; und Einfügen eines optischen Layouts in die freien Flächen des einen oder der mehreren Fotomasken-Layouts für den Halbleiterschaltkreis, wobei das optische Layout ein oder mehrere bekannte optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises hat und wobei das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt ist.
  17. Verfahren nach Anspruch 16, das ferner umfasst: Erstellen des Halbleiterschaltkreises gemäß dem Fotomasken-Layout; Analysieren des Halbleiterschaltkreises in Bezug auf das eine oder die mehreren bekannten optischen Muster des optischen Layouts; und Freigeben des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts übereinstimmen.
  18. Verfahren nach Anspruch 17, das ferner umfasst: Aussondern des Halbleiterschaltkreises, wenn das eine oder die mehreren bekannten optischen Muster des optischen Layouts nicht übereinstimmen,.
  19. Verfahren nach Anspruch 16, wobei das eine oder die mehreren bekannten optischen Muster ein Moire-Muster aufweisen können.
  20. Verfahren nach Anspruch 16, wobei das optische Layout eine oder mehrere Fotomaskenschichten aufweist.
  21. Halbleiterstruktur, die aufweist: einen elektrischen Schaltkreis, der zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen, wobei sich auf den freien Flächen kein elektrischer Schaltkreis befindet; und ein in den freien Flächen des elektrischen Schaltkreises gebildetes optisches Muster, wobei das optische Muster zum Prüfen des Layouts des Halbleiterschaltkreises verwendet wird.
  22. Struktur nach Anspruch 21, wobei das optische Muster eine oder mehrere Abscheidungsschichten aufweist.
  23. Struktur nach Anspruch 21, wobei das optische Muster Abdeckformen aufweist.
  24. Struktur nach Anspruch 21, wobei das optische Muster physisch von dem elektrischen Schaltkreis getrennt ist.
  25. Struktur nach Anspruch 21, wobei das eine oder die mehreren bekannten optischen Muster ein Moire-Muster aufweisen können.
DE112018005785.2T 2017-11-30 2018-11-22 Optische maskenprüfung Pending DE112018005785T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/827,561 US10429743B2 (en) 2017-11-30 2017-11-30 Optical mask validation
US15/827,561 2017-11-30
PCT/IB2018/059222 WO2019106501A1 (en) 2017-11-30 2018-11-22 Optical mask validation

Publications (1)

Publication Number Publication Date
DE112018005785T5 true DE112018005785T5 (de) 2020-08-13

Family

ID=66633094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018005785.2T Pending DE112018005785T5 (de) 2017-11-30 2018-11-22 Optische maskenprüfung

Country Status (6)

Country Link
US (2) US10429743B2 (de)
JP (1) JP7316720B2 (de)
CN (1) CN111316174B (de)
DE (1) DE112018005785T5 (de)
GB (1) GB2581755B (de)
WO (1) WO2019106501A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10429743B2 (en) 2017-11-30 2019-10-01 International Business Machines Corporation Optical mask validation
US10650111B2 (en) 2017-11-30 2020-05-12 International Business Machines Corporation Electrical mask validation

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735315A (en) * 1980-08-11 1982-02-25 Fujitsu Ltd Manufacturing of integrated circuit device
US5663893A (en) * 1995-05-03 1997-09-02 Microunity Systems Engineering, Inc. Method for generating proximity correction features for a lithographic mask pattern
FR2738971B1 (fr) 1995-09-19 1997-10-10 Schlumberger Ind Sa Procede de determination d'une cle de cryptage associee a un circuit integre
US6150231A (en) 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns
US6120953A (en) * 1999-04-23 2000-09-19 United Microelectronics Corp. Method of optical proximity correction
US6194104B1 (en) * 1999-10-12 2001-02-27 Taiwan Semiconductor Manufacturing Company Optical proximity correction (OPC) method for improving lithography process window
JP4326088B2 (ja) 1999-11-05 2009-09-02 富士通マイクロエレクトロニクス株式会社 描画パターン検査方法
JP3492341B2 (ja) 2001-08-27 2004-02-03 Ｎｅｃマイクロシステム株式会社 半導体装置およびその製造方法ならびにレチクル
US6824931B2 (en) * 2001-08-29 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Verification photomask
US6602642B2 (en) * 2001-08-29 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd Optical proximity correction verification mask
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
SG152898A1 (en) * 2002-09-20 2009-06-29 Asml Netherlands Bv Alignment systems and methods for lithographic systems
EP1631987A2 (de) 2003-05-26 2006-03-08 Koninklijke Philips Electronics N.V. Halbleiteranordnung, verfahren und system zur authentifikation
DE10328760B4 (de) 2003-06-25 2007-05-24 Ovd Kinegram Ag Optisches Sicherheitselement
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
JP2006010751A (ja) 2004-06-22 2006-01-12 Seiko Epson Corp マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法
US7654816B2 (en) * 2004-10-07 2010-02-02 Hewlett-Packard Development Company, L.P. Lithographic mask alignment
US7304550B2 (en) 2005-04-22 2007-12-04 Wilinx, Corp. Wideband attenuator circuits and methods
DE102005024379A1 (de) 2005-05-27 2006-11-30 Universität Mannheim Verfahren zur Erzeugung und/oder Einprägung eines wiedergewinnbaren kryptographischen Schlüssels bei der Herstellung einer topographischen Struktur
US20070016321A1 (en) 2005-07-18 2007-01-18 Dieter Rathei Method for screening risk quality semiconductor products
US7381646B2 (en) 2005-08-15 2008-06-03 Chartered Semiconductor Manufacturing, Ltd. Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design
JP2007080965A (ja) 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置
JP2007093861A (ja) 2005-09-28 2007-04-12 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
KR100741915B1 (ko) 2005-12-28 2007-07-24 동부일렉트로닉스 주식회사 더미 금속 채움에 대한 시간 지연 효과를 효율적으로반영할 수 있는 반도체 소자의 설계 방법
US7475368B2 (en) 2006-01-20 2009-01-06 International Business Machines Corporation Deflection analysis system and method for circuit design
JP4993934B2 (ja) 2006-03-31 2012-08-08 Ｈｏｙａ株式会社 パターン欠陥検査方法、フォトマスクの製造方法、及び表示デバイス用基板の製造方法
KR20090003153A (ko) 2006-04-03 2009-01-09 몰레큘러 임프린츠 인코퍼레이티드 다수의 필드와 정렬 마크를 갖는 기판을 동시에 패턴화하는방법
US7519941B2 (en) 2006-04-13 2009-04-14 International Business Machines Corporation Method of manufacturing integrated circuits using pre-made and pre-qualified exposure masks for selected blocks of circuitry
JP4988274B2 (ja) 2006-08-31 2012-08-01 株式会社日立ハイテクノロジーズ パターンのずれ測定方法、及びパターン測定装置
KR20080025984A (ko) * 2006-09-19 2008-03-24 주식회사 하이닉스반도체 광근접효과 보정방법
US7565638B2 (en) 2006-11-21 2009-07-21 Sun Microsystems, Inc. Density-based layer filler for integrated circuit design
CN101231459A (zh) * 2007-01-24 2008-07-30 力晶半导体股份有限公司 光刻工艺监测标记用光掩模图案及其应用
US20080201677A1 (en) 2007-02-21 2008-08-21 Faye Baker Integrated Circuit (IC) Chip Input/Output (I/O) Cell Design Optimization Method And IC chip With Optimized I/O Cells
US7851110B2 (en) 2007-04-20 2010-12-14 Photronics, Inc. Secure photomask with blocking aperture
JP2009014790A (ja) * 2007-06-29 2009-01-22 Sharp Corp フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体
JP5058003B2 (ja) * 2008-01-25 2012-10-24 株式会社リコー フォトマスクデータ検証用半導体セル、半導体チップ、及びフォトマスクデータ検証方法
US7901845B2 (en) * 2008-09-01 2011-03-08 D2S, Inc. Method for optical proximity correction of a reticle to be manufactured using character projection lithography
US8351087B2 (en) 2009-06-15 2013-01-08 Ecole Polytechnique Federale De Lausanne (Epfl) Authentication with built-in encryption by using moire parallax effects between fixed correlated s-random layers
WO2011088074A2 (en) 2010-01-12 2011-07-21 Stc. Unm System and methods for generating unclonable security keys in integrated circuits
CN104317159A (zh) 2010-03-03 2015-01-28 中芯国际集成电路制造(上海)有限公司 一种掩膜图形缺陷的检测方法及系统
CN103091971B (zh) * 2011-10-27 2014-07-23 中芯国际集成电路制造(北京)有限公司 掩模板及其制造方法、以及监测掩模板雾状污染的方法
JP6055598B2 (ja) * 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101504025B1 (ko) 2013-09-06 2015-03-18 (주) 아이씨티케이 식별 키 생성 장치 및 방법
CN110079783A (zh) 2014-03-18 2019-08-02 3D-奥克赛茨公司 标签装置、其用途和用于标签装置的包装
KR102294323B1 (ko) 2014-07-09 2021-08-26 삼성전자주식회사 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템
JP6362478B2 (ja) * 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9612526B2 (en) * 2014-08-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for fabricating integrated circuit
US20170212165A1 (en) 2016-01-25 2017-07-27 Globalfoundries Inc. Resistance measurement-dependent integrated circuit chip reliability estimation
US9939841B1 (en) 2017-01-10 2018-04-10 Inphi Corporation Clock distribution network for integrated circuit
US10650111B2 (en) 2017-11-30 2020-05-12 International Business Machines Corporation Electrical mask validation
US10429743B2 (en) 2017-11-30 2019-10-01 International Business Machines Corporation Optical mask validation

Also Published As

Publication number Publication date
US20190346773A1 (en) 2019-11-14
JP7316720B2 (ja) 2023-07-28
CN111316174B (zh) 2023-07-07
GB2581755A (en) 2020-08-26
GB2581755B (en) 2020-12-23
US10429743B2 (en) 2019-10-01
GB202008806D0 (en) 2020-07-22
US10921715B2 (en) 2021-02-16
WO2019106501A1 (en) 2019-06-06
US20190163071A1 (en) 2019-05-30
JP2021504734A (ja) 2021-02-15
CN111316174A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
DE102015200107B4 (de) Verfahren zum Strukturieren von linienartigen Merkmalen unter Verwendung eines Multistrukturierungsprozesses, der die Verwendung engerer Kontakteinschlußabstandsregeln ermöglicht
DE102015114918B4 (de) Verfahren zum Durchführen einer OPC
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
DE202016008735U1 (de) Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises
DE102015118071B4 (de) Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
DE102019129048A1 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE19611436A1 (de) Verfahren zum Herstellen einer Belichtungsmaske
DE102019102484A1 (de) Verarbeitung von dreidimensionalen Bilddatensätzen
DE102014119025A1 (de) Integriertes schaltungsdesign ohne mehrfachstrukturierungs-konflikte
DE102006051489B4 (de) Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
DE112018005785T5 (de) Optische maskenprüfung
DE102005003001B4 (de) Verfahren zur Korrektur des optischen Proximity-Effektes
DE102013213785A1 (de) Verfahren und System zur Bestimmung von Überlappungsprozessfenstern in Halbleitern durch Inspektionstechniken
DE102019123621A1 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102007049923B4 (de) Photomasken-Layoutmuster
DE102014113629B4 (de) Verfahren zur Erzeugung eines modifizierten Layouts für Parameterextraktion
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017126395A1 (de) Mehrmasken-Mehrfachbelichtungs-Lithografie und Masken
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE112006000840T5 (de) Leitbahnende-Erweiterung
DE112009001219T5 (de) Überprüfungs- und Modifikationsverfahren von Regeln von nicht-zu-untersuchenden Bereichen, Computerprogramm und Vorrichtung für eine derartige Überprüfung und Modifikation
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE102005039394B4 (de) Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
DE60213217T2 (de) Verfahren zur Herstellung von lithographischen Masken

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence