DE112015007236T5 - Hybridtechnologie-3d-die-stapeln - Google Patents
Hybridtechnologie-3d-die-stapeln Download PDFInfo
- Publication number
- DE112015007236T5 DE112015007236T5 DE112015007236.5T DE112015007236T DE112015007236T5 DE 112015007236 T5 DE112015007236 T5 DE 112015007236T5 DE 112015007236 T DE112015007236 T DE 112015007236T DE 112015007236 T5 DE112015007236 T5 DE 112015007236T5
- Authority
- DE
- Germany
- Prior art keywords
- flip
- die
- array substrate
- chip
- tsv array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229910010038 TiAl Inorganic materials 0.000 claims 3
- 230000008569 process Effects 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 239000007787 solid Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Ausführungsformen betreffen allgemein Hybridtechnologie-3D-Die-Stapeln. Eine Ausführungsform einer Vorrichtung beinhaltet ein TSV-Arraysubstrat, das Silizium-Durchkontaktierungen (TSVs) und Drahtbondkontakte beinhaltet; einen Stapel aus einem oder mehreren Drahtbond-Dies; und ein Package, das mit dem TSV-Substrat durch eine erste Leiterbahn gekoppelt ist, wobei das eine oder die mehreren Drahtbond-Dies über einen oder mehrere Drähte mit einem oder mehreren Drahtbondkontakten des TSV-Arraysubstrats verbunden sind, und wobei das TSV-Arraysubstrat Verbindungen für jedes des einen oder der mehreren Drahtbond-Dies bereitstellt.
Description
- TECHNISCHES GEBIET
- Hier beschriebene Ausführungsformen betreffen allgemein das Gebiet elektronischer Geräte und insbesondere Hybridtechnologie-3D-Die-Stapeln.
- HINTERGRUND DER ERFINDUNG
- Bei der Herstellung elektronischer Vorrichtungen wurde das Stapeln mehrerer Dies aufgrund von Vorteilen bei der Reduzierung des physischen Raums einer Vorrichtungzusammen mit dem Vorteil eines reduzierten Abstands zwischen Komponenten - populär.
- Die Kombination unterschiedlicher Typen von Dies in einer Vorrichtung kann jedoch eine gewisse Komplexität und einen gewissen Aufwand in der Herstellung erfordern und in einem Produkt resultieren, das unerwünscht groß ist.
- Beispielsweise erfordert die Kombination aus Drahtbond-Technologie-Dies und Flip-Chip-Technologie-Dies die Verwendung separater Packages, wobei die Packages dann paketartig in einem Package gestapelt werden. Das resultierende Produkt erfordert somit eine erhebliche Anzahl von Komponenten und Verbindungen und führt ferner zu einem unflexiblen Entwurf, der nur dann nützlich ist, wenn ein bestimmter Entwurf sowohl Drahtbond- als auch Flip-Chip-Dies erfordert.
- Figurenliste
- Die hier beschriebenen Ausführungsformen sind beispielhaft und nicht einschränkend in den Figuren der beigefügten Zeichnungen dargestellt, in denen ähnliche Bezugszeichen auf ähnliche Elemente verweisen.
-
1 ist eine Darstellung eines Hybrid-Flip-Chips und einer Drahtbond-Vorrichtung gemäß einer Ausführungsform; -
2 ist eine Darstellung eines Package auf einer Package-Vorrichtung, einschließlich Flip-Chip- und Drahtbond-Verbindungen; -
3 ist eine Darstellung eines Hybrid-Flip-Chips und einer Drahtbond-Vorrichtung gemäß einer Ausführungsform; -
4 ist eine Darstellung einer Drahtbond-Stapelvorrichtung gemäß einer Ausführungsform; -
5 ist eine Darstellung einer Flip-Chip- und Drahtbond-Vorrichtung gemäß einer Ausführungsform; -
6 stellt einen Prozessablauf für die Herstellung einer Hybrid-Die-Vorrichtung dar; und -
7 ist eine Darstellung einer mobilen Vorrichtung, die eine Hybrid-Die-Vorrichtung gemäß einer Ausführungsform beinhaltet. - AUSFÜHRLICHE BESCHREIBUNG
- Die hier beschriebenen Ausführungsformen betreffen allgemein Hybridtechnologie-3D-Die-Stapeln.
- Für die Zwecke dieser Beschreibung gelten die folgenden Begriffsbestimmungen:
- „Mobiles elektronisches Gerät“ oder „mobiles Gerät“ bezieht sich auf ein intelligentes Mobiltelefon, eine Smartwatch, einen Flachrechner, einen Notizbuch- oder Schoßrechner, einen Handrechner, ein mobiles Internetgerät, tragbare Technologie oder ein anderes mobiles elektronisches Gerät, das Verarbeitungsfähigkeit beinhaltet.
- „Flip-Chip“ oder „Flip-Chip-Vorrichtung“ bezieht sich auf eine Halbleitervorrichtung, die Kontakte (die speziell Mikrobump-Kontakte sein können) auf einer Oberseite eines Wafers beinhaltet, wobei die Kontakte ermöglichen, dass die Vorrichtung umgedreht (invertiert) wird, sodass die Oberseite nach unten gerichtet ist, um auf Kontakte eines anderen Elements, wie eines Wafers oder Substrats, ausgerichtet und daran angebracht zu werden, wobei das Anbringen ein Lötmittel beinhalten kann, das zur Vervollständigung der Leiterbahn aufschmelzgelötet wird.
- „Drahtbonden“ bezieht sich auf ein Verfahren zur Montage eines Drahtbond-Chips in einer aufrechten (nicht invertierten) Anordnung und unter Verwendung von Drähten zum Verbinden von Chip-Pads des Drahtbond-Chips mit einem anderen Element, wie zum Beispiel Drahtbondkontakten auf einem Wafer oder Substrat.
- „Package on Package“ oder „PoP“ bezieht sich auf das Packaging einer integrierten Schaltung, wodurch mehrere Packages in einem vertikalen Stapel miteinander verbunden werden können.
- „Sihzium-Durchkontaktierung“ (Through Silicon Via, TSV) bezieht sich auf eine vertikale (senkrecht zu einer Oberfläche verlaufende) elektrische Verbindung, die durch (via) einen Silizium-Wafer oder ein Silizium-Substrat verläuft.
- „Substrat“ oder „Wafer“ bezieht sich auf eine Scheibe einer Substanz, einschließlich einer Scheibe aus Halbleitermaterial, wie Silizium, die in der Elektronik für die Herstellung integrierter Schaltungen und in der Photovoltaik für wafer-basierte Solarzellen verwendet wird.
- In einigen Ausführungsformen verwendet eine Vorrichtung, ein System oder ein Prozess Hybridtechnologie-3D-Die-Stapeln für eine Vorrichtung, die Drahtbond-Verbindungen für ein oder mehrere Dies in einem Stapel beinhaltet, wobei Verbindungen für ein oder mehrere Dies durch ein Voll- oder Teilgitter-TSV-Arraysubstrat bereitgestellt werden. In einigen Ausführungsformen sieht eine Vorrichtung, ein System oder ein Prozess eine Hybridvorrichtung vor, die sowohl Drahtbond-Verbindungen für das eine oder die mehreren Dies in einem Stapel beinhaltet als auch ferner Flip-Chip-Bondinseln für ein unteres Die in einem Stapel umfasst, wobei Verbindungen sowohl durch ein Voll- als auch durch ein Teilgitter-TSV-Arraysubstrat ermöglicht werden.
- Dabei bezeichnet ein Vollgitter-TSV-Arraysubstrat ein Substrat, in dem ein Array von TSVs durch das gesamte Substrat oder den größten Teil des Substrats bereitgestellt wird, während ein Teilgitterarraysubstrat ein Substrat bezeichnet, in dem ein Array von TSVs durch einen Teil des Substrats bereitgestellt wird. In einigen Ausführungsformen sind Verbindungen für eine Vorrichtung eine Hybridkombination von Flip-Chip-Verbindungen für ein Flip-Chip-Die, wobei das Flip-Chip-Die ein unteres Die in einem Stapel ist, und Drahtbond-Verbindungen für ein oder mehrere Dies, die auf der Oberseite des unteren Dies gestapelt sind. TSVs können verwendet werden, um Vorrichtungen oder Schaltungen zu verbinden, wobei die TSVs Metallschichten in einer Vorderseite des Siliziums mit Pads oder Mikrobumps auf einer Rückseite des Siliziums verbinden, wodurch ein Satz von Leiterbahnen auf der Rückseite des Siliziums ermöglicht wird. Der Satz von Leiterbahnen auf der Rückseite des Siliziums wird üblicherweise mit einer zusätzlichen Leit-/Umverteilungsschicht auf der Rückseite des Siliziums realisiert.
- In einigen Ausführungsformen ermöglicht eine Vorrichtung, ein System oder ein Prozess eine Drahtbond-Verbindung auf einem Voll- oder Teilgitter-TSV-Arraysubstrat. In einigen Ausführungsformen ermöglicht eine Vorrichtung, ein System oder ein Prozess sowohl Drahtbonds als auch Flip-Chip-Bondinseln (auf der Rückseite eines unteren Dies im Stapel) durch ein Voll- oder Teilgitter-TSV-Arraysubstrat, das das gesamte Substrat oder einen Teil des Substrats bedeckt.
- In einigen Ausführungsformen haben die Drahtbondinseln eine auf Al (Aluminium) basierende Oberflächenbeschaffenheit (wie Titan-Aluminium (TiAl)) oder eine andere Oberflächenbeschaffenheit, um ein Drahtbonden zu ermöglichen. Auf diese Weise können nachfolgende Dies des Flip-Chip- oder des Drahtbond-Typs gestapelt und direkt mit dem unteren Die verbunden werden.
- In einigen Ausführungsformen beseitigt eine Vorrichtung, ein System oder ein Prozess die Notwendigkeit eines separaten Package für Drahtbond-Dies, und damit entfällt die Notwendigkeit, dass ein unteres Package Package-on-Package-Pads beinhaltet. Ferner kann ein unteres Die in dem Die-Stapel direkt mit dem anderen Die kommunizieren, ohne ein Package zu durchlaufen, was sowohl hinsichtlich der Kosten als auch hinsichtlich der Leistung zu Verbesserungen führt. In einigen Ausführungsformen beseitigt eine Vorrichtung, ein System oder ein Prozess die Notwendigkeit eines oberen Package in einer Stapel-Die-Vorrichtung, wodurch die Herstellung vereinfacht und die Kosten bei der Erzeugung elektronischer Geräte reduziert werden.
- In einigen Ausführungsformen umfasst eine Vorrichtung, ein System oder ein Prozess eine Schicht für eine Drahtbond-Verbindung, die die unterschiedlichen Kopplungsprozesse für Flip-Chip- und Drahtbond-Verbindungen ermöglicht. In einigen Ausführungsformen ist die Vorrichtung in der Lage, zur Verbindung über das TSV-Arraysubstrat sowohl Drahtbond- als auch Flip-Chip-Bondinseln zu ermöglichen.
- In einigen Ausführungsformen ist eine Vorrichtung nicht auf eine bestimmte Anzahl von Dies beschränkt, sondern kann mehrere Drahtbond-Dies in einem Stapel umfassen, wobei der Stapel mit einem Flip-Chip-Die weitergestapelt werden kann. In einigen Ausführungsformen können ein Hybrid-Flip-Chip und eine Drahtbond-Vorrichtung helfen, die z-Höhe eines Package zu reduzieren, zusätzlich zur Verringerung der Kosten und der Schwierigkeiten, die bei der Herstellung im Zusammenhang mit der Beseitigung des oberen Package in der gestapelten Vorrichtung auftreten.
-
1 ist eine Darstellung eines Hybrid-Flip-Chips und einer Drahtbond-Vorrichtung gemäß einer Ausführungsform. Weitere Einzelheiten und Änderungen sind in den3 bis5 dargestellt. - In einigen Ausführungsformen beinhaltet ein Drahtbond-Die oder ein Drahtbond-Die-Stapel als Vorrichtung
100 mehrere Drahtbond-Dies110 . In einigen Ausführungsformen ist das Drahtbond-Die oder der Drahtbond-Die-Stapel110 mit einem Silizium-Durchkontaktierungsgitter130 gekoppelt. In anderen Ausführungsformen ist das Drahtbond-Die oder der Drahtbond-Die-Stapel110 mit einer ersten Seite eines Flip-Chip-Die120 gekoppelt. In einigen Ausführungsformen ist das Flip-Chip-Die120 derart gedreht (invertiert), dass eine ehemalige Oberseite (die zweite Seite) des invertierten Flip-Chip-Die120 mit einem ersten Satz von TSVs des TSV-Arraysubstrats130 gekoppelt ist, und das Drahtbond-Die oder der Die-Stapel110 ist mit der ursprünglichen Unterseite (der ersten Seite) des invertierten Flip-Chip-Die120 gekoppelt. - In einigen Ausführungsformen ist ein Satz von Drahtbondinseln
125 mit dem TSV-Gitter130 verbunden, wobei das Drahtbond-Die oder der Die-Stapel110 durch einen oder mehrere Drähte115 mit den Drahtbondinseln125 verbunden ist. -
2 ist eine Darstellung eines Pakets auf einer Paketvorrichtung, einschließlich Flip-Chip- und Drahtbond-Verbindungen. In einer herkömmlichen Package-on-Package-Vorrichtung 200 beinhaltet die Vorrichtung ein oberes Package240 und ein unteres Package250 . Wie dargestellt, beinhaltet das erste Package einen Drahtbond-Die-Stapel210 , der über Drähte215 mit Drahtbondinseln225 des ersten Package240 verbunden ist. Ferner beinhaltet das zweite Package250 ein Flip-Chip-Die220 , wobei das Flip-Chip-Die220 so gedreht ist, dass der invertierte Flip-Chip mit Kontakten des zweiten Package250 verbunden ist. - Wie dargestellt, erfordert in herkömmlicher Package-on-Package-Technologie eine kombinierte Anordnung von Flip-Chip- und Drahtbond-gestapelten Die-Produkten separate Packages für das Drahtbond-Die und das Flip-Chip-Die, wobei Verbindungen zwischen dem Drahtbond-Die und dem Flip-Chip-Die durch eine Package-on-Package-Metallschicht auf dem unteren Package
250 hergestellt werden. Die Vorrichtung200 erfordert eine komplexe Verbindung zwischen dem Die und erfordert ferner eine zusätzliche Höhe zur Aufnahme der beiden Packages. -
3 ist eine Darstellung einer Hybrid-Flip-Chip- und Drahtbond-Vorrichtung gemäß einer Ausführungsform. In einigen Ausführungsformen umfasst eine Vorrichtung300 einen Drahtbond-Die-Stapel (einschließlich eines Stapels von Drahtbond-Dies) 310, der mit einer ersten Seite eines Flip-Chip-Die320 gekoppelt ist. In einigen Ausführungsformen wird das Flip-Chip-Die320 so gedreht, dass eine Oberseite (die zweite Seite) nach unten gedreht und mit einem ersten Satz von TSVs des TSV-Arraysubstrats330 durch einen Satz von Flip-Chip-Mikrobump-Kontakten322 gekoppelt ist. Bei dieser Umsetzung ist das TSV-Arraysubstrat ein Vollgitter-TSV-Arraysubstrat. In einigen Ausführungsformen ist der Drahtbondstapel320 mit der ursprünglichen Unterseite (der ersten Seite) des umgekehrten Flip-Chip-Die310 gekoppelt. - In einigen Ausführungsformen ist ein Satz von Drahtbondinseln
325 mit dem TSV-Gitter330 verbunden, wobei jedes Die aus dem Drahtbond-Die-Stapel310 durch einen oder mehrere Drähte315 mit bestimmten Drahtbondinseln325 verbunden ist. - In einigen Ausführungsformen ist das TSV-Arraysubstrat
330 mit einem einzelnen Package340 durch eine Leiterbahn335 einer ersten Ebene verbunden, die Konnektivität für jede der Drahtbond-Dies310 und das Flip-Chip-Die320 bereitstellt, wobei das Package ferner eine Leiterbahn345 einer zweiten Ebene für die Verbindung der Vorrichtung300 in einem System beinhaltet. -
4 ist eine Darstellung einer Drahtbond-Stapelvorrichtung gemäß einer Ausführungsform. In einigen Ausführungsformen umfasst eine Vorrichtung400 einen Drahtbond-Die-Stapel (einschließlich eines Stapels von Drahtbond-Dies) 410, der mit einem Teilgitter-TSV-Arraysubstrat430 gekoppelt ist. In einigen Ausführungsformen beinhaltet das TSV-Arraysubstrat430 mehrere Drahtbondkontaktinseln425 . In einigen Ausführungsformen ist ein Satz von Drahtbondinseln425 mit dem TSV-Gitter430 verbunden, wobei jedes Die aus dem Drahtbond-Die-Stapel410 durch einen oder mehrere Drähte415 mit bestimmten Drahtbondkontaktinseln425 verbunden ist. Obwohl in4 nicht dargestellt, kann die Vorrichtung400 ferner eine oder mehrere Flip-Chip-Dies beinhalten, die mit dem TSV-Arraysubstrat430 in der gleichen Weise verbunden sind wie die Verbindung des Flip-Chips320 mit dem TSV-Arraysubstrat330 , wie in3 dargestellt. Darüber hinaus, obwohl in4 nicht dargestellt, erfordern die Drahtbondkontaktinseln425 ferner ein Metall-Routing auf der anderen Seite des TSV-Substrats, um eine Verbindung mit den TSVs herzustellen. - In einigen Ausführungsformen ist das TSV-Arraysubstrat
430 mit einem einzigen Package440 durch eine Leiterbahn435 einer ersten Ebene verbunden, die Konnektivität für jede der Drahtbond-Dies410 bereitstellt, wobei das Package440 ferner eine Leiterbahn445 einer zweiten Ebene für die Verbindung der Vorrichtung400 in einem System beinhaltet. -
5 ist eine Darstellung einer Flip-Chip- und Drahtbond-Vorrichtung gemäß einer Ausführungsform. In einigen Ausführungsformen umfasst eine Vorrichtung500 einen ersten Drahtbond-Die-Stapel einschließlich eines oder mehrerer Drahtbond-Dies510 und einen zweiten Drahtbond-Die-Stapel einschließlich eines oder mehrerer Drahtbond-Dies512 , gekoppelt mit einer ersten Seite eines Flip-Chip-Die520 . In einigen Ausführungsformen wird das Flip-Chip-Die520 so gedreht, dass eine Oberseite (die zweite Seite) gedreht und mit einem ersten Satz von TSVs des TSV-Arraysubstrats530 durch einen Satz von Flip-Chip-Mikrobump-Kontakten gekoppelt ist. Bei dieser Umsetzung ist das TSV-Arraysubstrat530 ein Vollgitter-TSV-Arraysubstrat. In einigen Ausführungsformen ist der erste Stapel von Drahtbond-Dies510 mit dem TSV-Arraysubstrat530 gekoppelt, und der zweite Satz von Drahtbond-Dies512 ist mit der ursprünglichen Unterseite (der ersten Seite) des invertierten Flip-Chip-Die520 gekoppelt. - In einigen Ausführungsformen ist ein Satz von Drahtbondinseln
525 mit dem TSV-Gitter530 verbunden, wobei jedes Die aus den ersten und zweiten Drahtbond-Die-Stapeln510 -512 durch einen oder mehrere Drähte515 mit bestimmten Drahtbondinseln525 verbunden ist. - In einigen Ausführungsformen ist das TSV-Arraysubstrat
530 mit einem einzelnen Package540 durch eine Leiterbahn535 einer ersten Ebene verbunden, die Konnektivität für jede der Drahtbond-Dies510 -512 und das Flip-Chip-Die520 bereitstellt, wobei das Package550 ferner eine Leiterbahn545 einer zweiten Ebene für die Verbindung der Vorrichtung500 in einem System beinhaltet. - Es wird darauf verwiesen, dass das TSV-Arraysubstrat
530 für eine einfachere Darstellung allgemein als ein passives Substrat (ohne aktive Komponenten wie Transistoren) dargestellt ist, wobei Ausführungsformen nicht auf diese Darstellung beschränkt sind. In einer tatsächlichen Umsetzung kann das TSV-Substrat aktive Transistoren auf einer unteren (zweiten oder umgedrehten) Seite, dichter zu Leiterbahnen535 einer ersten Ebene, beinhalten. -
6 stellt einen Prozessablauf für die Herstellung einer Hybrid-Die-Vorrichtung dar. In einigen Ausführungsformen kann der Prozessablauf Folgendes beinhalten: - 610: Waferherstellung - Herstellung der Produktwafer für die Vorrichtung, die in diesem Fall Wafer für Drahtbond-Dies
612 -614 , Flip-Chip-Dies616 und den TSV-Wafer618 beinhaltet. - 620: Die-Vereinzelung - Vereinzelung der Drahtbond- und Flip-Chip-Dies, mit Ausnahme des unteren Die-Wafers mit dem TSV-Arraysubstrat.
- 630: Chip-an-Wafer-Anbringung - Chip-an-Wafer-Anbringung des Flip-Chip-Die an den unteren Dies (TSV-Arraysubstrat). Der untere Die-Wafer, der die Drahtbondinseln enthält, erfährt einen zusätzlichen Plattierungs- oder Oberflächenfinish-Schritt, um TiAl (oder anderes Material) abzuscheiden, um ein Drahtbonden zu ermöglichen, wie beispielsweise ein Bonden auf Kupferinseln.
- 640: Anbringen und Drahtbonden - Drahtbond-Dies werden in einem Stapel unter Verwendung von Die-Rückseitenfilmen angebracht und werden ferner an die Drahtbondinseln auf der Rückseite des unteren Die-Wafers drahtgebondet.
- 650: Umspritzen und Vereinzeln - In einigen Ausführungsformen ist die gesamte Konfiguration in einer Form eingeschlossen; dann besteht ein letzter Prozess darin, den unteren Wafer mit dem Die-Stapel in einzelne Einheiten zu vereinzeln. In einigen Ausführungsformen kann dann das gestapelte, umspritzte Die an einem Package angebracht werden, um die beispielsweise in
3 gezeigte Konfiguration zu erhalten. -
7 ist eine Darstellung einer mobilen Vorrichtung, die eine Hybrid-Die-Vorrichtung gemäß einer Ausführungsform beinhaltet. In dieser Darstellung sind bestimmte bekannte Standardkomponenten, die für die vorliegende Beschreibung nicht relevant sind, nicht dargestellt. Als separate Elemente gezeigte Elemente können kombiniert werden, beispielsweise ein SoC (System-on-Chip, Ein-Chip-System), das mehrere Elemente auf einem einzelnen Chip kombiniert. - In einigen Ausführungsformen wird eine Vorrichtung
700 als eine Hybrid-Die-Vorrichtung hergestellt, wie in einer oder mehreren der1 -5 dargestellt. - In einigen Ausführungsformen beinhaltet die Vorrichtung
700 Verarbeitungsmittel, wie einen oder mehrere Prozessoren710 , die mit einem oder mehreren Bussen oder Leiterbahnen gekoppelt sind, allgemein gezeigt als Bus765 . Die Prozessoren710 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. In einigen Ausführungsformen können die Prozessoren einen oder mehrere Mehrzweckprozessoren oder Spezialprozessor-Prozessoren umfassen. Der Bus765 ist ein Kommunikationsmittel zur Übertragung von Daten. Der Bus765 ist aus Vereinfachungsgründen als ein einzelner Bus dargestellt, kann aber mehrere verschiedene Leiterbahnen oder Busse repräsentieren, und die Komponentenverbindungen zu solchen Leiterbahnen oder Bussen können variieren. Der in7 gezeigte Bus765 ist eine Abstraktion, die einen oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beide repräsentiert - verbunden durch entsprechende Brücken, Adapter oder Steuerungen. - In einigen Ausführungsformen umfasst die Vorrichtung
700 ferner einen Direktzugriffsspeicher (RAM) oder eine andere dynamische Speichervorrichtung oder ein Element als einen Hauptspeicher715 zum Speichern von Informationen und Befehle, die durch die Prozessoren710 auszuführen sind. Der Hauptspeicher715 kann einen dynamischen Direktzugriffsspeicher (DRAM) beinhalten, ist aber nicht darauf beschränkt. - Die Vorrichtung
700 kann auch einen nichtflüchtigen Speicher (Non-Volatile Memory, NVM) 720; eine Speichervorrichtung wie ein Festkörperlaufwerk (Solid State Drive, SSD) 725; und einen Festwertspeicher (Read Only Memory, ROM) 730 oder eine andere statische Speichervorrichtung zum Speichern statischer Informationen und Befehle für die Prozessoren710 umfassen. - In einigen Ausführungsformen beinhaltet die Vorrichtung
700 einen oder mehrere Sender oder Empfänger740 , die an den Bus765 gekoppelt sind, um drahtgebundene oder drahtlose Kommunikationen bereitzustellen. In einigen Ausführungsformen kann die mobile Vorrichtung705 eine oder mehrere Antennen744 , wie beispielsweise Dipol- oder Monopolantennen, für die Übertragung und den Empfang von Daten über drahtlose Kommunikation unter Verwendung eines drahtlosen Senders, Empfängers oder beider Vorrichtungen, und einen oder mehrere Ports742 für die Übertragung und den Empfang von Daten über drahtgebundene Kommunikationen beinhalten. Die drahtlose Kommunikation beinhaltet unter anderem Wi-Fi, Bluetooth™, Nahfeldkommunikation und andere drahtlose Kommunikationsstandards. - Die Vorrichtung
700 kann auch eine Batterie oder eine andere Stromquelle760 umfassen, die eine Solarzelle, eine Brennstoffzelle, einen geladenen Kondensator, eine induktive Nahfeldkopplung oder ein anderes System oder eine Vorrichtung zum Bereitstellen oder Erzeugen von Strom in der Vorrichtung700 beinhalten kann. Der von der Stromquelle760 bereitgestellte Strom kann bei Bedarf an Elemente der Vorrichtung700 verteilt werden. - In der vorstehenden Beschreibung sind zum Zwecke der Erläuterung viele konkrete Details dargelegt, um ein gründliches Verständnis der beschriebenen Ausführungsformen zu ermöglichen. Es ist jedoch einem Fachmann auf dem Gebiet offensichtlich, dass Ausführungsformen auch ohne diese konkreten Details praktiziert werden können. In anderen Fällen werden bekannte Strukturen und Vorrichtungen in Blockdiagrammform gezeigt. Zwischen den dargestellten Komponenten kann eine Zwischenstruktur bestehen. Die hier beschriebenen oder dargestellten Komponenten können zusätzliche Ein- oder Ausgänge aufweisen, die nicht dargestellt oder beschrieben sind.
- Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können durch Hardwarekomponenten ausgeführt werden oder in einem Rechnerprogramm oder maschinenausführbaren Befehlen ausgeführt werden, die dazu verwendet werden können, einen mit den Befehlen programmierten Allzweck- oder Sonderzweckprozessor oder Logikschaltungen zur Durchführung der Prozesse zu veranlassen. Alternativ können die Prozesse durch eine Kombination von Hardware und Software ausgeführt werden.
- Teile verschiedener Ausführungsformen können als ein Rechnerprogrammprodukt bereitgestellt werden, das ein rechnerlesbares Medium aufweisen kann, auf dem Rechnerprogrammbefehle gespeichert sind, die dazu verwendet werden können, einen Rechner (oder andere elektronische Geräte) zur Ausführung durch einen oder mehrere Prozessoren zu programmieren, um einen Prozess gemäß bestimmten Ausführungsformen auszuführen. Das computerlesbare Medium kann unter anderem Magnetplatten, optische Platten, einen Compact-Disk-Festwertspeicher (CD-ROM) und magneto-optische Platten, einen Festwertspeicher (ROM), einen Direktzugriffsspeicher (Random Access Memory, RAM), einen löschbaren programmierbaren Festwertspeicher (EPROM), einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Magnet- oder optische Karten, einen Flash-Speicher oder eine andere Art von rechnerlesbaren Medien, die zur Speicherung elektronischer Befehle geeignet sind, umfassen. Darüber hinaus können auch Ausführungsformen als ein Rechnerprogrammprodukt heruntergeladen werden, wobei das Programm von einem entfernten Rechner auf einen anfordernden Rechner übertragen werden kann.
- Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, aber es können Prozesse aus jedem der Verfahren hinzugefügt oder gestrichen werden, und Informationen können zu jeder der beschriebenen Botschaften hinzugefügt oder von ihnen subtrahiert werden, ohne vom grundlegenden Umfang der vorliegenden Ausführungsformen abzuweichen. Dem Fachmann ist ersichtlich, dass viele weitere Modifikationen und Anpassungen vorgenommen werden können. Die konkreten Ausführungsformen sind nicht zur Begrenzung des Konzeptes, sondern zu dessen Veranschaulichung vorgesehen. Der Umfang der Ausführungsformen ist nicht durch die oben angegebenen konkreten Beispiele, sondern nur durch die nachfolgenden Ansprüche zu bestimmen.
- Wird gesagt, dass ein Element „A“ an oder mit Element „B“ gekoppelt ist, kann Element A direkt an Element B gekoppelt oder indirekt, beispielsweise über Element C, gekoppelt sein. Wenn die Beschreibung oder Ansprüche angeben, dass eine Komponente, ein Merkmal, eine Struktur, ein Prozess oder ein Charakteristikum A eine Komponente, ein Merkmal, eine Struktur, einen Prozess oder ein Charakteristikum B „verursacht“, bedeutet dies, dass „A“ zumindest eine Teilursache von „B“ ist, dass es aber auch mindestens eine andere Komponente, ein anderes Merkmal, eine andere Struktur, einen anderen Prozess oder ein anderes Charakteristikum geben kann, welche(s) das Verursachen von „B“ unterstützt. Wenn die Beschreibung angibt, dass eine Komponente, ein Merkmal, eine Struktur, ein Prozess oder ein Charakteristikum enthalten sein „kann“ oder „könnte“, muss diese Komponente, dieses konkrete Merkmal, diese Struktur, dieser Prozess oder dieses Charakteristikum nicht notwendigerweise enthalten sein. Wenn die Beschreibung oder ein Anspruch auf „ein“ Element verweist, bedeutet dies nicht, dass es nur eines der beschriebenen Elemente gibt.
- Eine Ausführungsform ist eine Umsetzung oder ein Beispiel. Eine in der Beschreibung erfolgende Bezugnahme auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder ein Charakteristikum, das bzw. die in Verbindung mit der Ausführungsform beschrieben wurde, in mindestens einigen Ausführungsform, aber nicht notwendigerweise in allen Ausführungsformen enthalten ist. Die verschiedenen Instanzen von „einer Ausführungsform“ oder „einigen Ausführungsformen“ beziehen sich nicht unbedingt auf die gleichen Ausführungsformen. Es versteht sich, dass in der vorstehenden Beschreibung von Ausführungsbeispielen verschiedene Merkmale manchmal in einer einzelnen Ausführungsform, Figur oder Beschreibung desselben zum Zwecke der Straffung der Offenbarung und Unterstützung des Verständnisses eines oder mehrerer der verschiedenen neuen Aspekte zusammengefasst wurden. Dieses Verfahren der Offenbarung ist jedoch nicht so auszulegen, als widerspiegele es eine Absicht, gemäß der die beanspruchten Ausführungsformen mehr Merkmale als ausdrücklich im jeweiligen Patentanspruch genannt erfordern. Vielmehr liegen, wie die folgenden Patentansprüche widerspiegeln, neue Aspekte in weniger als allen Merkmalen einer einzelnen vorstehend offenbarten Ausführungsform. Somit werden die Ansprüche hiermit ausdrücklich in diese Beschreibung aufgenommen, wobei jeder Anspruch für sich als eine separate Ausführungsform steht.
- In einigen Ausführungsformen beinhaltet eine Vorrichtung ein TSV-Arraysubstrat, das Silizium-Durchkontaktierungen (TSVs) und Drahtbondkontakte umfasst; einen Stapel aus einem oder mehreren Drahtbond-Dies; und ein Package, wobei eine erste Seite des Package durch eine erste Leiterbahn mit dem TSV-Arraysubstrat gekoppelt ist. In einigen Ausführungsformen sind das eine oder die mehreren Drahtbond-Dies über einen oder mehrere Drähte mit einem oder mehreren Drahtbondkontakten des TSV-Arraysubstrats verbunden; und das TSV-Arraysubstrat stellt Anschlüsse für jedes der einen oder mehreren Drahtbond-Dies bereit.
- In einigen Ausführungsformen beinhaltet die Vorrichtung ferner mindestens ein erstes Flip-Chip-Die, das Flip-Chip-Kontakte auf einer ersten Seite des ersten Die beinhaltet, wobei das erste Flip-Chip-Die gedreht wird, um die Flip-Chip-Kontakte mit dem TSV-Arraysubstrat zu koppeln.
- In einigen Ausführungsformen ist der Stapel eines oder mehrerer Drahtbond-Dies mit einer zweiten Seite des Flip-Chip-Die gekoppelt.
- In einigen Ausführungsformen beinhaltet das TSV-Arraysubstrat, das die Drahtbondinseln enthält, abgeschiedenes Material, um ein Drahtbonden auf den Drahtbondinseln zu ermöglichen.
- In einigen Ausführungsformen beinhaltet das abgeschiedene Material TiAl (Titan-Aluminium).
- In einigen Ausführungsformen beinhaltet die Vorrichtung ferner eine zweite Leiterbahn auf einer zweiten Seite des Package.
- In einigen Ausführungsformen beinhaltet eine mobile Vorrichtung einen Prozessor; einen Speicher zum Speichern von Daten für den Prozessor; und einen Sender und Empfänger zum Übertragen von Daten zusammen mit einer oder mehreren Antennen für Datenübertragung und -empfang. In einigen Ausführungsformen sind eine oder mehrere Komponenten der mobilen Vorrichtung in einem Die-Stapel enthalten, darunter: ein TSV-Arraysubstrat, das Silizium-Durchkontaktierungen (TSVs) und Drahtbondkontakte beinhaltet; einen Stapel aus einem oder mehreren Drahtbond-Dies; und ein Package, wobei eine erste Seite des Package durch eine erste Leiterbahn mit dem TSV-Arraysubstrat gekoppelt ist. In einigen Ausführungsformen sind das eine oder die mehreren Drahtbond-Dies über einen oder mehrere Drähte mit einem oder mehreren Drahtbondkontakten des TSV-Arraysubstrats verbunden; wobei das TSV-Arraysubstrat Anschlüsse für jede der einen oder mehreren Drahtbond-Dies bereitstellt.
- In einigen Ausführungsformen beinhaltet der Die-Stapel ferner mindestens ein erstes Flip-Chip-Die, das Flip-Chip-Kontakte auf einer ersten Seite des ersten Die beinhaltet, wobei das erste Flip-Chip-Die gedreht wird, um die Flip-Chip-Kontakte mit dem TSV-Arraysubstrat zu koppeln.
- In einigen Ausführungsformen ist der Stapel eines oder mehrerer Drahtbond-Dies mit einer zweiten Seite des Flip-Chip-Die gekoppelt.
- In einigen Ausführungsformen beinhaltet das TSV-Arraysubstrat, das die Drahtbondinseln enthält, abgeschiedenes Material, um ein Drahtbonden auf den Drahtbondinseln zu ermöglichen.
- In einigen Ausführungsformen beinhaltet das abgeschiedene Material TiAl (Titan-Aluminium).
- In einigen Ausführungsformen beinhaltet der Die-Stapel ferner eine zweite Leiterbahn auf einer zweiten Seite des Package.
- In einigen Ausführungsformen beinhaltet ein Verfahren das Herstellen eines TSV-Array-Wafers, der Silizium-Durchkontaktierungen (TSVs) beinhaltet; das Anbringen eines ersten Flip-Chip-Die an einer ersten Seite des TSV-Array-Wafers unter Verwendung einer Chip-an-Wafer-Anbringung; und das Anbringen mehrerer Drahtbond-Dies in einem Stapel an dem ersten Flip-Chip-Die; sowie das Drahtbonden der Drahtbond-Dies auf Drahtbondinseln an den TSV-Array-Wafer.
- In einigen Ausführungsformen beinhaltet das Verfahren ferner das Einschließen der Dies in einer Form und das Vereinzeln einer gestapelten umspritzten Form, die den ersten Flip-Chip, die Drahtbond-Dies und ein TSV-Arraysubstrat umfasst.
- In einigen Ausführungsformen beinhaltet das TSV-Arraysubstrat eine Leiterbahn einer ersten Ebene auf einer zweiten Seite des TSV-Arraysubstrats und ferner das Anbringen des gestapelten umspritzten Die an einer ersten Seite eines Package unter Verwendung der Leiterbahn der ersten Ebene.
- In einigen Ausführungsformen beinhaltet das Package eine Leiterbahn der zweiten Ebene auf einer zweiten Seite des Package.
- In einigen Ausführungsformen beinhaltet das erste Flip-Chip-Die Flip-Chip-Kontakte auf einer ersten Seite des ersten Flip-Chip-Die, und in einigen Ausführungsformen beinhaltet das Anbringen des ersten Flip-Chip-Die das Umdrehen des ersten Flip-Chips, um die Flip-Chip-Kontakte an dem TSV-Arraysubstrat anzubringen.
- In einigen Ausführungsformen beinhaltet das Anbringen der Drahtbond-Dies in einem Stapel an dem ersten Flip-Chip-Die das Anbringen der Drahtbond-Dies unter Verwendung von Die-Rückseitenfilmen.
- In einigen Ausführungsformen beinhaltet das Verfahren ferner ein Abscheiden von Material, um ein Drahtbonding auf den Drahtbondinseln zu ermöglichen. In einigen Ausführungsformen beinhaltet das Abscheidematerial TiAl (Titan-Aluminium).
Claims (20)
- Vorrichtung, die Folgendes umfasst: ein TSV-Arraysubstrat, das mehrere Silizium-Durchkontaktierungen (TSVs) und mehrere Drahtbondkontakte umfasst; einen Stapel aus einem oder mehreren Drahtbond-Dies; und ein Package, wobei eine erste Seite des Package durch eine erste Leiterbahn mit dem TSV-Arraysubstrat gekoppelt ist; wobei das eine oder die mehreren Drahtbond-Dies über einen oder mehrere Drähte mit einem oder mehreren Drahtbondkontakten des TSV-Arraysubstrats verbunden sind; und wobei das TSV-Arraysubstrat Anschlüsse für jedes des einen oder der mehreren Drahtbond-Dies bereitstellt.
- Vorrichtung nach
Anspruch 1 , die ferner Folgendes umfasst: mindestens ein erstes Flip-Chip-Die, das Flip-Chip-Kontakte auf einer ersten Seite des ersten Die beinhaltet, wobei das erste Flip-Chip-Die gedreht wird, um die Flip-Chip-Kontakte mit dem TSV-Arraysubstrat zu koppeln. - Vorrichtung nach
Anspruch 2 , wobei der Stapel eines oder mehrerer Drahtbond-Dies mit einer zweiten Seite des Flip-Chip-Die gekoppelt ist. - Vorrichtung nach
Anspruch 1 , wobei das TSV-Arraysubstrat, das die Drahtbondinseln enthält, abgeschiedenes Material beinhaltet, um ein Drahtbonding auf den Drahtbondinseln zu ermöglichen. - Vorrichtung nach
Anspruch 4 , wobei das abgeschiedene Material TiAl (Titan-Aluminium) beinhaltet. - Vorrichtung nach
Anspruch 1 , die ferner eine zweite Leiterbahn auf einer zweiten Seite des Package umfasst. - Mobile Vorrichtung, die Folgendes umfasst: einen Prozessor; einen Speicher zum Speichern von Daten für den Prozessor; und einen Sender und Empfänger zum Übertragen von Daten zusammen mit einer oder mehreren Antennen für Datenübertragung und -empfang; wobei eine oder mehrere Komponenten der mobilen Vorrichtung in einem Die-Stapel enthalten sind, der Folgendes beinhaltet: ein TSV-Arraysubstrat, das mehrere Silizium-Durchkontaktierungen (TSVs) und mehrere Drahtbondkontakte umfasst; einen Stapel aus einem oder mehreren Drahtbond-Dies; und ein Package, wobei eine erste Seite des Package durch eine erste Leiterbahn mit dem TSV-Arraysubstrat gekoppelt ist; wobei das eine oder die mehreren Drahtbond-Dies über einen oder mehrere Drähte mit einem oder mehreren Drahtbondkontakten des TSV-Arraysubstrats verbunden sind; und wobei das TSV-Arraysubstrat Anschlüsse für jedes des einen oder der mehreren Drahtbond-Dies bereitstellt.
- Mobile Vorrichtung nach
Anspruch 7 , wobei der Die-Stapel ferner mindestens ein erstes Flip-Chip-Die beinhaltet, das Flip-Chip-Kontakte auf einer ersten Seite des ersten Die beinhaltet, wobei das erste Flip-Chip-Die gedreht wird, um die Flip-Chip-Kontakte mit dem TSV-Arraysubstrat zu koppeln. - Mobile Vorrichtung nach
Anspruch 8 , wobei der Stapel eines oder mehrerer Drahtbond-Dies mit einer zweiten Seite des Flip-Chip-Die gekoppelt ist. - Mobile Vorrichtung nach
Anspruch 7 , wobei das TSV-Arraysubstrat, das die Drahtbondinseln enthält, abgeschiedenes Material beinhaltet, um ein Drahtbonding auf den Drahtbondinseln zu ermöglichen. - Mobile Vorrichtung nach
Anspruch 10 , wobei das abgeschiedene Material TiAl (Titan-Aluminium) beinhaltet. - Mobile Vorrichtung nach
Anspruch 7 , wobei der Die-Stapel ferner eine zweite Leiterbahn auf einer zweiten Seite des Package beinhaltet. - Verfahren, das Folgendes umfasst: Herstellen eines TSV-Array-Wafers, der mehrere Silizium-Durchkontaktierungen (TSVs) beinhaltet; Anbringen eines ersten Flip-Chip-Die an einer ersten Seite des TSV-Array-Wafers unter Verwendung einer Chip-an-Wafer-Anbringung; und Anbringen mehrerer Drahtbond-Dies in einem Stapel an dem ersten Flip-Chip-Die, und Drahtbonden der Drahtbond-Dies auf Drahtbondinseln an den TSV-Array-Wafer.
- Verfahren nach
Anspruch 13 , das ferner Folgendes umfasst: Einschließen der Dies in einer Form und Vereinzeln eines gestapelten umspritzten Die, das den ersten Flip-Chip, die mehreren Drahtbond-Dies und ein TSV-Arraysubstrat umfasst. - Verfahren nach
Anspruch 14 , wobei das TSV-Arraysubstrat eine Leiterbahn einer ersten Ebene auf einer zweiten Seite des TSV-Arraysubstrats umfasst, ferner Folgendes umfassend: Anbringen des gestapelten umspritzten Die an einer ersten Seite eines Package unter Verwendung der Leiterbahn der ersten Ebene. - Verfahren nach
Anspruch 15 , wobei das Package eine Leiterbahn einer zweiten Ebene auf einer zweiten Seite des Package umfasst. - Verfahren nach
Anspruch 13 , wobei das erste Flip-Chip-Die Flip-Chip-Kontakte auf einer ersten Seite des ersten Flip-Chip-Die beinhaltet, und wobei das Anbringen des ersten Flip-Chip-Die ein Umdrehen des ersten Flip-Chips beinhaltet, um die Flip-Chip-Kontakte an dem TSV-Arraysubstrat anzubringen. - Verfahren nach
Anspruch 17 , wobei das Anbringen der mehreren Drahtbond-Dies in einem Stapel an dem ersten Flip-Chip-Die das Anbringen der Drahtbond-Dies unter Verwendung von Die-Rückseitenfilmen beinhaltet. - Verfahren nach
Anspruch 13 , das ferner Folgendes umfasst: Abscheiden von Material, um ein Drahtbonden auf den Drahtbondinseln zu ermöglichen. - Verfahren nach
Anspruch 19 , wobei das abgeschiedene Material TiAl (Titan-Aluminium) beinhaltet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/000383 WO2017111825A1 (en) | 2015-12-26 | 2015-12-26 | Hybrid technology 3-d die stacking |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112015007236T5 true DE112015007236T5 (de) | 2018-10-11 |
DE112015007236B4 DE112015007236B4 (de) | 2024-05-08 |
Family
ID=59091076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112015007236.5T Active DE112015007236B4 (de) | 2015-12-26 | 2015-12-26 | Vorrichtungen mit Hybridtechnologie-3D-Die-Stapeln und Herstellungsverfahren dafür |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200066640A1 (de) |
DE (1) | DE112015007236B4 (de) |
TW (1) | TWI747856B (de) |
WO (1) | WO2017111825A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020119947A1 (de) | 2020-06-15 | 2021-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102620867B1 (ko) * | 2019-03-15 | 2024-01-04 | 에스케이하이닉스 주식회사 | 브리지 다이를 포함한 반도체 패키지 |
CN111495453B (zh) * | 2020-05-13 | 2021-08-10 | 德运康明(厦门)生物科技有限公司 | 一种微流控芯片批量对齐键合装置 |
US11631660B2 (en) | 2020-08-24 | 2023-04-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11621219B2 (en) | 2021-02-18 | 2023-04-04 | Rockwell Collins, Inc. | Method and apparatus for through silicon die level interconnect |
KR20220156220A (ko) * | 2021-05-18 | 2022-11-25 | 에스케이하이닉스 주식회사 | 적층형 반도체 장치 |
US11955417B2 (en) | 2021-12-14 | 2024-04-09 | Industrial Technology Research Institute | Electronic device having substrate with electrically floating vias |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US7573136B2 (en) * | 2002-06-27 | 2009-08-11 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor device components |
JP4068974B2 (ja) * | 2003-01-22 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体装置 |
US7332801B2 (en) * | 2004-09-30 | 2008-02-19 | Intel Corporation | Electronic device |
US7763963B2 (en) * | 2005-05-04 | 2010-07-27 | Stats Chippac Ltd. | Stacked package semiconductor module having packages stacked in a cavity in the module substrate |
US7485969B2 (en) * | 2005-09-01 | 2009-02-03 | Micron Technology, Inc. | Stacked microelectronic devices and methods for manufacturing microelectronic devices |
KR100923562B1 (ko) | 2007-05-08 | 2009-10-27 | 삼성전자주식회사 | 반도체 패키지 및 그 형성방법 |
US20100109169A1 (en) * | 2008-04-29 | 2010-05-06 | United Test And Assembly Center Ltd | Semiconductor package and method of making the same |
US9818680B2 (en) * | 2011-07-27 | 2017-11-14 | Broadpak Corporation | Scalable semiconductor interposer integration |
US8263434B2 (en) * | 2009-07-31 | 2012-09-11 | Stats Chippac, Ltd. | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP |
US8786066B2 (en) * | 2010-09-24 | 2014-07-22 | Intel Corporation | Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same |
KR101817159B1 (ko) * | 2011-02-17 | 2018-02-22 | 삼성전자 주식회사 | Tsv를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법 |
US8816495B2 (en) * | 2012-02-16 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures and formation methods of packages with heat sinks |
US9953907B2 (en) | 2013-01-29 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | PoP device |
US9087846B2 (en) * | 2013-03-13 | 2015-07-21 | Apple Inc. | Systems and methods for high-speed, low-profile memory packages and pinout designs |
KR20140130920A (ko) * | 2013-05-02 | 2014-11-12 | 삼성전자주식회사 | 패키지 온 패키지 장치 및 이의 제조 방법 |
US9508703B2 (en) | 2014-04-30 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked dies with wire bonds and method |
-
2015
- 2015-12-26 DE DE112015007236.5T patent/DE112015007236B4/de active Active
- 2015-12-26 WO PCT/US2015/000383 patent/WO2017111825A1/en active Application Filing
- 2015-12-26 US US15/774,512 patent/US20200066640A1/en active Pending
-
2016
- 2016-11-25 TW TW105138784A patent/TWI747856B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020119947A1 (de) | 2020-06-15 | 2021-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte |
US11715755B2 (en) | 2020-06-15 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for forming integrated high density MIM capacitor |
DE102020119947B4 (de) | 2020-06-15 | 2023-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte |
Also Published As
Publication number | Publication date |
---|---|
DE112015007236B4 (de) | 2024-05-08 |
TWI747856B (zh) | 2021-12-01 |
WO2017111825A1 (en) | 2017-06-29 |
TW201735310A (zh) | 2017-10-01 |
US20200066640A1 (en) | 2020-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112015007236B4 (de) | Vorrichtungen mit Hybridtechnologie-3D-Die-Stapeln und Herstellungsverfahren dafür | |
DE112010002692B4 (de) | Stapelchip-Pakete in einer Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen, und Systeme, die sie enthalten. | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE112011105992B4 (de) | 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben | |
DE102011090085A1 (de) | Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren | |
DE102012109374B4 (de) | Halbleitergehäuse und Verfahren zum Herstellen desselben | |
DE112011105905B4 (de) | Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt | |
DE102020112887A1 (de) | Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke | |
DE102019118492B4 (de) | Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben | |
DE102014109096B4 (de) | Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips | |
DE112011105990T5 (de) | Integriertes 3D-Schaltungspaket mit Fensterinterposer | |
DE102019109592B4 (de) | Die-stapel und deren ausbildungsverfahren | |
DE102016101770A1 (de) | Struktur und Bildungsverfahren für Chippaket | |
DE102019120381B4 (de) | Integriertes schaltungs-package und verfahren | |
DE102018203820A1 (de) | Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage | |
DE102018203380A1 (de) | Magnetische SST-MRAM-Chip-Abschirmung und Verfahren zur Herstellung selbiger | |
DE102018129433B4 (de) | Fan-Out-Gehäuse und Verfahren | |
DE102020130996A1 (de) | Halbleiter-package und verfahren zu dessen herstellung | |
DE102021133785A1 (de) | Halbleiter-packagestruktur | |
DE112019000113T5 (de) | Halbleiterbauteil mit einem verteilten speicherchip-modul | |
DE112012006409T5 (de) | Mehrfachstapel-BBUL-Paket | |
DE112017008335T5 (de) | Multi-Die, Vertikal-Draht-Package-in-Package-Vorrichtung und Verfahren zum Herstellen desselben | |
DE102017217595A1 (de) | Nichtlineare Mehrzweck-Halbleitergehäuse-Fertigungsstraße | |
DE112017008093T5 (de) | Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten | |
DE102017122096A1 (de) | Gehäusetrukturen und Ausbildungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 112015007325 Country of ref document: DE |