DE112013002558T5 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE112013002558T5
DE112013002558T5 DE112013002558.2T DE112013002558T DE112013002558T5 DE 112013002558 T5 DE112013002558 T5 DE 112013002558T5 DE 112013002558 T DE112013002558 T DE 112013002558T DE 112013002558 T5 DE112013002558 T5 DE 112013002558T5
Authority
DE
Germany
Prior art keywords
reinforcing rib
semiconductor chip
groove
chip
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013002558.2T
Other languages
English (en)
Inventor
c/o Fuji Electric Co. Ltd. Iguchi Kenichi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112013002558T5 publication Critical patent/DE112013002558T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

Es wird eine Rille (105) zur Luftzirkulation in einer Verstärkungsrippe (101) mit einer im Wesentlichen rechteckigen Ringform gebildet, die so vorgesehen ist, dass sie einen konkaven Abschnitt (103) umgibt, der in einer hinteren Oberfläche eines Halbleiterchips (100) vorgesehen ist. Die Rille (105) ist an jeder Seite oder an jeder Ecke der Verstärkungsrippe (101) vorgesehen, sodass sie die Verstärkungsrippe (101) vom inneren Umfang zum äußeren Umfang der Verstärkungsrippe (101) durchquert. Die Tiefe der Rille (105) ist gleich oder kleiner als die Tiefe des konkaven Abschnitts (103), der in der hinteren Oberfläche des Chips vorgesehen ist. Auf diese Weise ist es möglich, ein Halbleiterbauelement, in dem der konkave Abschnitt (103) in der hinteren Oberfläche des Halbleiterchips (100) und die Verstärkungsrippe (101) im äußeren Umfang des konkaven Abschnitts (103) vorgesehen sind, zuverlässig an ein Basissubstrat zu löten, ohne einen Hohlraum in einer im konkaven Abschnitt (103) vorgesehenen Drain-Elektrode zu erzeugen.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, wie z. B. einen vertikalen Transistor oder eine vertikale Diode, worin ein Strom in einer Dickenrichtung eines Halbleitersubstrats fließt.
  • BISHERIGER STAND DER TECHNIK
  • In den letzten Jahren wurden folgende Halbleiterbauelemente vorgeschlagen: ein horizontales Element, in dem ein Strom in einer Richtung parallel zu einer Hauptoberfläche eines Halbleitersubstrats an der einen Seite der Hauptoberfläche fließt; und ein vertikales Element, in dem ein Strom in einer Dickenrichtung des Halbleitersubstrats fließt. In dem vertikalen Element wäre es vorteilhaft, die Dicke des Halbleitersubstrats so gering zu wählen, wie es die gewünschte Durchbruchsspannung noch erlaubt, damit der ON-Widerstand und mit ihm die elektrischen Verluste sinken. Allgemein wird eine Elementstruktur auf der vorderen Oberfläche eines dicken Halbleitersubstrats gebildet und die hintere Oberfläche des Halbleitersubstrats wird geschliffen und poliert, um ein dünnes Halbleitersubstrat (Halbleiterchip) herzustellen (zu produzieren). Wenn die Dicke des Halbleitersubstrats allerdings reduziert wird, ist die mechanische Festigkeit des Halbleitersubstrats unzureichend und es wird befürchtet, dass das Halbleitersubstrat während der Herstellung eines Halbleiterchips bricht.
  • In der nachstehenden Patentschrift 1 wird ein Halbleiterbauelement einschließlich eines Metall-Oxid-Halbleiter-Feldeffekt-Transistors (MOSFET) und eines bipolaren Transistors offengelegt. In dem Halbleiterbauelement sind ein konkaver Abschnitt in einem Abschnitt der hinteren Oberfläche des Chips in einem MOSFET-Bereich und eine Drain-Elektrode am Boden des konkaven Abschnitts vorgesehen. Anhand dieser Struktur ist es möglich, dort die Dicke des Halbleiterchips und den ON-Widerstand zu reduzieren, während die mechanische Festigkeit des gesamten Halbleiterchips erhalten bleibt.
  • In der o. g. Patentschrift 1 wird Silizium (Si) als ein Halbleitermaterial verwendet. In den letzten Jahren wurden allerdings Siliziumkarbid (SiC) oder Galliumnitrid (GaN) verwendet. Der Grund dafür ist, dass SiC oder GaN einen breiteren Bandabstand haben als Si, und die kritische elektrische Feldstärke von SiC oder GaN zehnmal höher ist als die von Si. Somit kann die Dicke eines SiC-Chips oder eines GaN-Chips auf ungefähr ein Zehntel der Dicke eines Si-Chips reduziert werden.
  • Zum Beispiel im Fall eines Bipolartransistors mit isolierter Gate-Elektrode (IGBT) mit einer Nenn-Durchbruchspannung von 600 V bis 1200 V muss der Si-Chip eine Dicke von 70 μm bis 180 μm und der SiC-Chip eine geringe Dicke von 20 μm oder weniger haben. Da der dünne Halbleiterchip allerdings eine schwache mechanische Festigkeit hat, ist es schwierig, den dünnen Halbleiterchip ohne irgendwelche Veränderungen zu behandeln.
  • Um dieses Problem zu lösen, wird in den folgenden Patentschriften 2 bis 4 eine Technik offengelegt, bei der ein konkaver Abschnitt in der hinteren Oberfläche eines SiC-Chips vorgesehen ist, um dort die Dicke des SiC-Chips und damit den ON-Widerstand zu reduzieren. In der folgenden Patentschrift 2 wird z. B. ein vertikaler MOSFET offengelegt, bei dem SiC verwendet wird, worin ein konkaver Abschnitt in der hinteren Oberfläche des Chips und eine Drain-Elektrode am Boden des konkaven Abschnitts vorgesehen sind, um den ON-Widerstand zu reduzieren, ähnlich wie in der folgenden Patentschrift 1.
  • In der folgenden Patentschrift 2 beträgt die Dicke des SiC-Chips in einem anderen als dem Abschnitt, in dem der konkave Abschnitt vorgesehen ist, allerdings 400 μm und die Dicke des SiC-Chips in dem Abschnitt, in dem der konkave Abschnitt vorgesehen ist, 200 μm. Somit liegen keine SiC-spezifischen Merkmale vor. Der Grund dafür ist, dass wenn die Tiefe des konkaven Abschnitts erhöht und die Dicke des SiC-Chips in dem Abschnitt, in dem der konkave Abschnitt vorgesehen ist, reduziert wird, um den ON-Widerstand zu reduzieren, die mechanische Festigkeit des SiC-Chips reduziert wird und es schwierig ist, einen Prozess zu ändern.
  • In der folgenden Patentschrift 3 wird ein Halbleiterbauelement offengelegt, das eine vorderseitige Oberflächen-Elementstruktur enthält, die auf der vorderen Oberfläche eines SiC-Chips vorgesehen ist, eine Vielzahl von konkaven Abschnitten, die in der hinteren Oberfläche des Chips gegenüber der vorderseitigen Oberflächen-Elementstruktur vorgesehen sind, und eine netzförmige Abstützung (nachstehend Verstärkungsrippe genannt), welche die Böden der konkaven Abschnitte umgibt und die Seitenwände der konkaven Abschnitte bildet. In diesem Beispiel hat die Verstärkungsrippe in der Draufsicht eine Netzform. Somit ist es möglich, den ON-Widerstand unter Anwendung mehrerer konkaver Abschnitte zu reduzieren, die in der hinteren Oberfläche des Chips gegenüber der vorderseitigen Oberflächen-Elementstruktur vorgesehen sind, wodurch das Durchbrechen des SiC-Chips während eines Prozesses verhindert wird.
  • In der folgenden Patentschrift 4 ist, ähnlich wie in den folgenden Patentschriften 2 und 3, ein konkaver Abschnitt in der hinteren Oberfläche gegenüber der vorderseitigen Oberflächen-Elementstruktur vorgesehen, der auf der Seite der vorderen Oberfläche eines SiC-Chips vorgesehen ist. Aufgrund dieser Struktur ist es möglich, die mechanische Festigkeit des SiC-Chips aufrecht zu erhalten und den ON-Widerstand zu reduzieren. In diesem Beispiel trägt eine Metallelektrode der hinteren Oberfläche, die in dem konkaven Abschnitt vorgesehen ist, der in der hinteren Oberfläche des Chips gebildet wurde, zur Wahrung der mechanischen Festigkeit des SiC-Chips bei. Die Struktur der hinteren Oberfläche des Halbleiterchips gemäß der einschlägigen Technik wird unter Bezugnahme auf beschrieben. ist ein Diagramm, das die Struktur der hinteren Oberfläche des Halbleiterbauelements gemäß der einschlägigen Technik darstellt. ist eine perspektivische Ansicht, welche die Struktur der hinteren Oberfläche eines Halbleiterchips 100 betrachtet von der hinteren Oberfläche darstellt, ist ein Querschnitt entlang der Linie C-C' von , und ist ein Querschnitt entlang der Linie D-D' von .
  • In ist eine Verstärkungsrippe 101 mit einer durch den äußeren Umfang des Halbleiterchips 100 vorgegebenen Breite in einem Abschnitt des äußeren Umfangs der hinteren Oberfläche des Halbleiterchips 100 vorgesehen. Hier kann die Dicke x der Verstärkungsrippe 101 gleich oder größer als 30 μm, vorzugsweise gleich oder größer als 50 μm sein, um die Verstärkungsrippe 101 vorzusehen und die mechanische Festigkeit des Halbleiterchips 100 zu bewahren. Die Dicke y eines zentralen Abschnitts des Chips, in der eine vorderseitige Oberflächen-Elementstruktur 102 vorgesehen ist, kann in Bezug auf eine Nenn-Durchbruchspannung gleich oder dünner als 20 μm sein. Somit ist in einem konkaven Abschnitt 103, der in der hinteren Oberfläche des Halbleiterchips 100 vorgesehen ist, ein Höhenunterschied z zwischen dem äußeren Umfangsabschnitt des Chips, in dem die Verstärkungsrippe 101 vorgesehen ist, und dem zentralen Abschnitt des Chips, in dem die vorderseitige Oberflächen-Elementstruktur 102 vorgesehen ist, gleich oder größer als 30 μm.
  • Im Allgemeinen beträgt die Dicke der Metallelektrode der hinteren Oberfläche wenige Mikrometer, und es wird ein ausreichender elektrischer Effekt erzielt. Somit verläuft die Metallelektrode der hinteren Oberfläche entlang der Innenwand des konkaven Abschnitts und hat eine Form, die der Form des konkaven Abschnitts entspricht.
  • ZITATENLISTE
  • PATENTSCHRIFT
    • Patentschrift 1: JP 9-102604 A
    • Patentschrift 2: JP 2003-303966 A
    • Patentschrift 3: JP 2006-156658 A
    • Patentschrift 4: JP 2007-243080 A
  • OFFENLEGUNG DER ERFINDUNG
  • DAS DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEM
  • In dem Halbleiterchip 100 in tritt in einem Waferprozess kein Problem auf. Wenn der Halbleiterchip 100 allerdings auf einem Basissubstrat wie z. B. einem Keramiksubstrat angelötet wird, ist die Menge des Lötzinns, die in den konkaven Abschnitt 103 eingebracht wird, im Hinblick auf das Volumen des konkaven Abschnitts 103 nicht ausreichend. Wenn die Menge des Lötzinns zu groß ist, entsteht ein Hohlraum im konkaven Abschnitt 103. Dieses Beispiel wird in beschrieben. ist ein Querschnitt des Zustands des in dargestellten Halbleiterchips nach dem Einbau. In und wird ein Fall dargestellt, bei dem das in den konkaven Abschnitt 103 eingebrachte Lötzinn nicht ausreichend ist und zeigt einen Fall, bei dem zu viel Lötzinn 200 in den konkaven Abschnitt 103 eingebracht wurde.
  • In und ist die hintere Oberfläche des Halbleiterchips 100 durch das Lötzinn 200 mit einem Kupfermuster (Cu) (nicht dargestellt) eines Basissubstrats 300 verbunden. Wenn die Menge des in den konkaven Abschnitt 103 eingebrachten Lötzinns 200 im Hinblick auf das Volumen des konkaven Abschnitts 103 zu gering ist, entsteht in dem Stadium ein Hohlraum 210 zwischen dem Boden des konkaven Abschnitts 103 und dem Lötzinn 200, wenn das geschmolzene Lötzinn 200 sich verfestigt, oder es entsteht ein Hohlraum 220 zwischen dem Lötzinn 200 und den Ecken des Bodens des konkaven Abschnitts 103. Die Hohlräume 210 und 220 haben dieselben Eigenschaften wie Luft und eine erheblich niedrigere Wärmeleitfähigkeit als das Lötzinn 200 um die Hohlräume 210 und 220 oder der Halbleiterchip 100. Somit behindern die Hohlräume 210 und 220 die Wärmeübertragung vom Halbleiterchip 100 zum Lötzinn 200. Wenn sich die während einer elektrischen Verbindung erzeugte Wärme im Chip 100 ansammelt und die angesammelte Wärme gleich oder höher als eine Nennbedingung ist, gibt es Bedenken, dass das Element beschädigt wird.
  • Wenn andererseits die Menge des in den konkaven Abschnitt 103 eingebrachten Lötzinns 200 im Hinblick auf das Volumen des konkaven Abschnitt 103 zu groß ist wie in dargestellt, ragt das Lötzinn 200 in dem Stadium, wenn sich das geschmolzene Lötzinn 200 verfestigt, über den äußeren Umfang des Halbleiterchips 100 hinaus. Weil die Verstärkungsrippe 101 eine geringere Dicke x als 50 μm aufweist, benetzt das Lötzinn 200, das über den äußeren Umfang des Halbleiterchips 100 hinausragt, die vordere Oberfläche des Chips in einer Länge, die der Dicke des Halbleiterchips 100 entspricht, und reicht bis zu einer Metallelektrode (nicht dargestellt) auf der vorderen Oberfläche des Halbleiterchips 100 (Benetzung durch Lötzinn 230), was zu einem Defekt führt. Es ist allerdings schwierig, die Menge des in den konkaven Abschnitt 103 eingebrachten Lötzinns 200 dem Volumen des konkaven Abschnitts 103 anzugleichen.
  • Um die o. g. Probleme wie in der o. g. Patentschrift 4 zu lösen, kann der in der hinteren Oberfläche des Chips vorgesehene konkave Abschnitt 103 mit der Metallelektrode der hinteren Oberfläche gefüllt werden. Wenn somit der dicke Metallfilm gebildet wird, um einen Höhenunterschied von mehreren zehn Mikrometern zwischen dem äußeren Umfangsabschnitts des Chips und dem zentralen Abschnitt des Chips aufzufüllen, steigen die Vorlaufzeit und die Kosten, was nicht wünschenswert ist. Des Weiteren gibt es Bedenken, dass der Halbleiterchip 100 aufgrund der Wärmeausdehnung des dicken Metallfilms reißt.
  • Die Erfindung wurde angesichts der o. g. Probleme gemacht. Um die o. g. Probleme der einschlägigen Technik zu lösen, ist ein Ziel der Erfindung die Bereitstellung eines Halbleiterbauelements, das zuverlässig an eine Elektrode gelötet werden kann, die in einem konkaven Abschnitt der hinteren Oberfläche gegenüber einer vorderseitigen Oberflächen-Elementstruktur vorgesehen ist, ohne aufgrund eines Hohlraums oder der Benetzung durch Lötzinn einen Defekt zu verursachen.
  • VERFAHREN ZUR PROBLEMLÖSUNG
  • Um die o. g. Probleme zu lösen und das Ziel der Erfindung zu erfüllen, hat ein Halbleiterbauelement gemäß einem Aspekt der Erfindung folgende Merkmale. Eine Elementstruktur zur Herstellung eines Stromflusses in eine Dickenrichtung des Halbleitersubstrats ist auf einer vorderen Oberfläche eines Halbleitersubstrats vorgesehen. Ein konkaver Abschnitt ist in einer hinteren Oberfläche des Halbleitersubstrats gegenüber der Elementstruktur vorgesehen. Eine Verstärkungsrippe, die eine Seitenwand des konkaven Abschnitts bildet, ist im äußeren Umfang des konkaven Abschnitts vorgesehen. Die Verstärkungsrippe hat eine größere Dicke als der Abschnitt des Halbleitersubstrats, in dem der konkave Abschnitt gebildet wird. In der Verstärkungsrippe befinden sich mehrere Rillen, welche die Verstärkungsrippe vom inneren Umfang zum äußeren Umfang der Verstärkungsrippe durchqueren.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann die Verstärkungsrippe mindestens einen Satz gegenüberliegender Seiten aufweisen und eine Durchquerungsrichtung der Rille, die in einer der gegenüberliegenden Seiten der Verstärkungsrippe vorgesehen ist und eine Durchquerungsrichtung der Rille, die in der anderen Seite vorgesehen ist, dürfen nicht an derselben Geraden ausgerichtet sein.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann die Tiefe der Rille geringer sein als die Tiefe des konkaven Abschnitts.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann die Tiefe der Rille der Tiefe des konkaven Abschnitts entsprechen.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann der äußere Umfang des Halbleitersubstrats eine rechteckige Form aufweisen.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann der äußere Umfang der Verstärkungsrippe dieselbe Form aufweisen wie der äußere Umfang des Halbleitersubstrats und eine polygonale Form mit mindestens zwei Sätzen gegenüberliegender Seiten haben. Die Rille können in jeder Seite der Verstärkungsrippe oder in einem Abschnitt vorgesehen sein, der jede Ecke des inneren Umfangs der Verstärkungsrippe oder jede Ecke des äußeren Umfangs der Verstärkungsrippe umfasst.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann die Rille an einem Ende jeder Seite der Verstärkungsrippe angelegt werden.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann ein äußerer Umfangsabschnitt der vorderen Oberfläche des Halbleitersubstrats mit einem polyimidbasierten Harz bedeckt werden.
  • In dem Halbleiterbauelement gemäß dem o. g. Aspekt der Erfindung kann die Dicke eines Abschnitts des Halbleitersubstrats, in dem die Elementstruktur gebildet wird, gleich oder größer als 5 μm und gleich oder kleiner als 30 μm sein.
  • Als solches sind gemäß dem o. g. Aspekt der Erfindung die Rillen zur Luftzirkulation in der Verstärkungsrippe vorgesehen, die in der hinteren Oberfläche des Halbleiterchips gebildet wird, und die Luft im konkaven Abschnitt kommt aus den Rillen, die in der Verstärkungsrippe vorgesehen sind, wenn das Lötzinn geschmolzen wird. Somit wird das Lötzinn gleichmäßig im gesamten konkaven Abschnitt verteilt und ein Defekt aufgrund eines Hohlraums kann vermieden werden. In diesem Fall kann, weil die Durchquerungsrichtungen der gegenüberliegenden Rillen der Verstärkungsrippe auf derselben Gerade voneinander abweichen, eine Reduzierung der mechanischen Festigkeit des Halbleiterchips aufgrund der Rillen minimiert werden.
  • AUSWIRKUNG DER ERFINDUNG
  • Entsprechend dem Halbleiterbauelement der Erfindung ist es möglich, einen Halbleiterchip zuverlässig zu löten und das Auftreten eines Defekts aufgrund eines Hohlraums oder eines Defekts aufgrund der Benetzung durch Lötzinn zu verhindern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 1 der Erfindung;
  • ist ein Kennlinienfeld, das die Beziehung zwischen einer Fehlerquote und dem Verhältnis der Breite W einer Rille einer Verstärkungsrippe zur Länge L einer Seite eines Halbleiterchips darstellt;
  • ist ein Querschnitt (Teil 1), in dem schematisch ein Herstellungsprozess eines MOSFET gemäß Ausführungsform 1 der Erfindung dargestellt wird;
  • ist ein Querschnitt (Teil 2) in dem schematisch ein Herstellungsprozess eines MOSFET gemäß Ausführungsform 1 der Erfindung dargestellt wird;
  • ist ein Querschnitt (Teil 3) in dem schematisch ein Herstellungsprozess eines MOSFET gemäß Ausführungsform 1 der Erfindung dargestellt wird;
  • ist ein Querschnitt (Teil 4) in dem schematisch ein Herstellungsprozess eines MOSFET gemäß Ausführungsform 1 der Erfindung dargestellt wird;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 2 der Erfindung;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 3 der Erfindung;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 4 der Erfindung;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 5 der Erfindung;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 6 der Erfindung;
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 7 der Erfindung;
  • ist eine Darstellung der hinteren Oberflächenstruktur eines Halbleiterchips gemäß der einschlägigen Technik;
  • ist ein Querschnitt, der den Status des in dargestellten Halbleiterchips nach dem Einbau darstellt.
  • AUFÜHRUNGSFORM(EN) DER ERFINDUNG
  • Nachstehend werden die bevorzugten Ausführungsformen eines Halbleiterbauelements gemäß der Erfindung unter Bezugnahme auf die Zeichnungen genau beschrieben. In der Spezifikation und den begleitenden Zeichnungen, in den Schichten oder Regionen mit dem Zusatz „n” oder „p”, bedeutet ein Elektron oder ein Loch einen Majoritätsträger. Des Weiteren bedeuten die n oder p angefügten Symbole ”+” und ”–”, dass die Störstellendichte höher und niedriger ist als die der Schicht ohne die Symbole. In der Beschreibung der folgenden Ausführungsformen und den begleitenden Zeichnungen sind dieselben Komponenten mit denselben Referenzziffern gekennzeichnet und deren Beschreibung wird nicht wiederholt. Die Erfindung ist nicht auf die folgenden Ausführungsformen limitiert, solange deren Umfang und Erfindungsgedanke erfüllt sind.
  • (Ausführungsform 1)
  • ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 1 der Erfindung. ist ein Querschnitt und ist eine Draufsicht, die einen Halbleiterchip von einer hinteren Oberfläche aus betrachtet darstellt. ist ein Querschnitt entlang der Linie B-B' von und ist ein Querschnitt entlang der Linie A-A' von . In Ausführungsform 1 wird ein SiC-Substrat (Halbleiterchip) 100 verwendet, das durch Bildung einer SiC-Epitaxialschicht auf einem Bulksubstrat (nachstehend ein SiC-Bulksubstrat genannt) aus Siliziumkarbid (SiC) erhalten wird, und eine vorderseitige Oberflächen-Elementstruktur 102 eines MOSFET wird auf einer vorderen Oberfläche gebildet, die eine Oberfläche nahe der SiC-Epitaxialschicht des Chips ist. Das SiC-Bulksubstrat und die SiC-Epitaxialschicht sind vom Typ n.
  • Besonders die MOS-Gate-artige (Metalloxidfilm-Halbleiter mit isoliertem Gate) vorderseitige Oberflächen-Elementstruktur 102, bei der eine n–-Driftschicht, eine p+-Basiszone, eine epitaktische Zone des p-Typs, ein J-FET-Gebiet des n-Typs, eine n+-Quellzone, eine p+-Kollektorzone, ein Gate-isolierender Film, eine Gate-Elektrode, ein zwischenschichtisolierender Film und eine Quellelektrode anhand eines Herstellungsverfahrens für Halbleiterbauelemente gemäß Ausführungsform 1 gebildet werden, das nachstehend beschrieben wird, wird auf der SiC-Epitaxialschicht auf der vorderen Oberfläche des Halbleiterchips 100 gebildet. Das SiC-Bulksubstrat wird bearbeitet, und es wird ein konkaver Abschnitt 103 in einer Zone der hinteren Oberfläche des Halbleiterchips 100 gebildet, die der vorderseitige Oberflächen-Elementstruktur 102 gegenüber liegt (eine Zone gegenüber der Zone der vorderen Oberfläche des Chips, in der die vorderseitige Oberflächen-Elementstruktur 102 vorgesehen ist). Auf diese Weise wird eine Verstärkungsrippe 101 mit einer im Wesentlichen rechteckigen Ringform gebildet, die eine große Dicke in einem vorgegebenen Breitenbereich vom äußeren Umfang des Chips hat.
  • In jeder Seite der Verstärkungsrippe 101 ist eine Rille 105 vorgesehen. Die Rille 105 durchläuft jede Seite der Verstärkungsrippe 101 vom inneren Umfang zum äußeren Umfang und durchquert jede Seite. Des Weiteren sind die Rillen 105 in der hinteren Oberfläche des Chips so angeordnet, dass die in den gegenüberliegenden Seiten der Verstärkungsrippe 101 vorgesehen Rillen 105 in der Durchquerungsrichtung der Rillen 105 nicht auf derselben Geraden angeordnet sind (die Richtung senkrecht zur Seite der Verstärkungsrippe 101), das heißt, die Rillen 105 sind sich nicht gegenüber angeordnet. Der Grund dafür ist, dass, wenn die Rillen 105, die in den gegenüberliegenden Seiten der Verstärkungsrippe 101 auf derselben Gerade in der Durchquerungsrichtung der Rille 105 angeordnet werden, die die Richtungen, in denen Spannung angelegt wird, in den Rillen aufeinander abgestimmt sind, die mechanische Festigkeit des Halbleiterchips 100 reduziert wird und der Halbleiterchip 100 wahrscheinlich brechen würde.
  • Wenn der konkave Abschnitt 103 die n–-Driftschicht erreicht, bildet sich eine n+-Kollektorschicht, die nachstehend beschrieben wird, vom Boden der Verstärkungsrippe 101 zur Innenwand des konkaven Abschnitts 103, nachdem die Verstärkungsrippe 101 gebildet wurde, um den Kontaktwiderstand mit einer Drain-Elektrode zu reduzieren. Danach wird die Drain-Elektrode, bei der es sich um einen Metallfilm handelt, auf der Oberfläche der n+-Kollektorschicht gebildet. In dem Element gemäß dieser Ausführungsform wird die mechanische Festigkeit des Halbleiterchips 100 von der Verstärkungsrippe 101 aufrechterhalten und die Dicke eines Abschnitts des Halbleiterchips 100, in dem die vorderseitige Oberflächen-Elementstruktur 102 gebildet wird, wird durch den konkaven Abschnitt 103 reduziert. Somit ist es möglich, den ON-Widerstand zu reduzieren.
  • Ein äußerer Umfangsabschnitt der vorderen Oberfläche des Halbleiterchips 100 ist mit einem polyimidbasierten Harz als ein Schutzfilm des äußeren Umfangs 104 bedeckt und verhindert die Benetzung durch Lötzinn der vorderen Oberfläche des Chips, wenn der Halbleiterchip 100 mit Lötzinn 200 auf einem Basissubstrat 300 montiert wird. In Ausführungsform 1 hat der Halbleiterchip 100 eine Quadratform mit einer Größe (Chipgröße), bei der eine Seite 3 mm misst und die Verstärkungsrippe 101 in der hinteren Oberfläche des Chips eine Breite von 0,5 mm aufweist. Die Rille 105 ist 0,3 mm entfernt von der Innenseite der Ecke der Verstärkungsrippe 101. Die Breite der Rille 105 beträgt 0,3 mm. Die Breite der Rille 105 bedeutet die Öffnungsweite der Rille 105 in einer Richtung senkrecht zu der Richtung, in welche die Rille 105 die Seite der Verstärkungsrippe 101 vom inneren Umfang zum äußeren Umfang durchläuft (durchquert).
  • In Ausführungsform 1 wird die Rille 105 in jeder Seite der Verstärkungsrippe 101 gebildet. Diese Struktur hat einen stabilisierenden Effekt auf den Halbleiterchip 100, wenn der Halbleiterchip 100 auf dem Basissubstrat 300 befestigt wird. Das heißt, mit einer Reduzierung der Dicke des Halbleiterchips 100 wird auch das Gewicht des Halbleiterchips 100 reduziert. Wenn in diesem Fall das Lötzinn 200 geschmolzen wird, gibt es Bedenken, dass die Position des Halbleiterchips 100, der aufgrund einer Reduzierung der Dicke leichter geworden ist, vom Basissubstrat 300 abweicht. Insbesondere wenn die Rillen 105 nicht in allen Seiten der Verstärkungsrippe 101 gebildet werden, variiert die Menge des Lötzinns 200, der aus dem konkaven Abschnitt 103 durch die Rillen 105 herausfließt, in Abhängigkeit von der Position der Rillen 105. Somit ist die Form des Endes des Lötzinns 200, der durch die Rillen 105 aus dem konkaven Abschnitt 103 herausfließt, im Hinblick auf den Halbleiterchip 100 asymmetrisch. In diesem Fall wird der Halbleiterchip 100 in die Richtung geneigt, in die eine geringe Menge Lötzinn 200 fließt, der Halbleiterchip 100 rotiert um die Seite der Verstärkungsrippe 101, in der die Rille 105 nicht gebildet ist, oder der Halbleiterchip 100 bewegt sich zu der Seite der Verstärkungsrippe 101, in der die Rille 105 nicht gebildet ist. Wenn im Gegensatz dazu die Rillen 105 in allen Seiten der Verstärkungsrippe 101 gebildet werden, fließt nahezu dieselbe Menge an Lötzinn 200 durch die Rillen 105 aus dem konkaven Abschnitt 103 heraus. Somit ist die Form des Endes des Lötzinns 200, der durch die Rillen 105 aus dem konkaven Abschnitt 103 herausfließt, im Hinblick auf den Halbleiterchip 100 symmetrisch. Aufgrund dessen wird der Halbleiterchip 100 auf dem Lötzinn 200 stabilisiert und bei der Montage treten keine Probleme auf.
  • Die Position der Rille 105 weicht von der Mittellinie des Halbleiterchips 100 ab und die Rillen 105, die in den gegenüberliegenden Seiten der Verstärkungsrippe 101 vorgesehen sind, sind nicht auf derselben Geraden angeordnet. Wenn das Lötzinn 200 in dieser Struktur durch die Rillen 105 zur Außenseite des konkaven Abschnitts 103 abgeleitet wird, gibt es Bedenken, dass die seitliche Oberfläche der Verstärkungsrippe 101 in der Nähe der Ecke vom abgeleiteten Lötzinn 200 in eine erste Richtung entgegengesetzt zur Ableitungsrichtung des Lötzinns 200 gepresst wird und der Halbleiterchip 100 rotiert. Die Rotation des Halbleiterchips 100 kann durch externe mechanische Mittel unterdrückt werden. In Ausführungsform 1 wird eine Seitenwand der Rille 105, die sich nahe der Ecke der Verstärkungsrippe 101 befindet, in Richtung der Ecke der Verstärkungsrippe 101 im Hinblick auf die andere Seitenwand geneigt, sodass die Breite der Rille 105 an der äußeren Umfangsseite der Verstärkungsrippe 101 0,2 mm größer ist als an der inneren Umfangsseite und von der Innen- zur Außenseite größer wird. Die Breite der Rille 105 nimmt von innen nach außen zu und die Ecke der Verstärkungsrippe 101 wird mit dem abgeleiteten Lötzinn 200 bedeckt. Somit wird eine Seitenwand, die sich senkrecht zur seitlichen Oberfläche befindet, auf die durch das Lötzinn 200 in die erste Richtung in der Nähe der Ecke der Verstärkungsrippe 101 Kraft ausgeübt wird, in eine zweite Richtung senkrecht zur ersten Richtung gepresst und die Rotation des Halbleiterchips 100 wird unterdrückt. Auf diese Weise werden Maßnahmen zur Anwendung einer Kraft zur Umkehr der Drehung des Halbleiterchips 100 eingeleitet (Drehung des Halbleiterchips 100 in eine Richtung entgegen der Rotationsrichtung des Halbleiterchips 100, wenn das Lötzinn 200 durch die Rille 105 zur Außenseite des konkaven Abschnitts 103 abgeleitet wird).
  • Es ist vorzuziehen, dass die Dicke eines Abschnitts des Halbleiterchips 100, in dem die vorderseitige Oberflächen-Elementstruktur 102 gebildet wird, gleich oder größer als 5 μm und gleich oder kleiner als 30 μm ist. Der Grund dafür lautet wie folgt: Wenn die Dicke des Abschnitts des Halbleiterchips 100, in dem die vorderseitige Oberflächen-Elementstruktur 102 gebildet wird, weniger als 5 μm beträgt, wird die mechanische Festigkeit des Halbleiterchips 100 reduziert und es besteht ein hohes Durchbruchrisiko während eines Prozesses. Wenn andererseits, die Dicke des Abschnitts des Halbleiterchips 100, in dem die vorderseitige Oberflächen-Elementstruktur 102 gebildet wird, größer als 30 μm ist, steigt der ON-Widerstand und eine gewünschte Leistung des Elements wird nicht erzielt.
  • Es ist vorzuziehen, dass die Dicke des Halbleiterchips 100 im äußeren Umfangsabschnitt des Chips, in dem die Verstärkungsrippe 101 gebildet wird, gleich oder größer als 50 μm und gleich oder kleiner als 100 μm ist. Der Grund dafür lautet wie folgt: Wenn die Dicke des Halbleiterchips 100 im äußeren Umfangsabschnitt des Chips, in dem die Verstärkungsrippe 101 gebildet wird, weniger als 50 μm beträgt, wird die mechanische Festigkeit des Halbleiterchips 100 reduziert, und es besteht ein hohes Durchbruchrisiko während des Prozesses. Wenn andererseits die Dicke des Halbleiterchips 100 im äußeren Umfangsabschnitt des Chips, in dem die Verstärkungsrippe 101 gebildet wird, größer als 100 μm, ist der Höhenunterschied zum konkaven Abschnitt 103 zu groß und die Vorlaufzeit eines Prozesses zur Bildung des konkaven Abschnitts 103 oder die Kosten steigen.
  • Es ist vorzuziehen, dass die Breite der Verstärkungsrippe 101 gleich oder größer als 50 μm und gleich oder kleiner als 1000 μm ist. Der Grund dafür lautet wie folgt: Wenn die Breite der Verstärkungsrippe 101 weniger als 50 μm beträgt, wird die mechanische Festigkeit des Halbleiterchips 100 reduziert, und es besteht ein hohes Durchbruchrisiko während des Prozesses. Wenn andererseits die Breite der Verstärkungsrippe 101 mehr als 1000 μm beträgt, wird der Bereich des konkaven Abschnitts 103 reduziert und der ON-Widerstand steigt.
  • Es ist vorzuziehen, dass das W/L-Verhältnis der Breite W der Rille 105 der Verstärkungsrippe 101 zur Länge L einer Seite des Halbleiterchips 100 gleich oder größer als 0,1 und gleich oder kleiner als 0,3 ( ) ist. Der Grund dafür lautet wie folgt: ist ein Kennlinienfeld, das die Beziehung zwischen einer Fehlerquote und dem Verhältnis der Breite W der Rille der Verstärkungsrippe zur Länge L einer Seite eines Halbleiterchips darstellt. Wenn wie in dargestellt der W/L-Wert geringer als 0,1 ist, wird das Fließvermögen des Lötzinns 200 reduziert und es wird ein Defekt durch einen auftretenden Hohlraum verursacht. Wenn andererseits der B/L-Wert größer als 0,3 ist, wird die mechanische Festigkeit des Halbleiterchips 100 reduziert und der Halbleiterchip 100 bricht während eines Prozesses.
  • Es ist vorzuziehen, dass die Tiefe der Rille 105 der Verstärkungsrippe 101 sich im Bereich von 50% bis 100% der Tiefe des konkaven Abschnitts 103 in der hinteren Oberfläche des Chips befindet. Der Grund dafür lautet wie folgt: Wenn die Tiefe der Rille 105 größer als 100% der Tiefe des konkaven Abschnitts 103 und größer als die Tiefe des konkaven Abschnitts 103 ist, wird die mechanische Festigkeit des Halbleiterchips 100 reduziert, und es gibt Bedenken, dass der Halbleiterchip 100 während eines Prozesses bricht. Wenn andererseits die Tiefe der Rille 105 geringer als 50% der Tiefe des konkaven Abschnitts 103 beträgt, funktioniert die Rille 105 während des Lötens nicht als Entlüftung.
  • In wird der Halbleiterchip 100 mit dem Lötzinn 200 auf dem Basissubstrat 300 montiert. Danach erfolgt die Erhitzung in einem Verarbeitungsofen, wobei die Temperatur erhöht wird, um das Lötzinn 200 zu schmelzen. In diesem Fall fließt das geschmolzene Lötzinn 200 durch die Rillen 105 der Verstärkungsrippe 101 von der Innen- zur Außenseite der Verstärkungsrippe 101 oder von der Außen- zur Innenseite der Verstärkungsrippe 101. Somit ist es möglich, das Lötzinn 200 mit einer optimalen Dicke zu verfestigen, ohne dass ein Hohlraum im konkaven Abschnitt 103 verbleibt. Auf diese Weise wird die Befestigung des Halbleiterchips 100 ohne eine positionelle Abweichung des Halbleiterchips 100 abgeschlossen.
  • Wenn somit die Rillen 105, die zur Luftzirkulation in der Verstärkungsrippe 101 vorgesehen sind, in der hinteren Oberfläche des Halbleiterchips 100 gebildet werden, ist es möglich, den Halbleiterchip 100 an einem Modul zu befestigen, ohne die Drain-Elektrode des konkaven Abschnitts 103 aufgrund eines Hohlraums zu beschädigen. Somit wird die Wärmeübertragung vom Halbleiterchip 100 verbessert und es ist möglich, die Lebensdauer des Halbleiterbauelements zu verlängern. Des Weiteren wird der äußere Umfangsabschnitt des Chips mit einem polyimidbasierten Harz bedeckt, das als Schutzfilm des äußeren Umfangs 104 dient. Somit erreicht das Lötzinn 200, selbst wenn die vordere Oberfläche des Chips benetzt wird, nicht die vordere Oberfläche des Chips. Aufgrund dessen ist es möglich, einen Defekt aufgrund der Benetzung durch Lötzinn 200 zu verhindern.
  • bis sind Querschnitte, die schematisch einen Herstellungsprozess des MOSFET gemäß Ausführungsform 1 der Erfindung darstellen. Nachstehend wird der Herstellungsprozess des Halbleiterbauelements gemäß Ausführungsform 1 beschrieben. In dem Herstellungsprozess wurde unter Verwendung eines Substrat des n-Typs ein vertikaler MOSFET mit SiC als ein Hauptmaterial hergestellt (produziert). Zuerst wird ein 4H-SiC Substrat mit einem Durchmesser von 150 mm und einer Dicke von 300 μm, das ein n-Typ ist, und eine (0001) Si-Fläche als vordere Oberfläche aufweist, als ein Substrat des n-Typs 10 vorbereitet. Dann wurde eine n–-Driftschicht 11 anhand eines chemischen Dampfabscheidungsverfahrens (CVD) epitaktisch auf der vorderen Oberfläche des Substrats des n-Typs 10 gewachsen ( ).
  • Beim epitaktischen Wachstum eines SiC-Films, der sich in der n–-Driftschicht 11 befinden wird, wird Silangas (SiH4) als ein Siliziummaterial und Propangas (C3H8) als ein Kohlenstoffmaterial verwendet. Des Weiteren werden z. B. Arsengas (AsH3) und Antimonwasserstoffgas (SbH3) als ein Dotiermaterial zur Änderung des SiC-Films, der sich in der n–-Driftschicht 11 befinden wird, in einen Film des n-Typs, verwendet. Die Störstellendichte der n–-Driftschicht 11 betrug 1,8 × 1016 cm–3. So wurde ein epitaktisches SiC-Substrat gebildet, in dem die n–-Driftschicht 11 auf dem Substrat des n-Typs 10 gebildet wurde. Eine Oberfläche des epitaktischen SiC-Substrats nahe der n–-Driftschicht 11 war eine vordere Oberfläche eines Substrats, und eine Oberfläche des epitaktischen SiC-Substrats nahe des Substrats des n-Typs 10 war eine hintere Oberfläche des Substrats.
  • Danach wurde durch Fotolithographie eine Ionenimplantationsmaske (nicht dargestellt) mit einem vorher festgelegten Muster auf der n–-Driftschicht 11 (der vorderen Oberfläche des Substrats) gebildet. Dann wurden Aluminium-Ionen (Al) in einer Dosis von ca. 1 × 1016 cm2 bei einer Substrattemperatur von 600°C unter Anwendung der Ionenimplantationsmaske als einer Maske (Hochtemperatur-Ionenimplantation) implantiert. Dann wurde die Ionenimplantationsmaske entfernt und es wurde selektiv eine p+-Basiszone 12 in einer Oberflächenschicht der Oberfläche der n–-Driftschicht 11 nahe der vorderen Oberfläche des Substrats in einer aktiven Zone 40 gebildet.
  • Dann wurde Trimethylindium (In(CH3)3) als ein Dotiergas verwendet, und ein SiC-Film des p-Typs mit einer Störstellendichte von 5 × 1016 cm–3 wurde auf der gesamten Oberfläche der n–-Driftschicht 11 epitaktisch gewachsen, um die p+-Basiszone 12 abzudecken und gleichzeitig ein epitaktisches Gebiet des p-Typs 13 zu bilden. Zu diesem Zeitpunkt ergibt sich die Dicke des epitaktischen SiC-Substrats aus der Summe der Dicke des Substrats des n-Typs 10, der Dicke der n–-Driftschicht 11 und der Dicke des epitaktischen Gebiets des p-Typs 13. Des Weiteren wurde das epitaktische Gebiet des p-Typs 13 in einem Durchbruchspannungsstruktur-Teil durch Trockenätzen entfernt. Ein J-FET-Gebiet des n-Typs 14, eine n+-Quellzone 15 und eine p+-Kollektorzone 16 wurden in vorher festgelegten Zonen des epitaktischen Gebiets des p-Typs 13 durch einen fotolithographischen Prozess und einen Hochtemperatur-Ionenimplantationsprozess gebildet ( ). Ein JTE-Gebiet des p-Typs wurde als eine Durchbruchspannungszone im äußeren Umfang des Chips gebildet, sodass es die MOSFET-Zone umschließt (nicht dargestellt). Es wurde eine Ionenimplantation zur Bildung des J-FET-Gebiets des n-Typs 14 und der p+-Kollektorzone 16 durchgeführt, während die Beschleunigungsenergie von 40 keV auf 460 keV geändert wurde, sodass Ionenspezies eine tiefe Zone erreichten.
  • Danach erfolgte ein schneller Wärmebehandlungsprozess bei einer Temperatur von 1700°C über 2 Minuten zur Aktivierung der Ionen. Danach erfolgte eine Wärmebehandlung in einer Oxidationsatmosphäre zur thermischen Oxidation eines Siliziumabschnitts, wobei ein Gate-isolierender Film 17 mit einer Dicke von 70 nm gebildet wurde, um das epitaktische Gebiet des p-Typs 13, das J-FET-Gebiet des n-Typs 14 und die n+-Quellzone 15 abzudecken. Dann wurde eine Gate-Elektrode 18 auf einem Gate-isolierenden Film 17 gebildet, um einen MOS-Gate-Abschnitt einer vorderseitigen Oberflächen-Elementstruktur zu bilden. Die Gate-Elektrode 18 ist ein Polysiliziumfilm mit hoher Störstellenkonzentration mit einer Dicke von 0,5 μm, der durch das CVD gebildet und durch einen fotolithographischen Prozess und einen Ätzprozess zu einem gewünschten Muster verarbeitet wird.
  • Dann wurde anhand des CVD-Verfahrens Borphosphorsilikatglas (BPSG) mit einer Dicke von 1 μm als ein zwischenschichtisolierender Film 19 gebildet und anhand des fotolithographischen Prozesses und eines Ätzverfahrens in ein gewünschtes Muster gebracht. Dann wurde ein Kaschierfilm aus einem Nickelfilm (Ni) und einem Titanfilm (Ti) als eine Quellelektrode 20 auf der Oberfläche der n+-Quellzone 15 und der Oberfläche der p+-Kollektorzone 16 gebildet, um damit einen ohmschen Kontakt herzustellen ( ).
  • Dann wurde anhand des CVD-Verfahrens ein Siliziumnitridfilm (SiN) mit einer Dicke von 1 μm als ein letzter Schutzfilm (nicht dargestellt) gebildet, der auf der vorderen Oberflächenseite des Substrats angeordnet wurde. Der finale Schutzfilm wurde in einer vorher festgelegten Form gestaltet. Auf diese Weise wurde die vorderseitige Oberflächen-Elementstruktur fertiggestellt. In Ausführungsform 1 wird der Siliziumnitridfilm als letzter Schutzfilm verwendet. Allerdings wird der Siliziumnitridfilm nicht zwangsläufig als Schutzfilm verwendet. Jeder Isolierfilm kann als Schutzfilm verwendet werden. Es kann z. B. ein Film aus organischem Material wie ein Polyimidfilm, ein Siliziumdioxidfilm (SiO2) oder ein amorpher Kohlenstofffilm als der Siliziumnitridfilm verwendet werden.
  • Dann wurde die vordere Oberfläche des Substrats, auf dem die vorderseitige Oberflächen-Elementstruktur gebildet wurde, auf einem Trägersubstrat befestigt (nicht dargestellt), und die hintere Oberfläche des Substrats des n-Typs 10 wurde so geschliffen, dass die Dicke des Substrats des n-Typs 10 auf 50 μm reduziert wurde. Da in Ausführungsform 1 die Dicke des Substrats des n-Typs 10 vor dem Schleifen 300 μm beträgt, wird die hintere Oberfläche ebenfalls geschliffen, um die Zeit zu reduzieren, die für einen Grabenätzungsprozess benötigt wird, der an der hinteren Oberfläche des Substrats durchgeführt wird, nachdem die hintere Oberfläche geschliffen wurde. Wenn somit die Dicke des Substrats des n-Typs 10 vor dem Schleifen ausreichend gering ist, z. B. ca. 50 μm, kann der Schleifprozess der hinteren Oberfläche ausgelassen werden.
  • Dann wurde ein Ni-Film mit einer Dicke von ca. 1 μm auf der Grundfläche des Substrats des n-Typs 10 aufgebracht. Teile des Ni-Films in einer den konkaven Abschnitt bildenden Zone (eine Zone gegenüber der vorderseitigen Oberflächen-Elementstruktur) im zentralen Abschnitt des Elements und eine rillenbildende Zone im äußeren Umfangsabschnitt des Elements wurden durch einen fotolithographischen Prozess und einen Ätzprozess entfernt. Der zentrale Abschnitt des Elements ist ein zentraler Abschnitt (aktive Zone 40) des Halbleiterchips, der durch Trennung entsteht, was nachstehend beschrieben wird, und der äußere Umfangsabschnitt des Elements ist ein äußerer Umfangsabschnitt (Durchbruchspannungsstruktur-Teil 30) des Halbleiterchips, der die aktive Zone 40 umgibt. Dann wurde die Grabenätzung der hinteren Oberfläche des Substrats unter Verwendung des verbleibenden Abschnitts des Ni-Films als Ätzmaske durchgeführt, um einen konkaven Abschnitt im zentralen Abschnitt des Elements des Substrats des n-Typs 10 zu bilden. Auf diese Weise verblieb der äußere Umfangsabschnitt des Elements als die Verstärkungsrippe, und die Rillen wurden in einem Teil des äußeren Umfangsabschnitts des Elements gebildet. In diesem Fall erfolgt die Grabenätzung so, dass der konkave Abschnitt bis zur n–-Driftschicht 11 reicht. Somit ist die n–-Driftschicht 11 vom Grund der Grabenrille ungeschützt. In diesem Fall betrug die Dicke des zentralen Elementabschnitts, in dem die vorderseitige Oberflächen-Elementstruktur gebildet wurde, ca. 20 μm und der Höhenunterschied zwischen dem zentralen Abschnitt des Elements und der Verstärkungsrippe im konkaven Abschnitt ca. 30 μm.
  • Dann wurden der verbleibende Abschnitt des Ni-Films und des Oxidfilms auf der äußersten Oberfläche des Substrats entfernt. Dann wurden die Arsenionen (As) in die Innenwand des konkaven Abschnitts implantiert, und es wurde eine Wärmebehandlung vorgenommen, um eine n+-Kollektorschicht 21 entlang der Innenwand des konkaven Abschnitts zu bilden. Dann wurde auf der hinteren Oberfläche des Substrats ein Al-Film als eine Drain-Elektrode 22 gebildet, bei der es sich um eine Elektrode der hinteren Oberfläche handelte, und es wurde eine Wärmebehandlung durchgeführt. Da sich Ausführungsform 1 auf ein MOSFET-Gerät bezieht, kann die Drain-Elektrode 22 mindestens auf der Oberfläche der n+-Kollektorschicht 21 und der hinteren Oberfläche des Substrats des n-Typs 10 gebildet werden und muss nicht zwangsläufig auf der seitlichen Oberfläche des Halbleiterchips gebildet werden. Dann wurde das Trägersubstrat von der vorderen Oberfläche des Substrats entfernt, und ein polyimidbasiertes Harz wurde als ein Schutzfilm des äußeren Umfangs 23 auf den äußeren Umfangsabschnitt des Elements aufgebracht, der auf der vorderen Oberfläche des Substrats MOS-Gate-Abschnitt angeordnet wurde. Auf diese Weise wurde der Prozess der Elementbildung abgeschlossen ( ).
  • Dann wurde das epitaktische SiC-Substrat in Quadrate geschnitten, bei denen eine Seite 3 mm betrug. Auf diese Weise erhielt man einen Halbleiterchip mit einer gewünschten Größe. Des Weiteren wurde eine Lötzinnkugel, die aus Zinn-(Sn)-Antimon-(Sb)-basiertem Material bestand, auf einem Basissubstrat platziert, das durch Befestigung eines Kupfermusters auf einer Keramikschicht (Isolierschicht) erhalten wurde, der unterteilte Halbleiterchip wurde auf der Lötzinnkugel platziert, und es erfolgte eine Erwärmung bei einer Temperatur von 300°C, um die Elektrode der hinteren Oberfläche des Halbleiterchips und das Basissubstrat durch Verlöten elektrisch zu verbinden. Des Weiteren wurden durch Drahtbonden dünne Drähte mit der vorderen Oberfläche des Halbleiterchips verbunden und das montierte Element wurde mit einem Harz versiegelt oder in einer Harzumhüllung untergebracht. Auf diese Weise wurde das Halbleiterbauelement gemäß Ausführungsform 1 hergestellt (nicht dargestellt).
  • Es wurde der Bindungszustand der Schnittstelle zwischen dem Lötzinn und der Innenwand des konkaven Abschnitts in dem gemäß Ausführungsform 1 hergestellten Halbleiterbauelement geprüft. Demzufolge wurde kein Hohlraum im konkaven Abschnitt festgestellt (z. B. die Schnittstelle zwischen dem Lötzinn und der Innenwand des konkaven Abschnitts), und die Sichtprüfung ergab keine Benetzung durch das Lötzinn.
  • (Ausführungsform 2)
  • In Ausführungsform 2 wird die Form der Rille der Verstärkungsrippe in der hinteren Oberfläche des Chips gemäß Ausführungsform 1 verändert. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 2 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt. ist ein Querschnitt entlang der Line B-B' in und ist ein Querschnitt entlang der Linie A-A' in . In Ausführungsform 2 hat eine Rille 105 zur Unterdrückung der Rotation des Halbleiterchips folgende Form: Eine Seitenwand der Rille 105 entfernt von der Ecke einer Verstärkungsrippe 101 ist im Hinblick auf die andere Seitenwand so geneigt, dass die Breite der Rille 105 an der inneren Umfangsseite der Verstärkungsrippe 101 größer ist als die an der äußeren Umfangsseite und von innen nach außen reduziert wird. Wenn der auf einer Lötzinnkugel befindliche Chip erhitzt wird, fließt das Lötzinn. Das im konkaven Abschnitt verbleibende Lötzinn, der sich in der hinteren Oberfläche des Chips befindet, fließt über die Verstärkungsrippe und die Rillen nach draußen und der Chip rotiert. Weil die Bewegung im Allgemeinen z. B. durch eine Schablone limitiert ist, erfolgt die positionelle Abweichung im Chip in der Rotationsrichtung. Demgegenüber werden, weil die Breite der Rille 105 von innen nach außen reduziert wird, Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips eingeleitet.
  • (Ausführungsform 3)
  • In Ausführungsform 3 wird die flache Form des konkaven Abschnitts, die in der hinteren Oberfläche des Chips vorgesehen ist, gemäß Ausführungsform 1 verändert. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 3 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt, und ist ein Querschnitt entlang der Linie A-A' in . In Ausführungsform 3 hat ein konkaver Abschnitt 103 in der hinteren Oberfläche des Chips eine runde Form in einer Draufsicht, sodass die Entstehung eines Hohlraums im konkaven Abschnitt 103 weniger wahrscheinlich ist. In diesem Beispiel werden in der Rille 105 keine Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips eingeleitet. Allerdings kann die Form der Rille 105 wie in Ausführungsform 1 und 2 verändert werden, und es können Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips eingeleitet werden.
  • (Ausführungsform 4)
  • In Ausführungsform 4 werden die Form des Chips, die flache Form des konkaven Abschnitts, die in der hinteren Oberfläche des Chips vorgesehen ist, und die Anordnung der Rillen in der Verstärkungsrippe in Ausführungsform 1 verändert. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 4 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt, ist ein Querschnitt entlang der Linie B-B' in , und ist ein Querschnitt entlang der Linie A-A' in . In Ausführungsform 4 hat der Chip eine rechteckige Form mit den Abmessungen 2,5 mm × 4 mm, die Verstärkungsrippe hat eine einheitliche Breite von 0,5 mm vom äußeren Umfang des Chips, und eine Rille 105 mit einer Breite von 0,3 mm ist am Ende jeder Seite einer Verstärkungsrippe 101 vorgesehen.
  • Die Rille 105 durchläuft die Seite der Verstärkungsrippe 101 von innen nach außen und durchquert die Seite so, dass die Seitenwand davon in einem vorher festgelegten Winkel in einer Richtung senkrecht zur Seite der Verstärkungsrippe 101 geneigt ist. Die Rille 105 kann an der Ecke der Verstärkungsrippe 101 vorgesehen werden. Wenn der Chip somit eine rechteckige Form hat, werden die gegenüberliegenden Rillen 105 nicht auf derselben Geraden angeordnet, selbst wenn die Rille 105 am Ende jeder Seite der Verstärkungsrippe 101 oder in jeder Ecke der Verstärkungsrippe 101 vorgesehen wird. Somit ist es möglich, eine Reduzierung der mechanischen Festigkeit des Halbleiterchips zu verhindern, und die Entstehung eines Hohlraums ist weniger wahrscheinlich. In Ausführungsform 4 besteht der Grund, warum die Rille 105, die in Kontakt mit einem äußeren Umfangsabschnitt des Chips kommt, von der Ecke abweicht, darin, dass wenn die Rille 105 an der Ecke vorgesehen ist, der Winkel zwischen der Seitenwand der Rille 105 und der seitlichen Oberfläche der Verstärkungsrippe 101 spitz ist und ein Abplatzen (Defekt), wie z. B. das Brechen der Ecke der Verstärkungsrippe 101, während des Trennprozesses auftritt. Weil die Rille 105, die in Kontakt mit dem äußeren Umfangsabschnitt des Chips kommt, von der Ecke abweicht, ist ein Abplatzen während des Trennens weniger wahrscheinlich.
  • In Ausführungsform 2, 3, und 4 wurde anhand desselben Herstellungsprozesses wie in Ausführungsform 1 ein vertikaler MOSFET hergestellt und der Bindungszustand der Schnittstelle zwischen dem Lötzinn und der Innenwand des konkaven Abschnitts 103 wurde bewertet. Es ergab sich, dass in allen Ausführungsformen, wenn der Halbleiterchip auf dem Basissubstrat befestigt wurde, kein Hohlraum im konkaven Abschnitt 103 gefunden wurde, und bei der Sichtprüfung wurde keine Benetzung durch das Lötzinn festgestellt.
  • In allen Ausführungsformen 2, 3, und 4, rotierte der Halbleiterchip kaum und war stabil, wenn das Lötzinn geschmolzen wurde. Insbesondere in Ausführungsform 3, in welcher der konkave Abschnitt, der in der hinteren Oberfläche des Chips vorgesehen ist, eine Kreisform aufweist, gibt es keine Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips. Allerdings wird in Betracht gezogen, dass, weil die Rille 105 in der Nähe der Mitte der Seite der Verstärkungsrippe 101 vorgesehen ist, die Kraft zur Rotation des Halbleiterchips schwach ist. Da die Rillen 105, die in den gegenüberliegenden Seiten der Verstärkungsrippe 101 vorgesehen sind, nicht auf derselben Geraden angeordnet sind, ist es möglich, den Halbleiterchip stabil zu montieren, ohne den Halbleiterchip zu beschädigen, selbst wenn der Halbleiterchip durch Löten elektrisch mit dem Basissubstrat verbunden ist.
  • (Ausführungsform 5)
  • In Ausführungsform 5 wird die Tiefe der Rille in der Verstärkungsrippe in Ausführungsform 1 verändert. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 5 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt, ist ein Querschnitt entlang der Linie B-B' von , und ist ein Querschnitt entlang der Linie A-A von . Ausführungsform 5 unterscheidet sich von den Ausführungsformen 1 bis 4 darin, dass eine Rille 105 zur Luftzirkulation flacher ist als ein konkaver Abschnitt 103, der in der hinteren Oberfläche vorgesehen ist, und ein Höhenunterschied zwischen der Rille 105 und dem konkaven Abschnitt 103 ca. 10 μm beträgt.
  • Wenn die Rille 105 somit flacher ist, wird die mechanische Festigkeit der Rille 105 verbessert. Somit ist es nicht erforderlich, die Rillen 105 in den gegenüberliegenden Seiten einer Verstärkungsrippe 101 vorzusehen, um von derselben Geraden abzuweichen, und es ist möglich, die Flexibilität im Design sicherzustellen. In Ausführungsform 5 wird eine lineare Rille 105 auf einer Diagonale zur Ecke des Halbleiterchips gebildet. Wenn diese Rille 105 an jeder Ecke der Verstärkungsrippe 101 vorgesehen wird, ist der Mittelpunkt jeder Ecke nicht unbedingt mit dem Mittelpunkt der Rille 105 ausgerichtet und die Rille 105 kann teilweise den Mittelpunkt der Ecke überlappen. In Ausführungsform 5 kann der Chip eine rechteckige Form haben und in den gegenüberliegenden Seiten der Verstärkungsrippe 101 vorgesehene Rillen 105 können von derselben Geraden abweichen. In diesem Fall, ist es möglich, die mechanische Festigkeit des Halbleiterchips noch weiter zu verbessern.
  • (Ausführungsform 6)
  • In Ausführungsform 6 wird die Form der Rille in der Verstärkungsrippe gemäß Ausführungsform 5 verändert. Ausführungsform 6 wird anhand desselben Verfahrens hergestellt wie Ausführungsform 5, außer dass die Form der Rille verändert wird. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 6 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt, ist ein Querschnitt entlang der Linie B-B' von , und ist ein Querschnitt entlang der Linie A-A' von . In Ausführungsform 6 ist als eine Rille zur Unterdrückung der Rotation des Halbleiterchips eine Rille 105 nahe einer Ecke jeder Seite einer Verstärkungsrippe 101 im Halbleiterchip vorgesehen, und die Ausbreitungsrichtung der Rille 105 von innen nach außen neigt sich zu der nahen Ecke.
  • (Ausführungsform 7)
  • In Ausführungsform 7 wird die Form des Chips gemäß Ausführungsform 1 verändert. ist eine Darstellung der Struktur eines Halbleiterbauelements gemäß Ausführungsform 7 der Erfindung. ist eine Draufsicht, die einen Halbleiterchip betrachtet von der hinteren Oberfläche darstellt und ist ein Querschnitt entlang der Linie A-A' von . In Ausführungsform 7 nutzt der Halbleiterchip die C-Achse einer hexagonalen Kristallstruktur und der Chip hat eine hexagonale Form. In Ausführungsform 7 wird in einem Trennprozess ein Trockenätzverfahren angewandt, um die komplizierte Form zu bearbeiten. Wenn diese Struktur verwendet wird, ist es möglich, die Form eines konkaven Abschnitts 103, der in der hinteren Oberfläche des Chips vorgesehen ist, zu einer nahezu runden Form zu bearbeiten, ohne die Anzahl der Halbleiterchips zu reduzieren, die aus jedem Wafer erhalten werden. Somit ist die Wahrscheinlichkeit geringer, dass im konkaven Abschnitt 103 ein Hohlraum entsteht. In diesem Beispiel werden keine Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips in einer Rille 105 eingeleitet. Allerdings kann die Form der Rille 105 wie in Ausführungsformen 1 und 2 verändert werden, um Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips einzuleiten.
  • In sämtlichen Ausführungsformen 5, 6, und 7 wurde, wenn der Halbleiterchip auf einem Basissubstrat montiert war, kein Hohlraum vom konkaven Abschnitt 103 gefunden und die Sichtprüfung ergab keine Benetzung durch Lötzinn.
  • Selbst wenn in sämtlichen Ausführungsformen 5, 6, und 7 das Lötzinn geschmolzen wurde, rotierte der Halbleiterchip kaum und war stabil. Insbesondere in Ausführungsform 7, in welcher der in der hinteren Oberfläche des Chips vorgesehene konkave Abschnitt eine hexagonale Form aufweist, rotierte der Halbleiterchip kaum, obwohl keine Maßnahmen zur Unterdrückung der Rotation des Halbleiterchips eingeleitet wurden. Des Weiteren war es in sämtlichen Ausführungsformen 5, 6, und 7 möglich, den Halbleiterchip stabil auf dem Basissubstrat zu montieren, ohne den Halbleiterchip zu beschädigen.
  • Wie oben beschrieben, sind die Rillen zur Luftzirkulation gemäß der Erfindung in der Verstärkungsrippe vorgesehen, die in der hinteren Oberfläche des Halbleiterchips vorgesehen ist. Wenn somit das Lötzinn geschmolzen wird, tritt die Luft im konkaven Abschnitt aus den Rillen in der Verstärkungsrippe aus und das Lötzinn wird gleichmäßig im konkaven Abschnitt verteilt, wodurch es möglich wird, einen Defekt zu vermeiden, der durch einen Hohlraum verursacht wird. In diesem Fall sind die Rillen, die in den gegenüberliegenden Seiten der Verstärkungsrippe vorgesehen sind, nicht auf derselben Geraden in der Richtung angeordnet, in der die Rille die Verstärkungsrippe von innen nach außen durchquert. Somit ist es möglich, eine Reduzierung der mechanischen Festigkeit des Halbleiterchips aufgrund der in der Verstärkungsrippe vorgesehenen Rillen zu minimieren.
  • In den oben beschriebenen Ausführungsformen der Erfindung wird ein vertikaler MOSFET hergestellt. Allerdings ist die Erfindung nicht darauf limitiert. Die Erfindung kann bei allen vertikalen Transistorarten sowie allen vertikalen Elementarten, wie z. B. vertikalen Dioden, angewandt werden. Des Weiteren ist die Erfindung nicht auf die oben beschriebenen Ausführungsformen limitiert, und es können verschiedene Modifizierungen und Änderungen der Erfindung vorgenommen werden, ohne vom Sinn und Zweck der Erfindung abzuweichen. Zum Beispiel wird in jeder Ausführungsform die Verstärkungsrippe so gebildet, dass sie dem Durchbruchspannungsstruktur-Teil gegenüber liegt. Allerdings ist die Erfindung nicht darauf beschränkt. Der konkave Abschnitt kann bis zum Durchbruchspannungsstruktur-Teil reichen und die Breite der Verstärkungsrippe kann reduziert werden. Des Weiteren ist der Herstellungsprozess nicht auf die oben beschriebenen Ausführungsformen limitiert. Der finale Schutzfilm (nicht dargestellt) kann ein Polyimidfilm sein und die Funktion des Schutzfilms des äußeren Umfangs erfüllen. Die in einem Element vorgesehene Verstärkungsrippe kann eine netzförmige Struktur und mehrere konkave Abschnitte haben, oder die Verstärkungsrippe kann eine ebene Struktur einschließlich mindestens eines Satzes gegenüberliegender Seiten haben. In dieser Ausführungsform wird SiC als Halbleitermaterial verwendet. Allerdings kann die Erfindung auch auf ein vertikales Element angewandt werden, in dem GaN als Halbleitermaterial verwendet wird. In diesem Fall wird derselbe Effekt erzielt, wie oben beschrieben.
  • GEWERBLICHE ANWENDBARKEIT
  • Wie oben beschrieben ist das Halbleiterbauelement gemäß der Erfindung nützlich für ein vertikales Halbleiterbauelement, das aus einem Halbleitermaterial besteht, welches einen breiteren Bandabstand als Si aufweist.
  • Bezugszeichenliste
    • 10
    SUBSTRAT DES N-TYPS
    11
    n–-DRIFTSCHICHT
    12
    p+-BASISZONE
    13
    EPITAKTISCHES GEBIET DES P-TYPS
    14
    J-FET-GEBIET DES N-TYPS
    15
    n+-QUELLZONE
    16
    p+-KOLLEKTORZONE
    17
    GATE-ISOLIERFILM
    18
    GATE-ELEKTRODE
    19
    ZWISCHENSCHICHTISOLIERENDER FILM
    20
    QUELLELEKTRODE
    21
    n+-KOLLEKTORSCHICHT
    22
    DRAIN-ELEKTRODE
    23, 104
    SCHUTZFILM des ÄUSSEREN UMFANGS
    30
    DURCHBRUCHSPANNUNGSSTRUKTUR-TEIL
    40
    AKTIVE ZONE
    100
    HALBLEITERCHIP
    101
    VERSTÄRKUNG (VERSTÄRKUNGSRIPPE)
    102
    VORDERSEITIGE OBERFLÄCHEN-ELEMENTSTRUKTUR
    103
    KONKAVER ABSCHNITT
    105
    RILLE
    200
    LÖTZINN
    210, 220
    HOHLRAUM
    230
    BENETZUNG DURCH LÖTZINN
    300
    BASISSUBSTRAT

Claims (9)

  1. Ein Halbleiterbauelement, das Folgendes umfasst: Eine Bauelementstruktur, die auf einer vorderen Oberfläche eines Halbleitersubstrats vorgesehen ist, um einen Strom in einer Dickenrichtung des Halbleitersubstrats fließen zu lassen; Ein konkaver Abschnitt, der in einer hinteren Oberfläche des Halbleitersubstrats gegenüber der Bauelementstruktur vorgesehen ist; Eine Verstärkungsrippe, die im äußeren Umfang des konkaven Abschnitts vorgesehen ist, eine Seitenwand des konkaven Abschnitts bildet und dicker ist als ein Teil des Halbleitersubstrats, in dem der konkave Abschnitt gebildet wird; und eine Vielzahl von Rillen, die in der Verstärkungsrippe vorgesehen sind und die Verstärkungsrippe vom inneren Umfang zum äußeren Umfang der Verstärkungsrippe durchqueren.
  2. Das Halbleiterbauelement gemäß Anspruch 1, worin die Verstärkungsrippe über mindestens einen Satz von gegenüberliegenden Seiten verfügt, und eine Durchquerungsrichtung der Rille, die in einer der gegenüberliegenden Seiten der Verstärkungsrippe vorgesehen ist und eine Durchquerungsrichtung der Rille, die in der anderen Seite vorgesehen ist, nicht an derselben Geraden ausgerichtet sind.
  3. Das Halbleiterbauelement gemäß Anspruch 1, worin die Tiefe der Rille geringer ist als die Tiefe des konkaven Abschnitts.
  4. Das Halbleiterbauelement gemäß Anspruch 2, worin die Tiefe der Rille der Tiefe des konkaven Abschnitts entspricht.
  5. Das Halbleiterbauelement gemäß Anspruch 2, worin der äußere Umfang des Halbleitersubstrats eine rechteckige Form aufweist.
  6. Das Halbleiterbauelement gemäß Anspruch 1, worin der äußere Umfang der Verstärkungsrippe dieselbe Form aufweist wie der äußere Umfang des Halbleitersubstrats und eine polygonale Form mit mindestens zwei Sätzen gegenüberliegender Seiten hat, und die Rille in jeder Seite der Verstärkungsrippe oder in einem Abschnitt einschließlich jeder Ecke des inneren Umfangs der Verstärkungsrippe oder jeder Ecke des äußeren Umfangs der Verstärkungsrippe vorgesehen ist.
  7. Das Halbleiterbauelement gemäß Anspruch 6, worin die Rille an einem Ende jeder Seite der Verstärkungsrippe angeordnet ist.
  8. Das Halbleiterbauelement gemäß Anspruch 1, worin ein äußerer Umfangsabschnitt der vorderen Oberfläche des Halbleitersubstrats mit einem polyimidbasierten Harz bedeckt ist.
  9. Das Halbleiterbauelement gemäß irgendeinem der Ansprüche 1 bis 8, worin die Dicke eines Abschnitts des Halbleitersubstrats, in dem die Elementstruktur gebildet wird, gleich oder größer als 5 μm und gleich oder kleiner als 30 μm ist.
DE112013002558.2T 2012-05-18 2013-04-16 Halbleiterbauelement Withdrawn DE112013002558T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012114301 2012-05-18
JPJP2012114301 2012-05-18
PCT/JP2013/061311 WO2013172140A1 (ja) 2012-05-18 2013-04-16 半導体装置

Publications (1)

Publication Number Publication Date
DE112013002558T5 true DE112013002558T5 (de) 2015-02-19

Family

ID=49583554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002558.2T Withdrawn DE112013002558T5 (de) 2012-05-18 2013-04-16 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US9577032B2 (de)
JP (1) JP5904276B2 (de)
CN (1) CN104380470B (de)
DE (1) DE112013002558T5 (de)
WO (1) WO2013172140A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
US10665670B2 (en) * 2016-07-20 2020-05-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
US20170030280A1 (en) * 2016-10-11 2017-02-02 Caterpillar Inc. Method for operating an engine of a machine
JP7346374B2 (ja) * 2020-09-23 2023-09-19 株式会社東芝 半導体基板及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445974A (en) * 1993-03-31 1995-08-29 Siemens Components, Inc. Method of fabricating a high-voltage, vertical-trench semiconductor device
JPH09102604A (ja) * 1995-10-06 1997-04-15 Oki Electric Ind Co Ltd 半導体装置
ATE545958T1 (de) * 2000-09-21 2012-03-15 Cambridge Semiconductor Ltd Halbleiterbauelement und dessen herstellungsverfahren
JP2003303966A (ja) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2005268425A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP4070795B2 (ja) * 2004-03-24 2008-04-02 株式会社ルネサス柳井セミコンダクタ 発光装置の製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
KR100673380B1 (ko) * 2004-12-20 2007-01-24 삼성전자주식회사 냉매로가 형성된 반도체 칩과, 그를 이용한 반도체 패키지및 반도체 패키지 냉각 시스템
US7190581B1 (en) * 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
CN102408543B (zh) * 2006-11-15 2014-10-29 日立化成工业株式会社 光反射用热固化性树脂组合物、用该组合物的光半导体元件搭载用基板及其光半导体装置
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US8294026B2 (en) * 2008-11-13 2012-10-23 Solexel, Inc. High-efficiency thin-film solar cells
JP5338490B2 (ja) * 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP2011040597A (ja) 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs

Also Published As

Publication number Publication date
JP5904276B2 (ja) 2016-04-13
CN104380470B (zh) 2018-01-02
US9577032B2 (en) 2017-02-21
US20150001688A1 (en) 2015-01-01
JPWO2013172140A1 (ja) 2016-01-12
WO2013172140A1 (ja) 2013-11-21
CN104380470A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112008003787B4 (de) Halbleitervorrichtung
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112012004043B4 (de) Halbleitereinrichtung
DE112014007266B4 (de) Halbleitervorrichtung
DE112011101442T5 (de) Halbleitervorrichtung
DE102005040228A1 (de) Transistor und Verfahren zur Herstellung desselben
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112009004277T5 (de) Leistungs-halbleitervorrichtung
DE112012005591T5 (de) Halbleitervorrichtung
DE112012006967T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017007907T5 (de) Halbleiterbauelement
DE102014105986A1 (de) Superjunction-Struktur-Halbleitervorrichtung basierend auf einer Kompensationsschichten enthaltenden Kompensationsstruktur und einer Füllstruktur
DE112020000333T5 (de) Halbleitervorrichtung
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE112016004718T5 (de) Halbleitereinheit
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102005061263B4 (de) Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
DE112013002558T5 (de) Halbleiterbauelement
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
WO2019049572A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee