DE102016124968A1 - Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen und Halbleitervorrichtung mit Siliziumoxidschicht - Google Patents

Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen und Halbleitervorrichtung mit Siliziumoxidschicht Download PDF

Info

Publication number
DE102016124968A1
DE102016124968A1 DE102016124968.8A DE102016124968A DE102016124968A1 DE 102016124968 A1 DE102016124968 A1 DE 102016124968A1 DE 102016124968 A DE102016124968 A DE 102016124968A DE 102016124968 A1 DE102016124968 A1 DE 102016124968A1
Authority
DE
Germany
Prior art keywords
layer
silicon oxide
silicon nitride
semiconductor
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016124968.8A
Other languages
English (en)
Other versions
DE102016124968B4 (de
Inventor
Anton Mauder
Hans-Joachim Schulze
Peter Irsigler
Oliver Hellmund
Olaf Storbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016124968.8A priority Critical patent/DE102016124968B4/de
Priority to US15/848,707 priority patent/US10566426B2/en
Publication of DE102016124968A1 publication Critical patent/DE102016124968A1/de
Application granted granted Critical
Publication of DE102016124968B4 publication Critical patent/DE102016124968B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Eine Bodystruktur und eine Driftzone werden in einer Halbleiterschicht ausgebildet, wobei die Bodystruktur und die Driftzone einen ersten pn-Übergang bilden. Eine Siliziumnitridschicht wird auf der Halbleiterschicht gebildet. Eine Siliziumoxidschicht wird aus zumindest einem vertikalen Abschnitt der Siliziumnitridschicht durch Oxidation mit Sauerstoffradikalen gebildet.

Description

  • HINTRGRUND
  • Siliziumoxidschichten können durch Abscheidung auf einem siliziumhaltigen Substrat oder thermische Oxidation eines solchen gebildet werden. Für eine thermische Oxidation wird das siliziumhaltige Substrat einer Wärmebehandlung bei Temperaturen zwischen 800°C und 1200°C unterzogen, wobei eine trockene Oxidation molekularen Sauerstoff nutzt und eine nasse Oxidation Wasserdampf als Oxidationsmittel nutzt. Da sich Verunreinigungen in Silizium und Oxid unterschiedlich auflösen, kann eine thermische Oxidation zur Folge haben, dass das wachsende Siliziumoxid Verunreinigungen aus dem siliziumhaltigen Substrat absorbiert. Abgeschiedenes Oxid zeigt andererseits typischerweise eine geringere Dichte und eine geringere Konformität.
  • Es besteht ein Bedarf daran, verbesserte Verfahren zum Ausbilden von Siliziumoxid zu schaffen.
  • ZUSAMMENFASSUNG
  • Durch einen Gegenstand der unabhängigen Ansprüche wird dieser Bedarf erfüllt, werden Beschränkungen des Stands der Technik überwunden und andere Vorteile realisiert. Die abhängigen Ansprüche beziehen sich auf Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Bodystruktur und einer Driftzone in einer Halbleiterschicht, wobei die Bodystruktur und die Driftzone einen ersten pn-Übergang bilden. Eine Siliziumnitridschicht wird auf der Halbleiterschicht ausgebildet. Eine Siliziumoxidschicht wird aus zumindest einem vertikalen Abschnitt der Siliziumnitridschicht durch Oxidation mit Sauerstoffradikalen gebildet.
  • Gemäß einer anderen Ausführungsform umfasst eine Halbleitervorrichtung einen Halbleiterbereich, der eine Driftzone und eine Bodystruktur enthält, wobei die Bodystruktur und die Driftzone einen ersten pn-Übergang bilden. Ein Gatedielektrikum trennt eine Gateelektrode von dem Halbleiterbereich. Das Gatedielektrikum enthält eine Siliziumoxidschicht mit einem Stickstoffgehalt in einem Bereich von 0,01 At.-% bis 2 At.-%.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren eine Bildung einer Siliziumoxidschicht aus einer Siliziumnitridschicht durch Oxidation mit Radikalen einschließt, gemäß einer Ausführungsform.
    • 1B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1A, nach einem Ausbilden einer Siliziumnitridschicht auf einer vorderen Oberfläche des Halbleitersubstrats.
    • 1C ist eine schematische Querschnittsansicht einer Prozesskammer, die das Halbleitersubstrat von 1B während einer Oxidation mit Radikalen enthält.
    • 1D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1B, nach einem Ausbilden einer Siliziumoxidschicht aus der Siliziumnitridschicht durch Oxidation mit Sauerstoffradikalen.
    • 2A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats, das eine Siliziumnitridschicht mit einem Pinhole enthält, um Effekte der Ausführungsformen zu diskutieren.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 2A, nach einer Oxidation mit Sauerstoffradikalen.
    • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats, um ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform betreffend eine Ausbildung eines Gatedielektrikums zu veranschaulichen, nach einem Ausbilden einer Zwischenschicht.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs on 3A, nach einem Ausbilden einer Siliziumnitridschicht auf der Zwischenschicht.
    • 3C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3B, nach einer Oxidation mit Sauerstoffradikalen der Siliziumnitridschicht.
    • 3D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3C, nach einem Ausbilden von Gatestrukturen.
    • 3E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3D, nach einem Ausbilden von Lastelektroden.
    • 4 ist eine schematische vertikale Querschnittsansicht einer Gatestruktur zum Diskutieren von Effekten der Ausführungsformen.
    • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats nach einem Transformieren nur des vertikalen Teilabschnitts einer Siliziumnitridschicht in eine Siliziumoxidschicht gemäß einer Ausführungsform.
    • 5B ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats nach einem Transformieren einer kompletten Siliziumnitridschicht in eine Siliziumoxidschicht gemäß einer anderen Ausführungsform.
    • 5C ist eine schematische vertikale Querschnittsansicht eines Halbleitersubstratbereichs nach einem Ausbilden einer Siliziumoxidschicht aus einer Siliziumnitridschicht und aus einem Bereich eines Halbleitersubstrats gemäß einer weiteren Ausführungsform.
    • 6A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, das Abscheidung und Oxidation einer Siliziumnitridschicht wiederholt, nach einem Ausbilden, mittels Oxidation mit Radikalen, eines ersten Bereichs einer Siliziumoxidschicht aus einer ersten Siliziumnitridschicht.
    • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6A, nach einem Ausbilden einer zweiten Siliziumnitridschicht auf dem ersten Bereich einer Siliziumoxidschicht.
    • 6C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6B, nach einem Ausbilden eines zweiten Bereichs einer Siliziumoxidschicht aus der zweiten Siliziumnitridschicht.
    • 7A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen mit planaren Gatestrukturen gemäß einer Ausführungsform, nach einem Ausbilden einer Zusatzschicht auf einer Siliziumoxidschicht, die aus einer Siliziumnitridschicht erhalten wurde.
    • 7B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 7A, nach einem Ausbilden von Gatestrukturen.
    • 7C ist eine schematische Querschnittsansicht des Halbleitersubstratbereichs von 7B, nach einem Ausbilden von Sourcezonen und Lastelektroden.
    • 7D ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die aus dem Halbleitersubstrat von 7C erhalten wurde.
    • 8A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen mit Graben-Gatestrukturen gemäß einer Ausführungsform, nach einem Ausbilden von Gategräben.
    • 8B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 8A, nach einem Ausbilden von Sourcezonen und abschirmenden Gebieten.
    • 8C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 8B, nach einem Ausbilden von Graben-Gatestrukturen in den Gategräben.
    • 8D ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die aus dem Halbleitersubstrat von 8C erhalten wurde.
    • 9A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform, die sich auf einen SiC-IGFET (Feldeffekttransistor mit isoliertem Gate aus Siliziumcarbid) bezieht.
    • 9B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 9A entlang einer Linie B-B.
    • 10 ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform, die sich auf einen IGFET mit Feldplattenelektroden bezieht.
    • 11 ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform, die sich auf einen IGBT bezieht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1D veranschaulichen die Ausbildung einer Siliziumoxidschicht 153 auf einer vorderen Oberfläche 101 an einer Vorderseite einer flachen Halbleiterschicht 100 mittels Oxidation mit Sauerstoffradikalen.
  • Richtungen parallel zur vorderen Oberfläche 101 sind horizontale Richtungen. Eine Normale zur vorderen Oberfläche 101 definiert vertikale Richtungen.
  • Ein Halbleitersubstrat 500 wird aus einer Halbleiterschicht 100 gebildet oder enthält eine solche. Beispielsweise ist das Halbleitersubstrat 500 eine Scheibe, die z.B. durch Sägen von einem einkristallinen Halbleiter-Ingot erhalten wurde, und bildet eine intrinsische oder gleichmäßig dotierte Halbleiterschicht 100 aus Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBv-Halbleiter. Alternativ dazu kann die Halbleiterschicht 100 eine intrinsische oder schwachdotierte epitaktische Schicht auf einem hochdotierten Basissubstrat sein, das von einem einkristallinen Ingot erhalten wurde.
  • Die Halbleiterschicht 100 umfasst eine Vielzahl von Vorrichtungsgebieten 690, die in Reihen und Spalten angeordnet und durch ein Schnittfugengitter voneinander getrennt sind. Dotierstoffe werden durch die vordere Oberfläche 101 implantiert, werden zumindest teilweise in das Gitter der Halbleiterschicht 100 eingebaut und während anschließender Wärmebehandlungen aktiviert.
  • Wie in 1A veranschaulicht ist, bilden die aktivierten Dotierstoffe eine Bodystruktur 120 in einem Bereich der Halbleiterschicht 100, der an die vordere Oberfläche 101 grenzt. Die Bodystruktur 120 bildet einen ersten pn-Übergang pn1 mit einer Driftzone 131, welche von einem angrenzenden Abschnitt der Halbleiterschicht 100 gebildet wird, wobei zumindest ein Teil bzw. Bereich der Driftzone 131 die ursprüngliche Dotierung beibehält. Alternativ dazu kann die Driftzone 131 einen höher dotierten Sperrbereich enthalten, der zwischen der Bodystruktur 120 und einem schwachdotierten Driftbereich der Driftzone 131 angeordnet ist, wobei der Sperr- und Driftbereich den gleichen Leitfähigkeitstyp aufweisen.
  • Die Bodystruktur 120 kann eine einzige Bodywanne je Vorrichtungsgebiet 690 der Halbleiterschicht 100 enthalten oder kann eine Vielzahl getrennter Bodywannen je Vorrichtungsgebiet 690 enthalten. Die Bodystruktur 120 oder Bereiche davon können direkt an die vordere Oberfläche 101 grenzen. Sourcezonen, die zweite pn-Übergänge mit der Bodystruktur 120 bilden, können zwischen der vorderen Oberfläche 101 und der Bodystruktur 120 angeordnet sein.
  • Ein Abscheidungsprozess, zum Beispiel APCVD (chemische Gasphasenabscheidung unter atmosphärischem Druck) oder PECVD (plasmaunterstützte chemische Gasphasenabscheidung), bildet eine Siliziumnitridschicht 152 auf der vorderen Oberfläche 101. Gemäß einer Ausführungsform wird die Siliziumnitridschicht 152 durch LPCVD (Gasphasenabscheidung unter niedrigem Druck) abgeschieden, was eine sehr gleichmäßige Schicht mit hoher Integrität, d.h. einer hohen Anzahl vollständiger Bindungen, eine geringe Anzahl von Defekten und eine stöchiometrische Si3N4-Schicht bildet. Die Ausbildung der Siliziumnitridschicht 152 kann ein kurzes RTP (schnelles thermisches Ausheilen) zum Ausbilden eines thermischen Siliziumnitrids an der Grenzfläche zwischen der Siliziumnitridschicht 152 und der Halbleiterschicht 100 einschließen.
  • 1B zeigt die Siliziumnitridschicht 152, die die vordere Oberfläche 101 mit einer hohen Schichtgleichmäßigkeit bedeckt. Die vertikale Ausdehnung v1 der Siliziumnitridschicht 152 kann in einem Bereich von 10 nm bis 30 nm, zum Beispiel von 15 nm bis 25 nm, liegen.
  • Zumindest ein vertikaler Abschnitt der Siliziumnitridschicht 152 wird durch eine Oxidation mit Sauerstoffradikalen in eine Siliziumoxidschicht 153 transformiert.
  • 1C zeigt eine Prozesskammer 800 mit Einlässen 801, die ein sauerstoffhaltiges Gas wie etwa O2, O3, NO, N2O einspeisen. Eine Anregungseinheit 802 erzeugt eine beträchtliche Menge atomaren Sauerstoffs in unmittelbarer Nähe und hoher Gleichmäßigkeit über die Siliziumnitridschicht 152. Die Anregungseinheit 802 kann lokalisierte Wärme, einen Elektronenstrahl, einen Photonenfluss oder Plasma bereitstellen.
  • Beispielsweise speisen die Einlässe 801 zusätzlich zu einem sauerstoffhaltigen Gas eine fluorhaltige Verbindung ein, so dass die Siliziumnitridschicht 152 einem Gemisch aus einem Sauerstoffreaktionsmittel und einer verdünnten Menge an Fluor bei einer Temperatur ausgesetzt wird, die ausreichend hoch ist, um die Oxidation der Siliziumnitridschicht 152 im Wesentlichen herbeizuführen. Beispielsweise ist die fluorhaltige Verbindung NF3, und die Temperatur in der Prozesskammer beträgt mindestens 600°C.
  • Gemäß einer anderen Ausführungsform werden molekularer Wasserstoff H2 und molekularer Sauerstoff O2 in einen Reaktor bei einem ausreichenden niedrigen Druck und unter Bedingungen eingespeist, die eine Reaktion des molekularen Sauerstoffs O2 und des molekularen Wasserstoffs H2 in einer Gasphase hemmen, z.B. in einer Umgebung mit niedrigem Druck von höchstens 100 Torr, z.B. bei weniger als 1 Torr, und bei einer Temperatur von höchstens 600°C, wobei Sauerstoff und Wasserstoff reagieren, um die Siliziumnitridschicht 152 schnell zu oxidieren und die Siliziumnitridschicht 152 in einem ISSG- (in-situ-Dampf-Erzeugungs-) Prozess in eine Siliziumoxidschicht 153 umzuwandeln. Die Anregungseinheit 802 kann ein Mikrowellenplasma entlang einer Vorderseite der Halbleiterschicht 100 erzeugen, wobei eine Oxidation mit Radikalen bei Temperaturen unterhalb 300°C, z.B. bei 200°C oder weniger, stattfinden kann.
  • 1D zeigt eine Siliziumoxidschicht 153, die gebildet wird, indem die komplette Siliziumnitridschicht 152 von 1C in eine Siliziumoxidschicht 153 transformiert wird.
  • Eine vertikale Ausdehnung v2 der Siliziumoxidschicht 153 ist etwa 10 % größer als die vertikale Ausdehnung v1 der Siliziumnitridschicht 152 von 1B.
  • Die Siliziumoxidschicht 153 kann beispielsweise zumindest eine Teilschicht eines Gatedielektrikums, einer Isolierungsschicht, die Gräben auskleidet, die sich von der vorderen Oberfläche 101 in die Halbleiterschicht 100 erstrecken, einer dielektrischen Auskleidung für leitende Strukturen über der vorderen Oberfläche 101, eines Pad-Oxids eines Hartmaskenstapels oder einer Oberflächenpassivierungsschicht sein.
  • Verglichen mit einer Siliziumoxidschicht, die durch herkömmliche thermische Oxidation einer siliziumhaltigen Halbleiterschicht 100 in einem Ofen gebildet wird, wird das gesamte Temperaturbudget, das auf die Halbleiterschicht 100 der 1A bis 1D angewendet wird, signifikant reduziert. Daher wird ein Grad einer Segregation von Dotierstoffen, beispielsweise einer Absorption von Boratomen aus der Bodystruktur 120 in die Siliziumoxidschicht 153, signifikant reduziert. Die Ausbildung der Siliziumoxidschicht 153 kommt ohne Verbrauch von Silizium aus einem Bereich einer siliziumhaltigen Halbleiterschicht 100 entlang der vorderen Oberfläche 101 aus, so dass Ränder und Ecken von Siliziumstrukturen unbeeinflusst bleiben. Die Rate, mit der sich die Siliziumnitridschicht 152 von 1C in die Siliziumoxidschicht 153 transformiert, zeigt keine Abhängigkeit von der Orientierung der Kristallgitterebenen in der darunterliegenden Halbleiterschicht 100, so dass eine Dickengleichmäßigkeit der Siliziumoxidschicht 153 hoch ist, selbst wenn die Siliziumoxidschicht 153 eine strukturierte vordere Oberfläche 101 mit Erhebungen und Gräben bedeckt.
  • Außerdem ergibt der Zweischrittprozess eines Abscheidens einer Opfer-Siliziumnitridschicht 152 und eines Transformierens der Siliziumnitridschicht 152 in eine Siliziumoxidschicht 153 eine sehr zuverlässige Siliziumoxidschicht 153 ohne Leckpfade, wie in 2A und 2B veranschaulicht ist.
  • 2A zeigt eine Siliziumnitridschicht 152 mit einem Pinhole 157. Wenn die Siliziumnitridschicht 152 durch eine Oxidation mit Sauerstoffradikalen in eine Siliziumoxidschicht 153 transformiert wird, oxidiert der Oxidationsprozess auch das Halbleitermaterial der Halbleiterschicht 100. Falls die Halbleiterschicht 100 eine Siliziumschicht ist, oxidiert die Halbleiterschicht 100 mit einer Rate ähnlich einer Rate, mit der sich die Siliziumnitridschicht 152 in die Siliziumoxidschicht 153 transformiert.
  • 2B zeigt einen Siliziumoxidfleck 158, der sich aus einer Oxidation eines Bereichs einer Siliziumhalbleiterschicht 100 ergibt, der durch das Pinhole 157 von 2A freigelegt ist. Der Siliziumoxidfleck 158 schließt das Pinhole 157 von 2A. Wenn eine Oxidation mit Radikalen stoppt, wenn die Opfer-Siliziumnitridschicht 152 von 2A vollständig in Siliziumoxid transformiert ist, weicht eine Dicke des Siliziumoxidflecks 158 um nicht mehr als 20 % von der Dicke der Siliziumoxidschicht 153 ab. Da die lateralen Abmessungen des Siliziumoxidflecks 158 klein sind, ist die Auswirkung auf die elektrischen Eigenschaften der gesamten Siliziumoxidstruktur gering.
  • 3A bis 3E beziehen sich auf die Ausbildung eines Gatedielektrikums für Leistungshalbleitervorrichtungen.
  • Eine Bodystruktur 120, die eine Vielzahl von getrennten Bodywannen 121 je Vorrichtungsgebiet 690 umfassen kann, wird an einer Vorderseite einer Halbleiterschicht 100 ausgebildet. Eine dielektrische Zwischenschicht 151 kann auf der vorderen Oberfläche 101 ausgebildet werden.
  • 3A zeigt die Zwischenschicht 151, die die vordere Oberfläche 101 der Halbleiterschicht 100 bedeckt. Die Zwischenschicht 151 kann aus einem Siliziumoxid bestehen, das Stickstoff als eine unerwünschte Verunreinigung, d.h. mit einem Stickstoffgehalt von weniger als 0,01 At.-%, enthält. Eine Dicke der Zwischenschicht 151 kann mindestens 3 nm, z.B. zumindest 5 nm oder zumindest 10 nm, betragen. Die Bodystruktur 120 bildet erste pn-Übergänge pn1 mit einer schwachdotierten Driftzone 131 zwischen der Bodystruktur 120 und einer rückseitigen Oberfläche 102, die zur vorderen Oberfläche 101 parallel ist. Ein LPCVD-Prozess kann eine Siliziumnitridschicht 152 auf der Zwischenschicht 151 bilden.
  • 3B zeigt die Zwischenschicht 151, die zwischen der Siliziumnitridschicht 152 und der vorderen Oberfläche 101 angeordnet ist. Eine vertikale Ausdehnung v1 der Siliziumnitridschicht 152 kann zumindest 10 nm, zum Beispiel zumindest 15 nm, betragen. Eine Siliziumoxidschicht 153 wird durch eine Oxidation mit Sauerstoffradikalen bei Temperaturen von höchstens 600°C, zum Beispiel höchstens 300°C, aus der Siliziumnitridschicht 152 gebildet.
  • In 3C hat die Siliziumoxidschicht 153 die Siliziumnitridschicht 152 von 3B ersetzt.
  • Ein leitfähiges Material oder ein Schichtstapel aus zumindest zwei verschiedenen leitfähigen Materialien wird auf der Siliziumoxidschicht 153 abgeschieden, die aus der Siliziumnitridschicht 152 erhalten wurde. Ein Strukturierungsschritt kann Bereiche des abgeschiedenen leitfähigen Materials oder leitfähigen Schichtstapels, der Siliziumoxidschicht 153 und der Zwischenschicht 151 entfernen, um Bereiche der vorderen Oberfläche 101 freizulegen.
  • 3D zeigt Gatestrukturen 150, die gebildet werden, indem das abgeschiedene leitfähige Material oder der leitfähige Schichtstapel, die Siliziumoxidschicht 153 und die Zwischenschicht 151 strukturiert werden. Die Gatestrukturen 150 umfassen ein Gatedielektrikum 159, das von Restbereichen der Zwischenschicht 151 und der Siliziumoxidschicht 153 von 3C gebildet wird, und eine Gateelektrode 155, die von einem Teil bzw. Bereich des abgeschiedenen leitfähigen Materials oder abgeschiedenen Schichtstapels gebildet wird.
  • Sourcezonen 110 können gebildet werden, die sich zwischen benachbarten Gatestrukturen 150 in die getrennten Bodywannen der Bodystruktur 120 erstrecken. Die Sourcezonen 110 bilden zweite pn-Übergänge pn2 mit der Bodystruktur 120. Eine Steuerelektrode 330 kann gebildet werden, die getrennte Bereiche der Gateelektroden 155 an der Vorderseite elektrisch verbindet. Eine erste Lastelektrode 310 wird gebildet, die mit den Sourcezonen 110 und mit den Bodywannen der Bodystruktur 120 elektrisch verbunden ist. An der Rückseite kann eine hochdotierte Kontaktstruktur 139 in der Halbleiterschicht 100 entlang der rückseitigen Oberfläche 102 gebildet werden. Eine zweite Lastelektrode 320 wird gebildet, die direkt an die zweite Oberfläche 102 grenzt.
  • 3E zeigt eine Vielzahl identischer Transistorzellen TC, die jeweils Bereiche einer Gatestruktur 150, einer Sourcezone und der Bodystruktur 120 umfassen. Die Transistorzellen TC sind miteinander elektrisch parallel verbunden und steuern einen vertikalen Laststromfluss zwischen der ersten Lastelektrode 310 und der zweiten Lastelektrode 320 durch die Driftzone 131. Die Halbleiterschicht 100 kann dann entlang Zerteilungsstraßen, die zwischen benachbarten Vorrichtungsgebieten 690 verlaufen, zerteilt werden.
  • Aufgrund seines Ursprungs aus einer Siliziumnitridschicht enthält das Gatedielektrikum 159 0,01 At.-% bis 2 At.-% Stickstoff. Die Stickstoffatome können sich an Kristallgitterstellen des Kristallgitters des Siliziumoxids befinden oder können als Stickstoffmoleküle gruppiert sein. Die Stickstoffatome und -moleküle sind als Fallen für Elektronen und als Rekombinationszentren für Elektronen und Löcher wirksam.
  • 4 veranschaulicht den Effekt von Stickstoffatomen in einem Gatedielektrikum basierend auf einem Siliziumoxid, das zumindest 0,01 At.-% Stickstoff enthält.
  • Wenn das Gatedielektrikum 159 einer ionisierenden Strahlung 810 ausgesetzt wird, zum Beispiel Neutronen, Gammastrahlung oder hochenergetischer Elektronenstrahlung, kann die ionisierende Strahlung 810, die das Gatedielektrikum 159 passiert, Elektron-Loch-Paare 811 erzeugen. Die erzeugten Elektronen sind hoch beweglich und können aus dem Gatedielektrikum 159 entkommen oder können an der Grenzfläche zwischen einer Gateelektrode 155 und dem Gatedielektrikum 159 gefangen werden. Die Löcher sind weitgehend unbeweglich, so dass das Gatedielektrikum 159 stetig positive Ladung akkumuliert, welche als eine positive Vorspannung der Gateelektrode 155 effektiv ist. Als eine Konsequenz driftet die extrinsische Schwellenspannung der Transistorzelle TC im Fall eines n-Kanal-Transistors stetig zu niedrigeren Werten. Lokal kann die Schwellenspannung zu so niedrigen Werten driften, dass ein Leckstrom im Transistor erhöht wird und der Transistor durch den Leckstrom letztendlich thermisch zerstört wird. Im Fall eines p-Kanal-Transistors driftet die extrinsische Schwellenspannung lokal zu einer höheren Spannung. Falls die akkumulierte Ladung weiter zunimmt, kann das Gatedielektrikum 159 durchbrechen, was zu einem Ausfall von n- und p-Kanal-Transistoren führen kann.
  • Stattdessen fangen in einer 0,01 At.-% bis 2 At.-% Stickstoff enthaltenden Siliziumoxidschicht die Stickstoffatome und - moleküle 812 die Elektronen, so dass die Elektronen das Gatedielektrikum 159 nicht verlassen und das Gatedielektrikum 159 elektrisch ausgeglichen bleibt. Die Stickstoffatome und -moleküle 812 können auch die intrinsische Rekombinationsrate von Elektron-Loch-Paaren 811 erhöhen, die vorher in dem Gatedielektrikum 159 erzeugt wurden. Als eine Konsequenz zeigt jede Halbleitervorrichtung, die auf einem Gatedielektrikum 159 basiert, das ein durch Oxidation mit Sauerstoffradikalen aus einer Siliziumnitridschicht erhaltenes Siliziumoxid enthält, signifikant eine höhere Widerstandsfähigkeit gegen Strahlung.
  • 5A bis 5C beziehen sich auf verschiedene Endpunkte des in Bezug auf 1C beschriebenen Oxidationsprozesses mit Radikalen.
  • 5A bezieht sich auf eine Ausführungsform, wobei die Oxidation mit Sauerstoffradikalen vor einer Umwandlung der kompletten Siliziumnitridschicht 152 von 1B in die Siliziumoxidschicht 153 endete, und zeigt eine restliche Siliziumnitridschicht 152a, die zwischen der Siliziumoxidschicht 153 und der vorderen Oberfläche 101 angeordnet ist. Eine vertikale Ausdehnung v21 der Siliziumoxidschicht 153 kann kleiner als, gleich der oder höchstens 10 % größer als die vertikale Ausdehnung v1 der ursprünglichen Siliziumnitridschicht 152 von 1B sein.
  • In 5B wird die Oxidation mit Sauerstoffradikalen ungefähr an der vorderen Oberfläche 101 beendet, und die vertikale Ausdehnung v22 der Siliziumoxidschicht 153 ist etwa 10 % größer als die vertikale Ausdehnung v1 der ursprünglichen Siliziumnitridschicht 152 von 1B.
  • In 5C wird die Oxidation mit Sauerstoffradikalen nur beendet, nachdem einige Nanometer der darunterliegenden Halbleiterschicht 100 oxidiert worden sind. Eine vertikale Ausdehnung v23 der Siliziumoxidschicht 153 ist mehr als 10 % größer als die ursprüngliche Siliziumnitridschicht 152 von 1B. Die vordere Oberfläche 101 wird bezüglich der ursprünglichen vorderen Oberfläche 101 um einige wenige Nanometer zurückgesetzt.
  • 6A bis 6D beziehen sich auf ein Verfahren zum Ausbilden von Dielektrika mit einer Dicke von mehr als 20 nm.
  • Ein erster Bereich 1531 einer Siliziumoxidschicht wird wie oben beschrieben durch Oxidation mit Sauerstoffradikalen einer ersten Siliziumnitridschicht auf der vorderen Oberfläche 101 gebildet.
  • 6A zeigt den ersten Bereich 1531 einer Siliziumoxidschicht 153 mit einer Dicke v2 von zumindest 10 nm und höchstens 30 nm auf der vorderen Oberfläche 101 einer Halbleiterschicht 100. Eine zweite Siliziumnitridschicht 152 wird z.B. durch LPCVD auf dem ersten Bereich 1531 einer Siliziumoxidschicht 153 abgeschieden.
  • 6B zeigt die zweite Siliziumnitridschicht 152, die auf dem ersten Bereich 1531 einer Siliziumoxidschicht ausgebildet ist. Ein weiterer Oxidationsprozess mit Sauerstoffradikalen in einer Prozesskammer, welche die gleiche oder vom gleichen Typ wie diejenige sein kann, die für die Ausbildung des ersten Bereichs 1531 einer Siliziumoxidschicht genutzt wurde, bildet einen zweiten Bereich 1532 einer Siliziumoxidschicht.
  • 6C zeigt eine Siliziumoxidschicht 153, die den ersten Bereich 1531, der aus einer ersten Oxidation mit Sauerstoffradikalen erhalten wurde, und den zweiten Bereich 1532 umfasst, der aus einer zweiten Oxidation mit Sauerstoffradikalen erhalten wurde. Eine vertikale Dicke v29 der Siliziumoxidschicht 153 kann mindestens 30 nm, z.B. mindestens 40 nm, betragen. Der Prozess kann mehrere Male wiederholt werden. Alternativ dazu kann Siliziumoxid beispielsweise in einem CVD-Prozess unter Verwendung von TEOS (Tetraethylorthosilikat) als Precursor-Material auf die Siliziumoxidschicht 153 abgeschieden werden.
  • 7A bis 7C beziehen sich auf ein Verfahren zum Ausbilden einer Leistungshalbleitervorrichtung mit planaren Gatestrukturen, die ein Gatedielektrikum mit Siliziumoxid umfassen, das durch Oxidation mit Sauerstoffradikalen aus Siliziumnitrid gebildet wurde.
  • Eine Siliziumnitridschicht wird z.B. durch LPCVD auf einer vorderen Oberfläche 101 einer Halbleiterschicht 100 gebildet, worin eine Bodystruktur 120 mit einer Vielzahl getrennter Bodywannen 121 je Vorrichtungsgebiet 690 einen ersten pn-Übergang pn1 mit einer Driftzone 131 bildet, die zwischen der Bodystruktur 120 und der rückseitigen Oberfläche 102 ausgebildet ist. Eine Siliziumoxidschicht 153 wird durch Oxidation mit Sauerstoffradikalen aus der Siliziumnitridschicht gebildet.
  • Abscheiden und Oxidieren einer Siliziumnitridschicht können ein oder mehrere Male wiederholt werden. Eine dielektrische Zusatzschicht 154 kann auf der Siliziumoxidschicht abgeschieden werden.
  • 7A zeigt die Siliziumoxidschicht 153 und die dielektrische Zusatzschicht 154, die auf der vorderen Oberfläche 101 ausgebildet sind. Eine vertikale Ausdehnung der Siliziumoxidschicht 153 kann in einem Bereich von 15 nm bis 120 nm, zum Beispiel in einem Bereich von 20 nm bis 50 nm, liegen. Die Siliziumoxidschicht 153 enthält zumindest 0,1 At.-% und höchstens 2 At.-% Stickstoff. Die dielektrische Zusatzschicht 154 kann aus Siliziumoxid mit einem Stickstoffgehalt unter 0,01 At.-% bestehen.
  • Ein oder mehrere leitfähige Materialien werden auf der Siliziumoxidschicht 153 abgeschieden. Die abgeschiedene leitfähige Schicht oder der Schichtstapel, die Siliziumoxidschicht 153 und gegebenenfalls die Zusatzschicht 154 werden durch Lithografie strukturiert, um die Gatestrukturen 150 zu bilden.
  • 7B zeigt die Gatestrukturen 150, die eine Gateelektrode 155 aus Restbereichen der abgeschiedenen leitfähigen Schicht oder des Schichtstapels sowie ein Gatedielektrikum 159 umfassen, das von zumindest der Siliziumoxidschicht 153 und gegebenenfalls der Zusatzschicht 154 von 7A gebildet wird. Die Gatestrukturen 150 können sich in einer Richtung orthogonal zur Querschnittsebene erstreckende Streifen, Punkte oder ein Gitter bilden. Die Gateelektrode 155 kann hochdotiertes polykristallines Silizium enthalten oder daraus bestehen. Gemäß einer Ausführungsform kann die Gateelektrode 155 eine metallhaltige Schicht umfassen. Das Gatedielektrikum 159 enthält einen Restbereich der Siliziumoxidschicht 153 von 7A und kann ferner Reste einer Zwischenschicht aus zum Beispiel thermischem Siliziumoxid zwischen der Siliziumoxidschicht 153 und der vorderen Oberfläche 101 sowie Reste der Zusatzschicht 154 umfassen, die zwischen der Gateelektrode 155 und dem Restbereich der Siliziumoxidschicht 153 von 7A angeordnet ist.
  • Sourcezonen 110 können zwischen den Gatestrukturen 150 ausgebildet und lateral zu ihnen ausgerichtet werden. In jedem Vorrichtungsgebiet 690 werden an der Vorderseite eine Steuerelektrode 330 und eine erste Lastelektrode 310 ausgebildet. Entlang der rückseitigen Oberfläche 102 kann eine hochdotierte Kontaktstruktur 139 in der Halbleiterschicht 100 ausgebildet werden, und kann eine zweite Lastelektrode 320, die direkt an die rückseitige Oberfläche 102 grenzt, gebildet werden.
  • 7C zeigt die Steuerelektrode 330, die getrennte Bereiche der Gateelektroden 155 in einem Vorrichtungsgebiet 690 elektrisch verbindet, und die erste Lastelektrode 310, die mit den Sourcezonen 110 und der Bodystruktur 120 eines Transistorzellenfeldes des Vorrichtungsgebiets 690 elektrisch verbunden ist, wobei das Transistorzellenfeld eine Vielzahl von Transistorzellen TC enthält, die elektrisch parallel verbunden sind. Die zweite Lastelektrode 320 bildet einen ohmschen Kontakt mit der Kontaktstruktur 139 entlang der rückseitigen Oberfläche 102.
  • 7D zeigt einen Teil eines Querschnitts einer Halbleitervorrichtung 501, die aus dem Halbleitersubstrat 500 von 7C durch Zerteilen entlang Zerteilungsstraßen in Schnittfugengebieten, die die Vorrichtungsgebiete 690 voneinander trennen, erhalten wird.
  • Die Halbleitervorrichtung 501 enthält einen Halbleiterbereich 700, der aus einem Bereich der Halbleiterschicht 100 von 7C erhalten wurde, wobei eine erste Oberfläche 701 des Halbleiterbereichs 700 der vorderen Oberfläche 101 entspricht und eine zweite Oberfläche 702 des Halbleiterbereichs 700 der rückseitigen Oberfläche 102 der Halbleiterschicht 100 von 7C entspricht.
  • Die Steuerelektrode 330 kann einen Gateanschluss G bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein. Die erste Lastelektrode 310 kann einen ersten Lastanschluss L1 bilden oder kann mit einem solchen elektrisch verbunden sein, der der Sourceanschluss eines IGFET (Feldeffekttransistors mit isoliertem Gate) oder der Emitteranschluss eines IGBT (Bipolartransistors mit isoliertem Gate) sein kann. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2 bilden oder kann mit einem solchen elektrisch verbunden sein, welcher der Drainanschluss eines IGFET oder der Kollektoranschluss eines IGBT sein kann.
  • 8A bis 8D beziehen sich auf die Ausbildung von Leistungshalbleitervorrichtungen basierend auf Graben-Gatestrukturen 150, indem eine IGFETs betreffende Ausführungsform genutzt wird.
  • Eine Bodystruktur 120 kann in einem Vorrichtungsgebiet 690 einer Halbleiterschicht 100 aus z.B. Siliziumcarbid gebildet werden. Gategräben 250 werden gebildet, die sich von einer vorderen Oberfläche 101 durch die Bodystruktur 120 in eine Driftzone 131 erstrecken, die von einem ursprünglichen Bereich der Halbleiterschicht 100 außerhalb der Bodystruktur 120 gebildet wird.
  • 8A zeigt die Gategräben 250, die sich von der vorderen Oberfläche 101 durch die Bodystruktur 120 in die Driftzone 131 erstrecken. Die Gategräben 250 sind streifenförmig mit einer longitudinalen Ausdehnung in einer Richtung orthogonal zur Querschnittsebene. Zumindest eine der longitudinalen Seitenwände der Gategräben 250 ist eine aktive Mesa-Seitenwand 191, die von einer Hauptkristallebene mit vergleichsweise hoher Ladungsträgerbeweglichkeit gebildet wird.
  • Eine Siliziumnitridschicht mit einer Dicke von zumindest 15 nm wird abgeschieden, und zumindest ein Bereich der Siliziumnitridschicht wird durch Oxidation mit Sauerstoffradikalen in eine Siliziumoxidschicht 153 transformiert. Vor oder nach einer Ausbildung der Siliziumoxidschicht 153 können durch Implantation Sourcezonen 110 und weitere dotierte Gebiete gebildet werden, die zu den Gategräben 250 ausgerichtet sind.
  • 8B zeigt die Siliziumoxidschicht 153, die mit einer hohen Schichtgleichmäßigkeit die vordere Oberfläche 101 und die Gategräben 250 mit aktiven Mesa-Seitenwänden 191 auskleidet. Sourcezonen 110 entlang der vorderen Oberfläche 101 grenzen direkt zumindest an die aktiven Mesa-Seitenwände 191 der Gategräben 250. Eine vertikale Projektion eines abschirmenden Gebiets 125 zwischen den Gategräben 250 und der rückseitigen Oberfläche 102 überlappt mit einem Bereich des Grabenbodens, der von der aktiven Mesa-Seitenwand 191 abgewandt ist. Die abschirmenden Gebiete 125 dehnen die Bodystruktur 120 lokal vertikal aus.
  • Eine leitfähige Schicht oder ein Schichtstapel kann abgeschieden werden, um die Gategräben 250 zu füllen. Bereiche des abgeschiedenen leitfähigen Materials außerhalb der Gategräben 250 können entfernt werden. Eine dielektrische Schicht oder ein Schichtstapel kann abgeschieden und strukturiert werden, um Bereiche der vorderen Oberfläche 101 zwischen benachbarten gefüllten Gategräben 250 freizulegen.
  • 8C zeigt die Gatestrukturen 150, die eine Gateelektrode 155 aus dem leitfähigen Material und ein Gatedielektrikum 159 aus Restbereichen der Siliziumoxidschicht 153 von 8B umfassen. Restbereiche der dielektrischen Schicht oder des Schichtstapels bilden ein Zwischenschicht-Dielektrikum 210, das das vertiefte Gatematerial in den Gategräben 250 und Bereiche der Siliziumoxidschicht 153 außerhalb der Gategräben 250 bedeckt.
  • Eine hochdotierte Kontaktstruktur 139 wird in der Halbleiterschicht 100 entlang der rückseitigen Oberfläche 102 ausgebildet, eine Steuerelektrode sowie zwei Lastelektroden werden wie unter Bezugnahme auf 7C beschrieben je Vorrichtungsgebiet 690 gebildet, und ein Zerteilungsprozess gewinnt eine Vielzahl von Halbleitervorrichtungen aus dem Halbleitersubstrat 500.
  • 8D zeigt einen Teil eines Querschnitts eines IGFET 502, der durch Zerteilen aus dem Halbleitersubstrat 500 von 8C erhalten wird. Der IGFET 502 umfasst einen Halbleiterbereich 700, der aus einem Bereich der Halbleiterschicht 100 von 8C erhalten wird, wobei eine erste Oberfläche 701 des Halbleiterbereichs 700 der vorderen Oberfläche 101 entspricht und eine zweite Oberfläche 702 des Halbleiterbereichs 700 der rückseitigen Oberfläche 102 der Halbleiterschicht 100 von 8C entspricht.
  • Die Steuerelektrode 330 kann einen Gateanschluss G bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein. Die erste Lastelektrode 310 kann einen Sourceanschluss S bilden oder kann mit einem solchen elektrisch verbunden sein. Die zweite Lastelektrode 320 kann einen Drainanschluss D bilden oder kann mit einem solchen elektrisch verbunden sein. Eine Vielzahl von Transistorzellen TC ist zwischen dem Sourceanschluss S und Drainanschluss D elektrisch parallel verbunden.
  • Die folgenden Figuren betreffen Leistungshalbleitervorrichtungen mit Transistorzellen, deren Gatestrukturen 150 ein Gatedielektrikum 159 umfassen, das durch einen der oben beschriebenen Prozesse erhalten wird. Zumindest ein Bereich des Gatedielektrikums 159 enthält mindestens 0,01 At.-% und höchstens 2 At.-% Stickstoff.
  • 9A und 9B beziehen sich auf einen IGFET 502, der Transistorzellen TC enthält. Der IGFET 502 basiert auf einem Halbleiterbereich 700, der aus einem Halbleitermaterial mit einem hexagonalen Kristallgitter, z.B. Siliziumcarbid (SiC) oder Galliumnitrid (GaN), bestehen kann. Beispielsweise ist das Halbleitermaterial 2H-SiC (SiC des 2H-Polytyps), 6H-SiC oder 15R-SiC. Gemäß einer Ausführungsform ist das Halbleitermaterial Siliziumcarbid des 4H-Polytyps (4H-SiC).
  • An einer Vorderseite weist der Halbleiterbereich 700 eine erste Oberfläche 701 auf, die koplanare Oberflächenabschnitte umfassen kann. Die erste Oberfläche 701 kann mit einer Hauptkristallebene zusammenfallen bzw. übereinstimmen oder kann zu einer Hauptkristallebene um einen Winkel α zur Achse geneigt sein, dessen Absolutwert zumindest 2° und höchstens 12°, z.B. etwa 4°, betragen kann.
  • In der veranschaulichten Ausführungsform ist die <0001>-Kristallachse unter einem Winkel α > 0 zur Achse zu der Normalen geneigt, und die <11-20>-Kristallachse ist unter dem Winkel α zur Achse bezüglich einer horizontalen Ebene geneigt. Die <1-100>-Kristallachse ist orthogonal zur Querschnittsebene.
  • Die erste Oberfläche 701 kann mit parallelen ersten Oberflächenabschnitten gezahnt bzw. gezackt sein, die zueinander verschoben und um den Winkel α zur Achse zu einer horizontalen Ebene geneigt sind, sowie zweiten Oberflächenabschnitten, die zu den ersten Oberflächenabschnitten geneigt sind und die ersten Oberflächenabschnitte so verbinden, dass eine Querschnittslinie der gezackten ersten Oberfläche 701 eine Sägezahnlinie approximiert.
  • Auf der Rückseite des Halbleiterbereichs 700 kann sich eine gegenüberliegende zweite Oberfläche 702 parallel zu der ersten Oberfläche 701 erstrecken. Eine Distanz zwischen der ersten Oberfläche 701 an der Vorderseite und einer zweiten Oberfläche 702 an der Rückseite hängt mit einem nominalen Sperrvermögen des IGFET 502 zusammen. Eine Gesamtdicke des Halbleiterbereichs 700 zwischen den ersten und zweiten Oberflächen 701, 702 kann in einem Bereich von mehreren Hundert nm oder mehreren µm bis mehrere hundert µm liegen. Die Normale zu einer Mittelebene der ersten Oberfläche 701 definiert eine vertikale Richtung, und Richtungen parallel zur ersten Oberfläche 701 sind horizontale Richtungen.
  • Die Transistorzellen TC sind an der Vorderseite entlang der ersten Oberfläche 701 ausgebildet. Eine Driftstruktur 130 trennt die Transistorzellen TC von der zweiten Oberfläche 702 auf der Rückseite. Die Driftstruktur 130 kann eine hochdotierte Kontaktstruktur 139, die direkt an die zweite Oberfläche 702 grenzt, und eine schwachdotierte Driftzone 131 zwischen den Transistorzellen TC und der hochdotierten Kontaktstruktur 139 umfassen.
  • Die hochdotierte Kontaktstruktur 139 kann ein Substratbereich sein oder einen solchen umfassen, der aus einem kristallinen Ingot erhalten wurde, und bildet einen ohmschen Kontakt mit einer zweiten Lastelektrode 320, die direkt an die zweite Oberfläche 702 grenzt. Eine mittlere Dotierstoffkonzentration in der Kontaktstruktur 139 ist ausreichend hoch, um einen ohmschen Kontakt mit der zweiten Lastelektrode 320 sicherzustellen.
  • Die Driftzone 131 kann in einer Schicht ausgebildet sein, die durch Epitaxie auf der Kontaktstruktur 139 aufgewachsen wurde. Eine mittlere Netto-Dotierstoffkonzentration in der Driftzone 131 kann in dem Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen, falls der Halbleiterbereich 700 aus Siliziumcarbid besteht. Die Driftstruktur 130 kann weitere dotierte Gebiete, zum Beispiel Feldstoppzonen, Sperrzonen und/oder Stromausbreitungszonen des Leitfähigkeitstyps der Driftzone 131 oder gegendotierte Gebiete, enthalten.
  • Die Driftzone 131 kann direkt an die Kontaktstruktur 139 grenzen, oder eine Pufferschicht, die einen unipolaren Übergang mit der Driftzone 131 ausbildet, kann zwischen der Driftzone 131 und der Kontaktstruktur 139 angeordnet sein, wobei eine vertikale Ausdehnung der Pufferschicht annähernd 1 µm betragen kann und eine mittlere Dotierstoffkonzentration in der Pufferschicht beispielsweise in einem Bereich von 3E17 cm-3 bis 1E18 cm-3 liegen kann. Die Pufferschicht kann zu einem Formen des elektrischen Feldgradienten in der Driftstruktur 130 beitragen.
  • Die Transistorzellen TC sind entlang Graben-Gatestrukturen 150 orientiert, die sich von der ersten Oberfläche 701 in den Halbleiterbereich 700 erstrecken, so dass Mesabereiche 190 des Halbleiterbereichs 700 benachbarte Graben-Gatestrukturen 150 trennen.
  • Eine longitudinale Ausdehnung der Graben-Gatestrukturen 150 entlang einer ersten horizontalen Richtung ist größer als eine transversale Ausdehnung entlang einer zweiten horizontalen Richtung orthogonal zu der ersten horizontalen Richtung. Die Graben-Gatestrukturen 150 können lange Streifen sein, die sich von einer Seite eines Transistorzellengebiets zu einer gegenüberliegenden Seite erstrecken, wobei die Länge der Graben-Gatestrukturen 150 bis zu mehrere Millimeter betragen kann. Gemäß anderen Ausführungsformen kann eine Vielzahl getrennter Graben-Gatestrukturen 150 entlang einer Linie ausgebildet sein, die sich von einer Seite des Transistorzellengebiets zu der gegenüberliegenden Seite erstreckt, oder die Graben-Gatestrukturen 150 können ein Gitter ausbilden, wobei die Mesabereiche 190 in den Maschen des Gitters ausgebildet sind.
  • Am Boden können die Graben-Gatestrukturen 150 gerundet sein, wobei ein Radius der Krümmung zumindest das Doppelte der Dicke eines im Folgenden beschriebenen Gatedielektrikums 159 ausmachen kann.
  • Die Graben-Gatestrukturen 150 können gleich beabstandet sein, können annähernd die gleiche Breite aufweisen und können ein reguläres Muster bilden, wobei ein Abstand (Distanz von Mitte zu Mitte) der Graben-Gatestrukturen 150 in einem Bereich von 1 µm bis 10 µm, z.B. von 1,5 µm bis 5 µm, liegen kann. Eine vertikale Ausdehnung der Graben-Gatestrukturen 150 kann in einem Bereich von 0,3 µm bis 5 µm, z.B. in einem Bereich von 0,5 µm bis 2 µm, liegen.
  • Die Graben-Gatestrukturen 150 können zu der ersten Oberfläche 701 vertikal sein oder können sich mit zunehmender Distanz zur ersten Oberfläche 701 verjüngen. Beispielsweise kann ein Verjüngungswinkel der Graben-Gatestrukturen 150 bezüglich der vertikalen Richtung gleich dem Winkel zur Achse sein oder kann vom Winkel zur Achse um nicht mehr als ± 1 Grad abweichen, so dass zumindest eine erste aktive Mesa-Seitenwand 191 von zwei gegenüberliegenden longitudinalen Mesa-Seitenwänden 191, 192 von einer Hauptkristallebene mit einer hohen Ladungsträgerbeweglichkeit, z.B. einer {11-20}-Kristallebene, gebildet wird. Eine zweite passive Mesa-Seitenwand 192, die der ersten aktiven Mesa-Seitenwand 191 gegenüberliegt, kann um das Doppelte des Winkels α zur Achse, z.B. um 4 Grad oder mehr, beispielsweise um etwa 8 Grad, zu einer Hauptkristallebene geneigt sein. Die erste aktive Mesa-Seitenwand 191 und die zweite passive Mesa-Seitenwand 192 liegen auf gegenüberliegenden longitudinalen Seiten des dazwischenliegenden Mesabereichs 190 und grenzen direkt an zwei verschiedene, benachbarte Graben-Gatestrukturen 150.
  • Die Graben-Gatestrukturen 150 umfassen eine leitfähige Gateelektrode 155, welche eine hochdotierte polykristalline Siliziumschicht und/oder eine metallhaltige Schicht umfassen oder daraus bestehen kann. Die Gateelektrode 155 kann mit einer Gate-Metallisierung elektrisch verbunden sein, die einen Gateanschluss bildet oder die mit einem solchen elektrisch verbunden oder gekoppelt ist.
  • Die Graben-Gatestrukturen 150 umfassen ferner ein Gatedielektrikum 159, das die Gateelektrode 155 entlang zumindest der ersten aktiven Mesa-Seitenwand 191 von dem Halbleiterbereich 700 trennt.
  • Das Gatedielektrikum 159 umfasst eine Siliziumoxidschicht 153 oder besteht aus einer solchen, die aus einem der oben beschriebenen Verfahren erhalten werden kann und die 0,01 At.-% bis 2 At.-% Stickstoff enthält. Das Gatedielektrikum 159 kann eine dielektrische Zwischenschicht 151 ohne Fallen umfassen, z.B. aus Siliziumoxid, das Stickstoff nur als eine unerwünschte Verunreinigung enthält, und eine Dicke von mindestens 3 nm, z.B. zumindest 5 nm, oder zumindest 10 nm und höchstens 20 nm, angeordnet zwischen einer Bodystruktur 120 und der Stickstoff enthaltenden Siliziumoxidschicht 153. Alternativ dazu oder zusätzlich kann das Gatedielektrikum 159 eine dielektrische Zusatzschicht 154 zwischen der Stickstoff enthaltenden Siliziumoxidschicht 153 und der Gateelektrode 155 umfassen. Die Zusatzschicht 154 kann aus Siliziumoxid mit einem Stickstoffgehalt, der geringer als 0,01 At.-% ist, bestehen.
  • Die Graben-Gatestrukturen 150 können ausschließlich die Gateelektrode 155 und das Gatedielektrikum 159 umfassen oder können zusätzlich zur Gateelektrode 155 und dem Gatedielektrikum 159 weitere leitfähige und/oder dielektrische Strukturen, z.B. Kompensations- oder Kontaktstrukturen, enthalten.
  • Die Mesabereiche 190 enthalten Sourcezonen 110, die zu der Vorderseite orientiert sind. Die Sourcezonen 110 können direkt an die erste Oberfläche 701 grenzen und direkt an zumindest die erste aktive Mesa-Seitenwand 191 des jeweiligen Mesabereichs 190 grenzen.
  • Die Mesabereiche 190 umfassen ferner eine Bodystruktur 120, die die Sourcezonen 110 von der Driftstruktur 130 trennt. Die Bodystruktur 120 bildet erste pn-Übergänge pn1 mit der Driftstruktur 130 und zweite pn-Übergänge pn2 mit den Sourcezonen 110. Erste Bereiche der Bodystruktur 120 grenzen direkt an die ersten aktiven Mesa-Seitenwände 191, und zweite Bereiche der Bodystruktur 120 grenzen direkt an die zweiten passiven Mesa-Seitenwände 192, wobei eine Dotierstoffkonzentration in den zweiten Bereichen die Dotierstoffkonzentration in den ersten Bereichen übersteigen kann. Die Bodystruktur 120 kann abschirmende Gebiete 125 umfassen, die die vertikale Ausdehnung der Bodystruktur 120 lokal vergrößern und einen Bereich der Graben-Gatestrukturen 150 überlappen, der zu den zweiten passiven Mesa-Seitenwänden 192 orientiert ist.
  • Eine minimale vertikale Ausdehnung der Bodystruktur 120 entspricht einer Kanallänge der Transistorzellen TC und kann in einem Bereich von 0,2 µm bis 1,5 µm liegen.
  • Ein Zwischenschicht-Dielektrikum 210, das eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, dotiertem oder undotiertem Siliziumglas, zum Beispiel BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Bor-Phosphorsilikatglas) umfassen kann, trennt die Gateelektrode 155 von einer ersten Lastelektrode 310. Erste Kontaktstrukturen 315 erstrecken sich durch das Zwischenschicht-Dielektrikum 210 und verbinden die erste Lastelektrode 310 elektrisch mit der Bodystruktur 120 und den Sourcezonen 110.
  • Die erste Lastelektrode 310 kann einen Sourceanschluss S bilden oder kann mit einem solchen elektrisch verbunden sein. Eine zweite Lastelektrode 320, die direkt an die zweite Oberfläche 702 grenzt, kann einen Drainanschluss D bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein.
  • Gemäß einer Ausführungsform sind die Transistorzellen TC n-Kanal-FET-Zellen mit p-dotierter Bodystruktur 120, n-dotierten Sourcezonen 110 und einer n-dotierten Driftzone 131. Gemäß einer anderen Ausführungsform sind die Transistorzellen TC p-Kanal-FET-Zellen mit n-dotierter Bodystruktur 120, p-dotierten Sourcezonen 110 und einer p-dotierten Driftzone 131.
  • Das Gatedielektrikum 159 koppelt kapazitiv Bereiche der Bodystruktur 120 mit der Gateelektrode 155. Wenn ein Potential an der Gateelektrode 155 eine Schwellenspannung des IGFET 502 übersteigt oder darunter fällt, bewirkt das elektrische Feld, dass die Minoritätsladungsträger in der Bodystruktur 120 Inversionskanäle entlang dem Gatedielektrikum 159 ausbilden, wobei die Inversionskanäle die Sourcezonen 110 mit der Driftstruktur 130 verbinden, wodurch der IGEFT 502 eingeschaltet wird. In dem Ein-Zustand fließt ein Laststrom durch den Halbleiterbereich 700 ungefähr entlang den ersten aktiven Mesa-Seitenwänden 191 zwischen der ersten und zweiten Lastelektrode 310, 320.
  • Die Stickstoffatome und/oder -moleküle, die in dem Gatedielektrikum 159 enthalten sind, beeinflussen positiv die Integrität des Gatedielektrikums und Elektronenbeweglichkeit in dem MOS-Kanal. Außerdem fangen die intrinsischen Stickstoffatome durch kosmische Strahlung erzeugte Elektronen effektiv und können die intrinsische Elektron-Loch-Rekombinationsrate in dem Gatedielektrikum 159 erhöhen.
  • 10 bezieht sich auf einen anderen Typ von IGFETs 502 mit einem Halbleiterbereich 700 aus Si, Ge, SiGe, SiC oder einem AIIIBv-Halbleiter, wie oben beschrieben wurde.
  • Der Halbleiterbereich 700 umfasst eine Driftstruktur 130, die eine Driftzone 131 enthält, die einen ersten pn-Übergang pn1 mit einer Bodystruktur 120 bildet, eine hochdotierte Kontaktstruktur 139, die direkt an die zweite Oberfläche 702 grenzt, und eine Feldstoppschicht 138, die zwischen der Driftzone 131 und der Kontaktstruktur 139 angeordnet ist, wobei eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 138 zumindest die Doppelte einer mittleren Dotierstoffkonzentration in der Driftzone 131 und höchstens ein Zehntel der maximalen Dotierstoffkonzentration in der Kontaktstruktur 139 ist.
  • Graben-Gatestrukturen 150, die sich von der ersten Oberfläche 701 in den Halbleiterbereich 700 erstrecken, umfassen eine Gateelektrode 155 in oberen Bereichen, die zu der ersten Oberfläche 701 orientiert sind, und eine Feldelektrode 165 in unteren Bereichen, die zu der zweiten Oberfläche 702 orientiert sind. Ein dickes Felddielektrikum 169 trennt die Feldelektrode 165 von dem umgebenden Halbleitermaterial des Halbleiterbereichs 700. Ein Trenndielektrikum 156 trennt die Gateelektrode 155 von der Feldelektrode 165. Die Feldelektrode 165 kann mit der ersten Lastelektrode 310 elektrisch verbunden sein. Das Felddielektrikum 169 kann aus zumindest einer einer thermisch gewachsenen Siliziumoxidschicht, einer Siliziumnitridschicht oder einer abgeschiedenen Siliziumoxidschicht gebildet sein.
  • Ein dünnes Gatedielektrikum 159, das eine Siliziumoxidschicht enthält, die z.B. durch Oxidation mit Sauerstoffradikalen aus einer Siliziumnitridschicht erhalten wurde und 0,01 At.-% bis 2 At.-% Stickstoff enthält, trennt die Gateelektrode 155 von der Bodystruktur 120. Außerdem kann das Gatedielektrikum 159 zumindest eine einer dielektrischen Zwischenschicht 151 und einer dielektrischen Zusatzschicht 154, wie unter Bezugnahme auf 9A und 9B beschrieben wurde, umfassen.
  • In Mesabereichen des Halbleiterbereichs 700 zwischen den Graben-Gatestrukturen 150 können dotierte Sourcezonen 110, die zweite pn-Übergänge pn2 mit der Bodystruktur 120 bilden, direkt an die erste Oberfläche 701 grenzen. Die Bodystruktur 120 trennt die Sourcezonen 110 von der Driftzone 131.
  • 11 bezieht sich auf einen IGBT 503 mit einer Kontaktstruktur 139, die einen dritten pn-Übergang pn3 mit der Driftzone 131 oder mit der Feldstoppschicht 138 bildet. Zusätzlich zu Graben-Gatestrukturen 150 können sich zusätzliche Grabenstrukturen 160 von der ersten Oberfläche 701 in die Driftzone 131 erstrecken, wobei die zusätzlichen Grabenstrukturen 160 frei von Bereichen der Gateelektrode 155 sind. Zusätzlich zu aktiven Mesabereichen 190, durch welche ein Laststrom in einem Ein-Zustand fließt, kann der Halbleiterbereich 700 passive Mesabereiche 195 umfassen, die nicht zu einem Laststromfluss in dem Ein-Zustand beitragen.
  • Die erste Lastelektrode 310 kann einen Emitteranschluss E bilden oder kann mit einem solchen elektrisch verbunden sein. Die zweite Lastelektrode 320, die direkt an die zweite Oberfläche 702 grenzt, kann einen Kollektoranschluss C bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein. Der IGBT 503 kann ein rückwärts sperrender IGBT mit einer homogen dotierten Kontaktstruktur 139 oder ein rückwärts leitender IGBT sein, wobei die Kontaktstruktur 139 komplementär dotierte Zonen enthält, die sich entlang zumindest einer horizontalen Richtung abwechseln.
  • Zumindest die Graben-Gatestrukturen 150 oder die zusätzlichen Gatestrukturen 160 enthalten ein dünnes Gatedielektrikum 159, das aus einer Siliziumoxidschicht 153 besteht oder eine solche enthält, die z.B. mittels Oxidation mit Sauerstoffradikalen aus einer Siliziumnitridschicht erhalten wurde und 0,01 At.-% bis 2 At.-% Stickstoff enthält.
  • Obgleich spezifische Ausführungsformen hierin veranschaulicht und beschrieben wurden, wird der Fachmann auf dem Gebiet erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen für die spezifischen, gezeigten und beschriebenen Ausführungsformen substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll beliebige Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher soll diese Erfindung nur durch die Ansprüche und deren Äquivalent beschränkt sein.

Claims (25)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Bodystruktur und einer Driftzone in einer Halbleiterschicht, wobei die Bodystruktur und die Driftzone einen ersten pn-Übergang bilden; Ausbilden einer Siliziumnitridschicht auf der Halbleiterschicht; und Ausbilden einer Siliziumoxidschicht aus zumindest einem vertikalen Abschnitt der Siliziumnitridschicht durch Oxidation mit Sauerstoffradikalen.
  2. Verfahren nach Anspruch 1, wobei die Siliziumoxidschicht eine Dicke von mindestens 15 nm aufweist.
  3. Verfahren nach einem der Ansprüche 1 und 2, wobei die Siliziumnitridschicht direkt auf der Halbleiterschicht ausgebildet wird.
  4. Verfahren nach einem der Ansprüche 1 und 2, ferner umfassend: Ausbilden, vor einem Ausbilden der Siliziumnitridschicht, einer dielektrischen Zwischenschicht direkt auf der Halbleiterschicht, wobei die Siliziumnitridschicht direkt auf der Zwischenschicht gebildet wird.
  5. Verfahren nach Anspruch 4, wobei die Zwischenschicht aus Siliziumoxid besteht.
  6. Verfahren nach einem der Ansprüche 4 bis 5, wobei die Zwischenschicht eine Dicke von mindestens 3 nm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterschicht auf Siliziumcarbid basiert.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Ausbilden der Siliziumoxidschicht eine gemeinsame Injektion von molekularem Sauerstoff O2 und molekularem Wasserstoff H2 in eine Prozesskammer unter Bedingungen umfasst, die eine Reaktion von molekularem Sauerstoff O2 und molekularem Wasserstoff H2 in einer Gasphase hemmen.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Ausbilden der Siliziumoxidschicht eine Injektion von molekularem Sauerstoff O2 oder eines Gemischs aus molekularem Sauerstoff O2 und molekularem Wasserstoff H2 in eine Prozesskammer unter Bedingungen umfasst, die eine Reaktion von molekularem Sauerstoff O2 und molekularem Wasserstoff H2 in einer Gasphase hemmen und ein Mikrowellenplasma entlang einer Vorderseite der Halbleiterschicht bilden.
  10. Verfahren nach einem der Ansprüche 8 bis 9, wobei die Siliziumoxidschicht bei einer Temperatur unterhalb 300°C gebildet wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei eine Oxidation mit Sauerstoffradikalen beendet wird, bevor die Oxidation mit Sauerstoffradikalen die Siliziumnitridschicht vollständig verbraucht.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei eine Oxidation mit Sauerstoffradikalen beendet wird, wenn die Siliziumnitridschicht durch die Oxidation mit Sauerstoffradikalen vollständig verbraucht ist.
  13. Verfahren nach einem der Ansprüche 1 bis 10, wobei eine Oxidation mit Sauerstoffradikalen beendet wird, nachdem die Oxidation mit Sauerstoffradikalen einen Bereich der Halbleiterschicht verbraucht hat.
  14. Verfahren nach einem der Ansprüche 1 bis 13, ferner umfassend: ein zumindest einmaliges Wiederholen von (i) Ausbilden einer Siliziumnitridschicht und (ii) Transformieren der Siliziumnitridschicht in einen weiteren Bereich der Siliziumoxidschicht durch Oxidation mit Sauerstoffradikalen, wobei die Siliziumnitridschicht einer Iteration (m) auf dem Bereich der in einer Iteration (m-1) gebildeten Siliziumoxidschicht ausgebildet wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei die Siliziumnitridschicht durch eine Gasphasenabscheidung unter niedrigem Druck gebildet wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, ferner umfassend: Ausbilden einer dielektrischen Zusatzschicht direkt auf der Siliziumoxidschicht.
  17. Verfahren nach einem der Ansprüche 1 bis 16, ferner umfassend: Ausbilden von Gategräben, die sich von einer vorderen Oberfläche an einer Vorderseite in die Bodystruktur erstrecken, wobei die Siliziumoxidschicht parallel zu Seitenwänden der Gategräben ausgebildet wird.
  18. Verfahren nach einem der Ansprüche 1 bis 17, ferner umfassend: Ausbilden einer Gateelektrode auf der Siliziumoxidschicht.
  19. Verfahren nach Anspruch 18, ferner umfassend: Ausbilden einer Vielzahl elektrisch verbundener Sourcezonen, die zweite pn-Übergänge mit der Bodystruktur bilden.
  20. Verfahren nach einem der Ansprüche 18 und 19, wobei eine Vielzahl miteinander verbundener Gateelektroden von Transistorzellen, die miteinander elektrisch parallel verbunden sind, gebildet wird.
  21. Halbleitervorrichtung, umfassend: einen Halbleiterbereich, der eine Driftzone und eine Bodystruktur umfasst, wobei die Bodystruktur und die Driftzone einen ersten pn-Übergang bilden; eine Gateelektrode; und ein Gatedielektrikum, das die Gateelektrode von dem Halbleiterbereich trennt, wobei das Gatedielektrikum eine Siliziumoxidschicht mit einem Stickstoffgehalt in einem Bereich von 0,01 At.-% bis 2 At.-% umfasst.
  22. Halbleitervorrichtung nach Anspruch 21, umfassend: eine Vielzahl miteinander verbundener Gateelektroden von Transistorzellen, die zwischen einer ersten Lastelektrode und einer zweiten Lastelektrode elektrisch parallel verbunden sind.
  23. Halbleitervorrichtung nach einem der Ansprüche 21 und 22, wobei eine Dicke der Stickstoff enthaltenden Siliziumoxidschicht zumindest 15 nm beträgt.
  24. Halbleitervorrichtung nach einem der Ansprüche 21 bis 23, wobei das Gatedielektrikum eine Zwischenschicht aus Siliziumoxid, die höchstens 0,01 At.-% Stickstoff enthält, zwischen der Siliziumoxidschicht und der Bodystruktur umfasst.
  25. Halbleitervorrichtung nach einem der Ansprüche 21 bis 24, wobei eine Dicke der Zwischenschicht zumindest 3 nm beträgt.
DE102016124968.8A 2016-12-20 2016-12-20 Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen Active DE102016124968B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016124968.8A DE102016124968B4 (de) 2016-12-20 2016-12-20 Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
US15/848,707 US10566426B2 (en) 2016-12-20 2017-12-20 Forming silicon oxide layers by radical oxidation and semiconductor device with silicon oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016124968.8A DE102016124968B4 (de) 2016-12-20 2016-12-20 Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen

Publications (2)

Publication Number Publication Date
DE102016124968A1 true DE102016124968A1 (de) 2018-06-21
DE102016124968B4 DE102016124968B4 (de) 2024-01-18

Family

ID=62250830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016124968.8A Active DE102016124968B4 (de) 2016-12-20 2016-12-20 Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen

Country Status (2)

Country Link
US (1) US10566426B2 (de)
DE (1) DE102016124968B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585267B (zh) 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102019121859B3 (de) 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
FR3102888B1 (fr) * 2019-11-06 2023-04-14 Commissariat Energie Atomique Procédé de fabrication d'un dispositif photonique intégré
JP2022015323A (ja) * 2020-07-08 2022-01-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043638A1 (en) * 2002-08-30 2004-03-04 Fujitsu Amd Semiconductor Limited Semiconductor memory device and method for manufacturing semiconductor device
DE102009032274A1 (de) * 2008-07-08 2010-01-28 Denso Corporation, Kariya-City Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20100193796A1 (en) * 2008-12-25 2010-08-05 Rohm Co., Ltd. Semiconductor device
EP2320426A1 (de) * 2005-01-03 2011-05-11 Macronix International Co., Ltd. Nichtflüchtige Speicherzellen, Speicherarrays damit und Verfahren zum Betrieb der Zellen und Arrays
US20120094476A1 (en) * 2010-10-14 2012-04-19 Masayuki Tanaka Method of manufacturing a semiconductor device
US20120217513A1 (en) * 2011-02-28 2012-08-30 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
US20130178030A1 (en) * 2009-04-24 2013-07-11 Cypress Semiconductor Corporation Method of ono integration into logic cmos flow

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163051A (en) 1995-08-24 2000-12-19 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6727142B1 (en) 2002-10-29 2004-04-27 International Business Machines Corporation Orientation independent oxidation of nitrided silicon
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
DE10350534B3 (de) 2003-10-29 2005-09-08 Ise Innomotive Systems Europe Gmbh Vorrichtung zum Schutz von Personen bei einem Frontalaufprall auf ein Kraftfahrzeug durch Aufstellen dessen Fronthaube zumindest im frontseitigen Haubenschloßbereich
KR101051673B1 (ko) * 2008-02-20 2011-07-26 매그나칩 반도체 유한회사 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀
JP2010087167A (ja) 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR101164975B1 (ko) * 2010-03-29 2012-07-12 에스케이하이닉스 주식회사 반도체 장치 제조방법
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
DE102011107072B8 (de) 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
KR101924862B1 (ko) * 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US8902663B1 (en) * 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
CN105431947B (zh) 2013-07-31 2018-10-02 三菱电机株式会社 碳化硅半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043638A1 (en) * 2002-08-30 2004-03-04 Fujitsu Amd Semiconductor Limited Semiconductor memory device and method for manufacturing semiconductor device
EP2320426A1 (de) * 2005-01-03 2011-05-11 Macronix International Co., Ltd. Nichtflüchtige Speicherzellen, Speicherarrays damit und Verfahren zum Betrieb der Zellen und Arrays
DE102009032274A1 (de) * 2008-07-08 2010-01-28 Denso Corporation, Kariya-City Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20100193796A1 (en) * 2008-12-25 2010-08-05 Rohm Co., Ltd. Semiconductor device
US20130178030A1 (en) * 2009-04-24 2013-07-11 Cypress Semiconductor Corporation Method of ono integration into logic cmos flow
US20120094476A1 (en) * 2010-10-14 2012-04-19 Masayuki Tanaka Method of manufacturing a semiconductor device
US20120217513A1 (en) * 2011-02-28 2012-08-30 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
DE102016124968B4 (de) 2024-01-18
US20180175150A1 (en) 2018-06-21
US10566426B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102016111998B4 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102018104581A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102014107325A1 (de) Halbleiterbauelement
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102005040228A1 (de) Transistor und Verfahren zur Herstellung desselben
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104201A1 (de) Eine Siliziumkarbidvorrichtung und ein Verfahren zum Ausbilden einer Siliziumkarbidvorrichtung
DE102013200046A1 (de) Verfahren zum Herstellen eines Siliciumcarbid-Halbleiterbauelements und Siliciumcarbid-Halbleiterbauelement
DE102014105964A1 (de) Halbleitervorrichtung mit einer Superübergangsstruktur, die auf einer Kompensationsstruktur mit Kompensationsschichten beruht und einen Kompensationsrate-Gradienten hat
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102015116576A1 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112017003957T5 (de) Halbleiterelement
DE102007044414A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102017122634A1 (de) Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division