DE112010004470B4 - Flächeneffiziente neuromorphe Schaltungen mittels FETs mit Material mit variablem Widerstand - Google Patents

Flächeneffiziente neuromorphe Schaltungen mittels FETs mit Material mit variablem Widerstand Download PDF

Info

Publication number
DE112010004470B4
DE112010004470B4 DE112010004470T DE112010004470T DE112010004470B4 DE 112010004470 B4 DE112010004470 B4 DE 112010004470B4 DE 112010004470 T DE112010004470 T DE 112010004470T DE 112010004470 T DE112010004470 T DE 112010004470T DE 112010004470 B4 DE112010004470 B4 DE 112010004470B4
Authority
DE
Germany
Prior art keywords
node
variable resistance
neuromorphic
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010004470T
Other languages
English (en)
Other versions
DE112010004470T5 (de
Inventor
Matthew Joseph Breitwisch
Chung H. Lam
Dharmendra Shantilal Modha
Bipin Rajendran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112010004470T5 publication Critical patent/DE112010004470T5/de
Application granted granted Critical
Publication of DE112010004470B4 publication Critical patent/DE112010004470B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine neuromorphe Schaltung umfasst einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst auch einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst ferner ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Die neuromorphe Schaltung umfasst außerdem einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt, und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.

Description

  • Die vorliegende Erfindung erfolgte mit Unterstützung der Regierung der Vereinigten Staaten unter 08-28-SyNAPSE-FP-010, die durch die DARPA gewährt wurde. Die Regierung der Vereinigten Staaten besitzt gewisse Rechte an der Erfindung.
  • HINTERGRUND
  • Die Erfindung betrifft allgemein neuromorphe Schaltungen und insbesondere flächeneffiziente Realisierungen neuromorpher Schaltungen unter Verwendung veränderbarer Widerstände.
  • Neuromorphe Systeme, die auch als künstliche neuronale Netzwerke bezeichnet werden, sind Berechnungssysteme, welche ermöglichen, dass elektronische Systeme weitgehend in einer den biologischen Gehirnen analogen Weise funktionieren. Bei neuromorphen Systemen wird im Allgemeinen kein herkömmliches digitales Modell des Verarbeitens von Nullen und Einsen angewendet. Stattdessen erzeugen neuromorphe Systeme Verbindungen zwischen Verarbeitungselementen, welche den Neuronen eines biologischen Gehirns annähernd funktionell äquivalent sind. Neuromorphe Systeme können verschiedene elektronische Schaltungen umfassen, welche biologische Neuronen nachbilden.
  • In biologischen Systemen wird der Kontaktpunkt zwischen einem Axon eines Neurons und einem Dendrit auf einem anderen Neuron als Synapse bezeichnet, und in Bezug auf die Synapse werden die beiden Neuronen als präsynaptisch bzw. postsynaptisch bezeichnet. Das Wesen individueller menschlicher Erfahrungen ist in der Leitfähigkeit der Synapsen gespeichert. Die synaptische Leitfähigkeit verändert sich mit der Zeit in Abhängigkeit von den relativen Spike-Zeiten der präsynaptischen und postsynaptischen Neuronen über die Spike-Timing-abhängige Plastizität (Spike-Timing Dependent Plasticity, STDP). Die STDP erhöht die Leitfähigkeit einer Synapse, wenn sich ihr postsynaptisches Neuron entlädt, nachdem sich ihr präsynaptisches Neuron entlädt, und verringert die Leitfähigkeit einer Synapse, wenn die Reihenfolge der beiden Entladungen umgekehrt ist. Ferner hängt die Veränderung von dem genauen Zeitunterschied zwischen den beiden Ereignissen ab, derart, dass die Stärke der Veränderung umso geringer ist, je größer der Zeitunterschied ist.
  • Folgende Dokumente wurden zu diesem Themenfeld veröffentlicht:
    HeHon, A.: Array-based architucture for FET-based, nanoscale electronics. In: IEEE Transition an Nanotechnology, 2, 2003, 1, S. 23–32. – ISSN 1536–125X. Hierin wird eine Basiarchitektur für Nanoscale-Elektronic basierend auf Carbon-Nanotubes, Silizium-Nanowires und Nanoscale-FETs vorgestellt.
  • Im Dokument EP1843395A2 wird ein Speicher vorgestellt, der ein Phase-Chance-Material aufweist. Auch das Dokument EP2117058A1 beschreibt Speichervorrichtungen, die Phase-Chance-Material nutzen. Ferner beschreibt WO2009/075694A1 hybride nanoscale-neuromorphic integrierte Schaltkreise, welche ein Feld von analogen Berechnungszellen aufweist.
  • Weiterhin widmet sich ein Dokument von Baernabé Linares-Barranco und Terese Serrano-Gotarredona dem Thema „Memristance can explain Spike-Time-Dependent-Plasricity in neuraal Synapses” (LINARES-BARRANCO, B.; SERRANO-GOTARREDONA, T.: Memristance can explain Spike-Time-Dependent-Plasricity in neuraal Synapses. In: Nature Proceedings, 31.03.2009, S. 1–4)
  • Außerdem widmen sich SASAGO, Y. et al dem Thema ”Cross-point phase change memory with 4F2 cell size driven by low-contact-resistivity poly-Si diode”, veröffentlich unter 2009 Symposium an VLSI Technology; Piscataway, NJ, USA: IEEE, 18.06.2009. S. 24–25. – ISBN 978-1-4244-3308-7.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt dementsprechend in einer ersten Erscheinungsform eine neuromorphe Schaltung bereit, welche das Folgende umfasst: einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird;
    einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird;
    ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang der Neuronenschaltung bereitstellt; und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.
  • Die neuromorphe Schaltung kann ferner das Folgende umfassen: einen dritten Knotenpunkt, welcher mit einer ersten Source-Zone des ersten Feldeffekttransistors elektrisch verbunden ist, wobei der dritte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer zweiten Neuronenschaltung bereitstellt; und einen vierten Knotenpunkt, welcher mit einer zweiten Source-Zone des zweiten Feldeffekttransistors elektrisch verbunden ist, wobei der dritte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer dritten Neuronenschaltung bereitstellt. Vorzugsweise sind der erste Feldeffekttransistor, der erste Knotenpunkt, der dritte Knotenpunkt und ein Teil des Materials veränderbaren Widerstands so abgemessen, dass sie in eine erste Fläche von sechs Elementen mal sechs Elementen passen; und sind der zweite Feldeffekttransistor, der zweite Knotenpunkt, der vierte Knotenpunkt und ein verbleibender Teil des Materials veränderbaren Widerstands so abgemessen, dass sie in eine zweite Fläche von sechs Elementen mal sechs Elementen passen, welche der ersten Fläche benachbart ist, und wobei ferner die Elemente gemäß einem Herstellungsverfahren abgemessen sind, das angewendet wird, um die neuromorphe Schaltung zu realisieren. Vorzugsweise ist die erste Gate-Zone mit dem ersten Knotenpunkt elektrisch verbunden, wodurch ein Stromweg von dem ersten Knotenpunkt zu der ersten Gate-Zone bereitgestellt wird, welcher das Material veränderbaren Widerstands umgeht. Vorzugsweise ist die erste Gate-Zone mit dem Material veränderbaren Widerstands elektrisch verbunden, wodurch ein Stromweg von dem ersten Knotenpunkt zu der ersten Gate-Zone bereitgestellt wird, welcher durch das Material veränderbaren Widerstands führt. Vorzugsweise ist die neuromorphe Schaltung mit weiteren neuromorphen Schaltungen kombiniert, um einen Synapsenblock mit äußeren Schnittstellen zu bilden, die so konfiguriert sind, dass sie Verbindungen zu dem Synapsenblock gleichmäßig verteilen.
  • Vorzugsweise handelt es sich bei dem Material veränderbaren Widerstands um eine Insel eines Materials mit separaten programmierbaren Widerstandswerten für einen Strom, der durch den ersten und zweiten Feldeffekttransistor fließt, und handelt es sich bei dem Material veränderbaren Widerstands um eines, das aus dem Folgenden ausgewählt ist: einem Phasenwechselmaterial, einem Metalloxid, magnetischen Tunnelübergängen und einer organischen Dünnschicht.
  • In einer zweiten Erscheinungsform kann ein neuromorphes System bereitgestellt werden, welches das Folgende umfasst:
    mehrere Synapsenblöcke, die mit mehreren Neuronenschaltungsblöcken elektrisch verbunden sind, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen umfassen, die in einer Kreuzschienenkonfiguration angeordnet sind, wobei jede neuromorphe Schaltung das Folgende umfasst: einen Feldeffekttransistor in einer Diodenkonfiguration, die elektrisch mit einem Material veränderbaren Widerstands verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands und einem Ausgang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist; und einen zweiten Knotenpunkt, welcher mit dem Feldeffekttransistor und einem Eingang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist. Vorzugsweise bestehen die mehreren Neuronenschaltungsblöcke ferner aus Axonen zur Ausgabe von Signalen und Dendriten zum Empfang von Signalen, wobei die Axone und Dendriten über jeden der Neuronenschaltungsblöcke an gleichen Stellen angeordnet sind. Vorzugsweise sind die mehreren Neuronenschaltungsblöcke in. einem Winkel zu den mehreren Synapsenblöcken ausgerichtet. Vorzugsweise ist mindestens einer der Synapsenblöcke in mindestens einen der Neuronenschaltungsblöcke eingebettet. Vorzugsweise sind vier oder mehr der Synapsenblöcke in einer ebenen Fliesenstruktur zu mindestens einem der Neuronenschaltungsblöcke benachbart. Vorzugsweise sind die Synapsenblöcke derart versetzt angeordnet, dass zwischen benachbarten Synapsenblöcken eine Positionsverschiebung mindestens eines horizontalen oder vertikalen Verbindungspunkts erfolgt.
  • In einer dritten Erscheinungsform wird ein Verfahren zum Realisieren einer flächeneffizienten neuromorphen Schaltung bereitgestellt, welches das Folgende umfasst: Verbinden eines ersten Feldeffekttransistors in einer ersten Diodenkonfiguration; Verbinden eines zweiten Feldeffekttransistors in einer zweiten Diodenkonfiguration;
    elektrisches Verbinden des ersten Feldeffekttransistors und des zweiten Feldeffekttransistors mit einem Material veränderbaren Widerstands, wobei das Material veränderbaren Widerstands als einen programmierbarer Widerstandswert dient; Verbinden eines ersten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitzustellen; und Verbinden eines zweiten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitzustellen.
  • Das Verfahren kann ferner das elektrische Verbinden eines dritten Knotenpunkts mit dem ersten Feldeffekttransistor umfassen, wobei der dritte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer zweiten Neuronenschaltung bereitstellt, wobei der erste Feldeffekttransistor, der erste Knotenpunkt, der dritte Knotenpunkt und ein Teil des Materials veränderbaren Widerstands so abgemessen sind, dass sie in eine erste Fläche von sechs Elementen mal sechs Elementen passen; und das elektrische Verbinden eines vierten Knotenpunkts mit dem zweiten Feldeffekttransistor umfassen, wobei der vierte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer dritten Neuronenschaltung bereitstellt, wobei der zweite Feldeffekttransistor, der zweite Knotenpunkt, der vierte Knotenpunkt und ein verbleibender Teil des Materials veränderbaren Widerstands so abgemessen sind, dass sie in eine zweite Fläche von sechs Elementen mal sechs Elementen passen, welche der ersten Fläche benachbart ist, und wobei ferner die Elemente gemäß einem Herstellungsverfahren abgemessen sind, das angewendet wird, um die neuromorphe Schaltung zu realisieren. Das Verfahren kann ferner das Bereitstellen eines Stromweges von dem ersten Knotenpunkt zu einer ersten Gate-Zone des ersten Feldeffekttransistors umfassen, welcher das Material veränderbaren Widerstands umgeht. Das Verfahren kann ferner das Bereitstellen eines Stromweges von dem ersten Knotenpunkt zu einer ersten Gate-Zone des ersten Feldeffekttransistors umfassen, welcher durch das Material veränderbaren Widerstands führt. Das Verfahren kann ferner das Kombinieren der neuromorphen Schaltung mit weiteren neuromorphen Schaltungen, um einen Synapsenblock zu bilden; und das Versetzen einer oder mehrerer Verbindungen zu den neuromorphen Schaltungen umfassen, um die eine oder die mehreren. Verbindungen zu äußeren Schnittstellen des Synapsenblocks gleichmäßig zu verteilen.
  • In einer vierten Erscheinungsform wird ein Verfahren zum Realisieren einer flächeneffizienten neuromorphen Schaltung bereitgestellt, welches das Folgende umfasst: elektrisches Verbinden mehrerer Synapsenblöcke mit mehreren Neuronenschaltungsblöcken, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen umfassen, wobei jede neuromorphe Schaltung durch das Folgende realisiert wird: elektrisches Verbinden eines Feldeffekttransistors in einer Diodenkonfiguration mit einem Material veränderbaren Widerstands, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; elektrisches Verbinden eines ersten Knotenpunkts mit dem Material veränderbaren Widerstands und einem Ausgang eines oder mehrerer der Neuronenschaltungsblöcke; und elektrisches Verbinden eines zweiten Knotenpunkts mit dem Feldeffekttransistor und einem Eingang eines oder mehrerer der Neuronenschaltungsblöcke. Vorzugsweise bestehen die mehreren Neuronenschaltungsblöcke ferner aus Axonen zur Ausgabe von Signalen und Dendriten zum Empfang von Signalen und umfasst das Verfahren ferner das Folgende: Anordnen der Axone und Dendriten an gleichen Stellen über jeden der Neuronenschaltungsblöcke. Das Verfahren kann ferner das Ausrichten der mehreren Neuronenschaltungsblöcke in einem Winkel zu den mehreren Synapsenblöcken umfassen. Das Verfahren kann ferner das Einbetten mindestens eines der Synapsenblöcke in mindestens einen der Neuronenschaltungsblöcke umfassen.
  • Es kann ferner eine Entwurfsstruktur bereitgestellt werden, welche materiell in einem maschinenlesbaren Medium zum Entwerfen, Herstellen oder Prüfen einer integrierten Schaltung verkörpert ist, wobei die Entwurfsstruktur das Folgende umfasst: mehrere Synapsenblöcke, die mit mehreren Neuronenschaltungsblöcken elektrisch verbunden sind, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen umfassen, wobei jede neuromorphe Schaltung das Folgende umfasst: einen Feldeffekttransistor in einer Diodenkonfiguration, die elektrisch mit einem Material veränderbaren Widerstands verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands und einem Ausgang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist; und einen zweiten Knotenpunkt, welcher mit dem Feldeffekttransistor und einem Eingang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist. Sie (die Design-Struktur) weist vorzugsweise eine Netzliste auf und kann sich als Datenformat, welches für den Austausch von Layout-Daten integrierter Schaltungen verwendet wird, auf einem Speichermedium befinden.
  • Eine beispielhafte Ausführungsform ist eine neuromorphe Schaltung, welche einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration umfasst, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst auch einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst ferner ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Die neuromorphe Schaltung umfasst außerdem einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt, und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.
  • Eine weitere beispielhafte Ausführungsform ist ein neuromorphes System, welches mehrere Synapsenblöcke umfasst, die mit mehreren Neuronenschaltungsblöcken elektrisch verbunden sind. Die mehreren Synapsenblöcke umfassen mehrere neuromorphe Schaltungen. Jede neuromorphe Schaltung umfasst einen Feldeffekttransistor in einer Diodenkonfiguration, die mit einem Material veränderbaren Widerstands elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Jede neuromorphe Schaltung umfasst auch einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands und einem Ausgang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist, und einen zweiten Knotenpunkt, welcher mit dem Feldeffekttransistor und einem Eingang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist.
  • Eine weitere beispielhafte Ausführungsform ist ein Verfahren zum Realisieren einer flächeneffizienten neuromorphen Schaltung. Das Verfahren umfasst das Verbinden eines ersten Feldeffekttransistors in einer ersten Diodenkonfiguration und das Verbinden eines zweiten Feldeffekttransistors in einer zweiten Diodenkonfiguration. Das Verfahren umfasst ferner das elektrische Verbinden des ersten Feldeffekttransistors und des zweiten Feldeffekttransistors mit einem Material veränderbaren Widerstands, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Das Verfahren umfasst auch das Verbinden eines ersten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitzustellen, und das Verbinden eines zweiten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitzustellen.
  • Andere Systeme, Verfahren, Vorrichtungen und/oder Entwurfsstrukturen gemäß Ausführungsformen werden dem Fachmann nach dem Betrachten der folgenden Zeichnungen und dem Lesen der detaillierten Beschreibung ersichtlich. All diese weiteren Systeme, Verfahren, Vorrichtungen und/oder Entwurfsstrukturen sollen in diese Beschreibung einbezogen sein, vom Umfang der vorliegenden Erfindung umfasst sein und durch die anhängenden Patentansprüche geschützt sein.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • Es wird nun, lediglich beispielhaft, eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben, wobei auf die begleitenden Zeichnungen Bezug genommen wird, in welchen:
  • 1 ein Beispiel für neuromorphe Schaltungen in einer Kreuzschienenkonfiguration zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 2 ein Beispiel für neuromorphe Schaltungen zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 3 ein Beispiel für ein flächeneffizientes Layout der neuromorphen Schaltungen der 2 zeigt;
  • 4 ein anderes Beispiel für neuromorphe Schaltungen zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 5 ein Beispiel für ein flächeneffizientes Layout der neuromorphen Schaltungen der 4 zeigt;
  • 6 ein Beispiel für einen Synapsenblock neuromorpher Schaltungen zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 7 ein Beispiel für ein System von Neuronen zeigt, die unter Verwendung von neuromorphen Schaltungen in Kreuzschienenform mit Synapsen verbunden sind, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 8 ein beispielhaftes Layout von Neuronenschaltungsblöcken und Synapsenblöcken zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 9 ein anderes beispielhaftes Layout von Neuronenschaltungsblöcken und Synapsenblöcken zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;
  • 10 ein weiteres beispielhaftes Layout von Neuronenschaltungsblöcken und Synapsenblöcken zeigt, welches in beispielhaften Ausführungsformen realisiert werden kann;.
  • 11 ein Beispiel für ein Verfahren zum Realisieren eines Systems flächeneffizienter neuromorpher Schaltungen in beispielhaften Ausführungsformen zeigt und
  • 12 ein Ablaufdiagramm eines Entwurfsverfahrens ist, welches beim Entwurf, bei der Herstellung und/oder bei der Prüfung von Halbleitern angewendet wird.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Hierin beschriebene bevorzugte Ausführungsformen der Erfindung sorgen für flächeneffiziente Realisierungen neuromorpher Schaltungen. Beispielhafte Ausführungsformen stellen neuromorphe Systeme bereit, welche Spiking-Berechnungen realisieren, die auf der Spike-Timing-abhängigen Plastizität (STDP) in einer Kreuzschienenmatrix basieren, wobei Knotenpunkte der Matrix aus programmierbaren Widerstanden gebildet sind. Die programmierbaren Widerstände können unter Verwendung eines Phasenwechselmaterials (Phase Change Material, PCM), eines Metalloxids, magnetischer Tunnelübergänge, einer organischen Dünnschicht oder anderer Materialien realisiert werden, welche dafür konfigurierbar sind, unipolare veränderbare Widerstände bereitzustellen. Zum Beispiel verändert sich im Fall eines PCM der elektrische Widerstand in Abhängigkeit von kristallinen und amorphen Zuständen, wobei eine geregelte Erwärmung und Abkühlung des PCM genutzt werden kann, um die Widerstandswerte zu programmieren. Durch den Einbau von Komplementär-Metalloxid-Halbleiter(CMOS)-Neuronenschaltungsblöcken in synaptische Einheiten des Nanomaßstabs können hochdichte und vollständig verbundene künstliche neuronale Netzwerke erzeugt werden, wobei zum Beispiel eine Synapsendichte von mehr als 1.010 Synapsen/cm2 realisiert werden kann.
  • 1 zeigt ein Beispiel eines Systems 10 mit neuromorphen Schaltungen auf Dioden- und Widerstandsbasis in einer Kreuzschienenkonfiguration, welches in beispielhaften Ausführungsformen realisiert werden kann. In diesem Beispiel sind die Neuronenschaltungsblöcke N1, N2, N3 und N4 in Spalten 12 angeordnet, und die Neuronenschaltungsblöcke N5, N6, N7 und N8 sind in Reihen 14 angeordnet. Synaptische Einheiten, die aus äquivalenten Dioden- und Widerstandsschaltungen gebildet sind, stellen Kreuzschienenverbindungen zwischen den Spalten 12 und Reihen 14 her. Zum Beispiel umfasst die synaptische Einheit 16 die äquivalenten Diode D1 und Widerstand R1 in Reihe geschaltet zwischen den Neuronenschaltungsblöcken N1 und N8. In ähnlicher Weise umfasst die synaptische Einheit 18 die äquivalenten Diode D2 und Widerstand R2 in Reihe geschaltet zwischen den Neuronenschaltungsblöcken N2 und N8. Bei den Widerständen R1 und R2 handelt es sich um veränderbare/programmierbare Widerstände zur Unterstützung der STDP. Beispielhafte Ausführungsformen umfassen flächeneffiziente Realisierungen des Systems 10 unter Verwendung von diodenkonfigurierten Feldeffekttransistoren (FETs) in Kombination mit gemeinsam genutzten Inseln eines Materials veränderbaren Widerstands, um eine hochdichte Lösung zu erzielen.
  • Um ein hochdichtes künstliches neuronales Netzwerk zu realisieren, werden flächeneffiziente Realisierungen neuromorpher Schaltungen mit einem Material veränderbaren Widerstands verwendet. 2 zeigt ein Beispiel für neuromorphe Schaltungen unter Verwendung eines Materials veränderbaren Widerstands, welches in beispielhaften Ausführungsformen realisiert werden kann. 2 zeigt vier synaptische Einheiten als neuromorphe Schaltungen 102, 104, 106 und 108 in einer Kreuzschienenkonfiguration. Die Leitungen 110 und 112 stellen Dendritverbindungen dar, und die Leitungen 114 und 116 stellen Axonverbindungen dar, wobei sich Signale zwischen Neuronen in einem künstlichen neuronalen Netzwerk von Axon-Ausgängen zu Dendrit-Eingängen bewegen. Jede der neuromorphen Schaltungen 102 bis 108 umfasst einen Feldeffekttransistor (FET) in einer Diodenkonfiguration. Zum Beispiel umfasst die neuromorphe Schaltung 102 den FET 118, wobei die Source-Zone 124 des FET 118 an dem Knotenpunkt 125 elektrisch mit der Leitung 110 verbunden ist. An dem Knotenpunkt 126 ist die Gate-Zone 120 des FET 118 elektrisch mit dem Material veränderbaren Widerstands 128 und der Leitung 114 verbunden. Das Material veränderbaren Widerstands 128 ist auch mit der Drain-Zone 122 des FET 118 elektrisch verbunden. Die Konfiguration der neuromorphen Schaltung 102 ermöglicht, dass der FET 118 als Diode fungiert, wobei in Reaktion darauf, dass die Spannung an der Gate-Zone 120 einen Schwellenwert übersteigt, eine elektrische Verbindung zwischen den Leitungen 114 und 110 aufgebaut wird. Ein Teil des Materials veränderbaren Widerstands 128 zwischen der Drain-Zone 122 und dem Knotenpunkt 126 erscheint als Widerstand 128a, was zu einem Spannungsabfall zwischen der Leitung 114 und der Leitung 110 führt, wenn durch den FET 118 eine elektrische Verbindung aufgebaut ist.
  • Ähnlich wie die neuromorphe Schaltung 102 umfasst die neuromorphe Schaltung 104 einen FET 130, wobei die Source-Zone 136 des FET 130 an dem Knotenpunkt 137 elektrisch mit der Leitung 112 verbunden ist. An dem Knotenpunkt 138 ist die Gate-Zone 132 des FET 130 elektrisch mit dem Material veränderbaren Widerstands 128 und der Leitung 114 verbunden. Das Material veränderbaren Widerstands 128 ist auch mit der Drain-Zone 134 des FET 130 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 128 zwischen der Drain-Zone 134 und dem Knotenpunkt 138 erscheint als Widerstand 128b, was zu einem Spannungsabfall zwischen der Leitung 114 und der Leitung 112 führt, wenn durch den FET 130 eine elektrische Verbindung aufgebaut ist. Das gemeinsame Nutzen des Materials veränderbaren Widerstands 128 durch beide neuromorphe Schaltungen 102 und 104 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren. Obwohl es nur eine Insel des Materials veränderbaren Widerstands 128 gibt, führt diese Konfiguration effektiv zu zwei unabhängigen Widerständen 128a und 128b, die mit den FETs 118 und 130 verbunden sind. Somit gibt es auf der Leitung 114 zwei FETs 118 und 130, jeder mit seinem eigenen Widerstand 128a bzw. 128b. Das Paar neuromorpher Schaltungen 102 und 104 unterstützt auch die Verteilung eines Axonsignals auf der Leitung 114, welches dann durch die Widerstände 128a und 128b moduliert und als Dendritsignale auf den Leitungen 110 und 112 verteilt werden kann. Das Layout der neuromorphen Schaltungen 102 und 104 kann horizontal und vertikal erweitert werden, um eine große Anzahl an Synapsenverbindungen zwischen Neuronen zu unterstützen.
  • Die neuromorphen Schaltungen 106 und 108 stellen ein anderes Paar neuromorpher Schaltungen derselben Ausgestaltung wie die neuromorphen Schaltungen 102 und 104 dar. Die neuromorphe Schaltung 106 umfasst einen FET 140, wobei die Source-Zone 146 des FET 140 an dem Knotenpunkt 147 elektrisch mit der Leitung 110 verbunden ist. An dem Knotenpunkt 148 ist die Gate-Zone 142 des FET 140 elektrisch mit dem Material veränderbaren Widerstands 150 und der Leitung 116 verbunden. Das Material veränderbaren Widerstands 150 ist auch mit der Drain-Zone 144 des FET 140 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 150 zwischen der Drain-Zone 144 und dem Knotenpunkt 148 erscheint als Widerstand 150a, was zu einem Spannungsabfall zwischen der Leitung 116 und der Leitung 110 führt, wenn durch den FET 140 eine elektrische Verbindung aufgebaut ist.
  • Die neuromorphe Schaltung 108 umfasst einen FET 152, wobei die Source-Zone 158 des FET 152 an dem Knotenpunkt 159 elektrisch mit der Leitung 112 verbunden ist. An dem Knotenpunkt 160 ist die Gate-Zone 154 des FET 152 elektrisch mit dem Material veränderbaren Widerstands 150 und der Leitung 116 verbunden. Das Material veränderbaren Widerstands 150 ist auch mit der Drain-Zone 156 des FET 152 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 150 zwischen der Drain-Zone 156 und dem Knotenpunkt 160 erscheint als Widerstand 150b, was zu einem Spannungsabfall zwischen der Leitung 116 und der Leitung 112 führt, wenn durch den FET 152 eine elektrische Verbindung aufgebaut ist. Das gemeinsame Nutzen des Materials veränderbaren Widerstands 150 durch die beiden neuromorphen Schaltungen 106 und 108 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • 3 zeigt ein Beispiel für ein flächeneffizientes Layout der neuromorphen Schaltungen der 2, wobei die neuromorphen Schaltungen 202, 204, 206 und 208 den neuromorphen Schaltungen 102, 104, 106 und 108 der 2 entsprechen. Der Knotenpunkt 210 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 202 mit einer Dendritleitung verbunden ist, so wie der Knotenpunkt 125 in 2 mit der Leitung 110 verbunden ist. Der Knotenpunkt 210 ist mit einem Leitweg 212 verbunden, welcher durch den Halbleiter 214 gesteuert ist. Der Halbleiter 214 entspricht der Gate-Zone 120 des FET 118 der 2. Obwohl sie auf den Halbleiter 214 bezogen ist, kann die Gate-Zone 120 des FET 118 der 2 in einer Ausführungsform in Polysilicium, realisiert sein.
  • Eine Metallleitung 216 verbindet den Halbleiter 214 elektrisch mit einem Knotenpunkt 218, wobei der Knotenpunkt 218 dem Knotenpunkt 126 der 2 entspricht. Der Knotenpunkt 218 ist auch mit einer Insel eines Materials veränderbaren Widerstands 220 verbunden. Der Knotenpunkt 218 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 202 mit einer Axonleitung, wie z. B. der Leitung 114 der 2, verbunden ist.
  • Ähnlich wie die neuromorphe Schaltung 202 ist die neuromorphe Schaltung 204 an einem Knotenpunkt 222 mit einer Dendritleitung, wie z. B. der Leitung 112 der 2, verbunden. Der Knotenpunkt 222 entspricht dem Knotenpunkt 137 der 2 und ist mit dem Leitweg 224 verbunden, welcher durch den Halbleiter 226 gesteuert ist. Der Halbleiter 226 entspricht der Gate-Zone 132 des FET 130 der 2. Wiederum kann der Halbleiter 226 alternativ in Polysilicium realisiert sein. Eine Metallleitung 228 verbindet den Halbleiter 226 elektrisch mit einem Knotenpunkt 230, wobei der Knotenpunkt 230 dem Knotenpunkt 138 der 2 entspricht. Der Knotenpunkt 230 ist auch mit der Insel des Materials veränderbaren Widerstands 220 verbunden. Der Knotenpunkt 230 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 204 mit einer Axonleitung, wie z. B. der Leitung 114 der 2, verbunden ist. Das gemeinsame Nutzen der Insel des Materials veränderbaren Widerstands 220 durch beide neuromorphe Schaltungen 202 und 204 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • Die neuromorphen Schaltungen 206 und 208 stellen ein anderes Paar neuromorpher Schaltungen derselben Ausgestaltung wie die neuromorphen Schaltungen 202 und 204 dar. Die neuromorphe Schaltung 206 ist an dem Knotenpunkt 232 mit einer Dendritleitung verbunden, wie z. B. der Leitung 110 der 2. Der Knotenpunkt 232 entspricht dem Knotenpunkt 147 der 2 und ist mit einem Leitweg 234 verbunden, welcher durch den Halbleiter 236 gesteuert ist. Der Halbleiter 236 entspricht der Gate-Zone 142 des FET 140 der 2. Eine Metallleitung 238 verbindet den Halbleiter 236 elektrisch mit dem Knotenpunkt 240, wobei der Knotenpunkt 240 dem Knotenpunkt 148 der 2 entspricht. Der Knotenpunkt 240 ist auch mit einer Insel eines Materials veränderbaren Widerstands 242 verbunden. Der Knotenpunkt 240 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 206 mit einer Axonleitung, wie z. B. der Leitung 116 der 2, verbunden ist. Die neuromorphe Schaltung 208 ist an dem Knotenpunkt 244 mit einer Dendritleitung, wie z. B. der Leitung 112 der 2, verbunden. Der Knotenpunkt 244 entspricht dem Knotenpunkt 159 der 2 und ist mit einem Leitweg 246 verbunden, welcher durch den Halbleiter 248 gesteuert ist. Der Halbleiter 248 entspricht der Gate-Zone 154 des FET 152 der 2. Eine Metallleitung 250 verbindet den Halbleiter 248 elektrisch mit dem Knotenpunkt 252, wobei der Knotenpunkt 252 dem Knotenpunkt 160 der 2 entspricht. Der Knotenpunkt 252 ist auch mit der Insel des Materials veränderbaren Widerstands 242 verbunden. Der Knotenpunkt 252 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 208 mit einer Axonleitung, wie z. B. der Leitung 116 der 2, verbunden ist. Das gemeinsame Nutzen der Insel des Materials veränderbaren Widerstands 242. durch die beiden neuromorphen Schaltungen 206 und 208 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • Wie in 3 zu sehen ist, passt das Layout jeder der neuromorphen Schaltungen 202 bis 208 in ein Quadrat von sechsunddreißig Elementen (sechs Elemente breit und sechs Elemente lang), wobei die Leitwege 212, 224, 234 und 246 jeweils zwei Elemente breit sind. Ein Teil der Insel des Materials veränderbaren Widerstands 220 passt in die 6×6-Fläche neuromorpher Schaltungen 202, während der verbleibende Teil der Insel des Materials veränderbaren Widerstands 220 in die benachbarte 6×6-Fläche neuromorpher Schaltungen 204 passt. Hier ist ein „Element” entsprechend der Realisierungstechnik abgemessen. Zum Beispiel kann die Elementgröße in Abhängigkeit von den angewendeten Halbleiter-Herstellungsverfahren 32 nm, 45 nm, 90 nm usw. betragen. Da die Halbleiter-Herstellungsverfahren weiter verfeinert werden, können kleinere Elementgrößen, z. B. 22 nm, 16 nm, 11 nm usw., genutzt werden, um die neuromorphen Schaltungen 202 bis 208 zu realisieren. Die in 3 gezeigten beispielhaften Layouts sorgen für einen Abstand zwischen den neuromorphen Schaltungen 202 bis 208 und ein Überlappen von Elementen in den neuromorphen Schaltungen 202 bis 208. Das Paar neuromorpher Schaltungen 202 und 204, welche die Insel des Materials veränderbaren Widerstands 220 gemeinsam nutzen, kann eine gegensinnige Orientierung zueinander aufweisen. Zum Beispiel kann sich der Halbleiter 214 zwei Elemente rechts der Insel des Materials veränderbaren Widerstands 220 erstrecken, während sich der Halbleiter 226 zwei Elemente links der Insel des Materials veränderbaren Widerstands 220 erstreckt. Das Paar neuromorpher Schaltungen 206 und 208 kann dieselbe Orientierung aufweisen wie das Paar neuromorpher Schaltungen 202 und 204, wodurch ermöglicht wird, dass die Paare eng aneinander ausgerichtet sind.
  • 4 zeigt ein anderes Beispiel für neuromorphe Schaltungen unter Verwendung eines Materials veränderbaren Widerstands, welches in beispielhaften Ausführungsformen realisiert werden kann. Ähnlich wie 2 zeigt 4 vier neuromorphe Schaltungen 302, 304, 306 und 308 in einer Kreuzschienenkonfiguration. Die Leitungen 310 und 312 stellen Dendritverbindungen dar, und die Leitungen 314 und 316 stellen Axonverbindungen dar, wobei sich Signale zwischen Neuronenschaltungen in einem künstlichen neuronalen Netzwerk von Axon-Ausgängen zu Dendrit-Eingängen bewegen. Jede der neuromorphen Schaltungen 302 bis 308 umfasst einen FET in einer Diodenkonfiguration. Zum Beispiel umfasst die neuromorphe Schaltung 302 den FET 318, wobei die Gate-Zone 320 des FET 318 elektrisch mit der Drain-Zone 322 des FET 318 verbunden ist, und die Source-Zone 324 des FET 318 an dem Knotenpunkt 325 elektrisch mit der Leitung 310 verbunden ist. An dem Knotenpunkt 326 ist das Material veränderbaren Widerstands 328 elektrisch mit der Leitung 314 verbunden. Im Gegensatz zu 2 ist jedoch die Gate-Zone 320 des FET 318 nicht mit dem Knotenpunkt 326 verbunden; stattdessen ist die Gate-Zone 320 außerhalb des Materials veränderbaren Widerstands 328 mit der Drain-Zone 322 des FET 318 verbunden. In dieser Ausführungsform kann die Spannung auf der Leitung 314 erhöht sein, die erforderlich ist, um einen Schwellenwert der Gate-Zone 320 des FET 302 zu überschreiten, da ein Spannungsabfall über das Material veränderbaren Widerstands 328 vor der Gate-Zone 320 erfolgen kann. Das Material veränderbaren Widerstands 328 ist auch mit der Drain-Zone 322 des FET 318 elektrisch verbunden. Die Konfiguration der neuromorphen Schaltung 302 ermöglicht immer noch, dass der FET 318 als Diode fungiert, wobei in Reaktion darauf, dass die Spannung an der Gate-Zone 320 den Schalt-Schwellenwert übersteigt, eine elektrische Verbindung zwischen den Leitungen 314 und 310 aufgebaut wird. Ein Teil des Materials veränderbaren Widerstands 328 zwischen der Drain-Zone 322 und dem Knotenpunkt 326 erscheint als Widerstand 328a, was zu einem Spannungsabfall zwischen der Leitung 314 und der Leitung 310 führt, wenn durch den FET 318 eine elektrische Verbindung aufgebaut ist.
  • Ähnlich wie die neuromorphe Schaltung 302 umfasst die neuromorphe Schaltung 304 einen FET 330, wobei die Gate-Zone 332 des FET 330 elektrisch mit der Drain-Zone 334 des FET 330 verbunden ist und die Source-Zone 336 an dem Knotenpunkt 337 elektrisch mit der Leitung 312 verbunden ist. An dem Knotenpunkt 338 ist das Material veränderbaren Widerstands 328 elektrisch mit der Leitung 314 verbunden. Wiederum ist die Gate-Zone 332 außerhalb des Materials veränderbaren Widerstands 328 mit der Drain-Zone 334 des FET 330 verbunden, und die Gate-Zone 332 ist nicht direkt mit dem Knotenpunkt 338 verbunden. Das Material veränderbaren Widerstands 128 ist auch mit der Drain-Zone 334 des FET 330 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 328 zwischen der Drain-Zone 334 und dem Knotenpunkt 338 erscheint als Widerstand 328b, was zu einem Spannungsabfall zwischen der Leitung 314 und der Leitung 312 führt, wenn durch den FET 330 eine elektrische Verbindung aufgebaut ist. Das gemeinsame Nutzen des Materials veränderbaren Widerstands 328 durch beide neuromorphe Schaltungen 302 und 304 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren. Obwohl es nur eine Insel des Materials veränderbaren Widerstands 328 gibt, führt diese Konfiguration effektiv zu zwei unabhängigen Widerständen 328a und 328b, die mit den FETs 318 und 330 verbunden sind. Somit gibt es auf der Leitung 314 zwei FETs 318 und 330, jeder mit seinem eigenen Widerstand 328a bzw. 328b. Das Paar neuromorpher Schaltungen 302 und 304 unterstützt auch die Verteilung eines Axonsignals auf der Leitung 314, welches gleichzeitig als Dendritsignale auf den Leitungen 310 und 312 zu verteilen ist. Das Layout der neuromorphen Schaltungen 302 und 304 kann horizontal und vertikal erweitert werden, um eine große Anzahl an Synapsenverbindungen zwischen Neuronen zu unterstützen.
  • Die neuromorphen Schaltungen 306 und 308 stellen ein anderes Paar neuromorpher Schaltungen derselben Ausgestaltung wie die neuromorphen Schaltungen 302 und 304 dar. Die neuromorphe Schaltung 306 umfasst einen FET 340, wobei die Gate-Zone 342 des FET 340 elektrisch mit der Drain-Zone 344 des FET 340 verbunden ist und die Source-Zone 346 des FET 340 an dem Knotenpunkt 347 elektrisch mit der Leitung 310 verbunden ist. Wiederum ist die Gate-Zone 342 des FET 340 außerhalb des Materials veränderbaren Widerstands 350 elektrisch mit der Drain-Zone 344 des FET 340 verbunden, und die Gate-Zone 342 ist nicht direkt mit dem Knotenpunkt 348 verbunden. Das Material veränderbaren Widerstands 350 ist auch mit der Drain-Zone 344 des FET 340 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 350 zwischen der Drain-Zone 344 und dem Knotenpunkt 348 erscheint als Widerstand 350a, was zu einem Spannungsabfall zwischen der Leitung 316 und der Leitung 310 führt, wenn durch den FET 340 eine elektrische Verbindung aufgebaut ist. Die neuromorphe Schaltung 308 umfasst einen FET 352, wobei die Gate-Zone 354 des FET 352 elektrisch mit der Drain-Zone 356 des FET 352 verbunden ist und die Source-Zone 358 des FET 352 an dem Knotenpunkt 359 elektrisch mit der Leitung 312 verbunden ist. Die Gate-Zone 354 ist außerhalb des Materials veränderbaren Widerstands 350 elektrisch mit der Drain-Zone 356 des FET 352 verbunden, und die Gate-Zone 354 ist nicht direkt mit dem Knotenpunkt 360 verbunden. Das Material veränderbaren Widerstands 350 ist auch mit der Drain-Zone 356 des FET 352 elektrisch verbunden. Ein Teil des Materials veränderbaren Widerstands 350 zwischen der Drain-Zone 356 und dem Knotenpunkt 360 erscheint als Widerstand 350b, was zu einem Spannungsabfall zwischen der Leitung 316 und der Leitung 312 führt, wenn durch den FET 352 eine elektrische Verbindung aufgebaut ist. Das gemeinsame Nutzen des Materials veränderbaren Widerstands 350 durch die beiden neuromorphen Schaltungen 306 und 308 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • 5 zeigt ein Beispiel für ein flächeneffizientes Layout der neuromorphen Schaltungen der 4, wobei die neuromorphen Schaltungen 402, 404, 406 und 408 den neuromorphen Schaltungen 302, 304, 306 und 308 der 4 entsprechen. Der Knotenpunkt 410 ist ein Verbindungspunkt, wo die neuromorphe Schaltung 302 mit einer Dendritleitung verbunden ist, z. B. mit der Leitung 310 der 4. Der Knotenpunkt 410 entspricht dem Knotenpunkt 325 der 4 und ist mit einem Leitweg 412 verbunden, welcher durch den Halbleiter 414 gesteuert ist. Der Halbleiter 414 entspricht der Gate-Zone 320 des FET 318 der 4, Eine Metallleitung 416 verbindet den Halbleiter 414 elektrisch mit einer Metallleitung 417, welche wiederum mit einer Insel des Materials veränderbaren Widerstands 420 verbunden ist. Der Knotenpunkt 418 entspricht dem Knotenpunkt 326 der 4 und verbindet die Insel des Materials veränderbaren Widerstands 420 der neuromorphen Schaltung 402 mit einer Axonleitung, z. B. mit der Leitung 314 der 4. Somit gelangt elektrischer Strom, der aus einer Axonleitung fließt, durch den Knotenpunkt 418 und die Insel des Materials veränderbaren Widerstands 420, bevor er auf den Metallleitungen 417 und 416 weiterfließt, um den Halbleiter 414 zu erreichen. Dies führt zu einem Spannungsabfall über der Insel des Materials veränderbaren Widerstands 420 vor einer Gate-Zone (z. B. der Gate-Zone 320 der 4) des Halbleiters 414.
  • Ähnlich wie die neuromorphe Schaltung 402 ist die neuromorphe Schaltung 404 an einem Knotenpunkt 422 mit einer Dendritleitung, wie z. B. der Leitung 312 der 4, verbunden. Der Knotenpunkt 422 entspricht dem Knotenpunkt 337 der 4 und ist mit dem Leitweg 424 verbunden, welcher durch den Halbleiter 426 gesteuert ist. Der Halbleiter 426 entspricht der Gate-Zone 332 des FET 330 der 4. Eine Metallleitung 428 verbindet den Halbleiter 426 elektrisch mit einer Metallleitung 429, welche wiederum mit der Insel des Materials veränderbaren Widerstands 420 verbunden ist. Der Knotenpunkt 430 entspricht dem Knotenpunkt 338 der 4 und verbindet die Insel des Materials veränderbaren Widerstands 420 der neuromorphen Schaltung 404 mit einer Axonleitung, z. B. mit der Leitung 314 der 4. Das gemeinsame Nutzen der Insel des Materials veränderbaren Widerstands 420 durch beide neuromorphe Schaltungen 402 und 404 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • Die neuromorphen Schaltungen 406 und 408 stellen ein anderes Paar neuromorpher Schaltungen derselben Ausgestaltung wie die neuromorphen Schaltungen 402 und 404 dar. Die neuromorphe Schaltung 406 ist an dem Knotenpunkt 432 mit einer Dendritleitung verbunden, wie z. B. der Leitung 310 der 4. Der Knotenpunkt 432 entspricht dem Knotenpunkt 347 der 4 und ist mit einem Leitweg 434 verbunden, welcher durch den Halbleiter 436 gesteuert ist. Der Halbleiter 436 entspricht der Gate-Zone 342 des FET 340 der 4. Eine Metallleitung 438 verbindet den Halbleiter 436 elektrisch mit einer Metallleitung 439, welche wiederum mit einer Insel eines Materials veränderbaren Widerstands 442 verbunden ist. Der Knotenpunkt 440 entspricht dem Knotenpunkt 348 der 4 und verbindet die Insel des Materials veränderbaren Widerstands 442 der neuromorphen Schaltung 406 mit einer Axonleitung, z. B. mit der Leitung 316 der 4. Somit gelangt elektrischer Strom, der aus einer Axonleitung fließt, durch den Knotenpunkt 440 und die Insel des Materials veränderbaren Widerstands 442, bevor er auf den Metallleitungen 439 und 438 weiterfließt, um den Halbleiter 436 zu erreichen.
  • Die neuromorphe Schaltung 408 ist an dem Knotenpunkt 444 mit einer Dendritleitung, wie z. B. der Leitung 312 der 4, verbunden. Der Knotenpunkt 444 entspricht dem Knotenpunkt 359 der 4 und ist mit einem Leitweg 446 verbunden, welcher durch den Halbleiter 448 gesteuert ist. Der Halbleiter 448 entspricht der Gate-Zone 354 des FET 352 der 4. Eine Metallleitung 450 verbindet den Halbleiter 448 elektrisch mit der Metallleitung 451, welche wiederum mit der Insel des Materials veränderbaren Widerstands 442 verbunden ist. Der Knotenpunkt 452 entspricht dem Knotenpunkt 360 der 4 und verbindet die Insel des Materials veränderbaren Widerstands 442 der neuromorphen Schaltung 408 mit einer Axonleitung, z. B. mit der Leitung 316 der 4. Das gemeinsame Nutzen der Insel des Materials veränderbaren Widerstands 442 durch die beiden neuromorphen Schaltungen 406 und 408 ermöglicht eine flächeneffiziente Ausgestaltung von Synapsenpaaren.
  • Wie in 5 zu sehen ist, passt das Layout jeder der neuromorphen Schaltungen 402 bis 408 in ein Quadrat von sechsunddreißig Elementen (sechs Elemente lang und sechs Elemente breit), wobei die Leitwege 412, 424, 434 und 446 jeweils zwei Elemente breit sind. Somit weist 5 ein ähnliches flächeneffizientes Layout wie 3 auf und kann gemäß einem Halbleiter-Herstellungsverfahren abgemessen sein, das angewendet wird, um die neuromorphen Schaltungen 402 bis 408 zu realisieren, wie in Bezug auf 3 beschrieben. Es versteht sich auch, dass jedes Paar neuromorpher Schaltungen 402/404 und 406/408 zusammen als neuromorphe Schaltung bezeichnet werden kann, wobei zwei Synapsen oder Synapseneinheiten realisiert werden.
  • 6 zeigt ein Beispiel für einen Synapsenblock 500 neuromorpher Schaltungen, welches in beispielhaften Ausführungsformen realisiert werden kann. Der Synapsenblock 500 ermöglicht Kreuzschienenverbindungen von vier Dendritleitungen 502, 504, 506 und 508 mit vier Axonleitungen 510, 512, 514 und 516. Die neuromorphen Schaltungen im Synapsenblock 500 sind zwischen separaten Dendritleitungen und Axonleitungen gepaart. Zum Beispiel ist die neuromorphe Schaltung 518 zwischen der Dendritleitung 502 und der Dendritleitung 504 gepaart, und die neuromorphe Schaltung 520 ist zwischen der Dendritleitung 506 und der Dendritleitung 508 gepaart. Beide neuromorphen Schaltungen 518 und 520 nutzen gemeinsam die Axonleitung 510. Jede neuromorphe Schaltung 518 und 520 bildet zwei Synapsen nach. In dem Beispiel der 6 entsprechen die neuromorphen Schaltungen 518 und 520 jeweils den neuromorphen Schaltungen 102 und 104 der 2. Jedoch können eine oder beide der neuromorphen Schaltungen 518 und 520 als Paar(e) neuromorpher Schaltungen 302 und 304 der 4 realisiert sein. Zwischen jedem Paar von Dendritleitungen 502 und 504 ebenso wie jedem Paar von Dendritleitungen 506 und 508 sind entlang den Axonleitungen 510 bis 516 neuromorphe Schaltungspaare verteilt, so dass der. Synapsenblock 500 sechzehn Synapsen nachbildet. Im Allgemeinen ist die synaptische Dichte des Synapsenblocks 500 gleich der Anzahl der Axonleitungen multipliziert mit der Anzahl der Dendritleitungen, die in den Synapsenblock 500 hinein führen, geteilt durch die physikalische Fläche des Synapsenblocks 500.
  • Um wirksam für einen Abstand zwischen den Dendritleitungen 502 bis 508 zu sorgen, können die Dendritleitungen 502 bis 508 in dem Synapsenblock 500 derart verschoben sein, dass die Dendritleitungen 502 bis 508 an äußeren Schnittstellen 522 und 524 des Synapsenblocks 500 gleichmäßig verteilt sind. Zum Beispiel kann die Dendritleitung 504 um die Verschiebungsstrecke 526 verschoben sein, und die Dendritleitung 506 kann um die Verschiebungsstrecke 528 verschoben sein. Die Verschiebungsstrecken 526 und 528 können die gleiche Länge, jedoch entgegengesetzte Richtungen aufweisen, so dass der äußere Abstand 530 zwischen den Dendritleitungen 504 und 506 dem äußeren Abstand 532 zwischen den Dendritleitungen 506 und 508 entspricht. In ähnlicher Weise kann die Dendritleitung 508 um die Verschiebungsstrecke 534 verschoben sein, und die Dendritleitung 502 kann um die Verschiebungsstrecke 536 verschoben sein, wobei die Verschiebungsstrecke 534 der Verschiebungsstrecke 526 entspricht und die Verschiebungsstrecke 536 der Verschiebungsstrecke 528 entspricht. Die gleichmäßig verteilten Abstände der Dendritleitungen 502 bis 508 an äußeren Schnittstellen 522 und 524 können ein kompaktes inneres Layout des Synapsenblocks 500 ermöglichen, während zusätzlich zur Unterstützung einer modularen Ausgestaltung ein Abstand bei der Anordnung von Neuronenschaltungsblöcken ermöglicht wird.
  • 7 zeigt ein Beispiel für ein System 600 von Neuronen, welche in Kreuzschienenanordnung zu Synapsen verbunden sind, unter Verwendung neuromorpher Schaltungen, welches in beispielhaften Ausführungsformen realisiert werden kann. Das System 600 umfasst mehrere Neuronenschaltungsblöcke 602 mit verbundenen Axonen 604 und Dendriten 606. Horizontale Leitungen 608 verbinden. die Axone 604 und Dendriten 606 mit vertikalen Leitungen 610 eines Kreuzschienen-Verbindungsgitters 612. Synapsenblöcke 614 können das Fortschreiten von Signalen zwischen den Axonen 604 und vertikalen Leitungen 610 steuern. Verbindungseinheiten 616 können verwendet werden, um Signale aus den vertikalen Leitungen 610 zu den Dendriten 606 weiterzuleiten. Die Synapsenblöcke 614 können realisiert werden, wie in 2 bis 5 dargestellt, wobei bei der Nachbildung der Synapsenfunktion ein Phasenwechselmaterial als programmierbare Widerstände verwendet. wird. Das System 600 der 7 ermöglicht die gleichzeitige Kommunikation zwischen einem Axon eines gegebenen Neuronenschaltungsblocks und den Dendriten aller anderen Neuronenschaltungsblöcke. Die Orientierung der Neuronenschaltungsblöcke 602 in einem Winkel Theta 618 zu den horizontalen Leitungen 608 als Bezugsachse ermöglicht, dass die Axone 604 und Dendriten 606 jedes der Neuronenschaltungsblöcke 602 in jedem der Neuronenschaltungsblöcke 602 an einer gleichen Stelle angeordnet werden, während in dem Kreuzschienen-Verbindungsgitter 612 eine Manhattan-Gitterstruktur bewahrt wird. Deswegen kann für jeden der Neuronenschaltungsblöcke 602 eine gleiche Ausgestaltung verwendet werden.
  • 8 zeigt ein beispielhaftes Layout 700 von Neuronenschaltungsblöcken 702 und Synapsenblöcken 704, welches in beispielhaften Ausführungsformen realisiert werden kann. Im Layout 700 können die Neuronenschaltungsblöcke 702 den Neuronenschaltungsblöcken 602 der 7 entsprechen, und die Synapsenblöcke 704 können dem Synapsenblock 500 der 6 entsprechen. Statt ein Kreuzschienen-Verbindungsgitter zu verwenden, welches zu der Seite der Neuronenschaltungsblöcke 702 verschoben ist, sind in dem Layout 700 bis zu vier Synapsenblöcke 704 in Nachbarschaft zu jedem der Neuronenschaltungsblöcke 702 in einer ebenen Fliesenstruktur verteilt. Ähnlich wie bei den Neuronenschaltungsblöcken 602 der 7 können die Neuronenschaltungsblöcke 702 in einem Winkel Alpha 706 zu den Synapsenblöcken 704 orientiert sein, um in jedem der Neuronenschaltungsblöcke 702 eine konstante Relativposition des Axons 708 und Dendrits 710 zu bewahren.
  • 9 zeigt ein anderes beispielhaftes Layout 800 von Neuronenschaltungsblöcken 802 und Synapsenblöcken 804, welches in beispielhaften Ausführungsformen realisiert werden kann. Das Beispiel des Layouts 800 ermöglicht, dass in Nachbarschaft zu jedem der Neuronenschaltungsblöcke 802 in einer anderen ebenen Fliesenstruktur bis zu sechs Synapsenblöcke 804 angeordnet werden. Hier kann jeder der Synapsenblöcke 804 neuromorphe Schaltungen mit einem Material veränderbaren Widerstands realisieren, wie in 2 bis 5 beschrieben; es wird jedoch statt einer quadratischen oder rechteckigen Fliesenfläche eine sechseckige Fliesenfläche verwendet.
  • 10 zeigt ein weiteres beispielhaftes Layout 1000 von Neuronenschaltungsblöcken 1002 und Synapsenblöcken 1004, welches in beispielhaften Ausführungsformen realisiert werden kann. Im Layout 1000 können die Neuronenschaltungsblöcke 1002 den Neuronenschaltungsblöcken 602 der 7 entsprechen, und die Synapsenblöcke 1004 können dem Synapsenblock 500 der 6 entsprechen. Statt ein Kreuzschienen-Verbindungsgitter zu verwenden, welches zu der Seite der Neuronenschaltungsblöcke 1002 verschoben oder in diese eingebettet ist, sind in dem Layout 1000 die Synapsenblöcke 1004 zwischen den Neuronenschaltungsblöcken 1002 angeordnet, ähnlich wie in dem Layout 700 der 8. Im Layout 1000 sind alle Synapsenblöcke 1004 in einer festen Gitterverteilung angeordnet, aber die Neuronenschaltungsblöcke 1002 sind versetzt, um eine gleiche Relativpositionierung der Axone 1006 und Dendriten 1008 zu ermöglichen. Um alle der Neuronenschaltungsblöcke 1002 und Synapsenblöcke 1004 zu verbinden, können lokale Verbindungsleitungen 1010 und 1012 relativ zu einem Manhattan-Gitter verschoben angeordnet sein.
  • 11 zeigt ein Beispiel für ein Verfahren 1100 zum Realisieren eines Systems flächeneffizienter neuromorpher Schaltungen unter Verwendung eines Materials veränderbaren Widerstands. Im Block 1102 wird ein erster Feldeffekttransistor in einer ersten Diodenkonfiguration verbunden. Im Block 1104 wird ein zweiter Feldeffekttransistor in einer zweiten Diodenkonfiguration verbunden. Diodenkonfigurationen von FETs können realisiert werden, wie zuvor in Bezug auf 2 bis 5 beschrieben. Im Block 1106 werden der erste Feldeffekttransistor und der zweite Feldeffekttransistor mit einer Insel eines Materials veränderbaren Widerstands elektrisch verbunden. Die Insel des Materials veränderbaren Widerstands sorgt für einen programmierbaren Widerstandswert. Im Block 1108 wird ein erster Knotenpunkt mit der Insel des Materials veränderbaren Widerstands verbunden, um einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitzustellen. Im Block 1110 wird ein zweiter Knotenpunkt mit der Insel des Materials veränderbaren Widerstands verbunden, um einen zweiten Verbindungspunkt zu dem Ausgang einer Neuronenschaltung bereitzustellen, wobei eine neuromorphe Schaltung gebildet wird.
  • Zum Beispiel können die FETs 118 und 130 mit dem Material veränderbaren Widerstands 128 elektrisch verbunden werden, um einen Stromweg von dem Knotenpunkt 126 zu der Gate-Zone 120 bereitzustellen, welcher das Material veränderbaren Widerstands 128 umgeht, und einen zweiten Stromweg von dem Knotenpunkt 138 zu der Gate-Zone 132 bereitzustellen, welcher das Material veränderbaren Widerstands 128 umgeht. Als alternatives Beispiel können die FETs 318 und 330 mit dem Material veränderbaren Widerstands 328 elektrisch verbunden werden, um einen Stromweg von dem Knotenpunkt 326 zu der Gate-Zone 320 bereitzustellen, welcher durch das Material veränderbaren Widerstands 328 führt, und einen zweiten Stromweg von dem Knotenpunkt 338 zu der Gate-Zone 332 bereitzustellen, welcher durch das Material veränderbaren Widerstands 328 führt. Die Knotenpunkte 126 und 138 können mit einer gemeinsamen Leitung 114 verbunden sein, welche eine elektrische Verbindung zu einem Ausgang (Axon) einer Neuronenschaltung bereitstellt, z. B. zu einem Axon 906 des Neuronenschaltungsblocks 902 der 10. Der Knotenpunkt 125 baut eine elektrische Verbindung zwischen dem FET 118 und allen Neuronenschaltungseingängen (Dendriten) auf der Leitung 110 auf, während der Knotenpunkt 137 eine elektrische Verbindung zwischen dem FET 130 und allen Neuronenschaltungseingängen (Dendriten) auf der Leitung 112 aufbaut.
  • Im Block 1112 werden mehrere der neuromorphen Schaltungen in einem Synapsenblock kombiniert. Ein Beispiel hierfür ist in 6 dargestellt, wo eine oder mehrere Verbindungen zu den neuromorphen Schaltungen 518 und 520 versetzt sind, um die eine oder die mehreren Verbindungen gleichmäßig auf äußere Schnittstellen 522 und 524 des Synapsenblocks 500 zu verteilen. Im Block 1114 werden mehrere Synapsenblöcke elektrisch mit mehreren Neuronenschaltungsblöcken verbunden, welche die Neuronenschaltung umfassen, wie zuvor in Bezug auf 7 bis 10 beschrieben.
  • 12 zeigt ein Blockdiagramm eines beispielhaften Entwurfsprozesses 1200, der zum Beispiel beim Entwurf, bei der Simulation, bei der Prüfung, beim Layout und bei der Herstellung einer Halbleiter-IC-Logik angewendet wird. Der Entwurfsprozess 1200 umfasst Verfahren und Mechanismen zur Verarbeitung von Entwurfsstrukturen oder Einheiten, um logisch oder auf andere Weise funktionell gleichwertige Verkörperungen der Entwurfsstrukturen und/oder Einheiten zu erzeugen, die oben beschrieben und in 1 bis 11 dargestellt sind. Die in dem Entwurfsprozess 1200 verarbeiteten und/oder erzeugten Entwurfsstrukturen können auf maschinenlesbaren Übertragungs- oder Speichermedien codiert sein, so dass sie Daten und/oder Befehle umfassen, die, wenn sie auf einem Datenverarbeitungssystem ausgeführt oder auf andere Weise verarbeitet werden, eine logisch, strukturell, mechanisch oder auf andere Weise funktionell gleichwertige Verkörperung von Hardware-Komponenten, Schaltungen, Einheiten oder Systemen erzeugen. Der Entwurfsprozess 1200 kann in Abhängigkeit von der Art der konstruierten Verkörperung variieren. Zum Beispiel kann sich ein Entwurfsprozess 1200 zum Bau einer anwendungsspezifischen IC (ASIC) von einem Entwurfsprozess 1200 zum Entwerfen einer Standardkomponente unterscheiden.
  • 12 veranschaulicht mehrere solcher Entwurfsstrukturen, z. B. eine Eingangs-Entwurfsstruktur 1220, welche vorzugsweise über ein Entwurfsverfahren 1210 verarbeitet wird. Bei der Entwurfsstruktur 1220 kann es sich um eine logische Simulations-Entwurfsstruktur handeln, die über das Entwurfsverfahren 1210 erzeugt und verarbeitet wird, um eine logisch gleichwertige funktionelle Verkörperung einer Hardware-Einheit herzustellen. Die Entwurfsstruktur 1220 kann außerdem oder alternativ Daten und/oder Programmbefehle umfassen, die, wenn sie über das Entwurfsverfahren 1210 verarbeitet werden, eine funktionelle Verkörperung der physischen Struktur einer Hardware-Einheit erzeugen. Gleich, ob sie funktionelle und/oder strukturelle Entwurfselemente verkörpert, die Entwurfsstruktur 1220 kann unter Anwendung des elektronischen computerunterstützten Designs (Electronic Computer-Aided Design, ECAD) erzeugt werden, realisiert z. B. durch einen Core-Entwickler/Designer. Wenn sie auf einem maschinenlesbaren Datenübertragungs-, Gate-Array- oder Speichermedium codiert ist, kann in dem Entwurfsverfahren 1210 durch ein oder mehrere Hardware- und/oder Softwaremodule auf die Entwurfsstruktur 1220 zugegriffen werden und diese verarbeitet werden, um eine elektronische Komponente, eine Schaltung, ein elektronisches oder logisches Modul, eine Vorrichtung, eine Einheit oder ein System wie jene in 1 bis 11 dargestellten zu simulieren oder auf andere Weise funktionell zu verkörpern. So kann die Entwurfsstruktur 1220 Dateien oder andere Datenstrukturen umfassen, z. B. für Menschen lesbaren und/oder maschinenlesbaren Quellcode, kompilierte Strukturen und von einem Computer ausführbare Code-Strukturen, die, wenn sie von einem Entwurfs- oder Simulations-Datenverarbeitungssystem verarbeitet werden, Schaltungen oder andere Ebenen des Hardware-Logik-Entwurfs funktionell simulieren oder auf andere Weise verkörpern. Solche Datenstrukturen können Hardware-Beschreibungssprache(Hardware-Description-Language, HDL)-Entwurfseinheiten oder andere Datenstrukturen umfassen, welche an niedere HDL-Entwurfssprachen wie Verilog und VHDL und/oder höhere Entwurfssprachen wie C oder C++ angepasst oder mit diesen kompatibel sind.
  • In dem Entwurfsverfahren 1210 werden vorzugsweise Hardware- und/oder Software-Module zum Synthetisieren, Umsetzen oder anderen Verarbeiten eines funktionellen Entwurfs/Simulations-Äquivalents der Komponenten, Schaltungen, Einheiten oder Logikstrukturen die in 1 bis 11 dargestellt sind, verwendet und sind darin integriert, um eine Netzliste 1280 zu erzeugen, welche Entwurfsstrukturen, wie die Entwurfsstruktur 1220, enthalten kann. Die Netzliste 1280 kann zum Beispiel kompilierte oder auf andere Weise verarbeitete Datenstrukturen umfassen, welche eine Liste von Leitungen, diskreten Komponenten, Verknüpfungsgliedern, Steuerschaltungen, E/A-Einheiten, Modelle usw. umfasst, die die Verbindungen zu anderen Elementen und Schaltungen in einem IC-Entwurf beschreibt. Die Netzliste 1280 kann unter Anwendung eines iterativen Verfahrens synthetisiert werden, wobei die Netzliste 1280 in Abhängigkeit von den Entwurfsspezifikationen und Parametern für die Einheit einmal oder mehrfach neu synthetisiert wird. Wie bei anderen hierin beschriebenen Entwurfsstrukturtypen kann die Netzliste 1280 auf einem maschinenlesbaren Datenspeichermedium gespeichert oder in ein programmierbares Gate-Array programmiert werden. Bei dem Medium kann es sich um ein permanentes Speichermedium wie z. B. ein Magnetplatten- oder Bildplattenlaufwerk, ein programmierbares Gate-Array, einen Compact-Flash-Speicher oder einen anderen Flash-Speicher handeln. Außerdem oder alternativ kann es sich bei dem Medium um einen System- oder Cache-Speicher, Pufferspeicherraum oder elektrisch oder optisch leitfähige Einheiten und Materialien handeln, auf welche Datenpakete über das Internet oder andere geeignete Netzwerkmittel übertragen und dort zwischengespeichert werden können.
  • Das Entwurfsverfahren 1210 kann Hardware- und Software-Module zum Verarbeiten einer Vielfalt von Typen von Eingabedatenstrukturen, z. B. der Netzliste 1280, umfassen. Solche Datenstrukturtypen können sich zum Beispiel in Bibliothekselementen 1230 befinden und einen Satz häufig verwendeter Elemente, Schaltungen und Einheiten, z. B. Modelle, Layouts und symbolische Verkörperungen, für eine gegebene Herstellungstechnik (z. B. Knoten verschiedener Technologien, 32 nm, 45 nm, 90 nm usw.) umfassen. Die Datenstrukturtypen können ferner Entwurfsspezifikationen 1240, Charakterisierungsdaten 1250, Verifikationsdaten 1260, Entwurfsregeln 1270 und Testdatendateien 1285 umfassen, welche eingegebene Testmuster, ausgegebene Testergebnisse und andere Testdaten umfassen können. Das Entwurfsverfahren 1210 kann zum Beispiel ferner mechanische Standardentwurfsverfahren wie die Spannungsermittlung, die thermische Analyse, die Simulation mechanischer Ereignisse, Verfahrenssimulationen für Vorgänge wie das Gießen, die Formgebung und das Gesenkpressen usw. umfassen. Der Fachmann auf dem Gebiet des mechanischen Entwurfs kann den Umfang möglicher mechanischer Entwurfswerkzeuge und Anwendungen erkennen, die im Entwurfsverfahren 1210 genutzt werden, ohne vom Umfang und von der Idee der Erfindung abzuweichen. Das Entwurfsverfahren 1210 kann auch Module zur Durchführung von Standard-Schaltungsentwicklungsverfahren, wie z. B. der Timing-Analyse, der Verifikation, der Entwurfsregelnprüfung, der Anordnungs- und Leitungsoperationen usw., umfassen.
  • In dem Entwurfsverfahren 1210 werden logische und physische Entwurfswerkzeuge, wie z. B. HDL-Kompilierer und Simulationsmodell-Errichtungswerkzeuge, verwendet und sind in dieses integriert, um die Entwurfsstruktur 1220 zusammen mit einigen oder allen der dargestellten unterstützenden Datenstrukturen sowie weiteren mechanischen Entwürfen oder Daten (falls anwendbar) zu verarbeiten, um eine zweite Entwurfsstruktur 1290 zu erzeugen. Die Entwurfsstruktur 1290 befindet sich in einem Datenformat, welches für den Austausch von Daten mechanischer Einheiten und Strukturen verwendet wird (z. B. von Informationen, die in einem IGES-, DXF-, Parasolid-XT, JT-, DRG-Format oder irgendeinem anderen geeigneten Format zum Speichern oder Berechnen solcher mechanischen Entwurfsstrukturen gespeichert sind), auf einem Speichermedium oder programmierbaren Gate-Array. Ähnlich der Entwurfsstruktur 1220 umfasst die Entwurfsstruktur 1290 vorzugsweise eine oder mehrere Dateien, Datenstrukturen oder andere für Computer codierte Daten oder Befehle, welche sich auf Übertragungs- oder Datenspeichermedien befinden und welche, wenn sie von einem ECAD-System verarbeitet werden, eine logisch oder auf andere Weise funktionell äquivalente Form einer oder mehrerer der Ausführungsformen der Erfindung erzeugen, die in 1 bis 11 dargestellt sind. In einer Ausführungsform kann die Entwurfsstruktur 1290 ein kompiliertes ausführbares HDL-Simulationsmodell umfassen, welches die in 1 bis 11 dargestellten Einheiten funktionell simuliert.
  • Bei der Entwurfsstruktur 1290 kann auch ein Datenformat, welches für den Austausch von Layout-Daten integrierter Schaltungen genutzt wird, und/oder ein symbolisches Datenformat verwendet werden (z. B. für Daten, die in einem GDSII-(GDS2-), GL1-, OASIS-Format, Speicherabbilddatei-Format oder irgendeinem anderen geeigneten Format zum Speichern solcher Entwurfs-Datenstrukturen gespeichert sind). Die Entwurfsstruktur 1290 kann Informationen wie zum Beispiel symbolische Daten, Speicherabbilddateien, Testdatendateien, Entwurfsinhaltsdateien, Herstellungsdaten, Layout-Parameter, Verdrahtungen, Metallebenen, Durchkontaktierungen, Formen, Daten zum Führen durch die Fabrikationslinie und andere Daten umfassen, die von einem Hersteller oder anderen Designer/Entwickler benötigt werden, um eine Einheit oder Struktur herzustellen, wie sie oben beschrieben und in 1 bis 11 dargestellt sind. Die Entwurfsstruktur 1290 kann anschließend zu einer Stufe 1295 übergehen, wo die Entwurfsstruktur 1290 zum Beispiel ans Tape-Out übergeben wird, für die Fabrikation freigegeben wird, für eine Maskierungsstelle freigegeben wird, einer anderen Entwurfsstelle zugesendet wird, zum Kunden zurückgesendet wird usw.
  • Die resultierenden IC-Chips können vom Hersteller in unbehandelter Waferform (also als einzelner Wafer, der mehrere Chips ohne Gehäuse aufweist), als bloßer Chip oder in einer Form mit Gehäuse vertrieben werden. Im letzteren Fall ist der Chip in einem Gehäuse für einen Chip (z. B. einem Kunststoffträger mit Zuleitungen, die an einer Hauptplatine oder einem Träger höherer Ordnung befestigt sind) oder in einem Gehäuse für mehrere Chips (z. B. einem Keramikträger, der Oberflächenverbindungen und/oder vergrabene Verbindungen aufweist) montiert. In jedem Fall wird der Chip dann als Teil (a) eines Zwischenprodukts, z. B. einer Hauptplatine, oder (b) eines Endprodukts mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungseinheiten integriert. Bei dem Endprodukt kann es sich um irgendein Produkt handeln, welches IC-Chips umfasst, was von Spielzeugen und anderen einfachen Anwendungen bis zu hoch entwickelten Computerprodukten reicht, die eine Anzeigevorrichtung, eine Tastatur oder andere Eingabeeinheit und einen Zentralprozessor aufweisen.
  • Die hierin abgebildeten Diagramme sind lediglich Beispiele. Es kann viele Variationen dieser Diagramme oder der darin beschriebenen Schritte (oder Operationen) geben, ohne von der Idee der Erfindung abzuweichen. Zum Beispiel können die Schritte in anderer Reihenfolge durchgeführt werden, oder es können Schritte hinzugefügt, gelöscht oder modifiziert werden. All diese Variationen sind als Teil der beanspruchten Erfindung anzusehen.
  • Technische Auswirkungen umfassen flächeneffiziente Realisierungen neuromorpher Schaltungen unter Verwendung eines Materials veränderbaren Widerstands. Das gemeinsame Nutzen eines Blocks oder einer Insel eines Materials veränderbaren Widerstands durch mehrere neuromorphe Schaltungen ermöglicht ein effizientes Layout, um Synapsen als Teil eines künstlichen neuronalen Netzwerks nachzubilden. Das Gruppieren mehrerer neuromorpher Schaltungen zu Synapsenblöcken ermöglicht eine Anzahl möglicher. Orientierungen zur Verbindung mit mehreren Neuronenschaltungsblöcken einer gleichen Ausgestaltung.
  • Die hierin verwendete Terminologie dient nur der Beschreibung spezieller Ausführungsformen und soll die Erfindung nicht beschränken. Wie hierin verwendet, sollen die Singularformen „ein”, „eine” und „der”, „die”, „das” ebenso die Pluralformen umfassen, sofern dies nicht durch den Kontext eindeutig anders angezeigt ist. Es versteht sich ferner, dass mit den Begriffen „umfasst” und/oder „umfassen”, wenn sie in dieser Beschreibung verwendet werden, das Vorliegen angegebener Eigenschaften, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten beschrieben ist, jedoch nicht das Vorliegen oder das Hinzufügen ein oder mehrerer anderer Eigenschaften, ganzen Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausgeschlossen wird.
  • Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritte plus Funktionselemente in den folgenden Patentansprüchen sollen jede Struktur, jedes Material oder jede Handlung zur Durchführung der Funktion in Kombination mit anderen beanspruchten Elementen als speziell beansprucht umfassen. Die Beschreibung der vorliegenden Erfindung dient den Zwecken der Veranschaulichung und Beschreibung, soll aber nicht erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt sein. Dem Fachmann werden viele Modifikationen und Variationen ersichtlich sein, die vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen. Die Ausführungsform wurde ausgewählt und beschrieben, um die Prinzipien der Erfindung und die praktische Anwendung am bestmöglich zu erläutern und anderen Fachleuten zu ermöglichen, die Erfindung für verschiedene Ausführungsformen mit verschiedenen Modifikationen zu verstehen, welche für die spezielle beabsichtigte Verwendung geeignet sind. Überdies ist durch die Verwendung der Begriffe „erste”, „zweite” usw. keine Reihenfolge oder Wichtigkeit angegeben, sondern die Begriffe „erste”, „zweite” usw. werden verwendet, um ein Element von einem anderen zu unterscheiden.

Claims (15)

  1. Neuromorphe Schaltung, aufweisend: einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird; einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird; ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt; und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.
  2. Neuromorphe Schaltung nach Anspruch 1, ferner aufweisend: einen dritten Knotenpunkt, welcher mit einer ersten Source-Zone des ersten Feldeffekttransistors elektrisch verbunden ist, wobei der dritte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer zweiten Neuronenschaltung bereitstellt; und einen vierten Knotenpunkt, welcher mit einer zweiten Source-Zone des zweiten Feldeffekttransistors elektrisch verbunden ist, wobei der vierte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer dritten Neuronenschaltung bereitstellt.
  3. Neuromorphe Schaltung nach Anspruch 2, wobei der erste Feldeffekttransistor, der erste Knotenpunkt, der dritte Knotenpunkt und ein Teil des Materials veränderbaren Widerstands so bemessen sind, dass sie in eine erste Fläche von sechs Elementen mal sechs Elementen passen; und der zweite Feldeffekttransistor, der zweite Knotenpunkt, der vierte Knotenpunkt und ein verbleibender Teil des Materials veränderbaren Widerstands so abgemessen sind, dass sie in eine zweite Fläche von sechs Elementen mal sechs Elementen passen, welche der ersten Fläche benachbart ist, und wobei ferner die Elemente gemäß einem Herstellungsverfahren abgemessen sind, das angewendet wird, um die neuromorphe Schaltung zu realisieren.
  4. Neuromorphe Schaltung nach einem der vorhergehenden Ansprüche, wobei die erste Gate-Zone mit dem ersten Knotenpunkt elektrisch verbunden ist, wodurch ein Stromweg von dem ersten Knotenpunkt zu der ersten Gate-Zone bereitgestellt wird, welcher das Material veränderbaren Widerstands umgeht.
  5. Neuromorphe Schaltung nach einem der vorhergehenden Ansprüche, wobei die erste Gate-Zone mit dem Material veränderbaren Widerstands elektrisch verbunden ist, wodurch ein Stromweg von dem ersten Knotenpunkt zu der ersten Gate-Zone bereitgestellt wird, welcher durch das Material veränderbaren Widerstands führt.
  6. Neuromorphe Schaltung nach einem der vorhergehenden Ansprüche, wobei die neuromorphe Schaltung mit weiteren neuromorphen Schaltungen kombiniert ist, um einen Synapsenblock mit äußeren Schnittstellen zu bilden, die so konfiguriert sind, dass sie Verbindungen zu dem Synapsenblock gleichmäßig verteilen.
  7. Neuromorphe Schaltung nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Material veränderbaren Widerstands um eine Insel eines Materials mit separaten programmierbaren Widerstandswerten für einen Strom handelt, der durch den ersten und zweiten Feldeffekttransistor fließt, und das Material veränderbaren Widerstands aus Folgendem ausgewählt ist: einem Phasenwechselmaterial, einem Metalloxid, magnetischen Tunnelübergängen und einer organischen Dünnschicht.
  8. Neuromorphes System, aufweisend: mehrere Synapsenblöcke, welche mit mehreren Neuronenschaltungsblöcken elektrisch verbunden sind, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen nach einem der vorhergehenden Ansprüche aufweisen, die in einer Kreuzschienenkonfiguration angeordnet sind.
  9. Verfahren zum Realisieren einer flächeneffizienten neuromorphen Schaltung, aufweisend: Verbinden eines ersten Feldeffekttransistors in einer ersten Diodenkonfiguration; Verbinden eines zweiten Feldeffekttransistors in einer zweiten Diodenkonfiguration; elektrisches Verbinden des ersten Feldeffekttransistors und des zweiten Feldeffekttransistors mit einem Material veränderbaren Widerstands, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; Verbinden eines ersten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitzustellen; und Verbinden eines zweiten Knotenpunkts mit dem Material veränderbaren Widerstands, um einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitzustellen.
  10. Verfahren nach Anspruch 9, ferner aufweisend: elektrisches Verbinden eines dritten Knotenpunkts mit dem ersten Feldeffekttransistor, wobei der dritte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer zweiten Neuronenschaltung bereitstellt, wobei der erste Feldeffekttransistor, der erste Knotenpunkt, der dritte Knotenpunkt und ein Teil des Materials veränderbaren Widerstands so bemessen sind, dass sie in eine erste Fläche von sechs Elementen mal sechs Elementen passen; und elektrisches Verbinden eines vierten Knotenpunkts mit dem zweiten Feldeffekttransistor, wobei der vierte Knotenpunkt einen Verbindungspunkt zu einem Eingang einer dritten Neuronenschaltung bereitstellt, wobei der zweite Feldeffekttransistor, der zweite Knotenpunkt, der vierte Knotenpunkt und ein verbleibender Teil des Materials veränderbaren Widerstands so abgemessen sind, dass sie in eine zweite Fläche von sechs Elementen mal sechs Elementen passen, welche der ersten Fläche benachbart ist, und wobei ferner die Elemente gemäß einem Herstellungsverfahren abgemessen sind, das angewendet wird, um die neuromorphe Schaltung zu realisieren.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, welches ferner aufweisend: Bereitstellen eines Stromweges von dem ersten Knotenpunkt zu einer ersten Gate-Zone des ersten Feldeffekttransistors, welcher das Material veränderbaren Widerstands umgeht.
  12. Verfahren nach einem der Ansprüche 9 bis 11, welches ferner aufweisend: Bereitstellen eines Stromweges von dem ersten Knotenpunkt zu einer ersten Gate-Zone des ersten Feldeffekttransistors, welcher durch das Material veränderbaren Widerstands führt.
  13. Verfahren nach einem der Ansprüche 9 bis 12, welches ferner aufweisend: Kombinieren der neuromorphen Schaltung mit weiteren neuromorphen Schaltungen, um einen Synapsenblock zu bilden; und Versetzen einer oder mehrerer Verbindungen mit den neuromorphen Schaltungen, um die eine oder die mehreren Verbindungen gleichmäßig auf äußere Schnittstellen des Synapsenblocks zu verteilen.
  14. Verfahren zum Realisieren eines flächeneffizienten neuromorphen Systems, aufweisend: elektrisches Verbinden mehrerer Synapsenblöcke mit mehreren Neuronenschaltungsblöcken, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen aufweisen, die gemäß dem Verfahren nach einem der Ansprüche 9 bis 13 gebildet werden.
  15. Entwurfsstruktur, welche materiell in einem maschinenlesbaren Medium zum Bewirken, dass ein System Schritte des Entwerfens, Herstellens oder Prüfens einer integrierten Schaltung durchführt, verkörpert ist, wobei die Entwurfsstruktur Folgendes aufweist: mehrere Synapsenblöcke, welche mit mehreren Neuronenschaltungsblöcken elektrisch verbunden sind, wobei die mehreren Synapsenblöcke mehrere neuromorphe Schaltungen aufweisen, wobei jede neuromorphe Schaltung aufweist: einen Feldeffekttransistor in einer Diodenkonfiguration, die mit Material veränderbaren Widerstands elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands und einem Ausgang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist; und einen zweiten Knotenpunkt, welcher mit dem Feldeffekttransistor und einem Eingang eines oder mehrerer der Neuronenschaltungsblöcke elektrisch verbunden ist.
DE112010004470T 2009-11-18 2010-08-25 Flächeneffiziente neuromorphe Schaltungen mittels FETs mit Material mit variablem Widerstand Active DE112010004470B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/620,624 US8311965B2 (en) 2009-11-18 2009-11-18 Area efficient neuromorphic circuits using field effect transistors (FET) and variable resistance material
US12/620,624 2009-11-18
PCT/EP2010/062368 WO2011060973A1 (en) 2009-11-18 2010-08-25 Area efficient neuromorphic circuits

Publications (2)

Publication Number Publication Date
DE112010004470T5 DE112010004470T5 (de) 2012-10-31
DE112010004470B4 true DE112010004470B4 (de) 2013-12-24

Family

ID=42990373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010004470T Active DE112010004470B4 (de) 2009-11-18 2010-08-25 Flächeneffiziente neuromorphe Schaltungen mittels FETs mit Material mit variablem Widerstand

Country Status (5)

Country Link
US (2) US8311965B2 (de)
CN (1) CN102667826B (de)
DE (1) DE112010004470B4 (de)
GB (1) GB2487636B (de)
WO (1) WO2011060973A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460179B2 (en) 2017-03-10 2019-10-29 Mando Hella Electronics Corporation System and method for recognizing a lane
US20190378878A1 (en) * 2018-06-11 2019-12-12 Cyberswarm, Inc. Synapse array

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8275728B2 (en) * 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US9405975B2 (en) 2010-03-26 2016-08-02 Brain Corporation Apparatus and methods for pulse-code invariant object recognition
US9122994B2 (en) 2010-03-26 2015-09-01 Brain Corporation Apparatus and methods for temporally proximate object recognition
US8315305B2 (en) 2010-03-26 2012-11-20 Brain Corporation Systems and methods for invariant pulse latency coding
US9311593B2 (en) 2010-03-26 2016-04-12 Brain Corporation Apparatus and methods for polychronous encoding and multiplexing in neuronal prosthetic devices
US9906838B2 (en) 2010-07-12 2018-02-27 Time Warner Cable Enterprises Llc Apparatus and methods for content delivery and message exchange across multiple content delivery networks
US9193075B1 (en) 2010-08-26 2015-11-24 Brain Corporation Apparatus and methods for object detection via optical flow cancellation
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
US20120084240A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Phase change memory synaptronic circuit for spiking computation, association and recall
US8775341B1 (en) 2010-10-26 2014-07-08 Michael Lamport Commons Intelligent control with hierarchical stacked neural networks
US9015093B1 (en) 2010-10-26 2015-04-21 Michael Lamport Commons Intelligent control with hierarchical stacked neural networks
US8510239B2 (en) * 2010-10-29 2013-08-13 International Business Machines Corporation Compact cognitive synaptic computing circuits with crossbar arrays spatially in a staggered pattern
US9047568B1 (en) 2012-09-20 2015-06-02 Brain Corporation Apparatus and methods for encoding of sensory data using artificial spiking neurons
US9566710B2 (en) 2011-06-02 2017-02-14 Brain Corporation Apparatus and methods for operating robotic devices using selective state space training
US9070039B2 (en) 2013-02-01 2015-06-30 Brian Corporation Temporal winner takes all spiking neuron network sensory processing apparatus and methods
US8990133B1 (en) 2012-12-20 2015-03-24 Brain Corporation Apparatus and methods for state-dependent learning in spiking neuron networks
US9147156B2 (en) 2011-09-21 2015-09-29 Qualcomm Technologies Inc. Apparatus and methods for synaptic update in a pulse-coded network
FR2977350B1 (fr) * 2011-06-30 2013-07-19 Commissariat Energie Atomique Reseau de neurones artificiels a base de dispositifs memristifs complementaires
FR2978271B1 (fr) * 2011-07-21 2014-03-14 Commissariat Energie Atomique Dispositif et procede de traitement de donnees
US8843425B2 (en) * 2011-07-29 2014-09-23 International Business Machines Corporation Hierarchical routing for two-way information flow and structural plasticity in neural networks
US9412064B2 (en) 2011-08-17 2016-08-09 Qualcomm Technologies Inc. Event-based communication in spiking neuron networks communicating a neural activity payload with an efficacy update
US8712941B2 (en) 2011-09-21 2014-04-29 Brain Corporation Elementary network description for efficient link between neuronal models and neuromorphic systems
US8719199B2 (en) 2011-09-21 2014-05-06 Brain Corporation Systems and methods for providing a neural network having an elementary network description for efficient implementation of event-triggered plasticity rules
US8725658B2 (en) 2011-09-21 2014-05-13 Brain Corporation Elementary network description for efficient memory management in neuromorphic systems
US9104973B2 (en) * 2011-09-21 2015-08-11 Qualcomm Technologies Inc. Elementary network description for neuromorphic systems with plurality of doublets wherein doublet events rules are executed in parallel
US8725662B2 (en) 2011-09-21 2014-05-13 Brain Corporation Apparatus and method for partial evaluation of synaptic updates based on system events
US9460387B2 (en) * 2011-09-21 2016-10-04 Qualcomm Technologies Inc. Apparatus and methods for implementing event-based updates in neuron networks
US8903758B2 (en) * 2011-09-20 2014-12-02 Jill Benita Nephew Generating navigable readable personal accounts from computer interview related applications
US9117176B2 (en) 2011-09-21 2015-08-25 Qualcomm Technologies Inc. Round-trip engineering apparatus and methods for neural networks
US8712939B2 (en) 2011-09-21 2014-04-29 Brain Corporation Tag-based apparatus and methods for neural networks
US9098811B2 (en) 2012-06-04 2015-08-04 Brain Corporation Spiking neuron network apparatus and methods
US9156165B2 (en) 2011-09-21 2015-10-13 Brain Corporation Adaptive critic apparatus and methods
US9213937B2 (en) 2011-09-21 2015-12-15 Brain Corporation Apparatus and methods for gating analog and spiking signals in artificial neural networks
US9104186B2 (en) 2012-06-04 2015-08-11 Brain Corporation Stochastic apparatus and methods for implementing generalized learning rules
US10210452B2 (en) 2011-09-21 2019-02-19 Qualcomm Incorporated High level neuromorphic network description apparatus and methods
US9015092B2 (en) 2012-06-04 2015-04-21 Brain Corporation Dynamically reconfigurable stochastic learning apparatus and methods
US9146546B2 (en) 2012-06-04 2015-09-29 Brain Corporation Systems and apparatus for implementing task-specific learning using spiking neurons
US8832010B2 (en) * 2012-01-04 2014-09-09 International Business Machines Corporation Electronic synapses from stochastic binary memory devices
US8977583B2 (en) 2012-03-29 2015-03-10 International Business Machines Corporation Synaptic, dendritic, somatic, and axonal plasticity in a network of neural cores using a plastic multi-stage crossbar switching
US8868477B2 (en) 2012-03-29 2014-10-21 International Business Machines Coproration Multi-compartment neurons with neural cores
US9224090B2 (en) 2012-05-07 2015-12-29 Brain Corporation Sensory input processing apparatus in a spiking neural network
US9129221B2 (en) 2012-05-07 2015-09-08 Brain Corporation Spiking neural network feedback apparatus and methods
US8924322B2 (en) * 2012-06-15 2014-12-30 International Business Machines Corporation Multi-processor cortical simulations with reciprocal connections with shared weights
US9412041B1 (en) 2012-06-29 2016-08-09 Brain Corporation Retinal apparatus and methods
US9256215B2 (en) 2012-07-27 2016-02-09 Brain Corporation Apparatus and methods for generalized state-dependent learning in spiking neuron networks
US9256823B2 (en) 2012-07-27 2016-02-09 Qualcomm Technologies Inc. Apparatus and methods for efficient updates in spiking neuron network
US9440352B2 (en) 2012-08-31 2016-09-13 Qualcomm Technologies Inc. Apparatus and methods for robotic learning
US9186793B1 (en) 2012-08-31 2015-11-17 Brain Corporation Apparatus and methods for controlling attention of a robot
US9159020B2 (en) * 2012-09-14 2015-10-13 International Business Machines Corporation Multiplexing physical neurons to optimize power and area
US9311594B1 (en) 2012-09-20 2016-04-12 Brain Corporation Spiking neuron network apparatus and methods for encoding of sensory data
US9189730B1 (en) 2012-09-20 2015-11-17 Brain Corporation Modulated stochasticity spiking neuron network controller apparatus and methods
US8793205B1 (en) 2012-09-20 2014-07-29 Brain Corporation Robotic learning and evolution apparatus
US9367798B2 (en) 2012-09-20 2016-06-14 Brain Corporation Spiking neuron network adaptive control apparatus and methods
US9082079B1 (en) 2012-10-22 2015-07-14 Brain Corporation Proportional-integral-derivative controller effecting expansion kernels comprising a plurality of spiking neurons associated with a plurality of receptive fields
US9218563B2 (en) 2012-10-25 2015-12-22 Brain Corporation Spiking neuron sensory processing apparatus and methods for saliency detection
US9183493B2 (en) 2012-10-25 2015-11-10 Brain Corporation Adaptive plasticity apparatus and methods for spiking neuron network
US9111226B2 (en) 2012-10-25 2015-08-18 Brain Corporation Modulated plasticity apparatus and methods for spiking neuron network
US9275326B2 (en) 2012-11-30 2016-03-01 Brain Corporation Rate stabilization through plasticity in spiking neuron network
US9123127B2 (en) 2012-12-10 2015-09-01 Brain Corporation Contrast enhancement spiking neuron network sensory processing apparatus and methods
US9195934B1 (en) 2013-01-31 2015-11-24 Brain Corporation Spiking neuron classifier apparatus and methods using conditionally independent subsets
US9177245B2 (en) 2013-02-08 2015-11-03 Qualcomm Technologies Inc. Spiking network apparatus and method with bimodal spike-timing dependent plasticity
US9764468B2 (en) 2013-03-15 2017-09-19 Brain Corporation Adaptive predictor apparatus and methods
EP2973240A4 (de) * 2013-03-15 2017-09-27 HRL Laboratories, LLC Neuronales netzwerk und verfahren zur programmierung
US8996177B2 (en) 2013-03-15 2015-03-31 Brain Corporation Robotic training apparatus and methods
US9008840B1 (en) 2013-04-19 2015-04-14 Brain Corporation Apparatus and methods for reinforcement-guided supervised learning
KR102230784B1 (ko) * 2013-05-30 2021-03-23 삼성전자주식회사 Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
US9242372B2 (en) 2013-05-31 2016-01-26 Brain Corporation Adaptive robotic interface apparatus and methods
US9384443B2 (en) 2013-06-14 2016-07-05 Brain Corporation Robotic training apparatus and methods
US9314924B1 (en) * 2013-06-14 2016-04-19 Brain Corporation Predictive robotic controller apparatus and methods
US9792546B2 (en) 2013-06-14 2017-10-17 Brain Corporation Hierarchical robotic controller apparatus and methods
US9436909B2 (en) 2013-06-19 2016-09-06 Brain Corporation Increased dynamic range artificial neuron network apparatus and methods
US9239985B2 (en) 2013-06-19 2016-01-19 Brain Corporation Apparatus and methods for processing inputs in an artificial neuron network
US9552546B1 (en) 2013-07-30 2017-01-24 Brain Corporation Apparatus and methods for efficacy balancing in a spiking neuron network
KR102179899B1 (ko) 2013-08-05 2020-11-18 삼성전자주식회사 뉴로모픽 시스템 및 그 구현 방법
US9579789B2 (en) 2013-09-27 2017-02-28 Brain Corporation Apparatus and methods for training of robotic control arbitration
US9296101B2 (en) 2013-09-27 2016-03-29 Brain Corporation Robotic control arbitration apparatus and methods
JP5858020B2 (ja) * 2013-10-03 2016-02-10 株式会社デンソー 群情報記憶認識装置
US9489623B1 (en) 2013-10-15 2016-11-08 Brain Corporation Apparatus and methods for backward propagation of errors in a spiking neuron network
US10095718B2 (en) 2013-10-16 2018-10-09 University Of Tennessee Research Foundation Method and apparatus for constructing a dynamic adaptive neural network array (DANNA)
US9463571B2 (en) 2013-11-01 2016-10-11 Brian Corporation Apparatus and methods for online training of robots
US9597797B2 (en) 2013-11-01 2017-03-21 Brain Corporation Apparatus and methods for haptic training of robots
US9248569B2 (en) 2013-11-22 2016-02-02 Brain Corporation Discrepancy detection apparatus and methods for machine learning
US9358685B2 (en) 2014-02-03 2016-06-07 Brain Corporation Apparatus and methods for control of robot actions based on corrective user inputs
US9987743B2 (en) 2014-03-13 2018-06-05 Brain Corporation Trainable modular robotic apparatus and methods
US9364950B2 (en) 2014-03-13 2016-06-14 Brain Corporation Trainable modular robotic methods
US9533413B2 (en) 2014-03-13 2017-01-03 Brain Corporation Trainable modular robotic apparatus and methods
US9852006B2 (en) 2014-03-28 2017-12-26 International Business Machines Corporation Consolidating multiple neurosynaptic core circuits into one reconfigurable memory block maintaining neuronal information for the core circuits
US9630317B2 (en) 2014-04-03 2017-04-25 Brain Corporation Learning apparatus and methods for control of robotic devices via spoofing
US9613308B2 (en) 2014-04-03 2017-04-04 Brain Corporation Spoofing remote control apparatus and methods
US9195903B2 (en) * 2014-04-29 2015-11-24 International Business Machines Corporation Extracting salient features from video using a neurosynaptic system
US9346167B2 (en) 2014-04-29 2016-05-24 Brain Corporation Trainable convolutional network apparatus and methods for operating a robotic vehicle
US9713982B2 (en) 2014-05-22 2017-07-25 Brain Corporation Apparatus and methods for robotic operation using video imagery
US10194163B2 (en) 2014-05-22 2019-01-29 Brain Corporation Apparatus and methods for real time estimation of differential motion in live video
US9939253B2 (en) 2014-05-22 2018-04-10 Brain Corporation Apparatus and methods for distance estimation using multiple image sensors
US9373058B2 (en) 2014-05-29 2016-06-21 International Business Machines Corporation Scene understanding using a neurosynaptic system
US9848112B2 (en) 2014-07-01 2017-12-19 Brain Corporation Optical detection apparatus and methods
US10115054B2 (en) 2014-07-02 2018-10-30 International Business Machines Corporation Classifying features using a neurosynaptic system
US10057593B2 (en) 2014-07-08 2018-08-21 Brain Corporation Apparatus and methods for distance estimation using stereo imagery
US9821470B2 (en) 2014-09-17 2017-11-21 Brain Corporation Apparatus and methods for context determination using real time sensor data
US9849588B2 (en) 2014-09-17 2017-12-26 Brain Corporation Apparatus and methods for remotely controlling robotic devices
US9860077B2 (en) 2014-09-17 2018-01-02 Brain Corporation Home animation apparatus and methods
US9579790B2 (en) 2014-09-17 2017-02-28 Brain Corporation Apparatus and methods for removal of learned behaviors in robots
US9870617B2 (en) 2014-09-19 2018-01-16 Brain Corporation Apparatus and methods for saliency detection based on color occurrence analysis
US9630318B2 (en) 2014-10-02 2017-04-25 Brain Corporation Feature detection apparatus and methods for training of robotic navigation
US9881349B1 (en) 2014-10-24 2018-01-30 Gopro, Inc. Apparatus and methods for computerized object identification
CN105629148B (zh) 2014-10-28 2018-08-28 国际商业机器公司 测试电路中的多个模块的测试方法和测试设备
GB201419355D0 (en) * 2014-10-30 2014-12-17 Ibm Neuromorphic synapses
US9431099B2 (en) * 2014-11-11 2016-08-30 Snu R&Db Foundation Neuromorphic device with excitatory and inhibitory functionalities
US9426946B2 (en) 2014-12-02 2016-08-30 Brain Corporation Computerized learning landscaping apparatus and methods
US9830981B2 (en) 2015-01-14 2017-11-28 International Business Machines Corporation Neuromorphic memory circuit using a leaky integrate and fire (LIF) line to transmit axon LIF pulse and a conductive denrite LIF line
US9717387B1 (en) 2015-02-26 2017-08-01 Brain Corporation Apparatus and methods for programming and training of robotic household appliances
CN104701309B (zh) * 2015-03-24 2017-10-13 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
US10169701B2 (en) 2015-05-26 2019-01-01 International Business Machines Corporation Neuron peripheral circuits for neuromorphic synaptic memory array based on neuron models
US10318861B2 (en) 2015-06-17 2019-06-11 International Business Machines Corporation Artificial neuron apparatus
US9840003B2 (en) 2015-06-24 2017-12-12 Brain Corporation Apparatus and methods for safe navigation of robotic devices
US10197664B2 (en) 2015-07-20 2019-02-05 Brain Corporation Apparatus and methods for detection of objects using broadband signals
US9547819B1 (en) 2015-11-23 2017-01-17 International Business Machines Corporation Phase-change material time-delay element for neuromorphic networks
US10295972B2 (en) 2016-04-29 2019-05-21 Brain Corporation Systems and methods to operate controllable devices with gestures and/or noises
JP6898359B2 (ja) * 2016-06-14 2021-07-07 タータン エーアイ リミテッド ディープニューラルネットワーク用のアクセラレータ
US11055607B2 (en) * 2016-06-20 2021-07-06 International Business Machines Corporation Neural network using floating gate transistor
US10892330B2 (en) 2016-07-06 2021-01-12 International Business Machines Corporation FET based synapse network
US10423878B2 (en) 2016-09-07 2019-09-24 International Business Machines Corporation Artificial neuron apparatus
KR20180095978A (ko) * 2017-02-20 2018-08-29 에스케이하이닉스 주식회사 병렬 연결된 가변 저항기 및 트랜지스터를 가진 시냅스를 포함하는 뉴로모픽 소자
US10840174B2 (en) 2017-04-12 2020-11-17 Samsung Electronics Co., Ltd. Metallic synapses for neuromorphic and evolvable hardware
KR20180116671A (ko) * 2017-04-17 2018-10-25 에스케이하이닉스 주식회사 감산기를 가진 포스트-시냅틱 뉴런을 포함하는 뉴로모픽 소자 및 뉴로모픽 소자의 시냅스 네트워크
US11423288B2 (en) 2017-07-18 2022-08-23 Syntiant Neuromorphic synthesizer
US10777566B2 (en) 2017-11-10 2020-09-15 Macronix International Co., Ltd. 3D array arranged for memory and in-memory sum-of-products operations
FR3074337B1 (fr) * 2017-11-30 2021-04-09 Thales Sa Reseau neuromimetique et procede de fabrication associe
US11494655B2 (en) 2017-12-08 2022-11-08 International Business Machines Corporation Random matrix hardware for machine learning
US10957392B2 (en) 2018-01-17 2021-03-23 Macronix International Co., Ltd. 2D and 3D sum-of-products array for neuromorphic computing system
US10719296B2 (en) 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
EP3743946A4 (de) * 2018-01-24 2021-10-27 The Regents of the University of California Synaptische widerstände für gleichzeitige parallele signalverarbeitung, speicher und lernen mit hoher geschwindigkeit und energieeffizienz
US10242737B1 (en) 2018-02-13 2019-03-26 Macronix International Co., Ltd. Device structure for neuromorphic computing system
US10635398B2 (en) 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
US11687766B2 (en) * 2018-06-19 2023-06-27 Qualcomm Incorporated Artificial neural networks with precision weight for artificial intelligence
US10664746B2 (en) 2018-07-17 2020-05-26 Macronix International Co., Ltd. Neural network system
US11138497B2 (en) 2018-07-17 2021-10-05 Macronix International Co., Ltd In-memory computing devices for neural networks
US11056185B2 (en) 2018-10-12 2021-07-06 International Business Machines Corporation Apparatus for deep learning operations on resistive crossbar array
US10490273B1 (en) * 2018-10-15 2019-11-26 International Business Machines Corporation Linearly weight updatable CMOS synaptic array without cell location dependence
US11636325B2 (en) 2018-10-24 2023-04-25 Macronix International Co., Ltd. In-memory data pooling for machine learning
US10672469B1 (en) 2018-11-30 2020-06-02 Macronix International Co., Ltd. In-memory convolution for machine learning
US11562229B2 (en) 2018-11-30 2023-01-24 Macronix International Co., Ltd. Convolution accelerator using in-memory computation
US11444207B2 (en) 2018-12-12 2022-09-13 International Business Machines Corporation Lithium drifted thin film transistors for neuromorphic computing
US11934480B2 (en) 2018-12-18 2024-03-19 Macronix International Co., Ltd. NAND block architecture for in-memory multiply-and-accumulate operations
US11119674B2 (en) 2019-02-19 2021-09-14 Macronix International Co., Ltd. Memory devices and methods for operating the same
US10909443B2 (en) * 2019-02-25 2021-02-02 Globalfoundries Inc. Neuromorphic circuit structure and method to form same
US11386320B2 (en) 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
US10783963B1 (en) 2019-03-08 2020-09-22 Macronix International Co., Ltd. In-memory computation device with inter-page and intra-page data circuits
US11132176B2 (en) 2019-03-20 2021-09-28 Macronix International Co., Ltd. Non-volatile computing method in flash memory
US10910393B2 (en) 2019-04-25 2021-02-02 Macronix International Co., Ltd. 3D NOR memory having vertical source and drain structures
WO2021092899A1 (zh) 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
WO2021092897A1 (zh) 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
US11468307B2 (en) 2019-11-15 2022-10-11 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
US11580370B2 (en) 2019-11-15 2023-02-14 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
KR102427975B1 (ko) * 2020-01-09 2022-08-01 포항공과대학교 산학협력단 트랜지스터로 가중치를 조절할 수 있는 컨덕턴스 기반 순차 행렬 곱셈 뉴럴 네트워크
FR3106681B1 (fr) * 2020-01-24 2022-05-06 Commissariat Energie Atomique Architecture neuromorphique
US11737274B2 (en) 2021-02-08 2023-08-22 Macronix International Co., Ltd. Curved channel 3D memory device
US11916011B2 (en) 2021-04-14 2024-02-27 Macronix International Co., Ltd. 3D virtual ground memory and manufacturing methods for same
US11710519B2 (en) 2021-07-06 2023-07-25 Macronix International Co., Ltd. High density memory with reference memory using grouped cells and corresponding operations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1843395A2 (de) * 2006-04-07 2007-10-10 Qimonda AG Speicher mit Speicherplätzen innerhalb eines gemeinsamen Phasenwechselmaterialbereichs
WO2009075694A1 (en) * 2007-12-05 2009-06-18 Hewlett-Packard Development Company, L.P. Hybrid microscale-nanoscale neuromorphic integrated circuit
EP2117058A1 (de) * 2008-05-08 2009-11-11 Macronix International Co., Ltd. Phasenübergangsvorrichtung mit zwei oder mehreren im wesentlichen amorphen Regionen in hohem Widerstandszustand

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752109B2 (ja) 1988-11-15 1998-05-18 株式会社東芝 集積回路及び半導体装置
US5220641A (en) * 1988-10-11 1993-06-15 Kabushiki Kaisha Toshiba Multi-layer perceptron circuit device
US5083285A (en) * 1988-10-11 1992-01-21 Kabushiki Kaisha Toshiba Matrix-structured neural network with learning circuitry
JPH02178960A (ja) 1988-12-29 1990-07-11 Sharp Corp 神経回路装置
JPH038354A (ja) 1989-06-06 1991-01-16 Toshiba Corp 神経回路網半導体装置
US5422982A (en) * 1991-05-02 1995-06-06 Dow Corning Corporation Neural networks containing variable resistors as synapses
US5479579A (en) * 1992-09-04 1995-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cascaded VLSI neural network architecture for on-line learning
US5781702A (en) * 1995-06-07 1998-07-14 Univ South Western Hybrid chip-set architecture for artificial neural network system
US5806054A (en) * 1997-02-14 1998-09-08 National Semiconductor Corporation Neuron MOSFET module structure for binary logic circuits
JPH11317085A (ja) * 1998-05-08 1999-11-16 Sony Corp プログラム・ベリファイ回路及びプログラム・ベリファイ方法
DE60138145D1 (de) * 2000-01-07 2009-05-07 Nippon Telegraph & Telephone Funktionsrekonfigurierbare Halbleitervorrichtung und integrierte Schaltung zum Konfigurieren der Halbleitervorrichtung
US6829598B2 (en) * 2000-10-02 2004-12-07 Texas Instruments Incorporated Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET
TWI251166B (en) * 2001-11-26 2006-03-11 Expl Of Next Generation Co Ltd Synapse element with learning function and semiconductor integrated circuit device including the synapse element
US20120040370A1 (en) * 2002-02-12 2012-02-16 Cellectricon Ab Systems and methods for rapidly changing the solution environment around sensors
US7426501B2 (en) * 2003-07-18 2008-09-16 Knowntech, Llc Nanotechnology neural network methods and systems
US8275728B2 (en) * 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US9269042B2 (en) * 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1843395A2 (de) * 2006-04-07 2007-10-10 Qimonda AG Speicher mit Speicherplätzen innerhalb eines gemeinsamen Phasenwechselmaterialbereichs
WO2009075694A1 (en) * 2007-12-05 2009-06-18 Hewlett-Packard Development Company, L.P. Hybrid microscale-nanoscale neuromorphic integrated circuit
EP2117058A1 (de) * 2008-05-08 2009-11-11 Macronix International Co., Ltd. Phasenübergangsvorrichtung mit zwei oder mehreren im wesentlichen amorphen Regionen in hohem Widerstandszustand

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DeHon, A.: Array-based architecture for FET-based, nanoscale electronics. In: IEEE Transactions on Nanotechnology, 2, 2003, 1, S. 23-32. - ISSN 1536-125X. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1186773 [abgerufen am 27.05.2013] *
LINARES-BARRANCO, B.; SERRANO-GOTARREDONA, T.: Memristance can explain Spike-Time-Dependent-Plasticity in Neural Synapses. In: Nature Proceedings, 31.03.2009, S. 1-4. http://hdl.handle.net/10101/npre.2009.3010.1 [abgerufen am 27.05.2013] *
SASAGO, Y. [u.a.]: Cross-point phase change memory with 4F2 cell size driven by low-contact-resistivity poly-Si diode. 2009 Symposium on VLSI Technology. Piscataway, NJ, USA : IEEE, 18.06.2009. S. 24-25. - ISBN 978-1-4244-3308-7. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=5200620 [abgerufen am 27.05.2013] *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460179B2 (en) 2017-03-10 2019-10-29 Mando Hella Electronics Corporation System and method for recognizing a lane
US20190378878A1 (en) * 2018-06-11 2019-12-12 Cyberswarm, Inc. Synapse array

Also Published As

Publication number Publication date
CN102667826B (zh) 2015-03-18
CN102667826A (zh) 2012-09-12
US8589320B2 (en) 2013-11-19
US20120284217A1 (en) 2012-11-08
US8311965B2 (en) 2012-11-13
GB2487636A (en) 2012-08-01
US20110119214A1 (en) 2011-05-19
WO2011060973A1 (en) 2011-05-26
GB2487636B (en) 2016-08-17
DE112010004470T5 (de) 2012-10-31
GB201200716D0 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
DE112010004470B4 (de) Flächeneffiziente neuromorphe Schaltungen mittels FETs mit Material mit variablem Widerstand
DE112008000800B4 (de) Dreidimensionale Kreuzschienenarray-Systeme und Verfahren zum Schreiben von Informationen zu dreidimensionalen Kreuzschienenarray-Übergängen und Lesen von in denselben gespeicherten Informationen
DE112018000272T5 (de) Resistive Verarbeitungseinheit mit hysteretischen Aktualisierungen zum Trainieren neuronaler Netze
DE112018005726T5 (de) Resistive verarbeitungseinheit auf zählerbasis für programmierbare und rekonfigurierbare künstliche neuronale netzwerke
US7652911B2 (en) Nanoscale shift register and signal demultiplexing using microscale/nanoscale shift registers
DE112008003510T5 (de) Im Mikro- und/oder Nanobereich liegende Neuromorphe integrierte Hybridschaltung
DE102014119646A1 (de) System und Verfahren einer Layoutgestaltung für integrierte Schaltungen
DE112019000226T5 (de) Neuromorpher chip zum aktualisieren präziser synaptischer gewichtswerte
DE102019116300A1 (de) Realisierung von binären neuronalen Netzen in Nand-Speicherarrays
DE112016003571T5 (de) Dreidimensionale Integration von neurosynaptischen Chips
Kumar et al. Hybrid architecture based on two-dimensional memristor crossbar array and CMOS integrated circuit for edge computing
DE112018000134T5 (de) Memristive Einheit auf Grundlage einer Alkali-Dotierung von Übergangsmetalloxiden
DE102021106911A1 (de) Vertikales abbilden und berechnen für tiefe neuronale netze in einem nichtflüchtigen speicher
US7358614B2 (en) Antisymmetric nanowire crossbars
EP4031488A1 (de) Manipulationszone für qubits in quantenpunkten
Liao et al. Design and modeling of a neuro-inspired learning circuit using nanotube-based memory devices
DE102019120292B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen und Entwerfen derselben
DE112017001764T5 (de) Interner datenpfad in einem modularen fabric
JP7483858B2 (ja) 再構成可能なｆｉｎｆｅｔベースの人工ニューロン及びシナプスデバイス
US7517794B2 (en) Method for fabricating nanoscale features
Millner et al. Towards biologically realistic multi-compartment neuron model emulation in analog VLSI.
DE102018117704A1 (de) Lokale Zusammenschaltungsstruktur
DE102021117736A1 (de) Reihenweises tracking von referenzerzeugung für speichervorrichtungen
DE102020207992A1 (de) Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speicherzellen
DE102019119744A1 (de) Konfigurierbares präzises neuronales netz mit differentieller binärer, nichtflüchtiger speicherzellenstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

Representative=s name: SPIES DANNER & PARTNER PATENTANWAELTE PARTNERS, DE

R020 Patent grant now final

Effective date: 20140325

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE