DE102018117704A1 - Lokale Zusammenschaltungsstruktur - Google Patents

Lokale Zusammenschaltungsstruktur Download PDF

Info

Publication number
DE102018117704A1
DE102018117704A1 DE102018117704.6A DE102018117704A DE102018117704A1 DE 102018117704 A1 DE102018117704 A1 DE 102018117704A1 DE 102018117704 A DE102018117704 A DE 102018117704A DE 102018117704 A1 DE102018117704 A1 DE 102018117704A1
Authority
DE
Germany
Prior art keywords
interconnect structure
routing
source
interconnect
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018117704.6A
Other languages
English (en)
Other versions
DE102018117704B4 (de
Inventor
Chih-Liang Chen
Cheng-Chi Chuang
Chih-Ming Lai
Chia-Tien Wu
Charles Chew-Yuen Young
Hui-Ting Yang
Jiann-Tyng Tzeng
Ru-Gun Liu
Wei-Cheng Lin
Lei-Chun Chou
Wei-An Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/022,821 external-priority patent/US11018157B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018117704A1 publication Critical patent/DE102018117704A1/de
Application granted granted Critical
Publication of DE102018117704B4 publication Critical patent/DE102018117704B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Offenbarung beschreibt eine Vorrichtung mit einer lokalen Zusammenschaltungsstruktur. Die Vorrichtung kann einen ersten Transistor, einen zweiten Transistor, eine erste Zusammenschaltungsstruktur, eine zweite Zusammenschaltungsstruktur und eine dritte Zusammenschaltungsstruktur umfassen. Die lokale Zusammenschaltungsstruktur kann an Gate-Anschlüsse des ersten und des zweiten Transistors gekoppelt sein und ihre Leitungsführung kann auf einer gleichen Zusammenschaltungsebene erfolgen wie Referenzmetallleitungen, die an die Masse und an eine Leistungsversorgungsspannung gekoppelt sind. Die erste Zusammenschaltungsstruktur kann an einen Source/Drain-Anschluss des ersten Transistors gekoppelt sein und ihre Leitungsführung kann über der lokalen Zusammenschaltungsstruktur erfolgen. Die zweite Zusammenschaltungsstruktur kann an einen Source/Drain-Anschluss des zweiten Transistors gekoppelt sein und ihre Leitungsführung kann über der lokalen Zusammenschaltungsstruktur erfolgen. Die Leitungsführung der dritten Zusammenschaltungsstruktur kann über der lokalen Zusammenschaltungsstruktur und auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Zusammenschaltungsstruktur erfolgen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nummer 62/564,688 mit dem Titel „Local Interconnect Structure“, die am 28. September 2017 eingereicht wurde und durch Bezugnahme vollumfänglich hierin aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Branche der integrierten Halbleiterschaltungen ist bislang exponentiell gewachsen. Technologische Fortschritte bei den Materialien von integrierten Schaltungen und deren Gestaltung haben Generationen von integrierten Schaltungen hervorgebracht, in denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Laufe der Entwicklung von integrierten Schaltungen hat die Funktionsdichte (z. B. die Anzahl der pro Chipfläche zusammengeschalteten Vorrichtungen) allgemein zugenommen, während die Geometriegröße (z. B. das/die kleinste Bauelement oder Leitung, das/die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) abgenommen hat. Bei fortgesetzter maßstäblicher Verkleinerung der integrierten Schaltungen werden mehr Vorrichtungen verbunden und die Schaltgeschwindigkeit der Vorrichtungen nimmt zu, was Fortschritte bei der Verdrahtung von Zusammenschaltungsstrukturen erfordert, um die Leistungsziele für die integrierten Schaltungen zu erreichen.
  • Figurenliste
  • Ein besseres Verständnis von Gesichtspunkten der vorliegenden Offenbarung geht aus der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Figuren hervor. Es sei erwähnt, dass gemäß der gängigen Praxis in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der Deutlichkeit der Veranschaulichung und Erörterung halber beliebig vergrößert oder verkleinert werden.
    • 1 und 2 sind Veranschaulichungen einer Schaltungsdarstellung einer Inverter-Vorrichtung gemäß einigen Ausführungsformen.
    • 3 ist eine Veranschaulichung einer dreidimensionalen Ansicht einer Inverter-Vorrichtung gemäß einigen Ausführungsformen.
    • 4 ist eine Veranschaulichung einer Querschnittsansicht einer Inverter-Vorrichtung gemäß einigen Ausführungsformen.
    • 5 ist eine Veranschaulichung einer anderen Schaltungsdarstellung einer Inverter-Vorrichtung gemäß einigen Ausführungsformen.
    • 6 ist eine Veranschaulichung einer Ansicht einer oberen Ebene eines Layouts einer Inverter-Vorrichtung gemäß einigen Ausführungsformen.
    • 7 und 8 sind Veranschaulichungen einer Schaltungsdarstellung einer NAND-Vorrichtung gemäß einigen Ausführungsformen.
    • 9 ist eine Veranschaulichung einer Ansicht einer oberen Ebene eines Layouts einer NAND-Vorrichtung gemäß einigen Ausführungsformen.
    • 10 und 11 sind Veranschaulichungen einer Schaltungsdarstellung einer NOR-Vorrichtung gemäß einigen Ausführungsformen.
    • 12 ist eine Veranschaulichung einer Ansicht einer oberen Ebene eines Layouts einer NOR-Vorrichtung gemäß einigen Ausführungsformen.
    • 13 ist eine Veranschaulichung eines Verfahrens für die Zusammenschaltungsleitungsführung für ein Logikbauelement gemäß einigen Ausführungsformen.
    • 14 ist eine Veranschaulichung eines beispielhaften Rechensystems, in dem verschiedene Ausführungsformen der vorliegenden Offenbarung ausgeführt werden können, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Ausführen verschiedener Merkmale des bereitgestellten Erfindungsgegenstands bereit. Spezifische Beispiele von Bauelementen und Anordnungen werden in der Folge beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind rein beispielhaft und mit ihnen wird keine Einschränkung beabsichtigt. Darüber hinaus wiederholt die vorliegende Offenbarung in den verschiedenen Beispielen Bezugsziffern und/oder -buchstaben. Diese Wiederholung dient den Zwecken der Vereinfachung und Deutlichkeit und schreibt, sofern nichts anderes angegeben wird, an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Die vorliegende Offenbarung beschreibt die Leitungsführung einer lokalen Zusammenschaltungsstruktur zu einem oder mehreren Gate-Anschlüssen, einem oder mehreren Drain-Anschlüssen und/oder einem oder mehreren Source-Anschlüssen einer Transistorvorrichtung (z. B. finFET-Vorrichtungen, Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen). Ein Vorteil der Leitungsführung der lokalen Zusammenschaltungsstruktur zu den Gate-, Drain- und/oder Source-Anschlüssen besteht unter anderem darin, eine oder mehrere parasitäre Kapazitäten in einer Zusammenschaltungsebene (z. B. in einer Zusammenschaltungsebene Mo) zu verringern. Durch die Leitungsführung zu diesen Anschlüssen unter Verwendung der lokalen Zusammenschaltungsstruktur kann eine Längenabmessung einer Zusammenschaltung in der Zusammenschaltungsebene verkürzt oder minimiert werden. Diese verkürzte oder minimierte Zusammenschaltungslänge verringert parasitäre Kapazitäten, die an der Zusammenschaltungsebene vorhanden sind, wodurch die Leistung der Vorrichtung verbessert wird.
  • 1 ist eine Veranschaulichung einer Schaltungsdarstellung einer Inverter-Vorrichtung 100 gemäß einigen Ausführungsformen. Die Inverter-Vorrichtung 100 umfasst einen n-Typ-Transistor 110 und einen p-Typ-Transistor 120. Die Gate-Anschlüsse des n-Typ-110 und p-Typ-Transistors 120 sind an einem Eingangsanschluss 112 elektrisch miteinander verbunden. Die Drain-Anschlüsse der n-Typ- und p-Typ-Transistoren 110 und 120 sind an einem Ausgangsanschluss 115 elektrisch miteinander verbunden. Ein Source-Anschluss des p-Typ-Transistors 120 ist elektrisch mit einer Leistungsversorgungsspannung 130 verbunden. Beispiele für die Leistungsversorgungsspannung können 0,5V, 0,7V, 1,2V, 1,8V, 2,4V, 3,3V oder 5V sein. Der Durchschnittsfachmann wird erkennen, dass andere Leistungsversorgungsspannungen auf der Grundlage der vorliegenden Beschreibung verwendet werden können. Ein Source-Anschluss des n-Typ-Transistors 110 ist elektrisch mit der Masse 140 (z. B. 0V) verbunden. Eine logisch hohe Spannung (z. B. Leistungsversorgungsspannung 130) am Eingangsanschluss 112 ergibt eine logisch niedrige Spannung (z. B. 0V) am Ausgangsanschluss 115 - und umgekehrt. Die Gate-Anschlüsse werden hier auch als „Gate“ bezeichnet. Auch werden die Source-Anschlüsse und Drain-Anschlüsse hier auch als „Source/Drain“ (S/D) oder „Source/Drain-Anschlüsse“ (S/D-Anschlüsse) bezeichnet.
  • 2 ist eine Veranschaulichung einer Schaltungsdarstellung einer anderen Inverter-Vorrichtung 200 gemäß einigen Ausführungsformen. Die Inverter-Vorrichtung 200 weist eine Transistorstruktur mit mehreren Gates auf, die n-Typ-Transistoren 2100 bis 2103 und p-Typ-Transistoren 2200 bis 2205 umfasst. Die n-Typ-Transistoren 2100 bis 2103 sind parallel elektrisch miteinander verbunden: Die Drain-Anschlüsse der Transistoren sind elektrisch miteinander verbunden, die Source-Anschlüsse der Transistoren sind elektrisch miteinander verbunden und die Gate-Anschlüsse der Transistoren sind elektrisch miteinander verbunden. Auf ähnliche Weise sind die p-Typ-Transistoren 2200 bis 2205 parallel elektrisch miteinander verbunden: Die Drain-Anschlüsse der Transistoren sind elektrisch miteinander verbunden, die Source-Anschlüsse der Transistoren sind elektrisch miteinander verbunden und die Gate-Anschlüsse der Transistoren sind elektrisch miteinander verbunden. Die Inverter-Vorrichtung 200 wirkt auf die gleiche Weise wie die Inverter-Vorrichtung 100 von 1: Eine logisch hohe Spannung (z. B. die Leistungsversorgungsspannung 130) am Eingangsanschluss 112 ergibt eine logisch niedrige Spannung (z. B. oV) am Ausgangsanschluss 115 - und umgekehrt.
  • In einigen Ausführungsformen sind die n-Typ-Transistoren 2100 bis 2103 und die p-Typ-Transistoren 2200 bis 2205 Fin-Feldeffekttransistoren („FinFET“). Zur Erleichterung der Erklärung der Inverter-Vorrichtung 200 werden FinFET-Vorrichtungen verwendet. Die vorliegende Offenbarung ist nicht auf FinFET-Vorrichtungen beschränkt und kann andere Typen von Vorrichtungen umfassen, wie zum Beispiel Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen. Der Durchschnittsfachmann wird erkennen, dass basierend auf der vorliegenden Offenbarung diese anderen Typen von Vorrichtungen innerhalb des Erfindungsgedankens und Schutzbereichs der vorliegenden Offenbarung liegen.
  • 3 ist eine Veranschaulichung einer dreidimensionalen Ansicht einer Inverter-Vorrichtung 200 gemäß einigen Ausführungsformen. In 3 sind n-Typ-Transistoren 2100 bis 2101 und p-Typ-Transistoren 2200 bis 2202 ersichtlich. Die n-Typ-Transistoren 2102 bis 2103 und die p-Typ-Transistoren 2203 bis 2205 befinden sich hinter den n-Typ-Transistoren 2100 bis 2101 beziehungsweise den p-Typ-Transistoren 2200 bis 2202 .
  • Die Source-Anschlüsse der n-Typ-Transistoren 2100 bis 2101 - die in 3 als „diamantenförmige“ Strukturen bildlich dargestellt sind - sind an eine Zusammenschaltungsstruktur 315 (die hier auch als „Referenzmetallleitung 315“ bezeichnet wird) gekoppelt (oder elektrisch damit verbunden). Diese Source-Anschlüsse sind durch einen Source-Kontakt 310 und eine Durchkontaktierung 312 mit der Referenzmetallleitung 315 gekoppelt. In einigen Ausführungsformen können die Durchkontaktierung 312 und die Referenzmetallleitung 315 unter Verwendung eines Dual-Damascene-Zusammenschaltungsprozesses gebildet werden, in dem ein Metall, wie zum Beispiel Kupfer, Ruthenium oder Kobalt, verwendet werden kann. Der Durchschnittsfachmann wird erkennen, dass andere Zusammenschaltungsprozesse und Metalle verwendet werden können, um die Durchkontaktierung 312 und die Referenzmetallleitung 315 zu bilden. Obgleich dies in 3 nicht gezeigt ist, sind die Source-Anschlüsse der n-Typ-Transistoren 2100 und 2103 auf eine ähnliche Weise an die erste Referenzmetallleitung 315 gekoppelt wie die n-Typ-Transistoren 2100 und 2101 . In einigen Ausfiihrungsformen kann die Referenzmetallleitung 315 eine elektrische Verbindung zur Masse (z. B. oV), wie zum Beispiel zur Masse 140, sein. Eine Zusammenschaltungsstruktur 317 ist gemäß einigen Ausführungsformen auf der Referenzmetallleitung 315 gebildet und entlang davon geführt, um die Masse von den oberen Zusammenschaltungsschichten (in 3 nicht gezeigt) elektrisch mit der Referenzmetallleitung 315 zu verbinden.
  • Die Source-Anschlüsse der p-Typ-Transistoren 2200 bis 2202 - die in 3 als „diamantförmige“ Strukturen bildlich dargestellt sind - sind an eine Zusammenschaltungsstruktur 325 (die hier auch als „Referenzmetallleitung“ 325 bezeichnet wird) gekoppelt (oder elektrisch damit verbunden). Diese Source-Anschlüsse sind durch einen Source-Kontakt 320 und eine Durchkontaktierung 322 an die Referenzmetallleitung 325 gekoppelt. In einigen Ausführungsformen können die Durchkontaktierung 322 und die Referenzmetallleitung 325 unter Verwendung eines Dual-Damascene-Zusammenschaltungsprozesses gebildet werden, in dem ein Metall, wie zum Beispiel Kupfer, Ruthenium oder Kobalt, verwendet werden kann. Der Durchschnittsfachmann wird erkennen, dass andere Zusammenschaltungsprozesse und Metalle verwendet werden können, um die Durchkontaktierung 322 und die Referenzmetallleitung 325 zu bilden. Obgleich dies in 3 nicht gezeigt ist, sind die Source-Anschlüsse der p-Typ-Transistoren 2203 bis 2205 auf eine ähnliche Weise an die Referenzmetallleitung 325 gekoppelt wie die p-Typ-Transistoren 2200 bis 2202 . In einigen Ausführungsformen kann die zweiten Referenzmetallleitung 325 eine elektrische Verbindung mit einer Leistungsversorgungsspannung, wie beispielsweise der Leistungsversorgungsspannung 130, sein. Eine Zusammenschaltungsstruktur 327 ist gemäß einigen Ausführungsformen auf der Referenzmetallleitung 325 gebildet und entlang dieser geführt, um die Leistungsversorgungsspannung von oberen Zusammenschaltungsschichten (in 3 nicht gezeigt) elektrisch mit der Referenzmetallleitung 325 zu verbinden.
  • Die Drain-Anschlüsse der n-Typ-Transistoren 2100 bis 2103 - die in 3 als „diamantförmig“ bildlich dargestellt sind - sind durch einen Drain-Kontakt (in 3 nicht gezeigt) und eine Durchkontaktierung 330 an eine Zusammenschaltungsstruktur 332 gekoppelt (oder elektrisch damit verbunden). In einigen Ausführungsformen kann die Durchkontaktierung 330 unter Verwendung eines Single-Damascene-Zusammenschaltungsprozesses gebildet werden, in dem ein Metall, wie zum Beispiel Kupfer, Ruthenium oder Kobalt, verwendet werden kann. Der Durchschnittsfachmann wird erkennen, dass andere Zusammenschaltungsprozesse und Metalle verwendet werden können, um die Durchkontaktierung 330 zu bilden.
  • Die Drain-Anschlüsse der p-Typ-Transistoren 2200 bis 2205 - die in 3 als „diamantförmige“ Strukturen bildlich dargestellt sind - sind durch einen Drain-Kontakt (in 3 nicht gezeigt) und eine Durchkontaktierung 340 an eine Zusammenschaltungsstruktur 342 gekoppelt (oder elektrisch damit verbunden). In einigen Ausführungsformen kann die Durchkontaktierung 340 unter Verwendung eines Single-Damascene-Zusammenschaltungsprozesses gebildet werden, in dem ein Metall, wie zum Beispiel Kupfer, Ruthenium oder Kobalt, verwendet werden kann. Der Durchschnittsfachmann wird erkennen, dass andere Zusammenschaltungsprozesse und Metalle verwendet werden können, um die Durchkontaktierung 340 zu bilden. Die Zusammenschaltungsstruktur 342 ist mit der Zusammenschaltungsstruktur 332 über die Durchkontaktierung 334 und die Zusammenschaltungsstruktur 350 gekoppelt (oder elektrisch damit verbunden). Die Zusammenschaltungsstruktur 350 bildet einen Ausgangsanschluss - z. B. den Ausgangsanschluss 115 - der Inverter-Vorrichtung 200. Die Zusammenschaltungsstruktur 350 kann mit oberen Zusammenschaltungsschichten (in 3 nicht gezeigt) verbunden sein, um das Ausgangssignal, das durch die Inverter-Vorrichtung 200 erzeugt wird, anderen Schaltungen auf demselben Chip oder chipextern bereitzustellen.
  • Die Gate-Anschlüsse der n-Typ-Transistoren 2100 bis 2103 und p-Typ-Transistoren 2200 bis 2205 sind über die Durchkontaktierungen 360 und 362 und eine lokale Zusammenschaltungsstruktur 365 miteinander gekoppelt (oder elektrisch verbunden). In einigen Ausführungsformen können die Durchkontaktierungen im 360 und 362 und die lokale Zusammenschaltungsstruktur 365 unter Verwendung eines Dual-Damascene-Zusammenschaltungsprozesses gebildet werden, in dem ein Metall, wie zum Beispiel Kupfer, Ruthenium oder Kobalt, verwendet werden kann. Der Durchschnittsfachmann wird erkennen, dass andere Zusammenschaltungsprozesse und Metalle verwendet werden können, um die Durchkontaktierungen 360 und 362 und die lokale Zusammenschaltungsstruktur 365 zu bilden. Gemäß einigen Ausführungsformen ist eine Zusammenschaltungsstruktur 370 auf der lokalen Zusammenschaltungsstruktur 365 gebildet und entlang dieser geführt. Zusammen bilden die lokale Zusammenschaltungsstruktur 365 und die Zusammenschaltungsstruktur 370 einen Eingangsanschluss - z. B. den Eingangsanschluss 112 - der Inverter-Vorrichtung 200. Die Zusammenschaltungsstruktur 370 kann mit oberen Zusammenschaltungsschichten (in 3 nicht gezeigt) verbunden werden, um ein Eingangssignal von anderen Schaltungen auf demselben Chip oder chipextern zu empfangen.
  • In einigen Ausführungsformen weist die Zusammenschaltungsstruktur 370 eine kürzere Längenabmessung auf als die lokale Zusammenschaltungsstruktur 365. Die Längenabmessung der Zusammenschaltungsstruktur 370 kann durch Layout-Gestaltungsregeln bestimmt werden, die eine Mindestlänge an Leitungsführung für die Zusammenschaltungsstruktur 370 erfordern - z. B. eine Mindestlänge für die Leitungsführung des Metalls Mo. Wie der Durchschnittsfachmann verstehen wird, können Layout-Gestaltungsregeln über verschiedene Halbleiterherstellungstechnologieknoten variieren.
  • Ein Vorteil der Leitungsführung der lokalen Zusammenschaltungsstruktur 365, um die Gate-Anschlüsse der Inverter-Vorrichtung 200 zu koppeln und die Leitungsführung der Zusammenschaltungsstruktur 370 mit einer verkürzten oder minimalen Längenabmessung durchzuführen, besteht in der verbesserten Vorrichtungsleistung, die einer Verringerung der parasitären Kapazität zugeschrieben wird. Zum Beispiel erfolgt die Leitungsführung der Zusammenschaltungsstruktur 370 an derselben Zusammenschaltungsschicht wie die Zusammenschaltungsstrukturen 332 und 342 (z. B. an der Metallschicht Mo) und bildet parasitäre Kapazitäten mit diesen Zusammenschaltungsstrukturen: (i) eine parasitäre Kapazität zwischen der Zusammenschaltungsstruktur 370 und der Zusammenschaltungsstruktur 332; und (ii) eine parasitäre Kapazität zwischen der Zusammenschaltungsstruktur 370 und der Zusammenschaltungsstruktur 342. Diese parasitären Kapazitäten beeinträchtigen die Vorrichtungsleistung, indem sie zum Beispiel aufgrund einer elektrischen Kopplung der zwei Anschlüsse, die durch parasitäre Kapazitäten induziert wird, Signalintegritätsprobleme an den Eingangs- und Ausgangsanschlüssen der Inverter-Vorrichtung verursachen. Eine Verringerung der parasitären Kapazitäten verringert die elektrische Kopplung, wodurch die Vorrichtungsleistung verbessert wird.
  • Wie der Durchschnittsfachmann verstehen wird, ist die parasitäre Kapazität direkt proportional zur Fläche der Platten, die die parasitäre Kapazität (A) bilden, und umgekehrt proportional zum Abstand zwischen den Platten (d). Diese Beziehung kann wie folgt ausgedrückt werden: C = ε ⋅ A d
    Figure DE102018117704A1_0001
    wo C die Kapazität ist;
    ε die Dielektrizitätskonstante des Materials zwischen den Platten des Kondensators ist;
    A die Fläche der Platten ist; und
    d der Abstand zwischen den Platten ist.
  • Wenn die Fläche der Platten (A) abnimmt, nimmt die parasitäre Kapazität dementsprechend ab. Auch nimmt, wenn der Abstand zwischen den Platten (d) zunimmt, die parasitäre Kapazität dementsprechend ab.
  • Hinsichtlich der Fläche der Platten, die die parasitäre Kapazität (A) bilden, nimmt, da die Zusammenschaltungsstruktur 370 verkürzt ist oder eine Mindestlänge aufweist, die Fläche von Platten, die die parasitäre Kapazität zwischen der Zusammenschaltungsstruktur 370 und den Zusammenschaltungsstrukturen 332 und 342 bilden, ab. Auch kann, hinsichtlich des Abstands zwischen den Platten (d), da keine Zusammenschaltungsstrukturen zwischen der Zusammenschaltungsstruktur 370 und der Zusammenschaltungsstruktur 332 und zwischen der Zusammenschaltungsstruktur 370 und den Zusammenschaltungsstrukturen vorhanden sind, die Platzierung der Zusammenschaltungsstruktur 370 zwischen der Zusammenschaltungsstruktur 332 und 342 - d. h. die Platzierung in der Mitte - maximiert werden. Dieser maximierte Abstand verringert auch die parasitäre Kapazität.
  • Obgleich die vorhergehenden Ausführungsformen im Zusammenhang mit dem Koppeln von Gate-Anschlüssen der Inverter-Vorrichtung 200 miteinander unter Verwendung der lokalen Zusammenschaltungsstruktur 365 beschrieben sind, wird der Durchschnittsfachmann basierend auf der vorliegenden Beschreibung erkennen, dass eine lokale Zusammenschaltungsstruktur - wie beispielsweise eine Struktur, die der lokalen Zusammenschaltungsstruktur 365 ähnlich ist - verwendet werden kann, um einen oder mehrere Drain-Anschlüsse und/oder Source-Anschlüsse zu koppeln. Ähnlich wie die vorhergehende Beschreibung der lokalen Zusammenschaltungsstruktur 365, kann die Verwendung einer lokalen Zusammenschaltungsstruktur für Drain- und/oder Source-Anschlüsse den Vorteil der Verringerung von parasitärer Kapazität erreichen. Die Anwendung einer lokalen Zusammenschaltungsstruktur auf Drain- und/oder Source-Anschlüsse - sowie auf Gate-Anschlüsse - liegt innerhalb des Erfindungsgedankens und Schutzbereichs der vorliegenden Offenbarung.
  • 4 ist eine Querschnittsansicht einer Inverter-Vorrichtung 200 entlang der Linie A-A' in 3. In einigen Ausführungsformen kann die Zusammenschaltungsleitungsführung in vier Zusammenschaltungsebenen unterteilt werden: Zusammenschaltungsebene 400, Zusammenschaltungsebene 410, Zusammenschaltungsebene 420 und Zusammenschaltungsebene 430.
  • Die Zusammenschaltungsebene 400 kann Drain-Kontakte für die n-Typ-Transistoren 2100 bis 2103 und die p-Typ-Transistoren 2200 bis 2205 umfassen. Die Zusammenschaltungsebene 400 kann gemäß einigen Ausführungsformen auch einen Abschnitt der Durchkontaktierung 330, einen Abschnitt der Durchkontaktierung 340 und die Durchkontaktierung 362 umfassen.
  • Die Zusammenschaltungsebene 410 kann einen übrigen Abschnitt der Durchkontaktierung 330, einen übrigen Abschnitt der Durchkontaktierung 340, die Referenzmetallleitung 315, die Referenzmetallleitung 325 und die lokale Zusammenschaltungsstruktur 365 umfassen. In einigen Ausführungsformen erfolgt die Leitungsführung der Referenzmetallleitungen 315 und 325 und der lokalen Zusammenschaltungsstruktur 365 auf derselben Zusammenschaltungsebene 410. In einigen Ausführungsformen kann derselbe Typ von Metall (z. B. Kupfer, Ruthenium oder Kobalt) verwendet werden, um die Referenzmetallleitungen 315 und 325 und die lokale Zusammenschaltungsstruktur 365 zu bilden.
  • Die Zusammenschaltungsebene 420 kann die Zusammenschaltungsstrukturen 317, 327, 332, 342 und 370 umfassen. Die Leitungsführung dieser Zusammenschaltungsstrukturen erfolgt gemäß einigen Ausführungsformen auf einer Zusammenschaltungsebene Mo. Die Zusammenschaltungsebene Mo kann eine lokale Zusammenschaltungsebene darstellen, die verwendet wird, um benachbarte Vorrichtungen miteinander zu koppeln (oder elektrisch zu verbinden), wie zum Beispiel die n-Typ-Transistoren 2100 bis 2103 und die p-Typ-Transistoren 2200 bis 2205 .
  • Die Zusammenschaltungsebene 430 kann die Durchkontaktierungen 334 und 344 und die Zusammenschaltungsstruktur 350 umfassen. In einigen Ausführungsformen erfolgt die Leitungsführung der Durchkontaktierungen 334 und 344 und der Zusammenschaltungsstruktur 350 auf einer Zusammenschaltungsebene M1. Die Zusammenschaltungsebene M1 kann eine andere lokale Zusammenschaltungsebene darstellen, die verwendet wird, um benachbarte Vorrichtungen miteinander zu koppeln (oder elektrisch zu verbinden), wie zum Beispiel die n-Typ-Transistoren 2100 bis 2103 und die p-Typ-Transistoren 2200 bis 2205 .
  • 5 ist eine Veranschaulichung einer Schaltungsdarstellung einer Inverter-Vorrichtung 500 gemäß einigen Ausführungsformen. Die Inverter-Vorrichtung 500 weist eine Transistorstruktur mit mehreren Gates auf, die die n-Typ-Transistoren 5100 bis 5103 und die p-Typ-Transistoren 5200 bis 5203 umfasst. Die n-Typ-Transistoren 5100 bis 5103 sind elektrisch parallel miteinander verbunden: Die Drain-Anschlüsse der Transistoren sind elektrisch miteinander verbunden, die Source-Anschlüsse der Transistoren sind elektrisch miteinander verbunden und die Gate-Anschlüsse der Transistoren sind elektrisch miteinander verbunden. Auf ähnliche Weise sind die p-Typ-Transistoren 5200 bis 5203 elektrisch parallel miteinander verbunden: Die Drain-Anschlüsse der Transistoren sind elektrisch miteinander verbunden, die Source-Anschlüsse der Transistoren sind elektrisch miteinander verbunden und die Gate-Anschlüsse der Transistoren sind elektrisch miteinander verbunden. Die Inverter-Vorrichtung 500 wirkt auf die gleiche Weise wie die Inverter-Vorrichtung 100 von 1: Eine logisch hohe Spannung (z. B. Leistungsversorgungsspannung 130) am Eingangsanschluss 112 ergibt eine logisch niedrige Spannung (z. B. oV) am Ausgangsanschluss 115 - und umgekehrt.
  • In einigen Ausführungsformen sind die n-Typ-Transistoren 5100 bis 5103 und die die p-Typ-Transistoren 5200 bis 5203 Fin-Feldeffekttransistoren („FinFETs“). Die vorliegende Offenbarung ist nicht auf FinFET-Vorrichtungen beschränkt und kann andere Typen von Vorrichtungen, wie zum Beispiel Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen umfassen. Der Durchschnittsfachmann wird erkennen, dass basierend auf der vorliegenden Offenbarung andere Typen von Vorrichtungen innerhalb des Erfindungsgedankens und Schutzbereichs der vorliegenden Offenbarung liegen.
  • 6 ist eine Veranschaulichung einer obersten Ebene eines Layouts der Inverter-Vorrichtung 500 gemäß einigen Ausführungsformen. In einigen Ausführungsformen kann der Eingangsanschluss 112 durch eine Zusammenschaltungsstruktur 670 und eine lokale Zusammenschaltungsstruktur 665 gebildet werden. Die lokale Zusammenschaltungsstruktur 665 kann durch die Gate-Kontakte 682, 684, 686 und 688 eine elektrische Verbindung mit den Gate-Anschlüssen der n-Typ-Transistoren 5100 bis 5103 und der p-Typ-Transistoren 5200 bis 5203 bilden. Die Zusammenschaltungsstruktur 670 und die lokale Zusammenschaltungsstruktur 665 sind in physischem Kontakt miteinander, somit kann die Zusammenschaltungsstruktur 670 sich an die Zusammenschaltungsebenen koppeln (oder sich elektrisch damit verbinden), um ein Signal am Eingangsanschluss 112 zu empfangen.
  • Die Leitungsführung der Zusammenschaltungsstruktur 670 kann auf der gleichen Zusammenschaltungsebene erfolgen wie der Ausgangsanschluss 115, der sich mit den Drain-Anschlüssen der p-Typ-Transistoren 5200 bis 5205 und den Source-Anschlüssen der n-Typ-Transistoren 5100 bis 5103 koppelt (oder sich elektrisch damit verbindet). Die Leitungsführung der Zusammenschaltungsstruktur 670 kann an der Zusammenschaltungsebene Mo erfolgen, wie beispielsweise der Zusammenschaltungsebene 420 in 4. In einigen Ausführungsformen kann die Leitungsführung der lokalen Zusammenschaltungsstruktur 665 auf einer Zusammenschaltungsebene unter der Zusammenschaltungsstruktur 670, wie beispielsweise der Zusammenschaltungsebene 410 in 4, erfolgen.
  • In einigen Ausführungsformen weist die Zusammenschaltungsstruktur 670 eine kürzere Längenabmessung als die lokale Zusammenschaltungsstruktur 665 auf. Zum Beispiel erstreckt sich die Länge der Zusammenschaltungsstruktur 670, wie in 6 gezeigt, über 2 Gate-Kontakte (d. h. die Gate-Kontakte 682 und 684), wohingegen die Länge der lokalen Zusammenschaltungsstruktur 665 sich über 4 Gate-Kontakte (d. h. die Gate-Kontakte 682, 684, 686 und 688) erstreckt. Die Längenabmessung der Zusammenschaltungsstruktur 670 kann durch Layout-Gestaltungsregeln bestimmt werden, die eine Mindestlänge an Leitungsführung für die Zusammenschaltungsstruktur 670 - z. B. eine Mindestlänge für die Leitungsführung des Metalls Mo - erfordern. Wie der Durchschnittsfachmann verstehen wird, können die Layout-Gestaltungsregeln über verschiedene Halbleiterherstellungstechnologieknoten variieren. Ein Vorteil der Leitungsführung der Zusammenschaltungsstruktur 665 zum Koppeln der Gate-Anschlüsse der Inverter-Vorrichtung 500 und zur Leitungsführung der Zusammenschaltungsstruktur 670 mit einer verkürzten oder minimalen Längenabmessung besteht unter anderem in einer verbesserten Vorrichtungsleistung, die einer Verringerung der parasitären Kapazität zugeschrieben wird.
  • Die vorliegende Offenbarung ist nicht auf Inverter-Vorrichtungen beschränkt, sondern kann auch auf andere Typen von Logikbauelementen angewandt werden, wie beispielsweise NAND- und NOR-Logikbauelemente. Ausführungsformen der NAND- und NOR-Vorrichtungen sind in der Folge beschrieben. Obgleich die vorliegende Offenbarung Inverter-, NAND- und NOR-Vorrichtungen beschreibt, liegen andere Logikbauelemente innerhalb des Erfindungsgedankens und des Schutzbereichs der vorliegenden Offenbarung.
  • 7 ist eine Veranschaulichung einer Schaltungsdarstellung einer NAND-Vorrichtung 700 gemäß einigen Ausführungsformen. Die NAND-Vorrichtung 700 umfasst die n-Typ-Transistoren 710 und 720 und die p-Typ-Transistoren 730 und 740. Gate-Anschlüsse des n-Typ-Transistors 710 und des p-Typ-Transistors 730 sind elektrisch mit einem Eingangsanschluss 712 verbunden. Gate-Anschlüsse des n-Typ-Transistors 720 und des p-Typ-Transistors 740 sind elektrisch mit einem Eingangsanschluss 715 verbunden. Ferner sind Drain-Anschlüsse des n-Typ-Transistors 720 und der p-Typ-Transistoren 730 und 740 elektrisch mit einem Ausgangsanschluss 717 verbunden. Source-Anschlüsse der p-Typ-Transistoren 730 und 740 sind elektrisch mit der Leistungsversorgungsspannung 130 verbunden. Ein Source-Anschluss des n-Typ-Transistors 710 ist elektrisch mit der Masse 140 (z. B. oV) verbunden. Die NAND-Vorrichtung 700 wirkt auf die folgende Art und Weise: (i) eine logisch niedrige Spannung (z. B. 0V) an beiden Eingangsanschlüssen 712 und 715 ergibt eine logisch hohe Spannung (z. B. Leistungsversorgungsspannung 130) am Ausgangsanschluss 717; (ii) eine logisch niedrige Spannung am Eingangsanschluss 712 und eine logisch hohe Spannung am Eingangsanschluss 715 ergeben eine logisch hohe Spannung am Ausgangsanschluss 717; (iii) eine logisch hohe Spannung am Eingangsanschluss 712 und eine logisch niedrige Spannung am Eingangsanschluss 715 ergeben eine logisch hohe Spannung am Ausgangsanschluss 717; und (iv) eine logisch hohe Spannung an beiden Eingangsanschlüssen 712 und 715 ergibt eine logisch niedrige Spannung am Ausgangsanschluss 717.
  • 8 ist eine Veranschaulichung einer Schaltungsdarstellung einer anderen NAND-Vorrichtung 800 gemäß einigen Ausführungsformen. Die NAND-Vorrichtung 800 weist eine Transistorstruktur mit mehreren Gates auf, die die n-Typ-Transistoren 8100 bis 8103 und die p-Typ-Transistoren 8300 bis 8303 und 8400 bis 8403 umfasst. Source-Anschlüsse der n-Typ-Transistoren 8100 bis 8103 sind elektrisch mit der Masse 140 (z. B. oV) verbunden und Drain-Anschlüsse der n-Typ-Transistoren 8100 bis 8103 sind elektrisch mit Source-Anschlüssen der n-Typ-Transistoren 8200 bis 8203 verbunden. Drain-Anschlüsse der n-Typ-Transistoren 8200 bis 8203 sind elektrisch mit Drain-Anschlüssen der p-Typ-Transistoren 8300 bis 8303 und 8400 bis 8403 verbunden. Ferner sind Source-Anschlüsse der p-Typ-Transistoren 8300 bis 8303 und 8400 bis 8403 elektrisch mit der Leistungsversorgungsspannung 130 verbunden.
  • Gate-Anschlüsse der n-Typ-Transistoren 8100 bis 8103 und der p-Typ-Transistoren 8300 bis 8303 sind elektrisch mit dem Eingangsanschluss 712 verbunden. Gate-Anschlüsse der n-Typ-Transistoren 8200 bis 8203 und der p-Typ-Transistoren 8400 bis 8403 sind elektrisch mit dem Eingangsanschluss 715 verbunden. Die NAND-Vorrichtung 800 wirkt auf die gleiche Weise wie die NAND-Vorrichtung 700 von 7. In einigen Ausführungsformen sind die n-Typ-Transistoren 8100 bis 8103 und 8200 bis 8203 und p-Typ-Transistoren 8300 bis 8303 und 8400 bis 8403 Fin-Feldeffekttransistoren („FinFETs“). Die vorliegende Offenbarung ist nicht auf FinFET-Vorrichtungen beschränkt und kann andere Typen von Vorrichtungen umfassen, wie zum Beispiel Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen. Der Durchschnittsfachmann wird erkennen, dass basierend auf der vorliegenden Offenbarung diese anderen Typen von Vorrichtungen innerhalb des Erfindungsgedankens und Schutzbereichs der vorliegenden Offenbarung liegen.
  • 9 ist eine Veranschaulichung einer obersten Ebene eines Layouts der NAND-Vorrichtung 800 gemäß einigen Ausführungsformen. In einigen Ausführungsformen kann der Eingangsanschluss 712 durch die Zusammenschaltungsstrukturen 9700 bis 9701 und die lokalen Zusammenschaltungsstrukturen 9650 bis 9652 gebildet sein. Die lokalen Zusammenschaltungsstrukturen 9650 bis 9652 können über die Gate-Kontakte 982, 984, 986 und 988 eine elektrische Verbindung mit den Gate-Anschlüssen der n-Typ-Transistoren 8100 bis 8103 und der p-Typ-Transistoren 8300 bis 8303 bilden. Die Zusammenschaltungsstruktur 9700 und die lokalen Zusammenschaltungsstrukturen 9650 bis 9651 befinden sich in physischem Kontakt miteinander und die Zusammenschaltungsstruktur 9701 befindet sich in physischem Kontakt mit den lokalen Zusammenschaltungsstrukturen 9651 und 9652 , somit können die Zusammenschaltungsstrukturen 9700 bis 9701 sich mit Zusammenschaltungsebenen koppeln (oder sich elektrisch damit verbinden), um ein Signal am Eingangsanschluss 712 zu empfangen. Obgleich dies nicht in 9 gezeigt ist, kann der Eingangsanschluss 715 auf eine ähnliche Weise angeordnet sein wie der Eingangsanschluss 712.
  • Die Leitungsführung der Zusammenschaltungsstrukturen 9700 bis 9701 kann auf derselben Zusammenschaltungsebene erfolgen wie der Ausgangsanschluss 715, der mit den Drain-Anschlüssen der p-Typ-Transistoren 8300 bis 8303 und 8400 bis 8403 und den Drain-Anschlüssen der n-Typ-Transistoren 8200 bis 8203 gekoppelt (oder elektrisch damit verbunden) ist. Die Leitungsführung der Zusammenschaltungsstrukturen 9700 bis 9701 kann auf der Zusammenschaltungsebene Mo erfolgen, wie beispielsweise der Zusammenschaltungsebene 420 in 4. In einigen Ausführungsformen kann die Leitungsführung der lokalen Zusammenschaltungsstrukturen 9650 bis 9652 an einer Zusammenschaltungsebene unter den Zusammenschaltungsstrukturen 9700 bis 9701 erfolgen, wie beispielsweise der Zusammenschaltungsebene 410 in 4.
  • In einigen Ausführungsformen erstreckt sich die Zusammenschaltungsstruktur 970 - z. B. die Kombination der Zusammenschaltungsstrukturen 9700 und 9701 - nicht über die Gate-Kontakte 982, 984, 986 und 988. Wie in 9 gezeigt, ist die Zusammenschaltungsstruktur 970 durch die lokalen Zusammenschaltungsstrukturen 9650 bis 9652 in kürzere Zusammenschaltungsabschnitte getrennt, um die Zusammenschaltungsstrukturen 9700 bis 9701 zu bilden. Ein Vorteil des Bildens kürzerer Zusammenschaltungsstrukturen 9700 bis 9701 besteht unter anderem in der verbesserten Vorrichtungsleistung, was einer Verringerung der parasitären Kapazität zugeschrieben wird.
  • 10 ist eine Veranschaulichung einer Schaltungsdarstellung einer NOR-Vorrichtung 1000 gemäß einigen Ausführungsformen. Die NOR-Vorrichtung 1000 umfasst die n-Typ-Transistoren 1010 und 1020 und die p-Typ-Transistoren 1030 und 1040. Gate-Anschlüsse der n-Typ-Transistoren 1010 und der p-Typ-Transistoren 1040 sind elektrisch mit einem Eingangsanschluss 1015 verbunden. Gate-Anschlüsse des n-Typ-Transistors 1020 und des p-Typ-Transistors 1030 sind elektrisch mit einem Eingangsanschluss 1012 verbunden. Ferner sind Drain-Anschlüsse der n-Typ-Transistoren 1010 und 1020 und des p-Typ-Transistors 1030 elektrisch mit einem Ausgangsanschluss 1017 verbunden. Ein Source-Anschluss des p-Typ-Transistors 1040 ist elektrisch mit der Leistungsversorgungsspannung 130 verbunden. Source-Anschlüsse der n-Typ-Transistoren 1010 und 1020 sind elektrisch mit der Masse 140 (z. B. oV) verbunden. Die NOR-Vorrichtung 1000 wirkt auf die folgende Weise: (i) eine logisch niedrige Spannung (z. B: oV) an beiden Eingangsanschlüssen 1012 und 1015 ergibt eine logisch hohe Spannung (z. B. Leistungsversorgungsspannung 130) am Ausgangsanschluss 1017; (ii) eine logisch niedrige Spannung am Eingangsanschluss 1012 und eine logisch hohe Spannung am Eingangsanschluss 1015 ergeben eine logisch niedrige Spannung am Ausgangsanschluss 1017; (iii) eine logisch hohe Spannung am Eingangsanschluss 1012 und eine logisch niedrige Spannung am Eingangsanschluss 1015 ergeben eine logisch niedrige Spannung am Ausgangsanschluss 1017; und (iv) eine logisch hohe Spannung an beiden Eingangsanschlüssen 1012 und 1015 ergibt eine logisch niedrige Spannung am Ausgangsanschluss 1017.
  • 11 ist eine Veranschaulichung einer Schaltungsdarstellung einer anderen NOR-Vorrichtung 1100 gemäß einigen Ausführungsformen. Die NOR-Vorrichtung 1100 weist eine Transistorstruktur mit mehreren Gates auf, die die n-Typ-Transistoren 11000 bis 11003 und 11200 bis 11203 und die p-Typ-Transistoren 11300 bis 11303 und 11400 bis 11403 umfasst. Source-Anschlüsse der n-Typ-Transistoren 11100 bis 11103 und 11200 bis 11203 sind elektrisch mit der Masse 140 (z. B. oV) verbunden und Drain-Anschlüsse der n-Typ-Transistoren 11100 bis 11103 und 11200 bis 11203 sind elektrisch mit Drain-Anschlüssen der p-Typ-Transistoren 11300 bis 11303 verbunden. Source-Anschlüsse der p-Typ-Transistoren 11300 bis 11303 sind elektrisch mit Drain-Anschlüssen der p-Typ-Transistoren 11400 bis 11403 verbunden. Ferner sind Source-Anschlüsse der p-Typ-Transistoren 11400 bis 11403 elektrisch mit der Leistungsversorgungsspannung 130 verbunden.
  • Gate-Anschlüsse der n-Typ-Transistoren 11100 bis 11103 und p-Typ-Transistoren 11400 bis 11403 sind elektrisch mit dem Eingangsanschluss 1015 verbunden. Gate-Anschlüsse der n-Typ-Transistoren 11200 bis 11203 und p-Typ-Transistoren 11300 bis 11303 sind elektrisch mit dem Eingangsanschluss 1115 verbunden. Die NOR-Vorrichtung 1100 wirkt auf die gleiche Weise wie die NOR-Vorrichtung 1000 von 10. In einigen Ausführungsformen sind die n-Typ-Transistoren 11100 bis 11103 und 11200 bis 11203 und die p-Typ-Transistoren 11300 bis 11303 und 11400 bis 11403 Fin-Feldeffekttransistoren („FinFETs“). Die vorliegende Offenbarung ist nicht auf FinFET-Vorrichtungen beschränkt und kann andere Typen von Vorrichtungen umfassen, wie zum Beispiel Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen. Der Durchschnittsfachmann wird erkennen, dass basierend auf der vorliegenden Offenbarung diese anderen Typen von Vorrichtungen innerhalb des Erfindungsgedankens und Schutzbereichs der vorliegenden Offenbarung liegen.
  • 12 ist eine Veranschaulichung einer Ansicht einer obersten Ebene eines Layouts der NOR-Vorrichtung 1100 gemäß einigen Ausführungsformen. In einigen Ausführungsformen kann der Eingangsanschluss 1012 durch die Zusammenschaltungsstrukturen 12700 bis 12701 und die lokalen Zusammenschaltungsstrukturen 12650 bis 12652 gebildet sein. Die lokalen Zusammenschaltungsstrukturen 12650 bis 12652 können durch die Gate-Kontakte 1282, 1284, 1286 und 1288 eine elektrische Verbindung mit den Gate-Anschlüssen der n-Typ-Transistoren 11200 bis 11203 und p-Typ-Transistoren 11300 bis 11303 bilden. Die Zusammenschaltungsstruktur 12700 und die lokalen Zusammenschaltungsstrukturen 12650 bis 12651 stehen in physischem Kontakt miteinander und die Zusammenschaltungsstruktur 12701 steht in physischem Kontakt mit den lokalen Zusammenschaltungsstrukturen 12651 und 12652 , somit können die Zusammenschaltungsstrukturen 12700 bis 12701 Zusammenschaltungsebenen koppeln (oder sich elektrisch damit verbinden), um ein Signal am Eingangsanschluss 1212 zu empfangen. Obgleich dies in 12 nicht gezeigt ist, kann der Eingangsanschluss 1215 auf eine ähnliche Weise angeordnet sein wie der Eingangsanschluss 1212.
  • Die Leitungsführung der Zusammenschaltungsstrukturen 12700 bis 12701 kann auf der gleichen Zusammenschaltungsebene wie der Ausgangsanschluss 1115 erfolgen, der sich mit den Drain-Anschlüssen der p-Typ-Transistoren 11300 bis 11303 und den Drain-Anschlüssen der n-Typ-Transistoren 11200 bis 11203 und 11200 bis 11203 koppelt (oder elektrisch verbindet). Die Leitungsführung der Zusammenschaltungsstrukturen 12700 bis 12701 kann an der Zusammenschaltungsebene Mo erfolgen, wie beispielsweise der Zusammenschaltungsebene 420 in 4. In einigen Ausführungsformen kann die Leitungsführung der lokalen Zusammenschaltungsstrukturen 12650 bis 12652 auf einer Zusammenschaltungsebene unter den Zusammenschaltungsstrukturen 12700 bis 12701 , wie beispielsweise der Zusammenschaltungsebene 410 in 4, erfolgen.
  • In einigen Ausführungsformen erstreckt sich die Zusammenschaltungsstruktur 1270 - z. B. die Kombination der Zusammenschaltungsstrukturen 12700 und 12701 - nicht über die Gate-Kontakte 1282, 1284, 1286 und 1288. Wie in 12 gezeigt, ist die Zusammenschaltungsstruktur 1270 durch die lokalen Zusammenschaltungsstrukturen 12650 und 12652 in kürzere Zusammenschaltungsabschnitte getrennt, um die Zusammenschaltungsstrukturen 12700 bis 12701 zu bilden. Ein Vorteil der Bildung kürzerer Zusammenschaltungsstrukturen 12700 bis 12701 besteht unter anderem in einer verbesserten Vorrichtungsleistung, was einer Verringerung der parasitären Kapazität zugeschrieben wird.
  • 13 ist eine Veranschaulichung eines Verfahrens 1300 zur Zusammenschaltungsleitungsführung für ein Logikbauelement gemäß einigen Ausführungsformen. Die im Verfahren 1300 bildlich dargestellten Vorgänge können zum Beispiel durch ein Electronic Design Automation (EDA) Werkzeug durchgeführt werden, das auf einem Computersystem betrieben wird, wie beispielsweise einem beispielhaften Computersystem 1400, das in der Folge im Zusammenhang mit 14 beschrieben wird. Zum Zweck der Erklärung werden die Vorgänge, die im Verfahren 1300 gezeigt sind, im Zusammenhang der Inverter-Vorrichtungen beschrieben, die in 1 bis 6 veranschaulicht sind. Basierend auf der vorliegenden Offenbarung wird der Durchschnittsfachmann erkennen, dass das Verfahren 1300 auf andere Logikbauelemente angewandt werden kann, wie beispielsweise AND-, OR-, XOR-, NAND-, NOR- und XNOR-Logikbauelemente. Ferner sind im Verfahren 1300 andere Vorgänge möglich und die Vorgänge können in einer unterschiedlichen Reihenfolge ausgeführt werden und/oder variieren.
  • Beim Vorgang 1310 ist eine erste Referenzmetallleitung an eine erste Source eines ersten Transistors gekoppelt. Der erste Transistor umfasst ein erstes Gate, die erste Source und ein erstes Drain. In einigen Ausführungsformen kann das erste Referenzmetall die Referenzmetallleitung 315 in 3 sein, die an die Erde gekoppelt (oder elektrisch damit verbunden) ist. In einigen Ausführungsformen kann die erste Source des ersten Transistors ein kombinierter Source-Anschluss sein, der durch die n-Typ-Transistoren 2100 bis 2103 in 2 gebildet sein kann. Die n-Typ-Transistoren 2100 bis 2103 umfassen einen kombinierten Gate-Anschluss (z. B. das erste Gate), einen kombinierten Source-Anschluss (z. B. die erste Source) und einen kombinierten Drain-Anschluss (z. B. den ersten Drain).
  • Im Vorgang 1320 ist eine zweite Referenzmetallleitung an eine zweite Source eines zweiten Transistors gekoppelt. Der zweite Transistor umfasst ein zweites Gate, die zweite Source und einen zweiten Drain. In einigen Ausführungsformen kann das zweite Referenzmetall die Referenzmetallleitung 325 in 3 sein, die an eine Leistungsversorgungsspannung gekoppelt (oder elektrisch damit verbunden) sein kann. In einigen Ausführungsformen kann die zweite Source des zweiten Transistors der kombinierte Source-Anschluss der p-Typ-Transistoren 2200 bis 2205 in 2 sein. Die p-Typ-Transistoren 2200 bis 2205 umfassen einen kombinierten Gate-Anschluss (z. B. das zweite Gate), einen kombinierten Source-Anschluss (z. B. die zweite Source) und einen kombinierten Drain-Anschluss (z. B. den zweiten Drain).
  • Beim Vorgang 1330 erfolgt die Leitungsführung einer lokalen Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Referenzmetallleitung und an das erste und das zweite Gate gekoppelt. In einigen Ausführungsformen kann die lokale Zusammenschaltungsstruktur die lokale Zusammenschaltungsstruktur 365 in 3 sein. Wie in 4 gezeigt, kann die lokale Zusammenschaltungsstruktur 365 sich auf der gleichen Zusammenschaltungsebene wie die Referenzmetallleitung 315 (z. B. die erste Referenzmetallleitung) und die Referenzmetallleitung 325 (z. B. die zweite Referenzmetallleitung) befinden. Ferner ist die lokale Zusammenschaltungsstruktur 365, wie in 3 gezeigt, durch die Durchkontaktierungen 360 und 362 an die Gate-Anschlüsse der n-Typ-Transistoren 2100 bis 2103 und p-Typ-Transistoren 2200 bis 2205 gekoppelt.
  • Beim Vorgang 1340 erfolgt die Leitungsführung einer ersten Zusammenschaltungsstruktur über der lokalen Zusammenschaltungsstruktur und diese ist an den ersten Drain gekoppelt. In einigen Ausführungsformen kann die erste Zusammenschaltungsstruktur die Zusammenschaltungsstruktur 332 sein, die an den kombinierten Drain-Anschluss der n-Typ-Transistoren 1100 bis 1103 gekoppelt ist, wie in 3 gezeigt. Ferner erfolgt die Leitungsführung der Zusammenschaltungsstruktur 332, wie in 3 gezeigt, über der lokalen Zusammenschaltungsstruktur 365 (z. B. die lokale Zusammenschaltungsstruktur).
  • Beim Vorgang 1350 erfolgt die Leitungsführung einer zweiten Zusammenschaltungsstruktur über der lokalen Zusammenschaltungsstruktur und an den zweiten Drain gekoppelt. In einigen Ausführungsformen kann die zweite Zusammenschaltungsstruktur die Zusammenschaltungsstruktur 342 sein, die an den kombinierten Drain-Anschluss der p-Typ-Transistoren 2200 bis 2205 gekoppelt ist, wie in 3 gezeigt. Ferner erfolgt die Leitungsführung der Zusammenschaltungsstruktur 342, wie in 4 gezeigt, über der lokalen Zusammenschaltungsstruktur 365 (z. B. der lokalen Zusammenschaltungsstruktur).
  • Beim Vorgang 1360 erfolgt die Leitungsführung einer dritten Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Zusammenschaltungsstruktur und auf der lokalen Zusammenschaltungsstruktur. In einigen Ausführungsformen kann die dritte Zusammenschaltungsstruktur die Zusammenschaltungsstruktur 370 in 3 sein. Wie in 3 gezeigt, erfolgt die Leitungsführung der Zusammenschaltungsstruktur 370 (z. B. der dritten Zusammenschaltungsstruktur) auf und entlang der lokalen Zusammenschaltungsstruktur 365 (z. B. der lokalen Zusammenschaltungsstruktur). Die Leitungsführung der Zusammenschaltungsstruktur 370 erfolgt gemäß einigen Ausführungsformen über dem kombinierten Gate-Anschluss der n-Typ-Transistoren 1100 bis 1103 und dem kombinierten Gate-Anschluss der p-Typ-Transistoren 1200 bis 1205 . Ferner zeigt 4, dass die Leitungsführung der Zusammenschaltungsstruktur 370 auf der lokalen Zusammenschaltungsstruktur 365 (z. B. der lokalen Zusammenschaltungsstruktur) und auf der gleichen Zusammenschaltungsebene wie die Zusammenschaltungsstruktur 332 (z. B. der ersten Zusammenschaltungsstruktur) und Zusammenschaltungsstruktur 342 (z. B. der zweiten Zusammenschaltungsstruktur) erfolgt. In einigen Ausführungsformen weist die lokale Zusammenschaltungsstruktur 370 (z. B. die dritte Zusammenschaltungsstruktur) eine kürzere Längenabmessung als die lokale Zusammenschaltungsstruktur 365 (z. B. die lokale Zusammenschaltungsstruktur) auf.
  • Beim Vorgang 1370 erfolgt die Leitungsführung einer vierten Zusammenschaltungsstruktur über der ersten, der zweiten und der dritten Zusammenschaltungsstruktur und an die erste und die zweite Zusammenschaltungsstruktur gekoppelt. In einigen Ausführungsformen kann die vierte Zusammenschaltungsstruktur die Zusammenschaltungsstruktur 350 in 3 sein. 4 zeigt, dass die Zusammenschaltungsstruktur 350 über den Zusammenschaltungsstrukturen 332, 342 und 370 (z. B. der ersten, der zweiten beziehungsweise der dritten Zusammenschaltungsstruktur) und über die Durchkontaktierungen 334 beziehungsweise 344 an die Zusammenschaltungsstrukturen 332 und 342 (z. B. die erste beziehungsweise die zweite Zusammenschaltungsstruktur) gekoppelt erfolgt.
  • Einer oder mehrere der vorhergehenden Vorgänge, die in 13 beschrieben sind, können zur Herstellung von lithografischen Fotomasken oder Fotoretikeln (hier auch als „Retikel“ bezeichnet) verwendet werden, jede mit einer vordefinierten Struktur, die bei der Herstellung einer integrierten Schaltung zu verwenden ist. Die Fotomaske oder das Retikel kann eine lichtundurchlässige Platte mit Löchern oder lichtdurchlässigen Stellen sein, die es Licht erlauben, durch die vordefinierte Struktur zu scheinen. Die vordefinierte Struktur kann zum Beispiel auf den vorhergehend unter Bezugnahme auf 6, 9 und 12 beschriebenen Layout-Ansichten basieren. Zum Beispiel können, wenn die Layout-Gestaltung der integrierten Schaltung abgeschlossen ist, die Daten, die der Layout-Gestaltung zugehörig sind, in ein Industriestandardformat übersetzt werden (z. B. das GDSII-Streamformat oder ein anderer Typ von Datenbank-Dateiformat). Ein Hersteller integrierter Schaltungen (z. B. eine Halbleiter-Foundry) kann die in den Industriestandard übersetzten Daten in ein anderes Datenformat konvertieren, das zum Erzeugen der Fotomasken oder Retikel zu verwenden ist.
  • Zur Herstellung von einer oder mehreren Schichten der integrierten Schaltung basierend auf den vordefinierten Strukturen auf eine aufeinanderfolgende Art und Weise können die Fotomasken oder Retikel in einem Fotolithographie-Stepper oder Scanner platziert werden und zur Belichtung mit Licht ausgewählt werden. Die Strukturen auf den Fotomasken oder Retikeln können auf eine Fläche eines Wafers (z. B. Halbleitersubstrat) projiziert und geschrumpft werden. Mit weiterer Herstellungsverarbeitung - wie beispielsweise der Abscheidung eines Zusammenschaltungsmaterials, einem oder mehreren Ätzprozessen und anderen damit verbundenen Herstellungsvorgängen - kann ein Abschnitt der integrierten Schaltung basierend auf den vordefinierten Strukturen (z. B. Layout-Ansichten, die vorhergehend unter Bezugnahme auf 6, 9 und 12 beschrieben wurden) hergestellt werden.
  • 14 ist eine Veranschaulichung eines beispielhaften Computersystems 1400 gemäß einigen Ausführungsformen, in dem verschiedene Ausführungsformen der vorliegenden Offenbarung ausgeführt werden können. Das Computersystem 1400 kann irgendein gut bekannter Computer sein, der in der Lage ist, die hier beschriebenen Funktionen und Vorgänge durchzuführen. Zum Beispiel und ohne Einschränkung kann das Computersystem 1400 in der Lage sein, die Leitungsführung von Zusammenschaltungen für ein Logikbauelement unter Verwendung von zum Beispiel einem EDA-Werkzeug durchzuführen. Das Computersystem 1400 kann zum Beispiel verwendet werden, um einen oder mehrere Vorgänge im Verfahren 1300 auszuführen, das ein beispielhaftes Verfahren zur Leitungsführung von Zusammenschaltungen für ein Logikbauelement beschreibt.
  • Zum Beispiel kann das EDA-Werkzeug eine Datei eines Grafikdatenbanksystems (GDS) erzeugen, die zum Erzeugen von Fotomasken zur Herstellung von einer oder mehreren logischen Schaltungen (oder irgendeinem anderen Typ von Schaltung) und zugehörigen Zusammenschaltungen verwendet werden kann. In einigen Ausführungsformen kann ein Schaltungs-Layout, das in der GDS-Datei enthalten ist, gelesen und auf ein Quarz- oder Glassubstrat übertragen werden, um lichtundurchlässige Strukturen zu bilden, die dem Schaltungs-Layout und zugehörigen Zusammenschaltungen entsprechen. In einigen Ausführungsformen können verschiedene Verarbeitungswerkzeuge (z. B. Fotolithographieausrüstung, Abscheidungsausrüstung und Ätzausrüstung) verwendet werden, um die Schaltungen und zugehörigen Zusammenschaltungen auf einem Substrat herzustellen.
  • Das Computersystem 1400 umfasst einen oder mehrere Prozessoren (auch Zentraleinheiten oder CPUs genannt), wie beispielsweise einen Prozessor 1404. Der Prozessor 1404 ist mit einer Kommunikationsinfrastruktur oder einem Bus 1406 verbunden. Das Computersystem 1400 umfasst auch (eine) Eingabe/Ausgabevorrichtung/en, wie beispielsweise Monitoren, Tastaturen, Zeigervorrichtungen usw., die durch (eine) Eingabe/Ausgabeschnittstelle/n mit der Kommunikationsinfrastruktur oder dem Bus 1406 kommunizieren. Ein EDA-Werkzeug kann über die Eingabe/Ausgabevorrichtung/en Befehle empfangen, um Funktionen und Vorgänge auszuführen, die hier beschrieben sind - z. B. das Verfahren 1300 von 13. Das Computersystem 1400 umfasst auch einen Haupt- oder Primärspeicher 1408, wie beispielsweise einen Speicher mit wahlfreiem Zugriff (Random Access Memory - RAM). Der Hauptspeicher 1408 kann eine oder mehrere Cache-Ebenen umfassen. Der Hauptspeicher 1408 weist darin gespeichert Steuerungslogik (z. B. Computer-Software) und/oder Daten auf. In einigen Ausführungsformen können die Steuerungslogik (z. B. Computer-Software) und/oder Daten einen oder mehrere von den Vorgängen umfassen, die vorhergehend unter Bezugnahme auf das Verfahren 1300 von 13 beschrieben wurden.
  • Das Computersystem 1400 kann auch eine oder mehrere Sekundärspeichervorrichtungen oder Speicher 1410 umfassen. Der Sekundärspeicher 1410 kann zum Beispiel ein Festplattenlaufwerk 1412 und/oder ein/e Wechselspeichervorrichtung oder - laufwerk 1414 umfassen. Das Wechselspeicherlaufwerk 1414 kann ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disc-Laufwerk, eine optische Speichervorrichtung, Bandlaufwerkvorrichtung und/oder irgendein/e andere/s Speichervorrichtung/Laufwerk sein.
  • Das Wechselspeicherlaufwerk 1414 kann mit einer Wechselspeichereinheit 1414 interagieren. Die Wechselspeichereinheit 1418 umfasst eine maschinenverwendbare oder - lesbare Speichervorrichtung, die darauf gespeichert Computer-Software (Steuerungslogik) und/oder Daten aufweist. Die Wechselspeichereinheit 1418 kann eine Diskette, ein Magnetband, eine Compact Disc, DVD, optische Speicherplatte und/oder irgendeine Computerdaten-Speichervorrichtung sein. Das Wechselspeicherlaufwerk 1414 liest von und/oder schreibt auf eine gut bekannte Art und Weise auf der/die Wechselspeichereinheit 1418.
  • Gemäß einigen Ausführungsformen kann der Sekundärspeicher 1410 andere Mittel, Instrumente oder andere Ansätze umfassen, um den Zugriff auf Computerprogramme und/oder andere Befehle und/oder Daten durch das Computersystem 1400 zu ermöglichen. Solche Mittel, Instrumente oder andere Ansätze können zum Beispiel eine Wechselspeichereinheit 1422 und eine Schnittstelle 1420 umfassen. Beispiele für die Wechselspeichereinheit 1422 und die Schnittstelle 1420 können ein Programmsteckmodul und eine Steckmodul-Schnittstelle (wie beispielsweise diejenigen, die in Videospielvorrichtungen angetroffen werden), einen Wechselspeicherchip (wie beispielsweise EPROM oder PROM) und eine zugehörige Buchse, einen Speicher-Stick und USB-Port, eine Speicherkarte und einen zugehörigen Speicherkartenschlitz und/oder irgendeine andere Wechselspeichereinheit und zugehörige Schnittstelle umfassen. In einigen Ausführungsformen können der Sekundärspeicher 1410, die Wechselspeichereinheit 1418 und/oder die Wechselspeichereinheit 1422 einen oder mehrere von den vorhergehend unter Bezugnahme auf das Verfahren 1300 von 13 beschriebenen Vorgängen umfassen.
  • Das Computersystem 1400 kann ferner eine Kommunikations- oder Netzwerkschnittstelle 1424 umfassen. Die Kommunikationsschnittstelle 1424 ermöglicht es dem Computersystem 1400, mit irgendeiner Kombination von entfernten Vorrichtungen, entfernten Netzwerken, entfernten Einheiten usw. (die einzelnen und gemeinsam durch das Bezugszeichen 1428 bezeichnet werden) zu kommunizieren und interagieren. Zum Beispiel kann die Kommunikationsschnittstelle 1424 es dem Computersystem 1400 ermöglichen, mit entfernten Vorrichtungen 1428 über den Kommunikationsweg 1426 zu kommunizieren, der drahtgebunden und/oder drahtlos sein kann, und der irgendeine Kombination von LANs, WANs, dem Internet usw. umfassen kann. Steuerungslogik und/oder Daten können über den Kommunikationsweg 1426 an das und von dem Computersystem 1400 übertragen werden.
  • Die Vorgänge in den vorhergehenden Ausführungsformen können in einer großen Vielzahl von Ausgestaltungen und Architekturen ausgeführt werden. Daher können einige oder sämtliche von den Vorgängen in den vorhergehenden Ausführungsformen - z. B. Verfahren 1300 von 13 - in Hardware, in Software oder beidem ausgeführt werden. In einigen Ausführungsformen kann eine greifbare Vorrichtung oder ein Erzeugnis, das einen greifbaren, durch einen Computer verwendbaren oder lesbaren Datenträger umfasst, der darauf Steuerungslogik (Software) aufweist, hier auch als ein Computerprogrammprodukt oder eine Programmspeichervorrichtung bezeichnet werden. Dies umfasst ein Computersystem 1400, einen Hauptspeicher 1408, Sekundärspeicher 1410 und Wechselspeichereinheiten 1418 und 1422 sowie greifbare Erzeugnisse, die irgendeine Kombination des Vorhergehenden ausführen, ist aber nicht darauf beschränkt. Solche Steuerungslogik bewirkt, wenn sie durch eine oder mehrere Datenverarbeitungsvorrichtungen (wie beispielsweise das Computersystem 1400) ausgeführt wird, dass solche Datenverarbeitungsvorrichtungen wirken, wie vorhergehend beschrieben.
  • Die vorliegende Offenbarung beschreibt die Leitungsführung einer lokalen Zusammenschaltungsstruktur zu einem oder mehreren Gate-Anschlüssen, einem oder mehreren Drain-Anschlüssen und/oder einem oder mehreren Source-Anschlüssen einer Transistorvorrichtung (z. B. FinFET-Vorrichtungen, Doppel-Gate-Vorrichtungen, Tri-Gate-Vorrichtungen, Omega-FETs und Gate-All-Around-Vorrichtungen). Ein Vorteil der Leitungsführung der lokalen Zusammenschaltungsstruktur zu den Gate-, Drain- und/oder Source-Anschlüssen besteht unter anderem in der Verringerung von einer oder mehreren parasitären Kapazitäten in einer Zusammenschaltungsebene (z. B. einer Zusammenschaltungsebene Mo). Durch die Leitungsführung zu den Gate-, Drain-, und/oder Source-Anschlüssen unter Verwendung der lokalen Zusammenschaltungsstruktur kann eine Längenabmessung einer Zusammenschaltung in der Zusammenschaltungsebene verkürzt oder minimiert werden. Diese verkürzte oder minimierte Zusammenschaltungslänge verringert parasitäre Kapazitäten, die an der Zusammenschaltungsebene vorhanden sind, wodurch die Vorrichtungsleistung verbessert wird. Aus der Perspektive des Layouts kann die Leitungsführung der lokalen Zusammenschaltungsstruktur an einer Zusammenschaltungsebene unter dem Metall Mo erfolgen, wie beispielsweise an einer Zusammenschaltungsebene, die einer Referenzmetallleitung zugehörig ist (z. B. Referenzmetallleitungen 315 und 325 von 3 und 4).
  • In einigen Ausführungsformen umfasst eine Vorrichtung der vorliegenden Offenbarung einen Transistor, eine lokale Zusammenschaltungsstruktur, eine erste Zusammenschaltungsstruktur und eine zweite Zusammenschaltungsstruktur. Der Transistor umfasst einen Gate-Anschluss, einen ersten Source/Drain-Anschluss, der an eine Referenzmetallleitung gekoppelt ist, und einen zweiten Source/Drain-Anschluss. Die lokale Zusammenschaltungsstruktur ist an den Gate-Anschluss gekoppelt und ihre Leitungsführung erfolgt an einer gleichen Zusammenschaltungsebene wie die Referenzmetallleitung. Die erste Zusammenschaltungsstruktur ist an den ersten Source/Drain-Anschluss gekoppelt und ihre Leitungsführung erfolgt über der lokalen Zusammenschaltungsstruktur. Die Leitungsführung der zweiten Zusammenschaltungsstruktur erfolgt über der lokalen Zusammenschaltungsstruktur und an einer gleichen Zusammenschaltungsebene wie die erste Zusammenschaltungsstruktur.
  • In einigen Ausführungsformen umfasst ein Verfahren der vorliegenden Offenbarung vier Vorgänge. Zuerst wird eine Referenzmetallleitung an einen ersten Source/Drain-Anschluss eines Transistors gekoppelt, der einen Gate-Anschluss, den ersten Source/Drain-Anschluss und einen zweiten Source/Drain-Anschluss aufweist. Zweitens erfolgt die Leitungsführung einer lokalen Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die Referenzmetallleitung zum Koppeln an den Gate-Anschluss. Drittens erfolgt die Leitungsführung einer ersten Zusammenschaltungsstruktur über der lokalen Zusammenschaltungsstruktur zum Koppeln an den ersten Source/Drain-Anschluss. Viertens erfolgt die Leitungsführung einer zweiten Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die erste Zusammenschaltungsstruktur und über der lokalen Zusammenschaltungsstruktur.
  • In einigen Ausführungsformen umfasst eine andere Vorrichtung der vorliegenden Offenbarung einen ersten Fin-Feldeffekttransistor (FinFET), einen zweiten FinFET, eine lokale Zusammenschaltungsstruktur, eine erste Zusammenschaltungsstruktur, eine zweite Zusammenschaltungsstruktur und eine dritte Zusammenschaltungsstruktur. Der erste FinFET umfasst einen ersten Gate-Anschluss, einen ersten Source/Drain-Anschluss, der über eine erste Durchkontaktierung mit einer ersten Referenzmetallleitung verbunden ist, und einen zweiten Source/Drain-Anschluss. Der zweite FinFET mit einem zweiten Gate-Anschluss, einem dritten Source/Drain-Anschluss, der über eine zweite Durchkontaktierung mit einer zweiten Referenzmetallleitung verbunden ist, und einem vierten Source/Drain-Anschluss. Die lokale Zusammenschaltungsstruktur ist über eine oder mehrere dritte Durchkontaktierungen mit dem ersten und zweiten Gate-Anschluss verbunden und ihre Leitungsführung erfolgt auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Referenzleitung. Die erste Zusammenschaltungsstruktur ist über die erste Durchkontaktierung und die erste Referenzmetallleitung mit dem ersten Source/Drain-Anschluss verbunden und ihre Leitungsführung erfolgt über der lokalen Zusammenschaltungsstruktur. Die zweite Zusammenschaltungsstruktur ist über die zweite Durchkontaktierung und die zweite Referenzmetallleitung mit dem vierten Source/Drain-Anschluss verbunden und ihre Leitungsführung erfolgt über der lokalen Zusammenschaltungsstruktur. Die Leitungsführung der dritten Zusammenschaltungsstruktur erfolgt über der lokalen Zusammenschaltungsstruktur und auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Zusammenschaltungsstruktur.
  • Es versteht sich, dass beabsichtigt wird, dass der Abschnitt mit der detaillierten Beschreibung und nicht die Zusammenfassung der Offenbarung zur Auslegung der Ansprüche zu verwenden ist. Der Abschnitt der Zusammenfassung der Offenbarung kann eines oder mehrere aber nicht alle ins Auge gefassten Ausführungsbeispiele darlegen und mit ihm wird somit keine Einschränkung der beigefügten Ansprüche beabsichtigt.
  • Die vorhergehende Offenbarung behandelt Merkmale von verschiedenen Ausführungsformen, derart dass der Fachmann die Gesichtspunkte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird verstehen, dass die vorliegende Offenbarung ohne weiteres als eine Grundlage für die Gestaltung oder Abwandlung anderer Prozesse und Strukturen zum Durchführen der gleichen Zwecke und/oder Erreichen der gleichen Vorteile der hier eingeführten Ausführungsformen verwendet werden kann. Der Fachmann wird auch verstehen, dass solche äquivalenten Gestaltungen nicht vom Erfindungsgedanken und Schutzbereich der vorliegenden Offenbarung abweichen und das daran verschiedene Änderungen, Ersetzungen und Abwandlungen vorgenommen werden können, ohne vom Erfindungsgedanken und Schutzbereich der beigefügten Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62564688 [0001]

Claims (20)

  1. Vorrichtung, umfassend: einen Transistor mit einem Gate-Anschluss, einem ersten Source/Drain-Anschluss, der an eine Referenzmetallleitung gekoppelt ist, und einem zweiten Source/Drain-Anschluss; eine lokale Zusammenschaltungsstruktur, die an den Gate-Anschluss gekoppelt ist und deren Leitungsführung auf einer gleichen Zusammenschaltungsebene wie die Referenzmetallleitung erfolgt; eine erste Zusammenschaltungsstruktur, die an den ersten Source/Drain-Anschluss gekoppelt ist und deren Leitungsführung über der lokalen Zusammenschaltungsstruktur erfolgt; und eine zweite Zusammenschaltungsstruktur, deren Leitungsführung über der lokalen Zusammenschaltungsstruktur und auf einer gleichen Zusammenschaltungsebene wie die erste Zusammenschaltungsstruktur erfolgt.
  2. Vorrichtung nach Anspruch 1, ferner umfassend: einen anderen Transistor mit einem anderen Gate-Anschluss, einem dritten Source/Drain-Anschluss, der an eine andere Referenzmetallleitung gekoppelt ist, und einem vierten Source/Drain-Anschluss, wobei die lokale Zusammenschaltungsstruktur an den Gate-Anschluss und den anderen Gate-Anschluss gekoppelt ist; eine dritte Zusammenschaltungsstruktur, die an den dritten Source/Drain-Anschluss gekoppelt ist und deren Leitungsführung über der lokalen Zusammenschaltungsstruktur und auf der gleichen Zusammenschaltungsebene wie die erste und die zweite Zusammenschaltungsstruktur erfolgt; und eine vierte Zusammenschaltungsstruktur, die an die erste und die zweite Zusammenschaltungsstruktur gekoppelt ist und deren Leitungsführung über der ersten, der zweiten und der dritten Zusammenschaltungsstruktur erfolgt.
  3. Vorrichtung nach Anspruch 2, wobei die Leitungsführung der lokalen Zusammenschaltungsstruktur über dem Gate-Anschluss und dem anderen Gate-Anschluss erfolgt und wobei die Leitungsführung der zweiten Zusammenschaltungsstruktur über dem Gate-Anschluss oder dem anderen Gate-Anschluss erfolgt.
  4. Vorrichtung nach Anspruch 2 oder 3, wobei die andere Referenzmetallleitung an eine Leistungsversorgungsspannung gekoppelt ist.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die lokale Zusammenschaltungsstruktur Kobalt, Kupfer oder Ruthenium umfasst.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die lokale Zusammenschaltungsstruktur eine längere Längenabmessung aufweist als die zweite Zusammenschaltungsstruktur.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Referenzmetallleitung an die Masse gekoppelt ist.
  8. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Transistor eine Transistorstruktur mit mehreren Gates aufweist.
  9. Verfahren, umfassend: Koppeln einer Referenzmetallleitung an einen ersten Source/Drain-Anschluss eines Transistors, der einen Gate-Anschluss, den ersten Source/Drain-Anschluss und einen zweiten Source/Gate-Anschluss aufweist; Leitungsführung einer lokalen Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die Referenzmetallleitung zum Koppeln an den Gate-Anschluss; Leitungsführung einer ersten Zusammenschaltungsstruktur über der lokalen Zusammenschaltungsstruktur zum Koppeln an den ersten Source/Drain-Anschluss; und Leitungsführung einer zweiten Zusammenschaltungsstruktur auf einer gleichen Zusammenschaltungsebene wie die erste Zusammenschaltungsstruktur und über der lokalen Zusammenschaltungsstruktur.
  10. Verfahren nach Anspruch 9, ferner umfassend: Koppeln einer anderen Referenzmetallleitung an einen dritten Source/Drain-Anschluss eines anderen Transistors, der einen anderen Gate-Anschluss, den dritten Source/Drain-Anschluss und einen vierten Source/Drain-Anschluss aufweist, wobei die lokale Zusammenschaltungsstruktur an den Gate-Anschluss und den anderen Gate-Anschluss gekoppelt ist; Leitungsführung einer dritten Zusammenschaltungsstruktur über der lokalen Zusammenschaltungsstruktur zum Koppeln an den dritten Source/Drain-Anschluss, wobei die dritte Zusammenschaltungsstruktur sich auf der gleichen Zusammenschaltungsebene befindet wie die erste und die zweite Zusammenschaltungsstruktur; und Leitungsführung einer vierten Zusammenschaltungsstruktur über der ersten, der zweiten und der dritten Zusammenschaltungsstruktur zum Koppeln an die erste und die zweite Zusammenschaltungsstruktur.
  11. Verfahren nach Anspruch 10, ferner umfassend: Koppeln der Referenzmetallleitung an die Masse; und Koppeln der anderen Referenzmetallleitung an eine Leistungsversorgungsspannung.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Leitungsführung der zweiten Zusammenschaltungsstruktur die Leitungsführung der zweiten Zusammenschaltungsstruktur über dem Gate-Anschluss oder dem anderen Gate-Anschluss umfasst.
  13. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 12, wobei die lokale Zusammenschaltungsstruktur Kobalt, Kupfer oder Ruthenium umfasst.
  14. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 13, wobei der Transistor eine Transistorstruktur mit mehreren Gates aufweist.
  15. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 14, wobei die lokale Zusammenschaltungsstruktur eine längere Längenabmessung als die zweite Zusammenschaltungsstruktur aufweist.
  16. Vorrichtung, umfassend: einen ersten Fin-Feldeffekttransistor (FinFET) mit einem ersten Gate-Anschluss, einem ersten Source/Drain-Anschluss, der durch eine erste Durchkontaktierung mit einer ersten Referenzmetallleitung verbunden ist, und einem zweiten Source/Drain-Anschluss; einen zweiten FinFET mit einem zweiten Gate-Anschluss, einem dritten Source/Drain-Anschluss, der durch eine zweite Durchkontaktierung mit einer zweiten Referenzmetallleitung verbunden ist, und einem vierten Source/Drain-Anschluss; eine lokale Zusammenschaltungsstruktur, die durch eine oder mehrere dritte Durchkontaktierungen mit dem ersten und dem zweiten Gate-Anschluss verbunden ist und deren Leitungsführung auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Referenzleitung erfolgt; eine erste Zusammenschaltungsstruktur, die durch die erste Durchkontaktierung und die erste Referenzmetallleitung mit dem ersten Source/Drain-Anschluss verbunden ist und deren Leitungsführung über der lokalen Zusammenschaltungsstruktur erfolgt; eine zweite Zusammenschaltungsstruktur, die durch die zweite Durchkontaktierung und die zweite Referenzmetallleitung mit dem dritten Source/Drain-Anschluss verbunden ist und deren Leitungsführung über der lokalen Zusammenschaltungsstruktur erfolgt; und eine dritte Zusammenschaltungsstruktur, deren Leitungsführung über der lokalen Zusammenschaltungsstruktur und auf einer gleichen Zusammenschaltungsebene wie die erste und die zweite Zusammenschaltungsstruktur erfolgt.
  17. Vorrichtung nach Anspruch 16, ferner umfassend: eine vierte Zusammenschaltungsstruktur, die durch eine oder mehrere dritte Durchkontaktierungen mit der ersten und der zweiten Zusammenschaltungsstruktur verbunden ist und deren Leitungsführung über der ersten, der zweiten und der dritten Zusammenschaltungsstruktur erfolgt.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei die lokale Zusammenschaltungsstruktur Kobalt, Kupfer oder Ruthenium umfasst.
  19. Vorrichtung nach einem der vorhergehenden Ansprüche 16 bis 18, wobei die lokale Zusammenschaltungsstruktur eine längere Längenabmessung aufweist als die dritte Zusammenschaltungsstruktur.
  20. Vorrichtung nach Anspruch 19, wobei die Leitungsführung der lokalen Zusammenschaltungsstruktur über dem ersten und dem zweiten Gate-Anschluss erfolgt und die Leitungsführung der dritten Zusammenschaltungsstruktur über dem ersten Gate-Anschluss oder dem zweiten Gate-Anschluss erfolgt.
DE102018117704.6A 2017-09-28 2018-07-23 Lokale Verbindungsstruktur Active DE102018117704B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564688P 2017-09-28 2017-09-28
US62/564,688 2017-09-28
US16/022,821 US11018157B2 (en) 2017-09-28 2018-06-29 Local interconnect structure
US16/022,821 2018-06-29

Publications (2)

Publication Number Publication Date
DE102018117704A1 true DE102018117704A1 (de) 2019-03-28
DE102018117704B4 DE102018117704B4 (de) 2023-01-12

Family

ID=65638743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018117704.6A Active DE102018117704B4 (de) 2017-09-28 2018-07-23 Lokale Verbindungsstruktur

Country Status (1)

Country Link
DE (1) DE102018117704B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114939A1 (de) 2020-05-08 2021-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Gate-strukturen für halbleitervorrichtungen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618607B1 (en) 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US9418728B2 (en) 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
DE102016115795B4 (de) 2015-10-20 2023-10-19 Taiwan Semiconductor Manufacturing Co. Ltd. Duale leistungsstruktur mit verbindungs-pins und verfahren zum bilden derselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114939A1 (de) 2020-05-08 2021-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Gate-strukturen für halbleitervorrichtungen
US11616054B2 (en) 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices
DE102020114939B4 (de) 2020-05-08 2023-07-27 Taiwan Semiconductor Manufacturing Co. Ltd. Gate-strukturen für halbleitervorrichtungen

Also Published As

Publication number Publication date
DE102018117704B4 (de) 2023-01-12

Similar Documents

Publication Publication Date Title
DE102012220822B4 (de) Verfahren zur herstellung eines finfet und finfetstruktur mit verbesserter gate-planarität
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102013106539B4 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
DE102014119646A1 (de) System und Verfahren einer Layoutgestaltung für integrierte Schaltungen
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019116733A1 (de) Verfahren, vorrichtung und system eines integrierten schaltungslayouts
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102019128571A1 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102018122529A1 (de) Halbleiterbauelement
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102019120292B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen und Entwerfen derselben
DE102018117704B4 (de) Lokale Verbindungsstruktur
DE102020115154A1 (de) Multiplexer
DE102021105450B4 (de) Integrierte Schaltungsvorrichtung, System und Verfahren
DE102021111423B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021119369B4 (de) Pegelverschiebungsschaltkreis und verfahren
DE102021100870B4 (de) Hybridschicht-layout, -verfahren, -system und -struktur
DE102013106383A1 (de) Integrierte Halbleiterschaltung, Verfahren zum Entwerfen derselben und Verfahren zum Herstellen derselben
DE102021100627A1 (de) Integrierte schaltungsvorrichtung und verfahren
DE102020114130A1 (de) Abbindungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final