DE112010003659T5 - Leitfähige Struktur für schmale Verbindungsöffnungen - Google Patents

Leitfähige Struktur für schmale Verbindungsöffnungen Download PDF

Info

Publication number
DE112010003659T5
DE112010003659T5 DE112010003659T DE112010003659T DE112010003659T5 DE 112010003659 T5 DE112010003659 T5 DE 112010003659T5 DE 112010003659 T DE112010003659 T DE 112010003659T DE 112010003659 T DE112010003659 T DE 112010003659T DE 112010003659 T5 DE112010003659 T5 DE 112010003659T5
Authority
DE
Germany
Prior art keywords
opening
seed layer
conductive
forming
plating seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112010003659T
Other languages
English (en)
Inventor
Stephen Rossnagel
Chih-Chao Yang
Daniel Edelstein
Takeshi Nogami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112010003659T5 publication Critical patent/DE112010003659T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden eine Verbindungsstruktur, die einen verringerten elektrischen Widerstand aufweist, und ein Verfahren zum Bilden einer solchen Verbindungsstruktur bereitgestellt. Die Verbindungsstruktur umfasst ein dielektrisches Material (24), welche mindestens eine darin befindliche Öffnung umfasst. Die mindestens eine Öffnung ist mit einer optionalen Diffusionsbarrierenschicht (30), einer Kornwachstums-Förderungsschicht (32), einer agglomerierten Galvanisierungs-Keimschicht (34'), gegebenenfalls einer zweiten Galvanisierungs-Keimschicht und einer leitfähigen Struktur (38) gefüllt. Die leitfähige Struktur, welche ein metallhaltiges leitfähiges Material, typischerweise Cu, umfasst, weist eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern auf. In einigen Ausführungsformen umfasst die leitfähige Struktur leitfähige Körner, welche eine (111)-Kristallorientierung aufweisen.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft eine Halbleiterstruktur und ein Verfahren zum Herstellen derselben. Insbesondere betrifft die vorliegende Erfindung eine Verbindungsstruktur des Single- oder Dual-Damascene-Typs, bei welcher eine leitfähige Struktur großer Korngröße verwendet wird, um den spezifischen Widerstand von Leitungen und/oder Durchkontaktierungen zu verringern, insbesondere von schmalen Leitungen und/oder Durchkontaktierungen einer Elementgröße von weniger als 75 nm.
  • Im Allgemeinen umfassen Halbleitereinheiten eine Vielzahl von Schaltungen, welche eine auf einem Halbleitersubstrat hergestellte integrierte Schaltung bilden. Ein komplexes Netz von Signalwegen wird normalerweise so geführt, dass es die Schaltungselemente verbindet, die auf der Oberfläche des Substrats verteilt sind. Eine effiziente Leitung dieser Signale durch die Einheit erfordert die Bildung von Mehrebenenschemen oder mehrschichtigen Schemen, wie zum Beispiel Single- oder Dual-Damascene-Verdrahtungsstrukturen. Die Verdrahtungsstruktur umfasst typischerweise Kupfer (Cu), da Verbindungen auf Cu-Basis im Vergleich zu Verbindungen auf Aluminium(Al)-Basis für eine schnellere Signalübertragung zwischen einer großen Anzahl von Transistoren auf einem komplexen Halbleiterchip sorgen.
  • In einer typischen Verbindungsstruktur verlaufen Metalldurchkontaktierungen senkrecht zu dem Halbleitersubstrat, und Metallleitungen verlaufen parallel zu dem Halbleitersubstrat. In den heutigen IC-Produktchips wird eine weitere Verbesserung der Signalgeschwindigkeit und Verringerung der Signale in benachbarten Signalleitungen (als „Nebensignaleffekte” bekannt) erreicht, indem die Metallleitungen und Metalldurchkontaktierungen (z. B. leitfähige Elemente) in ein dielektrisches Material eingebettet werden, welches eine niedrigere Dielektrizitätskonstante als Siliciumdioxid aufweist.
  • Ein Hauptproblem der Verbindungsstrukturen des Standes der Technik ist es, dass das leitfähige Material im leitfähigen Bereich aufgrund einer hohen Anzahl von Elektromigrationswegen innerhalb des leitfähigen Bereichs einen niedrigen Elektromigrationswiderstand aufweist. Es wird angenommen, dass die hohe Anzahl an Wegen ein Ergebnis der Mikrostruktur und der mittleren Korngröße des leitfähigen Materials ist. Wie dem Fachmann bekannt ist, wird die Elektromigration hauptsächlich durch (1) Grenzflächendiffusion zwischen dem leitfähigen Material und der dielektrischen Deckschicht und (2) Massendiffusion entlang den Korngrenzen des leitfähigen Materials angetrieben. Es wird erwartet, dass das Problem der Elektromigration in der Halbleitertechnik in Zukunft aufgrund der Verkleinerung solcher Einheiten größer wird.
  • KURZE ZUSAMMENFASSUNG
  • Ein Problem, welches in der vorliegenden Erfindung angegangen wird, ist der hohe spezifische elektrische Widerstand, den Leitungen und Durchkontaktierungen aufweisen. Dies wird zu einem bedeutenden Problem, wenn die Elementgrößen der Leitungen und/oder Durchkontaktierungen kleiner als 75 nm werden. Ein großer Anteil des hohen spezifischen elektrischen Widerstands kann auf eine kleine Korngröße (in der Größenordnung von 0,02 Mikrometern oder weniger) in den leitfähigen Elementen, zum Beispiel Kupfer(Cu)-Elementen, zurückgeführt werden. Korngrenzenstreuung kann zu einem Anstieg des Widerstands in leitfähigen Metallen führen. Die kleine Korngröße des leitfähigen Materials in den leitfähigen Elementen wird durch die Verfahrenstechnik des Standes der Technik bewirkt, die bei der Bildung derselben angewendet wird. Das Kornwachstum, das in Generationen größerer Abmessungen beobachtet wurde, ist in sehr kleinen Elementen nicht zu sehen, da die Korngrenzenbewegung aufgrund der Überlagerung sich nicht bis zu den kleinen Elementen herunter erstreckt.
  • Gemäß einer Erscheinungsform der vorliegenden Erfindung wird ein Verfahren zur Bildung einer Verbindungsstruktur bereitgestellt, welches den hohen elektrischen Widerstand, den Verbindungsstrukturen des Standes der Technik aufweisen, wesentlich verringert und in einigen Fällen beseitigt. In einer Ausführungsform der Erfindung umfasst das Verfahren das Bilden mindestens einer Öffnung in einem dielektrischen Material. Danach wird in der mindestens einen Öffnung eine Kornwachstums-Förderungsschicht gebildet. Nach dem Bilden der Kornwachstums-Förderungsschicht wird auf den frei liegenden Flächen der Kornwachstums-Förderungsschicht eine agglomerierte Galvanisierungs-Keimschicht gebildet. Die agglomerierte Galvanisierungs-Keimschicht wird durch Aufbringen und eine anschließende erste Temperbehandlung gebildet. Die erste Temperbehandlung wird unter Bedingungen durchgeführt, die zu einer Agglomeration einer aufgebrachten Galvanisierungs-Keimschicht in der mindestens einen Öffnung führen. Ein großer Teil der Agglomeration erfolgt innerhalb der mindestens einen Öffnung, jedoch nicht auf den oberen horizontalen Flächen der Struktur. Nach der ersten Temperbehandlung wird innerhalb der mindestens einen Öffnung eine leitfähige Struktur gebildet. Die leitfähige Struktur wird durch Aufbringen eines metallhaltigen leitfähigen Materials gebildet, gefolgt von einer anschließenden zweiten Temperbehandlung, die zu einem Kornwachstum des metallhaltigen leitfähigen Materials führt.
  • In einer Ausführungsform wird vor dem Bilden der Kornwachstums-Förderungsschicht in der mindestens einen Öffnung eine Diffusionsbarriere in der mindestens einen Öffnung gebildet. In einer anderen Ausführungsform kann zwischen den Schritten des Bildens der agglomerierten Galvanisierungs-Keimschicht und des Bildens der leitfähigen Struktur eine weitere Galvanisierungs-Keimschicht in der mindestens einen Öffnung gebildet werden.
  • Durch das oben beschriebene Verfahren wird in der mindestens einen Öffnung eine leitfähige Struktur erzeugt, welche eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist. In einigen Ausführungsformen umfasst die leitfähige Struktur in der mindestens einen Öffnung Körner, die eine (111)-Kristallorientierung aufweisen.
  • In einer anderen Erscheinungsform der Erfindung wird eine Verbindungsstruktur bereitgestellt, die einen verringerten elektrischen Widerstand aufweist. Die Verbindungsstruktur umfasst ein dielektrisches Material, welches mindestens eine darin befindliche Öffnung umfasst. Die mindestens eine Öffnung ist mit einer Kornwachstums-Förderungsschicht, einer agglomerierten Galvanisierungs-Keimschicht, die auf oberen Flächen der Kornwachstums-Förderungsschicht angeordnet ist, und einer leitfähigen Struktur gefüllt, die über oberen Flächen der agglomerierten Galvanisierungs-Keimschicht angeordnet ist. Die leitfähige Struktur, welche ein metallhaltiges leitfähiges Material, typischerweise Cu, umfasst, weist eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern auf. In einigen Ausführungsformen umfasst die leitfähige Struktur Körner, die eine (111)-Kristallorientierung aufweisen.
  • In einigen Ausführungsformen der Erfindung liegt in der mindestens einen Öffnung eine Diffusionsbarriere vor. Die Diffusionsbarriere ist zwischen frei liegenden Seitenwänden des dielektrischen Materials, das die mindestens eine Öffnung umfasst, und der Kornwachstums-Förderungsschicht angeordnet. In einer weiteren Ausführungsform der Erfindung ist zwischen der agglomerierten Galvanisierungs-Keimschicht und der leitfähigen Struktur eine weitere Galvanisierungs-Keimschicht angeordnet.
  • BESCHREIBUNG DER VERSCHIEDENEN DARSTELLUNGEN DER ZEICHNUNGEN
  • Im Folgenden werden, lediglich beispielhaft, Ausführungsformen der vorliegenden Erfindung beschrieben, wobei auf die begleitenden Zeichnungen Bezug genommen wird, in welchen:
  • 1 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche eine Verbindungsstruktur gemäß einer Ausführungsform der Erfindung in den Anfangsschritten veranschaulicht, wobei mindestens eine Öffnung in einem dielektrischen Material bereitgestellt ist;
  • 2 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche die Verbindungsstruktur der 1 nach dem Bilden einer optionalen Diffusionsbarriere in der mindestens einen Öffnung veranschaulicht;
  • 3 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche die Verbindungsstruktur der 2 nach dem Bilden einer Kornwachstums-Förderungsschicht in der mindestens einen Öffnung veranschaulicht;
  • 4 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche die Verbindungsstruktur der 3 nach dem Bilden einer Galvanisierungs-Keimschicht veranschaulicht;
  • 5 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche die Verbindungsstruktur der 4 nach Durchführen einer ersten Temperbehandlung veranschaulicht, durch welche die Galvanisierungs-Keimschicht agglomeriert wird;
  • 6 eine bildliche Darstellung (über eine Querschnittsansicht) ist, welche die Verbindungsstruktur der 5 nach dem Bilden einer leitfähigen Struktur in der mindestens einen Öffnung veranschaulicht; wobei in der dargestellten Struktur auf der rechten Seite ein unterer Bereich mit geschlossener Durchkontaktierung veranschaulicht ist; und
  • 7A und 7B bildliche Darstellungen (über Querschnittsansichten) sind, welche alternative Verbindungsstrukturen abbilden, die in der vorliegenden Erfindung gebildet werden können; 7A eine Verbindungsstruktur mit einer Struktur des unteren Bereichs mit offener Durchkontaktierung umfasst, während 7B eine Verbindungsstruktur mit einer Struktur des unteren Bereichs mit verankerter Durchkontaktierung umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, z. B. bestimmte Strukturen, Komponenten, Materialien, Abmessungen, Verarbeitungsschritte und Techniken, ausgeführt, um einige Erscheinungsformen der vorliegenden Erfindung verständlich zu machen. Der Fachmann erkennt jedoch, dass die Erfindung ohne diese speziellen Einzelheiten ausgeführt werden kann. In anderen Fällen sind wohlbekannte Strukturen oder Verarbeitungsschritte nicht detailliert beschrieben worden, um zu vermeiden, dass die Erfindung unklar herausgestellt wird.
  • Es versteht sich, dass, wenn ein Element wie eine Schicht, ein Bereich oder ein Substrat als „auf” oder „über” einem anderen Element befindlich bezeichnet wird, jenes direkt auf dem anderen Element angeordnet sein kann oder auch Elemente vorhanden sein können, die dazwischen angeordnet sind. Im Gegensatz dazu liegen keine dazwischen angeordneten Elemente vor, wenn ein Element als „direkt auf” oder „direkt über” einem anderen Element befindlich bezeichnet wird. Es versteht sich ebenso, dass, wenn ein Element als „unterhalb” oder „unter” einem anderen Element befindlich bezeichnet wird, jenes direkt unterhalb oder unter dem anderen Element angeordnet sein kann oder auch Elemente vorhanden sein können, die dazwischen angeordnet sind. Im Gegensatz dazu liegen keine dazwischen angeordneten Elemente vor, wenn ein Element als „direkt unterhalb” oder „direkt unter” einem anderen Element befindlich bezeichnet wird.
  • In den folgenden Ausführungen werden nun unter Bezugnahme auf die Zeichnungen, welche die vorliegende Patentanmeldung begleiten, Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben. Die Zeichnungen der vorliegenden Patentanmeldung, auf welche hierin im Folgenden noch detaillierter Bezug genommen wird, dienen der Veranschaulichung und sind daher nicht maßstabsgetreu.
  • Es wird zunächst auf 1 Bezug genommen, welche eine anfängliche Verbindungsstruktur 10 veranschaulicht, die in einigen Ausführungsformen der Erfindung verwendet werden kann. Speziell umfasst die anfängliche Verbindungsstruktur 10, die in 1 dargestellt ist, eine Mehrebenenverbindung, die eine untere Verbindungsebene 12 und eine obere Verbindungsebene 16 umfasst, welche zum Teil durch eine dielektrische Deckschicht 14 getrennt sind. Die untere Verbindungsebene 12, welche über einem Halbleitersubstrat angeordnet sein kann, das eine oder mehrere Halbleitereinheiten umfasst, umfasst ein erstes dielektrisches Material 18, welches mindestens ein leitfähiges Element (d. h. einen leitfähigen Bereich) 20 aufweist, das durch eine Barriereschicht 22 von dem ersten dielektrischen Material 18 getrennt ist. Die obere Verbindungsebene 16 umfasst ein zweites dielektrisches Material 24, welches mindestens eine darin befindliche Öffnung aufweist. In 1 sind zwei Öffnungen dargestellt; mit der Bezugszahl 26 ist eine Leitungsöffnung für eine Single-Damascene-Struktur gekennzeichnet, und mit den Bezugszahlen 28A und 28B sind eine Durchkontaktierungsöffnung bzw. eine Leitungsöffnung für eine Dual-Damascene-Struktur gekennzeichnet. Obwohl 1 eine separate Leitungsöffnung und eine Öffnung für eine Durchkontaktierung und eine Leitung veranschaulicht, sind in der vorliegenden Erfindung auch Fälle vorgesehen, wo nur die Leitungsöffnung vorliegt, oder Fälle, wo die Öffnung für die Kombination von Durchkontaktierung und Leitung vorliegt. Die Elementgröße für die mindestens eine Öffnung kann variieren. In einigen Ausführungsformen beträgt die Elementgröße der mindestens einen Öffnung weniger als 75 nm.
  • Die in 1 dargestellte anfängliche Verbindungsstruktur 10 kann unter Anwendung von Standard-Verbindungsverarbeitungstechniken hergestellt werden, welche auf dem Fachgebiet wohlbekannt sind. Zum Beispiel kann die anfängliche Verbindungsstruktur 10 gebildet werden, indem das erste dielektrische Material 18 auf eine Fläche eines (nicht dargestellten) Substrats aufgebracht wird. Das nicht dargestellte Substrat kann ein Halbleitermaterial, ein isolierendes Material, ein leitfähiges Material oder eine beliebige Kombination derselben umfassen. Wenn das Substrat aus einem Halbleitermaterial besteht, kann ein beliebiger Halbleiter wie Si, SiGe, SiGeC, SiC, Ge-Legierungen, GaAs, InAs, InP und andere Halbleiter aus Gruppe-III/V- oder Gruppe II/VI-Verbindungen verwendet werden. Außer diesen aufgelisteten Typen von Halbleitermaterialien sind in der vorliegenden Erfindung auch die Fälle vorgesehen, dass es sich bei dem Halbleitersubstrat um einen geschichteten Halbleiter handelt, zum Beispiel Si/SiGe, Si/SiC, Silicium-auf-Isolator(SOI)- oder Siliciumgermanium-auf-Isolator(SGOI)-Substrate.
  • Wenn es sich bei dem Substrat um ein isolierendes Material handelt, kann es sich bei dem isolierenden Material um einen organischen Isolator, einen anorganischen Isolator oder eine Kombination derselben handeln, z. B. mehrschichtige Substrate. Wenn es sich bei dem Substrat um ein leitendes Material handelt, kann das Substrat zum Beispiel Poly-Si, ein elementares Metall, Legierungen elementarer Metalle, ein Metallsilicid, ein Metallnitrid oder Kombinationen derselben umfassen, z. B. mehrschichtige Substrate. Wenn das Substrat ein Halbleitermaterial umfasst, können darauf eine oder mehrere Halbleitereinheiten, wie zum Beispiel Komplementär-Metalloxid-Halbleiter(CMOS)-Einheiten, hergestellt sein.
  • Das erste dielektrische Material 18 der unteren Verbindungsebene 12 kann ein beliebiges Dielektrikum für Verbindungen zwischen Ebenen oder innerhalb von Ebenen umfassen, z. B. anorganische Dielektrika oder organische Dielektrika. Das erste dielektrische Material 18 kann porös oder nicht porös sein. Einige Beispiele für geeignete Dielektrika, die als das erste dielektrische Material 18 verwendet werden können, sind, ohne darauf beschränkt zu sein, SiO2, Silsesquioxane, C-dotierte Oxide (d. h. Organosilicate), welche Si-, C-, O- und H-Atome umfassen, wärmehärtbare Polyarylenether oder mehrschichtige Dielektrika aus den vorstehenden. Der Begriff „Polyarylen” wird in der vorliegenden Patentanmeldung verwendet, um Aryleinheiten oder inert substituierte Aryleinheiten zu bezeichnen, welche durch Bindungen, kondensierte Ringe oder inerte Verbindungsgruppen wie zum Beispiel Sauerstoffatome, Schwefelatome, Sulfongruppen, Sulfoxidgruppen, Carbonylgruppen und Ähnliches miteinander verbunden sind.
  • Das erste dielektrische Material 18 weist typischerweise eine Dielektrizitätskonstante von ungefähr 4,0 oder weniger auf, wobei eine Dielektrizitätskonstante von 2,8 oder weniger noch typischer ist. Diese Dielektrika weisen im Vergleich zu dielektrischen Materialien einer höheren Dielektrizitätskonstante als 4,0 im Allgemeinen geringere parasitische Nebensignaleffekte auf. Die Dicke des ersten dielektrischen Materials 18 kann in Abhängigkeit von dem verwendeten dielektrischen Material ebenso wie in Abhängigkeit von der genauen Anzahl der Dielektrika in der unteren Verbindungsebene 12 variieren. Typischerweise und bei normalen Verbindungsstrukturen weist das erste dielektrische Material 18 eine Dicke von 200 nm bis 450 nm auf.
  • Die untere Verbindungsebene 12 weist auch mindestens ein leitfähiges Element 20 auf, welches in das erste dielektrische Material 18 eingebettet ist (d. h. in diesem angeordnet ist). Das leitfähige Element 20 umfasst einen leitfähigen Bereich, welcher durch eine Barriereschicht 22 von dem ersten dielektrischen Material 18 getrennt ist. Das leitfähige Element 20 kann durch Lithographie (d. h. Aufbringen eines Photoresists auf die Oberfläche des ersten dielektrischen Materials 18, Belichten des Photoresists mit einem gewünschten Strahlungsmuster und Entwickeln des belichteten Resists unter Verwendung eines herkömmlichen Resistentwicklers), Ätzen (Trocken- oder Nassätzen) einer Öffnung in das erste dielektrische Material 18 und Füllen des geätzten Bereichs mit der Barriereschicht 22 und anschließend mit einem leitfähigen Material, welches den leitfähigen Bereich bildet, gebildet werden. Die Barriereschicht 22, welche Ta, TaN, Ti, TiN, Ru, RuN, W, WN oder ein beliebiges anderes Material umfassen kann, das als Barriere zur Verhinderung der Diffusion von leitfähigem Material durch jene hindurch dienen kann, wird typischerweise durch ein Abscheidungsverfahren gebildet, wie zum Beispiel Atomschichtabscheidung (Atomic Layer Deposition, ALD), chemische Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD), plasmaunterstützte chemische Abscheidung aus der Gasphase (Plasma Enhanced Chemical Vapor Deposition, PECVD), physikalische Abscheidung aus der Gasphase (Physical Vapor Deposition, PVD), Sputtern, chemische Abscheidung aus der Losung oder galvanische Abscheidung.
  • Die Dicke der Barriereschicht 22 kann in Abhängigkeit von dem genauen Mittel des Abscheidungsverfahrens ebenso wie in Abhängigkeit von dem verwendeten Material variieren. Typischerweise weist die Barriereschicht 22 eine Dicke von 4 nm bis 40 nm auf, wobei eine Dicke von 7 nm bis 20 nm noch typischer ist.
  • Nach der Bildung der Barriereschicht 22 wird der verbleibende Bereich der Öffnung in dem ersten dielektrischen Material 18 mit einem leitfähigen Material gefüllt, welches den leitfähigen Bereich bildet. Das leitfähige Material, welches bei der Bildung des leitfähigen Bereichs verwendet wird, umfasst zum Beispiel Poly-Si, ein leitfähiges Metall, eine Legierung, welche mindestens ein leitfähiges Metall umfasst, ein leitfähiges Metallsilicid oder Kombinationen derselben. Vorzugsweise handelt es sich bei dem leitfähigen Material, welches bei der Bildung des leitfähigen Bereichs verwendet werden kann, um ein metallhaltiges leitfähiges Material wie zum Beispiel Cu, W oder Al, wobei in einigen Ausführungsformen der vorliegenden Erfindung Cu oder eine Cu-Legierung (z. B. AlCu) bevorzugt werden. Das leitfähige Material kann in die verbleibende Öffnung in dem ersten dielektrischen Material 18 gefüllt werden, wobei ein herkömmliches Abscheidungsverfahren angewendet wird, z. B., ohne darauf beschränkt zu sein, CVD, PECVD, Sputtern, chemische Abscheidung aus der Lösung oder galvanische Abscheidung. Nach dem Aufbringen kann ein herkömmliches Planarisierungsverfahren, zum Beispiel chemisch-mechanisches Polieren (CMP), angewendet werden, um für eine Struktur zu sorgen, bei welcher die Barriereschicht 22 und das leitfähige Element 20 beide eine obere Fläche aufweisen, die mit der oberen Fläche des ersten dielektrischen Materials 18 im Wesentlichen koplanar ist.
  • Obwohl nicht speziell veranschaulicht, kann das hierin im Folgenden beschriebene erfinderische Verfahren angewendet werden, um das leitfähige Element 20 mit einer leitfähigen Struktur bereitzustellen, welche eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist. Der Begriff „mittlere Korngröße” wird überall in dieser Patentanmeldung verwendet, um die mittlere Korngröße des leitfähigen Materials der leitfähigen Struktur zu bezeichnen. Die mittlere Korngröße wird mit Standardtechniken gemessen, die dem Fachmann wohlbekannt sind, zum Beispiel durch Legen eines polierten und geätzten Probestücks unter ein Mikroskop und Zählen der Anzahl der Körner innerhalb einer bestimmten Fläche. Die mittlere Korngröße in der Mikrostruktur wird dann auf der Grundlage der bekannten Vergrößerung, der Anzahl der Körner und der untersuchten Fläche berechnet.
  • Nach dem Bilden des mindestens einen leitfähigen Elements 20 kann auf der Oberfläche der unteren Verbindungsebene 12 eine dielektrische Deckschicht 14 gebildet werden, wobei ein herkömmliches Abscheidungsverfahren angewendet wird, zum Beispiel CVD, PECVD, chemische Abscheidung aus der Lösung oder Aufdampfen. In einigen Ausführungsformen wird die dielektrische Deckschicht 14 weggelassen. Die dielektrische Deckschicht 14 umfasst ein beliebiges geeignetes dielektrisches Deckmaterial wie zum Beispiel SiC, Si4NH3, SiO2, ein mit Kohlenstoff dotiertes Oxid, ein mit Stickstoff und Wasserstoff dotiertes Siliciumcarbid SiC(N,H) oder mehrschichtige Strukturen derselben. Die Dicke der Deckschicht 14 kann in Abhängigkeit von der angewendeten Technik zum Bilden derselben sowie in Abhängigkeit vom Materialaufbau der Schicht variieren. Typischerweise weist die Deckschicht 14 eine Dicke von 15 nm bis 55 nm auf, wobei eine Dicke von 25 nm bis 45 nm noch typischer ist.
  • Die obere Verbindungsebene 16 wird durch Aufbringen des zweiten dielektrischen Materials 24 auf die obere frei liegende Fläche der dielektrischen Deckschicht 14, falls vorhanden, oder direkt auf die untere Verbindungsebene 12 gebildet, wenn die dielektrische Deckschicht 14 nicht vorhanden ist. Das zweite dielektrische Material 24 kann dasselbe dielektrische Material oder ein anderes dielektrisches Material, vorzugsweise dasselbe dielektrische Material wie jenes des ersten dielektrischen Materials 18 der unteren Verbindungsebene 12 umfassen. Die Verfahrenstechniken und die Bereiche für die Dicke des ersten dielektrischen Materials 18 sind hier auch für das zweite dielektrische Material 24 anwendbar. In dem zweiten dielektrischen Material 24 wird durch Lithographie, wie oben beschrieben, und Ätzen mindestens eine Öffnung gebildet. Die Ätzbehandlung kann ein Trockenätzverfahren, ein nasschemisches Ätzverfahren oder eine Kombination dieser umfassen. Der Begriff „Trockenätzen” wird hierin zur Bezeichnung einer Ätztechnik, wie z. B. reaktives Ionenätzen, Ionenstrahlätzen, Plasmaätzen oder Laserablation, verwendet. In 1 sind zwei Öffnungen dargestellt; mit der Bezugszahl 26 ist eine Leitungsöffnung für eine Single-Damascene-Struktur gekennzeichnet, und mit den Bezugszahlen 28A und 28B sind eine Durchkontaktierungsöffnung bzw. eine Leitungsöffnung für eine Dual-Damascene-Struktur gekennzeichnet. Es wird erneut betont, dass in der vorliegenden Erfindung auch Strukturen vorgesehen sind, welche nur die Öffnung 26 oder die Öffnungen 28A und 28B umfassen.
  • In den Fällen, dass eine Durchkontaktierungsöffnung 28A und eine Leitungsöffnung 28B gebildet werden, wird in dem Ätzschritt auch ein Abschnitt der dielektrischen Deckschicht 14 entfernt, der oben auf dem leitfähigen Element 20 angeordnet ist, um einen elektrischen Kontakt zwischen der Verbindungsebene 12 und der Ebene 16 herzustellen.
  • Eine optionale Diffusionsbarriere 30, welche Diffusionsbarriereneigenschaften aufweist, kann bereitgestellt werden, indem die optionale Diffusionsbarriere 30 auf allen frei liegenden Flächen (einschließlich der Wandflächen in der Öffnung) des zweiten dielektrischen Materials 24 gebildet wird. Die resultierende Struktur, welche die optionale Barriereschicht 30 umfasst, ist zum Beispiel in 2 dargestellt. Die optionale Diffusionsbarriere 30 umfasst dasselbe Material wie oder ein anderes Material als das der Barriereschicht 22. Somit kann die optionale Diffusionsbarriere 30 Ta, TaN, Ti, TiN, Ru, RuN, W, WN oder ein beliebiges anderes Material umfassen, welches als Barriere dienen kann, um zu verhindern, dass ein leitfähiges Material durch jenes hindurch diffundiert. Es sind auch Kombinationen dieser Materialien vorgesehen, wobei eine mehrschichtige gestapelte Diffusionsbarriere gebildet wird. Die optionale Diffusionsbarriere 30 kann unter Anwendung eines Abscheidungsverfahrens wie zum Beispiel Atomschichtabscheidung (ALD), chemische Abscheidung aus der Gasphase (CVD), plasmaunterstützte chemische Abscheidung aus der Gasphase (PECVD), physikalische Abscheidung aus der Gasphase (PVD), Sputtern, chemische Abscheidung aus der Lösung oder galvanische Abscheidung gebildet werden.
  • Wenn die optionale Diffusionsbarriere vorliegt, kann die Dicke der optionalen Diffusionsbarriere 30 in Abhängigkeit. von der Anzahl der Materialschichten in der Barriere, der angewendeten Technik zur Bildung derselben sowie dem Material der Diffusionsbarriere selbst variieren. Typischerweise weist die optionale Diffusionsbarriere 30 eine Dicke von 4 nm bis 40 nm auf, wobei eine Dicke von 7 nm bis 20 nm noch typischer ist.
  • 3 zeigt die Struktur der 2 nach der Bildung der Kornwachstums-Förderungsschicht (Grain Growth Promotion Layer, GGPL) 32 auf der optionalen Diffusionsbarriere 30. In Ausführungsformen, bei denen keine optionale Diffusionsbarriere 30 vorliegt, wird die GGPL 32 auf frei liegenden Flächen des zweiten dielektrischen Materials 24 gebildet, einschließlich der frei liegenden Flächen in jeder der Öffnungen. Die GGPL 32 besteht aus einem beliebigen Material, typischerweise aus einem Metall oder einer Metalllegierung, welches bei der Bildung eines leitfähigen Materials hilft, das eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist. Beispiele für geeignete Materialien für die GGPL 32 sind, ohne darauf beschränkt zu sein, Ru, Co, Ir, Rh, Mo, Re, Hf, Nb und Legierungen dieser. In einigen Ausführungsformen werden als GGPL 32 vorzugsweise Ru, Ir, Co oder Rh verwendet.
  • Die GGPL 32 kann durch ein herkömmliches Abscheidungsverfahren gebildet werden, zum Beispiel durch chemische Abscheidung aus der Gasphase (CVD), plasmaunterstützte chemische Abscheidung aus der Gasphase (PECVD), Atomschichtabscheidung (ALD) und physikalische Abscheidung aus der Gasphase (PVD). Die Dicke der GGPL 32 kann in Abhängigkeit von einer Anzahl von Faktoren variieren, zum Beispiel in Abhängigkeit von der Materialzusammensetzung der GGPL 32 und der angewendeten Technik zur Bildung derselben. Typischerweise weist die GGPL 32 eine Dicke von 0,5 nm bis 10 nm auf, wobei eine Dicke von weniger als 6 nm noch typischer ist.
  • Es wird angenommen, dass die GGPL 32 bei der Bildung der leitfähigen Struktur, die eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist, durch eine niedrige Grenzflächenenergie zwischen der GGPL 32 und der später aufgebrachten Galvanisierungs-Keimschicht(en) und des metallhaltigen leitfähigen Materials hilft.
  • 4 zeigt die nach dem Bilden einer Galvanisierungs-Keimschicht 34 gebildete Struktur. Die Galvanisierungs-Keimschicht 34 hilft beim Wachstum eines danach gebildeten metallhaltigen leitfähigen Materials in der mindestens einen Öffnung. Die Galvanisierungs-Keimschicht 34 kann ein leitfähiges Metall oder eine Metalllegierung wie jene umfassen, die bei der Bildung der leitfähigen Struktur 38 verwendet wird, was unten noch detaillierter beschrieben wird. Typischerweise, und wenn die leitfähige Struktur 38 Cu als metallhaltiges leitfähiges Material umfasst, umfasst die Galvanisierungs-Keimschicht 34 Cu, CuAl, CuIr, CuTa, CuRh oder andere Kupferlegierungen, d. h. Cu-haltige Legierungen.
  • Die Galvanisierungs-Keimschicht 34 kann über ein herkömmliches Abscheidungsverfahren gebildet werden, zum Beispiel ALD, CVD, PECVD, PVD, chemische Abscheidung aus der Lösung und andere ähnliche Abscheidungsverfahren. Die Dicke der Galvanisierungs-Keimschicht 34 kann variieren und liegt in Bereichen, die dem Fachmann wohlbekannt sind. Typischerweise weist die Galvanisierungs-Keimschicht 34 eine Dicke von 2 nm bis 80 nm auf.
  • In einigen Ausführungsformen der vorliegenden Erfindung wird die Galvanisierungs-Keimschicht 34 bei einer Abscheidungstemperatur von 30°C oder weniger gebildet, wobei eine Abscheidungstemperatur von 20°C bis 30°C bevorzugt wird. Durch Abscheidung bei einer solch niedrigen Temperatur wird eine folgende Agglomeration von leitfähigem Material in der mindestens einen Öffnung vermieden.
  • 5 zeigt die Struktur, die nach der Vornahme einer ersten Temperbehandlung an der in 4 dargestellten Struktur gebildet wird. Die erste Temperbehandlung wird unter Bedingungen durchgeführt, welche zu einer wesentlichen Agglomeration der Galvanisierungs-Keimschicht 34 führen. In 5 ist die agglomerierte Galvanisierungs-Keimschicht, die durch diese erste Temperbehandlung gebildet wird, mit 34' gekennzeichnet. Obwohl 5 die agglomerierte Galvanisierungs-Keimschicht 34' als kontinuierliche Schicht darstellt, kann die agglomerierte Galvanisierungs-Keimschicht 34' auch diskontinuierlich sein, z. B. Unterbrechungen innerhalb der Schicht aufweisen. Wenn die agglomerierte Galvanisierungs-Keimschicht 34' diskontinuierlich ist, können Abschnitte der darunter liegenden Diffusionsbarriere oder des zweiten dielektrischen Materials frei liegen. Es ist zu beobachten, dass ein großer Teil der Agglomeration der Galvanisierungs-Keimschicht 34 in der mindestens einen Öffnung erfolgt, jedoch nicht auf horizontalen Flächen der Verbindungsstruktur.
  • Es wird angenommen, dass die agglomerierte Galvanisierungs-Keimschicht 34' innerhalb der mindestens einen Öffnung recht große Metallkörner aufweist. Diese großen Metallkörner sind die Keimkristallite für das Kornwachstum des später aufgebrachten metallhaltigen leitfähigen Materials. Da diese großen Metallkörner, z. B. die Keimkristallite, in der mindestens einen Öffnung bereits vorliegen, kann durch eine Temperbehandlung nach dem Aufbringen des leitfähigen Materials eine leitfähige Struktur mit großer Korngröße erhalten werden.
  • Die erste Temperbehandlung, welche die wesentliche Agglomeration der Galvanisierungs-Keimschicht 34 bewirkt, erfolgt typischerweise bei einer Temperatur von 200°C bis 400°C, wobei eine Temperatur von 250°C bis 300°C noch typischer ist. In einer Ausführungsform wird die erste Temperbehandlung in einer reduzierenden Atmosphäre wie zum Beispiel H2, N2 oder einem Gemisch dieser durchgeführt. In einer anderen Ausführungsform wird die erste Temperbehandlung im Vakuum durchgeführt. Die erste Temperbehandlung wird für eine Dauer durchgeführt, die zu einer ausreichenden Agglomeration der Galvanisierungs-Keimschicht 34 in der mindestens einen Öffnung führt. Typischerweise wird die Temperbehandlung für eine Dauer von 100 Minuten oder weniger durchgeführt, wobei eine Dauer von 30 Minuten oder weniger noch typischer ist.
  • In einigen Ausführungsformen der Erfindung kann auf der agglomerierten Galvanisierungs-Keimschicht 34' eine (nicht dargestellte) weitere Galvanisierungs-Keimschicht gebildet werden. Die weitere Galvanisierungs-Keimschicht kann dasselbe oder ein anderes Galvanisierungs-Keimmaterial umfassen wie/als die Galvanisierungs-Keimschicht 34. Typischerweise besteht die (nicht dargestellte) weitere Galvanisierungs-Keimschicht aus demselben Galvanisierungs-Keimmaterial wie die Galvanisierungs-Keimschicht 34. Die weitere Galvanisierungs-Keimschicht kann unter Anwendung einer der Abscheidungstechniken gebildet werden, die oben in Bezug auf die Galvanisierungs-Keimschicht 34 angegeben sind. Auch kann die weitere Galvanisierungs-Keimschicht eine Dicke innerhalb des oben für die Galvanisierungs-Keimschicht 34 angegebenen Bereichs aufweisen. Die weitere Galvanisierungs-Keimschicht wird verwendet, um sicherzustellen, dass während der folgenden Bildung der leitfähigen Struktur keine Abschnitte der darunter liegenden Diffusionsbarriere oder des zweiten dielektrischen Materials frei liegen.
  • 6 zeigt die Struktur nach dem Bilden einer leitfähigen Struktur 38 in der mindestens einen Öffnung. Die in 6 gezeigte Verbindungsstruktur stellt eine mögliche Ausführungsform der vorliegenden Erfindung dar, während die in 7A und 7B gezeigten Verbindungsstrukturen andere mögliche Ausführungsformen der vorliegenden Erfindung darstellen. In 6 ist eine Verbindungsstruktur mit einem unteren Bereich mit geschlossener Durchkontaktierung dargestellt. In 7A ist die leitfähige Struktur 38 in einer Struktur mit einem unteren Bereich mit offener Durchkontaktierung ausgebildet. Die Verbindungsstruktur mit offener Durchkontaktierung wird durch Entfernen der optionalen Diffusionsbarriere 30 aus dem unteren Bereich der Durchkontaktierung 28A durch Ionenbeschuss oder ein anderes ähnliches gerichtetes Ätzverfahren vor dem Aufbringen der anderen Elemente gebildet. In 7B ist eine Verbindungsstruktur mit einem unteren Bereich mit verankerter Durchkontaktierung dargestellt. Die Verbindungsstruktur mit unterem Bereich mit verankerter Durchkontaktierung wird gebildet, indem zunächst eine Aussparung in das leitfähige Element 20 geätzt wird, wobei ein selektives Ätzverfahren angewendet wird. Anschließend wird die optionale Diffusionsbarriere 30 gebildet, und sie wird aus dem unteren Abschnitt der Durchkontaktierung und aus der Aussparung selektiv entfernt, wobei eine der oben angegebenen Techniken angewendet wird. Die anderen Elemente, d. h. die GGPL 32, die agglomerierte Galvanisierungs-Keimschicht 34' und die leitfähige Struktur 38 werden anschließend gebildet, wie hierin beschrieben.
  • In jeder der veranschaulichten Strukturen kann die leitfähige Struktur 38 dasselbe oder ein anderes, vorzugsweise dasselbe, metallhaltige leitfähige Material wie/als jenes des leitfähigen Elements 20 umfassen; es sei angemerkt, dass das leitfähige Material, das bei der Bildung der leitfähigen Struktur 38 verwendet wird, nicht Poly-Si umfasst. Vorzugsweise werden Cu, Al, W oder Legierungen dieser als metallhaltiges leitfähiges Material der leitfähigen Struktur 38 verwendet, wobei Cu oder AlCu am meisten bevorzugt werden. Das metallhaltige leitfähige Material der leitfähigen Struktur 38 wird unter Anwendung derselben Abscheidungsverfahren gebildet, wie sie oben bei der Bildung des leitfähigen Elements 20 beschrieben sind. Nach dem Aufbringen des metallhaltigen leitfähigen Materials in der mindestens einen Öffnung wird eine zweite Temperbehandlung durchgeführt, welche die Bildung der leitfähigen Struktur 38 bewirkt. Die zweite Temperbehandlung, welche bei der Bildung der leitfähigen Struktur 38 angewendet wird, erfolgt typischerweise bei einer Temperatur von 80°C bis 300°C, wobei eine Temperatur von 100°C bis 200°C noch typischer ist. Die zweite Temperbehandlung erfolgt typischerweise in einer inerten Umgebung, zum Beispiel N2, He und/oder Ar. Die Dauer der zweiten Temperbehandlung kann variieren. Typischerweise und beispielhaft wird die zweite Temperbehandlung für eine Dauer von 60 Minuten oder weniger durchgeführt.
  • Die so gebildete leitfähige Struktur 38 umfasst ein metallhaltiges leitfähiges Material, wie oben erwähnt. Die leitfähige Struktur 38 weist ferner eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern auf. In einer Ausführungsform beträgt die mittlere Korngröße der leitfähigen Struktur 38 0,05 Mikrometer bis 0,5 Mikrometer. In einer anderen Ausführungsform beträgt die mittlere Korngröße der leitfähigen Struktur 38 0,08 Mikrometer bis 0,2 Mikrometer. In einigen Ausführungsformen umfasst die leitfähige Struktur leitfähige Körner, welche eine (111)-Kristallorientierung aufweisen. Der Begriff „Bambus-Mikrostruktur” wird hierin verwendet, um zu beschreiben, dass das leitfähige Material der leitfähigen Struktur 38 aus Körnern zusammengesetzt ist, welche alle größer sind als die Querschnittsabmessungen der Verbindung. Eine Bambus-Mikrostruktur unterscheidet sich von einer bambusähnlichen Mikrostruktur, bei welcher es sich um eine Mischung aus Bambus-Mikrostruktur und polykristallinen Mikrostrukturen entlang der Länge der Verbindungsstruktur handelt.
  • Nach dem Aufbringen des leitfähigen Materials kann die Mikrostruktur planarisiert werden. Durch das Planarisierungsverfahren, welches vor oder nach der zweiten Temperbehandlung erfolgen kann, werden die optionale Diffusionsbarriere 30, die GGPL 32, die agglomerierte Galvanisierungs-Keimschicht 34' und die leitfähige Struktur 38 entfernt, die oberhalb der horizontalen Oberfläche der oberen Verbindungsebene 16 angeordnet sind.
  • Das Verfahren der vorliegenden Patentanmeldung ist beim Bilden einer solchen leitfähigen Struktur als leitfähiges Element in einer beliebigen oder allen der Verbindungsebenen einer Verbindungsstruktur anwendbar. Dieselben grundlegenden Verfahrensschritte können angewendet werden, um andere Halbleiterstrukturen zu bilden, wie zum Beispiel einen Feldeffekttransistor, in welchem es sich bei dem leitfähigen Material um eine Gate-Elektrode handelt, welche die erfinderische Mikrostruktur und mittlere Korngröße aufweist.
  • Die Auswirkungen der Korngröße und Morphologie der leitfähigen Struktur 38 in einer Verbindungsstruktur umfassen das Folgende: (i) die relativ große Korngröße der leitfähigen Struktur 38 sorgt für eine leitfähige Struktur 38, welche im Vergleich zu anderen Morphologien eine geringe Anzahl an Korngrenzen, einen schwachen Elektronenstreueffekt (in der Größenordnung von ungefähr 10%–30% weniger als im Stand der Technik) und einen relativ niedrigen elektrischen Widerstand (in der Größenordnung von ungefähr 10%–30% weniger als im Stand der Technik) aufweist. Wegen dieser Eigenschaften zeigt die Verbindungsstruktur der vorliegenden Erfindung bessere Leistungseigenschaften als eine herkömmliche Verbindungsstruktur. (ii) Die Bambus-Mikrostruktur stellt weniger Elektromigrationswege innerhalb der leitfähigen Struktur und einen hohen Elektromigrationswiderstand bereit und kann einer Stromdichte (von mehr als 6 mA/μm2) standhalten und sorgt somit für eine bessere Zuverlässigkeit der Schaltung.
  • Obwohl die vorliegende Erfindung speziell in Bezug auf bevorzugte Ausführungsformen derselben dargestellt und beschrieben worden ist, versteht der Fachmann, dass die vorstehenden und andere Veränderungen von Formen und Einzelheiten vorgenommen werden können, ohne von der Idee und dem Umfang der vorliegenden Erfindung abzuweichen. Die vorliegende Erfindung soll daher nicht auf die beschriebenen und veranschaulichten genauen Formen und Einzelheiten beschränkt sein, sondern durch den Umfang der folgenden Patentansprüche bestimmt werden.

Claims (23)

  1. Verbindungsstruktur, welche das Folgende umfasst: ein dielektrisches Material, welches mindestens eine darin befindliche Öffnung umfasst; eine Kornwachstums-Förderungsschicht, die in der mindestens einen Öffnung angeordnet ist; eine agglomerierte Galvanisierungs-Keimschicht, die über oberen Flächen der Kornwachstums-Förderungsschicht angeordnet ist; und eine leitfähige Struktur, die in der mindestens einen Öffnung und auf oberen Flächen der agglomerierten Galvanisierungs-Keimschicht angeordnet ist, wobei die leitfähige Struktur ein metallhaltiges leitfähiges Material umfasst, welches eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist.
  2. Verbindungsstruktur nach Anspruch 1, wobei die leitfähige Struktur leitfähige Körner umfasst, welche eine (111)-Kristallorientierung aufweisen.
  3. Verbindungsstruktur nach Anspruch 1 oder 2, wobei es sich bei dem dielektrischen Material um eines aus SiO2, einem Silsesquioxan, einem mit C dotierten Oxid, welches Si-, C-, O- und H-Atome umfasst, und einem wärmehärtbaren Polyarylenether handelt.
  4. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei es sich bei der mindestens einen Öffnung um eine Leitungsöffnung, eine Durchkontaktierungsöffnung, eine kombinierte Leitungs- und Durchkontaktierungsöffnung oder Kombinationen derselben handelt.
  5. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei die Kornwachstums-Förderungsschicht Ru, Co, Ir, Rh, Mo, Re, Hf, Nb oder Legierungen derselben umfasst.
  6. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei die Kornwachstums-Förderungsschicht eine Dicke von 0,5 nm bis 10 nm aufweist.
  7. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, welche ferner eine Diffusionsbarriere umfasst, die unterhalb der Kornwachstums-Förderungsschicht angeordnet ist, wobei die Diffusionsbarriere Ta, TaN, Ti, TiN, Ru, RuN, W, WN oder irgendein anderes Material umfasst, welches als Barriere zur Verhinderung der Diffusion von leitfähigem Material durch jenes hindurch dienen kann.
  8. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei die agglomerierte Galvanisierungs-Keimschicht Cu oder eine Cu-haltige Legierung umfasst.
  9. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei zwischen der agglomerierten Galvanisierungs-Keimschicht und der leitfähigen Struktur eine weitere Galvanisierungs-Keimschicht angeordnet ist.
  10. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei das metallhaltige leitfähige Material der leitfähigen Struktur ein leitfähiges Metall, eine Legierung, die mindestens ein leitfähiges Metall umfasst, oder ein leitfähiges Metallsilicid umfasst.
  11. Verbindungsstruktur nach Anspruch 10, wobei es sich bei dem metallhaltigen leitfähigen Material um ein leitfähiges Metall handelt, welches aus der Gruppe ausgewählt ist, die aus Cu, Al, W und AlCu besteht.
  12. Verbindungsstruktur nach einem der vorhergehenden Ansprüche, wobei die leitfähige Struktur in einer Struktur mit einem unteren Bereich mit offener Durchkontaktierung, einer Struktur mit einem unteren Bereich mit verankerter Durchkontaktierung oder einer Struktur mit einem unteren Bereich mit geschlossener Durchkontaktierung vorliegt.
  13. Verbindungsstruktur, welche das Folgende umfasst: ein dielektrisches Material, welches mindestens eine darin befindliche Öffnung umfasst; eine Diffusionsbarriere, die in der mindestens einen Öffnung angeordnet ist; eine Kornwachstums-Förderungsschicht, die auf der Diffusionsbarriere angeordnet ist; eine agglomerierte Galvanisierungs-Keimschicht, die auf der Kornwachstums-Förderungsschicht angeordnet ist; eine weitere Galvanisierungs-Keimschicht, die auf der agglomerierten Galvanisierungs-Keimschicht angeordnet ist; und eine kupferhaltige leitfähige Struktur, die in der mindestens einen Öffnung angeordnet ist, wobei die kupferhaltige leitfähige Struktur eine Bambus-Mikrostruktur, eine mittlere Korngröße von mehr als 0,05 Mikrometern und Kupferkörner mit einer (111)-Kristallorientierung aufweist.
  14. Verfahren zur Bildung einer Verbindungsstruktur, welches das Folgende umfasst: Bilden mindestens einer Öffnung in einem dielektrischen Material; Bilden einer Kornwachstums-Förderungsschicht in der mindestens einen Öffnung; Bilden einer agglomerierten Galvanisierungs-Keimschicht in der mindestens einen Öffnung; und Bilden einer leitfähigen Struktur in der mindestens einen Öffnung auf der agglomerierten Galvanisierungs-Keimschicht, wobei die leitfähige Struktur ein metallhaltiges leitfähiges Material umfasst, welches eine Bambus-Mikrostruktur und eine mittlere Korngröße von mehr als 0,05 Mikrometern aufweist.
  15. Verfahren nach Anspruch 14, welches vor dem Bilden der Kornwachstums-Förderungsschicht ferner das Bilden einer Diffusionsbarriere in der mindestens einen Öffnung umfasst.
  16. Verfahren nach Anspruch 14 oder Anspruch 15, wobei das Bilden der Kornwachstums-Förderungsschicht bei einer Abscheidungstemperatur von 400°C oder weniger erfolgt.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Bilden der agglomerierten Galvanisierungs-Keimschicht das Abscheiden einer Galvanisierungs-Keimschicht und die Temperbehandlung der Galvanisierungs-Keimschicht umfasst.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei die Temperbehandlung in einer reduzierenden Atmosphäre oder im Vakuum bei einer Temperatur von 200°0 bis 400°C durchgeführt wird.
  19. Verfahren nach einem der Ansprüche 14 bis 18, welches ferner das Bilden einer weiteren Galvanisierungs-Keimschicht auf der agglomerierten Galvanisierungs-Keimschicht umfasst.
  20. Verfahren nach einem der Ansprüche 14 bis 19, wobei das Bilden der leitfähigen Struktur das Abscheiden des metallhaltigen leitfähigen Materials in der mindestens einen Öffnung und die Temperbehandlung des metallhaltigen leitfähigen Materials umfasst.
  21. Verfahren nach Anspruch 20, wobei die Temperbehandlung bei einer Temperatur von 80°C bis 300°C durchgeführt wird.
  22. Verfahren nach einem der Ansprüche 14 bis 21, wobei die leitfähige Struktur Körner umfasst, die eine (111)-Kristallorientierung aufweisen.
  23. Verfahren zur Bildung einer Verbindungsstruktur, welches das Folgende umfasst: Bilden mindestens einer Öffnung in einem dielektrischen Material; Bilden einer Diffusionsbarriere in der mindestens einen Öffnung; Bilden einer Kornwachstums-Förderungsschicht auf oberen Flächen der Diffusionsbarriere; Bilden einer agglomerierten Galvanisierungs-Keimschicht in der mindestens einen Öffnung; Bilden einer weiteren Galvanisierungs-Keimschicht auf der agglomerierten Galvanisierungs-Keimschicht; und Bilden einer kupferhaltigen leitfähigen Struktur in der mindestens einen Öffnung, wobei die kupferhaltige leitfähige Struktur eine Bambus-Mikrostruktur, eine mittlere Korngröße von mehr als 0,05 Mikrometern und Kupferkörner mit einer (111)-Kristallorientierung aufweist.
DE112010003659T 2009-09-16 2010-08-25 Leitfähige Struktur für schmale Verbindungsöffnungen Ceased DE112010003659T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/560,878 US7956463B2 (en) 2009-09-16 2009-09-16 Large grain size conductive structure for narrow interconnect openings
US12/560,878 2009-09-16
PCT/EP2010/062407 WO2011032812A1 (en) 2009-09-16 2010-08-25 Conductive structure for narrow interconnect openings

Publications (1)

Publication Number Publication Date
DE112010003659T5 true DE112010003659T5 (de) 2012-10-31

Family

ID=43064611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010003659T Ceased DE112010003659T5 (de) 2009-09-16 2010-08-25 Leitfähige Struktur für schmale Verbindungsöffnungen

Country Status (7)

Country Link
US (1) US7956463B2 (de)
JP (1) JP5444471B2 (de)
CN (1) CN102498560A (de)
DE (1) DE112010003659T5 (de)
GB (1) GB2485689B (de)
TW (1) TWI497673B (de)
WO (1) WO2011032812A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104464A1 (de) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
DE102014109352A1 (de) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE102015112914A1 (de) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur eines Fin-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
US9735050B2 (en) 2014-04-30 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
DE102021111910A1 (de) 2021-03-10 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect-struktur und deren herstellungsverfahren

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8661664B2 (en) 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
CN102790009B (zh) * 2011-05-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法
US8637400B2 (en) 2011-06-21 2014-01-28 International Business Machines Corporation Interconnect structures and methods for back end of the line integration
US8492897B2 (en) * 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US8648465B2 (en) 2011-09-28 2014-02-11 International Business Machines Corporation Semiconductor interconnect structure having enhanced performance and reliability
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法
US9190323B2 (en) 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
US8836124B2 (en) * 2012-03-08 2014-09-16 International Business Machines Corporation Fuse and integrated conductor
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
DE102012210480B4 (de) * 2012-06-21 2024-05-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
US8722534B2 (en) 2012-07-30 2014-05-13 Globalfoundries Inc. Method for reducing wettability of interconnect material at corner interface and device incorporating same
US9514983B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
CN104103573B (zh) * 2013-04-02 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9184134B2 (en) * 2014-01-23 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device structure
CN104952786B (zh) * 2014-03-25 2018-07-10 中芯国际集成电路制造(上海)有限公司 电互连结构及其形成方法
CN105097648B (zh) * 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US9613907B2 (en) 2014-07-29 2017-04-04 Samsung Electronics Co., Ltd. Low resistivity damascene interconnect
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US9613856B1 (en) * 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US10461026B2 (en) 2016-06-30 2019-10-29 International Business Machines Corporation Techniques to improve reliability in Cu interconnects using Cu intermetallics
US9748173B1 (en) 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
KR20180026995A (ko) * 2016-09-05 2018-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102624631B1 (ko) 2016-12-02 2024-01-12 삼성전자주식회사 반도체 장치
US10354969B2 (en) * 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10763207B2 (en) 2017-11-21 2020-09-01 Samsung Electronics Co., Ltd. Interconnects having long grains and methods of manufacturing the same
KR20210024367A (ko) 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
CN113871344A (zh) * 2020-06-30 2021-12-31 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
US11682675B2 (en) 2021-03-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method
US20220367251A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307267B1 (en) * 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6319728B1 (en) * 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6228759B1 (en) * 2000-05-02 2001-05-08 Advanced Micro Devices, Inc. Method of forming an alloy precipitate to surround interconnect to minimize electromigration
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JP4591084B2 (ja) * 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
US7122466B2 (en) * 2003-07-28 2006-10-17 Texas Instruments Incorporated Two step semiconductor manufacturing process for copper interconnects
US7235487B2 (en) * 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
DE102005020061B4 (de) * 2005-03-31 2016-12-01 Globalfoundries Inc. Technik zur Herstellung von Verbindungsstrukturen mit reduzierter Elektro- und Stressmigration und/oder geringerem Widerstand
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US7666787B2 (en) * 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
US8198730B2 (en) * 2007-01-10 2012-06-12 Nec Corporation Semiconductor device and method of manufacturing the same
KR100830590B1 (ko) * 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
US7843063B2 (en) * 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104464B4 (de) * 2013-03-15 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US10720385B2 (en) 2013-03-15 2020-07-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
DE102013104464A1 (de) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
DE102014109352A1 (de) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
US10504778B2 (en) 2014-04-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US9735050B2 (en) 2014-04-30 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
DE102014109352B4 (de) 2014-04-30 2019-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
US10276432B2 (en) 2014-04-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US9911645B2 (en) 2015-06-15 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US10332790B2 (en) 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US10134669B2 (en) 2015-06-15 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
DE102015112914B4 (de) * 2015-06-15 2020-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur eines Finnen-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
DE102015112914A1 (de) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur eines Fin-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
US10796955B2 (en) 2015-06-15 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US11532512B2 (en) 2015-06-15 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
DE102021111910A1 (de) 2021-03-10 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect-struktur und deren herstellungsverfahren
US11742290B2 (en) 2021-03-10 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of forming thereof

Also Published As

Publication number Publication date
US7956463B2 (en) 2011-06-07
GB201200519D0 (en) 2012-02-29
GB2485689B (en) 2013-06-12
JP2013504886A (ja) 2013-02-07
GB2485689A (en) 2012-05-23
JP5444471B2 (ja) 2014-03-19
TW201126683A (en) 2011-08-01
WO2011032812A1 (en) 2011-03-24
CN102498560A (zh) 2012-06-13
US20110062587A1 (en) 2011-03-17
TWI497673B (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE112012001870B4 (de) Optimierter ringförmiger Kupfer-TSV
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102016100002B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112006000465B4 (de) Halbleiterbauelemente mit Barriereschichten für leitende Strukturmerkmale sowie zugehörige Herstellungsverfahren
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102012111574A1 (de) Ätzschaden- und esl-freie dual-damaszene metallkontaktstruktur
DE102008062492A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE112013006022T5 (de) Zwischenverbindungen aus Graphen und Metall
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE112018004421T5 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102013214441B4 (de) Verfahren zur Verringerung der Benetzbarkeit von Verbindungsmaterial an Eckberührungsflächen und eine gemäß dem Verfahren hergestellte Vorrichtung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final