DE112010003658T5

DE112010003658T5 - Metallfilmsicherung für die oberflächenmontage

Info

Publication number: DE112010003658T5
Application number: DE112010003658T
Authority: DE
Inventors: G.Todd Dietsch; Olga Spaldon-Stewart
Original assignee: Littelfuse Inc
Current assignee: Littelfuse Inc
Priority date: 2009-09-16
Filing date: 2010-09-16
Publication date: 2013-02-28
Also published as: CN102630330A; TW201131611A; JP2013505539A; WO2011034995A1; CN102630330B; JP5756466B2; US20110063070A1; US8659384B2; TWI503856B

Abstract

Eine Chipsicherung enthält mehrere parallele Schmelzverbindungsschichten, die zwischen einer entsprechenden Mehrzahl von isolierenden Glasschichten angeordnet sind, die auf einem Substrat abgeschieden und miteinander laminiert sind. Die Schmelzverbindungsschichten sind zwischen den Glasschichten ohne die Notwendigkeit für Vias zusammengeschaltet. Eine erste der mehreren Schmelzverbindungsschichten erstreckt sich über eine Abdeckung hinaus, die über der Chipsicherung und einer der Glasschichten angeordnet ist, um eine erste elektrische Anschlussverbindung auszubilden. Eine andere der mehreren Schmelzverbindungsschichten erstreckt sich ebenfalls über die Abdeckung und eine andere der Glasschichten hinaus, um eine zweite elektrische Anschlussverbindung auszubilden.

Description

Allgemeiner Stand der Technik
Erfindungsgebiet
Ausführungsformen der Erfindung betreffen das Gebiet der Stromkreisschutzeinrichtungen. Die vorliegende Erfindung betrifft insbesondere eine Metallfilmsicherung für die Oberflächenmontage, die konfiguriert ist, Stromkreisen in Umgebungen mit hoher Umgebungstemperatur einen Überstromschutz zu vermitteln.
Erörterung des verwandten Stands der Technik
Metallfilm-Stromschutzeinrichtungen werden verwendet, um Stromkreiskomponenten zu schützen, in denen räumliche Begrenzungen auf Platinen kostbar ist. In der Regel gilt: je größer die für einen bestimmten Stromkreis erforderliche Strom- oder Spannungskapazität, umso größer sind die Sicherungsabmessungen. Die Grundfläche auf Leiterplatten, auf denen die geschützte elektrische Schaltung montiert ist, ist jedoch sehr begrenzt. Außerdem werden diese Sicherungen in Umgebungen mit hohem Strom und hoher Umgebungstemperatur verwendet, was die Notwendigkeit für Temperaturstabilität und Leistungszuverlässigkeit erforderlich macht.
Es wurden Subminiatursicherungen, die auf Leiterplatten montiert werden können, bereitgestellt, um elektrische Schaltungen vor einer Verwendung mit hoher Spannung und/oder starkem Strom zu schützen. Beispielsweise wurden Miniatursicherungen verwendet, die mehrere metallisierte Schichten aufweisen, die auf einem Substrat angeordnet sind, um eine laminierte Struktur auszubilden. Die Schichten sind je nach der jeweiligen Anwendung zusammengeschaltet, in Reihe oder parallel geschaltet, wobei metallisierte Löcher oder Vias verwendet werden. Die Schichten werden an bestimmten Orten gestanzt und unter Verwendung einer elektrisch leitenden Paste metallisiert, um die zusammenschaltenden Vias auszubilden. Endkappen oder Pads sind an den Enden der Sicherung ausgebildet, um eine Verbindung zu dem geschützten elektrischen Stromkreis bereitzustellen. Die Schaffung und Metallisierung der Vias zum Zusammenschalten der Schichten erfordert jedoch erhöhte Herstellungszeit und größere Herstellungskosten, um Prozess- und Bauelementzuverlässigkeit sicherzustellen. Dementsprechend besteht ein Bedarf an der Bereitstellung einer Chipsicherung, die konfiguriert ist, in Umgebungen mit hoher Umgebungstemperatur für Leistungszuverlässigkeit zu sorgen, während sie verringerte Herstellungszeit und assoziierte Kosten gestattet.
Kurze Darstellung der Erfindung
Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Chipsicherung. Bei einem Ausführungsbeispiel enthält eine Chipsicherung ein Substrat; mehrere auf dem Substrat angeordnete Schmelzverbindungsschichten, wobei jede Schicht mindestens ein mit einem Ende einer anderen Schicht elektrisch verbundenes Ende aufweist. Mehrere Isolierschichten sind zwischen den mehreren Schmelzverbindungsschichten angeordnet. Die mehreren Isolierschichten sind auf dem Substrat angeordnet.
Bei einem weiteren Ausführungsbeispiel enthält eine Chipsicherung ein Substrat, mehrere Schmelzverbindungsschichten, mehrere Isolierschichten und eine Abdeckung. Eine erste Isolierschicht ist auf dem Substrat angeordnet. Eine erste Schmelzverbindungsschicht ist auf der ersten Isolierschicht angeordnet, wobei die erste Schmelzverbindungsschicht ein erstes Ende und ein zweites Ende aufweist. Das erste Ende definiert einen ersten Anschlussabschnitt zur Verbindung mit einer elektrischen Schaltung. Eine zweite Isolierschicht ist mindestens teilweise auf der ersten Schmelzverbindungsschicht angeordnet. Eine zweite Schmelzverbindungsschicht ist auf der zweiten Isolierschicht angeordnet. Die zweite Schmelzverbindungsschicht weist ein erstes Ende und ein zweites Ende auf. Das erste Ende der zweiten Schmelzverbindungsschicht ist mit dem zweiten Ende der ersten Schmelzverbindungsschicht verbunden. Eine dritte Isolierschicht ist mindestens teilsweise auf der zweiten Schmelzverbindungsschicht angeordnet. Eine dritte Schmelzverbindungsschicht ist auf der dritten Isolierschicht angeordnet. Die dritte Schmelzverbindungsschicht weist ein erstes Ende, das mit dem zweiten Ende der zweiten Schmelzverbindungsschicht verbunden ist, und ein zweites Ende, das einen zweiten Anschlussabschnitt zur Verbindung mit der elektrischen Schaltung definiert, auf.
Kurze Beschreibung der Zeichnungen
1 zeigt eine Querschnittsansicht einer Chipsicherung gemäß einer Ausführungsform der vorliegenden Erfindung.
2 zeigt eine unterteilte Draufsicht auf die mehreren Schichten, die die in 1 gezeigte Chipsicherung definieren, gemäß einer Ausführungsform der vorliegenden Erfindung.
3 ist eine Querschnittsansicht einer alternativen Ausführungsform einer Chipsicherung gemäß einer Ausführungsform der vorliegenden Erfindung.
Beschreibung von Ausführungsformen
Die vorliegende Erfindung wird nun im Folgenden unter Bezugnahme auf die beiliegenden Zeichnungen ausführlicher beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die vorliegende Erfindung kann jedoch in vielen verschiedenen Formen verkörpert werden und sollte nicht ausgelegt werden, als wenn sie auf die hierin dargelegten Ausführungsformen beschränkt ist. Vielmehr werden diese Ausführungsformen vorgelegt, damit diese Offenbarung gründlich und vollständig ist, und sie wird dem Fachmann den Schutzbereich der Erfindung in vollem Umfang übermitteln. In den Zeichnungen beziehen sich durchweg gleiche Zahlen auf gleiche Elemente. In der folgenden Beschreibung und/oder den Ansprüchen kann der Ausdruck „angeordnet auf” zusammen mit seinen Ableitungen verwendet worden sein. Bei bestimmten Ausführungsformen kann „angeordnet auf” verwendet werden, um anzuzeigen, dass zwei oder mehr Schichten miteinander in direktem physischem und/oder elektrischem Kontakt stehen. „Angeordnet auf” kann jedoch auch bedeuten, dass zwei oder mehr Schichten möglicherweise miteinander nicht in direktem Kontakt stehen, aber dennoch miteinander kooperieren und/oder interagieren. Außerdem kann „angeordnet auf” auch bedeuten, dass Wie hierin verwendet soll die Ausdrücke „angeordnet auf” Schichten beinhalten
1 ist eine Querschnittsansicht einer Chipsicherung 10 mit einer Abdeckung oder einer Deckschicht 12, einem Substrat oder einer Bodenschicht 15, mehreren Isolier- oder Glaszwischenschichten 21, 22, 23, 24 und 25 und mehreren Schmelzverbindungszwischenschichten 31, 32, 33, 34 und 35, die alle miteinander laminiert sind. Die Abdeckung 12, die Glasschichten 21, 22, 23, 24 und 25 und die Schmelzverbindungsschichten 31, 32, 33, 34 und 35 können auf der einen gewünschten Krümmungsradius aufweisenden Bodenschicht 15 abgeschieden sein, um den Flächeninhalt und die assoziierte Überstromansprechcharakteristika zu vergrößern. Wenngleich fünf (5) Schmelzverbindungszwischenschichten und fünf (5) Glasschichten hierin beschrieben sind, kann je nach dem gewünschten Nennüberstrom und der jeweiligen Schaltungsanwendung eine beliebige Anzahl an Zwischenschichten verwendet werden. Die Schmelzverbindungsschichten 31, 32, 33, 34 und 35 sind metallische Leiter und können beispielsweise Silber und/oder ein mit einer Silberlegierung beschichtetes Material sein, die in einer serpentinenartigen Konfiguration mit Glasschichten 21, 22, 23, 24 und 25 dazwischen abgeschieden sind. Die Abdeckung 12 ist ein isolierendes Material und kann beispielsweise ein Glasmaterial sein und kann das gleiche wie die Glasschichten 21, 22, 23, 24 und 25 oder davon verschieden sein.
Eine erste Isolier- oder Glasschicht 21 ist auf dem Substrat 15 angeordnet, wobei es sich um Keramik- oder ein anderes ähnliches Material handeln kann. Die erste Schmelzverbindungsschicht 31 ist über der ersten Glasschicht 21 angeordnet. Die zweite Glasschicht 22 ist über der ersten Schmelzverbindungsschicht 31 angeordnet, dass es dafür ausreicht, dass ein erster Abschlussendabschnitt 31A sich über die Bedeckung der Glasschicht 22 und der Abdeckung 12 hinaus erstreckt, um eine erste Verbindung zu einer elektrischen Schaltung bereitzustellen. Die zweite Schmelzverbindungsschicht 32 ist über der zweiten Glasschicht 22 angeordnet und ist am Endabschnitt 32A mit der ersten Schmelzverbindungsschicht 31 verbunden und/oder integral damit abgeschieden. Durch diese Zwischenverbindung von Schmelzverbindungsschichten 31 und 32 am Endabschnitt 32A erübrigt sich die Notwendigkeit für Vias, die durch die Isolierschichten ausgebildet sind, um jede der Schmelzverbindungsschichten zu verbinden. Mit anderen Worten verlaufen die Isolierschichten kontinuierlich zwischen jeder der Schmelzverbindungsschichten, so dass dort hindurch keine Vias ausgebildet sind, um die auf der Oberseite und Unterseite der jeweiligen Isolierschicht angeordneten Schmelzverbindungsschichten zu verbinden.
Die dritte Glasschicht 23 wird über der zweiten Schmelzverbindungsschicht 32 angeordnet. Die dritte Schmelzverbindungsschicht 33 wird über der dritten Glasschicht 23 angeordnet und wird am Endabschnitt 33A mit der zweiten Schmelzverbindungsschicht 32 verbunden und/oder integral damit abgeschieden. Die vierte Glasschicht 24 wird über der dritten Schmelzverbindungsschicht 33 abgeschieden. Die vierte Schmelzverbindungsschicht 34 wird über der vierten Glasschicht 24 abgeschieden und wird am Endabschnitt 34A mit der dritten Schmelzverbindungsschicht 33 verbunden und/oder integral damit abgeschieden. Die fünfte Glasschicht 25 wird über der vierten Schmelzverbindungsschicht 34 abgeschieden. Die fünfte Schmelzverbindungsschicht 35 wird über der fünften Glasschicht 25 abgeschieden und wird am Endabschnitt 35A mit der vierten Schmelzverbindungsschicht 34 verbunden und/oder integral damit abgeschieden. Ein zweiter Anschlussendabschnitt 35B wird durch Erweiterung der fünften Schmelzverbindungsschicht 35 über die Bedeckung der Abdeckung 12 hinaus ausgebildet, um eine zweite Verbindung zu einer elektrischen Schaltung bereitzustellen. Jeder der Endabschnitte 32A, 33A, 34A und 35A ist verjüngt, um zuverlässige Zwischenverbindungsbereiche bereitzustellen, wodurch die Notwendigkeit für gefüllte Vias entfällt. Auf diese Weise sind mehrere physisch parallele elektrische Pfade, die durch Schmelzverbindungsschichten 31, 32, 33, 34 und 35 ausgebildet werden, elektrisch in Reihe und konfiguriert, ohne die Ausbildung von Vias für eine Zwischenverbindung zwischen den Schmelzverbindungsschichten eine höhere Einschaltstoßkapazität bereitzustellen.
2 ist eine unterteilte Draufsicht auf jede der Glasschichten 21, 22, 23, 24 und 25 und der Schmelzverbindungsschichten 31, 32, 33, 34 und 35, die auf dem Substrat 15 abgeschieden sind. Insbesondere ist die erste Schmelzverbindungsschicht 31 auf der ersten Glasschicht 21 abgeschieden. Die zweite Glasschicht 22 ist über der ersten Schmelzverbindungsschicht 31 abgeschieden, so dass sich ein erster Abschnitt 31A außerhalb der Abscheidung der Glasschicht 22 erstreckt, um einen Verbindungspunkt oder ein Pad zu einer elektrischen Schaltung auszubilden, die schmelzbar geschützt werden soll. Die zweite Schmelzverbindungsschicht 32 ist über der zweiten Glasschicht 22 abgeschieden und ist an den Abschnitten 32A mit der ersten Schmelzverbindungsschicht 31 verbunden. Wie zu sehen ist, ist die zweite Glasschicht 22 zwischen der ersten Schmelzverbindungsschicht 31 und der zweiten Schmelzverbindungsschicht 32 so angeordnet, dass es ausreicht, um eine Isolation dazwischen bereitzustellen, mit Ausnahme der Verbindungsbereichsabschnitte 32A.
Die dritte Glasschicht 23 wird über der zweiten Schmelzverbindungsschicht 32 abgeschieden, um eine Isolierschicht zwischen der zweiten und dritten Schmelzverbindungsschicht 32 und 33 bereitzustellen. Die dritte Schmelzverbindungsschicht 33 wird über der dritten Glasschicht 23 abgeschieden und wird an den Abschnitten 33A mit der zweiten Schmelzverbindungsschicht 32 verbunden. Die vierte Glasschicht 24 wird über der dritten Schmelzverbindungsschicht 33 abgeschieden, um eine Isolierschicht zwischen der dritten und vierten Schmelzverbindungsschicht 33 und 34 bereitzustellen. Die vierte Schmelzverbindungsschicht 34 wird über der vierten Glasschicht 24 abgeschieden und wird an den Abschnitten 34A mit der dritten Schmelzverbindungsschicht 33 verbunden. Die fünfte Glasschicht 25 wird über der vierten Schmelzverbindungsschicht 34 abgeschieden, um eine Isolierschicht zwischen der vierten und fünften Schmelzverbindungsschicht 34 und 35 bereitzustellen. Die fünfte Schmelzverbindungsschicht 35 wird über der fünften Glasschicht 25 abgeschieden und wird an den Abschnitten 35A mit der vierten Schmelzverbindungsschicht 34 verbunden. Die nicht gezeigte Abdeckung 12 wird über der fünften Schmelzverbindungsschicht 35 abgeschieden, so dass ein Abschnitt 35B exponiert ist, um einen Verbindungspunkt oder ein Pad zu einer elektrischen Schaltung auszubilden, die schmelzbar geschützt werden soll.
3 ist eine Querschnittsansicht einer alternativen Ausführungsform der Chipsicherung 100 mit einer Abdeckung oder Deckschicht 112, einem Substrat oder einer Bodenschicht 115, mehreren Isolier- oder Glaszwischenschichten 121, 122, 123, 124 und 125 und mehreren Schmelzverbindungszwischenschichten 131, 132, 133, 134 und 135, die alle miteinander laminiert sind. Die Abdeckung 112, die Glasschichten 121, 122, 123, 124 und 125 und die Schmelzverbindungsschichten 131, 132, 133, 134 und 135 können eine auf der Bodenschicht 115 abgeschiedene, im Wesentlichen planare Geometrie aufweisen. Wenngleich fünf (5) Schmelzverbindungszwischenschichten und fünf (5) Glaszwischenschichten hierin beschrieben werden, können je nach dem gewünschten Nennüberstrom und der jeweiligen Schaltungsanwendung eine beliebige Anzahl von Zwischenschichten verwendet werden. Um die Erläuterung zu erleichtern, ist außerdem ein Ende der Chipsicherung 100 als A bezeichnet, und ein zweites Ende der Chipsicherung 100 ist als B bezeichnet. Die Schmelzverbindungsschichten 131, 132, 133, 134 und 135 sind metallische Leiter und können beispielsweise Silber sein, die in einer serpentinenartigen Konfiguration mit Glasschichten 121, 122, 123, 124 und 125 dazwischen abgeschieden sind. Eine erste Isolier- oder Glasschicht 121 wird auf dem Substrat 115 abgeschieden, bei dem es sich um einen Keramik- oder ein anderes ähnliches Material handeln kann. Die erste Schmelzverbindungsschicht 131 wird auf der ersten Glasschicht 121 abgeschieden. Die zweite Glasschicht 122 wird auf der ersten Schmelzverbindungsschicht 131 so abgeschieden, dass es ausreicht, dass ein erster Anschluss 131A durch die Erweiterung der Schmelzverbindungsschicht 131 über die Abdeckung 112 und die Deckung der Glasschichten 122 und 124 hinaus definiert wird, um eine erste Verbindung zu einer elektrischen Schaltung bereitzustellen. Die zweite Schmelzverbindungsschicht 132 wird auf der zweiten Glasschicht 122 abgeschieden und wird nahe dem Endabschnitt A mit der ersten Schmelzverbindungsschicht 131 verbunden und/oder integral damit abgeschieden.
Durch jede der Zwischenverbindungen zwischen den Schmelzverbindungsschichten erübrigt sich die Notwendigkeit für Vias, die durch die Glasschichten hindurch ausgebildet sind, um jede der Zwischenverbindungsschichten zu verbinden. Die dritte Glasschicht 123 wird auf der zweiten Schmelzverbindungsschicht 132 abgeschieden und verbindet nahe dem Endabschnitt B mit der ersten Glasschicht 121. Die dritte Schmelzverbindungsschicht 133 wird auf der dritten Glasschicht 123 abgeschieden und nahe dem Endabschnitt A mit der zweiten Schmelzverbindungsschicht 132 verbunden und/oder integral damit abgeschieden. Die vierte Glasschicht 124 wird auf der dritten Schmelzverbindungsschicht 133 abgeschieden und verbindet nahe dem Endabschnitt A mit der zweiten Glasschicht 122. Eine vierte Schmelzverbindungsschicht 134 wird auf der vierten Glasschicht 124 abgeschieden und wird nahe dem Endabschnitt B mit der dritten Schmelzverbindungsschicht 133 verbunden und/oder integral damit abgeschieden. Die fünfte Glasschicht 125 wird auf der vierten Schmelzverbindungsschicht 134 abgeschieden und nahe dem Endabschnitt B mit der dritten Glasschicht 123 verbunden. Die fünfte Schmelzverbindungsschicht 135 wird auf der fünften Glasschicht 125 abgeschieden und nahe dem Endabschnitt A mit der vierten Schmelzverbindunngsschicht 134 verbunden und/oder integral damit abgeschieden. Der zweite Anschluss 135B wird durch Verlängerung der fünften Schmelzverbindungsschicht 135 über die Bedeckung der Abdeckung 112 hinaus ausgebildet, um eine zweite Verbindung zu einer elektrischen Schaltung bereitzustellen.
Wenngleich die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformen offenbart wurde, sind zahlreiche Modifikationen, Abänderungen und Änderungen an den beschriebenen Ausführungsformen möglich, ohne von der Sphäre und dem Schutzbereich der vorliegenden Erfindung, wie in den beigefügten Ansprüchen definiert, abzuweichen. Dementsprechend soll die vorliegende Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt sein, sondern dass sie vollen Schutzbereich besitzt, der durch die Sprache der folgenden Ansprüche und die Äquivalente davon definiert ist.

Claims

Chipsicherung, die Folgendes umfasst: ein Substrat; mehrere auf dem Substrat angeordnete Schmelzverbindungsschichten, wobei jede Schicht mindestens ein mit einem Ende einer anderen Schicht elektrisch verbundenes Ende aufweist; und mehrere Isolierschichten, die zwischen den mehreren Schmelzverbindungsschichten angeordnet sind, wobei die mehreren Isolierschichten auf dem Substrat angeordnet sind.
Chipsicherung nach Anspruch 1, weiterhin umfassend eine isolierende Abdeckung, die auf den mehreren Schmelzverbindungsschichten und den mehreren Isolierschichten angeordnet ist.
Chipsicherung nach Anspruch 2, wobei mindestens eine der mehreren Schichten ein einen Anschlussabschnitt definierendes Ende aufweist.
Chipsicherung nach Anspruch 3, wobei der Anschlussabschnitt ein erster Anschlussabschnitt ist, wobei die Chipsicherung weiterhin einen zweiten Anschlussabschnitt umfasst, der an einem Ende einer letzten der mehreren Schmelzverbindungsschichten definiert ist, wobei die isolierende Abdeckung konfiguriert ist, den ersten und zweiten Anschlussabschnitt zu exponieren, wobei der erste und zweite Anschlussabschnitt Verbindungspunkte zu einer elektrischen Schaltung definieren.
Chipsicherung nach Anspruch 1, wobei alle der mehreren Schmelzverbindungsschichten, der mehreren Isolierschichten, der Abdeckung und des Substrats miteinander laminiert sind.
Chipsicherung nach Anspruch 1, wobei mindestens eine der mehreren Schmelzverbindungsschichten einen Krümmungsradius bezüglich des Substrats aufweist, so dass ein Flächeninhalt der mindestens einen der mehreren Schmelzverbindungsschichten mit einer bestimmten Überstromansprechcharakteristik assoziiert ist.
Chipsicherung nach Anspruch 1, wobei jede der mehreren Schmelzverbindungsschichten einen Krümmungsradius bezüglich des Substrats aufweist, so dass ein Flächeninhalt der mehreren Schmelzverbindungsschichten mit einer bestimmten Überstromansprechcharakteristik assoziiert ist.
Chipsicherung nach Anspruch 7, weiterhin umfassend eine isolierende Abdeckung, die über den mehreren Schmelzverbindungsschichten und den mehreren Isolierschichten angeordnet ist, wobei die Abdeckung einen Krümmungsradius entsprechend dem Krümmungsradius der mehreren Schmelzverbindungsschichten aufweist.
Chipsicherung nach Anspruch 1, wobei jedes der Enden der mehreren Schmelzverbindungsschichten verjüngt ist, um eine zuverlässige elektrische Verbindung dazwischen bereitzustellen.
Chipsicherung nach Anspruch 1, wobei die mehreren Schmelzverbindungsschichten physisch parallel zueinander auf dem Substrat angeordnet sind.
Chipsicherung nach Anspruch 1, wobei die mehreren Isolierschichten physisch parallel zueinander auf dem Substrat angeordnet sind.
Chipsicherung nach Anspruch 3, wobei der erste Anschlussabschnitt ein Pad für eine erste Verbindung zu der elektrischen Schaltung definiert.
Chipsicherung nach Anspruch 4, wobei der zweite Anschlussabschnitt ein Pad für eine zweite Verbindung zu der elektrischen Schaltung definiert.
Chipsicherung nach Anspruch 1, wobei eine erste der mehreren Isolierschichten zwischen einer oberen Oberfläche des Substrats und einer ersten der mehreren Schmelzverbindungsschichten angeordnet ist.
Chipsicherung nach Anspruch 1, wobei die mehreren Isolierschichten und die mehreren Schmelzverbindungsschichten zu dem Substrat im Wesentlichen planar verlaufen.
Chipsicherung, die Folgendes umfasst: ein Substrat; eine erste Isolierschicht, die auf dem Substrat angeordnet ist; eine erste Schmelzverbindungsschicht, die auf der ersten Isolierschicht angeordnet ist, wobei die erste Schicht ein erstes Ende und ein zweites Ende aufweist, wobei das erste Ende einen ersten Anschlussabschnitt zur Verbindung mit einer elektrischen Schaltung definiert; eine zweite Isolierschicht, die mindestens teilweise auf der ersten Schmelzverbindungsschicht angeordnet ist; eine zweite Schmelzverbindungsschicht, die auf der zweiten Isolierschicht angeordnet ist, wobei die zweite Schmelzverbindungsschicht ein erstes Ende und ein zweites Ende aufweist, wobei das erste Ende der zweiten Schmelzverbindungsschicht mit dem zweiten Ende der ersten Schmelzverbindungsschicht verbunden ist; eine dritte Isolierschicht, die mindestens teilweise auf der zweiten Schmelzverbindungsschicht angeordnet ist; und eine dritte Schmelzverbindungsschicht, die auf der dritten Isolierschicht angeordnet ist, wobei die dritte Schmelzverbindungsschicht ein erstes Ende aufweist, das mit dem zweiten Ende der zweiten Schmelzverbindungsschicht verbunden ist, und ein zweites Ende, das einen zweiten Anschlussabschnitt zur Verbindung mit der elektrischen Schaltung definiert.
Chipsicherung nach Anspruch 16, wobei die erste, zweite und dritte Schmelzverbindungsschicht einen kontinuierlichen elektrisch leitenden Pfad von dem ersten Anschlussabschnitt zu dem zweiten Anschlussabschnitt bilden.
Chipsicherung nach Anspruch 16, weiterhin umfassend eine isolierende Abdeckung, die auf den Schmelzverbindungsschichten und den Isolierschichten angeordnet ist, wobei die isolierende Abdeckung konfiguriert ist, den ersten und zweiten Anschlussabschnitt zu exponieren.