-
Hintergrund
-
Hintergrund der Erfindung
-
Höchstintegrierte
Schaltungen werden heutzutage auf einkristallinen Siliziumwafern
ausgebildet. Einkristalline Siliziumwafer werden als Wafer für die mechanische
Handhabung, Testwafer und Dummywafer bei Halbleiterverarbeitungsprozeduren
verwendet. Jedoch ist die Versorgung mit einkristallinen Materialien
und Wafer beschränkt,
was diese teuer macht.
-
Kurzbeschreibung der Zeichnungen
-
1a ist
eine Draufsicht, die einen Wafer zeigt, der ein polykristallines
Material umfasst;
-
1b ist
eine Seitenansicht im Querschnitt, die denselben Wafer zeigt;
-
2 und 3 sind
Draufsichten, die Verbundwafer zeigen und die einen polykristallinen
Teil und einen einkristallinen Teil aufweisen;
-
4 ist
ein Ablaufdiagramm, das eine Möglichkeit
beschreibt, um einen Verbundwafer herzustellen;
-
5 ist
ein Ablaufdiagramm, das eine Verwendung beschreibt, in welcher der
Verbundwafer verwendet werden kann;
-
6 ist
ein Ablaufdiagram, das eine weitere Verwendung für polykristalline Wafer zeigt:
als ein Substrat in einer verbundenen Vorrichtung;
-
7a–7d sind
Seitenansichten im Querschnitt, die dieses Verbinden zeigen;
-
8a ist
eine Ansicht im Querschnitt, die eine Ausführungsform eines Chips mit
Vorrichtungen zeigt, die auf dem verbundenen Wafer ausgebildet sind;
-
8b ist
eine Draufsicht des Chips aus 8a.
-
Detaillierte Beschreibung
-
In
verschiedenen Ausführungsformen
werden Wafer, die zumindest teilweise Polysilizium aufweisen, bei
der Halbleiterverarbeitung in Situationen verwendet, wo zuvor einkristalline
Siliziumwafer verwendet wurden. In der folgenden Beschreibung werden
verschiedene Ausführungsformen
beschrieben. Jedoch erkennt der Fachmann auf dem relevanten Gebiet,
dass die verschiedenen Ausführungsformen ohne
eine oder mehrere der speziellen Einzelheiten oder mit einer anderen
Ersetzung und/oder zusätzlichen
Verfahren, Materialien und Komponenten praktiziert werden können. Bei
anderen Beispielen sind gut bekannte Strukturen, Materialien oder
Schritte nicht in Einzelheiten gezeigt oder beschrieben, um ein
Verschleiern von Aspekten verschiedener Ausführungsformen der Erfindung
zu vermeiden. Ähnlich sind
für Zwecke
der Erläuterung
spezielle Zahlen, Materialien und Konfigurationen dargelegt, um
ein tiefgehendes Verständnis
der Erfindung zu gewährleisten.
Trotzdem kann die Erfindung ohne spezielle Einzelheiten praktiziert
werden. Darüber
hinaus sollte verständlich
sein, dass die verschiedenen in den Figuren gezeigten Ausführungsformen
beispielhafte Darstellungen sind und dass diese nicht notwendigerweise
im Maßstab
gezeichnet sind.
-
Eine
Bezugnahme in der Beschreibung auf „eine einzelne Ausführungsform” oder „eine Ausführungsform” bedeutet
durchgängig,
dass ein spezielles Merkmal, eine spezielle Struktur, ein spezielles Material
oder eine spezielle Eigenschaft, die in Verbindung mit der Ausführungsform
beschrieben ist, von zumindest einer Ausführungsform der Erfindung umfasst
ist, bedeutet jedoch nicht, dass sie in jeder Ausführungsform
vorhanden sind. Somit bezieht sich das Auftreten der Ausdrücke „in einer
einzelnen Ausführungsform” oder „in einer
Ausführungsform” an verschiedenen
Stellen in dieser Beschreibung nicht notwendigerweise auf dieselbe
Ausführungsform
der Erfindung. Darüber
hinaus können
die speziellen Merkmale, Strukturen, Materialien oder Eigenschaften
in geeigneter Weise in einer oder mehreren Ausführungsformen kombiniert werden.
Verschiedene zusätzliche
Schichten und/oder Strukturen können umfasst
sein und/oder beschriebene Merkmale können bei anderen Ausführungsformen
weggelassen werden.
-
Verschiedene
Schritte werden wiederum als mehrere getrennte Schritte in einer
Weise beschrieben, die für
das Verständnis
der Erfindung besonders hilfreich ist. Jedoch sollte die Reihenfolge
der Beschreibung nicht darauf beschränkt sein, zu implizieren, dass
diese Schritte notwendigerweise von der Reihenfolge abhängig sind.
Insbesondere müssen diese
Schritte nicht in der Reihenfolge der Darstellung ausgeführt werden.
Die beschriebenen Schritte können
in einer anderen Reihenfolge, in der Reihenfolge oder parallel,
wie die beschriebene Ausführungsform
ausgeführt
werden. In weiteren Ausführungsformen
können
verschiedene zusätzliche Schritte
ausgeführt
und/oder beschriebene Schritte weggelassen werden.
-
1a ist
eine Draufsicht, die einen Wafer 102 zeigt, der ein polykristallines
Material aufweist. 1b ist eine Seitenansicht im
Querschnitt, die denselben Wafer 102 zeigt. Der Wafer 102 ist
in einer Ausführungsform
im Wesentlichen ein vollständig
polykristallines Material. In einer Ausführungsform ist der Wafer 102 im
Wesentlichen vollständig
Polysilizium. Bei anderen Ausführungsformen
können
Teile des Wafers 102 ein polykristallines Material sein,
wie beispielsweise Polysilizium, während andere wesentliche Bereiche
des Wafers 102 ein einkristallines Material, wie beispielsweise
einkristallines Silizium, sein können.
Wie gezeigt, weist der Wafer 102 im Wesentlichen eine Kreisform
auf. Der Wafer 102 kann einen Durchmesser von 200 mm, 300
mm, 450 mm oder eine andere Größe umfassen.
Der Wafer 102 kann bei anderen Ausführungsformen eine andere nicht kreisförmige Form
und/oder eine andere Größe aufweisen.
-
1c ist
eine Ansicht im Querschnitt, die einen Teil des Wafers 102 im
größeren Detail
als in den 1a und 1b gezeigt,
darstellt. Wie in 1c zu erkennen ist, umfasst
der Wafer 110 eine Anzahl von Kristallkörnern 104, wie beispielsweise die
Körner 104a, 104b, 104c.
Es bestehen zwischen den Körner 104 Korngrenzen.
Jedes Korn kann seine eigene Kristallorientierung aufweisen, die
von der Orientierung angrenzender Körner 104 verschieden sein
kann.
-
Wie
oben erwähnt,
kann im Wesentlichen der gesamte Wafer 102 diese polykristalline
Struktur aufweisen. Ein derartiger Wafer 102 kann durch
Sintern ausgebildet werden. Siliziumpulver kann bei einer Wärme und
Temperatur zusammengebracht werden, die durch die gewünschten
Eigenschaften (wie beispielsweise die Korngröße) des Wafers 102 bestimmt
ist, um einen Ingot zu bilden. Der Ingot kann dann in Scheiben geteilt
werden, wobei die Scheiben poliert werden, um mehrere Wafer 102 zu
bilden. Da eine derartige Sinterbearbeitung einfacher und günstiger
als das Wachstum eines Ingots aus einkristallinem Material sein
kann, kann der Wafer 102 weniger teuer und leichter erhältlich sein
als einkristalline Wafer.
-
Die 2 und 3 sind
Draufsichten, die Verbundwafer 202 und 302 zeigen,
die einen polykristallinen Teil 106 und einen einkristallinen
Teil 108 aufweisen. In diesem Dokument bedeutet der Ausdruck „Verbundwafer” einen
Wafer mit einem polykristallinen Teil 106 und einem einkristallinen
Teil 108, wobei der einkristalline Teil 108 zumindest
15 Prozent des Volumens des Wafers 202, 302 umfasst.
Bei einigen Ausführungsformen
kann der einkristalline Teil 108 25%, 30%, 40%, 50% oder
sogar mehr des Volumens des Wafers 202, 302 umfassen.
Bei einer Ausführungsform
umfasst der einkristalline Teil 108 zwischen ungefähr 42% und
46% des Volumens des Wafers 202, 302. Der polykristalline
Teil 106 kann im Wesentlichen den gesamten Rest des Wafers
umfassen. Bei einer Ausführungsform
umfasst der einkristalline Teil 108 zwischen ungefähr 42% und
46% des Volumens des Wafers 202, 302, während der
polykristalline Teil 106 zwischen 58% und 54% des Volumens
umfasst. Die Durchmesser des einkristallinen Teils 108 und
des polykristallinen Teils 106 können beliebige gewünschte Durchmesser
sein, wie beispielsweise ein einkristalliner Teil 108 von
200 mm in einem polykristallinen Teil 106 von 54 mm, ein
einkristalliner Teil 108 von 300 mm in einem polykristallinen
Teil 106 von 450 mm, ein einkristalliner Teil 108 von
450 mm in einem polykristallinen Teil 106 von 600 mm oder
sonstige Größen.
-
Bei
der in 2 gezeigten Ausführungsform umfasst der Wafer 202 einen
im Wesentlichen kreisförmigen
einkristallinen Teil 108, der näherungsweise in einem im Wesentlichen
kreisförmigen
polykristallinen Teil 106 zentriert ist. Bei der in 3 gezeigten Ausführungsform
umfasst der Wafer 302 einen im Wesentlichen kreisförmigen einkristallinen
Teil 108, der von der Mitte eines im Wesentlichen kreisförmigen polykristallinen
Teils 106 versetzt ist, so dass sich der einkristalline
Teil 108 von der Mitte des Wafers 302 fast bis
zu einem äußeren Rand
erstreckt. Der einkristalline Teil 108 erstreckt sich in
jedem Wafer 202 und 302 über die gesamte Dicke des Wafers 202, 302.
Bei anderen Ausführungsformen
kann sich der einkristalline Teil 108 nicht über die
gesamte Dicke erstrecken, kann eine andere Form als die des polykristallinen
Teils 106 aufweisen und/oder kann nicht vollständig vom
polykristallinen Teil 106 umgeben sein (kann sich an oder
neben dem Rand des Wafers befinden). In anderen Ausführungsformen kann
es mehr als einen einkristallinen Teil 108 im polykristallinen
Teil 106 geben, wie beispielsweise zwei kreisförmige einkristalline
Teile 108 mit 200 mm Durchmesser in einem polykristallinen
Teil 106 mit 400 mm Durchmesser. Verschiedene andere Anordnungen
von Verbundwafern sind ebenfalls möglich.
-
4 ist
ein Ablaufdiagramm, das eine möglichen
Weg zur Herstellung eines Verbundwafers 202, 302,
wie den in 2 und 3 gezeigten,
beschreibt. Zunächst
wird ein einkristalliner Ingot gebildet 402. Dieser Ingot
kann ein einkristalliner Siliziumingot sein, der, wie im Stand der
Technik bekannt ist, gebildet wird 402. Der Ingot wird
dann 404 in polykristallines Material eingebettet, um einen
Verbundingot zu bilden. Bei einer Ausführungsform wird der einkristalline
Siliziumingot an einem gewünschten
Ort in Siliziumpulver positioniert, das dann gesintert wird, um den
polykristallinen Teil 106 des Verbundingots zu bilden.
Der Verbundingot wird dann in Wafer geschnitten 406. Andere
geeignete Verfahren zur Herstellung der Verbundwafer 202, 302 können ebenfalls
verwendet werden.
-
5 ist
ein Ablaufdiagramm, das eine Verwendung beschreibt, für die der
Verbundwafer 202, 302 verwendet werden kann: als
ein Testwafer. Testwafer werden verwendet, um die Effizienz eines
Prozesses, wie beispielsweise eines Ätzprozesses, eines Filmabscheidungsprozesses,
eines chemisch-mechanischen Planarisierungsprozesses (CMP), eines
lithographischen Prozesses oder anderer Prozesse zu charakterisieren.
Der Wafer wird durch Halbleitergeräte bearbeitet, als ob es sich
dabei um einen Wafer handeln würde,
auf dem Vorrichtungen hergestellt werden, wird aber danach getestet,
um den Prozess und die Geräte
zu überwachen. Da
diese Testwafer nicht in verkäufliche
Produkte verwandelt werden, ist es wünschenswert, ihre Kosten niedrig
zu halten.
-
Wie
in 5 gezeigt wird, wird der Verbundwafer bearbeitet 502.
Nach der Bearbeitung werden die Ergebnisse dieses Prozesses in dem
einkristallinen Teil 108 des Verbundwafers 202, 302 gemessen. Beispielsweise
kann bei dem Verbundwafer 302, der einen versetzten einkristallinen
Siliziumteil 108 aufweist, die Effektivität des Prozesses
von der Mitte des Wafers über
fast die gesamte Strecke (oder sogar über die gesamte Strecke) bis
zum Rand des Wafers 302 gemessen werden, ohne dass es erforderlich
ist, dass der Wafer vollständig
aus einkristallinem Silizium besteht. Auf diese Weise kann ein Großteil des
Testwafers 302 ein kostengünstiger Polysiliziumteil 106 sein
und die gewünschten
Testergebnisse können
dennoch erzielt werden.
-
Verbundwafer 202, 302 oder
im Wesentlichen vollständig
polykristalline Wafer 102 können auch als Handhabungs-
oder Dummywafer anstelle von teuren einkristallinen Wafer verwendet
werden. Da das Material des polykristallinen Wafers 102 selbst
dasselbe wie das Material der einkristallinen Wafer sein kann (wie
beispielsweise Polysilizium im Verhältnis zu einkristallinem Silizium),
kann der polykristalline Wafer 102 auf im Wesentlichen
dieselbe Weise wie einkristalline Wafer fungieren und kann somit
als ein Ersatzmittel verwendet werden.
-
Beispielsweise
werden beim Konstruieren von Geräten,
mit welchen Wafer mechanisch gehandhabt werden, Handhabungswafer
zum Testen dieser Geräte
verwendet. Polykristalline Wafer 102, 202, 302 können verwendet
werden, um Geräte
zu testen, mit welchen Wafer 102 in und aus Bearbeitungsgeräten bewegt
werden, um zu testen, wie ein Wafer während der Bearbeitung mit einem
Gerät in Position
gehalten wird, um Behälter,
in welchen Wafer von einem Ort zum anderen bewegt werden und andere
Handhabungsaktivitäten
zu testen.
-
Ähnlich können polykristalline
Wafer 102, 202, 302 als Dummywafer in
Bearbeitungsgeräten verwendet
werden. Dummywafer sind Wafer, die zusammen mit Wafer in Bearbeitungsgeräte geladen werden,
aus welchen ein tatsächliches
Produkt hergestellt wird. Sowohl die Dummywafer als auch die anderen
Wafer werden durch die Geräte
bearbeitet. Die Dummywafer werden verwendet, um sicherzustellen,
dass eine korrekte Bearbeitung der tatsächlichen Wafer erreicht wird.
Beispielsweise können mehrere
Wafer oben und unten in einem Ofen Dummywafer sein, während die
tatsächlichen
Wafer, aus welchen das Produkt hergestellt wird, sich in der Mitte
des Ofens befinden. Die Dummywafer unterstützen dabei, sicherzustellen,
dass Gasströme
und Temperaturen tatsächlich
gleichmäßig und
in der gewünschten
Weise sind, während
Gasströme
und Temperaturen an den Enden des Ofens, wo sich die Dummywafer
befinden, mehr fluktuieren können
als es für
eine Bearbeitung akzeptabel wäre.
Da einkristalline Wafer in derartigen Situationen nicht erforderlich
sind, können
polykristalline Wafer 102, 202, 302 verwendet
werden.
-
6 ist
ein Ablaufdiagramm, das eine weitere Verwendung zeigt, bei der polykristalline
Wafer 102 eingesetzt werden können: als ein Substrat in einer
verbundenen Vorrichtung. In einer verbundenen Vorrichtung kann ein
erster Wafer mit einem ersten polykristallinen Wafer verbunden werden 602. 7a ist
eine Ansicht im Querschnitt, die dieses Verbinden 602 zeigt.
Bei der veranschaulichten Ausführungsform
wird ein erster Wafer 704 mit einem polykristallinen Wafer 702 verbunden 602,
um einen verbundenen Wafer zu bilden. Der polykristalline Wafer 702 kann
bei einer Ausführungsform
im Wesentlichen vollständig
polykristallines Silizium sein, kann ein Verbundwafer sein, wie
die in 2 oder 3 dargestellten, oder kann ein
anderer Typ eines polykristallinen Wafers sein. Der polykristalline
Wafer 702 kann Polysilizium oder ein anderes Material umfassen.
Der erste Wafer 704 kann ein einkristalliner Siliziumwafer
oder ein anderer Typ eines Wafers sein. Beispielsweise kann der
erste Wafer 704 bei verschiedenen Ausführungsformen ein Material der Gruppe
III-V, SiGe-Material oder andere Materialien umfassen. Bei einer
anderen Ausführungsform
kann der erste Wafer 704 eine Schicht oder einen Bereich eines
isolierenden Materials sowie eine Schicht oder einen Bereich eines
halbleitenden Materials umfassen. In einer derartigen Ausführungsform
kann sich die Schicht oder der Bereich aus isolierendem Material
zwischen der halbleitenden Materialschicht oder -bereich und dem
polykristallinen Wafer 702 befinden, um eine vergrabene
Oxidschicht zu bilden, wie beispielsweise bei Halbleiter-auf-Isolator-(SOI)-Wafern.
Andere Typen von Wafer können
ebenfalls verbunden werden 602. Der resultierende verbundene Wafer 702 ist
in 7b gezeigt. Es ist zu beachten, dass obwohl ein
Verbinden 602 eines Wafers mit einem anderen Wafer erörtert wird,
bei anderen Ausführungsformen
ein Wafer mit einem Teil eines Wafers, eines Chips oder anderen
Materialteilen verbunden werden kann.
-
Zurückkehrend
zu 6 wird ein Teil des ersten Wafers 704 entfernt 604. 7c ist
eine Ansicht im Querschnitt, die den verbleibenden Teil 708 des
ersten Wafers 704 auf dem polykristallinen Wafer 602 zeigt.
Der Teil des ersten Wafers 704 kann mit jedem geeigneten
Verfahren entfernt werden 604, wie beispielsweise Schleifen,
Spalten des ersten Wafers 704 auf einer Spaltebene oder
andere Verfahren.
-
Wieder
mit Bezugnahme auf 6 können Vorrichtungen auf dem
verbleibenden Teil 708 des ersten Wafers gebildet werden 606,
so dass daraus eine Vorrichtungsschicht 712 resultiert.
Diese Vorrichtungen können
Transistoren oder andere Strukturen umfassen. Beispielsweise kann
ein gesamter Mikroprozessor auf der Vorrichtungsschicht 712 gebildet
werden 606. Die Vorrichtungsschicht 712 kann mehrere
Schichten aus Strukturen sowie den verbleibenden verdünnten Teil 708 des
ersten Wafers 704 umfassen. An diesem Punkt kann der polykristalline Wafer 702 eine
mechanische Unterstützung
bei der Ausbildung der Vorrichtungen liefern 606. Beispielsweise
kann der polykristalline Wafer 702 eine Dicke von ungefähr 770 μm aufweisen,
während
die Vorrichtungsschicht 712 lediglich einige wenige Mikrometer
dick ist. Andere Dicken können
bei anderen Ausführungsformen
ebenfalls verwendet werden.
-
Nochmals
zurückkehrend
zu 6 wird der polykristalline Wafer 702 verdünnt 608. 7d ist eine
Seitennsicht im Querschnitt, die den verdünnten Polysilizium-Wafer 710 zeigt.
Während
der dickere Wafer 702 zur Bereitstellung eines mechanischen Trägers bei
der Bearbeitung nützlich
sein kann, kann der Wafer 702 verdünnt werden 608 und
in einzelne Chips ge schnitten werden, wie beispielsweise Mikroprozessorchips.
Bei einer derartigen Ausführungsform
hat der Chip eine Vorrichtungsschicht auf einer polykristallinen
Schicht.
-
8a ist
eine Seitenansicht im Querschnitt, die eine Ausführungsform eines Chips mit
Vorrichtungen zeigt, die auf dem verbundenen Wafer 706 ausgebildet
sind 606. Bei der gezeigten Ausführungsform sind zwei Transistoren 820, 822 gezeigt.
Die Transistoren 820, 822 sind auf einem Halbleiterbereich 802 ausgebildet,
der beispielsweise aus einem einkristallinen Silizium, SiGe, einem
Gruppe-III-V-Material oder einem anderen Material sein kann. Der
Halbleiterbereich 802 befindet sich auf der verdünnten polykristallinen
Schicht 710. Zwischen dem halbleitenden Bereich 802 und
der polykristallinen Schicht 710 können sich zusätzliche
Bereiche befinden, wie beispielsweise ein isolierender Bereich.
Transistoren 820 und 822 umfassen jeweils ein Gate 804,
Spacer 806 und Source- und Drain-Bereiche 808.
Trench-Isolationsbereiche 810 trennen die Transistoren 820, 822.
Die Transistoren 820, 822, der halbleitende Bereich 802 und
eine isolierende Schicht (falls umfasst) zwischen dem halbleitenden Bereich 802 und
dem verdünnten
polykristallinen Schicht 710 können alle als Teil der Vorrichtungsschicht 712 betrachtet
werden. Während
sie als planare Transistoren 820, 822 in 8a dargestellt
ist, kann die Vorrichtungsschicht 712 andere Typen von Vorrichtung
einschließlich
von nicht planaren Transistoren, Quantum-Well-Kanal-Transistoren
oder andere aktive oder passive Vorrichtungen umfassen.
-
8b ist
eine Draufsicht des Chips aus 8a. Wie
in 8b zu erkennen ist, weist der Chip mit der Vorrichtungsschicht 712 auf
der polykristallinen Schicht 710 eine Breite 830 und
eine Länge 840 auf.
Die polykristalline Schicht 710 ist in der Fläche im Wesentlichen
koextensiv mit der Vorrichtungsschicht 712 und hat dieselbe
Breite 830 und Länge 840 (oder
andere Abmessungen für
andere nicht rechteckige Formen). Somit kann der Chip eine Vorrichtungsschicht 712 mit
jedem beliebigen, am besten geeigneten Material aufweisen, mit einer
darunterliegenden polykristallinen Schicht 710, die Kosten
reduziert. Bei einer Ausführungsform
ist die Vorrichtungsschicht 712 auf einkristallinem Silizium
ausgebildet, während
die polykristalline Schicht 710 im Wesentlichen aus kostengünstigerem
Polysilizium besteht.
-
Die
vorhergehende Beschreibung der Ausführungsformen der Erfindung
wurde für
die Zwecke der Darstellung und Beschreibung dargelegt. Es ist nicht
beabsichtigt, dass sie abschließend
ist oder die Erfindung auf die präzisen dargelegten Formen beschränkt. Diese
Beschreibung und die folgenden Ansprüche umfassen Ausdrücke wie
beispielsweise links oder rechts, oben, unten, über, unter, obere, untere,
erste, zweite, etc., die lediglich zum Zweck der Beschreibung verwendet
werden und nicht beschränken
sollen. Beispielsweise beziehen sich Ausdrücke, die eine relative vertikale
Position bezeichnen, auf eine Situation, in der eine Seite der Vorrichtung
(oder eine aktive Oberfläche)
eines Substrats oder einer integrierten Schaltung, die „obere” Oberfläche dieses
Substrats ist. Das Substrat kann sich jedoch in jeder beliebigen
Orientierung befinden, so dass eine „obere” Seite eines Substrats tiefer
sein kann als die „untere” Seite
in einem terrestrischen Standardreferenzrahmen und dennoch in die
Bedeutung des Ausdrucks „oben” fallen.
Der Ausdruck „auf”, wie er
hier (einschließlich
in den Ansprüchen) verwendet
wird, bezeichnet nicht, dass eine erste Schicht „auf” einer zweiten Schicht direkt
auf und in unmittelbarem Kontakt mit der zweiten Schicht ist, sofern
dies nicht speziell dargelegt ist. Es kann sich eine dritte Schicht
oder andere Struktur zwischen der ersten Schicht und der zweiten
Schicht auf der ersten Schicht befinden. Die Ausführungsformen
einer Vorrichtung oder eines hierin beschriebenen Gegenstands können in
einer Anzahl von Positionen und Orientierungen hergestellt, verwendet
oder transportiert werden. Für
den Fachmann auf dem relevanten Gebiet ist verständlich, dass viele Modifizierungen und
Abwandlungen angesichts der oben angegebenen Lehre möglich sind.
Für den
Fachmann sind verschiedene äquivalente
Kombinationen und Ersetzungen für
verschiedene Komponenten erkennbar, die in den Figuren gezeigt sind.
Es ist daher beabsichtigt, dass der Umfang der Erfindung nicht auf
diese detaillierte Beschreibung beschränkt ist sondern vielmehr durch
die beigefügten
Ansprüche.
-
Zusammenfassung
-
Ein
Wafer, der polykristallines Silizium umfasst, wird bei verschiedenen
Anwendungen, umfassend als einen Handhabungswafer, einen Testwafer, einen
Dummywafer oder als ein Substrat in einem verbundenen Chip, verwendet.
Durch die Verwendung von polykristallinem Material anstelle von
einem Einkristall können
die Kosten reduziert werden.