KR20020026670A - 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법 - Google Patents

일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법 Download PDF

Info

Publication number
KR20020026670A
KR20020026670A KR1020000057895A KR20000057895A KR20020026670A KR 20020026670 A KR20020026670 A KR 20020026670A KR 1020000057895 A KR1020000057895 A KR 1020000057895A KR 20000057895 A KR20000057895 A KR 20000057895A KR 20020026670 A KR20020026670 A KR 20020026670A
Authority
KR
South Korea
Prior art keywords
wafer
metal
dummy
silicon wafer
etching
Prior art date
Application number
KR1020000057895A
Other languages
English (en)
Inventor
이철웅
김철
성석현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000057895A priority Critical patent/KR20020026670A/ko
Publication of KR20020026670A publication Critical patent/KR20020026670A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 일괄 식각 장치에서 더미 웨이퍼를 사용하여 실리콘 웨이퍼 위에 금속배선을 형성하는 방법에 관한 것으로서, 본 발명의 목적은 금속 식각률의 재현성 및 안정성을 양호하게 하고 반복 사용이 가능한 더미 웨이퍼를 제공하는 데에 있다. 이러한 목적을 달성하기 위해서 본 발명의 실시예는 일괄 식각 장치에 소정의 더미 웨이퍼와 금속층이 형성된 소정의 피식각 실리콘 웨이퍼가 준비되어 식각 공정이 진행되는 금속배선 형성 방법에 있어서, 더미 웨이퍼로서 다결정 실리콘 웨이퍼를 사용하는 금속배선 형성 방법을 제공한다.

Description

일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성 방법{Method for fabricating metal lines in a batch-type etching apparatus using dummy wafers}
본 발명은 금속배선 형성 방법에 관한 것으로서, 보다 구체적으로는 일괄 식각 장치에서 더미 웨이퍼를 사용하여 실리콘 웨이퍼 위에 금속배선을 형성하는 방법에 관한 것이다.
실리콘 웨이퍼 위에 금속배선을 형성하기 위해 금속층을 식각하는 장치에는 한 장의 웨이퍼에 대해 공정을 진행하는 매엽식 식각 장치와 여러 장 즉 한 묶음(batch)의 웨이퍼에 대해 동시에 공정을 진행하는 일괄 식각 장치(batch-type etching apparatus)가 있다. 그런데, 일괄 식각 장치에서는 경우에 따라, 예를 들어 견본품을 제조하는 경우에는 한 묶음의 웨이퍼를 구성하지 못하고 한 묶음의 일부 또는 한 장의 웨이퍼에 대해 식각 공정을 진행하는 경우가 발생한다. 이런 경우에는 한 묶음의 웨이퍼를 구성하기 위해서 더미 웨이퍼(dummy wafer)를 사용하게 된다. 즉, 식각 공정을 진행할 웨이퍼와 더미 웨이퍼를 합쳐서 한 묶음의 웨이퍼를 구성하는 것이다. 그런데, 더미 웨이퍼의 종류에 따라 금속의 식각률에 변화가 생기므로 식각이 부족하거나 과다하게 되어 공정 불량이 발생할 수가 있다.
금속 식각 설비에서 사용되는 더미 웨이퍼에는 산화 웨이퍼, 포토레지스트 웨이퍼, 베어 실리콘 웨이퍼(bare silicon wafer)가 있다. 산화 웨이퍼는 베어 실리콘 웨이퍼 위에 산화물(SiO2)층이 성장된 것이고, 포토레지스트 웨이퍼는 베어 실리콘 웨이퍼 위에 포토레지스트가 도포된 것인데, 베어 실리콘 웨이퍼를 사용할 때 식각률의 재현성 및 안정성이 가장 양호하게 나타난다. 베어 실리콘 웨이퍼는 일반적으로 초크랄스키법(Czochralski method)으로 성장시킨 단결정 주괴(ingot)로부터 생성된다. 그러나, 베어 실리콘 웨이퍼를 반복하여 사용하게 되면 베어 실리콘 웨이퍼 자체가 식각되므로 수 회 사용한 후에는 새로운 베어 실리콘 웨이퍼로 교환하여야 하는 문제가 발생한다.
따라서, 본 발명의 목적은 금속 식각률의 재현성 및 안정성을 양호하게 하고 반복 사용이 가능한 더미 웨이퍼를 제공하는 데에 있다.
도 1은 베어 실리콘 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면.
도 2는 포토레지스트 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면.
도 3은 산화 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면.
도 4는 더미 웨이퍼의 식각률과 금속의 식각률을 나타내는 도면.
도 5는 더미 웨이퍼의 종류에 따른 금속 식각률의 변화를 나타내는 도면.
도 6은 더미 웨이퍼의 종류에 따른 할로겐 이온의 잔류량을 나타내는 도면.
이러한 목적을 달성하기 위해서 본 발명의 실시예는 일괄 식각 장치에 소정의 더미 웨이퍼와 금속층이 형성된 소정의 피식각 실리콘 웨이퍼가 준비되어 식각 공정이 진행되는 금속배선 형성 방법에 있어서, 더미 웨이퍼로서 다결정 실리콘 웨이퍼를 사용하는 금속배선 형성 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하고자 한다.
더미 웨이퍼의 종류에 따라 금속의 식각률, 식각 후 단면 형상 및 내부식성이 어떻게 달라지는지를 확인하기 위해서 여러 가지 더미 웨이퍼에 대해 실험을 실시하였다. 실험에 사용한 더미 웨이퍼의 종류는 베어 실리콘 웨이퍼, 포토레지스트 웨이퍼, 산화 웨이퍼이다. 실험에 사용한 식각 장치는 미국 Applied Materials社의 AME8330이며, 이 장치는 18장의 웨이퍼를 한 묶음으로 하여 식각할 수 있다. 금속배선을 형성할 실리콘 웨이퍼와 더미 웨이퍼의 합을 18장으로 하고, 금속배선을 형성하는 금속은 알루미늄을 사용한 실험 결과는 다음과 같다.
도 1은 베어 실리콘 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면이다.
베어 실리콘 웨이퍼는 식각 가스 중에 포함되어 있는 염소(Cl)와 반응하여사염화규소(SiCl4)를 형성하면서 식각된다. 도 1에서 보는 바와 같이 더미 웨이퍼로서의 베어 실리콘 웨이퍼를 15장, 11장, 6장으로 변화시키면서 식각하였을 때의 알루미늄의 식각률은 각각 581Å/min, 524Å/min, 497Å/min로 감소하였다. 금속배선을 형성할 피식각 웨이퍼의 수량 변화에 따른 식각률의 변화는 80Å/min로서 그 변화가 크지 않았다. 또한, 식각 공정이 진행되는 반응실 내에서의 웨이퍼 위치에 따른 식각률의 변화도 50Å/min로서 그 변화가 크지 않았다.
도 2는 포토레지스트 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면이다.
포토레지스트 웨이퍼의 경우 포토레지스트(photoresist)는 탄소와 수소가 주성분이며, 포토레지스트는 식각 가스 중의 염소와 반응하여 사염화탄소(CCl4)를 형성하면서 식각된다. 도 2에서 보는 바와 같이 포토레지스트 웨이퍼를 15장, 11장, 6장으로 변화시키면서 식각하였을 때, 알루미늄의 식각률은 각각 714Å/min, 677Å/min, 588Å/min로 감소하였다. 식각률의 변화는 약 126Å/min로서, 베어 실리콘 웨이퍼를 사용하였을 때의 경우보다 약 2배의 식각률의 변화가 있으며, 반응실 내에서의 웨이퍼 위치에 따른 식각률의 차이도 최대 120Å/min로서 베어 실리콘 웨이퍼를 사용한 경우보다 그 변화의 폭이 크게 나타났다.
도 3은 산화 웨이퍼를 사용하는 경우의 금속 식각률의 변화를 나타내는 도면이다.
도 3을 참조하면, 산화 웨이퍼의 경우에는 알루미늄의 식각률 변화는 산화웨이퍼가 15장, 11장, 6장으로 감소함에 따라 각각 1377Å/min, 900Å/min, 752Å/min로 크게 감소하였다. 또한, 반응실 내에서의 웨이퍼 위치에 따라 식각룰의 차이가 최대 150Å/min로서, 베어 실리콘 웨이퍼나 포토레지스트 웨이퍼를 사용한 경우보다 그 차이가 크게 나타났다.
위의 실험 결과와 비교해서, 더미 웨이퍼로서 다결정 실리콘 웨이퍼를 사용한 경우의 실험 결과를 살펴보면 다음과 같다. 더미 웨이퍼로서의 다결정 실리콘 웨이퍼는 웨이퍼 자체를 다결정으로 형성할 수도 있고, 단결정 실리콘 웨이퍼 위에 다결정 실리콘층을 형성하여 제조할 수도 있다. 본 실험에서는 단결정 실리콘 웨이퍼 위에 다결정 실리콘층을 형성한 다결정 실리콘 웨이퍼를 사용하였다. 다결정 실리콘 웨이퍼를 3장 사용한 경우, 다결정 실리콘의 식각률은 387Å/min, 알루미늄의 식각률은 513Å/min로 나타났는데, 이는 베어 실리콘 웨이퍼를 사용한 경우와 비교하여 그 값이 거의 비슷한 것이다.
도 4는 더미 웨이퍼의 식각률과 금속의 식각률을 나타내는 도면이고, 도 5는 더미 웨이퍼의 종류에 따른 금속 식각률의 변화를 나타내는 도면이다.
위에서 살펴본 베어 실리콘 웨이퍼, 포토레지스트 웨이퍼, 산화 웨이퍼를 더미 웨이퍼로 사용하여 실험한 결과를 보면, 도 4에 나타난 바와 같이 더미 웨이퍼의 식각률이 증가할수록 금속의 식각률이 감소하는 것을 알 수 있다. 또한, 더미 웨이퍼의 식각률은 도 5에서 보는 바와 같이 산화 웨이퍼에서 가장 높고, 베어 실리콘 웨이퍼에서 가장 낮게 나타난다.
더미 웨이퍼의 종류에 따라 금속의 식각률에 차이가 나는 이유는 더미 웨이퍼가 식각되면서 폴리머를 형성하는 능력에 차이가 나기 때문이다. 더미 웨이퍼에 따른 폴리머의 형성 능력을 비교하면 다음과 같다. 먼저, 베어 실리콘 웨이퍼의 식각률은 422Å/min이고, 포토레지스트 웨이퍼의 식각률은 388Å/min로서, 이는 금속이 식각되는 동안 충분한 양의 부산물을 형성할 수 있는 것이다. 그런데, 산화 웨이퍼의 경우에는 식각률이 184Å/min로 매우 낮기 때문에, 금속에 대한 식각이 진행되는 동안 부산물의 형성이 거의 없으므로 형성되는 폴리머의 양이 충분하지 않게 된다. 따라서, 산화 웨이퍼를 사용하는 경우에는 금속이 식각되는 동안에 폴리머에 의한 보호(passivation) 효과를 기대할 수 없으므로 금속의 식각률이 높게 나타나서 식각된 금속의 단면 형상이 좋지 않게 된다.
폴리머가 효과적으로 형성되었는지를 확인하기 위해서 오제(auger) 분석을 통하여 폴리머의 성분을 분석하였다. 금속 식각 공정에서는 탄소-염소(C-Cl) 계열과 탄소-불소(C-F) 계열이 주로 형성된다. 오제 분석 결과 각 더미 웨이퍼 시료에서 탄소, 염소, 불소, 산소, 규소 성분이 검출되었다. 탄소는 각 더미 웨이퍼 시료에서 다량으로 검출되었다. 포토레지스트의 탄소 성분과 반응하여 폴리머를 형성하는 염소 및 불소를 살펴보면, 불소는 각 더미 웨이퍼 시료에서 고르게 검출되었고 염소는 베어 실리콘 웨이퍼를 사용한 시료와 포토레지스트 웨이퍼를 사용한 시료에서 많이 검출되었다. 그러나, 산화 웨이퍼를 사용한 경우에는 산소 및 규소가 상대적으로 많이 검출되었다. 오제 분석 결과를 보면 더미 웨이퍼의 종류에 따른 탄소-불소 계열의 폴리머 형성 능력은 차이가 없으나, 탄소-염소 계열의 폴리머 형성 능력은 산화 웨이퍼를 사용하는 경우에 가장 낮게 나타났다.
도 6은 더미 웨이퍼의 종류에 따른 할로겐 이온의 잔류량을 나타내는 도면이다.
폴리머가 부식에 대해서 안정적인지를 확인하기 위해서 이온 크로마토그래피 (ion chromatography)를 통해서 식각 공정 후 할로겐 이온의 잔류량을 분석하였다. 이 분석에서는 부식을 일으키는 잔류 할로겐 이온으로서 염소 이온가 불소 이온을 측정하였다. 도 6에서 잔류량을 나타내는 세로축의 단위는 1×e10개/㎠이다. 잔류된 불소 이온은 산화 웨이퍼를 사용한 경우에 가장 많이 검출되었고, 베어 실리콘 웨이퍼를 사용한 경우에 가장 적게 검출되었다. 염소 이온은 베어 실리콘 웨이퍼를 사용한 경우에 가장 많이 검출되었고, 포토레지스트 웨이퍼를 사용한 경우에 가장 적게 검출되었다. 검출된 염소 이온과 불소 이온의 총량은 산화 웨이퍼를 사용한 경우에 가장 많았고, 베어 실리콘 웨이퍼를 사용한 경우에 가장 적게 검출되었다. 잔류 할로겐 이온이 가장 적은 베어 실리콘 웨이퍼 사용의 경우에 부식에 대해 상대적으로 강한 것을 알 수 있다.
베어 실리콘 웨이퍼를 더미 웨이퍼로 사용한 경우의 피식각 웨이퍼의 개수 변화에 따른 식각률 변화 확인 결과, 식각률이 약 80Å/min로서 안정적인 공정 재현성을 확보할 수 있었으나 반복 사용 시 베어 실리콘 웨이퍼의 열화(worn-out)로 인한 문제점이 발생하였다. 그러나, 다결정 실리콘 웨이퍼를 사용한 경우에 다결정 실리콘의 식각률 387Å/min, 알루미늄의 식각률 513Å/min로서 베어 실리콘 웨이퍼를 사용한 경우와 거의 비슷한 결과를 얻을 수 있을 뿐만 아니라, 식각 공정 시 다결정 실리콘 웨이퍼의 다결정 실리콘이 식각된 경우에는 다시 다결정 실리콘을 성장시킴으로써 반복 사용으로 인한 문제도 해결할 수 있다.
따라서, 본 발명에 따르면 더미 웨이퍼로서 다결정 실리콘 웨이퍼를 사용함으로써 베어 실리콘 웨이퍼를 사용한 경우와 동일한 금속 식각률의 재현성 및 안정성을 확보하고, 더미 웨이퍼를 반복하여 사용할 수 있다.

Claims (3)

  1. 일괄 식각 장치에 소정의 더미 웨이퍼와 금속층이 형성되는 소정의 피식각 실리콘 웨이퍼가 준비되어 식각 공정이 진행되는 금속배선 형성 방법에 있어서, 상기 더미 웨이퍼는 다결정 실리콘 웨이퍼인 것을 특징으로 하는 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성 방법.
  2. 제 1항에 있어서, 상기 다결정 실리콘 웨이퍼는 단결정 실리콘 웨이퍼 위에 다결정 실리콘층이 형성된 것을 특징으로 하는 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성 방법.
  3. 제 1항에 있어서, 상기 금속층은 알루미늄인 것을 특징으로 하는 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성 방법.
KR1020000057895A 2000-10-02 2000-10-02 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법 KR20020026670A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057895A KR20020026670A (ko) 2000-10-02 2000-10-02 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057895A KR20020026670A (ko) 2000-10-02 2000-10-02 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20020026670A true KR20020026670A (ko) 2002-04-12

Family

ID=19691479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057895A KR20020026670A (ko) 2000-10-02 2000-10-02 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20020026670A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008067098A2 (en) * 2006-11-27 2008-06-05 Intel Corporation Applications of polycrystalline wafers
US7972703B2 (en) * 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972703B2 (en) * 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor
TWI391540B (zh) * 2005-03-03 2013-04-01 Ferrotec Usa Corp 擋板晶圓與用於其上之隨機定向多晶矽
US8486835B2 (en) 2005-03-03 2013-07-16 James E. Boyle Czochralski growth of randomly oriented polysilicon and use of randomly oriented polysilicon dummy wafers
WO2008067098A2 (en) * 2006-11-27 2008-06-05 Intel Corporation Applications of polycrystalline wafers
WO2008067098A3 (en) * 2006-11-27 2011-06-16 Intel Corporation Applications of polycrystalline wafers

Similar Documents

Publication Publication Date Title
US4412119A (en) Method for dry-etching
EP0345757B1 (en) An ashing method for removing an organic film on a substance of a semiconductor device under fabrication
KR940000913B1 (ko) 플라즈마 에칭에 관한 원상태 포토레지스트의 캡핑방법
US4708766A (en) Hydrogen iodide etch of tin oxide
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
US6350390B1 (en) Plasma etch method for forming patterned layer with enhanced critical dimension (CD) control
US6890447B2 (en) Method of forming noble metal thin film pattern
US6017826A (en) Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
US20080187731A1 (en) Techniques for Patterning Features in Semiconductor Devices
EP1087421A2 (en) Method and apparatus for providing a stable plasma
US6027861A (en) VLSIC patterning process
SE442358B (sv) Plasmaetsningsforfarande
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
TW200403709A (en) Method and system for realtime CD microloading control
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
JP2002316835A (ja) ガラス基板及びガラス基板の平坦化方法
US6900136B2 (en) Method for reducing reactive ion etching (RIE) lag in semiconductor fabrication processes
KR20020026670A (ko) 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법
US20090302000A1 (en) Pattern forming method
JPH1027804A (ja) 半導体装置及びその製造方法
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
US6376382B1 (en) Method for forming an opening
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
JPH07335634A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination