TW200847346A - Applications of polycrystalline wafers - Google Patents

Applications of polycrystalline wafers Download PDF

Info

Publication number
TW200847346A
TW200847346A TW096140457A TW96140457A TW200847346A TW 200847346 A TW200847346 A TW 200847346A TW 096140457 A TW096140457 A TW 096140457A TW 96140457 A TW96140457 A TW 96140457A TW 200847346 A TW200847346 A TW 200847346A
Authority
TW
Taiwan
Prior art keywords
wafer
polycrystalline
single crystal
germanium
layer
Prior art date
Application number
TW096140457A
Other languages
English (en)
Inventor
Michael Goldstein
Irwin Yablok
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200847346A publication Critical patent/TW200847346A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

200847346 九、發明說明 【發明所屬之技術領域】 本發明係有關於複晶晶圓的應用。. 【先前技術】 今曰大部分的積體電路係形成於單晶矽晶圓上。單晶 矽晶圓於半導體處理操作中被使用作爲機械處置晶圓、測 試晶圓、及虛擬（dummy )晶圓。然而，單晶矽塊（ing〇t )及晶圓的供應受到限制，因而使其昂貴。 【發明內容】 一種包含複晶矽的晶圓係使用於許多應用，包含作爲 處置晶圓、測試晶圓、虛擬晶圓、或作爲接合的晶粒中之 基材。使用複晶材料代替單晶材料可降低費用。 【實施方式】 於許多實施例’至少部份包含複晶矽的晶圓被使用於 之則係使用單晶砂晶圓的半導體處理之情形。後文中將說 明各種實施例。然而’相關領域中熟知該項技術者將理解 到各種貫施例可被實施，而不需一或多個特定細節，或其 他替代及/或額外的方法、材料、或組件。於其他範例， 已知的結構 '材料、或操作未詳細顯示或說明以避免模糊 本發明之各種貫施例的觀點。同樣的，爲了說明的目的， 提出特定的數量、材料、及組態以提供通盤了解本發明。 -4- 200847346 然而，本發明可被實施，而不需特地細節。再者，應了解 的是，圖式中所示的各種實施例係爲例示的表示而不必然 依比例繪製。 說明書所用的”一個實施例（one embodimetn) ”或”一 實施例（an embodiment ) ”意指描述以連接該實施例之特 定特徵、結構、材料、或特性係包含於本發明之至少一個 實施例，但不表示其存在於每一個實施例。因此，出現在 說明書中的” 一個實施例”或”一實施例”不必然參照本發明 之相同實施例。再者，特定特徵、結構、材料、或特性可 用任何適合的方式被包含於一或多個實施例。各種額外的 層及/或結構可被包含及/或所描述的特徵可於其他實施例 中省略。 各種操作將以最有助於了解本發明的方式被依序說明 爲多個離散的操作。然而，所描述的次序不應被理解爲其 暗示這些操作必須爲次序相關。具體而言，這些操作不需 依所提出的次序來執行。所描述的次序可以不同的次序來 執行，串聯（in series ))或並聯（in parallel )該說明的 實施例。各種額外的操作可被執行及/或於額外的實施例 中所描述的操作可被省略。 弟la圖爲上視圖，顯不包含複晶材料之晶圓1〇2。第 1 b圖爲剖面圖，顯示相同的晶圓1 〇2。於一實施例，晶圓 1〇2係實質地完全地複晶材料。於一實施例，晶圓1〇2係 實質地完全地複晶矽。於其他實施例，部份的晶圓·丨〇 2可 爲複晶材料（例如複晶矽）而其他部份可爲單晶材料（例 -5- 200847346 如單晶矽）。如圖示，晶圓1 02具有實質的圓的形狀。晶 圓102可具有200mm、300mm、450mm或其他尺寸的直徑 。於其他實施例，晶圓1 02可具有其他非圓形的形狀及/ 或其他尺寸。 第lc圖爲剖面圖，以較第la、lb圖詳細的方式來顯 不晶圓102的部分。如第lc圖所示，晶圓102包含一數 量的晶粒（crystal grains) 104，例如晶粒 104a、晶粒 l〇4b、晶粒l〇4c等。晶粒104間具有晶粒邊界。每一晶 粒104可具有其自身的晶向（crystal orientation)，其可 與鄰近晶粒1 0 4之晶向不同。 如上所述，整個晶圓1 02可實質爲此複晶結構。此晶 圓102可用燒結（sintering )形成。可在晶圓102之期望 的性質（例如晶粒尺寸）所決定之熱及溫度下集中矽粉以 形成塊（ingot )。該塊可被切片，而該等切片被硏磨以形 成多個晶圓1 02。相較於單晶材料之塊的成長，此燒結操 作較爲簡單及便宜，晶圓1 02因此較單晶晶圓便宜且更容 易取得。 第2及3圖爲上視圖，顯示具有複晶部份1 06及單晶 部份108之組合式晶圓202及3 02。此文件中，用語”組 合式晶圓（composite wafer) ”意指具有複晶部份1〇6及 單晶部份108之晶圓，其中，單晶部分108佔晶圓202、 3 02達至少15%的體積。於一些實施例，單晶部分108可 佔晶圓202、3 02達至少25%、30%、40%、50%或更多的 體積。於一實施例，單晶部分1〇8可佔晶圓202、302約 200847346 42%至4 6%之間的體積。複晶部分106可佔該晶圓的實質 其餘所有部份。於一實施例，單晶部分108佔晶圓202、 302約42%至46%之間之體積，複晶部分106佔約58%至 54%之間的體積。單晶部分108及複晶部分106的直徑可 爲任何所期望者，例如450mm複晶部分106內之200mm 單晶部分108、600mm複晶部分106內之450mm單晶部分 1 0 8、或其他尺寸。 於第2圖所示之實施例，晶圓202包含實質圓的單晶 部分1 08，其係在實質圓的複晶部分1 06內之大約中間。 於第3圖所示之實施例，晶圓3 02包含實質圓的單晶部分 1 〇 8，其係從實質圓的複晶部分1 0 6之中間偏移，使得單 晶部分1 〇 8從晶圓3 0 2的中間延伸至幾乎外部邊緣。每一 晶圓202及302中之單晶部分108延伸穿過晶圓202及 3 02的整個厚度。於其他實施例，單晶部分1〇8可不延伸 穿過整個厚度、可具有與複晶部分1 0 6不同的形狀、及/ 或可不完全地由複晶部分106所圍繞（可在或鄰近該晶圓 的邊緣）。於其他實施例，複晶部分1 06內可有多於一個 的單晶部分108，例如45 0mm直徑的複晶部分1〇6內之兩 個20 0 mm直徑之圓的單晶部分108。各種其它配置的組合 式晶圓亦爲可能的。 第4圖爲流程圖，描述製造如第2及3圖所示的組合 式晶圓2〇2、3 02之一個可能的方式。首先，形成單晶塊 402。此塊可爲402所形成之單晶矽塊，其係先前技術所 已知。該塊接著埋設404於一複晶材料內以形成組合式塊 200847346 。於一實施例，該單晶矽塊係位於矽粉中期望的位置，其 係接著被燒結以形成組合式塊的複晶部分1 06。該組合式 塊接著被切片406成晶圓。亦可使用其他適合的方法來製 造組合式晶圓2 0 2、3 0 2。 第5圖爲流程圖，其描述組合式晶圓2〇2、3〇2的一 種使用方式：作爲測試晶圓。測試晶圓係被使用以表示一 製程（例如蝕刻製程、膜沉積製程、化學機械硏磨（CMP )製程、光刻製程、或其他製程）之有效性的特性。該晶 圓係由半導體設備所處理，儘管其爲裝置所製成之晶圓， 但係隨後被測試以監視製程及設備。儘管這些測試晶圓不 是可銷售的產品，亦期望降低其成本。 如第5圖所示，組合式測試晶圓係被處理5 02。處理 之後’該程序的結果係於組合式晶圓202、302之單晶部 分1 08中被測量。例如，所使用者爲具有偏移單晶矽部分 108的組合式晶圓3 02之情形中，該製程的有效性（從該 晶圓的中間（幾乎從頭到尾或甚至完全從頭到尾）至晶圓 3 02的邊緣）可被測量而不需要該晶圓整個爲單晶矽。依 此方式，許多的測試晶圓3 02可爲較少昂貴的複晶部分 106，且期望的測試結果仍可被達成。 組合式晶圓202、302或實質地整個複晶晶圓1〇2亦 可被使用做爲處置（handling )或虛擬（dummy )晶圓， 以代替昂貴的單晶晶圓。當複晶晶圓1 0 2本身的材料可與 單晶晶圓的材料相同（例如複晶矽對單晶矽）時，複晶晶 圓102可用與單晶晶圓實質地相同的方式來運作，且因此 -8- 200847346 可被使用以作爲替代品。 例如，當設計機械地處置晶圓之設備時，處 被使用以作爲此設備。複晶晶圓102、202、302 以測試設備（其移動晶圓1 02進入處理設備及退 測試在處理期間一晶圓係如何被設備保持在適當 測試容器（其中晶圓係從一個地方被移動到另一 、及其他處置活動。 同樣的，複晶晶圓102、202、3 02可被使用 設備中作爲虛擬晶圓。虛擬晶圓爲隨晶圓（製造 的晶圓）被載入至處理設備中之晶圓。虛擬晶圓 圓係由該設備處理。虛擬晶圓係被使用以幫助確 晶圓的正確處理被達成。例如，於火爐中，最上 圓及最下面幾片晶圓可爲虛擬晶圓，而製成產品 圓在火爐的中間。虛擬晶圓幫助確保：氣體的流 的溫度係均勻的且爲期望的；於火爐的極端（虛 在之處）之氣體流量及溫度可變動，多於可爲處 者。當此情形中不需單晶晶圓時，可使用複晶晶 202 、 302 〇 % 6圖爲流程圖’顯不複晶晶圚1 0 2的另一^ 式：作爲接合的裝置中之一基材。於接合的裝置 晶圓可被接合602至複晶晶圓。第7a圖爲剖面 此接合602。於所示之實施例，第一晶圓704係 至複晶晶圓702以形成接合的晶圓。於一實施例 圓702可爲實質地完全地複晶矽、可爲組合式晶 置晶圓係 可被使用 出）、以 位置、以 個地方） 以於處理 實際產品 及其他晶 保：實際 面幾片晶 的實際晶 量及實際 擬晶圓所 理所接受 圓 102、 種使用方 中，第一 圖，顯示 接合602 ’被晶晶 圓（例如 200847346 第2及3圖所示者）、或可爲另一類型的複晶晶圓。複晶 晶圓7 0 2可包含複晶矽或其他材料。第一晶圓7 〇 4可爲單 晶矽晶圓或另一類型的晶圓。例如，於各種實施例，第一 晶圓7 04可包含一 III- V族材料、S i Ge材料、或其他材料 。於另一實施例，第一晶圓7 0 4可包含絕緣材料之層或區 域以及半導性區域之層或區域。於此一實施例，絕緣材料 之層或區域可介於半導性材料層或區域及複晶晶圓702之 間，以形成埋設的氧化物層，例如SOI ( semiconductor-on-insulator ) 晶圓 。亦 可接合 602 其 它類型 的晶圓 。所得 接合的晶圓7 0 6係顯示於第7 b圖。應注意的是，於其他 實施例，當討論接合602 —晶圓至另一晶圓時，一晶圓亦 可被接合至一晶圓、一晶粒、或材料的其他片段之一部分 〇 回到第6圖，第一晶圓704的部份被移除704。第7c 圖爲剖面圖，顯示於複晶晶圓702上之第一晶圓704的剩 餘部分708。第一晶圓704的部分可用任何適合的方法移 除 604，例如磨擦（grind )、分裂（cleave )第一晶圓 704於分裂面、或其他方法。 再回到第6圖，裝置可被形成606於第一晶圓之剩餘 部分708上以形成裝置層712。這些裝置可包含電晶體或 其他結構。例如，整個微處理器可被形成606於裝置層 712上。裝置層712可包含多層結構，以及第一晶圓704 之剩餘薄化的部分708。於此點，複晶晶圓702於裝置的 形成606期間可提供機械支持。例如，複晶晶圓702可具 -10- 200847346 有約770微米的厚度，而裝置層712僅數微米厚。其他實 施例中亦可使用其他厚度。 再回到第6圖，複晶晶圓702係薄化608。第7d圖爲 剖面圖，顯不薄化的複晶晶圓710。當較薄的晶圓702可 被使用以於處理期間提供機械支持時，晶圓702可被薄化 608並被切成個別的晶粒，例如微處理器晶粒。於此一實 施例，該晶粒具有一裝置層於一複晶矽層上。 第8a圖爲剖面圖，顯不具有裝置形成606於接合的 晶圓706的晶粒之實施例。於所示的實施例，顯示兩個電 晶體 820、822。電晶體820、822係形成於半導性區域 802，其可爲例如單晶矽、SiGe、III-V族材料、或其他材 料。半導性區域802係於薄化的複晶層7 1 0上。半導性區 域8 02及複晶層7 1 0之間可具有額外的區域，例如絕緣區 域。電晶體820、822各具有一閘極804、間隔件806、及 源極及汲極區域808。溝渠隔離區域810分隔電晶體 820 ^ 、822。電晶體820、822、半導性區域802、及半導性區 域8 02及薄化的複晶層710之間的絕緣層（若有包含）可 皆考慮爲裝置層712的部份。雖然第8a圖中顯示爲平面 電晶體820、8 22，裝置層712可包含其他類型的裝置，包 含非平面電晶體、量子井通道電晶體、或其他主動或被動 裝置。 第8b圖爲第8a圖之晶粒的上視圖。如第8b圖所示 ，具有裝置層7 1 2於複晶層7 1 0之頂部上之晶粒具有寬度 83 0及長度840。複晶層710係與該裝置層712之一區域 -11 - 200847346 實質地共延伸的，故具有相同的寬度83 0及長度840 (或 者對於其他非矩形形狀之其他尺寸）。因此，該晶粒可具 有一裝置層712(不論最適合的材料），有一在下面的複 晶層7 1 0，其降低費用。於一實施例，裝置層7 1 2係形成 於單晶矽，而複晶層7 1 0實質地由較便宜的複晶矽組成。 本發明之實施例的先前描述已被呈現以用於例示及說 明目的。本發明並不限於所揭露之精確的形式。說明書及 後附申請專利範圍包含術語，例如左、右、頂、底、在... 上方、在…下方、上面的、下面的、第一、第二，其僅被 使用於說明之目的而非限制用。例如，表示相對垂直位置 的術語意指一情形，其中基材或積體電路的裝置側（或主 動表面）係該基材的”頂”表面；該基材可實質於任何定向 ，使得基材的”頂”側可低於”底，，側（於標準地上（ terrestrial )參照框中）且仍落於術語”頂”之涵義。此處 (包含申請專利範圍）所使用的術語，，在…之上（〇 n )，，不 表示第一層在第二層之上係直接地在其之上且直接接觸第 一層’除非有特別陳述；在第一層及第二層之間在第一層 之上可有第三層或其他結構。此處所述之裝置或物品的實 施例可在一數量的位置及定向被製造、使用、或運送。相 關領域中熟知該項技術者可理解··根據以上教示，許多修 改及變化是可能的。相關領域中熟知該項技術者將理解各 種等效結合及替代以用於圖式所顯示之各種組件。因此， 本發明之範疇非由說明書所限制，而由所附申請專利範圍 所限制。 -12- 200847346 【圖式簡單說明】 第1 a圖爲上視圖，顯示包含複晶材料之晶圓。 第1 b圖爲剖面圖，顯示相同的晶圓。 第2及3圖爲上視圖，顯示具有複晶部份及單晶部份 之組合式晶圓。 第4圖爲流程圖，描述製造組合式晶圓之一個可能的 方式。 第5圖爲流程圖，其描述組合式晶圓的一種使用方式 〇 第6圖爲流程圖，顯示複晶晶圓的另一種使用方式： 作爲接合的裝置中之一基材。 第7a-7d圖爲剖面圖，顯示此接合。 第8a圖爲剖面圖，顯示具有裝置形成於接合的晶圓 的晶粒之實施例。 第8 b圖爲第8a圖之晶粒的上視圖。 【主要元件符號說明】 102 :晶圓 1 0 4 :晶粒 1 0 4 a ·晶粒 104b ：晶粒 104c ：晶粒 106 :複晶部份 -13- 200847346 單晶部份 晶圓 晶圓
108 ： 202 ： 302 ： 702 ： 7 04 ： 70 8 ： 712 ： 802 ： 8 04 ： 806 ： 808 ： 810 ： 820 ： 822 ： 83 0 ： 複晶晶圓 第一晶圓 剩餘部分 裝置層 半導性區域 閘極 間隔件 源極及汲極區域 溝渠隔離區域 電晶體 電晶體 寬度 8 4 0 :長度

Claims (1)

  1. 200847346 十、申請專利範圍 1 · 一種半導體晶粒，包含： 一底複晶層’係與該晶粒之一區域實質地共延伸的； 及 於該複晶層上之一裝置層，該裝置層包含複數個電晶 mm 體。 2 ·如申i靑專利範圍第1項之半導體晶粒，其中，該 底複晶層爲複晶矽。 3 .如申請專利範圍第2項之半導體晶粒，其中，該 裝置層包含一 111 - V族材料區域，作爲該等複數個電晶體 之基材。 4 ·如申請專利範圍第2項之半導體晶粒，其中，該 裝置層包含一單晶矽區域，作爲該等複數個電晶體之基材 〇 5 ·如申請專利範圍第1項之半導體晶粒，其中，該 裝置層包含一絕緣層及該絕緣層上之一半導性區域，該半 導性區域係爲該等複數個電晶體之基材。 6 ·如申請專利範圍第1項之半導體晶粒，其中，該 晶粒爲微處理器晶粒。 7· —種用以處理半導體裝置之方法，包含： 於半導體處理設備中，使用包含一複晶部份的一晶圓 ’該複晶部份從該晶圓之頂部延伸至底部，該晶圓被使用 作爲測試（test )晶圓、處置（handling)晶圓、及虛擬（ dummy )晶圓所組成的群組之其中一者。 -15- 200847346 8. 如申請專利範圍第7項之方法，其中，該晶圓實 質地由複晶矽組成。 9. 如申請專利範圍第7項之方法，其中，該晶圓爲 一組合式晶圓，其包含埋設於一複晶矽部份內的一單晶矽 部份。 10. 如申請專利範圍第9項之方法’其中’該晶圓具 有實質地圓的形狀，該單晶矽部份具有實質地圓的形狀， 且該單晶矽部份係實質地位於該晶圓內的中央。 ® 1 1.如申請專利範圍第9項之方法’其中，該晶圓具 有實質地圓的形狀，該單晶矽部份具有實質地圓的形狀， 且該單晶矽部份係偏移於該晶圓內。 12.如申請專利範圍第9項之方法，其中，該晶圓被 使用作爲一測試晶圓，以從該單晶矽部份做出的測量來監 視一製程。 1 3 · —種用以製造一半導體裝置之方法，包含： 接合一半導體材料至一複晶晶圓； β 使該半導體材料變薄；及 形成複數個裝置於該半導體材料上。 1 4 ·如申請專利範圍第1 3項之方法，其中，該複晶 晶圓實質地由複晶矽組成。 15·如申請專利範圍第14項之方法，其中，該半導 體材料實質地由單晶矽組成。 1 6 ·如申|靑專利範圍第1 5項之方法，其中，形成複 數個裝置包含：形成一微處理器，且更包含將該等接合的 -16- 200847346 晶圓切成晶粒。 17. —種晶圓’包含： 一複晶部份，具有與該晶圓相同厚度的厚度；及 一單晶部份，具有該晶圓的厚度，該單晶部份佔該晶 圓達至少15%的體積。 18. 如申請專利範圍第1 7項之晶圓，其中，該複晶 部份實質地由複晶矽組成，且該單晶部份實質地由單晶矽 組成。 1 9 ·如申請專利範圍第1 7項之晶圓，其中，該單晶 部份實質地由該複晶部份所圍繞，該單晶部份具有圓的形 狀，且該單晶部份從該複晶部份的中心偏移。 20.如申請專利範圍第19項之晶圓，其中，該單晶 部份從該晶圓的中心延伸至鄰近該晶圓的邊緣。 2 1·如申請專利範圍第1 7項之晶圓，其中，該複晶 部份佔該晶圓達至少25 %的體積。
    -17-
TW096140457A 2006-11-27 2007-10-26 Applications of polycrystalline wafers TW200847346A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/563,626 US20080122042A1 (en) 2006-11-27 2006-11-27 Applications of polycrystalline wafers

Publications (1)

Publication Number Publication Date
TW200847346A true TW200847346A (en) 2008-12-01

Family

ID=39471659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140457A TW200847346A (en) 2006-11-27 2007-10-26 Applications of polycrystalline wafers

Country Status (6)

Country Link
US (1) US20080122042A1 (zh)
KR (1) KR101225822B1 (zh)
CN (1) CN102067311A (zh)
DE (1) DE112007002906T5 (zh)
TW (1) TW200847346A (zh)
WO (1) WO2008067098A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412635B (zh) * 2009-11-06 2013-10-21 Jx Nippon Mining & Metals Corp Mixed with silicon wafers

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100049078A (ko) * 2007-07-20 2010-05-11 비피 코포레이션 노쓰 아메리카 인코포레이티드 시드 결정으로부터 캐스트 실리콘을 제조하는 방법 및 장치
KR101313486B1 (ko) * 2008-07-10 2013-10-01 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 하이브리드 실리콘 웨이퍼 및 그 제조 방법
KR101382657B1 (ko) * 2009-11-06 2014-04-07 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 하이브리드 실리콘 웨이퍼
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
US8252422B2 (en) 2010-07-08 2012-08-28 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
JP5606189B2 (ja) * 2010-07-08 2014-10-15 Ｊｘ日鉱日石金属株式会社 ハイブリッドシリコンウエハ及びその製造方法
JP5512426B2 (ja) * 2010-07-08 2014-06-04 Ｊｘ日鉱日石金属株式会社 ハイブリッドシリコンウエハ及びその製造方法
US8647747B2 (en) 2010-07-08 2014-02-11 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
US20230031662A1 (en) * 2021-04-02 2023-02-02 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor wafers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
JPH0964051A (ja) * 1995-08-23 1997-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハ及びその製造方法
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
US6722954B2 (en) * 1999-12-27 2004-04-20 Shin-Etsu Handotai Co., Ltd. Wafer for evaluating machinability of periphery of wafer and method for evaluating machinability of periphery of wafer
KR20020026670A (ko) * 2000-10-02 2002-04-12 윤종용 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법
TWI229897B (en) * 2002-07-11 2005-03-21 Mitsui Shipbuilding Eng Large-diameter sic wafer and manufacturing method thereof
US7098047B2 (en) * 2003-11-19 2006-08-29 Intel Corporation Wafer reuse techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412635B (zh) * 2009-11-06 2013-10-21 Jx Nippon Mining & Metals Corp Mixed with silicon wafers

Also Published As

Publication number Publication date
WO2008067098A3 (en) 2011-06-16
CN102067311A (zh) 2011-05-18
WO2008067098A2 (en) 2008-06-05
US20080122042A1 (en) 2008-05-29
DE112007002906T5 (de) 2009-09-24
KR101225822B1 (ko) 2013-01-23
KR20090084892A (ko) 2009-08-05

Similar Documents

Publication Publication Date Title
TW200847346A (en) Applications of polycrystalline wafers
JP6222330B2 (ja) 基板、半導体装置およびこれらの製造方法
US20050217560A1 (en) Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
US9754968B2 (en) Structure and method to form III-V, Ge and SiGe fins on insulator
US9799513B2 (en) Localized elastic strain relaxed buffer
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
EP2012346B1 (en) Method for producing soi wafer
WO2016042375A1 (en) Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
US9111996B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US20060131687A1 (en) Method and structure for implanting bonded substrates for electrical conductivity
US9105518B2 (en) Method of large-area circuit layout recognition
US20080237718A1 (en) Methods of forming highly oriented diamond films and structures formed thereby
US11107733B2 (en) Multi-dimensional planes of logic and memory formation using single crystal silicon orientations
TWI840595B (zh) 使用多維雷射退火的高密度邏輯形成
WO2015099028A1 (ja) 半導体基板および半導体基板の製造方法
KR20220041201A (ko) 다차원 레이저 어닐링을 사용한 고밀도 로직 형성
TW201246350A (en) Pre-grooving for wafer applied underfill film
JP2016222525A (ja) 単結晶基板から層を移動させるための方法
EP2304793A1 (en) Substrate comprising different types of surfaces and method for obtaining such substrates