TWI840595B - 使用多維雷射退火的高密度邏輯形成 - Google Patents

使用多維雷射退火的高密度邏輯形成 Download PDF

Info

Publication number
TWI840595B
TWI840595B TW109126271A TW109126271A TWI840595B TW I840595 B TWI840595 B TW I840595B TW 109126271 A TW109126271 A TW 109126271A TW 109126271 A TW109126271 A TW 109126271A TW I840595 B TWI840595 B TW I840595B
Authority
TW
Taiwan
Prior art keywords
transistor
polycrystalline silicon
silicon layer
forming
layer
Prior art date
Application number
TW109126271A
Other languages
English (en)
Other versions
TW202123386A (zh
Inventor
Ｈ 吉姆 富爾福德
馬克 Ｉ 加德納
傑佛瑞 史密斯
拉爾斯 利布曼
丹尼爾 查訥姆甘姆
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202123386A publication Critical patent/TW202123386A/zh
Application granted granted Critical
Publication of TWI840595B publication Critical patent/TWI840595B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明描述了一種形成電晶體裝置的方法，其中包括：在基板上形成第一電晶體平面，所述第一電晶體平面包括至少一層可適於形成場效電晶體通道的磊晶膜；在所述第一電晶體平面上沉積第一絕緣體層；在所述第一絕緣體層上沉積第一多結晶矽層；以及使用雷射加熱對所述第一多結晶矽層進行退火。所述雷射加熱使所述第一多結晶矽層的粒徑增加。此方法更包括：在所述第一多結晶矽層上形成第二電晶體平面，所述第二電晶體平面可適於形成場效電晶體通道；在所述第二電晶體平面上沉積第二絕緣體層；在所述第二絕緣體層上沉積第二多結晶矽層；以及使用雷射加熱對所述第二多結晶矽層進行退火。

Description

使用多維雷射退火的高密度邏輯形成
本揭示是有關於包括半導體裝置、電晶體、以及積體電路的微電子裝置，包括微製造的方法。 [相關申請案的交互參照]
本申請案主張2019年8月6日所提申之美國臨時專利申請案號62/883,192、及2019年12月6日所提申之美國專利申請案號16/705,485的優先權，並在此將其等全部內容以參照方式併入。
本文中所提供的「背景」描述是為了大致呈現本揭示的脈絡。目前列名的發明人的工作，在此背景部分描述的範圍内，以及在申請時可能不符合先前技術條件的描述的方面，既不明確亦不默認為針對本發明的現有技術。
本揭示是有關於包括半導體裝置、電晶體、以及積體電路的微電子裝置，包括微製造的方法。
在半導體裝置的製造中（尤其是在微觀尺度上），各種製造過程被執行，例如成膜沉積、蝕刻遮罩的製作、圖案化、材料的蝕刻與移除、及摻雜處理。該些製程反覆被進行，以在基板上形成所希望的半導體裝置元件。從歷史上來看，藉由微製造，電晶體被製作於一平面上，而接線/金屬化則形成於主動裝置平面之上，因此將其表徵為二維（two dimensional，2D）電路或2D製造。在尺度上的努力大幅度地增加了2D電路中每單位面積電晶體的數量；然而，隨著尺度進入個位數奈米半導體裝置製造節點，在尺度上的努力亦面臨更大的挑戰。接著，雖然傳統的互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）製程改善訊號傳播速度，但從目前的製造及晶片設計技術得到的尺度亦變得更加困難及昂貴。因此，半導體裝置製造商表達了對於三維（three dimensional，3D）半導體電路的期望，所述3D半導體電路中，電晶體相互堆疊在一起。
3D整合，也就是多個裝置的垂直堆疊，是以藉由增加體積中而不是面積上的電晶體密度，來克服在平面裝置上遇到的尺度限制為目標。雖然裝置的堆疊已經藉由快閃記憶體產業採用3D NAND而成功地被示範和執行，但是應用於隨機的邏輯設計大體上更為困難。因此，追求對邏輯晶片（中央處理單元（CPU）、圖形處理單元（GPU）、場域可程式閘陣列（FPGA）、系統單晶片（SoC））的3D整合。
對未來高密度邏輯電路，需要3D邏輯電路，以最大限度地使用垂直堆疊的矽基面積。
本揭示的目標之一是描述一種形成多個電晶體平面的方法。其他目標包括應用雷射退火來將多結晶矽改變為單晶矽。加熱量及持續時間是針對多晶矽層，使得下方層不會被加熱至超過預定溫度。
在一示例性實施例中，描述了一種形成電晶體裝置的方法，其中包括：在基板上形成第一電晶體平面，所述第一電晶體平面包括複數場效電晶體；在所述第一電晶體平面上沉積第一絕緣體層；在所述第一絕緣體層上沉積第一多結晶矽層；以及使用雷射加熱對所述第一多結晶矽層進行退火，所述雷射加熱使所述第一多結晶矽層的粒徑增加。
在另一示例性實施例中，描述了一種形成電晶體裝置的方法，其中包括：在基板上形成第一電晶體平面，所述第一電晶體平面包括至少一層可適於形成場效電晶體通道的磊晶膜；在所述第一電晶體平面上沉積第一絕緣體層；在所述第一絕緣體層上沉積第一多結晶矽層；使用雷射加熱對所述第一多結晶矽層進行退火，所述雷射加熱使所述第一多結晶矽層的粒徑增加；在具有增加的粒徑的所述第一多結晶矽層上形成第二電晶體平面，所述第二電晶體平面可適於形成場效電晶體通道；在所述第二電晶體平面上沉積第二絕緣體層；在所述第二絕緣體層上沉積第二多結晶矽層；以及使用雷射加熱對所述第二多結晶矽層進行退火，所述雷射加熱使所述第二多結晶矽層的粒徑增加。
注意此發明內容部分並未具體說明本揭示或主張的發明的每一實施例及/或增加的新穎態樣。相反地，此發明內容僅提供不同實施例的初步討論，以及相對於習知技術的相對應創新點。針對本發明與實施例的額外細節及/或可能的觀點，讀者將會被引導至如下文中進一步討論的本揭示的實施方式部分和相對應的圖式。
在圖式中，相似的參照數字在數個視圖中指定的是相同或相對應的部分。另外，除非特別說明，不然則如同本文中所使用，「一」、「一個」及相似的用字通常帶有著「一個或更多」的意義。除非另外強調或闡述結構示意圖或流程圖，否則圖式一般按照比例繪製。
再者，用語「大略」、「大概」、「大約」及相似的用語通常指的是包括確定值在20%、10%、或較佳5%內的範圍，及任何之間的值。
本揭示的態樣包括一種形成多個電晶體平面的方法。這包括實現大於20個3D奈米平面的高品質矽底基板，以及實現處理，包括雷射處理、清潔、化學機械研磨（CMP）、及之後的磊晶堆疊作為數種可選擇的實施例。本文中的多個電晶體平面的實現，係藉由雷射退火而增加粒徑來改變多結晶矽，讓多結晶矽以更類似磊晶矽或單晶矽的方式發揮作用。這就能夠成長額外的磊晶層以用於更多電晶體平面，包括全環繞式閘極（gate-all-around，GAA）電晶體裝置。每一電晶體平面可包含一膜堆疊來做出互補式場效電晶體（CFET）（N型金氧半導體（NMOS）在P型金氧半導體（PMOS）之上）奈米平面層。每一額外的層由覆蓋一氧化物或其他絕緣體而開始、沉積多結晶矽、使用雷射退火來轉換成類磊晶矽、接著形成特定的電晶體平面，此電晶體平面可為邏輯及/或記憶體。為了本揭示的目的，類磊晶矽指的是可以在其上進行磊晶晶體成長的矽結晶層。類磊晶矽可為任何能夠作為磊晶矽而發揮作用的結晶矽，包括單結晶矽，也被稱作單晶矽。
當然，如同本文中所描述的，為了明確的目的，呈現了不同步驟的討論順序。一般而言，這些步驟能夠在任何適當的順序下進行。此外，雖然本文中每一不同的特徵、技術、組態等可能會在本揭示的不同地方被討論，但是其目的是使每一概念能夠相互獨立地或是相互組合地被執行。因此，本揭示能夠以許多不同的方式來體現和看待。
3D積體電路藉由堆疊2D晶片並在第三維度上將其連接來應對尺度上的挑戰。一常見的3D積體電路設計的型式為晶片接合（wafer bonding）。晶片接合是一種將數個薄膜裝置累加地接合的方法，其允許大量的裝置層。該方法牽涉到在分別的晶圓中製造分別的裝置、減少晶圓的厚度、提供正面與背面的引線、以及將經薄化的晶片彼此連接。該方法被用來製造具有三層主動層以上的3D積體電路。3D積體電路目前用作行動設備中的NAND快閃記憶體。然而，對於更小封裝的要求以及向多維平面邏輯與記憶體的發展，需要替代的製造方法。
作為晶片接合的一個替代，單體（monolithic）3D積體電路被層層建立在單一半導體晶圓上。藉由單體3D積體電路，則不需要對準、薄化、接合或是透過矽穿孔（silicon Vias）。然而，製作無缺陷矽的多個薄層需要利用低溫接合，和將多個層放置於主動電晶體電路的頂端。
為了做出邏輯和記憶體的多維平面，第一電晶體平面被形成於基板上。實務上，單晶矽是由晶種所生產，接著生產出的單晶晶棒被切成晶圓並經研磨，是一項昂貴且費時的製程。電晶體平面是藉由微製造過程所形成。較佳的是此電晶體平面可適於任何類型的電晶體或邏輯或記憶體。在形成第一電晶體平面後，多結晶矽被沉積於此第一電晶體平面上。然而，作為積體電路的材料，並不期望多晶矽。對於電子產品而言，單晶很關鍵，因為晶界、雜質、和結晶性缺陷可能會大大地影響材料的局部電子性質，進而藉由干擾其適當的運作而影響功能性、表現、及可靠性。
在2D半導體製造上，單晶基板被用作磊晶成長及電晶體通道的形成。尤其是，半導體膜是磊晶式地成長於半導體基板晶圓上。在平面膜磊晶式地成長於基板晶圓之上的案例中，磊晶膜的晶格相對於基板晶圓的晶格會有特定的方向，例如膜的米勒指數（Miller index）[001]會對齊於基板的米勒指數[001]。
為了繼續此製造過程以製造額外的電晶體層，必須控制電晶體層上的晶體方向。作為解決方法，發展了雷射退火製程，能夠將多結晶矽轉換成單結晶矽而不影響多結晶矽下方的電晶體層。在一些實施例中，藉由雷射退火增加粒徑，讓本文中揭示的多個電晶體平面能夠轉換多結晶矽，使得多結晶矽以更像磊晶矽或單晶矽的方式發揮作用。這能夠成長額外的磊晶層以用於更多電晶體平面，包括全環繞式閘極電晶體裝置。
在一實施例中，於習知的2D製造過程中，第一電晶體平面形成於基板上。此電晶體平面可適於任何類型的電晶體或邏輯或記憶體。在形成第一電晶體平面後，多結晶矽被沉積於第一電晶體平面上。藉由對上部基底基板平面使用雷射退火製程，多結晶矽被轉換成類磊晶矽。接著可以形成下一電晶體平面，並以多結晶矽覆蓋，再轉換成類磊晶矽。這個過程可以對任何數量的電晶體平面反覆進行。
在一示例性實施例中，CFET的製造過程使用矽基板，且磊晶成長了共多達8至12層交替的矽鍺（SiGe）與矽層。在磊晶的堆疊中限制層的高度及/或數量有助於品質更佳的膜。接著從堆疊三明治結構中將矽鍺移除，如此一來能夠獲得4至6層的電晶體平面，以將邏輯做成為全環繞式閘極（GAA）場效電晶體。兩個電晶體奈米平面可被連接在一起來做成NMOS或PMOS裝置。因此，此製造過程僅允許總共有3個實際的電晶體平面。換句話說，在維持品質規格的前提下，能夠實現三個FET的垂直堆疊。然而，三階的電晶體不足以完全實現3D邏輯形成的低成本解決方案。為了體積上的尺度，要求越來越多的電晶體層。
本文中揭示的技術能夠讓3D電晶體平面至少大於20個平面或階的高品質FET。每一電晶體平面可用來形成任何類型的電晶體，包括CFET、平面、鰭式場效電晶體（FinFET）、及記憶體，但不限於此。隨著體積尺度增加，本文中的技術就可以被擴展。
現在，參照圖式來描述一實施例。圖1是本文中的示例性基板的部分的示意性剖面圖。獲得矽基板或絕緣體上的矽（silicon on insulator，SOI）基板101。第一電晶體平面（電路平面）103被製造於基板101上。此第一平面可包括藉由金屬層1繞線的全成型場效電晶體，或者此電晶體平面可包括隨後用來形成電晶體裝置通道的層。此電晶體平面可為CFET裝置、FinFET、記憶體、邏輯或任何裝置。任選地，在對特定的電晶體平面或是多個分離的電晶體平面的整個堆疊進行蝕刻前形成CFET平面。因此，在較佳的實施例中，並沒有限制磊晶堆疊的成長溫度。每一矽平面可無限制地被使用為任何類型的電晶體或記憶體元件。在一例子中，形成此第一電晶體平面可包括在幾乎無溫度限制下，使用磊晶成長製程來成長8至12交替的SiGe/Si層。
在形成第一電晶體平面103後，絕緣體被沉積於第一電晶體平面上。圖2闡述二氧化矽層105被沉積於第一電晶體平面103上。可選擇其他類型的氧化物或介電膜。就大部分的應用而言，絕緣體被沉積的較佳厚度為500Å到3000 Å。接著，多結晶矽（亦被稱為多晶矽）被沉積。沉積溫度較佳為低於580℃。多晶矽107可使用低壓化學氣相沉積（LPCVD）、電漿輔助化學氣相沈積（PECVD）、濺鍍沉積或任何多晶矽沉積方法而被沉積（甚至在室溫下）。
此時，第一電晶體平面103已被形成且被絕緣，而多晶矽107現在位於基板的工作面上。然而，作為用以磊晶成長的材料及電晶體通道材料而言，多晶矽並不令人滿意。單晶矽在磊晶成長上令人滿意。藉由本文中所揭示的技術，掃描式雷射結晶化處理被執行。此雷射退火製程增加多晶矽的粒徑，使得所得到的層具有足夠大的晶界，使得所得到的層基本上像單晶矽層般發揮作用，以支持額外矽層的磊晶成長。圖3闡述雷射退火曝露，其在雷射退火後將多晶矽轉換成類磊晶矽。
針對掃描式雷射結晶化處理，任何形式的雷射都可被選擇來使用。針對矽處理的範例波長通常是100 nm到800 nm。晶圓可被夾持保持靜止，而雷射掃描過晶圓，或者雷射可被固定在某個位置，而基板（晶圓）被旋轉或移動通過雷射。如此的掃描動作讓任何類型的雷射系統都可以被使用。可以理解的是，所傳遞的能量、掃描速率、以及雷射系統會取決於要被再結晶化的特定堆疊/面積。
藉由並不限制本發明的一特定例子，一快速地加熱矽或多晶矽的雷射波長（l）與製程條件為波長532 nm，脈衝寬度為10~15 ns，掃描速度為14 ~45 cm/s，功率為1 W~7 W，且光束尺寸為2~3 mm×40~80 μm。掃描時間及持續時間可根據要被掃描的的特定多晶矽膜的厚度或面積來調整。雷射是以只有多晶矽區域會接收到能量（加熱效果）的方式進行掃描。雷射掃描是以在氧化物絕緣體之下的層、材料和裝置可維持低於400℃的方式被進行。換句話說，加熱量及持續時間是針對多晶矽層，使得下方層不會被加熱至超過預定溫度。
雷射光束301融化多晶矽層107a，使多晶矽層107a再結晶為實質上更大的粒徑。在一實施例中，在雷射處理（針對典型單晶晶粒）後，粒徑的增加為4至10倍。需注意的是，先進的3D CFET通道為5 nm數量級，本文中的雷射退火技術藉由將粒徑重新形成為大於100 nm，而基本上達成了單晶膜性質。因此，大部分由再結晶的多晶矽所形成的通道不會具有單一的晶界。除此之外，由於雷射光束301是同調光源，因此並不具有雷射光束散光或明顯地擴散現象，或者能量上的損失。因此，對於在個位數奈米或雙位數奈米等級的通道尺度，對特定的通道而言，多晶矽層107a的粒徑增加到足以如同單結晶矽般地發揮作用。
針對雷射退火，空氣可被用作雷射光束301與欲進行退火的多晶矽層107a之間的媒介303。使用空氣作為媒介303對於晶圓處理上的考量是方便的。然而需注意的是，其他媒介亦可被使用。舉例來說，因為在同調雷射光源之下，可獲得許多不同的媒介，所以基板可使用在水或油或其他流體中的浸漬。在一些實施例中，水或冷卻水可被使用。使用冷卻水可有益於基板冷卻，因為水具有相對高的比熱容。使用其他媒介（例如冷卻水）可以起到對多晶矽下的晶圓基板的冷卻效果。因此，如此的冷卻提供兩項好處。冷卻媒介能夠保護下方的電晶體平面，也可以藉由提高退火溫度，進一步增加粒徑。
本文中的另一實施例使用低溫晶圓夾頭305來取得在退火中的多晶矽層上的雷射光束與矽基板之間的最大溫度梯度。晶圓夾頭是用來夾持晶圓的設備。晶圓夾頭傳統上是圓形且略大於晶圓尺寸。然而，晶圓夾頭的形狀及尺寸可根據晶圓的形狀及尺寸而改變。晶圓夾頭可藉由在晶圓的背面側施加真空而夾持晶圓於原處。其他的實施例針對雷射退火系統，使用從400K（127℃）降到30K（-243℃）的可變溫度。針對雷射系統的範例冷卻劑可同時包括具有兩個冷卻中心點的液態氮與液態氦（取決於所期望的溫度窗口），從而實現有效的晶圓冷卻。雷射掃描可被限制於晶圓的特定區域，或是整個晶圓表面。
在雷射處理之後，研磨及/或平坦化步驟可以選擇性地被執行。圖4闡述在對類磊晶矽層研磨後的示例結果。舉例來說，化學機械研磨（CMP）步驟可以作為平坦化選項而被執行。CMP步驟可以修改多晶矽通道區域，以修改目前大晶粒且相對厚的層來達成相對薄的類磊晶矽通道401。因為雷射退火後的表面粗糙度可能較高，因此平坦化/研磨是有益的。此粗糙度可在CMP及清潔步驟後被降低一個數量級，從而使退火的多晶矽層薄化。範例的清潔處理可包括：（1）將藉由CMP研磨後的多晶矽膜浸漬於75℃的兩種混合溶液（NH4 OH:H2 O2 :H2 O=1:4:20，以及HCl:H2 O2 :H2 O=1:1:6）10分鐘，來移除來自CMP的大部分殘留物；（2）將基板浸漬於純H2 O2 10分鐘，以在多晶矽表面形成犧牲氧化物；（3）使用稀釋的HF溶液（HF:H2 O=1:10）5分鐘來移除犧牲氧化物。
藉由形成的第一電晶體平面103及絕緣體層105，以及藉由將多晶矽層轉換成大晶粒的類磊晶結晶矽401，可形成任何數量的額外電晶體平面。圖5顯示形成於經退火及研磨的結晶矽層上的第二電晶體平面501。任何類型的電晶體可被形成。舉例來說，第二個CFET平面可被形成。本文中的每一電晶體平面本身可具有電晶體的堆疊。因此，在一例子中，第二組8至12交替的SiGe/Si層可被成長於基板上。此成長可使用目前的磊晶成長製程，在低至約300℃到400℃的溫度下執行。需注意的是，這些是基板上第2個12層，因此總共存在有24個奈米平面（共12個矽奈米平面、12個SiGe奈米平面）。因此每一電晶體平面可具有多個FET。舉例來說，第一電晶體平面103可被製造為具有4個FET的垂直堆疊。第二電晶體平面501亦可具有4個FET的垂直堆疊（或者2個或者六個……）。因此，藉由形成兩個電晶體平面，基板可具有總計12個FET的垂直堆疊，從而（藉由增加電晶體的體積）大幅增加每單位面積的電晶體數量。
圖6闡述本文中的技術能夠如何重複用於任何數量的電晶體平面。每一電晶體平面可具有單一電晶體，或者複數電晶體或複數通道的堆疊。在每一電晶體平面具有多個電晶體的情況下，每一額外的電晶體平面（N+1）605可大大增加在基板上的電晶體平面或階的總數量。
圖7闡述隨著多晶矽轉換成類磊晶矽401，被支持物成長為新的矽層堆疊。舉例來說，可執行磊晶成長來形成交替的矽701b與矽鍺701a層，所述交替的矽701b與矽鍺701a層從類磊晶矽401被成長出來。在成長出此矽層堆疊後，整個奈米平面堆疊701可被蝕刻來形成通道以及未來的源極/汲極區域。在一範例實施例中，奈米平面堆疊是在一流程中成長，具有交替的SiGe/Si/SiGe/Si層並經蝕刻。通道區域在Y方向上被切割來形成未來的源極/汲極區域。接著SiGe層被移除而留下Si平面。由於Si的鄰接區域為開放的，因此在每一通道區域上形成360度的介電質（被稱為GAA，全環繞式閘極），然後形成為NMOS及PMOS裝置的金屬閘電極。接著源極/汲極區域會位於通道的端側。
因此，本文中的技術能夠實現多個電晶體平面，其增加3D CFET及其他先進邏輯應用中的密度。本文中的技術可與CFET流程、FinFET流程、記憶體流程、及其他流程做整合。由於可選擇在雷射退火期間讓基板被夾持而保持靜止，或者讓基板移動穿過雷射光束，因此許多類型的雷射系統可被用於本文中的退火。技術為微製造提供增加的效能與可靠性。較佳的矽形成來自較佳的矽性質，例如改善的遷移率、飽和區汲極電流（Idsat）、汲極漏電流（Idoff）、電壓轉移特性（Vtc）控制及其他有益的性質。任何類型的邏輯、電晶體類型（例如包括CFET、平面、FinFET）均可被製造於藉由雷射退火而製作的類磊晶矽的每一新平面。本文中的製程可持續垂直地堆疊，來達成N+1電晶體/邏輯/記憶體平面所需要的3D密度。
在前面的描述中，已經載名特定的細節，例如製程系統的特定幾何、以及所使用的各種組成與製程的描述。然而，應該被理解的是本文中的技術可以在脫離這些特定細節的其他實施例中被實行，且這般的細節是為了解釋的目的而非用來限制。本文中所揭示的實施例參照了搭配的圖式進行了描述。相似地，為了說明的目的，已載明了特定的數量、材料、及組態來提供完整的理解。然而，實施例可以不在這般特定細節下被實行。具有基本相同功能構造的組成藉由類似的參考符號表示，因此可以省略任何多餘的描述。
各種技術被描述為多種分立的運作來協助了解各種實施例。描述的順序不應該被認為暗示這些運作是全然依賴於順序。的確，這些運作不需要以所呈現的順序來進行。所描述的運作能夠以不同於所描述的實施例的順序來進行。在額外的實施例中，各種額外的運作可以被進行，且/或所描述的運作可以被省略。
本文中所使用的「基板」或「目標基板」一般來說指的是根據本發明而經處理的物體。所述基板可包括任何材料部份或裝置結構，尤其是半導體或其他電子裝置，而且舉例來說可為基底基板結構，例如半導體晶圓、光罩、或者在基底基板結構上或上覆基底基板結構的一層，例如薄膜。因此，基板並不限於任何特別的基底結構，可以是底層或上層、經圖案化或未經圖案化的，而是設想包括任何這般的層或基底結構、以及任何層及/或基底結構的組合。說明書中可能會提到特別的基板類型，但這僅是為了描述的目的。
該些本領域技術人員亦會了解可以對上述經解釋的技術進行許多變化，而同時仍能夠達成本發明相同的目標。如此的變化旨在被包含在本揭示的範圍內。因此，上述本發明的實施例的描述旨意並不在於對本揭示進行限制。相反地，針對本發明的實施例的任何限制都呈現於接著的申請專利範圍中。
101:基板 103:第一電晶體平面 105:二氧化矽層（絕緣體層） 107:多晶矽 107a:多晶矽層 301:雷射光束 303:媒介 305:晶圓夾頭 401:類磊晶矽（通道） 501:第二電晶體平面 605:電晶體平面 701:奈米平面堆疊 701:矽鍺 701b:矽
藉由參考以下結合圖式的詳細描述，可以更完整地理解本揭示及許多伴隨的優點，從而容易獲得更完整的理解，其中： 圖1是本文中的示例性基板的部分的示意性剖面圖； 圖2闡述二氧化矽層被沉積於第一電晶體平面上； 圖3闡述雷射退火曝露，其在雷射退火後將多晶矽轉換成類磊晶矽（epitaxial-like silicon）； 圖4闡述在對類磊晶矽層研磨後的示例結果； 圖5闡述形成於經退火及研磨的結晶矽層上的第二電晶體平面； 圖6闡述本文中的技術能夠如何重複用於任何數量的電晶體平面；以及 圖7闡述隨著多晶矽轉換成類磊晶矽，被支持物成長為新的矽層堆疊。
101:基板
103:第一電晶體平面
105:二氧化矽層(絕緣體層)
107a:多晶矽層
301:雷射光束
303:媒介
305:晶圓夾頭

Claims (20)

  1. 一種形成電晶體裝置的方法，包含：在基板上形成第一電晶體平面作為基於電晶體的電路裝置，該電路裝置包括複數場效電晶體；在該第一電晶體平面上沉積第一絕緣體層；在該第一絕緣體層上沉積第一多結晶矽層；以及使用雷射加熱對該第一多結晶矽層進行退火，該雷射加熱使該第一多結晶矽層的粒徑增加，以形成具有獨立於該基板之晶體方向的第一類磊晶矽層。
  2. 如請求項1所述的形成電晶體裝置的方法，更包含：在該第一類磊晶矽層上形成第二電晶體平面，該第二電晶體平面包括場效電晶體通道；在該第二電晶體平面上沉積第二絕緣體層；在該第二絕緣體層上沉積第二多結晶矽層；以及使用雷射加熱對該第二多結晶矽層進行退火，該雷射加熱使該第二多結晶矽層的粒徑增加，以形成具有獨立於該第一類磊晶矽層之該晶體方向的晶體方向之第二類磊晶矽層。
  3. 如請求項2所述的形成電晶體裝置的方法，更包含在沉積該第二電晶體平面前，使該第一多結晶矽層平坦化。
  4. 如請求項2所述的形成電晶體裝置的方法，其中該第一電晶體平面包括多階電晶體，其中一場效電晶體直接位於第二場效電晶體的上方。
  5. 如請求項1所述的形成電晶體裝置的方法，其中對該第一多結晶矽層進行退火包括將粒徑增加至足夠將該第一多結晶矽層轉換成單晶矽膜。
  6. 如請求項1所述的形成電晶體裝置的方法，其中該使用雷射加熱對該第一多結晶矽層進行退火是以使加熱量及持續時間針對多結晶矽，並且使下方層不被加熱至超過預定溫度的方式而進行。
  7. 如請求項1所述的形成電晶體裝置的方法，更包含：在被轉換成磊晶矽的該第一多結晶矽層上成長交替的矽鍺及矽層。
  8. 如請求項1所述的形成電晶體裝置的方法，其中該使用雷射加熱對該第一多結晶矽層進行退火包括在雷射光束與該第一多結晶矽層間以冷卻水作為媒介來進行雷射加熱。
  9. 如請求項1所述的形成電晶體裝置的方法，其中該基板由晶圓夾頭所夾持，且該使用雷射加熱對該第一多結晶矽層進行退火包括在該第一多結晶矽層位於低溫冷卻劑中時進行雷射加熱。
  10. 如請求項9所述的形成電晶體裝置的方法，其中該低溫冷卻劑位於400K至30K範圍內的溫度。
  11. 一種形成電晶體裝置的方法，包含：在基板上形成第一電晶體平面作為基於電晶體的電路裝置，該電路裝置包括場效電晶體通道；在該第一電晶體平面上沉積第一絕緣體層；在該第一絕緣體層上沉積第一多結晶矽層；使用雷射加熱對該第一多結晶矽層進行退火，該雷射加熱使該第一多結晶矽層的粒徑增加並具有獨立於該基板之晶體方向；在具有增加的粒徑的該第一多結晶矽層上形成第二電晶體平面作為基於電晶體的第二電路裝置，該第二電路裝置具有場效電晶體通道；在該第二電晶體平面上沉積第二絕緣體層； 在該第二絕緣體層上沉積第二多結晶矽層；以及使用雷射加熱對該第二多結晶矽層進行退火，該雷射加熱使該第二多結晶矽層的粒徑增加，並使其具有獨立於具有增加的該粒徑的該第一多結晶矽層之該晶體方向的晶體方向。
  12. 如請求項11所述的形成電晶體裝置的方法，其中該第一電晶體平面包括複數足夠直接在第二場效電晶體的上方形成一場效電晶體的磊晶膜。
  13. 如請求項11所述的形成電晶體裝置的方法，更包含在該基板上形成第一蝕刻遮罩，且使用該第一蝕刻遮罩來蝕刻該第一電晶體平面及該第二電晶體平面。
  14. 如請求項11所述的形成電晶體裝置的方法，其中對該第一多結晶矽層進行退火包括將粒徑增加至足夠將該第一多結晶矽層轉換成單晶矽膜。
  15. 如請求項11所述的形成電晶體裝置的方法，其中該第二電晶體平面包括多階電晶體，其中一場效電晶體直接位於第二場效電晶體的上方。
  16. 如請求項11所述的形成電晶體裝置的方法，其中該使用雷射加熱對該第一多結晶矽層進行退火是以使加熱量及持續時間針對多結晶矽，並且使下方層不被加熱至超過預定溫度的方式而進行。
  17. 如請求項11所述的形成電晶體裝置的方法，更包含：在被轉換成磊晶矽的該第二多結晶矽層上成長交替的矽鍺及矽層。
  18. 如請求項11所述的形成電晶體裝置的方法，其中該使用雷射加熱對該第二多結晶矽層進行退火包括在雷射光束及該第二多結晶矽層間以冷卻水作為媒介來進行雷射加熱。
  19. 如請求項11所述的形成電晶體裝置的方法，其中該基板由晶圓夾頭所夾持，且 該使用雷射加熱對該第二多結晶矽層進行退火包括在該第二多結晶矽層位於低溫冷卻劑中時進行雷射加熱。
  20. 如請求項19所述的形成電晶體裝置的方法，其中該低溫冷卻劑位於400K至30K範圍內的溫度。
TW109126271A 2019-08-06 2020-08-04 使用多維雷射退火的高密度邏輯形成 TWI840595B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962883192P 2019-08-06 2019-08-06
US62/883,192 2019-08-06
US16/705,485 US11114346B2 (en) 2019-08-06 2019-12-06 High density logic formation using multi-dimensional laser annealing
US16/705,485 2019-12-06

Publications (2)

Publication Number Publication Date
TW202123386A TW202123386A (zh) 2021-06-16
TWI840595B true TWI840595B (zh) 2024-05-01

Family

ID=74501913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126271A TWI840595B (zh) 2019-08-06 2020-08-04 使用多維雷射退火的高密度邏輯形成

Country Status (6)

Country Link
US (2) US11114346B2 (zh)
JP (1) JP2022543426A (zh)
KR (1) KR20220041201A (zh)
CN (1) CN114365275A (zh)
TW (1) TWI840595B (zh)
WO (1) WO2021025914A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104759A1 (en) * 2007-10-17 2009-04-23 Pil-Kyu Kang Methods of manufacturing semiconductor devices including a doped silicon layer
US20190214314A1 (en) * 2018-01-10 2019-07-11 International Business Machines Corporation Source and Drain Isolation for CMOS Nanosheet with One Block Mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US9087689B1 (en) 2014-07-11 2015-07-21 Inoso, Llc Method of forming a stacked low temperature transistor and related devices
US8916872B1 (en) 2014-07-11 2014-12-23 Inoso, Llc Method of forming a stacked low temperature diode and related devices
KR102404575B1 (ko) * 2015-10-12 2022-06-03 삼성디스플레이 주식회사 증착 장치와 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
US9613805B1 (en) 2015-12-11 2017-04-04 Infineon Technologies Ag Method for forming a semiconductor device
CN106319176B (zh) * 2016-09-13 2018-02-27 江苏大学 一种深冷工作台、深冷激光冲击强化实验系统及其控制方法
US20190233321A1 (en) * 2018-01-26 2019-08-01 Corning Incorporated Liquid-assisted laser micromachining of transparent dielectrics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104759A1 (en) * 2007-10-17 2009-04-23 Pil-Kyu Kang Methods of manufacturing semiconductor devices including a doped silicon layer
US20190214314A1 (en) * 2018-01-10 2019-07-11 International Business Machines Corporation Source and Drain Isolation for CMOS Nanosheet with One Block Mask

Also Published As

Publication number Publication date
WO2021025914A1 (en) 2021-02-11
US11114346B2 (en) 2021-09-07
JP2022543426A (ja) 2022-10-12
KR20220041201A (ko) 2022-03-31
TW202123386A (zh) 2021-06-16
US20220277957A1 (en) 2022-09-01
US12087640B2 (en) 2024-09-10
CN114365275A (zh) 2022-04-15
US20210043519A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US9275910B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US7569857B2 (en) Dual crystal orientation circuit devices on the same substrate
US7678625B2 (en) Methods of fabricating semiconductor devices including channel layers having improved defect density and surface roughness characteristics
US9754968B2 (en) Structure and method to form III-V, Ge and SiGe fins on insulator
TWI814897B (zh) 用於製造互補式場效電晶體(cfet)裝置之方法
US11189532B2 (en) Dual width finned semiconductor structure
US11616057B2 (en) IC including back-end-of-line (BEOL) transistors with crystalline channel material
TWI611551B (zh) 半導體結構與其形成方法
US20210343714A1 (en) High performance multi-dimensional device and logic integration
TWI840595B (zh) 使用多維雷射退火的高密度邏輯形成
US11107733B2 (en) Multi-dimensional planes of logic and memory formation using single crystal silicon orientations
CN111415907B (zh) 非晶硅结构的制造方法
JPH04181719A (ja) 結晶物品の形成方法
US11804522B2 (en) Sidewall epitaxy encapsulation for nanosheet I/O device
Shimada et al. Low temperature single grain thin film transistor (LTSG-TFT) with SOI performance using cmp-flattened/spl mu/-czochralski process
TWI552344B (zh) 電晶體元件之製造方法與其結構
Shih et al. Application of Elevated-Laser-Liquid-Phase-Epitaxy (ELLPE) Technique on Different Oriented Wafers for Monolithic 3DIC Integration
CN111128695A (zh) 一种片上单晶半导体材料的制备方法
CN115732314A (zh) 多晶薄膜的制备方法
CN113228282A (zh) 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺