DE112006001969T5 - Leistungs-Halbleiter-Bauteil vom Grabentyp mit geteilter Gate-Elektrode - Google Patents
Leistungs-Halbleiter-Bauteil vom Grabentyp mit geteilter Gate-Elektrode Download PDFInfo
- Publication number
- DE112006001969T5 DE112006001969T5 DE112006001969T DE112006001969T DE112006001969T5 DE 112006001969 T5 DE112006001969 T5 DE 112006001969T5 DE 112006001969 T DE112006001969 T DE 112006001969T DE 112006001969 T DE112006001969 T DE 112006001969T DE 112006001969 T5 DE112006001969 T5 DE 112006001969T5
- Authority
- DE
- Germany
- Prior art keywords
- gate
- trench
- liners
- adjacent
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 2
- 238000005304 joining Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
einem Halbleiter-Körper, der einen Drift-Bereich eines Leitungstyps und einen Basis-Bereich des anderen Leitungstyps einschließt;
einem Gate-Graben, der sich zumindest durch den Basis-Bereich erstreckt;
einer Gate-Isolations-Auskleidung, die zumindest die Seitenwände des Gate-Grabens auskleidet;
einer Gate-Elektrode benachbart zu jeder der Gate-Isolationen;
einem Isolier-Block, der zwischen den Gate-Elektroden und benachbart zu jeder Gate-Elektrode eingefügt ist;
leitenden Bereichen des einen Leitungstyps benachbart zu dem Gate-Graben; und
einer erste Leistungs-Elektrode, die elektrisch mit den leitenden Bereichen verbunden ist.
Description
- VERWANDTE ANMELDUNG
- Diese Anmeldung beruht auf und beansprucht den Vorteil der provisorischen US-Patentanmeldung Nummer 60/702,919 vom 27.Juli 2005 mit dem Titel „SPLIT ELECTRODE GATE TRENCH MOSFET STRUCTURE AND PROCESS AND SF6 ETCH PROCESS", deren Priorität hiermit beansprucht wird und deren Inhalt durch diese Bezugnahme mit aufgenommen wird.
- GEBIET DER ERFINDUNG
- Die vorliegende Erfindung bezieht sich auf Leistungs-Halbleiter-Bauteile und insbesondere auf Leistungs-Halbleiter-Bauteile vom Grabentyp mit einem MOS-Gate.
- HINTERGRUND DER ERFINDUNG
- Leistungs-Halbleiter-Bauteile werden überwiegend in Leistungs-Management-Anwendungen verwendet, beispielsweise Leistungswandlern und Leistungsversorgungen. In vielen Anwendungen steht die Effizienz des Leistungswandlers in enger Beziehung zu der Effizienz des darin verwendeten Leistungs-Halbleiter-Bauteils. Um eine höhere Effizienz zu erzielen müssen die Stromleitungs-Eigenschaften des Halbleiter-Bauteils verbessert werden, wodurch dessen Einschalt-Widerstand verringert wird. Um die Stromleitungs-Eigenschaften beispielsweise eines Halbleiter-Bauteils vom Grabentyp mit MOS-Gate zu vergrößern, kann die Teilung (der Zellen-zu-Zellen-Abstand) verringert werden. Zur Verringerung der Teilung muss jedoch auch die Gate-Ladung verringert werden, um Qgd zu verringern.
- Es ist wünschenswert, die Stromleitungs-Eigenschaften eines Leistungs-Halbleiter-Bauteils zu verbessern, ohne dass dies nachteilige Auswirkungen auf die Qgd hat.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Ein Leistungs-Halbleiter-Bauteil gemäß der vorliegenden Erfindung schließt einen Halbleiter-Körper mit einem Drift-Bereich von einem Leitungstyp und einen Basis- Bereich vom anderen Leitungstyp, einen Gate-Graben, der sich zumindest durch den Basis-Bereich erstreckt, eine Gate-Isolations-Auskleidung, die zumindest die Seitenwände des Gate-Grabens auskleidet, eine Gate-Elektrode benachbart zu jeder Gate-Isolation, einen Isolations-Block, der zwischen den Gate-Elektroden und benachbart zu jeder Gate-Elektrode angeordnet ist, leitende Bereiche des einen Leitungstyps benachbart zu dem Gate-Graben und eine erste Leistungs-Elektrode ein, die elektrisch mit dem leitenden Bereichen verbunden ist.
- Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird die Gate-Elektroden-Masse verringert (wodurch die Gate-Ladung verringert wird) und die Überlappung zwischen der Gate-Elektrode und dem Drain-Bereich wird ebenfalls verringert, wodurch Qgd verringert wird. Als Ergebnis können bekannte Lösungen, die beispielsweise ein dickes Oxid am Boden des Grabens erfordern, fortgelassen werden.
- Ein Bauteil gemäß der vorliegenden Erfindung kann weiterhin eine Verbindungs-Einrichtung einschließen, die die Gate-Elektroden verbindet.
- Um den Widerstand der Gate-Elektroden zu verringern, kann jede Gate Elektrode einen silizidierten Teil einschließen, der einen elektrischen Kontakt mit einer Gate-Schiene ergibt, und/oder die Gate-Elektroden können von dem Halbleiter-Körper vorspringen.
- Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt eine Querschnittsansicht einer einzigen Zelle eines Leistungs-Halbleiter-Bauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung. -
2A –2J zeigen ausgewählte Schritte bei der Herstellung eines Leistungs-Halbleiter-Bauteils gemäß der vorliegenden Erfindung. -
3 zeigt eine Querschnittsansicht einer einzigen aktiven Zelle eines Bauteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung. -
4 zeigt eine Querschnittsansicht einer einzigen aktiven Zelle eines. Bauteils gemäß der dritten Ausführungsform der vorliegenden Erfindung. -
5A –5D zeigen ausgewählte Schritte bei dem Prozess der Herstellung eines Bauteils gemäß der dritten Ausführungsform. - AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
- In
1 schließt eine aktive Zelle eines Leistungs-Halbleiter-Bauteils, das vorzugsweise ein Leistungs-MOSFET ist, einen Gate-Graben10 ein, der in einem Halbleiter-Körper12 ausgebildet ist, beispielsweise einem epitaxial gebildeten Silizium. Eine Gate-Oxid-Auskleidung14 kleidet zumindest jede Seitenwand des Grabens10 und vorzugsweise und auch dessen Boden aus. Eine Gate-Elektrode16 ist im Inneren des Grabens10 benachbart zu dem Gate-Oxid14 angeordnet. Bei der ersten Ausführungsform der vorliegenden Erfindung weist die Gate-Elektrode16 einen π-förmigen Querschnitt mit zwei vertikal ausgerichteten Fingern16' und einem horizontal ausgerichteten Verbindungsstück16'' auf, das die zwei gegenüberliegenden und mit Abstand voneinander angeordneten Finger16' verbindet. Der Abstand zwischen den Fingern16' ist mit einem Isolier-Block18 gefüllt. Die Gate-Elektrode16 ist vorzugsweise aus leitendem Polysilizium hergestellt, deren Oberseite bei20 silizidiert ist, um ihre Leitfähigkeit zu vergrößern. Die Silizidierung ist besonders vorteilhaft für die Verringerung von Rg (Gate-Widerstand) wenn die Gate-Graben10 schmaler gemacht werden. Im einzelnen ist bei einem Bauteil gemäß der vorliegenden Erfindung zumindest eine Gate-Schiene vorgesehen, um die Gate-Elektroden miteinander zu verbinden. Bei der bevorzugten Ausführungsform sind die silizidierten Teile mit der Schiene verbunden, um den Widerstand zwischen der Schiene und den Gate-Elektroden zu verringern, wodurch der Gesamt-Rg des Bauteils verringert wird. - Ein Leistungs-MOSFET gemäß der bevorzugten Ausführungsform schließt einen Drift-Bereich
24 des einen Leitungstyps (beispielsweise des N-Typs), einen Basis-Bereich22 des anderen Leitungstyps (beispielsweise P-Typ), Source-Bereiche des einen Leitungstyps, und eine Source-Elektrode28 ein, die ohmisch mit dem Source-Bereichen26 verbunden und gegen den Basis-Bereich22 über eine hohe Leitfähigkeit aufweisende Kontaktbereiche30 des gleichen Leitungstyps wie der Basis-Bereich22 kurzgeschlossen ist, jedoch von der Gate-Elektrode16 durch eine Isolierkappe32 isoliert ist. Es sollte festgestellt werden, dass die Drift-Schicht24 vorzugsweise über einem Silizium-Substrat34 des einen Leitungstyps gebildet ist. Die Drain-Elektrode36 steht im ohmschen Kontakt mit dem Substrat34 , wodurch der Strom in vertikaler Richtung von der Source-Elektrode28 zur Drain-Elektrode.36 fließt, wenn ein Kanal in dem Basis-Bereich22 benachbart zu dem Graben10 zwischen dem Source-Bereich26 und dem Drift-Bereich24 bei Anlegen von zumindest der Schwellenwert-Spannung an die Gate-Elektrode16 gebildet wird. - Bei erneuter Betrachtung der
2A –2J ist zu erkennen, dass zur Herstellung eines Bauteils gemäß der ersten Ausführungsform der vorliegenden Erfindung ein Halbleiter-Körper12 , der einen Source-Bereich26 , einen Basis-Bereich22 und einen Drift-Bereich24 einschließt, mit einer harten Maske38 (beispielsweise einer Si3N4-Maske) maskiert wird. Die harte Maske38 schließt Öffnungen40 ein, die Bereiche in dem Halbleiter-Körper12 definieren, die mit Gräben zu versehen sind. Danach wird ein Gate-Graben10 in dem Halbleiter-Körper12 zumindest durch den Basis-Bereich22 hindurch unter Verwendung irgendeines geeigneten Ätz-Verfahrens gebildet, um die in2A gezeigte Struktur zu gewinnen. - Als nächstes werden die Seitenwände und der Boden des Grabens
10 unter Verwendung irgendeines bekannten Verfahrens oxidiert, um ein Gate-Isolations-Oxid14 auf diesen bis zu einer Dicke von vorzugsweise 500 Å zu bilden, wie dies in2B gezeigt ist. Danach wird ein Schicht aus Polysilizium40 abgeschieden, um zumindest die Gate-Isolation14 zu bedecken, wie dies in2C gezeigt ist, worauf irgend welches überschüssiges Polysilizium40 von zumindest dem Boden des Grabens10 entfernt wird (wobei das Oxid verbleibt), so dass Polysilizium-Auskleidungen42 entlang der Seitenwand des Grabens10 verbleiben, wie dies in2D gezeigt ist. - Als nächstes wird ein Oxid-Füllmaterial abgeschieden, um zumindest den Graben
10 (2E ) zu füllen, worauf ein Teil hiervon entfernt wird, um einen Isolations-/Oxid-Block18 am Boden des Grabens10 verbleiben zu lassen, wie dies in2F gezeigt ist. - Als nächstes wird Polysilizium
46 über dem Oxid-Block18 abgeschieden, um die Polysilizium-Auskleidungen42 miteinander zu verbinden, wie dies in2G gezeigt ist. Das Polysilizium46 wird dann silizidiert, um einen Silizid-Körper20 zu bilden, wie dies in2H gezeigt ist. Es sei bemerkt, dass als Ergebnis eine Gate-Elektrode16 in diesem Schritt gebildet wird. - Als nächstes wird die harte Maske
38 entfernt (2I ), und ein vorzugsweise eine niedrige Dichte aufweisender Oxid-Körper46 (beispielsweise TEOS) wird über zumindest dem Silizid-Körper20 abgeschieden. Danach werden konventionelle Schritte ausgeführt, um ein Bauteil gemäß1 zu gewinnen. Es ist festzustellen, das obwohl lediglich eine einzige aktive Zelle und ein Prozess zur Bildung einer einzigen Zelle in den1 ,2A –2J gezeigt ist, bei einem Bauteil gemäß der vorliegenden Erfindung eine Vielzahl von aktiven Zellen gleichzeitig gebildet werden würde. Somit sollte die Erfindung nicht als auf eine einzige aktive Zelle beschränkt betrachtet werden. - Als nächstes wird auf die
3 Bezug genommen, bei der in einem Bauteil gemäß der zweiten Ausführungsform die Seitenwände des Grabens10 verjüngt sind. Weiterhin springt die Gate-Elektrode16 aus dem Gate-Graben hervor, das heißt sie erstreckt sich aus dem Graben10 heraus über die obere Oberfläche des Halbleiter-Körpers12 . - Um ein Bauteil gemäß der zweiten Ausführungsform herzustellen, wird der Graben so gebildet, dass er sich verjüngende Seitenwände anstelle von vertikalen Seitenwänden aufweist. Um die vorspringenden Gates zu bilden, lässt man Polysilizium
44 (2F ) im Inneren der Öffnung40 der Maske38 verbleiben, es wird dann silizidiert, und wenn die Maske38 entfernt wird, bleibt eine Gate-Elektrode16 zurück, die aus dem Graben vorspringt. - Gemäß
4 schließt ein Bauteil gemäß der dritten Ausführungsform ebenfalls einen Gate-Graben10 mit vorzugsweise sich verjüngenden Seitenwänden ein. Im Gegensatz zu den ersten und zweiten Ausführungsformen schließt die Gate-Elektrode16 jedoch kein Verbindungsstück16'' ein. So schließt die dritte Ausführungsform lediglich Gate-Finger16' (oder Gate-Auskleidungen16' ) ein. Weiterhin ist ein dicker Oxid-Körper50 am Boden des Gate-Grabens10 vorgesehen, der sich unter die Gate-Auskleidungen16' erstreckt. Daher wird in einem modifizierten Prozess nach der Bildung des Gate-Oxids14 auf den sich verjüngenden Seitenwänden eines Gate-Grabens10 ein Graben-Oxid50 an dem Boden des Grabens10 gebildet, wie dies in5A gezeigt ist. (Es sei bemerkt, dass in einem Prozess zur Herstellung der zweiten und dritten Ausführungsformen ein Polysilizium-Körper51 wahlweise über dem Halbleiter-Körper12 und unter der harten Maske38 gebildet wird. Der Polysilizium-Körper51 wird zur Verbesserung der harten Maske38 verwendet. Speziell wird zum Verhindern einer unerwünschten mechanischen Beanspruchung der harten Maske38 Polysilizium51 verwendet, was es ermöglicht, die „vorspringende" Struktur aufzubauen und zu erzeugen, ohne dass unerwünschte mechanische Beanspruchungen hervorgerufen werden). - Als nächstes werden Polysilizium-Gate-Auskleidungen
16' benachbart zu den Seitenwänden des Grabens10 durch eine Polysilizium-Abscheidung und durch Ätzen gebildet. Die Polysilizium-Gate-Auskleidungen16' können so ausgebildet werden, dass sie vorspringen, in dem sie sich über den Graben hinaus erstrecken, und wahlweise (oder alternativ) kann Silizid20 verwendet werden, um Rg zu verringern. Danach wird, wie dies in5C gezeigt ist, Oxid im Inneren des Grabens abgeschieden, wodurch der Oxid-/Isolations-Block18 gebildet wird. - Nach der Oxid-Abscheidung werden die harte Maske
38 und das darunter liegende Polysilizium51 entfernt, um das darunter liegende Silizium freizulegen, und Source-Bereiche26 , Bereiche30 , ein Basis-Bereich22 werden durch konventionelle Implantations- und Diffusions-Schritte gefolgt von konventionellen Schritten gebildet, um Elektroden28 und36 zu bilden, um ein Bauteil gemäß der dritten Ausführungsform zu gewinnen. - Obwohl die vorliegende Erfindung mit speziellen Ausführungsformen hiervon beschrieben wurde, werden vielfältige andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezielle Beschreibung beschränkt ist, sondern lediglich durch die beigefügten Ansprüche.
- Zusammenfassung
- Ein Leistungs-Halbleiter-Bauteil, das Gate-Auskleidungen, die sich entlang von Gate-Isolier-Auskleidungen erstrecken, und einen Isolier-Block einschließt, der die zwei Gate-Auskleidungen in Abstand hält.
Claims (18)
- Leistungs-Halbleiter-Bauteil, mit: einem Halbleiter-Körper, der einen Drift-Bereich eines Leitungstyps und einen Basis-Bereich des anderen Leitungstyps einschließt; einem Gate-Graben, der sich zumindest durch den Basis-Bereich erstreckt; einer Gate-Isolations-Auskleidung, die zumindest die Seitenwände des Gate-Grabens auskleidet; einer Gate-Elektrode benachbart zu jeder der Gate-Isolationen; einem Isolier-Block, der zwischen den Gate-Elektroden und benachbart zu jeder Gate-Elektrode eingefügt ist; leitenden Bereichen des einen Leitungstyps benachbart zu dem Gate-Graben; und einer erste Leistungs-Elektrode, die elektrisch mit den leitenden Bereichen verbunden ist.
- Bauteil nach Anspruch 1, das weiterhin ein Verbindungs-Element umfasst, das die Gate-Elektroden miteinander verbindet.
- Bauteil nach Anspruch 1, das weiterhin eine Gate-Schiene umfasst, die elektrisch mit den Gate-Elektroden verbunden ist, wobei jede Gate-Elektrode einen silizidierten Teil einschließt, der einen elektrischen Kontakt mit der Gate-Schiene ergibt.
- Bauteil nach Anspruch 1, bei dem die Gate-Elektroden aus dem Halbleiter-Körper heraus vorspringen.
- Bauteil nach Anspruch 1, bei dem das Bauteil ein Leistungs-MOSFET ist.
- Bauteil nach Anspruch 1, das weiterhin einen Isolier-Körper an dem Boden des Gate-Grabens umfasst, wobei der Isolier-Körper dicker als die Gate-Isolier-Auskleidungen ist.
- Bauteil nach Anspruch 1, bei dem Gate-Isolier-Auskleidungen, der Isolier-Block und der Isolier-Körper aus einem Oxid bestehen.
- Bauteil nach Anspruch 1, das weiterhin eine Gate-Schiene umfasst, wobei jede der Gate-Elektroden elektrisch mit der Gate-Schiene über einen einen niedrigen spezifischen Widerstand aufweisenden silizidierten Teil verbunden ist.
- Bauteil nach Anspruch 1, das weiterhin ein silizidiertes Verbindungs-Element umfasst, das die Gate-Elektroden mit einer Gate-Schiene verbindet.
- Bauteil nach Anspruch 1, das weiterhin ein Substrat des einen Leitungstyps umfasst, wobei der Halbleiter-Körper auf dem Substrat angeordnet ist, und weiterhin eine zweite Leistungs-Elektrode umfasst, die elektrisch mit dem Substrat verbunden ist.
- Bauteil nach Anspruch 10, bei dem die erste Leistungs-Elektrode eine Source-Elektrode ist, die zweite Leistungs-Elektrode eine Drain-Elektrode ist, und die leitenden Bereiche Source-Bereiche sind.
- Verfahren zur Herstellung eines Leistungs-Halbleiter-Bauteils, mitden folgenden Schritten: Bilden von Gräben in einem Halbleiter-Körper, der einen Drift-Bereich und einen Basis-Bereich benachbart zu dem Drift-Bereich einschließt; Oxidieren zumindest der Seitenwände des Grabens zur Bildung von Gate-Auskleidungen benachbart zu den Seitenwänden; Bedecken der oxidierten Seitenwände mit einem elektrisch leitenden Material zur Bildung von Gate-Auskleidungen; und Abscheiden eines Isolier-Blockes zwischen den Gate-Auskleidungen und benachbart zu jeder Gate-Auskleidung.
- Verfahren nach Anspruch 12, das weiterhin die Bildung eines Isolier-Körpers an dem Boden des Grabens umfasst, wobei der Isolier-Körper dicker als die Gate-Auskleidungen ist.
- Verfahren nach Anspruch 12, bei dem das leitende Material leitendes Polysilizium umfasst.
- Verfahren nach Anspruch 12, das weiterhin das Verbinden der Gate-Auskleidungen mit einem leitenden Verbindungs-Element umfasst.
- Verfahren nach Anspruch 12, das weiterhin das Verbinden der Gate-Auskleidungen mit einer Gate-Schiene über einen silizidierten Gate-Teil umfasst.
- Verfahren nach Anspruch 12, bei dem die Gate-Auskleidungen aus dem Halbleiter-Körper heraus vorspringen.
- Verfahren nach Anspruch 15, bei dem das Verbindungs-Element aus dem Halbleiter-Körper heraus vorspringt.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US70291905P | 2005-07-27 | 2005-07-27 | |
US60/702,919 | 2005-07-27 | ||
US11/491,743 | 2006-07-24 | ||
US11/491,743 US7423317B2 (en) | 2005-07-27 | 2006-07-24 | Split electrode gate trench power device |
PCT/US2006/029384 WO2007014321A2 (en) | 2005-07-27 | 2006-07-27 | Split electrode gate trench power device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112006001969T5 true DE112006001969T5 (de) | 2008-07-31 |
Family
ID=37683989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112006001969T Withdrawn DE112006001969T5 (de) | 2005-07-27 | 2006-07-27 | Leistungs-Halbleiter-Bauteil vom Grabentyp mit geteilter Gate-Elektrode |
Country Status (5)
Country | Link |
---|---|
US (1) | US7423317B2 (de) |
JP (1) | JP2009503873A (de) |
DE (1) | DE112006001969T5 (de) |
TW (1) | TWI341072B (de) |
WO (1) | WO2007014321A2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164183A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2647884B2 (ja) * | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
US6387803B2 (en) * | 1997-01-29 | 2002-05-14 | Ultratech Stepper, Inc. | Method for forming a silicide region on a silicon body |
JP3052918B2 (ja) * | 1997-11-27 | 2000-06-19 | 日本電気株式会社 | 半導体装置 |
JP2002368220A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Ltd | 半導体装置及びこれを用いた電源システム |
US6573569B2 (en) * | 2001-11-06 | 2003-06-03 | Fairchild Semiconductor Corporation | Trench MOSFET with low gate charge |
JP2003158268A (ja) * | 2001-11-21 | 2003-05-30 | Yokogawa Electric Corp | トレンチ型2重拡散mos電界効果トランジスタ及びその製造方法 |
JP4025063B2 (ja) * | 2001-12-06 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置 |
GB0229217D0 (en) * | 2002-12-14 | 2003-01-22 | Koninkl Philips Electronics Nv | Vertical insulated gate transistor and manufacturing method |
JP3954541B2 (ja) * | 2003-08-05 | 2007-08-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2007035841A (ja) * | 2005-07-26 | 2007-02-08 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-07-24 US US11/491,743 patent/US7423317B2/en active Active
- 2006-07-26 TW TW095127305A patent/TWI341072B/zh active
- 2006-07-27 DE DE112006001969T patent/DE112006001969T5/de not_active Withdrawn
- 2006-07-27 WO PCT/US2006/029384 patent/WO2007014321A2/en active Application Filing
- 2006-07-27 JP JP2008524187A patent/JP2009503873A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20070023829A1 (en) | 2007-02-01 |
WO2007014321A2 (en) | 2007-02-01 |
TWI341072B (en) | 2011-04-21 |
JP2009503873A (ja) | 2009-01-29 |
US7423317B2 (en) | 2008-09-09 |
TW200711270A (en) | 2007-03-16 |
WO2007014321A3 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10339455B3 (de) | Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone | |
DE10220810B4 (de) | Halbleiterbauteil | |
DE112006000832B4 (de) | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben | |
DE112006003451B4 (de) | Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung | |
DE102004036330B4 (de) | Halbleiterbauelement | |
DE102011082289B4 (de) | Verfahren zur Herstellung einer SiC-Halbleitervorrichtung | |
DE102009035688B4 (de) | Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben | |
DE102007017002B4 (de) | SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE10196441B4 (de) | Verfahren zur Herstellung eines MOSFET | |
DE10297177B4 (de) | Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt | |
AT505498A2 (de) | Selbstjustierende graben-mosfet-struktur und herstellungsverfahren | |
DE102009031657A1 (de) | Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einem Low-K-Dielektrikum darin | |
DE102010042929A1 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
AT504289A2 (de) | Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben | |
AT505888A2 (de) | Aufbau und verfahren zum ausbilden eines trench-fet mit abgeschirmtem gate, wobei die abschirm- und die gate-elektrode miteinander verbunden sind | |
DE102009025601A1 (de) | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices | |
DE102007061191A1 (de) | Halbleiterbauelement mit einem Halbleiterkörper | |
DE112005001434B4 (de) | MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode | |
DE112006001516T5 (de) | Feldeffekttransistor mit Ladungsgleichgewicht | |
DE10234996B4 (de) | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode | |
DE102006001922B3 (de) | Lateraler Leistungstransistor und Verfahren zu dessen Herstellung | |
EP4107784B1 (de) | Vertikaler fin-feldeffekttransistor, vertikale fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors | |
DE102019109368A1 (de) | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren | |
DE10004984A1 (de) | Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren | |
DE102004056772B4 (de) | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Inventor name: MONTGOMERY, ROBERT, CARDIFF, SOUTH GLAMORGAN, GB Inventor name: MA, LING, TORRANCE, CALIF., US Inventor name: BURKE, HUGO R.G., PONTYCLUN, WALES, GB Inventor name: JONES, DAVID PAUL, PENARTH, SOUTH GLAMORGAN, GB |
|
8181 | Inventor (new situation) |
Inventor name: MONTGOMERY, ROBERT, CARDIFF, SOUTH GLAMORGAN, GB Inventor name: BURKE, HUGO R.G., PONTY CLUN, WALES, GB Inventor name: MA, LING, TORRANCE, CALIF., US Inventor name: JONES, DAVID PAUL, PENARTH, SOUTH GLAMORGAN, GB |
|
8125 | Change of the main classification |
Ipc: H01L 29/78 AFI20060727BHDE |
|
R120 | Application withdrawn or ip right abandoned |