DE112004003022B4

DE112004003022B4 - Halbleiterbauelement und Verfahren zum Steuern desselben

Info

Publication number: DE112004003022B4
Application number: DE112004003022T
Authority: DE
Inventors: Hideki Komori; Shouichi Kawamura; Masanori Taya
Original assignee: Spansion Japan Ltd; Spansion LLC
Current assignee: Spansion Japan Ltd; Spansion LLC
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2012-04-05
Anticipated expiration: 2024-12-01
Also published as: CN101107674A; US20060245250A1; JPWO2006059373A1; GB2434675A; CN101107674B; DE112004003022T5; WO2006059373A1; JP4738347B2; GB0710009D0; GB2434675B; US7227780B2

Abstract

Halbleiterbauelement mit: einer Programmierspannungsversorgungsschaltung (2), die ein Drain einer Speicherzelle mit einer Programmierspannung versorgt; und einer Spannungserzeugungsschaltung (10), die eine einem Gate der Speicherzelle zuzuführende Spannung erzeugt unter Anwendung eines frequenzabhängigen Taktsignals auf der Grundlage der Programmierspannung, die von der Programmierspannungsversorgungsschaltung (2) bereitgestellt wird.

Description

TECHNISCHES GEBIET
Diese Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Steuerung.
HINTERGRUND DER ERFINDUNG
1 ist eine Ansicht, die eine Schaltungskonfiguration eines konventionellen nicht-flüchtigen Halbleiterspeicherbauelements zum Zeitpunkt des Programmierens zeigt. Wie in 1 gezeigt ist, umfasst ein nicht-flüchtiges Speicherbauelement 20 eine Programmierspannungserzeugungsschaltung 1, eine Programmierspannungsversorgungsschaltung 2, eine Dateneingangspufferschaltung (dinbuf_be) 3, einen Y-Decodierer (ysel) 4 und eine Speicherzelle 5. Die Speicherzelle 5 ist ein Flash-Speicher mit einem schwebenden Gate bzw. einem Gate mit frei einstellbarem Potenzial oder einer Nitridschicht, die als eine Ladungssammelschicht dient. Es wird eine hohe Spannung in einem Drain-Anschluss der Speicherzelle 5 angelegt, um heiße bzw. energiereiche Ladungsträger in die Ladungssammelschicht zum Zeitpunkt des Programmierens einzuführen. Eine hohe Programmierspannung VPROG in dem nicht-flüchtigen Halbleiterspeicherbauelemente 20 ist eine Spannung, in der die von der Programmierspannungserzeugungsschaltung 1 erzeugte Spannung auf eine konstante Spannung eingestellt wird und auf eine gemeinsame Datenbusleitung gelegt wird, die mit einer Bitleitung BL über die Programmierspannungsversorgungsschaltung 2 verbunden ist.
Das in der japanischen Patentoffenlegungsschrift Nr. 2001-15716 beschriebene Halbleiterspeicherbauelement steuert einen Strom, der dem Drain der Speicherzelle zugeführt wird, mit einem Konstantstromelement, das den Strom so steuert, dass ein gegebener Wert nicht überschritten wird, wenn ein energiereiches Elektron in das schwebende Gate eingeführt wird, und dabei ist es möglich, eine Programmierdauer minimal zu halten, indem die Gate-Spannung gesteuert wird, die dem Steuer-Gate zugeführt und von einem gegebenen Komparator ausgegeben wird.
Aus der US 200410012997 A1 ist ein nichtflüchtiger Halbleiterspeicher bekannt.
ÜBERBLICK ÜBER DIE ERFINDUNG
PROBLEME, DIE DURCH DIE ERFINDUNG ZU LÖSEN SIND
Jedoch benötigt die Programmierspannungserzeugungsschaltung (Drain-Pumpe) 1, die den Strom zu dem Drain der Speicherzelle 5 liefert, eine Stromtreiberkapazität, die gleich oder größer ist als: (Anzahl der zu programmierenden Bits) × (Programmierstrom für jedes Bit). Wenn mehrere Bits gleichzeitig programmiert werden, fließt zum Zeitpunkt des Programmierens ein hoher Strom durch die Speicherzelle 5. Es entsteht das Problem, dass die von der Drain-Pumpe ausgegebene Ausgangsspannung verringert wird und die mehreren Bits können nicht gleichzeitig programmiert werden. Ferner kann die Stromspeisekapazität erhöht werden, indem die Anzahl der Programmierspannungserzeugungsschaltungen 1 erhöht wird, wodurch jedoch die Größe der Schaltung zunimmt. Des Weiteren gibt es ein Problem dahingehend, dass die in der japanischen Patentoffenlegungsschrift Nr. 2001-15716 beschriebene Technik die Gate-Spannung nicht in korrekter Weise steuern kann.
Die vorliegende Erfindung wurde im Hinblick auf die zuvor beschriebenen Umstände erdacht und stellt ein Halbleiterbauelement und ein Verfahren zu dessen Steuerung bereit, wobei mehrere Bits gleichzeitig programmiert werden können, ohne dass die Größe der Schaltung zunimmt.
MITTEL ZUM LÖSEN DES PROBLEMS
Gemäß einem Aspekt der vorliegenden Erfindung wird vorzugsweise ein Halbleiterbauelement bereitgestellt mit: einer Programmierspannungsversorgungsschaltung, die ein Drain einer Speicherzelle mit einer Programmierspannung versorgt, und einer Spannungserzeugungsschaltung, die eine Spannung erzeugt, die dem Gate der Speicherzelle unter Anwendung eines Taktsignals auf der Grundlage der Programmierspannung, die von der Programmierspannungsversorgungsschaltung bereitgestellt wird, zugeführt wird. Gemäß der vorliegenden Erfindung kann die Gate-Spannung gesteuert werden und es können mehrere Bits gleichzeitig programmiert werden, ohne dass die Stromspeisekapazität der Programmierspannungserzeugungsschaltung überschritten wird, indem das Taktsignal, das auf der Grundlage der von der Programmierspannungsversorgungsschaltung bereitgestellten Programmierspannung bestimmt ist, angewendet wird. Es ist daher möglich, die Ressourcen der Programmierspannungserzeugungsschaltung zum Zeitpunkt des Programmierens optimal auszunutzen. Ferner muss die Anzahl der Programmierspannungserzeugungsschaltungen nicht erhöht werden und die Größe der Schaltung braucht nicht vergrößert zu werden.
Bei der zuvor beschriebenen Halbleitereinrichtung verwendet die Spannungserzeugungsschaltung ein Taktsignal mit einer tieferen und einer höheren Frequenz, wobei die tiefere Frequenz angewendet wird, wenn die Programmierspannung, die von der Programmierspannungsversorgungsschaltung geliefert wird, gleich oder kleiner als eine vorgegebene Spannung ist. Wenn erfindungsgemäß die Programmierspannung kleiner als eine gegebene Spannung ist, kann die Ladungspumpe für die Gate-Spannung verzögert eingesetzt werden und die mehreren Bits können gleichzeitig programmiert werden, ohne dass die Stromspeisekapazität der Programmierspannungserzeugungsschaltung überschritten wird.
Das Halbleiterbauelement umfasst ferner eine Frequenzwandlerschaltung, die das Taktsignal erzeugt, indem eine Frequenz eines Taktsignals, das von einer Oszillatorschaltung erzeugt wird, in eine andere Frequenz auf der Grundlage der von der Programmierspannungsversorgungsschaltung zugeführten Programmierspannung umgewandelt wird. Gemäß der vorliegenden Erfindung kann die Gate-Spannung so gesteuert werden, dass die Stromspeisekapazität der Programmierspannungserzeugungsschaltung nicht überschritten wird.
Das Halbleiterbauelement kann ferner eine Frequenzwandlerschaltung aufweisen, die das Taktsignal durch Umwandeln einer Frequenz eines Taktsignals, das von einer Oszillatorschaltung erzeugt wird, in eine tiefere Frequenz erzeugt, wenn die Programmierspannung, die von der Programmierspannungsversorgungsschaltung geliefert wird, gleich oder kleiner ist als eine gegebene Spannung. Gemäß der vorliegenden Erfindung kann die Ladungspumpe der Gate-Spannung aufgrund des Abfalls in der Programmierspannung verzögert werden.
Das Halbleiterbauelement kann ferner eine Erfassungsschaltung aufweisen, die eine Ausgangsspannung der Programmierspannungsversorgungsschaltung überwacht und eine Abnahme der bereitgestellten Programmierspannung erkennt. Gemäß der vorliegenden Ausführungsform kann durch die Überwachung des Ausgangsstroms der Spannungsversorgungsschaltung erkannt werden, ob der Ausgangsstrom die Stromspeicherkapazität der Programmierspannungserzeugungsschaltung übersteigt.
Das Halbleiterbauelement kann ferner eine Erfassungsschaltung aufweisen, die einen Ausgangsstrom der Programmierspannungsversorgungsschaltung überwacht und eine Abnahme der erzeugten Programmierspannung erkennt. Gemäß der vorliegenden Ausführungsform kann durch das Überwachen des Ausgangsstromes der Versorgungsspannungsschaltung erkannt werden, ob der Ausgangsstrom die Stromspeisekapazität der Programmierspannungserzeugungsschaltung übersteigt.
Das Halbleiterbauelement kann ferner eine Schaltung enthalten, die ein Steuersignal zum Steuern der Frequenz des Taktsignals, das von der Frequenzwandlerschaltung umgewandelt wird, gemäß der Programmierspannung zu steuern, die von der Programmierspannungsversorgungsschaltung bereitgestellt wird.
In der zuvor beschriebenen Halbleitereinrichtung erzeugt die Spannungserzeugungsschaltung vorzugsweise die dem Gate der Speicherzelle zugeführte Spannung in Form einer Spannungsrampe. Die Spannungserzeugungsschaltung kann beispielsweise eine Diodenladungspumpe enthalten. Das Halbleiterbauelement kann ein Halbleiterspeicherbauelement sein.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird vorzugsweise ein Verfahren zum Steuern eines Halbleiterbauelements bereitgestellt mit den Schritten: Zuführen einer Programmierspannung zu einem Drain einer Speicherzelle und Erzeugen einer Spannung, die einem Gate der Speicherzelle zugeführt wird, durch Verwenden eines Taktsignals, das auf der Grundlage der Programmierspannung bestimmt ist. Gemäß er vorliegenden Erfindung kann die Gate-Spannung gesteuert werden und es können mehrere Bits gleichzeitig programmiert werden, ohne dass die Stromspeisekapazität der Programmierspannungserzeugungsschaltung überschritten wird, indem das Taktsignal, das auf der Grundlage der von der Programmierspannungsversorgungsschaltung erzeugten Programmierspannung bestimmt ist, verwendet wird. Es ist daher möglich, die Ressourcen der Programmierspannungserzeugungsschaltung zum Zeitpunkt des Programmierens optimal zu nutzen. Ferner muss die Anzahl der Programmierspannungserzeugungsschaltungen nicht erhöht werden und damit kann die Größe der Schaltung klein bleiben.
Das zuvor beschriebene Verfahren umfasst ferner den Schritt: Umwandeln einer Frequenz eines Taktsignals, das von einer Oszillatorschaltung erzeugt wird, in eine kleinere Frequenz, wenn die Programmierspannung gleich oder kleiner als eine gegebene Spannung wird, wobei im Schritt des Erzeugens die dem Gate der Speicherzelle zugeführte Spannung durch Verwenden des Taktsignals mit der geringeren Frequenz erzeugt wird. Gemäß der vorliegenden Erfindung kann die Ladungspumpe entsprechend dem Abfall in der Programmierspannung verzögert werden.
Das zuvor beschriebene Verfahren kann ferner den Schritt umfassen: Erfassen der Programmierspannung durch Überwachen einer Ausgangsspannung einer Programmierspannungsversorgungsschaltung, die die Programmierspannung erzeugt. Gemäß der vorliegenden Erfindung kann durch das Überwachen des Ausgangsstroms der Spannungsversorgungsschaltung erkannt werden, ob der Ausgangsstrom die Stromspeisekapazität der Programmierspannungserzeugungsschaltung übersteigt.
Das zuvor genannte Verfahren kann ferner den Schritt umfassen: Erfassen der Programmierspannung durch Überwachen eines Ausgangsstroms einer Programmierspannungsversorgungsschaltung, die die Programmierspannung erzeugt. Gemäß der vorliegenden Erfindung kann durch das Überwachen des Ausgangsstroms der Spannungsversorgungsschaltung erkannt werden, ob der Ausgangsstrom die Stromspeisekapazität der Programmierspannungserzeugungsschaltung übersteigt.
WIRKUNG DER ERFINDUNG
Die vorliegende Erfindung kann ein Halbleiterbauelement und ein Steuerungsverfahren dafür bereitstellen, wobei mehrere Bits gleichzeitig programmiert werden können, ohne dass die Größe der Schaltung zu vergrößern ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Ansicht, die eine Schaltungskonfiguration eines konventionellen nicht-flüchtigen Halbleiterspeicherbauelements zum Zeitpunkt des Programmierens zeigt;
2 ist eine Ansicht, die teilweise eine Schaltungskonfiguration des nichtflüchtigen Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
3 ist eine weitere Ansicht, die teilweise die Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
4 ist eine Ansicht, die eine WL-Spannungserzeugungsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
5 ist eine Ansicht, die eine Programmierspannungsversorgungsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
6 ist eine Ansicht, die eine Programmierspannungserfassungsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
7 ist eine Ansicht, die eine WL-Spannungssteuersignalerzeugungsschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
8 ist eine Ansicht, die eine Frequenzwandlerschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
9 ist eine Ansicht, in der ein Schiebeelement gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt ist;
10 ist ein Zeitablaufdiagramm des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung;
11A bis 11C sind Teilansichten, die die Schaltungskonfiguration eines nicht-flüchtigen Halbleiterspeicherbauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen;
12 ist eine weitere Ansicht, die teilweise die Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt; und
13 ist eine Ansicht, in der eine WL-Spannungserzeugungsschaltung gemäß der zweiten Ausführungsform der vorliegenden Erfindung gezeigt ist.
BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
Es wird nunmehr mit Bezug zu den begleitenden Zeichnungen eine Beschreibung der Ausführungsformen der vorliegenden Erfindung angegeben.
[Erste Ausführungsform] 2 ist eine Teilansicht, in der eine Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt ist. 2 ist eine Teilansicht, wobei eine Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung dargestellt ist. Wie in 2 und 3 gezeigt ist, umfasst das nicht-flüchtige Halbleiterspeicherbauelement 100 eine Programmierspannungserzeugungsschaltung 1, eine Programmierspannungsversorgungsschaltung 2, eine Dateneingangspufferschaltung 3, einen Y-Decodierer (ysel) 4, eine Speicherzelle 5, eine Programmierspannungserfassungsschaltung 6, eine WL-Spannungssteuersignalerzeugungsschaltung 7, eine Oszillatorschaltung 8, eine Frequenzwandlerschaltung 9, eine WL-Spannungserzeugungsschaltung 10, eine WL-Spannungsversorgungsschaltung 11 und einen X-Decodierer 12.
In der Speicherzelle 5 sind beispielsweise ein N-Sourcegebiet und ein Drain-Gebiet auf einer Oberfläche eines p-Substrats vorgesehen, und es sind auch ein schwebendes Gate bzw. ein Gate mit frei einstellbarem Potenzial und ein Steuer-Gate auf einem Kanalgebiet zwischen den zuvor genannten Gebieten vorgesehen. Das Steuer-Gate ist mit der Wortleitung WL verbunden, das Drain-Gebiet ist mit der Bitleitung verbunden, und das Source-Gebiet ist mit einer Sourceleitung verbunden.
Während einer Programmierung sind die Bit-Leitung und die Wortleitung so konfiguriert, dass diese ein hohes Potenzial aufweisen, und die Sourceleitung wird auf ein tiefes Potenzial gelegt, etwa auf Masse, wobei die Speicherzelle die Daten ”1” (Löschzustand) aufweist, wobei keine Ladung in das schwebende Gate eingeführt ist. Danach wird eine hohe Spannung zwischen dem Source und dem Drain angelegt, um ein heißes bzw. energiereiches Elektron zu erzeugen. Die heißen Elektronen werden in das schwebende Gate eingebracht.
Die Programmierspannungserzeugungsschaltung 1 ist beispielsweise aus einer Dioden-Ladungspumpe aufgebaut und erzeugt eine Pumpladung DPUMP, um die Programmierspannung VPROG für die Bitleitung BL bereitzustellen. Die Programmierspannungsversorgungsschaltung 2 versorgt das Drain der Speicherzelle 5 mit der Programmierspannung VPROG. Die Programmierspannungsversorgungsschaltung 2 regelt die Pumpspannung DPUMP, die von der Programmierspannungserzeugungsschaltung 1 erzeugt wird, und liefert die Programmierspannung VPROG zu dem Datenbus, der mit der Bit-Leitung BL verbunden ist. Ferner erzeugt die Programmierspannungsversorgungsschaltung 2 eine interne Referenzspannung CDV und ein Signal VPROGCOMP1.
Die Programmierspannungserfassungsschaltung 6 erkennt einen Abfall in der Programmierspannung VPROG, die von der Programmierspannungsversorgungsschaltung 2 geliefert wird, wobei eine Ausgangsspannung der Programmierspannungsversorgungsschaltung 2 bewertet wird. Insbesondere erfasst die Programmierspannungserfassungsschaltung 6 den Pegel der Programmierspannung VPROG auf der Grundlage einer internen Referenzspannung CDV der Programmierspannungsversorgungsschaltung 2 und einer zweiten Referenzspannung VREF 2. Dabei ist der durch die Speicherzelle 5 während des Programmierens fließende Strom durch einen Grad der Elektroninjektion in die Speicherzelle 5 und die Drain-Spannung und die Gate-Spannung der Speicherzelle 5 bestimmt. Wenn der durch die Speicherzelle 5 fließende Strom beim gleichzeitigen Programmieren der mehreren Bits zu sehr erhöht wird, und dabei die Stromspeisekapazität der Programmierspannungserzeugungsschaltung 1 übersteigt, nimmt die Programmierspannung VPROG ab und in einigen Fallen kann die Speicherzeile 5 nicht programmiert werden. Aus diesem Grunde können gemäß der vorliegenden Ausführungsform durch das Steuern der Gate-Spannung so, dass die Stromspeisekapazität der Programmierspannungserzeugungsschaltung 1 nicht überschritten wird, in der Weise, dass die Programmierspannung VPROG berücksichtigt wird, mehrere Bits gleichzeitig programmiert werden, wodurch die Gegebenheiten bzw. Ressourcen der Stromspeisekapazität der Programmierspannungserzeugungsschaltung 1 optimal genutzt werden.
Die WL-Spannungssteuersignalerzeugungsschaltung 7 erzeugt ein Steuersignal ENVPPSL2 zum Steuern der Frequenz eines Taktsignals VPP_OSC, das in der Frequenzwandlerschaltung 9 entsprechend der Ausgangsspannung der Programmierspannungsversorgungsschaltung 2, die von der Programmierspannungserfassungsschaltung 6 detektiert wird, umgewandelt wird.
Die Oszillatorschaltung 8 erzeugt ein Taktsignal OSC durch ihr entsprechendes Schwingverhalten. Die Frequenzwandlerschaltung 9 empfängt das Steuersignal ENVPPSL2 und ein Signal PGM, das zum Zeitpunkt des Programmierens auf hohen Pegel geht, und wandelt das Taktsignal OSC in das Taktsignal VPP_OSC um. Wenn beispielsweise ein Spannungsabfall auftritt in Bezug auf einen konstanten Wert in einem Ausgangssignal von der Programmierspannungsversorgungsschaltung 2, die die Drain-Spannung bereitstellt, verringert die Frequenzwandlerschaltung 9 die Frequenz des Taktsignals OSC, das von der Oszillatorschaltung 8 geliefert wird, und wandelt dieses in das Taktsignal VPP_OSC mit einer kleineren Frequenz als das Taktsignal OSC um, um damit das Taktsignal zu erzeugen, das auf der Grundlage der Programmierspannung bestimmt wird. Wenn im Gegensatz kein Spannungsabfall in Bezug auf einen konstanten Wert in einem Ausgangssignal von der Programmierspannungsversorgungsschaltung 2, die die Drain-Spannung liefert, erkannt wird, gibt die Frequenzwandlerschaltung 9 das Taktsignal VPP_OSC mit der Frequenz gleich der Frequenz des Taktsignals OSC, das von der Oszillatorschaltung 8 geliefert wird, aus. Auf diese Weise wandelt die Frequenzwandlerschaltung 9 die Frequenz des Taktsignals OSC entsprechend der Programmierspannung VPROG, die von der Programmierspannungsversorgungsschaltung 2 geliefert wird, um. Dies ermöglicht es, dass der Ladungspumpenbetrieb für die Gate-Spannung entsprechend dem Abfall der Programmierspannung verzögert wird.
Die WL-Spannungserzeugungsschaltung 10 erzeugt die dem Gate der Speicherzelle 5 zugeführte Spannung in Form einer Rampe unter Verwendung des Taktsignals VPP_OSC, das auf der Grundlage der Programmierspannung VPROG bestimmt wird, die von der Programmierspannungsversorgungsschaltung 2 bereitgestellt wird. Dabei ist die Anwendung einer Rampe ein Verfahren zum Anlegen der Spannung an das Gate der Zelle, wobei die Spannung so erhöht wird, dass die Zelle in korrekter Weise programmiert wird. Die WL-Spannungserzeugungsschaltung 10 ist beispielsweise aus der Diodenladungspumpe aufgebaut und empfängt das Taktsignal VPP_OSC und das Signal PGM, das von der Frequenzwandlerschaltung 9 ausgegeben wird, und erzeugt dann die hochgestellte Spannung VPPI mit hohem Spannungswert für die Wordleitung WL.
4 ist eine Ansicht, die die WL-Spannungserzeugungsschaltung gemäß der ersten Ausführungsform zeigt. Wie in 4 gezeigt ist, umfasst die WL-Spannungserzeugungsschaltung 10 einen Transistor 101, Dioden 102 bis 109 und Kondensatoren 110 bis 113. Die WL-Spannungserzeugungsschaltung 10 ist eine Ladungspumpenschaltung, in der mehrere Kondensatoren 110 bis 113 durch die Dioden 102 bis 109 parallel geschaltet sind. Wenn das Signal PGM hochpegelig wird, werden die Kondenstoren 110 bis 113 von dem Taktsignal VPP_OSC und einem komplementären Signal davon VPP_OSCB angesteuert, und folglich wird das hochgestellte Signal VPPI ausgegeben.
Die WL-Spannungserzeugungsschaltung 10 bestimmt eine Pumprate für die mit höherer Spannung anzusteuernden Wortleitung WL gemäß dem Taktsignal VPP_OSC, das von der Frequenzwandlerschaltung 9 ausgegeben wird. Wenn beispielsweise die Programmierspannung VPROG, die von der Programmierspannungsversorgungsschaltung 2 geliefert wird, auf einen Spannungswert abfällt, der gleich oder kleiner ist als ein gegebener Spannungswert, verwendet die WL-Spannungserzeugungsschaltung 10 das zweite Taktsignal VPP_OSC mit einer Frequenz, die kleiner ist als die des ersten Taktsignals OSC, als das Taktsignal, das auf der Grundlage der Programmierspannung zu bestimmen ist, und erzeugt die dem Gate der Speicherzelle 5 zuzuführende Spannung. Somit wird die Pumprate kleiner, wenn die Taktsignalrate klein wird.
Die WL-Spannungsversorgungsschaltung 11 dient dazu, die hochgestellte Spannung VPPI, die von der WL-Spannungserzeugungsschaltung 10 erzeugt wird, auf einen gegebenen Spannungswert einzustellen, und liefert eine Gate-Spannung VPXG für den X-Decodierer 12.
5 ist eine Ansicht, die die Programmierspannungsversorgungsschaltung 2 zeigt. Wie in 5 gezeigt ist, umfasst die Programmierspannungsversorgungsschaltung 2 eine Komparatorschaltung 21, einen PMOS-Transistor 22 und Kondensatoren 23 und 24. Die Programmieroperation beginnt und die Pumpspannung DPUMP und die Programmierspannung VPROG werden durch den Betrieb der Ladungspumpe erzeugt, und eine geteilte Spannung CDV der Programmierspannung VPROG wird höher als eine Referenzspannung VREF1. Die Komparatorschaltung 21 gibt ein Signal VPROGCOMP1 auf hohem Pegel aus, um das Gate des PMOS-Transistors 22 anzusteuern und zu regeln, so dass die Programmierspannung VPROG nicht weiter erhöht wird. Die Teilspannung CDV der Programmierspannung VPROG wird der Programmierspannungserfassungsschaltung 6 als eine interne Referenzspannung der Programmierspannungsversorgungsschaltung 2 zugeführt, und das von der Komparatorschaltung 21 ausgegebene Signal VPROGCOMP1 wird der Programmierspannungserfassungsschaltung 6 ebenfalls zugeführt.
6 ist eine Ansicht, die die Programmierspannungserfassungsschaltung 6 zeigt. Wie in 6 gezeigt ist, umfasst die Programmierspannungserfassungsschaltung 6 die Schaltungen 61 bis 63. Die Schaltung 61 enthält einen PMOS-Transistor 611, NMOS-Transistoren 612 und 613, eine Signalspeicher- bzw. Latch-Schaltung 614, Inverter 615 und 616. Die Programmierspannungserfassungsschaltung 6 erzeugt ein Signal SLD mit dem Signal PGM, das auf hohem Pegel zum Zeitpunkt des Programmierens geht, und mit dem Signal VPROGCOMP1, das von der Komparatorschaltung 21 in der Programmierspannungsversorgungsschaltung 2 ausgegeben wird.
Eine Schaltung 62 enthält eine NAND-Schaltung 621 und einen Inverter 622, um ein Signal ENVPPSL1 mit dem Signal SLD und dem Signal PGM zu erzeugen. Eine Schaltung 63 enthält eine Komparatorschaltung 631 und einen Inverter 632. Dabei ist die Schaltung so konfiguriert, dass die Referenzspannung VREF2 kleiner als die Referenzspannung VREF1 ist. Wenn das Signal ENVPPSL1 auf tiefem Pegel ist, ist die Komparatorschaltung 631 deaktiviert und ein von dem Inverter 632 ausgegebenes Signal VPROGCOMP2 ist auf tiefem Pegel. Wenn andererseits das Signal ENVPPSL1 hochpegelig ist, d. h. die Programmierspannung VPROG wird zum Zeitpunkt des Beginns des Programmierens erhöht und die heruntergeteilte Spannung CDV übersteigt die Referenzspannung VREF1, speichert die Signalspeicherschaltung 614 ein Signal mit hohem Pegel (ein Ausgangssignal DB) und die Komparatorschaltung 631 wird aktiviert. Anschließend sinkt die Programmierspannung VPROG ab und die geteilte Spannung CDV wird kleiner als die Referenzspannung BREF2, so dass das Signal VPROGCOMP2 hochpegelig wird.
7 ist eine Ansicht, in der die WL-Spannungssteuersignalerzeugungsschaltung 7 gezeigt ist. Wie in 7 gezeigt ist, umfasst die WL-Spannungssteuersignalerzeugungsschaltung 7 einen PMOS-Transistor 71, NMOS-Transistoren 72 und 73 und eine Signalspeicherschaltung 74. In der WL-Spannungssteuersignalerzeugungsschaltung 7 speichert die Signalspeicherschaltung 74 das Signal mit hohem Pegel (an einem Ausgang DB) und erzeugt ein Signal ENVPPSL2 mit hohem Pegel, wenn ein Signal ENVPPSL1 und ein Signal VPROGCOMP2 aktiv (hochpegelig) sind. Das Signal ENVPPSL2 wird der Frequenzwandlerschaltung 9 eingespeist, um die Spannung einzustellen, die an das Gate der Speicherzelle 5 angelegt wird.
8 ist eine Ansicht, in der die Frequenzwandlerschaltung 9 gezeigt ist. Wie in 8 gezeigt ist, umfasst die Frequenzwandlerschaltung 9 Schaltungen 91 bis 94. Die Schaltung 91 enthält Inverter 911 bis 917, eine NAND-Schaltung 918 und einen Kondenstor 919. Das Signal PGM wird dem Inverter 911 eingespeist, und Ausgangssignale der Inverter 912 und 915 werden der NAND-Schaltung 918 eingespeist. Ein Signal RSTCNT wird von dem Inverter 916 ausgegeben und ein invertiertes Signal davon RSTCNTB wird von dem Inverter 917 an die Schaltung 93 ausgegeben. Wenn das Signal PGM von tiefem Pegel auf hohen Pegel übergeht, wird in dieser Weise das Signal RSTCNTB als ein tiefpegeliger Puls zum Zurücksetzen der Schaltung 93 ausgegeben.
Die Schaltung 92 enthält Inverter 921 bis 926 und NOR-Schaltungen 927 bis 929. Das Signal ENVPPSL2, das von der WL-Spannungssteuersignalerzeugungsschaltung 7 bereitgestellt wird, wird dem Inverter 921 eingespeist. Ein Ausgangssignal des Inverters 921 und das Taktsignal OSC werden der NOR-Schaltung 927 eingespeist. Das Ausgangssignal der NOR-Schaltung 927 wird dem Inverter 922 und der NOR-Schaltung 929 zugeführt. Das Ausgangssignal von dem Inverter 924 wird der NOR-Schaltung 929 zugeführt. Das Ausgangssignal des Inverters 926 wird der NOR-Schaltung 928 eingespeist. Das Ausgangssignal des Inverters 924 wird in ein Schiebeelement 931 als ein Signal ERCLK eingespeist, und das Ausgangssignal von dem Inverter 926 wird ebenfalls dem Schiebeelement 931 als ein Signal EERCLKB zugeführt. Wenn in der Schaltung 92 das Signal ENVPPSL2 tiefpegelig ist, wird das Taktsignal OSC deaktiviert und das Signal ERCLK wird auf einen tiefen Pegel festgelegt. Wenn das Signal ENVPPSL2 hochpegelig ist, wird das Taktsignal OSC aktiviert und das Signal ERCLK ist das Taktsignal OSC. Das Signal ERCLK aktiviert die Schaltung 93.
Die Schaltung 93 ist eine Frequenzteilerschaltung mit dem Schiebeelement 931 und einem Schiebeelement 932. 9 ist eine Ansicht, in der das Schiebeelement 931 gezeigt ist. Wie in
9 gezeigt ist, enthält das Schiebeelement 931 PMOS-Transistoren 932 bis 934, NMOS-Transistoren 935 bis 940 und 9411, Inverter 9412 bis 9415 und 946 bis 948, NAND-Schaltungen 949 und 950. Es wird ein
Taktsignal CLK 100 oder ein Taktsignal CLK 200 mit dem Signal ERCLK, dem Signal ERCLKB, dem Signal RSTCNT und dem Signal RSTDNTB erzeugt und wird der Schaltung 94 zugeführt. Auf diese Weise erzeugt die Schaltung 93 das Taktsignal CLK 100 mit einer doppelten Impulsdauer und das Taktsignal CLK 200 mit einer vierfachen Impulsdauer, während das Signal ERCLK entsprechend dem Taktsignal OSC verläuft. Wenn jedoch das Signal ERCLK im Wert festgelegt wird, wird kein Taktsignal erzeugt.
Es sei wieder auf 8 verwiesen; die Schaltung 94 enthält Inverter 941 und 942, NOR-Schaltungen 943 bis 945. Es werden das Taktsignal CLK 100 oder das Taktsignal CLK 200 und ein Aktivierungssignal ENB der NOR-Schaltung 943 eingespeist. Dabei wird die Auswahl für das Taktsignal CLK 100 oder das Taktsignal CLK 200 durch eine Metallverdrahtung ausgewählt. Ein Ausgangssignal des Inverters 941 beim Empfang des Aktivierungssignals ENV und das Taktsignal OSC werden dann in die NOR-Schaltung 9414 eingespeist. Ausgangssignale der NOR-Schaltungen 9413 und 9414 werden der NOR-Schaltung 9415 zugeführt. Das Taktsignal VPP_OSC wird an die WL-Spannungserzeugungsschaltung 10 von dem Inverter 9412 zugeführt. Wenn das Signal ENB hochpegelig ist (das Signal ENVPPSL2 ist tiefpegelig), ist das Signal VPP_OSC das Taktsignal OSC. Wenn das Signal ENB tiefpegelig ist (das Signal ENVPPSL2 ist hochpegelig), dann ist das Signal VPP_OSC das Taktsignal CLK 100 oder 200.
Die Konfiguration ist derart, dass wenn das Taktsignal CLK 100 eingespeist wird, die Impulsdauer des Taktsignals VPP_OSC zweimal so groß ist wie die des Taktsignals OSC, und wenn das Taktsignal CLK 200 eingespeist wird, die Impulsdauer des Taktsignals VPP_OSC vier Mal so hoch ist, wie die des Taktsignals OSC. Eine Beschreibung dafür wird nunmehr mit Bezug zu dem Taktsignal CLK 100 angegeben.
Wenn eine kleine Anzahl an Bits gleichzeitig programmiert wird, fällt die Ausgangsspannung VPROG der Programmierspannungsversorgungsschaltung 2 nicht ab. Daher ist das Signal ENVPPSL2 tiefpegelig. Die Frequenzwandlerschaltung 9 gibt das Taktsignal VP_OSC ohne Änderung der Frequenz in Bezug auf das Taktsignal OSC aus. Dies führt zur Beibehaltung der hohen Pumprate der Wortleitung WL. Wenn im Gegensatz dazu die Anzahl der Bits, die gleichzeitig zu programmieren ist, erhöht wird und die Ausgangsspannung VPROG von der Programmierspannungsversorgungsschaltung 2 abfällt, wird das Signal ENVPPSL2 hochpegelig. Die Frequenzwandlerschaltung 9 wandelt das Taktsignal OSC in das Taktsignal VPP_OSC um, das die doppelte Frequenz aufweist. Die Pumprate für die Wortleitung WL wird bei einem moderaten Wert gehalten, der Strom für die Programmierung der Speicherzelle 5 wird reduziert und die Programmierspannung VPROG in der Programmierspannungsversorgungsschaltung 2 steigt auf den ursprünglichen Wert an.
Als Nächstes wird eine Beschreibung für die Funktionsweise des nicht-flüchtigen Halbleiterbauelements gemäß der ersten Ausführungsform angegeben. 10 ist ein Zeitablaufdiagramm des nicht-flüchtigen Halbleiterspeicherbauelements 1 gemäß der ersten Ausführungsform. Die Programmierung gemäß der vorliegenden Erfindung weist zwei Fälle auf. Fall 1: Die Anzahl der zu programmierenden Bits ist groß und die Programmierspannung VPROG sinkt ab. Fall 2: Die Anzahl der zu programmierenden Bits ist relativ klein und die Programmierspannung VPROG sinkt nicht ab. Die Signalverläufe für den Fall 1 sind als durchgezogene Linien und jene des Falls 2 sind als gepunktete Linien gezeigt.
In einer Programmier-Verifizierperiode (2) wird eine Spannung V_PGMV an die Wortleitung WL angelegt. In einer Periode (3) ist in dem PMOS-Transistor 22 in der Programmierspannungsversorgungsschaltung 2 die herabgeteilte Spannung CDV der Programmierspannung VPROG kleiner als die Referenzspannung VREF1. Daher ist der PMOS-Transistor 22 stets in leitendem Zustand und die Programmierspannung VPROG wird schnell auf einen gegebenen Spannungswert (beispielsweise 5 V) hochgesetzt. In einer Phase (4) ist der PMOS-Transistor 22 in der Programmierspannungsversorgungsschaltung 2 wiederholt ein- oder ausgeschaltet (siehe die Signalform von VPROGCOMP1), je nachdem, ob die geteilte Spannung CDV höher oder tiefer als die Referenzspannung VREF1 ist, so dass die Programmierspannung VPROG konstant gehalten wird. Die Spannung VPPI wird auf eine gegebene Spannung hochgesetzt, und die hochgesetzte Spannung VPPI wird als eine Gate-Spannung VPXG bereitgestellt. Der Ausgang der WL-Spannungsversorgungsschaltung 11 wird auf die Wortleitung WL gelegt, und dann beginnt die eigentliche Programmierung für die Speicherzelle 5 (5).
Der PMOS-Transistor 22 in der Programmierspannungsversorgungsschaltung 2 ist stets im leitenden Zustand, wenn die heruntergeteilte Spannung CDV der Programmierspannung VPROG kleiner als die Referenzspannung VREF1 ist. Wenn jedoch die Programmierspannung VPROG abfällt, und damit die Programmierspannung VPROG kleiner als die Referenzspannung VREF2 ist, wird die hochgesetzte Spannung VPPI, d. h. die Pumprate für die Wortleitung WL, verringert (6). In einer Periode (7) wird die Programmierspannung VPROG auf die gegebene Spannung zurückgebracht, und die Programmierspannungsversorgungsschaltung 2 arbeitet wie in der Periode (4) zur Spannungsregulierung.
Im Fall 2, der in (8) gezeigt ist, wird die WL-Spannungserzeugungsschaltung 10 von dem Taktsignal VPP_OSC angesteuert, das eine Frequenz wie das Taktsignal OSC aufweist. Folglich wird die WL-Spannungserzeugungsschaltung 10 mit hoher Frequenz mit der hochgesetzten Spannung versorgt. Im Gegensatz zu dem Fall 1, der als (9) gezeigt ist, wird die Wortleitungsspannung auf einen gewissen Wert erhöht und die Programmierspannung VPROG wird abgesenkt (ENVPPSL2 wird hochpegelig), und anschließend wird die WL-Spannungserzeugungsschaltung 10 durch das Taktsignal VPP_OSC angesteuert, das eine doppelte Frequenz aufweist. Die Rate für das rampenförmige Verhalten für die Wortleitung WL wird auf einen geringen Wert festgelegt. Die Gate-Spannung VPXG wird auf einen Maximalwert hochgesetzt (ungefähr 9 V), und wird anschließend konstant gehalten. Auf diese Weise setzt in der Programmierspannungserfassungsschaltung 6 eine Steuerschaltung des Chips, die nicht gezeigt ist, das Signal PGM nur in einer gegebenen Periode auf aktiv, während ein Signal VPROGCOMP2 tiefpegelig bleibt. Sobald das Signal VPROGCOMP2 jedoch hochpegelig wird und die Programmierspannung VPROG als abfallend erkannt wird, steuert die Steuerschaltung des Chips das Signal PGM so, dass es eine aktive Periode aufweist, um damit die Programmierdauer zu verlängern. Die als (1) gezeigte Periode bezeichnet eine Zeitdifferenz der Programmierperiode zwischen den Fällen 1 und 2.
Gemäß der vorliegenden Ausführungsform wird die Ausgangsspannung der Programmierspannungsversorgungsschaltung 2, die die Drain-Spannung liefert, zum Zeitpunkt des Programmierens der Speicherzelle überwacht. Wenn die Spannung in Bezug auf einen gegebenen Wert absinkt, wird die Frequenz des Taktsignals, das in die WL-Spannungserzeugungsschaltung 10, die die Gate-Spannung steuert, einzuspeisen ist, so verschoben, dass der Stromfluss in der Speicherzelle nicht zu groß ist. Das heißt, wenn eine große Anzahl an Bits zu programmieren ist und die Stromspeisekapazität der Programmierspannungserzeugungsschaltung 10 überschritten wird, wird die Pumprate in die Wortleitung WL abgesenkt. Wenn eine geringe Anzahl an Bits zu programmieren ist, wird die Speicherzelle ohne Absenken der Pumprate für die Wortleitung programmiert. Es ist daher bei der Programmierung der Speicherzelle möglich, die Stromspeisekapazität der Programmierspannungserzeugungsschaltung 1 in optimaler Weise auszunutzen.
[Zweite Ausführungsform] Als Nächstes wird eine zweite Ausführungsform beschrieben. 11A ist eine Teilansicht, wobei eine Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der zweiten Ausführungsform gezeigt ist. 12 ist eine Teilansicht, in der eine Schaltungskonfiguration des nicht-flüchtigen Halbleiterspeicherbauelements gemäß der zweiten Ausführungsform dargestellt ist. Wie in den 11A bis 11C und in 12 gezeigt ist, umfasst das nicht-flüchtige Halbleiterspeicherbauelement 200 die Programmierspannungserzeugungsschaltung 1, die Programmierspannungsversorgungsschaltung 2, die Dateneingangspufferschaltung 3, den Y-Decodierer (ysel) 4, die Speicherzelle 5, eine WL-Spannungssteuersignalerzeugungsschaltung 207, die Oszillatorschaltung 8, die Frequenzwandlerschaltung 9, die WL-Spannungserzeugungsschaltung 10, die WL-Spannungsversorgungsschaltung 11, den X-Decodierer 12 und eine Stromerfassungsschaltung 213. Das Gate der Speicherzelle 5 wird von der an die Wortleitung WL angelegten Spannung gesteuert. Durchgangstransistoren 41 und 42 sind zum Auswählen der Bitleitung BL vorgesehen.
Die Dateneingangspufferschaltung 3 umfasst NMOS-Transistoren 31 bis 33, PMOS-Transistoren 34 bis 36 und einen Inverter 37. Die NMOS-Transistoren 32 und 33 und die PMOS-Transistoren 34 und 35 bilden eine Pegel-Verschiebungsschaltung. Zum Zeitpunkt des Programmierens wird ein Signal PGMn hochpegelig, und die hohe Programmierspannung VPROG wird direkt auf einen Datenbus DATABn durch den PMOS-Transistor 36 gelegt.
Die Stromerfassungsschaltung 213 erkennt den Abfall der Programmierspannung VPROG, die von der Programmierspannungsversorgungsschaltung 2 geliefert wird, gemäß dem Verlauf des Stromes, der von der Programmierspannungsversorgungsschaltung 2 ausgegeben wird. Die Stromerfassungsschaltung 213 umfasst einen PMOS-Transistor 214 und eine Komparatorschaltung 215. In dem PMOS-Transistor 214 sind das Gate und das Drain zwischen dem Ausgang der Programmierspannungsversorgungsschaltung 2 und dem 16-Bit-Datenbus DATABn angeschlossen. Die Komparatorschaltung 215 umfasst NMOS-Transistoren 51 bis 53, PMOS-Transistoren 54 und 55, einen Inverter 56, Widerstände 57 und 58. Die Spannungsanschlüsse, die auf einer oberen Seite und einer unteren Seite des PMOS-Transistors 214 vorgesehen sind, werden von der Komparatorschaltung 215 beaufschlagt. Das Eingangssignal für die Komparatorschaltung 215 und der PMOS-Transstor 214 bilden einen Stromspiegel. Es ist wünschenswert, dass der Eingangstransistor 54 in der Komparatorschaltung 215 eine kleine Große aufweist.
In der Komparatorschaltung 215 wird, wenn das Signal PGM zum Zeitpunkt des Programmierens der Speicherzelle 5, die mit dem Datenbus DATABn verbunden ist, hochpegelig ist, ein Knoten N1, der mit dem Inverter 56 verbunden ist, auf Masse gelegt. Ein Referenzpotenzial wird in einem Knoten VR erzeugt, indem der Widerstand zwischen der Versorgungsspannung Vcc und Masse unterteilt wird. Ein Strom I_Zelle ist der Strom, der einem Gesamtwert entsprechender Zellen I_Zellen entspricht. Der Strom I_Zelle wird mit einem Referenzstrom I_ref verglichen, und der Strom I_Zelle wird im Vergleich größer als der Strom I_ref (wodurch der Abfall in der ersten Ausführungsform angezeigt wird), und ein Signal VC in der Komparatorschaltung 215 wird tiefpegelig. 11B zeigt eine Signalform eines inverten Signals VCB des Signals VC. Das Signal VCB besitzt die gleiche Bedeutung wie VPROGCOMP2 in der ersten Ausführungsform. Die weitere Funktionsweise ist die gleiche wie in der ersten Ausführungsform.
13 ist eine Ansicht, die die WL-Spannungssteuersignalerzeugungsschaltung zeigt. Wie in 13 gezeigt ist, enthält eine WL-Spannungssteuersignalerzeugungsschaltung 207 die Schaltungen 216 und 217. Die Schaltung 216 enthält einen PMOS-Transistor 81, NMOS-Transistoren 82 und 83, eine Signalspeicherschaltung 84 und Inverter 85 und 86. Das Signal SLD wird mit dem Signal PGM, das zum Zeitpunkt des Programmierens auf hohen Pegel geht, und mit dem Signal VCB, das von der Stromerfassungsschaltung 213 ausgegeben wird, erzeugt. Die Schaltung 217 umfasst eine NAND-Schaltung 87 und einen Inverter 88 und erzeugt das Signal ENVPPSL2 mit dem Signal SLD und dem Signal PGM, um es zu der Frequenzwandlerschaltung 9 zu liefern.
In der WL-Spannungssteuersignalerzeugungsschaltung 207 speichert die Signalspeicherschaltung 84 das Signal mit hohem Pegel (an einem Ausgang DB), um das Signal ENVPPSL2 mit hohem Pegel zu erzeugen, wenn das Signal PGM und das Signal VDB aktiv sind (beide hochpegelig). Das an das Gate der Speicherzelle 5 angelegte Potenzial wird unter Anwendung des Signals ENVPPPSL2 eingestellt. Die Oszillatorschaltung 8 erzeugt das Taktsignal OSC. Die Frequenzwandlerschaltung 9 empfängt das Steuersignal ENVPPSL2 und das Signal PGM und wandelt das Taktsignal OSC in das Taktsignal VPP_OSC um.
Die WL-Spannungserzeugungsschaltung 10 empfängt das Taktsignal VPP_OSC, das von der Frequenzwandlerschaltung 9 ausgegeben wird, und erzeugt die hochgesetzte Spannung VPPI, die eine hohe Spannung für die Wortleitung WL ist. Die WL-Spannungserzeugungsschaltung 10 bestimmt die Pumprate für die Wortleitung WL, die mit hoher Spannung anzusteuern ist, gemäß dem Taktsignal VPP_OSC, das von der Frequenzwandlerschaltung 9 geliefert wird.
Die WL-Spannungsversorgungsschaltung 11 funktioniert so, dass die hochgesetzte Spannung VPPI, die von der WL-Spannungserzeugungsschaltung 10 erzeugt wird, auf einen gegebenen Spannungswert eingestellt wird und die Gate-Spannung VPXG zu dem X-Decodierer 12 zugeführt wird.
Gemäß der zweiten Ausführungsform wird die Ausgangsspannung der Programmierspannungsversorgungsschaltung 2, die die Drain-Spannung liefert, beim Programmieren der Speicherzelle überwacht. Wenn der Stromfluss einen gegebenen Wert übersteigt, wird die Frequenz des schwingenden Signals, das ein internes Taktsignal ist, das der WL-Spannungserzeugungsschaltung 10 einzuspeisen ist, verzögert oder reduziert, um die Gate-Spannung so zu steuern, dass der Strom in der Speicherzelle nicht zu groß ist.
Obwohl einige bevorzugte Ausführungsformen der vorliegenden Erfindung hierin gezeigt und beschrieben sind, sollte vom Fachmann beachtet werden, dass Änderungen in diesen Ausführungsformen vorgenommen werden können, ohne von den Prinzipien und den Grundgedanken der Erfindung abzuweichen, deren Schutzbereich durch die Ansprüche und ihre Äquivalente definiert ist. In den oben dargelegten Ausführungsformen ist die Speicherzelle mit mehreren Niveaus für 2 Bits als ein Beispiel beschrieben; jedoch ist die vorliegende Erfindung nicht darauf eingeschränkt. Das zuvor beschriebene nichtflüchtige Halbleiterspeicherbauelement kann in einem Halbleiterbauelement eingebaut sein. Ferner wird in dem nicht-flüchtigen Halbleiterspeicherbauelement entsprechend der vorliegenden Erfindung die Frequenz des von der Oszillatorschaltung bereitgestellten Taktsignals in der Frequenzwandlerschaltung umgewandelt, um die Taktsignale mit unterschiedlichen Frequenzen zu gewinnen. Jedoch können mehrere Oszillatorschaltungen vorgesehen sein, um die Taktsignale mit unterschiedlichen Frequenzen zu erzeugen, und anschließend wird das Taktsignal gemäß der Programmierspannung in der WL-Spannungserzeugungsschaltung ausgewählt, um die dem Gate der Speicherzelle zugeführte Spannung zu erzeugen.

Claims

Halbleiterbauelement mit: einer Programmierspannungsversorgungsschaltung (2), die ein Drain einer Speicherzelle mit einer Programmierspannung versorgt; und einer Spannungserzeugungsschaltung (10), die eine einem Gate der Speicherzelle zuzuführende Spannung erzeugt unter Anwendung eines frequenzabhängigen Taktsignals auf der Grundlage der Programmierspannung, die von der Programmierspannungsversorgungsschaltung (2) bereitgestellt wird.
Halbleiterbauelement nach Anspruch 1, das ferner eine Frequenzwandlerschaltung (9) ein Taktsignal mit einer tieferen und einer höheren Frequenz verwendet, und wobei die tiefere Frequenz verwendet wird, wenn die Programmierspannung, die von der Programmierspannungsversorgungsschaltung bereitgestellt wird, gleich oder kleiner als ein gegebener Spannungswert ist.
Halbleiterbauelement nach Anspruch 1, das ferner eine Frequenzwandlerschaltung aufweist, die das Taktsignal erzeugt durch Umwandeln einer Frequenz eines Taktsignals, das von einer Oszillatorschaltung erzeugt ist, in eine andere Frequenz auf der Grundlage der von der Programmierspannungsversorgungsschaltung bereitgestellten Programmierspannung.
Halbleiterbauelement nach Anspruch 1, das ferner eine Frequenzwandlerschaltung aufweist, die das Taktsignal erzeugt, indem eine Frequenz eines Taktsignals, das von einer Oszillatorschaltung erzeugt wird, in eine tiefere Frequenz umgewandelt wird, wenn die von der Programmierspannungsversorgungsschaltung bereitgestellte Programmierspannung gleich oder kleiner als ein gegebener Spannungswert ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, das ferner eine Erfassungsschaltung (6) aufweist, die eine Ausgangsspannung der Programmierspannungsversorgungsschaltung überwacht und einen Abfall der bereitgestellten Programmierspannung erfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, die ferner eine Erfassungsschaltung aufweist, die einen Ausgangsstrom der Programmierspannungsversorgungsschaltung überwacht und einen Abfall der bereitgestellten Programmierspannung erkennt.
Halbleiterbauelement nach Anspruch 3 oder 4, das ferner eine Schaltung aufweist, die ein Steuersignal zum Steuern der Frequenz des Taktsignals, das von der Frequenzwandlerschaltung umgewandelt wird, gemäß der Programmierspannung, die von der Programmierspannungsversorgungsschaltung bereitgestellt wird, erzeugt.
Halbleiterbauelement nach Anspruch 1, wobei die Spannungserzeugungsschaltung die dem Gate der Speicherzelle zugeführte Spannung in Form einer Rampe erzeugt.
Halbleiterbauelement nach Anspruch 1, wobei die Spannungserzeugungsschaltung eine Diodenladungspumpe umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei das Halbleiterbauelement ein Halbleiterspeicherbauelement ist.
Verfahren zum Steuern eines Halbleiterbauelements mit den Schritten: Zuführen einer Programmierspannung zu einem Drain einer Speicherzelle; und Erzeugen einer Spannung, die einem Gate der Speicherzelle zugeführt wird, unter Anwendung eines frequenzabhängigen Taktsignals, das auf Grundlage der Programmierspannung festgelegt ist.
Verfahren nach Anspruch 11, das ferner den Schritt umfasst: Umwandeln einer Frequenz eines von einer Oszillatorschaltung erzeugten Taktsignals in eine tiefere Frequenz, wenn die Programmierspannung gleich oder kleiner als eine gegebene Spannung ist, wobei im Schritt des Erzeugens die dem Gate der Speicherzelle zugeführte Spannung unter Anwendung des Taktsignals mit der tieferen Frequenz erzeugt wird.
Verfahren nach Anspruch 11 oder 12, das ferner den Schritt umfasst: Erfassen der Programmierspannung durch Überwachen einer Ausgangsspannung einer Programmierspannungsversorgungsschaltung, die die Programmierspannung erzeugt.
Verfahren nach Anspruch 11 oder 12, das ferner den Schritt umfasst: Erfassen der Programmierspannung durch Überwachen eines Ausgangsstroms einer Programmierspannungsversorgungsschaltung, die die Programmierspannung erzeugt.