DE112004001029T5 - Verfahren zum Reduzieren der laufzeitbedingten Verzögerung und Prozess- und Temperaturwirkungen auf einen Puffer - Google Patents
Verfahren zum Reduzieren der laufzeitbedingten Verzögerung und Prozess- und Temperaturwirkungen auf einen Puffer Download PDFInfo
- Publication number
- DE112004001029T5 DE112004001029T5 DE112004001029T DE112004001029T DE112004001029T5 DE 112004001029 T5 DE112004001029 T5 DE 112004001029T5 DE 112004001029 T DE112004001029 T DE 112004001029T DE 112004001029 T DE112004001029 T DE 112004001029T DE 112004001029 T5 DE112004001029 T5 DE 112004001029T5
- Authority
- DE
- Germany
- Prior art keywords
- switch
- current source
- control input
- higher quality
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 26
- 230000008569 process Effects 0.000 title claims description 18
- 230000002277 temperature effect Effects 0.000 title 1
- 230000007704 transition Effects 0.000 claims abstract description 7
- 230000003213 activating effect Effects 0.000 claims abstract 2
- 230000001960 triggered effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Pufferschaltung,
Folgendes umfassend:
einen Ausgangstreibertransistor mit einem Steuereingang,
eine erste und eine zweite niederwertigere Stromquelle mit entgegengesetzten Polaritäten,
einen ersten Schalter, der im aktiven Zustand die erste niederwertigere Stromquelle an den Steuereingang anschließt,
einen zweiten Schalter, der im aktiven Zustand die zweite niederwertigere Stromquelle an den Steuereingang anschließt,
eine erste und eine zweite höherwertigere Impulsstromquelle mit entgegengesetzten Polaritäten, wobei beide der Impulsstromquellen an den Steuereingang angeschlossen sind, wobei die erste Impulsstromquele von derselben Polarität ist wie die erste niederwertigere Stromquelle, und die zweite Impulsstromquelle von derselben Polarität ist wie die zweite niederwertigere Stromquelle,
ein Eingangssignal mit einem ersten Zustand, in dem der erste Schalter eingeschaltet wird, und einem zweiten Zustand, in dem der zweite Schalter eingeschaltet wird,
eine Zeitgeberschaltung, die durch die Flankenübergänge des Eingangssignals aktiviert wird, wobei die Zeitgeberschaltung Ausgänge zum Aktivieren der beiden höherwertigeren Impulsstromquellen aufweist, wobei der erste Schalter und...
einen Ausgangstreibertransistor mit einem Steuereingang,
eine erste und eine zweite niederwertigere Stromquelle mit entgegengesetzten Polaritäten,
einen ersten Schalter, der im aktiven Zustand die erste niederwertigere Stromquelle an den Steuereingang anschließt,
einen zweiten Schalter, der im aktiven Zustand die zweite niederwertigere Stromquelle an den Steuereingang anschließt,
eine erste und eine zweite höherwertigere Impulsstromquelle mit entgegengesetzten Polaritäten, wobei beide der Impulsstromquellen an den Steuereingang angeschlossen sind, wobei die erste Impulsstromquele von derselben Polarität ist wie die erste niederwertigere Stromquelle, und die zweite Impulsstromquelle von derselben Polarität ist wie die zweite niederwertigere Stromquelle,
ein Eingangssignal mit einem ersten Zustand, in dem der erste Schalter eingeschaltet wird, und einem zweiten Zustand, in dem der zweite Schalter eingeschaltet wird,
eine Zeitgeberschaltung, die durch die Flankenübergänge des Eingangssignals aktiviert wird, wobei die Zeitgeberschaltung Ausgänge zum Aktivieren der beiden höherwertigeren Impulsstromquellen aufweist, wobei der erste Schalter und...
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf das Minimieren von Temperatur- und Herstellungsverarbeitungsauswirkungen auf die Verzögerung eines Puffers, während gleichzeitig eine kurze Pufferschaltungslaufzeit bereitgestellt wird.
- Hintergrundinformation
- Viele elektronische Systeme sind so aufgebaut, dass sie eine Anordnung von Rückwandleiterplattenverdrahtungen verwenden, um unter den verschiedenen Funktionen in bestimmten Systemen gemeinsam Informationen und Daten zu nutzen. Da die Systeme und die Rückwandleiterplattenverdrahtungen willkürlich auf eine Anzahl unterschiedlicher Systeme verstreut und/oder diesen über Busse zugeteilt sind, ist die Impedanzbelastung der Verdrahtungsleitungen ungesteuert. Bei solchen Systemen können Hochgeschwindigkeitsflanken Systemfehler verursachen. Die ungesteuerte Anschlussimpedanz ist fehlangepasst, und Leitungslängen der Verdrahtungsübertragungsleitungen führen zu ausgedehnten Ringverbindungen mit hohen Spannungsschwankungen, die Logikfunktionen stören können. Darüber hinaus koppeln sich die Hochgeschwindigkeitsflanken in andere Signalleitungen kapazitiv ein, wodurch Fehler entstehen, und, wenn sich Ströme aufgrund von Impedanzunregelmäßigkeiten ändern, kann auch eine Magnetkopplung zwischen Signalleitungen Logikfehler verursachen. Die Probleme bereitenden schnellen Flanken erfordern den Einsatz langsamer Flanken, die auch bei den Betriebsbedingungen langsam bleiben.
- Routinemäßig werden Rückwandleiterplatten verwendet, um hochschnelle Mikroprozessorsysteme, Massenspeicher, Cache-Speicher, Kommunikationssysteme, Anzeigen, Tastaturen, Drucker und andere typische, in solchen Systemen anzutreffende Peripheriegeräte miteinander zu verschalten. Hochgeschwindigkeitsflanken verursachen in solchen Systemen Probleme.
- Puffer, die Rückwandleiterplatten ansteuern, sind mit langsamen Anstieggeschwindigkeiten ausgelegt, um die vorstehend gerade erwähnten Probleme zu senken. Zusätzlich werden temperaturkompensierte Puffer entwickelt, diese Auslegungen tragen aber der Pufferschaltungsverzögerung und den Auswirkungen von Energiezufuhr- und Prozessschwankungen keine Rechnung.
- Das US-Patent Nr. 6,437,622 stellt den Stand der Technik dar, indem es langsame Flanken bereitstellt, die so temperaturkompensiert werden, dass sich die langsamen Flanken bei Temperaturänderungen wenig verändern. Die langsamen Flanken werden erzielt, indem die Gates der MOS-Ausgangstransistoren P1 und N1 in einen "Stromaushungerungszustand" versetzt werden. Indem die Gates langsam angesteuert werden, sind die Ausgangsflanken entsprechend langsam. Die erfindungsgemäße
1 aus der 6,437,622 veranschaulicht die Auslegung. Hier sind die Stromquellen gezeigt, die die Gates der Transistoren P1 und N1 langsam ansteuern oder aushungern. In dieser Auslegung passt sich der Steuerstrom der Temperatur an, um die Anstieggeschwindigkeitsveränderungen der Treibertransistoren P1 und N1 auszugleichen. Bei höheren Temperaturen wird mehr Steuerstrom zur Verfügung gestellt. -
2 stellt den Ausgang der Pufferschaltung wie von1 dar. Ein Unterschied in der laufzeitbedingten Verzögerung von einer Nanosekunde oder darüber über die Prozessspannung und -temperatur ist in solchen Auslegungen gang und gäbe.2 zeigt die Ausgangswellenform für 4 extreme PVT-Bedingungen, die Eckprozessbedingungen (gleichzeitige Extreme verschiedener Parameter), niedrige und hohe VCCs und extreme Temperaturen umfassen. Die Linie20 stellt im Vergleich zu Linie22 die Veränderung aufgrund einer Temperaturänderung von +110°C auf –40°C dar. Die Linie20 zeigt im Vergleich zur Linie24 die Veränderung von einem "schnellen" zu einem "langsamen" Prozess, gleichzeitig mit einer VCC-Änderung von +3,45 V auf + 3,15 V. Die Linie26 ist eine Linie bei +3,15 V, –40°C und einem langsamen Prozess. Dieselben Parameterveränderungen sind in4 in der erfindungsgemäßen Schaltung gezeigt, bei der die in2 gezeigte Verzögerung von einer Nanosekunde auf weniger als 0,1 Nanosekunden40 reduziert ist. - Die Ausgangstransistoren P1 und N1 von
1 weisen Schwellenwerte auf, die erreicht werden müssen, bevor die Transistoren ansprechen. Der niedrige Strom wird die Gates zwangsläufig langsam ansteuern, was zu einer Schaltungsverzögerung führt, bevor die Transistoren anzusprechen beginnen. In praktischen Auslegungen schwächen höhere Temperaturen die MOS-Ausgangstreibertransistoren, und, wenn Energiezufuhrschwankungen und Chipherstellungsschwankungen zusammenkommen, können Nanosekunden der Verzögerung bestehen. - In bekannten Auslegungen ist jedoch die Verzögerung des Puffers im Hinblick auf die Temperatur und Schwankungen in den Herstellungsprozessen, die natürlich mit der Zeit auftreten, übermäßig und ungesteuert.
- Es ist eine Aufgabe der vorliegenden Erfindung, die Pufferverzögerung und dessen Schwankungen im Hinblick auf sich verändernde Betriebsbedingungen und Herstellungsschwankungen auf ein Mindestmaß zurückzufahren.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Angesichts der vorstehenden Hintergrunderläuterung stellt die vorliegende Erfindung eine Pufferschaltung und einen Prozess zum Ansteuern eines Ausgangssignals bereit, wobei ein Ausgangstreibertransistor einen Steuereingang bildet, vorzugsweise ein Gate eines MOS-Transistors, der im Ansprechen auf eine Logikeingangssignal langsam in der Plus- und Minusrichtung angesteuert wird, um dadurch am Pufferausgang langsame Flanken herzustellen. Die vorliegende Erfindung stellt zusätzlich Stromimpulse beider Polaritäten bereit, die zu Beginn eines Plus- und eines Minuslogikübergangs ausgelöst werden. Der Stromimpuls dauert nur ausreichend lange an, um irgendwelche Schwellenwerte zu überwinden, die überwunden werden müssen, bevor der Pufferschaltungsausgang auf das Steuereingangssignal zu reagieren beginnt. Vorzugsweise werden die Impulse, ausgelöst durch das Logikeingangssignal, durch eine Einzelschrittzeitgeberschaltung bereitgestellt. Der zeitgesteuerte Ausgang der Einzelschritte aktiviert Schalter, höherrangigere Stromquellen an den Steuereingang der Pufferschaltung anzuschließen.
- In einer bevorzugten Ausführungsform können die Einzelschrittzeitgeberimpulse so ausgelegt sein, dass sie Temperatur-, Prozess- und Versorgungsspannungsschwankungen derart ausgleichen, dass die Pufferschaltungsverzögerung bei solchen Schwankungen im Wesentlichen konstant bleibt. Typischerweise wird der Einzelschrittzeitgeberimpuls bei ansteigender Temperatur, langsameren Transistorherstellungsprozessen und niedrigeren Versorgungsspannungen länger.
- Digitale Systeme, die Computer- oder Prozessorsysteme, Kommunikationssysteme, Speicher und praktisch jedes andere digitale System umfassen, werden Vorteile in der Implementierung der vorliegenden Erfindung finden.
- Dem Fachmann auf dem Gebiet wird klar sein, dass die vorliegende Erfindung, obwohl die folgende ausführliche Beschreibung ausgehend mit Bezug auf veranschaulichende Ausführungsformen, die Zeichnungen und Gebrauchsverfahren erfolgt, nicht auf diese Ausführungsformen und Gebrauchsverfahren beschränkt sein soll. Vielmehr ist die vorliegende Erfindung von einem weiten Umfang und soll nur so definiert sein, wie in den begleitenden Ansprüchen dargelegt ist.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die nachstehende Erfindungsbeschreibung bezieht sich auf die begleitenden Zeichnungen:
-
1 ist eine Schemaansicht von Pufferschaltungen aus dem Stand der Technik; -
2 ist ein Zeitablaufdiagramm, das Verzögerungsschwankungen von Pufferschaltungen aus dem Stand der Technik zeigt; -
3 ist ein Blockschema, das eine Ausführungsform der vorliegenden Erfindung veranschaulicht; -
4 ist ein Zeitablaufdiagramm, das Schwankungen der Verzögerung der vorliegenden Erfindung bei Temperatur- und Prozessveränderungen veranschaulicht; -
5 ist ein Zeitablaufdiagramm des Einschrittimpulses und der Ausgangstransistorsteuerschaltung; und -
6 ist eine detailliertere Schemaansicht von3 . - AUSFÜHRLICHE BESCHREIBUNG EINER VERANSCHAULICHENDEN AUSFÜHRUNGSFORM
-
3 ist eine Schemaansicht, die eine Ausführungsform der vorliegenden Erfindung veranschaulicht. Der Ansatz besteht darin, in derselben Richtung wie die Stromquellen des Stands der Technik von1 dem Gate des Ausgangstransistors einen kurzen "Zug" bzw. eine kurze Anzugskraft zukommen zu lassen. Die Anzugskraft treibt die Gates schnell auf die Ausgangstransistorschwellenwerte, um der Verzögerung entgegenzuwirken, die aufgetreten wäre, wenn nur ein schwacher Strom zum Ansteuern der Gates zur Verfügung gestanden hätte. Die Anzugskraft beeinträchtigt die langsame Ausgangsflanke nicht, wenn die Anzugskraft nur auf das Überwinden der Schwellenwerte beschränkt ist, z.B. die ersten mehreren hundert Millivolt an den Gates. Nachdem diese ersten mehreren hundert Millivolt des Übergangs durchschritten wurden, steuern die Schwachstromquellen10 und12 das Gate weiter langsam an, wodurch die gewünschten langsamen Ausgangsflanken erzeugt werden. Die Flankenübergänge hängen in erster Linie von dieser Endansteuerung ab, und somit werden die langsamen Flanken aufrechterhal ten. Der Anzug lässt den Ausgang sich deutlich vor dem Zeitpunkt anlaufen, zu dem er ohne die vorliegende Erfindung eingesetzt hätte, und senkt so die Verzögerung, ohne die Flankenübergangsgeschwindigkeit zu beeinträchtigen. - Immer noch mit Bezug auf
3 , aktivieren die Einschrittimpulse abwechselnd die Transistoren20 und22 . Die Dioden30 und32 begrenzen die Spannungsschwankung am Gate34 des Ausgangstransistors38 , wenn die Transistoren20 und22 aktiv sind. Die Spannungsabfälle an den Dioden können größenangepasst werden, um so dem Schwellenwert des Ausgangstransistors38 angepasst zu sein, dass die Einschrittansteuerungen den Schwellenwert des Ausgangstransistors im Wesentlichen übersteigen. Darüber hinaus kann die Auslegung der Einschrittimpulsbreite einen Temperaturausgleich beinhalten, wobei, wenn die Temperatur ansteigt und die Ausgangstransistoransteuerung schwächer wird, der Impuls zunimmt, wodurch ein stärkerer Anfangsimpuls bereitgestellt wird, der den schwächer werdenden Transistoren entgegenwirkt. Auslegungen von Einschrittimpulsen, die mit Temperatur größere Impulsbreiten bereitstellen, sind im Stande der Technik hinlänglich bekannt. Solche Auslegungen können einen zeitbestimmenden Kondensator beinhalten, der mit der Temperatur im Wert zunimmt, oder eine den Kondensator antreibende Stromquelle kann mit der Temperatur abnehmen. In jedem Fall oder in einer Kombination ist die Impulsbreite mit zunehmender Temperatur länger. - Langsamere Prozessveränderungen erzeugen typischerweise höhere Widerstände und niedrigere Antriebsströme. In solchen langsameren Prozessen erzeugen langsamere Einschrittverzögerungsschaltungen längere Pulsbreiten, die so wirken, dass sie die Auswirkungen des langsameren Prozesses auf die anderen Schaltungsbestandteile ausgleichen.
- Im Vergleich zu den Linien von
2 veranschaulicht4 , dass die langsamen Ausgangsflanken beibehalten werden, aber weniger als ca. 0,1 Nanosekunden an Verzögerung40 bei Veränderungen bei Temperatur, Versorgungsspannung und Chipherstellungsprozessen bestehen. Der industrielle Temperaturbereich von –40 bis +85°C wird als Standard zur Beurteilung von Temperaturschwankungen und Energiezufuhrschwankungen von +/–5% von 3,3 V verwendet. Prozessveränderungen lassen sich nicht so einfach standardisieren oder quantifizieren, typischerweise werden aber "langsame" Prozesse angestrebt, bei denen Schwellenspannungen höher, Stromantriebe niedriger und Widerstände stärker sind. -
5 zeigt den Einschrittzeitimpuls und eine Steuerspannung. Hier sinkt52 die Steuerspannung während der Impulsbreite50 schnell, bis der Schwellenwert des Aus gangstransistors erreicht ist. Das Gate wird nur von der Schwachstromquelle angesteuert, die die langsame Gate-Flanke54 und die langsamen Ausgangsflanken erzeugt. -
6 ist eine repräsentative Schemaansicht einer bevorzugten Ausführungsform der vorliegenden Erfindung. Hier treibt ein Eingangssignal50 zwei Einschrittimpulse52 und54 an, bzw. aktiviert sie oder löst sie aus, die sowohl an den Plus- als auch Minusflanken des Eingangssignals Impulse erzeugen. Eine Minusflanke des Eingangssignals löst einen negativen Impuls aus dem Einschrittimpuls52 aus, der einen PMOS64 aktiviert. Über den an eine Diode angeschlossenen Transistor70 fährt der PMOS64 das Gate75 des Ausgangstransistors72 schnell hoch. Der an eine Diode angeschlossene PMOS70 ist so bemessen, dass er einen Spannungsabfall bereitstellt, der mit dem Schwellenwert des Ausgangstransistors72 übereinstimmt. Das Eingangssignal steuert auch eine in Kaskadenschaltung angeordnete Invertergruppe von MOS-Transistoren56 und58 an. Wenn das Eingangssignal auf Tiefpegel geht, aktiviert es den PMOS56 , der den Stromquellen-PMOS60 an das Gate75 anschließt. Wenn der höhere Stromimpuls aus dem Transistor64 erschöpft ist, fährt der Strom aus dem Transistor60 das Gate75 weiter hoch. Der Transistor60 ist so konfiguriert, dass er einen Strom mit niedrigem Wert zum langsamen Ansteuern des Gates72 bereitstellt, um die langsame Flanke des Ausgangssignals80 bereitzustellen. - Wenn das Eingangssignal auf Hochpegel geht, stellt der Einschrittimpuls
54 einen positiven Impuls bereit, der einen NMOS66 aktiviert, der über den Spannungsabfall eines an eine Diode angeschlossenen NMOS68 das Gate75 herunterfährt. Wenn der Impuls erschöpft ist, fährt der Strom mit dem niedrigen Pegel, der von der Stromquelle des NMOS62 bereitgestellt wird, das Gate75 über den eingeschalteten NMOS58 weiter herunter. Dieser Vorgang erzeugt ein langsameres Abschalten des Ausgangstransistors72 , um wiederum die langsamen Flanken am Ausgangssignal80 bereitzustellen. In der speziellen Schaltung von6 hängt das ansteigende Ausgangssignal auch von der Zeitkonstanten RC des Widerstands82 und der Kapazität C1 ab, die an den Ausgang80 angeschlossen ist. - Obwohl die Erfindung als MOS-Transistoren verwendend beschrieben ist, lässt sich derselbe erfindungsgemäße Ansatz auch vorteilhaft bei Bipolartransistoren oder Schaltungssystemen einsetzen, die sowohl MOS- als auch Bipolarschaltungen beinhalten. Der Fachmann wird die vorliegende Erfindung unter Verwendung dieser anderen Prozesse umsetzen können.
- Die wie vorstehend erwähnten an Dioden angeschlossenen Transistoren können von Fachleuten so bemessen werden, dass sie andere Spannungsabfälle bereitstellen.
- Es sollte klar sein, dass die vorstehend beschriebenen Ausführungsformen hier als Beispiele angeführt sind und viele Varianten und Alternativen davon möglich sind. Dementsprechend sollte die vorliegende Erfindung weitestgehend als nur durch das definiert angesehen werden, was in den nachstehend angefügten Ansprüchen dargelegt ist.
- Zusammenfassung
- Es wird ein Pufferschaltkreis mit langsamen Ausgangssignalflanken beschrieben. Gepulste höherstromige Ströme werden von Einmalimpulsschaltungen getrieben, um einen Stromimpuls an das Steuergate des Ausgangs-MOSFETs der Pufferschaltung zu injizieren, um den Beginn des Einschalten oder Ausschaltens des Ausgangs-MOSFET zu beschleunigen. Wenn der Beginn und das Ein- und Abschalten erreicht sind, treiben Quellen mit geringeren Strömen das Gate des Ausgangs-MOSFET. In einem Ausführungsbeispiel werden Einmalimpulse von den ansteigenden und abfallenden Flanken des Eingangssignals getriggert. Der Effekte des höherstromigen Stromimpulses liegt in der Reduktion der Schaltungsverzögerung durch den Puffer. Auch kann die Impulsbreite als temperatursensibel und spannungssensibel ausgelegt sein, um die Pufferschaltungsverzögerung im Wesentlichen konstant zu halten, während Temperatur-, Spannung- und Verfahrensabweichungen auftreten.
Claims (10)
- Pufferschaltung, Folgendes umfassend: einen Ausgangstreibertransistor mit einem Steuereingang, eine erste und eine zweite niederwertigere Stromquelle mit entgegengesetzten Polaritäten, einen ersten Schalter, der im aktiven Zustand die erste niederwertigere Stromquelle an den Steuereingang anschließt, einen zweiten Schalter, der im aktiven Zustand die zweite niederwertigere Stromquelle an den Steuereingang anschließt, eine erste und eine zweite höherwertigere Impulsstromquelle mit entgegengesetzten Polaritäten, wobei beide der Impulsstromquellen an den Steuereingang angeschlossen sind, wobei die erste Impulsstromquele von derselben Polarität ist wie die erste niederwertigere Stromquelle, und die zweite Impulsstromquelle von derselben Polarität ist wie die zweite niederwertigere Stromquelle, ein Eingangssignal mit einem ersten Zustand, in dem der erste Schalter eingeschaltet wird, und einem zweiten Zustand, in dem der zweite Schalter eingeschaltet wird, eine Zeitgeberschaltung, die durch die Flankenübergänge des Eingangssignals aktiviert wird, wobei die Zeitgeberschaltung Ausgänge zum Aktivieren der beiden höherwertigeren Impulsstromquellen aufweist, wobei der erste Schalter und die erste höherwertigere Impulsstromquelle beide im Wesentlichen gleichzeitig eingeschaltet werden, und der zweite Schalter und die zweite höherwertigere Impulsstromquelle beide im Wesentlichen gleichzeitig eingeschaltet werden.
- Pufferschaltung nach Anspruch 1, wobei der Ausgangstransistor ein MOSFET und der Steuereingang das MOSFET-Gate ist.
- Pufferschaltung nach Anspruch 1, wobei die erste höherwertigere Impulsstromquelle umfasst: eine dritte höherwertigere Stromquelle, und einen dritten Schalter, der im aktiven Zustand die dritte Stromquelle an den Steuereingang anschließt, und wobei die zweite höherwertigere Impulsstromquelle umfasst: eine vierte höherwertigere Stromquelle, und einen vierten Schalter, der im aktiven Zustand die vierte Stromquelle an den Steuereingang anschließt.
- Pufferschaltung nach Anspruch 3, wobei die Zeitgeberschaltung eine erste Einschrittzeitgeberschaltung umfasst, die den dritten Schalter vorübergehend einschaltet, und eine zweite Einschrittzeitgeberschaltung, die den vierten Schalter vorübergehend einschaltet.
- Pufferschaltung nach Anspruch 1, wobei die Zeitgeberschaltung zum Ausgleichen von Temperatur-, Prozess- und Versorgungsspannungsschwankungen eingerichtet ist, wobei die Pufferschaltungsverzögerung bei solchen Schwankungen im Wesentlichen konstant bleibt.
- Verfahren, das die folgenden Schritte umfasst: Bereitstellen eines Ausgangstransistors mit einem Steuereingang, Anschließen einer ersten und einer zweiten niederwertigeren Stromquelle mit entgegengesetzten Polaritäten an den Steuereingang, Anschließen einer ersten und einer zweiten höherwertigeren Impulsstromquelle mit entgegengesetzten Polaritäten an den Steuereingang, wobei die erste höherwertigere Impulsstromquelle dieselbe Polarität hat wie die erste niederwertigere Stromquelle, und die zweite höherwertigere Impulsstromquelle dieselbe Polarität hat wie die zweite niederwertigere Stromquelle, Bereitstellen eines Eingangssignals mit einem ersten Zustand, in dem der erste Schalter eingeschaltet wird, und einem zweiten Zustand, in dem der zweite Schalter eingeschaltet wird, Aktivieren einer Zeitgeberschaltung durch Flankenübergänge des Eingangssignals, und Bereitstellen von Ausgängen aus der Zeitgeberschaltung, um die beiden höherwertigeren Impulsstromquellen auszulösen, wobei das Anschließen der ersten niederwertigeren Stromquelle und das Auslösen der ersten höherwertigeren Impulsstromquelle im Wesentlichen gleichzeitig stattfindet, und das Anschließen der zweiten niederwertigeren Stromquelle und das Auslösen der zweiten höherwertigeren Impulsstromquelle im Wesentlichen gleichzeitig stattfindet.
- Verfahren nach Anspruch 6, wobei der Ausgangstransistor ein MOSFET und der Steuereingang das MOSFET-Gate ist.
- Verfahren nach Anspruch 6, wobei das Anschließen der ersten höherwertigeren Impulsstromquelle die folgenden Schritte umfasst: Bereitstellen einer dritten höherwertigeren Stromquelle, Anschließen der dritten Stromquelle an den Steuereingang über einen dritten Schalter, und wobei der Schritt des Anschließens der zweiten höherwertigeren Impulsstromquelle die folgenden Schritte umfasst: Bereitstellen einer vierten höherwertigeren Stromquelle und Anschließen der vierten höherwertigeren Stromquelle an den Steuereingang über einen vierten Schalter.
- Verfahren nach Anspruch 8, darüber hinaus die folgenden Schritte umfassend: vorübergehendes Einschalten des dritten Schalter, und vorübergehendes Einschalten des zweiten Schalters.
- Verfahren nach Anspruch 6, wobei der Schritt des Einschaltens der Zeitgeberschaltung Temperatur-, Prozess- und Versorgungsspannungsschwankungen ausgleicht, wobei die Pufferschaltungsverzögerung bei solchen Schwankungen im Wesentlichen konstant bleibt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/460,075 US6756826B1 (en) | 2003-06-12 | 2003-06-12 | Method of reducing the propagation delay and process and temperature effects on a buffer |
US10/460,075 | 2003-06-12 | ||
PCT/US2004/018605 WO2004112249A1 (en) | 2003-06-12 | 2004-06-10 | Method of reducing the propagation delay and process and temperature effects on a buffer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112004001029T5 true DE112004001029T5 (de) | 2006-06-08 |
Family
ID=32508108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112004001029T Ceased DE112004001029T5 (de) | 2003-06-12 | 2004-06-10 | Verfahren zum Reduzieren der laufzeitbedingten Verzögerung und Prozess- und Temperaturwirkungen auf einen Puffer |
Country Status (6)
Country | Link |
---|---|
US (1) | US6756826B1 (de) |
JP (1) | JP4653752B2 (de) |
KR (1) | KR101099224B1 (de) |
CN (1) | CN100547925C (de) |
DE (1) | DE112004001029T5 (de) |
WO (1) | WO2004112249A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1417686B1 (de) * | 2001-08-08 | 2008-01-02 | Nxp B.V. | Direktzugriffspeicheranordnungen mit einem diodenpuffer |
JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
US7061301B2 (en) * | 2003-12-19 | 2006-06-13 | Power Integrations, Inc. | Method and apparatus switching a semiconductor switch with a multi-state drive circuit |
KR100594322B1 (ko) * | 2005-02-14 | 2006-06-30 | 삼성전자주식회사 | 와이드 레인지 전원용 입력회로 |
US20070085576A1 (en) * | 2005-10-14 | 2007-04-19 | Hector Sanchez | Output driver circuit with multiple gate devices |
US7256657B2 (en) * | 2005-10-14 | 2007-08-14 | Freescale Semiconductor, Inc. | Voltage controlled oscillator having digitally controlled phase adjustment and method therefor |
US7279997B2 (en) * | 2005-10-14 | 2007-10-09 | Freescale Semiconductor, Inc. | Voltage controlled oscillator with a multiple gate transistor and method therefor |
US7411436B2 (en) * | 2006-02-28 | 2008-08-12 | Cornell Research Foundation, Inc. | Self-timed thermally-aware circuits and methods of use thereof |
CA2759210A1 (en) | 2009-05-11 | 2010-11-18 | Ss Sc Ip, Llc | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets |
KR101848757B1 (ko) * | 2011-12-08 | 2018-04-17 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN104218924A (zh) * | 2014-09-01 | 2014-12-17 | 长沙景嘉微电子股份有限公司 | 一种应用于实时动态反馈环路的低毛刺电流开关电路 |
JP6907662B2 (ja) * | 2017-04-04 | 2021-07-21 | 富士電機株式会社 | ゲート駆動回路およびこれを備えた負荷駆動装置 |
GB202012559D0 (en) | 2020-08-12 | 2020-09-23 | Samsung Electronics Co Ltd | Reducing latency between receiving user input and displaying resulting frame |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181828A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体素子の出力バツフア回路 |
US5557223A (en) * | 1993-06-08 | 1996-09-17 | National Semiconductor Corporation | CMOS bus and transmission line driver having compensated edge rate control |
US5898315A (en) * | 1996-05-17 | 1999-04-27 | Cypress Semiconductor Corp. | Output buffer circuit and method having improved access |
US6130563A (en) * | 1997-09-10 | 2000-10-10 | Integrated Device Technology, Inc. | Output driver circuit for high speed digital signal transmission |
US6670822B2 (en) * | 1998-08-11 | 2003-12-30 | Fairchild Semiconductor Corporation | Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature |
US6060938A (en) * | 1998-08-19 | 2000-05-09 | Fairchild Semiconductor Corp. | Output buffer for reducing switching noise |
DE50010799D1 (de) * | 1999-05-07 | 2005-09-01 | Infineon Technologies Ag | Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters |
US6268759B1 (en) * | 1999-11-23 | 2001-07-31 | Texas Instruments Incorporated | Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch |
US6335638B1 (en) * | 2000-06-29 | 2002-01-01 | Pericom Semiconductor Corp. | Triple-slope clock driver for reduced EMI |
US6437622B1 (en) | 2001-03-27 | 2002-08-20 | Texas Instruments Incorporated | Temperature compensated slew rate control circuit |
US20020177266A1 (en) * | 2001-05-24 | 2002-11-28 | Christian Klein | Selectable output edge rate control |
US6535020B1 (en) * | 2001-12-18 | 2003-03-18 | Sun Microsystems, Inc. | Output buffer with compensated slew rate and delay control |
-
2003
- 2003-06-12 US US10/460,075 patent/US6756826B1/en not_active Expired - Fee Related
-
2004
- 2004-06-10 WO PCT/US2004/018605 patent/WO2004112249A1/en active Application Filing
- 2004-06-10 KR KR1020057023681A patent/KR101099224B1/ko not_active IP Right Cessation
- 2004-06-10 JP JP2006533727A patent/JP4653752B2/ja not_active Expired - Fee Related
- 2004-06-10 DE DE112004001029T patent/DE112004001029T5/de not_active Ceased
- 2004-06-10 CN CNB2004800164487A patent/CN100547925C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100547925C (zh) | 2009-10-07 |
CN1806388A (zh) | 2006-07-19 |
WO2004112249A1 (en) | 2004-12-23 |
JP4653752B2 (ja) | 2011-03-16 |
KR101099224B1 (ko) | 2011-12-27 |
US6756826B1 (en) | 2004-06-29 |
KR20060059896A (ko) | 2006-06-02 |
JP2007517419A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007052143B4 (de) | Ansteuerschaltung zum Ansteuern und Steuern einer Leistungshalbleitervorrichtung der Seite auf hohem Potential | |
DE68914012T2 (de) | Ausgangspuffer. | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE10254618B4 (de) | Schaltung zum Ansteuern einer Leistungsvorrichtung | |
EP0591750B1 (de) | Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE10257438A1 (de) | Treibervorrichtung | |
DE112004001029T5 (de) | Verfahren zum Reduzieren der laufzeitbedingten Verzögerung und Prozess- und Temperaturwirkungen auf einen Puffer | |
DE4447250C2 (de) | Datenausgabepuffer | |
DE3851487T2 (de) | Schneller CMOS-Ausgangspuffer mit niedriger Störspannung. | |
DE102015121980A1 (de) | Schieberegister, Verfahren zur Ansteuerung eines Schieberegisters, Gate-Ansteuerschaltung und Anzeigebildschirm | |
DE69218296T2 (de) | Steuerschaltung für ein Anzeigegerät | |
DE68915351T2 (de) | Ausgangschaltung. | |
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE102005042142A1 (de) | Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung | |
DE102006056602B4 (de) | Treiberschaltung zum Treiben einer Leistungsvorrichtung | |
DE69635767T2 (de) | Cmos treiberschaltung | |
DE10223760B4 (de) | Integrierte Halbleiterschaltung | |
DE102019102929B3 (de) | Intelligenter Halbleiterschalter | |
DE102009019654B3 (de) | Durch ein selbstvorgespanntes Gate gesteuerter Schalter | |
DE19531195C2 (de) | Ausgabepufferspeicher zur Rauschdämpfung | |
DE19938907B4 (de) | Schaltung und Verfahren zum Verringern von Schaltstörungen | |
DE3871894T2 (de) | Halbleiter-ic mit einer schaltung zur vermeidung fehlerhafter arbeitsweise, verursacht durch speisespannungsstroerungen. | |
DE69935559T2 (de) | Bussignalleitungstreiber | |
DE10222870A1 (de) | Wählbare Steuerung der Ausgangsflankengeschwindigkeit | |
DE102004054546B4 (de) | Treiberschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |
Effective date: 20110518 |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |
Effective date: 20130212 |