DE1099228B - Rechenvorrichtung, bei der das Pruefbit errechnet wird - Google Patents

Description

Es ist bekannt, binär- oder binärdezimal dargestellten Wertangaben ein sogenanntes Prüfbit hinzuzufügen, das so gewählt wird, daß die Angabe der binären Einsen der Angabe einschließlich des Prüfbits z. B. nngeradzahlig wird. Soll eine solche Angabe nach einer Übertragung z. B. über eine Leitung oder eine Schaltvorrichtung bezüglich ihrer Richtigkeit überprüft werden, so wird das Prüfbit aus dem übertragenen Wertangaben neu gebildet und mit dem übertragenen Prüfbit verglichen. Es wurde auch schon vorgeschlagen, das Prüfbit gleichzeitig mit den Operanden einem Rechenvorgang zu unterziehen, so daß am Ausgang ein Prüfbit verfügbar ist, das nicht aus dem Rechenergebnis gebildet, sondern aus den Prüfbits der Operanden »errechnet« worden ist. Für die Errechnung des Prüfbits gelten natürlich bestimmte Rechenvorschriften.

Es ist die der Erfindung zugrunde liegende Aufgabe, die Berechnung von Prüfbits bei Additionen, Subtraktionen, Multiplikationen und Divisionen zu ermöglichen, ohne den Aufwand im eigentlichen Rechenwerk wesentlich zu erhöhen.

Gemäß der Erfindung wird die Rechenvorrichtung für binär dargestellte Operanden, die außer den eigentlichen Zahlenangaben noch ein die Anzahl der binären Einsen angebendes Prüfbit enthalten, bei der das Prüfbit des Ergebnisses aus den Prüfbits der Operanden errechnet wird, derart ausgebildet, daß ein Addierwerk mit einem Α-Register, einem Akkumulator-Register und einem als Verlängerung des Akkumulator-Registers benutzbaren B-Register vorgesehen ist, in dessen niedrigste Stelle von der höchsten Stelle des Addierwerkes ebenso Überträge erfolgen können wie von der niedrigsten Stelle des Addierwerkes in seine höchste Stelle und daß Vorrichtungen vorgesehen sind, die nach dem Modul 2 zählen, wie viele binäre Einsen der höchsten Stelle des B-Registers zugeführt werden, wie viele die höchste Stelle des Addierwerkes verlassen und wie oft Überträge zwischen den Stellen stattfinden.

Weitere Einzelheiten der Erfindung enthält die an Hand von Zeichnungen erläuterte Beschreibung eines Ausführungsbeispiels. In den Zeichnungen ist

Fig. 1 ein Blockschaltbild der Anordnung nach der Erfindung,

Fig. 2 und 3 Einzelheiten der in Fig. 1 in Blockform dargestellten Summenschaltungen,

Fig. 4 ein Blockschaltbild einer Anordnung zur Prüfung, daß ein Prüfbit zu der zugeordneten Zahl paßt.

In den Zeichnungen sind Leitungen, die Impulse übertragen, mit einem Pfeil versehen, während die mit rautenförmigen Endteilen zu bestimmten Zeiten Gleichstromsisnale führen.

Rechenvorrichtung, bei der das Prüfbit
errechnet wird

Anmelder:

IBM Deutschland
Internationale Büro-Maschinen
ίο Gesellschaft m.b.H.,

Sindelfingen (Württ), Tübinger Allee 49

Beanspruchte Priorität:
,. V. St. v. Amerika vom 5. August 1858

Donald Aquart Harrison, Poughkeepsie, N. Y.,
und James Joseph Selfridge, Pacific Palisades, Calif. (V. St. Α.),

sind als Erfinder genannt worden

Gemäß Fig. 1 besteht die gemäß der Erfindung zu

prüfende arithmetische Einheit aus einem A-Register, einem B-Register und einem Akkumulator-Register sowie einer Addierschaltung, welche Ziffern verarbeitet, die im Akkumulator- und im Α-Register stehen.

Jedes Register kann fünfzehn Bits, ein Vorzeichenbit und ein Prüfbit aufnehmen. Im Α-Register ist das Prüfbit in einem Flip-Flop 11 gespeichert, das Vorzeichenbit in einem Flip-Flop 12 und das Bit 15 in einem Flip-Flop 14.

Die Speicherung für die dazwischenliegenden Bits 1 bis 14 ist durch ein einziges Bit-X-Flip-Flop 13 dargestellt, um die Zeichnung zu vereinfachen. Ebenso weist das Akkumulator-Register einPrüfbit-Flip-Flop 21 auf, ein Vorzeichenbit-Flip-Flop 22, ein Bit-X-Flip-Flop 23 und ein Bit-15-Flip-Flop 24 und das B-Register ein Prüfbit-Flip-Flop 31, ein Vorzeichenbit-Flip-Flop 32, ein Bit-X-Flip-Flop 33 und ein Bit-15-Flip-Flop 34. Die Addierschaltung besteht aus sechzehn Stufen, die in der Zeichnung durch eine Vorzeichenbitstufe 20, eineBit-X-Stufe30 (als Ersatz für die Stufen 1 bis 14) und eine Bit-15-Stufe40 dargestellt sind. Die Addierschaltung ist eine bekannte Ausführung, bei der jede Stufe außer ihren Summenleitungen 1 und 0 Übertrag·- Eins- und Übertrag-Null-Ausgangsleitungen aufweist.

»Übertrag-Eins« und »Übertrag-Null« soll dabei »Übertrag« und »kein Übertrag« bedeuten.

Die von der Vorzeichenbit-Addierschaltungsstufe 20 ausgehenden Summenleitungen sind an die Eingangsklemmen des Bit-1-Akkumulator-Flip-Flops ange-

109 503/289

3 4

schlossen, die Summenleitungen aus der Bit-2-Addier- ' und 52 angeschlossenen ODER-Kreis 62 zugeleitet, schaltungsstufe an die Eingangsklemmen des Bit-2- Ebenso hat die Summenschaltung 56 zwei Paare von Akkumulator-Flip-Flops usw., um eine selbsttätige Eins- und Null-Eingängen, von denen eines an die Rechtsverschiebung einer berechneten Summe zu er- Eins- und Null-Ausgänige des Übertragsspeicherreichen. Dadurch werden Multiplikationsvorgänge auf 5 elementes 53 und das andere an die Summen-Eins- und Kosten von Additionsvorgängen vereinfacht, für Null-Ausgänge der Summenschaltung 57 angeschloswelche eine Linksverschiebung der Ziffern in dem sen ist. Die Ausgänge der Summenschaltung 56 wer-Akkumulator-Register vorgesehen ist, um dadurch die den an die Eins- und Null-Eingänge eines Flip-Flops selbsttätige Rechtsverschiebung rückgängig zu ma- 63 angelegt, welches anzeigt, ob die Summe aller chen. Das Vorzeichen-Bit^ im B-Register kann nach io Überträge ungerade oder gerade ist.
links verschoben werden, und zwar in dasBit-15-Flip- Außerdem sind Torkreise 64 bis 71, ODER-Kreise Flop des Akkumulator-Registers. Andererseits kann 73 und 74, eine Summenschaltung 75 und ein Flipdie Summe aus der Bit-15-Addierschaltungsstufe in Flop 76 vorgesehen. Die gegenseitige Beziehung diedas Vorzeichenbit-Flip-Flop des B-Registers eilige- ser Elemente, wie sie in der Zeichnung gezeigt ist, führt werden, so daß Akkumulator-Register und Vor- 15 wird deutlicher aus der nachstehenden Beschreibung zeichenbit des B-Registers unter bestimmten Bedim- der Arbeitsweise der Gesamtanordnung,
gungen als eine Einheit angesehen werden können. Ein Addierprozeß wird eingeleitet, indem die ver-Um 'die Addierschaltung in Betrieb zu setzen, wird schiedenen Register gelöscht, der Augend in das je nach Art der auszuführenden Rechnung ein Impuls Akkumulatorregister und der Addend in das A-Regiüber eine Übertrag-Eins-Leitung 51 oder eine Über- 20 ster eingegeben werden. Es ist selbstverständlich, daß trag-Null-Leitung 52 in die Bit-15-Addierschaltungs- für diesen Zweck entsprechende Lösch-und Eingangsstufe eingeführt. leitungen verwendet werden, die hier nicht gezeigt Es ist noch ein weiteres Register vorgesehen, das sind. Zusammen mit dem Addenden und den Augensechzehn Flip-Flops für das Speichern von. Überträgen den werden ihre Prüfbits eingegeben, die dann gleich umfaßt. Von diesen sind vierzehn Flip-Flops durch ein 25 Null sind, wenn diese Operanden eine ungerade Zahl X-Übertragsspeicherelement 53, ein Flip-Flop 15 durch von binären Einsen enthalten. Auf diese Weise wird ein Übertragsspeicherelement 54 und ein Flip-Flop 16 erreicht, daß die Zahl von Einsen, die den einzelnen durch ein Übertragsspeicherelement 55 dargestellt. Flip-Flops jedes Registers insgesamt einschließlich Diese letztgenannten Speicherelemente oder Flip-Flops des Prüf bit-Flip-Flops gespeichert sind, ungerade gleichen den Prüfbit-Flip-Flops 21 und 31 insofern, 30 wird.

als sie einen einzigen auf beide Teile des Flip-Flops Nach der Eingabe des Addenden und des Augenden wirkenden Eingang aufweisen. Dem Eingang des mit den entsprechendem Prüfbits wird ein Start-Speicherelementes 55 werden die der Bit-15-Addier- Addierimpuls auf Leitung 81 gegeben, die mit dem schaltungsstufe über Leitung 51 zugeführten Impulse Tor 65 verbunden ist. Dieses Tor wird durch den Nullzugeleitet, dem Eingang des Übertragsspeicherelemen- 35 Ausgang des A-Register-Prüfbit-Flip-Flops 11 so vortes 54 die von der Bit-15-Addierschaltungsstufe er- bereitet, daß, wenn der Addend ungerade ist (dargezeugtem und dem Eingang- des Speicherelementes 53 stellt durch ein Prüfbit Null), ein Impuls zum Komdie von der Bit-X-Addierschaltungsstufe erzeugten. plementeingamg des Akkumulator-Prüfbit-Flip-Flops Das bedeutet also, daß die durch die Speicherelemente 21 über den ODER-Kreis 73 weitergeleitet wird. Ent-53 bis 55 gekennzeichneten Flip-Flops als Modul-2- 4.0 hält dagegen das Α-Register das Prüfbit Eins (was Zähler der einzelnen Überträge zu den- Addierschal- anzeigt, daß der Addend eine gerade Zahl ist), wird tungsstufen dienen. Da jedoch die Übertragsimpulse das Prüfbit im Akkumulator nicht verändert, da bei auf Leitung 51 während eines Divisionsvorganges Addiervorgämgen keine Verbindung zwischen dem nicht gezählt werden, ist vor dem Speicherelement 55 Eins-Ausgang des A-Register-Prüfbit-Flip-Flops 11 ein Tor 60 vorgesehen, das durch ein Potential auf Lei- 45 und dem Eingang des Akkumulator-Prüfbit-Fliptung 60'. vorbereitet, d.h. durchlässig wird. Dieses Flops 21 besteht. Es wird also zu Beginn eines Addier-Potential ist für alle Vorgänge mit Ausnahme der Vorganges zunächst in das Akkumulator-Register ein Division hoch. . Prüfbit eingeführt, das der Summe der Prüfbits von : An die Ausgänge der Speicherelemente 53 bis 55 Addend und Augend entspricht. Dieses Prüfbit entangeschlossen und miteinander verbunden sind Sum- 50 spricht der von der Addierschaltung gebildeten' Summe menschaltungen 56 und 57, die anzeigen, ob die ohne Berücksichtigung der Überträge, die währenddes Summe der Überträge »ungerade« oder »gerade« ist. Addiervorganges vorkommen. Ist die Gesamtzahl von Die Summenschaltung 57 besitzt ein erstes Paar Ein- Überträgen, wie sie durch die Übertragsspeichergänge (Eins und Null), die mit den entsprechenden elemente53 und 54 und die Summenkreise56 und 57 Ausgangsleitungen des Speicherelementes 54 verbun- 55 bestimmt werden, ungerade, wird das Flip-Flop 63 in den sind, und ein zweites Paar von Eingängen (Eins den Eins-Zustand geschaltet, wodurch das Tor 68 und Null), denen je mach der in dem Speicherelement durchlässig wird, so daß ein über Leitung82 am Ende 55 stehenden binärem Ziffer Übertrag-Eins- und Null- eines Addiervorganges zugeführter Impuls über den Impulse auf dem Leitungen 51 und 52 wahlweise züge- ODER-Kreis 73 zum Eingang des Akkumulator-Prüfführt werden. Die Steuerung erfolgt durch zwei Tore 60 bit-Flip-Flops 21 weitergeleitet wird und diesen um-58 und 59, deren erstes durch den Eins-Ausgang des schaltet. Dies ergibt schließlich das richtige dem Er-Speicherelementes 55 durchlässig gemacht wird und gebnis entsprechende Prüfbit, das »errechnet« wurde daher einen Impuls von einer der Leitungen 51 oder 52 umd im Akkumulator steht. Wenn· die Gesamtzahl von zu dem Eins-Eingang der Summenschaltung 57 weiter- Überträgen dagegen gerade ist (Null-Zustand des Flipleitet. Die Torschaltung 59 wird durch den· Null-Aus- 65 Flops 63), erfolgt keine Änderung des Prüf bits im gang des Speicherelementes 55 durchlässig gemacht, Akkumulator. Die selbsttätige Rechtsverschiebung der um einen Impuls von der Leitung 51 oder 52 zu dem Summenziffern, oder -bits einschließlich des in das B-Null-Eingang der Summenschaltung57 weiterzuleiten. Register verdrängtem Bits 15 bleibt ohne Auswirkung Der Impuls wird den Torschaltungen über ein Ver- auf das im Akkumulator-Register enthaltene errechzögerungselement 61 und einen an die Leitungen 51 70 nete Prüfbit, da auf die selbsttätige Rechtsverschie-

bung eine korrigierende Linksverschiebung folgt, die alle Summenziffern wieder in das Akkumulator-Register bringt. Es ist nun nur noch nötig, ein Prüfbit aus den im Akkumulator-Register stehenden Summemwert zu bilden und dieses Prüfbit mit dem errechneten Prüfbit zu vergleichen. Dies kann durch eine andere später in Verbindung mit Fig. 4 kurz erläuterte Anordnung erfolgen. Die vorstehend gemachten Ausführungen sind auch auf Subtrahiervorgänge anwendbar, da die Subtraktion in derselben Weise wie die Addition ausgeführt wird, nur steht der Minuend im Akkumulator-Register und das Einerkomplement des Subtrahenden im A-Register.

Bei der Multiplikation stehen der Multiplikand im Α-Register und der Multiplikator im B-Register. Das erste Teilprodukt wird von der Addierschaltung in die Akkumulator-Registerstufen und die Vorzeichenbitstufe des B-Registers eingeführt. Danach werden aufeinanderfolgende Teilprodukte wegen ihrer zunehmenden Länge in einen immer größer werdenden Teil des B-Registers hinein ausgedehnt. Der entsprechende Platz entsteht dadurch, daß die im B-Register stehenden Multiplikatorbits hinausgeschoben werden, nachdem sie verwendet worden sind. Die Errechnung des Prüfbits für das Rechenergebnis (in diesem Falle für das Produkt) wird deshalb etwas kompliziert, weil das Ergebnis zum Teil im Akkumulator-Register und zum Teil im B-Register steht. Gemäß Fig. 1 zählt das Flip-Flop 76, dessen gemeinsamer Eingang an die Summe-Eins-Leitung der Bit-15-Addierschaltungsstufe angeschlossen ist, die Bits der Teilprodukte, die in das B-Register hineingeschoben werden, und zwar nach Modul 2. Das Flip-Flop 76 wird zu Beginn eines Multipliziervorganges auf Eins gestellt durch einen Impuls auf der Leitung 83, der außerdem durch den ODER-Kreis 74' weitergeleitet wird, um das B-Register-Prüfbit-Flip-Flop 31 bedingungslos auf Eins zu stellen. Dagegen ist das Akkumulator-Prüfbit-Flip-Flop 21 zu Beginn des Multipliziervorganges im NuIl-Zustand, weil der ganze Akkumulator zu Beginn des Multiplizierprozesses gelöscht ist. Dies bedeutet gewissermaßen die Umkehrung von dem, was mit dem B-Register-Prüfbit-Flip-Flop 31 und dem Flip-Flop 76 geschieht, weil die Multiplikandziffern alle aus dem B-Register hinausgeschoben sind, wenn der Multipliziervorgang beendet ist, um die das Produkt darstellenden Ziffern hineinzulassen. Wenn keine dieser Ziffern binäre Einsen sind, bleibt das B-Register-Prüfbit-Flip-Flop 31 auf Eins stehen, wodurch eine gerade Zahl von Bits (lauter Nullen) im B-Register dargestellt wird. Für jede in das B-Register hineingeschobene binäre Eins des Produkts wird jedoch das Flip-Flop 76 umgeschaltet, so daß es tatsächlich als Modul-2-Zähler für diese Einsen dient. Wenn die Summe dieser Eins-Ziffern am Ende des Multipliziervorganges ungerade ist, befindet sich das Flip-Flop 76 im NuIl-Zustand und macht daher das Tor 70 für einen Impuls auf Leitung 84 durchlässig, der daher das B-Register-Prüfbit-Flip-Flop auf Null zurückstellt, was einer ungeraden Zahl von Einsen im B-Register entspricht. Wenn umgekehrt die Gesamtzahl von Einsen, die in das B-Register hineingeschoben werden, gerade ist, wird der Zustand des B-Register-Prüfbit-Flip-Flops nicht verändert, genauso als ob alle in das B-Register hineingeschobenen Ziffern Nullen wären.

Das Prüfbit für die im Akkumulatorregister stehenden Angaben wird unter Berücksichtigung der selbsttätigen Verschiebungen in das B-Register und der Prüfbits des Multiplikators und des Multiplikanden bestimmt. Wenn die Prüfbits im A- und B-Register beide zu Beginn des Multipliziervorganges Einsen sind und so anzeigen, daß die Multiplikand- und Multiplikatorziffern beide gerade sind, leitet das Tor 66 den Start-Multiplizierimpuls auf der Leitung 83 zu dem gemeinsamen Eingang des Akkumulator-Prüfbit-Flip-Flops 21 weiter, weil das Tor 66 durch von den Eins-Ausgängen der Prüfbit-Flip-Flops 11 und 31 abgegriffene Potentiale durchlässig gemacht wird. Infolgedessen wird das Akkumulator-Prüfbit-Flip-Flop nur einmal zu Beginn des Multipliziervorganges umgeschaltet, um das Akkumulator-Prüfbit von Null in Eins umzuwandeln. Dieses zeigt zunächst an, daß der ■ im Akkumulator gespeicherte Teil des Endprodukts eine gerade Anzahl von binären Einsen enthalten muß, wenn der Prozeß richtig ausgeführt worden ist. Natürlich erhält man dasselbe Ergebnis, wenn eine Eins in einem der A- und B-Register-Prüfbit-Flip-Flops, aber nicht in beiden steht, denn die einzige Kombination, die zu einem anderen Ergebnis führt, ist die, daß Multiplikand und Multiplikator (im A- und B-Register) beide ungerade sind. In diesem Falle bleibt das Akkumulator-Prüfbit unverändert Null.

Um schließlich das Prüfbit der Zahl im Akkumulator-Register am Ende des Multipliziervorganges zu bestimmen, müssen noch die Überträge berücksichtigt werden, die während der Bildung von Teilprodukten stattfinden, sowie die selbsttätigen Verschiebungen von Ziffern aus dem Akkumulator- in das B-Register, die durch die Addierschaltung erzeugt werden. Für jede aus dem Akkumulator hinausgeschobene binäre Eins muß das Prüfbit verändert werdeni, da es nur für den im Akkumulator stehenden Teil des Produkts richtig sein soll. Das Flip-Flop 76, das nach dem Modul 2 die Gesamtzahl der in das B-Register hineingeschobenen binären Einsen zählt, zählt natürlich auch die Zahl der aus dem Akkumulator-Register hinausgeschobenen E-nsen, da beide Zahlen gleich sind. Wenn eine gerade Zahl von Einsen aus dem Akkumulator-Register hinausgeschoben wird, ist am Ende des Multipl.iziervorganges das Flip-Flop 76 im Eins-Zustand, dem Zustand, in den es anfänglich gestellt worden ist. Ist eine ungerade Zahl von Einsen aus dem Akkumulator-Register hinausgeschoben worden, steht das Flip-Flop 76 auf Null. Das Flip-Flop 63 zeigt wie beim Addiervorgang die Gesamtzahl der vorgekommenen Überträge an. Das heißt also, da ein. Produkt durch fortgesetzte Addition, gebildet wird, arbeiten die Übertragsspeicherelemente 53 bis 55 und die Summenschaltungen 56 und 57 wie zuvor, nur müssen sie wiederholt feststellen, ob die Gesamtüberträge ungerade oder gerade sind, und zwar je einmal für jede Addieroperation oder jedes Teilprodukt. Beim Multipliziervorgang dient daher das Flip-Flop 63 als Modul-2-Zähler für die Überträge, ebenso wie das Flip-Flop 76 als Modul-2-Zähler für die Verschiebungen. Wenn am Ende eines Multiplizierprozesses nur eines der Flip-Flops 63 und 76 auf Eins steht und damit anzeigt, daß die Summe der Überträge und der Verschiebungen ungerade ist, wird ein eine binäre Eins darstellendes Potential von der Summenschaltung 75 erzeugt, das das Tor 67 durchlässig macht. Daher kann ein am Ende des Multipliziervorganges über Leitung 84 zugeführter Impuls das Akkumulator-Prüfbit-Flip-Flop 21 über den ODER-Kreis 73 umschalten. Wenn dagegen die Flip-Flops 63 und 76 am Ende des Multipliziervorganges beide auf Null oder Eins stehen, erzeugt die Summenschaltung 75 kein eine binäre Eins darstellendes Potential, so daß das Akkumulator-Prüfbit-Flip-Flop 21 den Zustand beibehält, den es zur Zeit des Impulses auf der Leitung 83 innehatte.

7 8

Die Bestimmung des Prüfbits, die das Akkumula- Register-Prüf bit-Flip-Flops 31 durchlässig gemacht, so tor- und das B-Register am Ende eines Dividiervor- daß ein Impuls auf Leitung 85 über die ODER-Kreise ganges haben müssen, erfolgt mit nicht mehr Schalt- 73 und 73' zum Akkumulator-Prüfbit-Flip-Flop 21 elementen, als sie in Verbindung mit einem Multipli- gelangt. Die Logik dieses Vorganges besteht darin, ziervorgang verwendet werden, aber die logischen 5 daß, wenn das Prüfbit des B-Registers eine Null ist Zusammenhänge sind etwas komplizierter, weil ver- (ungerade Zahl von Einsen im B-Register, die bis zum schiedene Faktoren, die bei einem Dividierprozeß in die Ende des Vorganges in das Akkumulator-Register Prüfbitberechnung eingehen, sich teilweise wieder auf- wandern), eine Änderung des Prüf bits im Akkumulaheben. Ebenso wie bei einem Multipliziervorgang wer- tor erforderlich ist. Wenn dagegen die Zahl im B-den in einem Dividierprozeß ein besonderes Prüfbit ίο Register eine gerade Anzahl von Einsen enthält, ist für das B-Register und für das Akkumulator-Register keine Änderung des Akkumulator-Prüfbits nötig, da gebildet. Die Bestimmung des Prüfbits im B-Register- die Einführung einer geraden Zahl von Einsen keine Prüfbit-Flip-Flop 31 ist am einfachsten zu verstehen Wirkung auf das bestehende Prüfbit hat.
und sei nun zuerst erklärt. Ein weiterer Faktor, der sich auf die Akkumulator-Anfangs wird der Zustand des B-Register-Prüfbit- 15 Prüfbits auswirkt, ist die Hinausschiebung oder der Flip-Flops 31 durch die Zahl von Einsen bestimmt, Überlauf von Ziffern aus dem Akkumulator-Register, die als Teil des Dividenden in das B-Register eimge- um für die Ziffern aus dem B-Register Platz zu mageben werden. Der restliche Teil des Dividenden steht chen>. Der Wirkung dieses Überlaufs wirkt jedoch der im Akkumulator-Register, und der Divisor befindet Übertrag (Null oder Eins) in die Bit-lS-Addiersich im Α-Register. Die durch fortgesetzte Subtrak- 20 Schaltungsstufe entgegen. Das heißt, wenn in dem tion mit dem Divisor gebildeten Quotientziffern wer- Dividierprozeß eine binäre Eins aus der Akkumuladen aus der Vorzeichenbit-Addierschaltungsstufe 20 tor-Vorzeichenbitstufe 22 überläuft, wird ein Überüber das Bit-15-Flip-Flop 34 des B-Registers in das trag Null in die Bit-15-Addierschaltungsstufe 40 ein-B-Register eingeführt. Gleichzeitig werden die Divi- geführt, um die nächste Teilquotientenbildung einzudendziffern im Akkumulator- und B-Register nach 25 leiten, wenn dagegen eine binäre Null überläuft, wird links verschoben, um Platz zu schaffen für die Quo- ein Übertrag in die Bit-15-Addierschaltungsstufe eintientziffern; nicht mehr benötigte Dividendziffern ver- geführt. Das aus den die Vorzeichenbitstufe des Akkulassen das Akkumulator-Vorzeichenbit-Flip-Flop 22. mulators verlassenden Überlaufziffern und den Über-Auf einen Impuls auf Leitung 85 hin, der über die trägen in die Bit-15-Addierschaltungsstufe gebildete ODER-Schaltung74'zu Beginn des Dividierprozesses 30 Prüfbit ist daher in jedem Fall Null. Der Überlauf eintrifft, wird das B-Register-Prüfbit-Flip-Flop 31 kann also unberücksichtigt bleiben, wenn auch die auf Eins geschaltet und löscht dadurch bedingungslos Überträge in die Bit-15-Addierschaltungsstufe außer das Prüfbit, das mit der Übertragung des betreffenden acht gelassen werden. Dies wird erreicht, indem das Dividendteils in das B-Register eingeführt wird. Der Tor 60 während der Dividiervorgänge gesperrt ist.
Grund dafür ist, daß, abgesehen von den über das Bit- 35 Die während der Teilquotientenibildung in der 15-Flip-Flop 34 in das B-Register eingeführten Einsen, Addierschaltung erzeugten Überträge werden im die den Quotienten darstellen, die Flip-Flops des B- Übertragsspeicherregister gespeichert, und wenn am Registers am Ende des Dividiervorganges alle auf Null Ende der Division die Summe dieser Überträge gestehen müssen, weil der ursprüngliche Inhalt des B- rade ist, wird das Prüfbit im Akkumulator nicht beRegisters in das Akkumulator-Register hinausgescho- 40 einflußt. Ist die Gesamtzahl dieser Überträge ungerade, ben wird. muß das Akkumulator-Prüfbit-Flip-Flop 21 umge-Lauter Nullen entsprechen einer geraden Zahl von schaltet werden. Zu diesem Zweck macht der Einsbinären Einsen und werden durch das Prüfbit Eins Ausgang des Flip-Flops 63 das Tor 71 durchlässig, im Prüfbit-Flip-Flop 34 dargestellt. Für das Prüfbit so daß ein Impuls auf der Leitung 86 über das Verim B-Register sind nur die Überträge aus der Vor- 45 zogerungselement 61' zum Akkumulator-Prüfbit-Flipzeichenbit-Addierschaltungsstufe 20, die den Ouotien- Flop 21 gelangt. Das Verzögerungsglied dient dazu, ten in das B-Register (über dessen niedrigste Stelle) diese Umschaltung· aufzuhalten, bis die im folgenden einschieben, zu berücksichtigen. Zu diesem Zweck ist beschriebene Operation beendet ist. Das Flip-Flop 63 der Eins-Eingang des Bit-15-Flip-Flops des B-Regi- zeigt also mittels der Summenschaltungen 56 und 57 sters mit dem gemeinsamen Eingang des B-Register- 50 und der Speicherelemente 53., 54 an, ob die Gesamt-Prüfbit-Flip-Flops 31 verbunden, so daß das B-Regi- zahl von Überträgen im Laufe des Dividier Vorganges ster-Prüfbit-Flip-Flop 31, das anfangs auf Eins ge- ungerade oder gerade ist, genau wie bei anderen Reschaltet war, bei jeder in das B-Register eingeführten chenvorgängen. Daraus folgt, daß nur dann, wenn die Eins umgeschaltet wird. Am Ende des Dividiervor- Gesamtzahl von Überträgen aus allen Stufen der Adganges stellt also das B-Register-Prüfbit-Flip-Flop 31 55 dierschaltung mit Ausnahme der Vorzeichenbitstufe das Prüfbit des im B-Register stehenden Quotienten ungerade ist, das Akkumulator-Prüfbit-Flip-Flop umdar. geschaltet wird, sonst nicht.

Die Steuerung des Akkumulator-Prüfbit-Flip-Flops Ein weiterer bei der Bestimmung der richtigen 21 wird durch mehrere Faktoren derart bestimmt, daß Prüfziffer für das Akkumulator-Register zu berücksein Prüfbit dem am Ende des Dividiervorganges ver- 60 sichtigender Faktor sind die Überträge aus der Vorbleibenden Rest entspricht. Anfangs stellt das Akku- zeichenbit-Addierschaltungsstufe. Jeder Übertrag aus mulator-Prüfbit das Prüfbit der Zahl dar, die dem in der Vorzeichenbit-Addierungsschaltungsstufe schaltet den Akkumulator eingeführten Teil des Dividenden das B-Register-Prüfbit-Flip-Flop 31 um, so daß — ■entspricht. Alle Ziffern im Akkumulator werden jedoch wie schon erwähnt — das B-Register-Prüfbit-Flipdurch den anfänglichen Inhalt des B-Registers im 65 Flop als Modul-2-Zähler für die Überträge aus der Laufe des Dividiervorganges verdrängt, so daß gleich Vorzeichenbit-Addierstufe wirkt. Bei Beendigung der zu Beginn des Vorganges das Akkumulator-Prüfbit- Division, wenn das B-Register-Prüfbit-Flip-Flop auf Flip-Flop 21 umgeschaltet wird, wenn das B-Register- Null steht, wird das Akkumulator-Prüfbit gewechselt, Prüfbit-Flip-Flop 31 anfangs eine Null enthält. Das da dies eine ungerade Zahl solcher Überträge anzeigt. Tor 69 wird nämlich durch den Null-Ausgang des B- 7" Wenn das Prüfbit im B-Register eine Eins angibt,

ist das Akkumulator-Prüfbit richtig, da dies eine gerade Zahl von Übertragen anzeigt. Die Umschaltung des Akkumulator-Prüfbit-Flip-Flops erfolgt dabei durch einen Impuls auf der Leitung 86, der durch den ODER-Kreis73 über den ODER-Kreis 73' an das Tor 69 gelangt und von diesem weitergeleitet wird, wenn das B-Register-Prüf bit-Flip-Flop auf Null steht.

Am Ende der Division entspricht das Prüfbit im Akkumulator dem Inhalt des Akkumulators, wenn nicht eine Korrektur wegen des Restes erforderlich ist. Die Eigenart des Dividiervorganges (fortgesetzte Subtraktion) erlaubt keinen negativen Rest. Daher muß, wenn der Wert im Akkumulator negativ ist, der Divisor zu der Akkumulatorzahl addiert werden, und zwar ohne Stellenverschiebung. Diese Addition wird eingeleitet durch einen Übertrag Null zu der Bit-15-Addierwerksstufe, der ohne Einfluß auf das Prüfbit bleibt. Im Laufe dieser Addition erfolgt jedoch ein Übertrag aus der Vorzeichenbit-Addierschaltungsstufe, der anzeigt, daß das Vorzeichen des Restes im Akkumulator-Register von negativ in positiv umgewandelt ist. Da es sich hier um Bits des Quotientenwertes handelt, wird dieser Übertrag nicht zu den Bit-15- bzw. Prüfbit-Flip-Flops 34 bzw. 31 des B-Registers weitergeleitet wie die anderen Überträge aus der Vorzeichenbit-Addierschaltung, die im Laufe der vorhergegangenenTeilquotientbildung entstanden. Die Weiterleitung wird die Tore 90 und 90', die durch ein Signal auf Leitung 91 nur während der Teilquotientbildung durchlässig gemacht werden, wirksam machen.

Weil dieser Übertrag keine Prüfbit-Änderung im Akkumulatorregister bedeutet, wird er unter Mitwirkung des Prüfbits des Divisors berücksichtigt. Das bedeutet, daß das Prüfbit des Divisors zu berücksichtigen ist, weil er erneut zu der Akkumulatorzahl addiert worden ist und dadurch die Gesamtzahl der Additionen (regulär oder komplementär) ungerade wird. Daher wird das Akkumulator-Prüfbit-Flip-Flop 21 je nach dem A-Register-Prüfbit entweder umgeschaltet oder nicht umgeschaltet, und zwar durch einen Impuls auf der Leitung 87 über das Tor 64. Das Tor 64 wird durch den Eins-Ausgang des A-Register-Prüfbit-Flip-Flops 11 anstatt durch den Nullausgang bei Addition durchlässig gemacht, da es sonst nur das A-Register-Prüfbit berücksichtigen würde. Durch diese Umkehrung des Verhältnisses zwischen A-Register-Prüfbit und Akkumulatcr-Prüfibit wird erreicht, daß das Akkumulator-Prüfbit entsprechend dem A-Register-Prüfbit und dem obenerwähnten Übertrag (auf den das System sonst nicht anspricht) gebildet wird. Daher brauchen nur noch die Überträge aus allen Stufen mit Ausnahme von Übertragen aus der Vorzeichenbit-Addierschaltungsstufe berücksichtigt zu werden. Dies erfolgt ebenfalls auf den Impuls auf der Leitung 87 hin, der durch den ODER-Kreis 95 und das Verzögerungselement 61' zu dem Tor 71 weitergeleitet wird. Wenn das Tor 71 durch den Eins-Ausgang des Flip-Flops 63 (bei einer ungeraden Zahl von Übertragen) durchlässig wird, gelangt der Impuls durch den ODER-Kreis 73 weiter zum gemeinsamen Eingang des Akkumulator-Prüfbit-Flip-Flops 21 und schaltet dieses um.

Nun kann in derselben Weise wie bei einer Multiplikation geprüft werden, ob die Rechnung stimmt, indem festgestellt wird, ob eines der Register als Ganzes einschließlich seiner Prüfbit-Stufe eine gerade Zahl von Einsen enthält. Dies bedeutet einen Fehler, da die Prüfbits zusammen mit dem zugeordneten Zahlenwert stets eine ungerade Zahl von Einsen sicherstellen.

Fig. 2 zeigt Einzelheiten einer der Summenschaltungen 56 und 57 in Fig. 1, Als Beispiel sei angenommen, daß die Schaltung von Fig. 2 die Summenschaltung 57 von Fig. 1 darstellt, deren Eingänge mit der Eins- und Null-Ausgangsleitung des Übertragsspeicher-Flip-Flops 54 und mit den Ausgangsleitungen der Torkreise 58 und 59 verbunden sind. Die Summensehaltung besteht aus vier Torkreisen 101 bis 104. Die Torkreise 101, 102 werden durch die Null-Ausgangsleitung des Elementes 54 und die Torkreise 103, 104 durch die entsprechende Eins-Leitung durchlässig gemacht. Die Tore 102 und 104 übertragen dann einen Impuls von Tor 58, der einen Übertrag darstellt, und die Tore 101 und 103 einen Impuls von Tor 59, der keinen Übertrag darstellt. Wenn sowohl ein Eins-Signal als auch ein Übertrag-Signal oder wenn sowohl ein Null-Signal als auch ein Kein-Übertrag-Signal auftritt, gelangt ein Impuls zu der gemeinsamen Ausgangsleitung der Tore 104, 101, der einer Summe Null entspricht. Wenn entweder ein Eins-Signal oder ein Übertrag-Signal, aber nicht beide auftreten, entsteht ein Impuls auf der gemeinsamen Ausgangsleitung der Tore 103 und 102, der einer Summe Eins entspricht.

In Fig. 3 sind Einzelheiten der Summenschaltung 75 von Fig. 1 dargestellt. Diese Summensehaltung kann aus zwei UND-Kreisen 111 und 112 und einem ODER-Kreis 113 bestehen und z. B. aus Dioden aufgebaut sein. Der UND-Kreis 111 ist mit seinen Eingängen an die Null-Ausgangsleitung von Flip-Flop 76 und die Eins-Ausgangsleitung von Flip-Flop 63 der Fig. 1 angeschlossen. Der UND-Kreis 112 ist mit seinen Eingängen an die Eins-Ausgangsleitung von Flip-Flop 76 und die Null-Ausgangsleitung von Flip-Flop 63 angeschlossen. Die Ausgänge der UND-Kreise 111 und 112 werden einem ODER-Kreis 113 zugeführt, um ein einziges einer Summe Eins entsprechendes Ausgangssignal zu erzeugen. Sind die Flip-Flops 63 und 76 beide im gleichen Zustand (Eins oder Null), erzeugt der ODER-Kreis 113 kein Ausgangssignal. Steht eines dieser Flip-Flops, aber nicht beide, auf Eins, liefert der ODER-Kreis 113 ein Ausgangssignal, das einer Summe Eins entspricht und das Tor 67 in Fig. 1 durchlässig macht.

Fig. 4 zeigt eine Anordnung zur Prüfung, daß die Prüfbits zu den Ziffern im Akkumulator-Register oder im B-Register von Fig. 1 passen. Als Beispiel sind nur die Flip-Flops 21 bis 24 in Fig. 4 als Akkumulator-Register gezeigt. Der Eins-Ausgang des Bit-15-Flip-Flops24 macht das Tor 121 und der entsprechende Null-Ausgang das Tor 122 durchlässig. Den Toren 121 und 122 wird auf einer Leitung 123 ein Impuls zugeführt, wenn eine Prüfung erfolgen soll. Die Ausgangsleitungen der Tore 121 und 122 führen zu den Eingängen einer Summensehaltung 124, ebenfalls die Eins- und Null-Ausgangsleitungen des Bit-X-Flip-Flops 23. Die Summensehaltung 124 besitzt zwei Ausgangsleitungen, die mit den Eingängen einer Summensehaltung derselben Art verbunden sind. Die Ausgangsleitungen der Summensehaltung 125 führen zu einer gleichartigen Summensehaltung 126. Die Eingänge der Summensehaltung 125 sind außerdem mit den Eins- und Null-Ausgangsleitungen des Vorzeichenbit-Flip-Flops 22 und die Eingänge der Summensehaltung 126 sind außerdem mit den Eins- und Null-Ausgangsleitungen des Prüfbit-Flip-Flops 21 verbunden. Obwohl die Summensehaltung 126 ebenso wie die Summenschaltungen 124 und 125 je zwei Ausgangsleitungen besitzen, braucht nur eine von ihnen verwendet zu werden, nämlich die Summe-Null-Aus-

109 509/289

gangsleitung, um einen Fehler anzuzeigen. Die Summenschaltungen 124 bis 126 entsprechen den Summenschaltungen 56 und 57 von Fig. 1, die ebenfalls mit zwei Toren zusammenarbeiten. Daher zählt die Schaltung von Fig. 4 die im Akkumulator-Register enthaltenen Einsen in derselben Weise, wie die Überträge in den Flip-Flops 53 bis 55 (C-Register) in Fig. 1 nach Modul 2 gezählt werden. Diese selbe Schaltung kann auch zum Bilden des Prüfbits einer Zahl im A- oder B-Register (Operanden) verwendet werden. Die Summenschaltung 126, die dem Prüfbit-Flip-Flop 21 zugeordnet ist, würde in diesem Falle natürlich weggelassen werden, und die Ausgangsleitungen der Summenschaltung 125 würden mit dem Prüfbit-Flip-Flop des Registers, dessen Prüfbit gebildet wird, verbunden werden.

Claims (3)

Patentansprüche:

1. Rechenvorrichtung für binär dargestellte Operanden, die außer den eigentlichen Zahlen angaben noch ein die Anzahl der binären Einsen angebendes Prüfbit enthalten, bei der das Prüfbit des Ergebnisses aus den Prüfbits der Operanden errechnet wird, dadurch gekennzeichnet, daß ein Addierwerk (20, 30, 40) mit einem A-Register (12, 13, 14),'einem Akkumulator-Register (22, 23, 24) und einem als Verlängerung des Akkumulator-Registers benutzbaren B-Register (32, 33, 34) vorgesehen ist, in dessen niedrigste Stelle (32) von der höchsten Stelle des Addierwerkes (40) ebenso Überträge erfolgen können wie von der niedrigsten Stelle des Addierwerkes (20) in seine (des B-Registers) höchste Stelle (34), und daß Vorrichtungen (31,76,63) vorgesehen sind, die nach dem Modul 2 zählen, wie viele binäre Einsen der höchsten Stelle (34) des B-Registers zugeführt werden, wie viele die höchste Stelle (40) des Addierwerkes verlassen und wie oft Überträge zwischen den Stellen (20, 30, 40) stattfinden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Vorrichtung zur Module-Zählung der der höchsten Stelle (34) des B-Registers zugeführten binären Einsen die dem Prüfbit des im B-Register eingeführten Operanden zugeordneten Stufe (32) des B-Registers benutzt wird.

3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Überträge zwischen den Stufen (20, 30, 40) durch Flip-Flops (53, 54, 55) gespeichert und mittels der mit der Vorrichtung (63) verbundenen Summenschaltungen (56, 57, 58) gezählt werden.

Hierzu 1 Blatt Zeichnungen

© 109 509/289 1.61